JP2022521622A

JP2022521622A - 薄膜トランジスタ及び有機フォトダイオードを備えている画像センサマトリクスアレイデバイス

Info

Publication number: JP2022521622A
Application number: JP2021549877A
Authority: JP
Inventors: バロット，ノエミ; ブランション，ディビッド; フェイ，リチュン
Original assignee: イソルグ
Priority date: 2019-02-25
Filing date: 2020-02-18
Publication date: 2022-04-11
Also published as: EP4149232A1; TW202105714A; EP3931875B1; EP3931875A1; WO2020173758A1; CN113711362A; CN113711362B; US20220140006A1; FR3093233B1; FR3093233A1

Abstract

【解決手段】本発明は、薄膜トランジスタTS及び有機検出器を備え、薄膜トランジスタTGを周辺領域ZPに有する行駆動回路20を一体化している、画像センサマトリクスアレイ光電子デバイスに関する。光遮蔽体が、薄膜トランジスタの上側で誘電体層105 に支持されているトポロジーレベル201 に設けられており、光遮蔽体は、マトリクスアレイ領域10の画素毎の個々の遮蔽体LSi,j、及び駆動回路の全てのトランジスタTGのための全体的な遮蔽体LSGOAである。周辺領域の全体的な遮蔽体LSGOAは、直接接触で重なることにより、アクティブ領域の有機フォトダイオードの上部電極E2にバイアス電圧Vbias をかけるための相互接続構造体として更に機能する。アクティブ領域では、上部電極E2のレベル203 が、アクティブ有機構造体OST によって画素電極E1のレベル201 から分離している。周辺領域では、これら２つのトポロジーレベル201, 203は、介在物無しで互いに直接接して形成されている。

Description

本発明は、マトリクス画像センサ（又は画素化撮像デバイス）を形成するための、薄膜トランジスタ及びOPD と称される有機フォトダイオードに基づく検出マトリクスを備えている光電子デバイスに関する。

本発明は特に、アクセス制御（サービス、商品、空港など）に使用される画像センサに適用されるが、このような画像センサのみに適用されるわけではない。（手の指又は掌の）紋様のセンサの分野を考慮すると、皮膚表面の表皮に交互にある谷及び隆起に対応する乳頭パターンの画像を取り込む。画像取込処理は以下の通りである。画像の取込を望む対象（例えば、指）をセンサの検出窓に置く又は提示する。（検出により自動的に、又は例えばトリガボタンを用いた要求に応じて）画像取込をトリガする。これにより、センサに一体化された照明源（例えば、一側で一体化されて光学焦点システムに関連付けられた白色光源(LED) 、又は検出面と物体との間に置かれた一面の発光ダイオード）によって物体を照らす。センサは、所定の統合期間中に対象によってセンサに向かって反射する光の量を各画素で測定する。この量は、光が表皮の隆起又は溝のいずれの領域によって反射するかに応じて増加又は減少する。この統合段階の後、画素読み出し段階が続き、画素読み出し段階の目的は、各画素によって統合された電荷の量をグレースケールに対応するデジタル値に変換することである。該当する用途に特有のアルゴリズムによる使用／処理の準備ができている、対象のデジタル化された画像が得られる。紋様では、得られた紋様データを参照データと比較する。

薄膜トランジスタTFT に関連付けられた有機フォトダイオードに基づく画像センサは、可能な用途の幅広いパネルを網羅するのに適した候補であり、急成長している。このようなセンサは実際安価で、信頼性が高く高速であるだけでなく、薄く、軽く、堅牢性を有するため、あらゆるタイプの用途環境における透明又は不透明のリジッドフレキシブルなあらゆるタイプの支持体、例えば車両のホイール、銀行カード、携帯電話、コンピュータ、チェックポイント（空港）への簡単な一体化を可能にする。

これらのセンサでは、検出マトリクスは、薄膜トランジスタのマトリクスアレイ上に光検出機能（光子の電荷への変換）を保証する有機フォトダイオードのマトリクスアレイの垂直積層体を有しており、画素を駆動して読み出すことができる電子制御機能を保証する。画素当たり複数のトランジスタを使用するか又は１つのトランジスタを使用するかに応じてアクティブマトリクス又はパッシブマトリクスと称する。以下では、アクティブマトリクスという用語を単に使用し、この用語は両方の可能性を網羅していると理解される。

薄膜トランジスタ又はより簡単にTFT トランジスタに基づくアクティブマトリクスは、表示画素(LCD, OLED) の制御のために広く開発されており、関連する技術は、常により大型でより高性能なディスプレイに対する需要の高まりに伴い向上している。従って、コストを削減して、電気性能（電力消費量、スイッチング速度、安定性）及び嵩（小型化）を改善して、シリコンより遥かに安価でリジッドフレキシブルであってもよい支持基板の使用を可能にするなどのために開発された様々なTFT トランジスタ技術が利用可能である。これらの技術は特に、チャネル半導体材料、つまりアモルファスシリコン(a-SI:H)、インジウム・ガリウム・亜鉛酸化物(IGZO)、有機薄膜トランジスタ(OTFT)又は低温ポリシリコン(LTPS)によって異なる。平面構造、スタガ型構造又は逆スタガ型構造など様々なトポロジーが更に提供されている。

画像センサは、これらの技術開発の恩恵を受けており、画像センサの検出画素を制御するためにこのようなアクティブマトリクスをTFT トランジスタと一体化する。そのため、画像取込を管理して画素からの読み出しを可能にする必要がある。

マトリクスが画素当たり１つのトランジスタを有している（パッシブマトリクスの）場合、マトリクスは、１つの画素を選択して、露光期間中に画素が収集した電荷を電子読み出し回路に送信することを簡単に可能にする。マトリクスがこの選択トランジスタに加えて他のトランジスタを有している（アクティブマトリクスの）場合、マトリクスは、画素のより高度な電子制御を可能にし、特に画素をリセットして、画素の飽和を防ぎ、向上した読み出し技術を適用して信号対雑音比を高めることが可能である。特に、画素内での電荷－電圧変換を保証する、フォロワとして組み立てられたトランジスタが設けられ、そのため、選択トランジスタは、収集された電荷を表す信号レベルを読み出し電子部品に送信する。紋様の取り込みなどの用途では、よりコンパクトに且つより安価に画素当たり１つのトランジスタを有するマトリクスが一般に十分であり、この環境で以下に記載する。しかしながら、以下に述べられる全ては、画素当たり２以上のトランジスタを有するマトリクスに適用される。

本発明では、小型化及び静電放電に対する耐性を含む電気性能を改善して、信頼性及び光学品質に貢献するために、このようなTFT トランジスタマトリクスアレイに有機光検出マトリクスアレイを積層することにより形成された画像センサのトポロジー態様が検討されている。該当する問題の説明を可能にするこの積層体のトポロジー態様を説明する前に、マトリクス画像センサの電気回路図を簡単に思い出すべきである。

図１は、画像センサの主な構造要素であるアクティブ検出マトリクスアレイ10、アレイの行を駆動するための回路20及びアレイのセルから読み出すための回路30を示す。

マトリクスアレイ10は、行及び列に配置された全て同じ画素で形成されている。アレイのランクｉの行及びアレイのランクｊの列にある画素P_i,jは選択トランジスタT_Sを有しており、選択トランジスタは、ランクｉの行の全ての画素の選択トランジスタのゲートを連結する行導体L_iに連結されたゲートと、ランクｊの列の全ての画素の選択トランジスタのソースを連結する列導体C_jに連結されたドレイン又はソースの端子電極、例えばソースｓとを有している。他方の端子電極、ドレインｄは、図示された例ではフォトダイオードOPのカソードに相当する画素電極E1に連結されている。他方のフォトダイオード電極E2、例ではアノードは、アレイの全ての画素で同一のバイアス電圧Vbias に基づいている。これは、図面では全ての電極E2が、バイアス電圧Vbias を受ける電源バスに導体によって共通に連結されているためである。

実際、この電極E2は、マトリクスの表面を覆う連続層構造（及び／又はメッシュ）でフォトダイオード層の積層体の最後のレベルに形成されており、一般にマトリクスの少なくとも１つの側部に沿って延びている周辺バスへの相互接続によって電極E2にバイアス電圧がかけられる。バイアス電圧は、可撓性リボンによって外部電源への接続を可能にする、パネルの縁部に設けられた導体パッドによってこの周辺バスに印加される。

画素の光検出面は、２つの列導体C_j, C_j+1及び２つの行導体L_j, L_j+1によって画定されている、図面ではハッチングが掛けられている矩形内に内接されていることに留意すべきである。

駆動回路20は、各画素行の逐次選択（走査とも称される）を各取り込み期間に順々に可能にする。広く知られているように、マトリクスアレイの検出画素の行の選択は、ゲート制御電圧パルスの対応する行導体への付与に対応し、このため、パルスの間に選択行の画素のトランジスタT_Sをオン状態に切り替えることが可能になる。その後、読み出し回路30は、これらの画素を関連する列導体を介して夫々読み出すことができ、各選択画素では、画素によって受けてカソードによって収集された光子から生じる電子が、オンである選択トランジスタを介して、関連する列導体に移される。この列導体は読み出し回路30の対応する入力に連結されており、読み出し回路30は増幅段30a 及び、その後のアナログ／デジタル変換器30b を従来通り有している。アナログ／デジタル変換器の出力のデジタルデータは画像処理システム（不図示）に送信される。画素が複数のトランジスタを有している場合、選択トランジスタは画素電極に直接連結されず、電流－電圧変換を行うトランジスタによって間接的に連結される。しかしながら、読み出しアドレス指定原理は同様のままである。

駆動回路20は、画素の選択及び読み出しを一行毎に可能にする、マトリクスアレイの行の数と同数の出力段を有するシフトレジスタ構造に基づいている。広く知られており、技術文献に記載されているように、対応する電気回路図には、トランジスタ及び容量性素子、特にいわゆるブートストラップ容量性素子の配置が含まれ、これらの電子素子は高周波で駆動されて、高電圧パルスを１つの出力段から別の出力段に伝搬することを可能にする。これらの配置は、高容量性の高周波出力線（行導体）で駆動可能であるように設計されている。

これらの駆動回路又はラインドライバは、CMOS技術で長い間製造されている。従って、これらは、検出マトリクスパネルの導体パッドに可撓性リボンによって連結されている外部周辺回路であった。技術的進歩と共に、TFT トランジスタ（及び容量性素子）に基づく高性能なラインドライバの構成が提供されている。これらの一体化されたラインドライバは一般に、「Gate on Array」（又はその頭字語GOA ）という用語で文献に示されている。行導体との相互接続（及び関連する信頼性の側面）は、より最適である（小型化、コスト、信頼性）。特に、外部接続／界面のために設けられる部品パネル上の接触点の数は大幅に減少する。駆動回路20 (GOA)及びアクティブアレイ10を形成するTFT トランジスタは同一の技術工程内で同一の基板上にまとめて形成されるため、製造コストも減少する。シフトレジスタの各出力段の出力は、マトリクスアレイの対応する行導体と整列して形成されて対応する行導体と接続されている。この一体化は、小型化及び信頼性の向上に対する市場の需要に、より低いコストで合致している。

本発明は、検出マトリクス、及び検出マトリクスのラインを駆動するための回路を同一の部品パネルで一体化する、このような光電子部品に関し、本発明の目的は、存在する様々なコネクタ、電気的妨害又は光妨害の問題を考慮して、製造コストを悪化させることなく、より高い信頼性及び小型化のためにこのような部品の最適化された構成を提供することである。

特に、光がTFT トランジスタの半導体チャネル材料の電気特性を変える／変更することが広く知られている。より正確に言えば、露光により閾値電圧にドリフトが発生し、その結果、マトリクスのスイッチングトランジスタの動作が不均一になり、閾値電圧が高過ぎるため、一部のスイッチングトランジスタの導電性が低下する、又は導電性が全く無くなる。このため、出力画像の品質が低下し、ひいてはセンサの信頼性が低下し、該当する用途に関連するエラー率が上昇する（紋様が認識されない）。このため、センサの寿命も変える。この問題は、部品パネルに一体化された全てのTFT トランジスタ、つまりアクティブマトリクスのトランジスタ及び駆動回路のトランジスタに関係する。

制御電圧のレベルを上げることにより、このような閾値電圧の変化を補償するための電子技術（動的解決策）が知られているが、これは非常に高価である（動的解決策）。

別の受動的解決策は、トランジスタチャネルを遮蔽体によって光から保護することである。従来通り不透明材料（銀、モリブデン、銅など）で形成されたTFT トランジスタのゲートは、場合によっては、光が（チャネルに達する前に）ゲートを通過するときにこの遮蔽機能を果たす場合がある。この解決策は、トランジスタのトポロジー（スタガ型又は逆スタガ型）、照明モード並びにセンサの前側及び／又は後側を通して撮像される対象の位置に左右される。この解決策は更に製造技術及びTFT トランジスタ技術に左右され、場合によっては、ゲートが縁部のレベルでチャネルを十分に保護しない場合があり、そのため、保護が常に最適であるとは限らない。これはより具体的には、チャネル及びソース／ドレイン電極の後にゲートが最後に形成される場合（スタガ型構造）に関わる。

従って、アクティブ検出構造体への有用な光及び／又は照明光の伝送を妨げない又は僅かしか妨げないことを確認しながら、この遮蔽機能を発揮すべく部品の層の積層体に特定の要素を一体化することが一般に必要である。言い換えれば、画素の開口率の低下をゼロ又は可能な限り少なくすべきである。

そのため、これらの遮蔽体を一体化する方法を決定すべく、光電子部品が意図されている画像センサの仕様を考慮する必要がある。実際、センサ毎に様々な条件が設けられていることがあり、検出される有用な光は一般に、センサの前側を介して有機フォトダイオードの上部透明電極を通って垂直入射で達する。しかしながら、検出される有用な光は、（この場合に必然的に透明な）支持基板の後側を通って達してもよく、又は両方の可能性を提供するセンサでは前側又は後側の両方を通って達してもよい。撮像対象の照明源に関して、あるセンサでは、照明源が、例えば筐体内で前側又は後側に一体化される。他のセンサでは、照明源は、部品のまさにトポロジーに（積層体のトポロジーレベルで）後側又は前側に一体化される（照明に使用される一面のOLED有機ダイオード）。

TFT トランジスタの技術そのものを更に考慮する必要があり、特にTFT トランジスタがスタガ型であるか又は逆スタガ型であるかを考慮する必要がある。

既に示したように、TFT トランジスタのチャネルを光から保護するというこの問題は、検出マトリクスのトランジスタ及び駆動回路のトランジスタに関係する。しかしながら、駆動回路のトランジスタに関して、この問題は、光に曝される有効（アクティブ）領域に対応する透明な検出窓を有する不透明材料で形成された封止板が設けられる場合、目標とするセンサへの一体化で解決する場合がある。

しかしながら、このために、センサを使用する動作条件で光源を単に考慮するだけである。現在、有機フォトダイオードを製造する液体・低熱収支法はTFT トランジスタ技術と適合することが示されているが、トポロジーのTFT 積層体の最上部への有機マトリクスの製造中に放射光、特に使用される紫外線がTFT の電気特性に影響を与えることが確認されている。言い換えれば、パネル上に形成されたTFT トランジスタの電気特性を有機マトリクスの形成前後に測定することにより、変化を観察することができる。このような変化は、アクティブマトリクスのTFT トランジスタ及び駆動回路のTFT トランジスタに影響を及ぼす可能性がある。

本発明の目的は、これらのトランジスタの技術又はタイプ及び該当する画像センサの検出及び照明の特殊性に関係なく、同一のトポロジーパネルレベルにある全てのTFT トランジスタを有機マトリクス積層処理中に使用される放射光及び動作中の放射光から、構成により効率的に保護する、TFT トランジスタのマトリクスアレイの最上部に有機光検出マトリクスを積層する部品を提供することである。従って、部品のトランジスタの電気特性間の差異が効率的に低減され、センサ性能（信頼性、寿命）の向上に寄与する。

本発明では、容易な一体化を可能にするより小型でより薄型のセンサ、及び取扱に耐えるセンサの市場需要を満たすために、部品の小型化を低下させることなく、好ましくは部品の小型化を改善しながら、このような部品を提供することが望まれている。部品のサイズは、積層の数及び厚さによってだけでなく、画素マトリクスを駆動するために必要な電気素子及び電子素子を形成又は接続するために（所与の撮像デバイスのサイズのために）マトリクスの周りに設けられる周囲領域の表面によっても調整される。

この周辺領域にラインドライバ回路20を一体化することが有利であることが既に説明されている。しかしながら、この周辺領域には、一般に外部の電子読み出し回路（CMOS回路）への接続を可能にする接触点を更に配置する必要があり、上部電極E2のバイアスを保証するために金属導電性バスを配置する必要がある。この上部電極のバイアスは、画素の光電変換及び読み出しがマトリクス表面全体に亘って可能な限り均一であり、良好な画質を保証するように、最も高い表面電流均一性を保証できるべきである。更に一般に、バスは、（典型的には可撓性リボンによる）接続のための接触点を有するパネル縁部から外部のバイアス源にマトリクスの２つの側部に沿って延びており、電極板は、重なり（直接接触）又は垂直相互接続（ビア）によりこのバスへの接続を実現するためにマトリクスからこれら２つの側部を越えて延びている。

本発明の目的は、使用されるTFT 技術及びセンサの機能的特殊性に無関係に、実装が容易で低コストの解決策により、これらの様々な信頼性、性能及び小型化の問題に対処することである。

本発明に係る画像センサのためのマトリクスの光電子デバイスは、同一の絶縁性支持基板上に、
アクティブ検出領域に形成されている、行及び列に整列した画素のマトリクスアレイと、
周辺領域に形成されている、前記行の画素を制御するためのトランジスタを有する駆動回路と
を備えており、
各画素は、画素選択トランジスタ機能を有する少なくとも１つのトランジスタ、及び前記少なくとも１つのトランジスタに接続されて前記画素に特有の下部電極と前記画素に共通の上部電極との間に配置されている有機フォトダイオードを有しており、
前記光電子デバイスは、誘電性の支持基板上に層の連続的な集合体の積層体によって形成されており、前記積層体は、
前記アクティブ検出領域に、
前記画素の前記少なくとも１つのトランジスタを形成する薄膜トランジスタの第１の集合体であって、前記第１の集合体に亘って連続的に延びている絶縁性のパッシベーション層で覆われている前記第１の集合体、及び
前記画素の有機フォトダイオードを形成する層の第２の集合体であって、前記パッシベーション層によって支持されて、各画素に前記下部電極を形成するパターン化されたレベルである第１の導電層積層レベル、アクティブ有機構造体の一又は複数の層の第２の積層レベル、及び前記アクティブ有機構造体の上側に延びている前記画素の上部電極を形成する第３の導電層積層レベルを有している前記第２の集合体であって、各画素の前記第１の導電層積層レベルは、少なくとも前記画素のトランジスタの表面を覆う光遮蔽体を更に形成している前記第２の集合体
を有しており、
前記周辺領域に、
前記駆動回路の前記トランジスタを形成する層の前記第１の集合体、
前記パッシベーション層によって支持されて、前記駆動回路の前記トランジスタの上側で連続的に延びている光遮蔽体を形成し、外部のバイアス電圧回路への接続を可能にする接触領域を有するパターン化された第１の導電層積層レベル、及び
前記周辺領域に延びて、前記光遮蔽体を電気的に直接接して覆い、前記上部電極に前記バイアス電圧をかけるための相互接続部分を形成する前記上部電極
を有している。

第１の態様によれば、前記パターン化された第１の導電層積層レベルは、前記アクティブ検出領域及び前記周辺領域に光遮蔽体パターンを形成すべくパターン化された不透明金属で形成された少なくとも１つの導電層を有している。

有利には、前記第１の導電層積層レベルは、前記第１の導電層積層レベルの上面を形成する透明な導電性材料で形成された少なくとも１つの第２の層を有している。

別の態様によれば、前記第１の導電層積層レベルは、前記パッシベーション層の表面に２層パターンを形成しており、前記２層パターンは、前記パッシベーション層の表面に形成された不透明なパターン、及び前記パッシベーション層上の前記不透明なパターンを覆って前記不透明なパターンの夫々の側部を越えて延びている透明なパターンを含んでいる。

変形例では、前記第１の導電層積層レベルは、前記パッシベーション層の表面に３層パターンを形成しており、前記３層パターンは、透明なパターンの厚みで完全に封止されている不透明なパターンを有している。

本発明の他の特徴、詳細及び利点は、例として提供される添付図面と関連して以下の記載を読むと明らかになる。

TFT トランジスタ及び逆構造で使用されるフォトダイオードを備えた画素構造の例で、技術的現状に応じたアクティブ光検出マトリクス回路及び周辺のアドレス指定回路及び読み出し回路を示す一般的なブロック図である。本発明に係る光電子デバイスを平面視で示す簡略図である。本発明の実施形態に対応する断面図である。不透明材料で形成された単層画素電極構造の例で、前側照明及び光検出により具体的に適合された実施形態での本発明に係るデバイスのトポロジー積層体（レベル／層）を示す断面略図である。「全体的に」不透明なバージョンの多層画素電極を使用した図４の変形例を示す図である。「全体的に透明な」バージョンを示す図５の変形例を示す図である。

明瞭化のために、図面には同一の要素が同一の参照符号で示されている。更に、本発明の理解に有用な要素のみが詳述されている。本明細書では「接続され」、「相互接続され」、「接続」又は「相互接続」という用語は、電子部品が介在しない、２つの導電素子間の直接接続を表し、「結合され」又は「連結され」という用語は、直接であってもよく又は例えばトランジスタなどの電子部品を介してもよい電気結合を表すことを明記することが更に有用である。更に図面は、本発明の理解を容易にするために示されている。特に、図面の様々な要素は正しい縮尺で示されておらず、本発明の理解に有用な要素のみが示されている。

図１は、検出画素のマトリクス10、及び周辺の駆動回路20、読み出し回路30及びバイアス回路40を示していることが分かる。画素は、有機フォトダイオードOPと、駆動回路20の夫々の出力によって画素を選択することを可能にする、T_Sと示される少なくとも１つのTFT トランジスタとで夫々形成されている。有機フォトダイオードは、画素電極を形成する下部電極E1、及び実際には全ての画素に共通の電極である上部電極E2を有している。例では、有機フォトダイオードは逆構造で使用され、E1はカソード（電子注入）に対応し、E2はアノード（正孔注入）に対応し、そのため、E2に負電圧又はゼロ電圧Vbias がかけられる。

本発明は、逆構造のフォトダイオードのこのような使用に関して説明されているが、順方向に使用される構造にも同様に適用される（この場合、E2はカソードに対応し、電圧Vbias は正電圧になる）。

本発明に係る光電子デバイスでは、図２に示されているように、検出マトリクス10及び駆動回路20は同一の部品パネルに形成されている。マトリクスは、支持基板Ｓの上面で（点線で画定されている）いわゆるアクティブ領域ZAに形成されている。「アクティブ」という用語は、画素のアクティブ有機構造における電荷光発生の機能に関してTFT トランジスタのアクティブマトリクス（画素当たり一又は複数のトランジスタが存在するか否か）を同様に指す。駆動回路20は、アクティブ領域の外側の周辺領域ZPに、駆動回路が駆動する必要がある行導体と一列にアクティブマトリクスの側部に形成されている。TFT トランジスタは、図面では小さな矩形で表されている。アクティブ領域では、TFT トランジスタは、記載された画素構造の例に対応するマトリクスアレイの列及び行に沿って規則的に整列した、画素当たり１つの矩形によって１つの選択トランジスタT_Sで表されている。駆動回路20には、様々なシフトレジスタ段のトランジスタT_Gを表す矩形の集合体の規則的な配置が示されている。図２は、本発明の理解を容易にするために画素及び駆動回路の構造のみを示している。

デバイスの形成は、連続した層の積層によって通常の方法で行われる。積層体のある層は、アクティブ領域及び／又は周辺領域で互いに絶縁された要素を形成するためにマスクを使用してパターン化され、これは特に、TFT トランジスタ(T_S, T_GOA)及び画素電極E1を形成する層に当てはまる。

図示されているように、２つの電極間のアクティブ有機構造体はアクティブ領域にのみ存在し、このアクティブ領域に（パターン化されていない）連続的な形状で形成されてもよい。しかしながら、アクティブ有機構造体は更に（パターン化されている）個々のアクティブ要素に形成されてもよい。アクティブ有機構造体は、PN接合を形成するドナー及びアクセプタの半導体ポリマー、及び少なくともPN接合とカソードとして使用される電極（例ではE1）との間での電荷注入を高めるための層を混合して又は互いに隣り合って有している。これらの態様は当業者によって広く知られており、本発明が実際の有機構造に関わらないので詳述されない。

以下では、「トポロジーレベル」という用語は、デバイスの機能要素に対応する一又は複数の層を表すために使用されており、従って、一又は複数の層を有するか又は一又は複数の層に相当してもよい。単層又は多層のトポロジーレベルは、電気特性（「導電性」、「誘電性」など）又は光学特性（例えば「透明」、「不透明」）を示す一又は複数の修飾語、或いは、「TFT 」などの機能電子集合体を示して、TFT トランジスタを形成する全ての層を「有機」又は「アクティブ有機」と示し、有機PN接合を形成する一又は複数の層並びに下部（画素）電極及び上部（共通）電極との界面の可能な中間層を示す一又は複数の修飾語と夫々関連付けられてもよい。

図３は、主なトポロジーレベルを示す、図２の電気光学デバイスの一般的な断面図である。アクティブ領域に基板Ｓの上面から、この順番に、
－ TFT トランジスタに対応する第１の積層レベル100 （そのため、このレベルは例では駆動回路20のトランジスタT_G及び画素トランジスタT_Sを形成している。これらのトランジスタは、構造の詳細を示さないブロックで表され、積層体100 の上面を形成する絶縁性（誘電性）パッシベーション層CPで覆われている。パッシベーション層は、積層体の残り部分の平坦な表面を形成する非常に厚い樹脂層であってもよい。）、
－検出マトリクスに対応するトポロジーレベル200 であって、パッシベーション層CP上に画素の下部電極E1を形成するための第１の導電性トポロジーレベル201 、一又は複数の有機PN接合層及び接合電極E1, E2に関連付けられている中間電荷注入層を含むアクティブ有機構造体OST に対応する第２のアクティブ有機レベル202 及び上部電極E2の第３の導電性トポロジーレベル203 に分けられるトポロジーレベル200 、並びに、その後、
－積層体の上面に平面を得るためにパッシベーション層301 を主に有し、アクティブ構造体OST の有機材料を空気の酸素及び湿度から保護する機能を更に有する上部トポロジーレベル300
を連続的に見ることができる。

積層体は、不図示の他のトポロジーレベルを有してもよい。特にレベル300 には、例えば照明のための一面の発光ダイオードを形成するために、又は更に波長領域を選択するための光学フィルタ機能のために、一又は複数の追加のトポロジーレベルを形成してもよい。更にアクティブ有機構造体は、ここではアクティブ領域の連続的な構造体として開示されており、個々の検出素子が画素電極E1によって各画素に定められている。しかしながら、アクティブ有機構造体は、画素の数と同数のパターンを有するパターン化された構造で形成されてもよい。この場合、一般に（パターンを形成するための）停止層又は電荷遮断層に対応する追加のトポロジーレベルがある。これらの様々な態様は当業者に知られている。画像センサのための有機検出マトリクスを形成する全ての態様は広く知られており、本発明は、デバイスの信頼性及び小型化を向上させるための下部電極及び上部電極のトポロジーレベルの有利な使用に関するので、更に詳述される必要はない。

導電性トポロジーレベル201 は、画素電極E1に対応するレベルであり、画素電極E1（底部）及び上部電極E2（最上部）間でアクティブ構造体OST によって形成されるPN接合で受ける光子の光電変換によって発生する電荷（カソードの場合の電子）を収集する電子的機能を保証する。この画素電極E1は、（パッシベーション層の表面とドレインとの間の一又は複数の誘電体層の厚さ部分に形成された開口部を介して）垂直相互接続によって画素P_i,jの選択TFT トランジスタT_Sのドレインに相互接続されている。

画素電極E1のこの導電性トポロジーレベル201 は、本発明では、各画素の一又は複数のTFT トランジスタのための個々の光学遮蔽体をアクティブ層に形成して、駆動回路のトランジスタのための共通の光学遮蔽体を周辺領域に形成するために使用される。これらの光学遮蔽体により、有機の上部電極を有する上部トポロジーレベル及び最後のパッシベーショントポロジーレベルを形成する工程の残り、並びにその後の画像センサでの動作中に亘ってTFT トランジスタを上層／上部レベルを通って達する放射光（有用な光、照明光）から保護することが可能である。

図２を参照すると、個々の遮蔽体LS_i,jが、画素の（少なくとも）一又は複数のTFT トランジスタを覆うアクティブ領域ZAに画素毎に形成されており、全体的な遮蔽体LS_GOAが、駆動回路の全てのTFT トランジスタを覆う周辺領域ZPに形成されている。この全体的な遮蔽体LS_GOAは、直接接触で重なることにより、アクティブ領域の有機フォトダイオードの上部電極E2にバイアス電圧Vbias をかけるための相互接続構造体として更に使用される。実際、上部電極E2は、検出マトリクス10の表面を覆って、駆動回路20の側の周辺領域に全体的な遮蔽体LS_GOAの板50の上面に延びており、全体的な遮蔽体LS_GOAは、導体パッド52を介した外部のバイアス電圧Vbias の印加を可能にすべく基板の縁部に向かって延びている指状領域51を板50の側に有している。

より正確には、図３の断面図でより明瞭に見えるように、アクティブ領域ZAでは、２つの導電性トポロジーレベル201 （画素電極E1）及び導電性トポロジーレベル203 （上部電極E2）は、有機アクティブ構造体202 のトポロジーレベル（PN接合及び／又は電極との界面の中間層）によって分離されており、周辺領域では、これら２つのトポロジーレベル201, 203は存在するが、他のレベル／層が介在することなく互いに直接接して形成されている。

本発明に係るこの構成は複数の利点を有する。まず、部品の全てのTFT トランジスタを保護することを可能にする光遮蔽機能をデバイスに既に存在するトポロジーレベルで周辺領域及びアクティブ領域に挿入することが可能である。この利点は、小型化及び製造コストの観点から最適である。この遮蔽機能は、製造方法及び動作モード中に上部トポロジーレベルを通って達する光からTFT トランジスタを保護するために有効であり、使用されるTFT 技術とは完全に無関係である。更に、駆動回路のトランジスタを保護する遮蔽体はフローティング状態ではなく、固定電圧（電圧Vbias ）が印加されるため、駆動回路の電子部品との電気（容量性）結合の発生を回避する。このため、駆動回路を起こり得る静電放電から保護することが更に可能である。

デバイスが、前側から照明光及び検出される光が達するセンサを対象としている場合、上部電極は透明である必要があるが、画素電極E1は不透明であってもよい（図３及び図４）。この場合、画素の遮蔽体LS_i,jは画素電極E1と一体化されてもよい。この構成が図３に示されており、画素電極は、レベル201 に単層の不透明金属構造で形成されており、同一の不透明な導電パターンは、画素電極の電荷を収集する電子機能、及び画素の一又は複数のTFT トランジスタのための光学個別遮蔽機能を果たす。

しかしながら、デバイスが、裏側から照明光及び／又は検出される光が達するセンサを対象としている場合、画素電極E1は、全体的に透明である必要があり、すなわち、画素の遮蔽体LS_i,jを形成する、一又は複数のトランジスタの上側の小さな不透明な表面を除き、あらゆる所で透明である必要がある。この構成が図２及び図６に示されている例である。この構成は、不透明／透明の少なくとも２層であるトポロジー画素電極構造体を有利に設けることにより形成され、不透明なパターンを画素電極パターンに一体化して設けることを可能にする。有利には、この少なくとも２層構造により、不透明なマスクパターンを目標とする製品の特殊性に合わせて調節することによって、不透明な又は「全体的に不透明な」画素電極パターン（電極が縁部で透明であってもよいことが以下で分かる）、又は「全体的に透明な」画素電極パターン、すなわち画素の一又は複数のTFT トランジスタの上側を除き透明な画素電極パターンを形成することが可能になる。

より正確には、少なくとも１つの透明導電層201bを不透明金属層201a上に有する多層である導電性トポロジーレベル201 が、本発明では有利に設けられている。上部透明層レベル201bは、画素電極パターンE1を各画素に形成すべくパターン化されており、下部不透明層レベル201aは、個々の画素の遮蔽体LS_i,jを形成すべく使用されている。すなわち、透明レベルは画素電極表面全体に亘って常に存在し、不透明レベルのパターンサイズは、製品の特殊性に応じて、関連するマスクパターンを変えることによって調節される。従って、
－図２又は図６の遮蔽体LS_i,jの表面は画素の「TFT 」表面に外接しており、画素電極は「全体的に透明」である（一又は複数のTFT トランジスタが占める表面積は画素電極の表面積と比較して小さい）。対応する断面図が図５に示されている。
－図３、図４又は図５の遮蔽体LS_i,jの表面は画素電極の表面に相当する。そのため、画素電極は全体的に不透明である。「全体的に不透明」という用語は、画素電極が図３のように完全に不透明であってもよい（不透明金属で形成された単層構造若しくは完全に整列した不透明金属／透明金属構造）、又は、例えば以下に説明するように透明な上部レベルが図５に示されているように不透明なパターンの各側部に（カバーとして）僅かに突出している、若しくは不透明なパターンを完全に密閉するので、縁部で不透明でなくてもよいことを意味する。

両方の構成で、デバイスを製造するための技術工程の全く同じ手順が適用される。アクティブ領域の不透明層201aのマスクパターンは、目標とする製品の特殊性に応じて、全体的に透明又は全体的に不透明な画素電極を形成するのに適合されている。

この構造は、この導電性トポロジーレベル201 を形成するためにコスト及び材料の選択の観点から更に有利である。実際、上部導電性レベル201bに関して、透明導電性酸化物、例えばITO 又はZnO を、層201bを形成するために使用してもよく、このような材料は、一般的に低コストで錆びない導電性材料であり、上側に形成された有機アクティブ構造体と適合する電子特性（電子親和力、仕事関数）を有することが知られている。従って、アクティブ構造体で光発生した電荷の下部電極（画素電極）E1での収集を有利にする。下部不透明層レベル201aでは、TFT トランジスタの導電性レベルを形成するために現在使用されている金属、例えば非網羅的に銀、モリブデン、銅を使用することが可能である。

実際、２つの連続的な堆積工程、つまり、不透明材料の層201aの堆積及びパターン化（遮蔽体パターンの形成）、及びその後の透明材料の層201bの堆積及びパターン化を使用することにより、導電性レベル201 を、例えばパッシベーション層CPの上面に形成してもよい。

好ましくは、透明層201bのパターンは、カバーのように不透明層201aのパターンを越えて延びているため、製品毎に、不透明層マスクパターンのみを（画素のTFT 表面のサイズ、画素電極の全体的に不透明又は透明な性質に）適合する必要がある。透明材料201bのこの更なる延長により、パッシベーション層への機械的結合を改善し、導電特性を変えることになる酸化から不透明金属を保護することが更に可能になる。

不透明なパターンが透明材料の厚さ全体に一体化されており、これら全ての効果（結合、酸化の欠如）を高めることが有利である。図５及び図６に示されているように、透明／不透明／透明の３層パターンが得られる。このために、第１のレベルの透明材料層201bを堆積させ、この第１の透明レベルの上側に不透明金属201aを堆積させてパターン化し、次に、第２のレベルの透明材料層201bを堆積させ、その後、得られた多層構造体をパターン化して、画素電極パターンをアクティブ領域に形成して遮蔽体を周辺領域に形成する。

図５及び図６は、TFT トランジスタ及び対応するトポロジーレベルのゲート、チャネル、ドレイン及びソースを形成する要素を目安として更に示し、小型化及び電気的移動度の観点からより有利な逆スタガ型構造の例に関して導体101 （ゲート）、ゲート絶縁体102 、半導体103 （チャネル）、導体104 （ドレイン／ソース）及び最終誘電体105 （典型的には窒化物：SiN, SiNx, SiOx, SiONなど）を更に示す。最上部に追加されたパッシベーション層CPは、一般に有機誘電体材料、典型的には樹脂、例えばSU8 で形成されている。

パッシベーション層CPは、不透明金属201aの機械的結合を有利にするために、樹脂層に加えて、無機誘電体材料、好ましくは誘電体層105 の材料と同一の材料で形成された表面層を更に有してもよいことに注目すべきである。これらの様々な変形例が本発明に含まれている。

説明された本発明は、スタガ型及び逆スタガ型の全てのTFT トランジスタ技術に適用される。特に、スタガ型構造では、ゲート（不透明金属）が上部レベルを通って達する光からチャネル縁部を完全には保護しない場合があることが知られている。そのため、画素電極レベルに本発明に従って形成された遮蔽体により、光学保護を確実に得ることができる。底部からの光のために、基板は、この場合トランジスタレベルで不透明（ブラックマトリクス）に形成されるべきである。

導電性トポロジーレベル203 の上部電極に関して、上部電極は、液体・低熱収支技術によって堆積して、この電極の形成に適合され得る材料で形成されてもよく、例えば、透明性のために超薄膜のAl, Ag, Au, Ptなどの金属で形成されてもよく、ITO （インジウムスズ酸化物）、IZO （インジウム亜鉛酸化物）などの透明導電性酸化物で形成されてもよく、PEDOT-PSS （２つのポリマー、つまりポリ（3, 4－エチレンジオキシチオフェン）(PEDOT) 及びポリ（スチレンスルホン酸）ナトリウム(PSS) の混合物）などの有機導電体で形成されてもよい。

特に、PEDOT-PSS に基づく材料を使用することは、コスト及び透明性の質（必要な場合）の観点から一般に有利である。表面抵抗を下げるために、ワイヤ（例えば銀のワイヤ）の形態又は格子の形態で挿入された金属が、このような材料と関連付けられてもよい。この場合、ITO 又はZnO などの透明導電性酸化物で形成された層201bでは、上部電極との電子的適合性（仕事関数）が優れている。

例として、本発明の実際的な実施形態では、透明／不透明／透明の３層パターンが積層体のレベル201 に形成されており、不透明材料201aとして、モリブデンが200 ナノメートルの厚さで堆積し、不透明材料の下に20ナノメートルの厚さのITO 及び不透明材料の上に30ナノメートルの厚さのITO でITO 内に密閉される(201a)。

Claims

画像センサのためのマトリクスの光電子デバイスであって、
同一の絶縁性支持基板(S) 上に、
アクティブ検出領域(ZA)に形成されている、行及び列に整列した画素のマトリクスアレイと、
周辺領域(ZP)に形成されている、前記行の画素を制御するためのトランジスタを有する駆動回路(20)と
を備えており、
各画素は、画素選択トランジスタ機能を有する少なくとも１つのトランジスタ(T_S)、及び前記少なくとも１つのトランジスタに接続されて前記画素に特有の下部電極(E1)と前記画素に共通の上部電極(E2)との間に配置されている有機フォトダイオード(OP)を有しており、
前記光電子デバイスは、誘電性の支持基板上に層の連続的な集合体の積層体によって形成されており、前記積層体は、
前記アクティブ検出領域(ZA)に、
前記画素の前記少なくとも１つのトランジスタ(T_S)を形成する薄膜トランジスタの第１の集合体(100) であって、前記第１の集合体に亘って連続的に延びている絶縁性のパッシベーション層(CP)で覆われている前記第１の集合体、及び
前記画素の有機フォトダイオード(OP)を形成する層の第２の集合体(200) であって、前記パッシベーション層(CP)によって支持されて、各画素に前記下部電極(E1)を形成するパターン化されたレベルである第１の導電層積層レベル(201) 、アクティブ有機構造体(OST) の一又は複数の層の第２の積層レベル(202) 、及び前記アクティブ有機構造体の上側に延びている前記画素の上部電極(E2)を形成する第３の導電層積層レベル(203) を有している前記第２の集合体であって、各画素の前記第１の導電層積層レベル(201) は、少なくとも前記画素のトランジスタの表面を覆う光遮蔽体(LS_i,j) を更に形成している前記第２の集合体
を有しており、
前記周辺領域(ZP)に、
前記駆動回路(20)の前記トランジスタ(T_G)を形成する層の前記第１の集合体、
前記パッシベーション層(CP)によって支持されて、前記駆動回路の前記トランジスタ(T_G)の上側で連続的に延びている光遮蔽体(LS_GOA) を形成し、外部のバイアス電圧(Vbias) 回路への接続を可能にする接触領域(52)を有するパターン化された第１の導電層積層レベル(201) 、及び
前記周辺領域に延びて、前記光遮蔽体(LS_GOA) を電気的に直接接して覆い、前記上部電極に前記バイアス電圧(Vbias) をかけるための相互接続部分を形成する前記上部電極(E2)
を有している、光電子デバイス。
前記パターン化された第１の導電層積層レベル(201) は、前記アクティブ検出領域の各画素に個々の光遮蔽体を形成して前記周辺領域に前記駆動回路のための光遮蔽体パターンを形成すべくパターン化された不透明金属で形成された少なくとも１つの導電層(201a)を有している、請求項１に記載の光電子デバイス。
前記第１の導電層積層レベル(201) は、前記第１の導電層積層レベルの上面を形成する透明な導電性材料(201b)で形成された少なくとも１つの第２の層を有している、請求項２に記載の光電子デバイス。
前記第１の導電層積層レベル(201) は、前記パッシベーション層(CP)の表面に２層パターンを形成しており、前記２層パターンは、前記パッシベーション層の表面に形成された不透明なパターン(201a)、及び前記パッシベーション層上の前記不透明なパターンを覆って前記不透明なパターンの夫々の側部を越えて延びている透明なパターン(201b)を含んでいる、請求項３に記載の光電子デバイス。
前記第１の導電層積層レベル(201) は、前記パッシベーション層(CP)の表面に３層パターンを形成しており、前記３層パターンは、透明なパターン(201b)の厚みで完全に封止されている不透明なパターン(201a)を有している、請求項３に記載の光電子デバイス。
各画素で、前記光遮蔽体の表面は前記画素の電極の表面に対応する、請求項１～５のいずれか１つに記載の光電子デバイス。
各画素で、前記光遮蔽体の表面は、前記画素のトランジスタの表面に外接している、請求項１～５のいずれか１つに記載の光電子デバイス。
前記透明な導電性材料(201b)は導電性酸化物である、請求項３～７のいずれか１つに記載の光電子デバイス。
前記上部電極(E2)を形成する前記第３の導電層積層レベル(203) は、PEDOT-PSS に基づいている、請求項１～８のいずれか１つに記載の光電子デバイス。
前記薄膜トランジスタは、アモルファスシリコン(a-SI:H)、インジウム・ガリウム・亜鉛酸化物(IGZO)、有機薄膜トランジスタ(OTFT)及び低温ポリシリコン(LTPS)を含む群から薄膜技術で形成されている、請求項１～９のいずれか１つに記載の光電子デバイス。
請求項１～１０のいずれか１つに記載の光電子デバイスを一体化している、画像センサ。