JP2022189515A - 接合構造、半導体装置および接合方法 - Google Patents

Abstract

【課題】２つの金属部材を超音波接合する上で、回路パターンなどの金属部材が基板から剥離することを抑制できる接合構造を提供する。【解決手段】本開示の接合構造は、導電体層１１（第１金属部材）を有し、厚さ方向ｚの一方の表層が導電体層１１である基板１０と、厚さ方向ｚに見て導電体層１１に重なる第１部２３２ａ、および、厚さ方向ｚに直交する第１方向ｘにおいて第１部２３２ａから延びる第２部２３２ｂを含む第１電源端子２３Ａ（第２金属部材）と、を備える。第２部２３２ｂは、第１部２３２ａに繋がる端部２３２ｅを有している。第１部２３２ａの厚さ方向ｚの寸法は、端部２３２ｅの厚さ方向ｚの寸法よりも小さく、第１部２３２ａは、導電体層１１に固相接合された接合部２３２ｃを含む。【選択図】図１９

Description

本開示は、接合構造、半導体装置および接合方法に関する。

従来、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体素子を搭載した半導体装置が広く知られている。このような半導体装置は、たとえばインバータなどの電力変換装置の一部を構成する。特許文献１には、パワー半導体素子を搭載した半導体装置の一例が開示されている。特許文献１に記載のパワー半導体モジュールは、パワー半導体素子、基板、回路パターン、および端子を備える。基板は、セラミックス板製である。回路パターンは、銅からなり、基板の表面（上面および下面）に形成されている。パワー半導体素子は、回路パターンに導通接合されている。端子は、銅板製であり、回路パターンに超音波接合されている。

特開２０２０－１７８０３２号公報

特許文献１に記載のパワー半導体モジュールでは、端子を回路パターンに超音波接合する際、超音波接合時の加圧および振動などが回路パターンを介して基板に伝わる。この加圧および振動により、回路パターンが基板から剥離したり、基板にクラックが生じたりするおそれがある。このような問題を考慮して、超音波接合時の加工条件を弱めに設定すると、接合部分の接合強度が低下する。これらは、パワー半導体モジュールの信頼性を低下させる。したがって、２つの金属部材を超音波接合する上で、未だ改善の余地があった。

本開示は、上記事情に鑑みて考え出されたものであり、その目的は、２つの金属部材を超音波接合する上で、回路パターンなどの金属部材が基板から剥離することを抑制できる接合構造および接合方法を提供することにある。また、当該接合構造を有する半導体装置を提供することにある。

本開示の第１の側面によって提供される接合構造は、第１金属部材を有し、厚さ方向の一方の表層が前記第１金属部材である基板と、前記厚さ方向に見て前記第１金属部材に重なる第１部、および、前記厚さ方向に直交する第１方向において前記第１部から延びる第２部を含む第２金属部材と、を備えており、前記第２部は、前記第１部に繋がる端部を有しており、前記第１部の前記厚さ方向の寸法は、前記端部の前記厚さ方向の寸法よりも小さく、前記第１部は、前記第１金属部材に固相接合された接合部を含む。

本開示の第２の側面によって提供される半導体装置は、第１の側面によって提供される接合構造と、前記基板に支持された半導体素子と、を備える。

本開示の第３の側面によって提供される半導体装置は、第１金属部材を有し、厚さ方向の一方の表層が前記第１金属部材である基板を準備する工程と、互いに繋がる第１部および第２部を含み、前記第１部が前記第２部よりも前記第１金属部材の厚さ方向の寸法が小さい第２金属部材を準備する工程と、前記第２金属部材のうちの少なくとも前記第１部を前記第１金属部材上に配置し、前記第１部を前記第１金属部材に超音波接合する工程と、を有する。

本開示の接合構造および接合方法は、２つの金属部材を超音波接合する上で、回路パターンなどの金属部材が基板から剥離することを抑制することができる。また、本開示の半導体装置は、２つの金属部材を超音波接合する上で、回路パターンなどの金属部材が基板から剥離することが抑制された接合構造を有する。

図１は、第１実施形態にかかる半導体装置を示す斜視図である。 図２は、第１実施形態にかかる半導体装置の平面図である。 図３は、図１の斜視図において、樹脂部材およびワイヤ類を省略した図である。 図４は、図２の平面図において、樹脂部材を想像線で示した図である。 図５は、第１実施形態にかかる半導体装置の正面図である。 図６は、第１実施形態にかかる半導体装置の右側面図である。 図７は、第１実施形態にかかる半導体装置の左側面図である。 図８は、第１実施形態にかかる半導体装置の底面図である。 図９は、図４に示す平面図の右側拡大図である。 図１０は、図４に示す平面図の左側拡大図である。 図１１は、図４のＸＩ－ＸＩ線に沿う断面図である。 図１２は、図４のＸＩＩ－ＸＩＩ線に沿う断面図である。 図１３は、図４のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１４は、図４のＸＩＶ－ＸＩＶ線に沿う断面図である。 図１５は、図９の部分拡大図（第１半導体チップ周辺）である。 図１６は、図１５のＸＶＩ－ＸＶＩ線に沿う断面図である。 図１７は、図９の部分拡大図（第２半導体チップ周辺）である。 図１８は、図１７のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。 図１９は、図１１の部分拡大図である。 図２０は、図１１の部分拡大図である。 図２１は、第１実施形態の変形例にかかる半導体装置示す要部断面図であって、図１９に対応する断面である。 図２２は、第１実施形態の変形例にかかる半導体装置を示す要部平面図（第１電源端子周辺）である。 図２３は、第１実施形態の変形例にかかる半導体装置を示す要部平面図（第１電源端子周辺）である。 図２４は、第１実施形態の変形例にかかる半導体装置を示す要部断面図であって、図１５に対応する断面である。 図２５は、第２実施形態にかかる半導体装置を示す斜視図である。 図２６は、図２５の斜視図において、樹脂部材を省略した図である。 図２７は、第２実施形態にかかる半導体装置の平面図であって、樹脂部材を想像線で示している。 図２８は、図２７の部分拡大図である。 図２９は、第２実施形態にかかる半導体装置の底面図である。 図３０は、図２７のＸＸＸ－ＸＸＸ線に沿う断面図である。 図３１は、図２７のＸＸＸＩ－ＸＸＸＩ線に沿う断面図である。

本開示の好ましい実施の形態につき、図面を参照して説明する。以下では、同一あるいは類似の構成要素には、同じ符号を付して、重複する説明を省略する。

本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。

本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ（の）上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ（の）上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ（の）上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ（の）上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ（の）上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。

＜第１実施形態＞
図１～図２０は、第１実施形態にかかる半導体装置Ａ１を示している。図１～図２０に示すように、半導体装置Ａ１は、基板１０、複数の電力端子、複数の信号端子、複数の半導体素子３０、複数の導通部材４０、複数のワイヤ、第１層５１、第２層５２、第３層５３、ケース６０、および樹脂部材７０を備える。本実施形態では、複数の電力端子は、第１電源端子２３Ａ、第２電源端子２３Ｂおよび出力端子２４を有し、複数の信号端子は、第１ゲート端子２５Ａ、第２ゲート端子２５Ｂ、第１検出端子２６Ａ、第２検出端子２６Ｂ、電源電流検出端子２７、およびサーミスタ端子２８を有する。また、複数の半導体素子３０は、複数の第１半導体素子３１および複数の第２半導体素子３２を含む。複数のワイヤは、複数の第１ゲートワイヤ４３１、複数の第２ゲートワイヤ４３２、第３ゲートワイヤ４３３、第４ゲートワイヤ４３４、複数の第１検出ワイヤ４４１、複数の第２検出ワイヤ４４２、第３検出ワイヤ４４３、第４検出ワイヤ４４４、電源電流検出ワイヤ４５および一対のサーミスタワイヤ４６を有する。なお、図３は、理解の便宜上、樹脂部材７０および複数のワイヤを省略している。また、図４は、樹脂部材７０を省略している。

図１に示す半導体装置Ａ１は、パワーモジュールである。半導体装置Ａ１は、様々な電気製品やハイブリッド車などのインバータに用いられる。図１および図２に示すように、基板１０の厚さ方向ｚ（以下「厚さ方向ｚ」に略称する。）に視て、半導体装置Ａ１は、略矩形状である。ここで、説明の便宜上、厚さ方向ｚに対して直交する方向を第１方向ｘと呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を第２方向ｙと呼ぶ。第１方向ｘは、半導体装置Ａ１の長手方向である。

基板１０は、複数の半導体素子３０（複数の第１半導体素子３１および複数の第２半導体素子３２）などを支持する。基板１０は、たとえばメタルベース基板である。基板１０は、図１１に示すように、導電体層１１、金属ベース１２および絶縁層１３を有する。

金属ベース１２は、絶縁層１３に対して導電体層１１とは反対側（厚さ方向ｚの他方側）に位置し、この金属ベース１２に絶縁層１３が積層されている。金属ベース１２は、導電性を有する金属材料からなり、たとえばアルミまたはアルミ合金からなる金属板により構成される。金属ベース１２は、アルミまたはアルミ合金ではなく、銅または銅合金であってもよい。

金属ベース１２は、主面１２ａおよび裏面１２ｂを有する。主面１２ａおよび裏面１２ｂは、厚さ方向ｚに離間する。主面１２ａには、絶縁層１３が形成されている。裏面１２ｂは、厚さ方向ｚにおいて、主面１２ａと反対側を向き、ケース６０から露出する。図１２に示す例では、裏面１２ｂは、たとえば凸面である。つまり、裏面１２ｂは、湾曲しており、厚さ方向ｚの下方に凸である。この例において、裏面１２ｂの一部は、ケース６０よりも下方に膨らんでいる。裏面１２ｂは、厚さ方向ｚに直交する略平面であってもよい。ただし、後に詳述される構成により、裏面１２ｂは、厚さ方向ｚの凹に湾曲しない。

絶縁層１３は、厚さ方向ｚにおいて導電体層１１と金属ベース１２との間に介在する。絶縁層１３は、電気絶縁性を有する。絶縁層１３の構成材料は、たとえばエポキシ系樹脂であるが、プリプレグであってもよい。

導電体層１１、金属ベース１２および絶縁層１３の厚さの一例を挙げると、導電体層１１の厚さが０．１ｍｍ以上２．０ｍｍ以下であり、金属ベース１２の厚さが０．３ｍｍ以上２．０ｍｍ以下であり、絶縁層１３の厚さが０．１２ｍｍ以上０．１８ｍｍ以下である。

導電体層１１は、絶縁層１３に積層されている。導電体層１１は、搭載面１１ａを含む。搭載面１１ａは、厚さ方向ｚの一方側（図１１における上側）を向く。導電体層１１は、導電性を有する金属材料からなり、たとえば銅（Ｃｕ）または銅合金からなる金属箔により構成される。

本実施形態において、導電体層１１は、第１配線部１１１、第２配線部１１２、第３配線部１１３、第１ゲート部１１４、第１検出部１１５、一対のサーミスタ搭載部１１６、第２ゲート部１１７および第２検出部１１８を含む。導電体層１１を構成する各部は、たとえば、絶縁層１３に積層された銅箔をウエットエッチングの手法により部分除去することにより、形成される。なお、導電体層１１の各部の表面に銀（Ａｇ）めっきを施してもよい。

図４および図９～図１２に示すように、第１配線部１１１には、複数の第１半導体素子３１が搭載されている。図４などに示すように、第１配線部１１１は、第２方向ｙにおける基板１０の一端側（図４の上方側）に位置する。第１配線部１１１は、第１方向ｘに延びる帯状である。半導体装置Ａ１では、第１配線部１１１に１０個の第１半導体素子３１が搭載されているが、第１半導体素子３１の個数はこれに限定されない。第１方向ｘにおいて第１配線部１１１の一端部（図４の右方側）には、第２方向ｙに延びる帯状であるパッド１１１ａが形成されている。

図４、図９、図１０および図１２に示すように、第２配線部１１２には、複数の第２半導体素子３２が搭載されている。図４などに示すように、第２配線部１１２は、第２方向ｙにおいて第１配線部１１１と第３配線部１１３との間に位置する。第２配線部１１２は、第１方向ｘに延びる帯状である。半導体装置Ａ１では、第２配線部１１２に１０個の第２半導体素子３２が搭載されているが、第２半導体素子３２の個数はこれに限定されない。第１方向ｘにおいて第２配線部１１２の一端部（図４の左方側）には、第２方向ｙに延びる帯状であるパッド１１２ａが形成されている。第２方向ｙにおいて第２配線部１１２の一方側（図４の上方側）に位置するパッド１１２ａの一部は、第１方向ｘにおいて第１配線部１１１の隣に位置する。第２方向ｙにおいて第２配線部１１２の他方側（図４の下方側）に位置するパッド１１２ａの一部は、第１方向ｘにおいて第３配線部１１３の隣に位置する。

図４、図９および図１０に示すように、第３配線部１１３は、複数の第１半導体素子３１および複数の第２半導体素子３２に導通している。第３配線部１１３は、第２方向ｙにおいて第２配線部１１２に対して第１配線部１１１とは反対側に位置する。第３配線部１１３は、第１方向ｘに延びる帯状である。第１方向ｘにおいて第３配線部１１３の一端部（図４の右方側）には、第２方向ｙに延びる帯状であるパッド１１３ａが形成されている。図４に示すように、第３配線部１１３には、第１方向ｘに延びる切り欠き１１３ｂが形成されている。切り欠き１１３ｂは、第２方向ｙにおいて第３配線部１１３の中央に位置し、第１方向ｘにおける一端（図４の右端）から第１方向ｘにおける中央まで延びる。

第１ゲート部１１４は、図４、図９および図１０に示すように、複数の第１半導体素子３１に導通する。第１ゲート部１１４は、第１方向ｘに延びる帯状である。第１ゲート部１１４は、第２方向ｙにおいて第１配線部１１１とケース６０との間に位置する。半導体装置Ａ１では、第１ゲート部１１４は、第１方向ｘにおける一端部（図４の右端部）で折り返しており、第２方向ｙに２列形成されている。第１ゲート部１１４の幅（第２方向ｙにおける寸法）は、第１配線部１１１、第２配線部１１２、および第３配線部１１３のそれぞれの幅よりも小である。

第１検出部１１５は、図４、図９および図１０に示すように、複数の第１半導体素子３１に導通する。第１検出部１１５は、第１方向ｘに延びる帯状である。第１検出部１１５は、第２方向ｙにおいて第１配線部１１１とケース６０との間に位置する。半導体装置Ａ１では、第１検出部１１５は、第１方向ｘにおける一端部（図４の左端部）で折り返しており、第２方向ｙに２列形成されている。第１検出部１１５の幅（第２方向ｙにおける寸法）は、第１ゲート部１１４の幅と同一である。

一対のサーミスタ搭載部１１６は、図４および図９に示すように、第２方向ｙにおいて互いに離間し、かつサーミスタ３３を搭載している。一対のサーミスタ搭載部１１６は、基板１０の隅の近傍に位置する。一対のサーミスタ搭載部１１６の周囲には、第１配線部１１１、第１ゲート部１１４および第１検出部１１５が位置する。

第２ゲート部１１７は、図４、図９および図１０に示すように、複数の第２半導体素子３２に導通する。第２ゲート部１１７は、第１方向ｘに延びる帯状である。第２ゲート部１１７は、第２方向ｙにおいて第３配線部１１３とケース６０との間に位置する。半導体装置Ａ１では、第２ゲート部１１７は、第１方向ｘにおける一端部（図４の左端部）で折り返しており、第２方向ｙに２列形成されている。第２ゲート部１１７の幅（第２方向ｙにおける寸法）は、第１配線部１１１、第２配線部１１２、および第３配線部１１３のそれぞれの幅よりも小である。

第２検出部１１８は、図４、図９および図１０に示すように、複数の第２半導体素子３２に導通する。第２検出部１１８は、第１方向ｘに延びる帯状である。第２検出部１１８は、第２方向ｙにおいて第３配線部１１３とケース６０との間に位置する。半導体装置Ａ１では、第２検出部１１８は、第１方向ｘにおける一端部（図４の右端部）で折り返しており、第２方向ｙに２列形成されている。第２検出部１１８の幅（第２方向ｙにおける寸法）は、第２ゲート部１１７の幅と同一である。

第１電源端子２３Ａおよび第２電源端子２３Ｂは、図２～図４等に示すように、半導体装置Ａ１に設けられた外部接続端子の一部である。第１電源端子２３Ａおよび第２電源端子２３Ｂは、半導体装置Ａ１の外部に配置された直流電源に接続される。第１電源端子２３Ａおよび第２電源端子２３Ｂは、ケース６０に支持されている。第１電源端子２３Ａおよび第２電源端子２３Ｂは、金属板から構成される。当該金属板の構成材料は、たとえば銅である。第１電源端子２３Ａと第２電源端子２３Ｂとは、鏡像対称に構成されている。

第１電源端子２３Ａは、正極（Ｐ端子）である。第１電源端子２３Ａは、第１配線部１１１のパッド１１１ａに接続されている。第２電源端子２３Ｂは、負極（Ｎ端子）である。第２電源端子２３Ｂは、第３配線部１１３のパッド１１３ａに接続されている。第１電源端子２３Ａおよび第２電源端子２３Ｂは、第２方向ｙにおいて互いに離間している。

図９および図１３に示すように、第１電源端子２３Ａおよび第２電源端子２３Ｂの各々は、外部接続部２３１、内部接続部２３２および中間部２３３を有する。

外部接続部２３１は、半導体装置Ａ１において露出し、かつ厚さ方向ｚに対して直交する平板状である。外部接続部２３１には、直流電源のケーブルなどが接続される。外部接続部２３１は、ケース６０に支持されている。外部接続部２３１には、厚さ方向ｚに貫通する接続孔２３１ａが設けられている。接続孔２３１ａには、ボルトなどの締結部材が挿入される。なお、外部接続部２３１の表面にニッケル（Ｎｉ）めっきを施してもよい。

内部接続部２３２は、第１電源端子２３Ａでは第１配線部１１１のパッド１１１ａに接続され、第２電源端子２３Ｂでは第３配線部１１３のパッド１１３ａに接続される。内部接続部２３２は、櫛歯状である。半導体装置Ａ１では、内部接続部２３２は、３つの歯を有し、これら複数の歯が第２方向ｙに沿って配列されている。複数の歯は、厚さ方向ｚに曲げ加工されている。このため、複数の歯は、第２方向ｙに視て鉤状となっている。複数の歯は、いずれも超音波接合によりパッド１１１ａまたはパッド１１３ａに接合されている。図９では、内部接続部２３２のうち、パッド１１１ａまたはパッド１１３ａに接合された部分（後述の接合部２３２ｃ）に、ドットを付けている。

内部接続部２３２は、図９に示すように、複数の歯のそれぞれにおいて、第１部２３２ａおよび第２部２３２ｂを含む。

第２部２３２ｂは、第１部２３２ａと中間部２３３とに繋がり、これらの間に介在する。第２部２３２ｂは、厚さ方向ｚに屈曲している。第２部２３２ｂは、図９および図１９に示すように、第１部２３２ａに繋がる端部２３２ｅを有する。第２部２３２ｂの厚さは、第１電源端子２３Ａおよび第２電源端子２３Ｂのそれぞれにおいて、たとえば１．０ｍｍ程度である。

第１部２３２ａは、第２部２３２ｂの端部２３２ｅから第１方向ｘに延びる。厚さ方向ｚに視て、第１電源端子２３Ａにおける第１部２３２ａは、第１配線部１１１（導電体層１１）に重なり、第２電源端子２３Ｂにおける第１部２３２ａは、第３配線部１１３（導電体層１１）に重なる。第１部２３２ａは、図９および図１９に示すように、接合部２３２ｃおよび連結部２３２ｄを含む。

接合部２３２ｃは、導電体層１１に接合された部位である。第１電源端子２３Ａにおける接合部２３２ｃは、第１配線部１１１のパッド１１１ａに接合されており、第２電源端子２３Ｂにおける接合部２３２ｃは、第３配線部１１３のパッド１１３ａに接合されている。接合部２３２ｃは、たとえば超音波接合によって、導電体層１１に固相接合されている。連結部２３２ｄは、接合部２３２ｃと第２部２３２ｂ（端部２３２ｅ）との間に介在し、これらに繋がる。連結部２３２ｄは、導電体層１１（第１配線部１１１）に接合されていない。

本実施形態では、第１電源端子２３Ａの内部接続部２３２において、第１部２３２ａ（接合部２３２ｃおよび連結部２３２ｄ）と第２部２３２ｂ（端部２３２ｅ）との各寸法の関係は、次のように構成されている。以下の説明では、厚さ方向ｚに沿う寸法を厚さ、第１方向ｘに沿う寸法を長さ、第２方向ｙに沿う寸法を幅という。

第１部２３２ａの厚さｔ１１は、第２部２３２ｂの端部２３２ｅの厚さｔ１２よりも小さい（図１９参照）。つまり、第１部２３２ａは、第２部２３２ｂよりも薄い。これは、第１部２３２ａを導電体層１１に超音波接合する際に、当該超音波接合による押圧力を良好に伝達させるためである。たとえば、第１部２３２ａの厚さｔ１１は、０．３ｍｍ以上０．５ｍｍ以下である。半導体装置Ａ１では、第１部２３２ａの厚さｔ１１は、第２部２３２ｂの端部２３２ｅの厚さｔ１２の３０％以上７０％以下となっている。第１部２３２ａの厚さｔ１１は、第１部２３２ａのうちの端部２３２ｅに繋がる部分であり、本実施形態では連結部２３２ｄの厚さである。接合部２３２ｃの厚さｔ１３と連結部２３２ｄの厚さｔ１４とは、略同じである。また、第１部２３２ａの幅ｗ１１は、第２部２３２ｂの端部２３２ｅの幅ｗ１２と略同じである（図９参照）。なお、図９から理解されるように、接合部２３２ｃの幅ｗ１３と連結部２３２ｄの幅ｗ１４とは、略同じである。また、接合部２３２ｃの長さｄ１３は、連結部２３２ｄの長さｄ１４よりも大きい（図１９参照）。連結部２３２ｄの長さｄ１４は、たとえば１ｍｍ以下である。なお、連結部２３２ｄの長さｄ１４は、理想的には０ｍｍとなることが好ましい（つまり、第１部２３２ａは、連結部２３２ｄを含まず、第１部２３２ａのすべてが接合部２３２ｃにより構成される）。連結部２３２ｄの長さｄ１４が小さいほど、接合部２３２ｃの長さｄ１３が大きくなり、第１部２３２ａがより広い面積で導電体層１１に接合されるので、導電性および接合強度をそれぞれ向上させることができるからである。

図示は省略するが、第２電源端子２３Ｂにおける第１部２３２ａおよび第２部２３２ｂの寸法関係は、上記した第１電源端子２３Ａにおける第１部２３２ａおよび第２部２３２ｂの寸法関係と同様に構成される。

このような形状の第１電源端子２３Ａおよび第２電源端子２３Ｂは、平らな金属板を折り曲げ加工およびプレス加工することで形成される。たとえば、このときのプレス加工により、第１部２３２ａが第２部２３２ｂよりも薄くなる。

中間部２３３は、外部接続部２３１と内部接続部２３２とを相互に連結している。中間部２３３は、第１方向ｘに対する横断面がＬ字状である。中間部２３３は、基部２３３ａおよび起立部２３３ｂを有する。基部２３３ａは、第１方向ｘおよび第２方向ｙに沿っている。第１方向ｘにおける基部２３３ａの一端は、内部接続部２３２に繋がる。起立部２３３ｂは、基部２３３ａから厚さ方向ｚに起立する。厚さ方向ｚにおける起立部２３３ｂの一端は、外部接続部２３１に繋がる。

出力端子２４は、図２～図４などに示すように、半導体装置Ａ１に設けられた外部接続端子の一部である。出力端子２４は、半導体装置Ａ１の外部に配置された電力供給対象（モータなど）に接続される。出力端子２４は、ケース６０に支持され、かつ第１方向ｘにおいて基板１０に対して第１電源端子２３Ａおよび第２電源端子２３Ｂとは反対側に位置する。出力端子２４は、金属板から構成される。当該金属板の構成材料は、たとえば銅である。

半導体装置Ａ１では、出力端子２４は、第１端子部２４Ａおよび第２端子部２４Ｂの２つの分離されている。なお、出力端子２４は、この構成と異なり、分離されていない単一の部材でもよい。第１端子部２４Ａおよび第２端子部２４Ｂは、第２配線部１１２に導通接合されている。第１端子部２４Ａおよび第２端子部２４Ｂは、第２方向ｙにおいて互いに離間する。第１端子部２４Ａと第２端子部２４Ｂとは、鏡像対称に構成されている。

図１０および図１４に示すように、第１端子部２４Ａおよび第２端子部２４Ｂの各々は、外部接続部２４１、内部接続部２４２および中間部２４３を有する。

外部接続部２４１は、半導体装置Ａ１において露出し、かつ厚さ方向ｚに対して直交する平板状である。外部接続部２４１には、電力供給対象に導通するケーブルなどが接続される。外部接続部２４１は、ケース６０に支持されている。外部接続部２４１には、厚さ方向ｚに貫通する接続孔２４１ａが設けられている。接続孔２４１ａには、ボルトなどの締結部材が挿入される。なお、外部接続部２４１の表面にニッケルめっきを施してもよい。

内部接続部２４２は、第２配線部１１２のパッド１１２ａに接続される。内部接続部２４２は、櫛歯状である。半導体装置Ａ１では、内部接続部２４２は、３つの歯を有し、これら複数の歯が第２方向ｙに沿って配列されている。複数の歯は、厚さ方向ｚに曲げ加工されている。このため、複数の歯は、第２方向ｙに視て鉤状となっている。複数の歯は、いずれも超音波接合によりパッド１１２ａに接続されている。図１０では、内部接続部２４２のうち、パッド１１２ａに接合された部分（後述の接合部２４２ｃ）に、ドットを付けている。

内部接続部２４２は、図１０に示すように、複数の歯のそれぞれにおいて、第１部２４２ａおよび第２部２４２ｂを含む。

第２部２４２ｂは、第１部２４２ａと中間部２４３とに繋がり、これらの間に介在する。第２部２４２ｂは、厚さ方向ｚに屈曲している。第２部２４２ｂは、図１０および図２０に示すように、第１部２４２ａに繋がる端部２４２ｅを有する。第２部２４２ｂの厚さは、たとえば１．０ｍｍ程度である。

第１部２４２ａは、第２部２４２ｂの端部２４２ｅから第１方向ｘに延びる。厚さ方向ｚに視て、第１部２４２ａは、第２配線部１１２（導電体層１１）に重なる。第１部２４２ａは、図１０および図２０に示すように、接合部２４２ｃおよび連結部２４２ｄを含む。

接合部２４２ｃは、導電体層１１に接合された部位である。接合部２４２ｃは、第２配線部１１２の１１２ａに接合されている。接合部２４２ｃは、たとえば超音波接合によって、導電体層１１に固相接合されている。連結部２４２ｄは、接合部２４２ｃと第２部２４２ｂ（端部２４２ｅ）との間に介在し、これらに繋がる。連結部２４２ｄは、導電体層１１（第２配線部１１２）に接合されていない。

本実施形態では、第１端子部２４Ａの内部接続部２４２において、第１部２４２ａ（接合部２４２ｃおよび連結部２４２ｄ）と第２部２４２ｂ（端部２４２ｅ）との各寸法の関係は、次のように構成されている。第１部２４２ａの厚さｔ２１は、第２部２４２ｂの端部２４２ｅの厚さｔ２２よりも小さい（図２０参照）。つまり、第１部２４２ａは、第２部２４２ｂよりも薄い。これは、第１部２４２ａを導電体層１１に超音波接合する際に、当該超音波接合による押圧力を良好に伝達させるためである。たとえば、第１部２４２ａの厚さｔ２１は、０．３ｍｍ以上０．５ｍｍ以下である。半導体装置Ａ１では、第１部２４２ａの厚さｔ２１は、第２部２４２ｂの端部２４２ｅの厚さｔ２２の３０％以上７０％以下となっている。第１部２４２ａの厚さｔ２１は、第１部２４２ａのうちの端部２４２ｅに繋がる部分であり、本実施形態では連結部２４２ｄの厚さである。接合部２４２ｃの厚さｔ２３と連結部２４２ｄの厚さｔ２４とは、略同じである。また、第１部２４２ａの幅ｗ２１は、第２部２４２ｂの端部２４２ｅの幅ｗ２２と略同じである（図１０参照）。なお、図１０から理解されるように、接合部２４２ｃの幅ｗ２３と連結部２４２ｄの幅ｗ２４とは、略同じである。また、接合部２４２ｃの長さｄ２３は、連結部２４２ｄの長さｄ２４よりも大きい。連結部２４２ｄの長さｄ２４は、たとえば１ｍｍ以下である。なお、連結部２４２ｄの長さｄ２４は、理想的には０ｍｍとなることが好ましい（つまり、第１部２４２ａは、連結部２４２ｄを含まず、第１部２４２ａのすべてが接合部２４２ｃにより構成される）。連結部２４２ｄの長さｄ２４が小さいほど、接合部２４２ｃの長さｄ２３が大きくなり、第１部２４２ａがより広い面積で導電体層１１に接合されるので、導電性および接合強度をそれぞれ向上させることができるからである。

図示は省略するが、第２端子部２４Ｂにおける第１部２４２ａおよび第２部２４２ｂの寸法関係は、上記第１端子部２４Ａにおける第１部２４２ａおよび第２部２４２ｂの寸法関係と同様に構成される。

このような形状の出力端子２４（第１端子部２４Ａおよび第２端子部２４Ｂ）は、平らな金属板を折り曲げ加工およびプレス加工することで形成される。たとえば、このときのプレス加工により、第１部２４２ａが第２部２４２ｂよりも薄くなる。

中間部２４３は、外部接続部２４１と内部接続部２４２とを相互に連結している。中間部２４３は、第１方向ｘに対する横断面がＬ字状である。中間部２４３は、基部２４３ａおよび起立部２４３ｂを有する。基部２４３ａは、第１方向ｘおよび第２方向ｙに沿っている。第１方向ｘにおける基部２４３ａの一端は、内部接続部２４２に繋がる。起立部２４３ｂは、基部２４３ａから厚さ方向ｚに起立している。厚さ方向ｚにおける起立部２４３ｂの一端は、外部接続部２４１に繋がる。

第１ゲート端子２５Ａおよび第２ゲート端子２５Ｂはそれぞれ、図２～図５等に示すように、半導体装置Ａ１に設けられた外部接続端子である。第１ゲート端子２５Ａおよび第２ゲート端子２５Ｂはそれぞれ、外部に配置された半導体装置Ａ１の駆動回路（ゲートドライバなど）に接続される。第１ゲート端子２５Ａおよび第２ゲート端子２５Ｂはそれぞれ、ケース６０に支持されている。第１ゲート端子２５Ａおよび第２ゲート端子２５Ｂはそれぞれ、金属棒から構成される。当該金属棒の構成材料は、たとえば銅または銅合金である。なお、第１ゲート端子２５Ａおよび第２ゲート端子２５Ｂの各表面に、錫（Ｓｎ）めっき、またはニッケルめっきおよび錫めっきを施してもよい。図１２に示すように、第１ゲート端子２５Ａおよび第２ゲート端子２５Ｂはそれぞれ、第１方向ｘに対する横断面がＬ字状である。第１ゲート端子２５Ａおよび第２ゲート端子２５Ｂのそれぞれ一部は、ケース６０から厚さ方向ｚにおいて導電体層１１（基板１０）の搭載面１１ａが向く側に突出している。

第１ゲート端子２５Ａは、第１ゲート部１１４に導通する。第１ゲート端子２５Ａは、図１０に示すように、第２方向ｙにおいて第１ゲート部１１４に近接している。第２ゲート端子２５Ｂは、第２ゲート部１１７に導通する。第２ゲート端子２５Ｂは、図９に示すように、第２方向ｙにおいて、導電体層１１（基板１０）に対して第１ゲート端子２５Ａとは反対側に位置する。第２ゲート端子２５Ｂは、第２ゲート部１１７に近接している。

第１検出端子２６Ａおよび第２検出端子２６Ｂはそれぞれ、図２～図５等に示すように、半導体装置Ａ１に設けられた外部接続端子の一部である。第１検出端子２６Ａおよび第２検出端子２６Ｂはそれぞれ、外部に配置された半導体装置Ａ１の制御回路に接続される。第１検出端子２６Ａおよび第２検出端子２６Ｂはそれぞれ、ケース６０に支持されている。第１検出端子２６Ａおよび第２検出端子２６Ｂはそれぞれ、金属棒から構成される。当該金属棒の構成材料は、たとえば銅または銅合金である。なお、第１検出端子２６Ａおよび第２検出端子２６Ｂの各表面に、錫めっき、またはニッケルめっきおよび錫めっきを施してもよい。図１２に示すように、第１検出端子２６Ａおよび第２検出端子２６Ｂはそれぞれ、第１方向ｘに対する横断面がＬ字状である。第１検出端子２６Ａおよび第２検出端子２６Ｂのそれぞれ一部は、ケース６０から厚さ方向ｚにおいて導電体層１１（基板１０）の搭載面１１ａが向く側に突出している。

第１検出端子２６Ａは、第１検出部１１５に導通する。第１検出端子２６Ａは、図１０に示すように、第１方向ｘにおいて第１ゲート端子２５Ａの隣に位置する。第２検出端子２６Ｂは、第２検出部１１８に導通する。第２検出端子２６Ｂは、図９に示すように、第１方向ｘにおいて第２ゲート端子２５Ｂの隣に位置する。

図２～図５、および図１０に示すように、半導体装置Ａ１は、電源電流検出端子２７を備える。電源電流検出端子２７は、半導体装置Ａ１に設けられた外部接続端子の一部である。電源電流検出端子２７は、外部に配置された半導体装置Ａ１の制御回路に接続される。電源電流検出端子２７は、ケース６０に支持されている。電源電流検出端子２７は、金属棒から構成される。当該金属棒の構成材料は、たとえば銅または銅合金である。なお、電源電流検出端子２７の表面に、錫めっき、またはニッケルめっきおよび錫めっきを施してもよい。電源電流検出端子２７の形状は、図１２に示す第１ゲート端子２５Ａおよび第２ゲート端子２５Ｂのそれぞれと同一である。電源電流検出端子２７の一部は、図１２に示す第１ゲート端子２５Ａおよび第２ゲート端子２５Ｂのそれぞれと同じく、ケース６０から厚さ方向ｚにおいて導電体層１１（基板１０）の搭載面１１ａが向く側に突出している。第２方向ｙにおいて、電源電流検出端子２７の位置は、第１ゲート端子２５Ａの位置と同一である。電源電流検出端子２７は、第１方向ｘにおいて第１ゲート端子２５Ａから第１端子部２４Ａ側に離間している。

図２～図５、および図９に示すように、半導体装置Ａ１は、一対のサーミスタ端子２８を備える。一対のサーミスタ端子２８は、半導体装置Ａ１に設けられた外部接続端子の一部である。一対のサーミスタ端子２８は、外部に配置された半導体装置Ａ１の制御回路に接続される。一対のサーミスタ端子２８は、ケース６０に支持されている。一対のサーミスタ端子２８は、金属棒から構成される。当該金属棒の構成材料は、たとえば銅または銅合金である。なお、一対のサーミスタ端子２８の各表面に、錫めっき、またはニッケルめっきおよび錫めっきを施してもよい。一対のサーミスタ端子２８の形状は、図１２に示す第１ゲート端子２５Ａおよび第２ゲート端子２５Ｂのそれぞれと同一である。一対のサーミスタ端子２８の一部は、図１２に示す第１ゲート端子２５Ａおよび第２ゲート端子２５Ｂのそれぞれと同じく、ケース６０から厚さ方向ｚにおいて導電体層１１（基板１０）の搭載面１１ａが向く側に突出している。第２方向ｙにおいて、一対のサーミスタ端子２８の位置は、第１ゲート端子２５Ａの位置と同一である。一対のサーミスタ端子２８は、第１方向ｘにおいて第１ゲート端子２５Ａから第１電源端子２３Ａ側に離間している。一対のサーミスタ端子２８は、第１方向ｘにおいて互いに離間している。

複数の半導体素子３０は、たとえば炭化ケイ素（ＳｉＣ）を含む半導体基板を有し、スイッチング機能を有する。複数の半導体素子３０は、炭化ケイ素を主とする半導体材料を用いて構成されたＭＯＳＦＥＴである。なお、複数の半導体素子３０の各半導体層は、ＳｉＣではなくケイ素（Ｓｉ）を含む構成でもよい。また、複数の半導体素子３０は、ＭＯＳＦＥＴに限らず、ＩＧＢＴであってもよい。半導体装置Ａ１では、複数の半導体素子３０は、それぞれがＭＯＳＦＥＴである場合について説明する。図１５、図１７に示すように、複数の半導体素子３０はそれぞれ、厚さ方向ｚに視て矩形状（半導体装置Ａ１では正方形状）である。半導体装置Ａ１においては、複数の半導体素子３０の各厚さは、たとえば４００μｍ以下であり、より好ましくは１５０μｍ以下である。

複数の半導体素子３０は、複数の第１半導体素子３１および複数の第２半導体素子３２を含む。複数の第１半導体素子３１はそれぞれ、第１配線部１１１に搭載されている。複数の第１半導体素子３１は、第１方向ｘに沿って所定の間隔を隔てて配列されている。複数の第２半導体素子３２はそれぞれ、第２配線部１１２に搭載されている。複数の第２半導体素子３２は、第１方向ｘに沿って所定の間隔を隔てて配列されている。半導体装置Ａ１では、各第２半導体素子３２は、第２方向ｙに視て、各第１半導体素子３１に重なるが、この構成と異なり、重ならなくてもよい。

図１５～図１８に示すように、複数の第１半導体素子３１および複数の第２半導体素子３２はそれぞれ、ソース電極３０１、ドレイン電極３０２、およびゲート電極３０３を有する。

ソース電極３０１は、各第１半導体素子３１および各第２半導体素子３２の上端に設けられている。当該上端は、厚さ方向ｚにおいて搭載面１１ａが向く側の端面である。ソース電極３０１には、複数の第１半導体素子３１および複数の第２半導体素子３２のそれぞれの内部からソース電流が流れる。

ドレイン電極３０２は、各第１半導体素子３１および各第２半導体素子３２の下端に設けられている。当該下端は、厚さ方向ｚにおいて搭載面１１ａが向く側とは反対側の端面である。ドレイン電極３０２には、複数の第１半導体素子３１および複数の第２半導体素子３２のそれぞれの内部に向けてドレイン電流が流れる。

ゲート電極３０３は、各第１半導体素子３１および各第２半導体素子３２の上端に設けられている。ゲート電極３０３には、複数の第１半導体素子３１および複数の第２半導体素子３２のそれぞれを駆動するためのゲート電圧が印加される。厚さ方向ｚに視て、ゲート電極３０３の面積は、ソース電極３０１の面積よりも小である。

複数の第１半導体素子３１および複数の第２半導体素子３２はそれぞれ、各ゲート電極３０３に印加されるゲート電圧に応じて、スイッチング動作を行う。スイッチング動作は、各ドレイン電極３０２と各ソース電極３０１との間に電流が流れる状態（導通状態）と電流が流れない状態（遮断状態）とが切り替わる動作である。

第１層５１は、図１１、図１２および図１５～図１８に示すように、厚さ方向ｚにおいて、導電体層１１（第１配線部１１１および第２配線部１１２）の搭載面１１ａと、複数の第１半導体素子３１および複数の第２半導体素子３２のそれぞれとの間に位置する。第１層５１は、導電性を有する金属材料からなる。第１層５１は、金属ベース１２と熱伝導率が同一の材料、または金属ベース１２よりも熱伝導率が大きい材料からなる。第１層５１は、たとえば銅または銅合金により構成される。第１層５１の構成材料が銅である場合、第１層５１の熱伝導率は、３９８Ｗ／ｍｋである。第１層５１の構成材料としては、銅および銅合金の他に、たとえばアルミニウム、鉄、または、炭素などが挙げられる。

半導体装置Ａ１では、第１層５１は、互いに分離した複数の個別部５１１を含む。半導体装置Ａ１では、複数の個別部５１１は、複数の第１半導体素子３１および複数の第２半導体素子３２のそれぞれに個別に対応して配置されている。複数の第１半導体素子３１および複数の第２半導体素子３２はそれぞれ、複数の個別部５１１のいずれかに支持されている。半導体装置Ａ１では、複数の第１半導体素子３１に対応する複数の個別部５１１は、第１配線部１１１に支持されており、第１方向ｘに間隔を隔てて配列されている。複数の第２半導体素子３２に対応する複数の個別部５１１は、第２配線部１１２に支持されており、第１方向ｘに間隔を隔てて配列されている。各個別部５１１は、厚さ方向ｚに視て矩形状（半導体装置Ａ１では正方形状）である。個別部５１１の構成は、上述したものに限定されず、複数の個別部５１１の各々の第１方向ｘにおける寸法を図示された例よりも大きくして、複数の個別部５１１の各々が、複数の第１半導体素子３１（または複数の第２半導体素子３２）を支持する構成でもよい。たとえば、１個の個別部５１１が、第１方向ｘにおいて隣り合う２個の第１半導体素子３１（または第２半導体素子３２）を支持してもよいし、１個の個別部５１１が３個以上の第１半導体素子３１（または第２半導体素子３２）を支持してもよい。

第２層５２は、厚さ方向ｚにおいて、導電体層１１（第１配線部１１１および第２配線部１１２）と、第１層５１（複数の個別部５１１）との間に位置する。第２層５２は、導電性を有し、第１配線部１１１および第２配線部１１２のそれぞれの搭載面１１ａと、複数の個別部５１１とを導通接合している。第２層５２の構成材料は、たとえば錫を主成分とする鉛フリーはんだである。第２層５２の厚さは、たとえば０．０２ｍｍ以上０．２０ｍｍ以下である。

半導体装置Ａ１では、第２層５２は、互いに分離した複数の領域を有する。第２層５２の複数の領域は、複数の個別部５１１それぞれに個別に対応している。なお、第２層５２は、複数の個別部５１１の幾つかに共通する領域を有する構成でもよい。たとえば、第２層５２は、第１配線部１１１に支持された複数の個別部５１１に共通する領域と、第２配線部１１２に支持された複数の個別部５１１に共通する領域と、を有する構成であってもよい。

第３層５３は、厚さ方向ｚにおいて、第１層５１（複数の個別部５１１）と、複数の第１半導体素子３１および複数の第２半導体素子３２のそれぞれとの間に位置する。第３層５３は、導電性を有し、複数の個別部５１１と、複数の第１半導体素子３１および複数の第２半導体素子３２のそれぞれとを導通接合している。より具体的には、複数の第１半導体素子３１および複数の第２半導体素子３２の各ドレイン電極３０２と、第１層５１（個別部５１１）とが、第３層５３によって導通接合されている。第３層５３は、金属材料を含む接合材からなる。半導体装置Ａ１では、第３層５３の構成材料は、銀を含む。半導体装置Ａ１では、第３層５３は焼結銀である。なお、第３層５３は、銀以外の金属を含む焼結金属（たとえば焼結銅）、固相拡散接合されたアルミニウム、はんだ、あるいは金属ペースト材により構成してもよい。第３層５３の厚さは、たとえば０．０２ｍｍ以上０．２０ｍｍ以下である。

半導体装置Ａ１では、上述する構成によって、複数の第１半導体素子３１および複数の第２半導体素子３２はそれぞれ、第１層５１、第２層５２および第３層５３によって、第１配線部１１１または第２配線部１１２のいずれかに搭載されている。この構成とは異なり、第１層５１、第２層５２および第３層５３を設けず、複数の第１半導体素子３１のそれぞれが、導電性接合材により第１配線部１１１に接合されていてもよいし、複数の第２半導体素子３２のそれぞれが、導電性接合材により第２配線部１１２に接合されていてもよい。

複数の導通部材４０は、金属製の板材により構成される。当該金属は、銅または銅合金である。複数の導通部材４０は、曲げ加工がなされた金属製の板材である。複数の導通部材４０は、複数の第１導通部材４１および複数の第２導通部材４２を含む。

複数の第１導通部材４１はそれぞれ、複数の第１半導体素子３１のいずれかのソース電極３０１と、第２配線部１１２とに接合される。各第１導通部材４１と第２配線部１１２とは、導通部材接合層４８を介して接合される。各第１導通部材４１と各第１半導体素子３１のソース電極３０１とは、導通部材接合層４９を介して接合される。第１導通部材４１を接合する導通部材接合層４８および導通部材接合層４９は、たとえばはんだ、金属ペースト材、あるいは、焼結金属などの導電性接合材である。

複数の第２導通部材４２はそれぞれ、複数の第２半導体素子３２のいずれかのソース電極３０１と、第３配線部１１３とに接合される。各第２導通部材４２と第３配線部１１３とは、導通部材接合層４８を介して接合される。各第２導通部材４２と各第２半導体素子３２のソース電極３０１とは、導通部材接合層４９を介して接合される。第２導通部材４２を接合する導通部材接合層４８および導通部材接合層４９は、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。

半導体装置Ａ１では、図４および図９に示すように、サーミスタ３３を備える。サーミスタ３３は、一対のサーミスタ搭載部１１６に電気的に接合されている。半導体装置Ａ１では、サーミスタ３３は、ＮＴＣ（Negative Temperature Coefficient）サーミスタである。ＮＴＣサーミスタは、温度上昇に対して緩やかに抵抗が低下する特性を有する。サーミスタ３３は、半導体装置Ａ１の温度検出用センサとして用いられる。サーミスタ３３は、一対のサーミスタ搭載部１１６および一対のサーミスタワイヤ４６を介して、一対のサーミスタ端子２８に導通する。

複数の第１ゲートワイヤ４３１、複数の第２ゲートワイヤ４３２、第３ゲートワイヤ４３３および第４ゲートワイヤ４３４はそれぞれ、ボンディングワイヤである。これらの各構成材料は、たとえばアルミニウム、金、銅のいずれであってもよい。

図４、図９、図１０および図１７から理解されるように、複数の第１ゲートワイヤ４３１はそれぞれ、一端が各第１半導体素子３１のゲート電極３０３に接合され、他端が第１ゲート部１１４に接合されている。第３ゲートワイヤ４３３は、一端が第１ゲート部１１４に接合され、他端が第１ゲート端子２５Ａに接合されている。これにより、第１ゲート端子２５Ａは、複数の第１半導体素子３１の各ゲート電極３０３に導通する。

図４、図９、図１０および図１７から理解されるように、複数の第２ゲートワイヤ４３２はそれぞれ、一端が各第２半導体素子３２のゲート電極３０３に接合され、他端が第２ゲート部１１７に接合されている。第４ゲートワイヤ４３４は、一端が第２ゲート部１１７に接合され、他端が第２ゲート端子２５Ｂに接合されている。これにより、第２ゲート端子２５Ｂは、複数の第２半導体素子３２の各ゲート電極３０３に導通する。

複数の第１検出ワイヤ４４１、複数の第２検出ワイヤ４４２、第３検出ワイヤ４４３および第４検出ワイヤ４４４はそれぞれ、ボンディングワイヤである。これらの各構成材料は、たとえばアルミニウム、金、銅のいずれであってもよい。

図４、図９、図１０および図１５に示すように、複数の第１検出ワイヤ４４１は、一端が各第１半導体素子３１のソース電極３０１に接合され、他端が第１検出部１１５に接合されている。第３検出ワイヤ４４３は、一端が第１検出部１１５に接合され、他端が第１検出端子２６Ａに接合されている。これにより、第１検出端子２６Ａは、複数の第１半導体素子３１の各ソース電極３０１に導通する。

図４、図９、図１０および図１７から理解されるように、複数の第２検出ワイヤ４４２は、一端が各第２半導体素子３２のソース電極３０１に接合され、他端が第２検出部１１８に接合されている。第４検出ワイヤ４４４は、一端が第２検出部１１８に接合され、他端が第２検出端子２６Ｂに接合されている。これにより、第２検出端子２６Ｂは、複数の第２半導体素子３２の各ソース電極３０１に導通する。

電源電流検出ワイヤ４５および一対のサーミスタワイヤ４６はそれぞれ、ボンディングワイヤである。これらの各構成材料は、たとえばアルミニウム、金、銅のいずれであってもよい。電源電流検出ワイヤ４５は、図１０に示すように、電源電流検出端子２７と第１配線部１１１とに接合されている。電源電流検出ワイヤ４５により、電源電流検出端子２７は、第１配線部１１１に導通する。一対のサーミスタワイヤ４６はそれぞれ、一対のサーミスタ端子２８および一対のサーミスタ搭載部１１６に個別に接合されている。各サーミスタワイヤ４６により、各サーミスタ端子２８は、各サーミスタ搭載部１１６に導通する。

ケース６０は、図３～図７に示すように、厚さ方向ｚに視て導電体層１１（基板１０）を囲む電気絶縁部材である。ケース６０の構成材料は、ＰＰＳ（ポリフェニレンサルファイド）など、耐熱性に優れた合成樹脂である。ケース６０は、一対の第１側壁６１１、一対の第２側壁６１２、複数の取付部６２、電源端子台６３および出力端子台６４を含む。また、ケース６０は、基板１０を底板として含んでいる。

図２および図４に示すように、一対の第１側壁６１１は、第１方向ｘにおいて互いに離間している。一対の第１側壁６１１は、第２方向ｙおよび厚さ方向ｚの双方に沿って配置されている。

図２および図４に示すように、一対の第２側壁６１２は、第２方向ｙにおいて互いに離間している。一対の第２側壁６１２は、第１方向ｘおよび厚さ方向ｚの双方に沿って配置されている。第１方向ｘにおける一対の第２側壁６１２の両端は、一対の第１側壁６１１につながっている。一方の第２側壁６１２の内部には、第１ゲート端子２５Ａ、第１検出端子２６Ａ、電源電流検出端子２７および一対のサーミスタ端子２８が配置されている。また、他方の第２側壁６１２の内部には、第２ゲート端子２５Ｂおよび第２検出端子２６Ｂが配置されている。図９、図１０、図１２に示すように、厚さ方向ｚにおいて導電体層１１（基板１０）に近接するこれらの端子の端部は、一対の第２側壁６１２に支持されている。

図２、図９および図１０に示すように、複数の取付部６２は、厚さ方向ｚに視てケース６０の四隅に設けられた部分である。複数の取付部６２の各々には、厚さ方向ｚに貫通する貫通孔が形成されており、当該各貫通孔には取付部材６２１がはまっている。各取付部材６２１には、厚さ方向ｚに貫通する取付孔６２１ａが設けられている。半導体装置Ａ１では、たとえば図示しない締結部材を取付孔６２１ａにはめ込むことで、図示しない放熱部材（たとえばヒートシンク）を取り付け可能である。

図２、図６および図９に示すように、電源端子台６３は、一方の第１側壁６１１から第１方向ｘの外方に向けて突出している。電源端子台６３には、第１電源端子２３Ａおよび第２電源端子２３Ｂが支持される。電源端子台６３は、第１端子台６３１および第２端子台６３２を有する。第１端子台６３１および第２端子台６３２は、第２方向ｙにおいて互いに離間している。第１端子台６３１には、第１電源端子２３Ａが支持される。第１端子台６３１から第１電源端子２３Ａの外部接続部２３１が露出している。第２端子台６３２には、第２電源端子２３Ｂが支持される。第２端子台６３２から第２電源端子２３Ｂの外部接続部２３１が露出している。第１端子台６３１と第２端子台６３２との間には、第１方向ｘに延びる複数の溝部６３３が形成されている。図９および図１３に示すように、第１端子台６３１および第２端子台６３２の内部には、一対のナット６３４および一対の中間部材６３５が配置されている。中間部材６３５は、ナット６３４に対して厚さ方向ｚの他方側（図１３の下方側）に位置し、当該ナット６３４に当接している。一方のナット６３４および中間部材６３５は、第１電源端子２３Ａの外部接続部２３１および中間部２３３に係止されている。他方のナット６３４および中間部材６３５は、第２電源端子２３Ｂの外部接続部２３１および中間部２３３に係止されている。一対の中間部材６３５それぞれの一部は、電源端子台６３から露出している。一対のナット６３４は、第１電源端子２３Ａおよび第２電源端子２３Ｂに設けられた一対の接続孔２３１ａに対応している。一対の接続孔２３１ａに挿入されたボルトなどの締結部材は、一対のナット６３４にはめ合う。

図２、図７および図１０に示すように、出力端子台６４は、他方の第１側壁６１１から第１方向ｘの外方に向けて突出している。出力端子台６４には、出力端子２４が支持されている。出力端子台６４は、第１端子台６４１および第２端子台６４２を有する。第１端子台６４１および第２端子台６４２は、第２方向ｙにおいて互いに離間している。第１端子台６４１には、出力端子２４の第１端子部２４Ａが支持される。第１端子台６４１から第１端子部２４Ａの外部接続部２４１が露出している。第２端子台６４２には、出力端子２４の第２端子部２４Ｂが支持される。第２端子台６４２から第２端子部２４Ｂの外部接続部２４１が露出している。第１端子台６４１と第２端子台６４２との間には、第１方向ｘに延びる複数の溝部６４３が形成されている。図１０および図１４に示すように、第１端子台６４１および第２端子台６４２の内部には、一対のナット６４４および一対の中間部材６４５が配置されている。中間部材６４５は、ナット６４４に対して厚さ方向ｚの他方側（図１４の下方側）に位置し、当該ナット６４４に当接している。一方のナット６４４および中間部材６４５は、第１端子部２４Ａの外部接続部２４１および中間部２４３に係止されている。他方のナット６４４および中間部材６４５は、第２端子部２４Ｂの外部接続部２４１および中間部２４３に係止されている。一対の中間部材６４５それぞれの一部は、出力端子台６４から露出している。一対のナット６４４は、第１端子部２４Ａおよび第２端子部２４Ｂに設けられた一対の接続孔２４１ａに対応している。一対の接続孔２４１ａに挿入されたボルトなどの締結部材は、一対のナット６４４にはめ合う。

樹脂部材７０は、図１１および図１２に示すように、ケース６０および基板１０により囲まれた領域に収容されている。樹脂部材７０は、基板１０に接し、導電体層１１、複数の第１半導体素子３１、複数の第２半導体素子３２、複数の導通部材４０（複数の第１導通部材４１および複数の第２導通部材４２）、および、複数のワイヤなどを覆う。樹脂部材７０の構成材料は、たとえば黒色のエポキシ樹脂である。樹脂部材７０の構成材料として、エポキシ樹脂ではなく、シリコーンゲルなどの他の材料を選択してもよい。

半導体装置Ａ１においては、上アーム回路および下アーム回路の２つのスイッチング回路が構成されている。上アーム回路は、第１配線部１１１と、第１配線部１１１に搭載された複数の第１半導体素子３１とにより構成される。複数の第１半導体素子３１は、第１電源端子２３Ａと出力端子２４との間において並列接続されている。上アーム回路における複数の第１半導体素子３１のゲート電極３０３はそれぞれ、第１ゲート端子２５Ａに並列接続されている。半導体装置Ａ１の外部に配置されたゲートドライバなどの駆動回路により、第１ゲート端子２５Ａにゲート電圧が印加されることで、上アーム回路における複数の第１半導体素子３１は同時に駆動する。上アーム回路における複数の第１半導体素子３１のソース電極３０１はそれぞれ、第１ゲート端子２５Ａに並列接続されている。上アーム回路における複数の第１半導体素子３１に流れるソース電流は、第１検出端子２６Ａを介して、半導体装置Ａ１の外部に配置された半導体装置Ａ１の制御回路に入力される。

下アーム回路は、第２配線部１１２と、第２配線部１１２に搭載された複数の第２半導体素子３２とにより構成される。複数の第２半導体素子３２は、出力端子２４と第２電源端子２３Ｂとの間において並列接続されている。下アーム回路における複数の第２半導体素子３２のゲート電極３０３はそれぞれ、第２ゲート端子２５Ｂに並列接続されている。半導体装置Ａ１の外部に配置されたゲートドライバなどの駆動回路により、第２ゲート端子２５Ｂにゲート電圧が印加されることで、下アーム回路における複数の第２半導体素子３２は同時に駆動する。下アーム回路における複数の第２半導体素子３２のソース電極３０１はそれぞれ、第２検出端子２６Ｂに並列接続されている。下アーム回路における複数の第２半導体素子３２に流れるソース電流は、第２検出端子２６Ｂを介して、半導体装置Ａ１の外部に配置された半導体装置Ａ１の制御回路に入力される。

第１電源端子２３Ａおよび第２電源端子２３Ｂに直流電源が接続され、かつ上アーム回路における複数の第１半導体素子３１および下アーム回路における複数の第２半導体素子３２が駆動することによって、出力端子２４（第１端子部２４Ａおよび第２端子部２４Ｂ）のそれぞれから様々な周波数の交流電圧が出力される。出力端子２４から出力された当該交流電圧は、モータなどの電力供給対象に供給される。

次に、半導体装置Ａ１の製造方法について、説明する。

まず、基板１０を準備する。準備する基板１０は、導電体層１１、金属ベース１２および絶縁層１３が、上述の通り積層された構成である。

次いで、基板１０の厚さ方向ｚの一方側に、複数の第１半導体素子３１および複数の第２半導体素子３２を搭載する。具体的には、基板１０の上方側（絶縁層１３に対して導電体層１１が形成された側）であって、第１配線部１１１上に複数の第１半導体素子３１を搭載し、第２配線部１１２上に複数の第２半導体素子３２を搭載する。このとき、第１層５１（複数の個別部５１１）、第２層５２および第３層５３を介して、複数の第１半導体素子３１が第１配線部１１１に接合され、複数の第２半導体素子３２が第２配線部１１２に接合される。

次いで、第１電源端子２３Ａ、第２電源端子２３Ｂおよび出力端子２４を準備する。準備する第１電源端子２３Ａは、銅または銅合金からなる金属板を、折り曲げ加工およびプレス加工をすることで、上述する形状にする。たとえば、プレス加工により、金属板の一部を薄くして、第１部２３２ａを含む第１電源端子２３Ａを形成する。また、折り曲げ加工により、屈曲した第２部２３２ｂが形成される。第２電源端子２３Ｂおよび出力端子２４（第１端子部２４Ａおよび第２端子部２４Ｂ）もそれぞれ同様に準備する。

次いで、ケース６０を準備して、このケース６０を、基板１０上に第１半導体素子３１および第２半導体素子３２を囲むように配置する。ケース６０は、たとえばインサート成形により、各端子（第１電源端子２３Ａ、第２電源端子２３Ｂ、出力端子２４、第１ゲート端子２５Ａ，第２ゲート端子２５Ｂ、第１検出端子２６Ａ、第２検出端子２６Ｂなど）が取り付けられている。

次いで、第１電源端子２３Ａ、第２電源端子２３Ｂおよび出力端子２４をそれぞれ、導電体層１１に接合する。第１電源端子２３Ａ、第２電源端子２３Ｂおよび出力端子２４の接合は、たとえば超音波接合による。超音波接合では、周知のツールを用いて行う。第１電源端子２３Ａと導電体層１１（第１配線部１１１）との接合では、まず、第１電源端子２３Ａの第１部２３２ａを導電体層１１（第１配線部１１１）上に配置し、ツールの先端を第１電源端子２３Ａの第１部２３２ａに押し当てる。そして、当該ツールの先端を導電体層１１側に押し付けつつ、超音波振動を加えることで、第１部２３２ａと導電体層１１（第１配線部１１１）とが固相接合される。このとき、第１部２３２ａのうちの上記ツールによる加圧力と超音波振動が付加された部分が、固相接合され、接合部２３２ｃが形成される。また、形成された接合部２３２ｃと第２部２３２ｂとの間の部分が連結部２３２ｄとなる。なお、超音波接合時に用いるツールの先端（第１電源端子２３Ａを押さえる部分）がローレット加工されている場合、形成される接合部２３２ｃの上面に細かい凹凸状の加工痕が残ることがある。第２電源端子２３Ｂおよび出力端子２４（第１端子部２４Ａおよび第２端子部２４Ｂ）もそれぞれ同様に接合される。

次いで、複数の導通部材４０（複数の第１導通部材４１および複数の第２導通部材４２）、および、複数のワイヤ類（各ゲートワイヤ４３１～４３４、各検出ワイヤ４４１～４４４など）の接合をそれぞれ行う。

次いで、ケース６０の収容空間（基板１０とケース６０とで区画される空間）の基板１０上に、樹脂部材７０を形成する（樹脂部材形成工程）。樹脂部材形成工程では、たとえば、ポッティングにより樹脂部材７０の素材である樹脂材料をケース６０内に流し込み、この樹脂材料を硬化させる。これにより、樹脂部材７０が形成される。

以上に示す工程を経ることで、半導体装置Ａ１が製造される。上述した半導体装置Ａ１の製造方法は、一例であって、これに限定されない。たとえば、上記製造方法では、インサート成形により、各端子（第１電源端子２３Ａ、第２電源端子２３Ｂ、出力端子２４、第１ゲート端子２５Ａ，第２ゲート端子２５Ｂ、第１検出端子２６Ａ、第２検出端子２６Ｂなど）をケース６０に取り付けた状態で、第１電源端子２３Ａ、第２電源端子２３Ｂおよび出力端子２４を導電体層１１に超音波接合したが、この構成とは異なり、導電体層１１（基板１０）に第１電源端子２３Ａ、第２電源端子２３Ｂおよび出力端子２４を超音波接合した状態でケース６０を形成してもよい。

半導体装置Ａ１の作用および効果は、次の通りである。

半導体装置Ａ１は、２つの金属部材が接合された接合構造を備えている。この接合構造は、第１金属部材としての導電体層１１と第２金属部材としての電力端子（第１電源端子２３Ａ、第２電源端子２３Ｂまたは出力端子２４）を備える。たとえば第１電源端子２３Ａは、第１部２３２ａおよび第２部２３２ｂを含む。第２部２３２ｂは、第１部２３２ａに繋がる端部２３２ｅを有しており、第１部２３２ａの厚さ方向ｚの寸法は、端部２３２ｅの厚さ方向ｚの寸法よりも小さい。つまり、第１部２３２ａは、第２部２３２ｂよりも薄い。そして、第１部２３２ａは、第１金属部材（導電体層１１）に固相接合された接合部２３２ｃを含む。この構成によると、第１電源端子２３Ａ（第２金属部材）は、第２部２３２ｂよりも薄い第１部２３２ａにおいて、導電体層１１（第１金属部材）に接合されている。つまり、第１電源端子２３Ａ（第２金属部材）を導電体層１１（第１金属部材）に固相接合する際、たとえば超音波接合時の加圧力および振動などを第１部２３２ａに付加している。このため、大きな加圧力および振動などを付加することなく、第１電源端子２３Ａと導電体層１１との適度な接合強度を確保できる。したがって、半導体装置Ａ１における接合構造では、第１電源端子２３Ａ（第２金属部材）を導電体層１１（第１金属部材）に超音波接合する際に、導電体層１１が基板１０から剥離することを抑制できる。このことは、他の電力端子、すなわち、第２電源端子２３Ｂおよび出力端子２４においても同様である。

半導体装置Ａ１では、第１電源端子２３Ａ（第２金属部材）において、第１部２３２ａは、接合部２３２ｃおよび連結部２３２ｄを含む。そして、連結部２３２ｄの長さｄ１４（第１方向ｘに沿う寸法）が１ｍｍ以下である。第１部２３２ａは、第２部２３２ｂよりも薄く、電流路における断面積が小さい。そのため、連結部２３２ｄは、第２部２３２ｂよりも高抵抗である。なお、接合部２３２ｃは、導電体層１１に接合されており、電流路における断面積は接合面積に相当するため、連結部２３２ｄよりも低抵抗となる。したがって、半導体装置Ａ１では、寄生抵抗が高い連結部２３２ｄの長さｄ１４を１ｍｍ以下とすることで、連結部２３２ｄにおける内部抵抗を低くして、当該内部抵抗による電力損失を抑制することができる。このことは、他の電力端子、すなわち、第２電源端子２３Ｂと出力端子２４（第１端子部２４Ａおよび第２端子部２４Ｂ）とにおいても同様である。

半導体装置Ａ１では、第１部２３２ａの厚さｔ１１は、第２部２３２ｂの端部２３２ｅの厚さｔ１２の３０％以上７０％以下である。たとえば第１部２３２ａの厚さｔ１１がこの範囲よりも大きいと、適度な接合強度の確保をするために、上記超音波接合時の加圧および振動などが大きくなる。また、第１部２３２ａの厚さｔ１１がこの範囲よりも小さいと、第１部２３２ａの一部（連結部２３２ｄ）における内部抵抗が大きくなる。したがって、半導体装置Ａ１では、第１電源端子２３Ａと導電体層１１との接合構造において、適度な接合強度を確保しつつ、内部抵抗の増加を抑制できる。このことは、他の電力端子、すなわち、第２電源端子２３Ｂと出力端子２４（第１端子部２４Ａおよび第２端子部２４Ｂ）とにおいても同様である。

＜第１実施形態の変形例＞
図２１～図２３は、第１実施形態の変形例にかかる半導体装置Ａ２～Ａ４をそれぞれ示している。

図２１に示す半導体装置Ａ２は、半導体装置Ａ１と比較して、第１電源端子２３Ａの第１部２３２ａ（内部接続部２３２）において、接合部２３２ｃが連結部２３２ｄよりも薄い。つまり、接合部２３２ｃの厚さｔ１３（厚さ方向ｚに沿う寸法）が連結部２３２ｄの厚さｔ１４（厚さ方向ｚに沿う寸法）よりも小さい。たとえば、接合部２３２ｃの厚さｔ１３は、連結部２３２ｄの厚さｔ１４の６０％以上７０％以下である。また、半導体装置Ａ３は、第１電源端子２３Ａにおける接合部２３２ｃおよび連結部２３２ｄのそれぞれと同様に、第２電源端子２３Ｂの第１部２３２ａ（内部接続部２３２）においても、接合部２３２ｃの厚さが連結部２３２ｄの厚さよりも小さい。また、半導体装置Ａ３は、出力端子２４（第１端子部２４Ａおよび第２端子部２４Ｂの各々）の第１部２４２ａ（内部接続部２４２）において、接合部２４２ｃの厚さｔ２３が連結部２４２ｄの厚さｔ２４よりも小さい。たとえば、接合部２４２ｃの厚さｔ２３は、連結部２４２ｄの厚さｔ２４の６０％以上７０％以下である。

半導体装置Ａ２の第１電源端子２３Ａおよび第２電源端子２３Ｂは、超音波接合時の上記ツールによる押圧力により接合部２３２ｃが押しつぶされ、接合部２３２ｃが連結部２３２ｄよりも薄くなる。また、半導体装置Ａ２の出力端子２４（第１端子部２４Ａおよび第２端子部２４Ｂ）は、超音波接合時の上記ツールによる押圧力により接合部２４２ｃが押しつぶされ、接合部２４２ｃが連結部２４２ｄよりも薄くなる。

半導体装置Ａ２においても、半導体装置Ａ１と同様の効果を奏することができる。

図２２に示す半導体装置Ａ３は、半導体装置Ａ１と比較して、第１電源端子２３Ａの内部接続部２３２において、第１部２３２ａの幅ｗ１１（第２方向ｙに沿う寸法）が第２部２３２ｂの幅ｗ１２（第２方向ｙに沿う寸法）よりも大きい。また、半導体装置Ａ３は、第１電源端子２３Ａにおける第１部２３２ａおよび第２部２３２ｂのそれぞれと同様に、第２電源端子２３Ｂの内部接続部２３２においても、第１部２３２ａの幅が第２部２３２ｂの幅よりも大きく、出力端子２４（第１端子部２４Ａおよび第２端子部２４Ｂの各々）の内部接続部２４２において、第１部２４２ａの幅ｗ２１が第２部２４２ｂの幅ｗ１２よりも大きい。

半導体装置Ａ３の第１電源端子２３Ａおよび第２電源端子２３Ｂはそれぞれ、第１部２３２ａを形成する際の加工時（プレス加工）において、第１部２３２ａとなる部分が押し広げられることで、第１部２３２ａの幅ｗ１１が第２部２３２ｂの幅ｗ１２よりも大きくなる。同様に、半導体装置Ａ３の出力端子２４（第１端子部２４Ａおよび第２端子部２４Ｂ）は、第１部２４２ａを形成する際の加工時（プレス加工）において、第１部２４２ａとなる部分が押し広げられることで、第１部２４２ａの幅ｗ２１が第２部２４２ｂの幅ｗ１２よりも大きくなる。

半導体装置Ａ３においても、半導体装置Ａ１と同様の効果を奏することができる。また、半導体装置Ａ３では、第１部２３２ａの幅ｗ１１が第２部２３２ｂの幅ｗ１２よりも大きくなることから、半導体装置Ａ１よりも、第１部２３２ａの接合部２３２ｃと導電体層１１との接合面積を大きくすることが可能となる。つまり、半導体装置Ａ３では、接合部２３２ｃにおける寄生抵抗を半導体装置Ａ１における接合部２３２ｃよりも低減できる。

図２３に示す半導体装置Ａ４は、半導体装置Ａ３と比較して、第１電源端子２３Ａの第１部２３２ａ（内部接続部２３２）において、接合部２３２ｃの幅が連結部２３２ｄの幅よりも大きい。また、半導体装置Ａ４は、第１電源端子２３Ａにおける接合部２３２ｃおよび連結部２３２ｄのそれぞれと同様に、第２電源端子２３Ｂの第１部２３２ａ（内部接続部２３２）において、接合部２３２ｃの幅が連結部２３２ｄの幅よりも大きく、出力端子２４（第１端子部２４Ａおよび第２端子部２４Ｂの各々）の第１部２４２ａ（内部接続部２４２）において、接合部２４２ｃの幅が連結部２４２ｄの幅よりも大きい。

半導体装置Ａ４の第１電源端子２３Ａおよび第２電源端子２３Ｂはそれぞれ、第１部２３２ａを導電体層１１に接合する際の超音波接合において、接合部２３２ｃとなる部分が押し広げられることで、接合部２３２ｃの幅が連結部２３２ｄの幅よりも大きくなる。同様に、半導体装置Ａ４の出力端子２４（第１端子部２４Ａおよび第２端子部２４Ｂ）は、第１部２４２ａを導電体層１１に接合する際の超音波接合において、接合部２４２ｃとなる部分が押し広げられることで、接合部２４２ｃの幅が連結部２４２ｄの幅よりも大きくなる。

半導体装置Ａ４においても、半導体装置Ａ１と同様の効果をすることができる。また、半導体装置Ａ４では、接合部２３２ｃの幅が連結部２３２ｄの幅よりも大きくなることから、半導体装置Ａ３よりも、第１部２３２ａの接合部２３２ｃと導電体層１１との接合面積を大きくすることが可能となる。つまり、半導体装置Ａ４では、接合部２３２ｃにおける寄生抵抗を半導体装置Ａ３における接合部２３２ｃよりも低減できる。

上記第１実施形態では、第１導通部材４１が導電体層１１（第２配線部１１２）に導通部材接合層４８を介して接合された例を示したが、この構成とは異なり、第１導通部材４１が導電体層１１（第２配線部１１２）に超音波接合されていてもよい。また、第１導通部材４１が第１半導体素子３１のソース電極３０１に導通部材接合層４９を介して接合された例を示したが、この構成とは異なり、第１導通部材４１が第１半導体素子３１のソース電極３０１に超音波接合されていてもよい。この場合、図２４に示すように、第１導通部材４１は、導電体層１１（第２配線部１１２）に接合される端部と、第１半導体素子３１のソース電極３０１に接合される端部とのそれぞれにおいて、接合部４１ｃおよび連結部４１ｄを含む第１部４１ａと、端部４１ｅを含む第２部４１ｂが形成されている。つまり、図２４に示す変形例では、第１金属部材としての導電体層１１（第２配線部１１２）および第２金属部材としての第１導通部材４１を備える接合構造が形成されるとともに、第１金属部材としての第１半導体素子３１のソース電極３０１および第２金属部材としての第１導通部材４１を備える接合構造が形成される。

上記第１実施例では、第２導通部材４２が導電体層１１（第３配線部１１３）に導通部材接合層４９を介して接合された例を示したが、この構成とは異なり、第１導通部材４１が導電体層１１（第３配線部１１３）に超音波接合されていてもよい。また、第２導通部材４２が第２半導体素子３２のソース電極３０１に導通部材接合層４９を介して接合された例を示したが、この構成とは異なり、第２導通部材４２が第２半導体素子３２のソース電極３０１に超音波接合されていてもよい。この場合、第２導通部材４２は、図２４に示す第１導通部材４１と同様に、導電体層１１（第３配線部１１３）に接合される端部と、第２半導体素子３２のソース電極３０１に接合される端部とのそれぞれにおいて、接合部および連結部を含む第１部と、端部を含む第２部が形成されている。

＜第２実施形態＞
図２５～図３１は、第２実施形態にかかる半導体装置Ｂ１を示している。

半導体装置Ｂ１では、半導体装置Ａ１と比較して、基板１０は、導電体層１１の構成が異なる。半導体装置Ｂ１の導電体層１１は、図２７に示すように、第１配線部１１１、第２配線部１１２、第１ゲート部１１４、第１検出部１１５、第２ゲート部１１７、第２検出部１１８および２つの絶縁部１１９を含む。

図３０および図３１に示すように、半導体装置Ｂ１では、半導体装置Ａ１と同様に、第１配線部１１１および第２配線部１１２が、絶縁層１３上に形成されている。これに対して、第１ゲート部１１４および第１検出部１１５は、半導体装置Ａ１と異なり、２つの絶縁部１１９の一方を挟んで、第１配線部１１１上に配置されている。よって、２つの絶縁部１１９の一方は、第１配線部１１１上に形成され、当該絶縁部１１９上には、第１ゲート部１１４および第１検出部１１５が配置されている。また、第２ゲート部１１７および第２検出部１１８は、半導体装置Ａ１と異なり、２つの絶縁部１１９の他方を挟んで、第２配線部１１２上に配置されている。よって、２つの絶縁部１１９の他方は、第２配線部１１２上に形成されており、当該絶縁部１１９上には、第２ゲート部１１７および第２検出部１１８が配置されている。

図２９～図３１に示すように、半導体装置Ｂ１では、金属ベース１２の裏面１２ｂが、樹脂部材７０の下面から露出する。図２９に示すように、樹脂部材７０の下面は、裏面１２ｂを囲む枠状である。

図３０に示すように、半導体装置Ｂ１では、半導体装置Ａ１と同様に、第１電源端子２３Ａが第１配線部１１１に接合され、かつ、出力端子２４が第２配線部１１２に接合されている。これに対して、第２電源端子２３Ｂは、半導体装置Ａ１と異なり、導電体層１１に接合されていない。ただし、後に詳述される構成により、第２電源端子２３Ｂは、半導体装置Ａ１と同様に、各第２半導体素子３２のソース電極３０１に導通する。

半導体装置Ｂ１では、第１電源端子２３Ａと第２電源端子２３Ｂとは、絶縁部材２３９を挟んで、厚さ方向ｚに略平行に配置されている。第１電源端子２３Ａと第２電源端子２３Ｂとは、図２７から理解されるように、厚さ方向ｚに視て一部が重なる。

絶縁部材２３９は、電気絶縁性を有しており、その構成材料は、たとえば絶縁紙などである。絶縁部材２３９の一部は、図３０に示すように、厚さ方向ｚにおいて第１電源端子２３Ａと、第２電源端子２３Ｂとの間に介在する。第１電源端子２３Ａおよび第２電源端子２３Ｂはそれぞれ、厚さ方向ｚに視て、少なくとも一部が絶縁部材２３９に重なる。絶縁部材２３９により、第１電源端子２３Ａと第２電源端子２３Ｂとが互いに絶縁されている。絶縁部材２３９は、樹脂部材７０に覆われた部分と、樹脂部材７０から露出する部分とがある。

図２７および図３０に示すように、第１電源端子２３Ａは、外部接続部２３１および内部接続部２３２を含む。第１電源端子２３Ａにおいて、外部接続部２３１と内部接続部２３２とは互いに繋がる。外部接続部２３１は、樹脂部材７０から露出し、内部接続部２３２は、樹脂部材７０に覆われている。第１電源端子２３Ａにおいて、内部接続部２３２は、図２７に示すように、第１方向ｘにおいて、外部接続部２３１に繋がる側と反対側の端部が櫛歯状である。複数の歯は、いずれも超音波接合により第１配線部１１１に接合されている。

図２７および図３０に示すように、第２電源端子２３Ｂは、外部接続部２３１および内部接続部２３２を含む。第２電源端子２３Ｂにおいて、外部接続部２３１と内部接続部２３２とは互いに繋がる。外部接続部２３１は、樹脂部材７０から露出し、内部接続部２３２は、樹脂部材７０に覆われている。第１電源端子２３Ａの外部接続部２３１と第２電源端子２３Ｂの外部接続部２３１とは、厚さ方向ｚに視て互いに重なる。第２電源端子２３Ｂにおいて、内部接続部２３２は、図２７に示すように、櫛歯状に形成されている。図２７に示すように、内部接続部２３２の複数の歯の先端はそれぞれ、当該土台部５９を介して、第１配線部１１１に支持されている。複数の土台部５９の各々は、電気絶縁性（たとえばセラミックなど）のブロックである。

図２７および図３０に示すように、出力端子２４は、外部接続部２４１および内部接続部２４２を含む。外部接続部２４１と内部接続部２４２とは互いに繋がる。外部接続部２４１は、樹脂部材７０から露出し、内部接続部２４２は、樹脂部材７０に覆われている。内部接続部２４２は、図２７に示すように、第１方向ｘにおいて、２４１に繋がる側と反対側の端部が櫛歯状である。複数の歯は、いずれも超音波接合により第２配線部１１２に接合されている。

半導体装置Ｂ１の内部接続部２４２は、図２７および図３０に示すように、半導体装置Ａ１と同様に、複数の歯のそれぞれにおいて、第１部２４２ａおよび第２部２４２ｂを含む。そして、第１部２４２ａは、接合部２４２ｃおよび連結部２４２ｄを含み、第２部２４２ｂは、端部２４２ｅを含む。第１部２４２ａ（接合部２４２ｃおよび連結部２４２ｄ）と、第２部２４２ｂ（端部２４２ｅを含む）とはそれぞれ、半導体装置Ａ１と同様に構成されている。ただし、各部の形状や大きさなどは、適宜変更されている。たとえば、半導体装置Ｂ１の出力端子２４は、第２部２４２ｂなどが屈曲しておらず、板状である。

図２５～図２９に示すように、半導体装置Ｂ１は、複数のノンコネクト端子２９を備えている。複数のノンコネクト端子２９は、第１方向ｘにおいて第１ゲート端子２５Ａに対して第１検出端子２６Ａと反対側に位置するものと、第１方向ｘにおいて第２ゲート端子２５Ｂに対して第２検出端子２６Ｂとは反対側に位置するものとがある。ノンコネクト端子２９の数は、図示された例に限定されず、また、半導体装置Ｂ１が複数のノンコネクト端子２９を備えない構成としてもよい。複数のノンコネクト端子２９は、第１ゲート端子２５Ａ、第２ゲート端子２５Ｂ、第１検出端子２６Ａおよび第２検出端子２６Ｂのそれぞれと同形状である。

半導体装置Ｂ１では、図２７、図２８および図３１に示すように、各第１導通部材４１は、各第１半導体素子３１のソース電極３０１と第２配線部１１２とに接合されている。よって、各第１導通部材４１により、第２配線部１１２は、各第１半導体素子３１のソース電極３０１に導通する。第２配線部１１２は、各第２半導体素子３２が接合されて各第２半導体素子３２のドレイン電極３０２に導通することから、第２配線部１１２に接合された出力端子２４は、各第１半導体素子３１のソース電極３０１と各第２半導体素子３２のドレイン電極３０２とに導通する。

半導体装置Ｂ１では、図２７、図２８および図３０に示すように、各第２導通部材４２は、各第２半導体素子３２のソース電極３０１と第２電源端子２３Ｂの内部接続部２３２の櫛歯状の部分とにそれぞれ接合されている。これにより、第２電源端子２３Ｂは、各第２半導体素子３２のソース電極３０１に導通する。

図２５、図２７～図３１に示すように、半導体装置Ｂ１がケース６０を備えていないことから、樹脂部材７０の側面（上面および下面を除く面）は、半導体装置Ｂ１の外部に露出している。

半導体装置Ｂ１において、半導体装置Ａ１と同様に、２つの金属部材が接合された接合構造を備えている。この接合構造は、第１金属部材としての導電体層１１（第２配線部１１２）と第２金属部材としての電力端子（出力端子２４）を備える。したがって、半導体装置Ｂ１における接合構造では、出力端子２４（第２金属部材）を導電体層１１（第１金属部材）に超音波接合する際に、導電体層１１が基板１０から剥離することを抑制できる。

第２実施形態にかかる半導体装置Ｂ１においても、第１実施形態の変形例と同様の構成を適用してもよい。つまり、半導体装置Ｂ１は、上記半導体装置Ａ２（図２１参照）と同様に、接合部２４２ｃが連結部２４２ｄよりも薄くてもよい。また、上記半導体装置Ａ３（図２２参照）と同様に、第１部２４２ａの幅が第２部２４２ｂの幅よりも大きくてもよい。また、上記半導体装置Ａ４（図２３参照）と同様に、接合部２４２ｃの幅が連結部２４２ｄの幅よりも大きくてもよい。

上記第１実施形態および第２実施形態において、各半導体装置Ａ１，Ｂ１における基板１０の構成は、上述する例に限定されない。つまり、各半導体装置Ａ１，Ｂ１において、基板１０は、メタルベース基板に限定されず、ＤＢＣ（Direct Bonded Copper）基板またはＤＢＡ（Direct Bonded Aluminum）基板であってもよい。ＤＢＣ基板は、セラミック製の絶縁基板の両面に銅または銅合金からなる導電体が形成されたものであり、ＤＢＡは、セラミック製の絶縁基板の両面にアルミニウムまたはアルミニウム合金からなる導電体が形成されたものである。

本開示にかかる接合構造、半導体装置および接合方法は、上記した実施形態に限定されるものではない。本開示の接合構造および半導体装置の各部の具体的な構成および本開示の接合方法の各工程の具体的な処理は、種々に設計変更自在である。たとえば、本開示の接合構造、半導体装置および接合方法は、以下の付記に関する実施形態を含む。
〔付記１〕
第１金属部材を有し、厚さ方向の一方の表層が前記第１金属部材である基板と、
前記厚さ方向に見て前記第１金属部材に重なる第１部、および、前記厚さ方向に直交する第１方向において前記第１部から延びる第２部を含む第２金属部材と、
を備えており、
前記第２部は、前記第１部に繋がる端部を有しており、
前記第１部の前記厚さ方向の寸法は、前記端部の前記厚さ方向の寸法よりも小さく、
前記第１部は、前記第１金属部材に固相接合された接合部を含む、接合構造。
〔付記２〕
前記第１部は、前記端部よりも、前記厚さ方向および前記第１方向に直交する第２方向の寸法が大きい、付記１に記載の接合構造。
〔付記３〕
前記第１部は、前記端部と前記接合部とに繋がる連結部をさらに含み、
前記連結部は、前記接合部よりも、前記第１方向の寸法が小さい、付記１または付記２のいずれかに記載の接合構造。
〔付記４〕
前記連結部は、前記接合部よりも、前記厚さ方向の寸法が大きい、付記３に記載の接合構造。
〔付記５〕
前記接合部は、前記連結部よりも、前記厚さ方向および前記第１方向に直交する第２方向の寸法が大きい、付記４に記載の接合構造。
〔付記６〕
前記第１部のうちの前記端部に繋がる部分の前記厚さ方向の寸法は、前記端部の前記厚さ方向の寸法の３０％以上７０％以下である、付記１ないし付記５のいずれかに記載の接合構造。
〔付記７〕
付記１ないし付記６のいずれかに記載の接合構造と、
前記基板に支持された半導体素子と、を備える半導体装置。
〔付記８〕
前記第１金属部材としての導電体層と、
前記第２金属部材としての電力端子と、
を備えており、
前記半導体素子は、前記導電体層に接合されており、
前記電力端子は、前記半導体素子に導通する、付記７に記載の半導体装置。
〔付記９〕
前記基板は、金属ベースおよび絶縁層をさらに有しており、
前記金属ベースは、前記厚さ方向に離間する主面および裏面を有し、
前記絶縁層は、前記金属ベースの前記主面と前記導電体層との間に介在する、付記８に記載の半導体装置。
〔付記１０〕
前記絶縁層は、エポキシ系樹脂からなる、付記９に記載の半導体装置。
〔付記１１〕
前記半導体素子は、各々がスイッチング動作を行う第１半導体素子と第２半導体素子とを含み、
前記第１半導体素子と前記第２半導体素子とは、電気的に直列に接続されている、付記９または付記１０のいずれかに記載の半導体装置。
〔付記１２〕
前記電力端子は、前記第１半導体素子に導通する第１電源端子と、前記第２半導体素子に導通する第２電源端子と、前記第１半導体素子と前記第２半導体素子との電気的な接続点に導通する出力端子と、を含む、付記１１に記載の半導体装置。
〔付記１３〕
前記導電体層は、互いに離間する第１配線部、第２配線部および第３配線部を含み、
前記第１配線部は、前記第１半導体素子および前記第１電源端子が接合され、
前記第２配線部は、前記第２半導体素子および前記出力端子が接合され、
前記第３配線部は、前記第２電源端子が接合されている、付記１２に記載の半導体装置。
〔付記１４〕
前記第１半導体素子と前記第２配線部とを導通させる第１導通部材と、
前記第２半導体素子と前記第３配線部とを導通させる第２導通部材と、
をさらに備える、付記１３に記載の半導体装置。
〔付記１５〕
前記基板を底板として含み、前記半導体素子を収容するケースをさらに備える、付記８ないし付記１４のいずれかに記載の半導体装置。
〔付記１６〕
前記半導体素子を覆う樹脂部材をさらに備え、
前記樹脂部材は、前記ケースと前記基板とで区画された領域に収容されている、付記１５に記載の半導体装置。
〔付記１７〕
第１金属部材を有し、厚さ方向の一方の表層が前記第１金属部材である基板を準備する工程と、
互いに繋がる第１部および第２部を含み、前記第１部が前記第２部よりも前記厚さ方向の寸法が小さい第２金属部材を準備する工程と、
前記第２金属部材のうちの少なくとも前記第１部を前記第１金属部材上に配置し、前記第１部を前記第１金属部材に超音波接合する工程と、を有する接合方法。

Ａ１，Ａ２，Ａ３，Ａ４，Ｂ１：半導体装置
１０ ：基板
１１ ：導電体層
１１ａ ：搭載面
１１１ ：第１配線部
１１１ａ ：パッド
１１２ ：第２配線部
１１２ａ ：パッド
１１３ ：第３配線部
１１３ａ ：パッド
１１３ｂ ：切り欠き
１１４ ：第１ゲート部
１１５ ：第１検出部
１１６ ：サーミスタ搭載部
１１７ ：第２ゲート部
１１８ ：第２検出部
１１９ ：絶縁部
１２ ：金属ベース
１２ａ ：主面
１２ｂ ：裏面
１３ ：絶縁層
２３Ａ ：第１電源端子
２３Ｂ ：第２電源端子
２３１ ：外部接続部
２３１ａ ：接続孔
２３２ ：内部接続部
２３２ａ ：第１部
２３２ｂ ：第２部
２３２ｃ ：接合部
２３２ｄ ：連結部
２３２ｅ ：端部
２３３ ：中間部
２３３ａ ：基部
２３３ｂ ：起立部
２３９ ：絶縁部材
２４ ：出力端子
２４Ａ ：第１端子部
２４Ｂ ：第２端子部
２４１ ：外部接続部
２４１ａ ：接続孔
２４２ ：内部接続部
２４２ａ ：第１部
２４２ｂ ：第２部
２４２ｃ ：接合部
２４２ｄ ：連結部
２４２ｅ ：端部
２４３ ：中間部
２４３ａ ：基部
２４３ｂ ：起立部
２５Ａ ：第１ゲート端子
２５Ｂ ：第２ゲート端子
２６Ａ ：第１検出端子
２６Ｂ ：第２検出端子
２７ ：電源電流検出端子
２８ ：サーミスタ端子
２９ ：ノンコネクト端子
３０ ：半導体素子
３０１ ：ソース電極
３０２ ：ドレイン電極
３０３ ：ゲート電極
３１ ：第１半導体素子
３２ ：第２半導体素子
３３ ：サーミスタ
４０ ：導通部材
４１ ：第１導通部材
４１ａ ：第１部
４１ｂ ：第２部
４１ｃ ：接合部
４１ｄ ：連結部
４１ｅ ：端部
４２ ：第２導通部材
４３１ ：第１ゲートワイヤ
４３２ ：第２ゲートワイヤ
４３３ ：第３ゲートワイヤ
４３４ ：第４ゲートワイヤ
４４１ ：第１検出ワイヤ
４４２ ：第２検出ワイヤ
４４３ ：第３検出ワイヤ
４４４ ：第４検出ワイヤ
４５ ：電源電流検出ワイヤ
４６ ：サーミスタワイヤ
４８ ：導通部材接合層
４９ ：導通部材接合層
５１ ：第１層
５１１ ：個別部
５２ ：第２層
５３ ：第３層
５９ ：土台部
６０ ：ケース
６１１ ：第１側壁
６１２ ：第２側壁
６２ ：取付部
６２１ ：取付部材
６２１ａ ：取付孔
６３ ：電源端子台
６３１ ：第１端子台
６３２ ：第２端子台
６３３ ：溝部
６３４ ：ナット
６３５ ：中間部材
６４ ：出力端子台
６４１ ：第１端子台
６４２ ：第２端子台
６４３ ：溝部
６４４ ：ナット
６４５ ：中間部材
７０ ：樹脂部材

Claims (17)

1. 第１金属部材を有し、厚さ方向の一方の表層が前記第１金属部材である基板と、
   前記厚さ方向に見て前記第１金属部材に重なる第１部、および、前記厚さ方向に直交する第１方向において前記第１部から延びる第２部を含む第２金属部材と、
   を備えており、
   前記第２部は、前記第１部に繋がる端部を有しており、
   前記第１部の前記厚さ方向の寸法は、前記端部の前記厚さ方向の寸法よりも小さく、
   前記第１部は、前記第１金属部材に固相接合された接合部を含む、
   接合構造。
2. 前記第１部は、前記端部よりも、前記厚さ方向および前記第１方向に直交する第２方向の寸法が大きい、
   請求項１に記載の接合構造。
3. 前記第１部は、前記端部と前記接合部とに繋がる連結部をさらに含み、
   前記連結部は、前記接合部よりも、前記第１方向の寸法が小さい、
   請求項１または請求項２のいずれかに記載の接合構造。
4. 前記連結部は、前記接合部よりも、前記厚さ方向の寸法が大きい、
   請求項３に記載の接合構造。
5. 前記接合部は、前記連結部よりも、前記厚さ方向および前記第１方向に直交する第２方向の寸法が大きい、
   請求項４に記載の接合構造。
6. 前記第１部のうちの前記端部に繋がる部分の前記厚さ方向の寸法は、前記端部の前記厚さ方向の寸法の３０％以上７０％以下である、
   請求項１ないし請求項５のいずれか一項に記載の接合構造。
7. 請求項１ないし請求項６のいずれか一項に記載の接合構造と、
   前記基板に支持された半導体素子と、
   を備える半導体装置。
8. 前記第１金属部材としての導電体層と、
   前記第２金属部材としての電力端子と、
   を備えており、
   前記半導体素子は、前記導電体層に接合されており、
   前記電力端子は、前記半導体素子に導通する、
   請求項７に記載の半導体装置。
9. 前記基板は、金属ベースおよび絶縁層をさらに有しており、
   前記金属ベースは、前記厚さ方向に離間する主面および裏面を有し、
   前記絶縁層は、前記金属ベースの前記主面と前記導電体層との間に介在する、
   請求項８に記載の半導体装置。
10. 前記絶縁層は、エポキシ系樹脂からなる、
    請求項９に記載の半導体装置。
11. 前記半導体素子は、各々がスイッチング動作を行う第１半導体素子と第２半導体素子とを含み、
    前記第１半導体素子と前記第２半導体素子とは、電気的に直列に接続されている、
    請求項９または請求項１０のいずれかに記載の半導体装置。
12. 前記電力端子は、前記第１半導体素子に導通する第１電源端子と、前記第２半導体素子に導通する第２電源端子と、前記第１半導体素子と前記第２半導体素子との電気的な接続点に導通する出力端子と、を含む、
    請求項１１に記載の半導体装置。
13. 前記導電体層は、互いに離間する第１配線部、第２配線部および第３配線部を含み、
    前記第１配線部は、前記第１半導体素子および前記第１電源端子が接合され、
    前記第２配線部は、前記第２半導体素子および前記出力端子が接合され、
    前記第３配線部は、前記第２電源端子が接合されている、
    請求項１２に記載の半導体装置。
14. 前記第１半導体素子と前記第２配線部とを導通させる第１導通部材と、
    前記第２半導体素子と前記第３配線部とを導通させる第２導通部材と、
    をさらに備える、
    請求項１３に記載の半導体装置。
15. 前記基板を底板として含み、前記半導体素子を収容するケースをさらに備える、
    請求項８ないし請求項１４のいずれか一項に記載の半導体装置。
16. 前記半導体素子を覆う樹脂部材をさらに備え、
    前記樹脂部材は、前記ケースと前記基板とで区画された領域に収容されている、
    請求項１５に記載の半導体装置。
17. 第１金属部材を有し、厚さ方向の一方の表層が前記第１金属部材である基板を準備する工程と、
    互いに繋がる第１部および第２部を含み、前記第１部が前記第２部よりも前記厚さ方向の寸法が小さい第２金属部材を準備する工程と、
    前記第２金属部材のうちの少なくとも前記第１部を前記第１金属部材上に配置し、前記第１部を前記第１金属部材に超音波接合する工程と、
    を有する接合方法。

Images