JP2022182251A - 半導体装置、および、半導体装置の製造方法 - Google Patents

Abstract

【課題】製造工程が簡略化された半導体装置を提供する。【解決手段】半導体装置Ａ１０において、ｚ方向において互いに反対側を向く基板主面２１１および基板裏面２１２を有する、絶縁性の基板２１と、基板主面２１１に配置された接合材２９と、接合材２９を介して基板２１に接合された導電体層２２と、導電体層２２に導通する複数の半導体素子１１とを備えた。【選択図】図４

Description

本開示は、半導体装置、および、半導体装置の製造方法に関する。

半導体素子を備えた半導体装置は、様々な構成が提案されている。特許文献１には、スイッチング機能を有する複数の半導体素子を搭載した半導体装置の一例が開示されている。当該半導体装置においては、セラミックスからなる基板の主面に導電体からなる搭載層および導電層などが配置され、複数のスイッチング素子が搭載層に電気的に接合されている。

このような半導体装置において、基板に配置される導電体の層は、フォトリソグラフィによる配線パターンの形成が行われる。たとえば、導電体の層をめっきにより形成する場合、基板にスパッタリング法により下地層を形成し、フォトリソグラフィによりレジスト層を形成し、下地層を導電経路とした電解めっきによりめっき層を形成する。そして、レジスト層を除去し、めっき層に覆われていない不要な下地層をウェットエッチングにより除去する。また、基板に銅箔が直接接合されたＤＢＣ（Direct Bonding Copper）基板を用いる場合、ＤＢＣ基板上にフォトリソグラフィによりレジスト層を形成し、ウェットエッチングにより不要な銅箔を除去する。これらの方法の場合、製造工程が複雑なので、製造に必要な時間が長く、また、製造コストが高い。

特開２０１８－１８２３３０号公報

本開示は、上記した事情のもとで考え出されたものであって、製造工程が簡略化された半導体装置を提供することをその課題とする。

本開示によって提供される半導体装置は、厚さ方向において互いに反対側を向く基板主面および基板裏面を有する、絶縁性の基板と、前記基板主面に配置された接合材と、前記接合材を介して前記基板に接合された導電体層と、前記導電体層に導通する複数の半導体素子とを備える。

本開示にかかる半導体装置の製造方法は、厚さ方向において互いに反対側を向く基板主面および基板裏面を有する絶縁性の基板と、リードフレームと、を準備する工程と、接合材を介して、前記基板に前記リードフレームを接合する工程と、前記基板および前記リードフレームを切断する工程と、前記リードフレームの切断により形成された導電体層に半導体素子を接合する工程とを備える。

本開示にかかる半導体装置は、製造工程が簡略化されている。

本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

図１は、本開示の第１実施形態にかかる半導体装置を示す斜視図である。 図２は、図１に示す半導体装置の平面図であり、樹脂部材を透過した図である。 図３は、支持部材を示す平面図である。 図４は、図２のＩＶ－ＩＶ線に沿う断面図である。 図５は、図２のＶ－Ｖ線に沿う断面図である。 図６は、図４の一部を拡大した部分拡大図である。 図７は、図１に示す半導体装置の回路構成の一例を示す回路図である。 図８は、図１に示す半導体装置の製造方法の一例を示すフローチャートである。 図９は、図１に示す半導体装置の製造方法の一例にかかる工程を示す断面図である。 図１０は、図１に示す半導体装置の製造方法の一例にかかる工程を示す断面図である。 図１１は、図１に示す半導体装置の製造方法の一例にかかる工程を示す断面図である。 図１２は、図１に示す半導体装置の製造方法の一例にかかる工程を示す断面図である。 図１３は、図１に示す半導体装置の製造方法の一例にかかる工程を示す断面図である。 図１４は、図１に示す半導体装置の製造方法の一例にかかる工程を示す断面図である。 図１５は、第１実施形態の第１変形例にかかる半導体装置を示す部分拡大断面図である。 図１６は、図１５に示す半導体装置の製造方法の一例にかかる工程を示す断面図である。 図１７は、図１５に示す半導体装置の製造方法の一例にかかる工程を示す断面図である。 図１８は、図１５に示す半導体装置の製造方法の一例にかかる工程を示す断面図である。 図１９は、図１５に示す半導体装置の製造方法の一例にかかる工程を示す断面図である。 図２０は、本開示の第２実施形態にかかる半導体装置を示す斜視図である。 図２１は、図２０に示す半導体装置の平面図であり、天板および樹脂部材を取り除いた状態を示している。 図２２は、図２１のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。

以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。

〔第１実施形態〕
図１～図７に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、複数の半導体素子１１、複数の半導体素子１２、支持部材２、複数の端子３、複数の接続部材４１～４５、および樹脂部材５を備えている。複数の端子３は、電力端子３１，３２、信号端子３３、および検出端子３４，３５を含んでいる。

図１は、半導体装置Ａ１０を示す斜視図である。図２は、半導体装置Ａ１０の平面図である。図２においては、理解の便宜上、樹脂部材５を透過して、樹脂部材５の外形を想像線（二点鎖線）で示している。図３は、支持部材２を示す平面図である。図４は、図２のＩＶ－ＩＶ線に沿う断面図である。図５は、図２のＶ－Ｖ線に沿う断面図である。なお、図４および図５においては、複数の接続部材４１～４５を省略している。図６は、図４の一部を拡大した部分拡大図である。図７は、半導体装置Ａ１０の回路構成の一例を示す回路図である。

半導体装置Ａ１０の樹脂部材５に覆われた部分の厚さ方向視の形状は矩形状である。説明の便宜上、半導体装置Ａ１０の厚さ方向（平面視方向）をｚ方向とし、ｚ方向に直交する半導体装置Ａ１０の電力端子３１，３２の突出する方向（図２における左右方向）をｘ方向、ｚ方向およびｘ方向に直交する方向（図２における上下方向）をｙ方向とする。また、ｚ方向の一方側（図４および図５における下側）をｚ１側とし、他方側（図４および図５における上側）をｚ２側とする。ｘ方向の一方側（図２における左側）をｘ１側とし、他方側（図２における右側）をｘ２側とする。ｙ方向の一方側（図２における下側）をｙ１側とし、他方側（図２における上側）をｙ２側とする。ｚ方向が本開示の「厚さ方向」に相当し、ｘ方向が本開示の「第１方向」に相当する。半導体装置Ａ１０の各寸法は特に限定されない。

複数の半導体素子１１は、半導体装置Ａ１０の電気的機能を発揮する要素である。各半導体素子１１は、たとえばＳｉ（シリコン）を主とする半導体材料を用いて構成されている。なお、当該半導体材料は、Ｓｉに限定されず、ＳｉＣ（炭化ケイ素）、ＧａＡｓ（ヒ化ガリウム）、ＧａＮ（窒化ガリウム）などであってもよい。各半導体素子１１は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）などのスイッチング素子である。なお、各半導体素子１１は、ＭＯＳＦＥＴに限定されず、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor FET）を含む電界効果トランジスタ、あるいは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタなどであってもよい。複数の半導体素子１１は、たとえば、各々がｎチャネル型のＭＯＳＦＥＴであって、いずれも同一素子である。なお、各半導体素子１１は、ｐチャネル型のＭＯＳＦＥＴであってもよい 。

複数の半導体素子１１は、図２および図５に示すように、ｘ方向に等間隔で配列され、互いに並列に接続されている。本実施形態では、図２に示すように、半導体装置Ａ１０は、５個の半導体素子１１を備えている。なお、半導体素子１１の個数は、これに限定されず、半導体装置Ａ１０に要求される性能に応じて自在に設定可能である。各半導体素子１１は、支持部材２上に、導電性接合材１１０によって、接合されている。導電性接合材１１０は、たとえばはんだ、銀ペースト、または焼結金属などである。

各半導体素子１１は、素子主面１１ａおよび素子裏面１１ｂを有している。素子主面１１ａおよび素子裏面１１ｂは、ｚ方向において互いに反対側を向いている。素子主面１１ａは、ｚ方向ｚ２側を向いている。素子裏面１１ｂは、ｚ方向ｚ１側を向いている。素子裏面１１ｂは、支持部材２に対向する。

また、各半導体素子１１は、第１電極１１１、第２電極１１２、および第３電極１１３を有している。第１電極１１１および第２電極１１２は、素子主面１１ａに配置されている。第１電極１１１は、平面視において、第２電極１１２よりも大きい。第３電極１１３は、素子裏面１２ｂに配置されている。第３電極１１３は、素子裏面１１ｂの略全面にわたっている。ＭＯＳＦＥＴである各半導体素子１１において、第１電極１１１はソース電極であり、第２電極１１２はゲート電極であり、第３電極１１３はドレイン電極である。第３電極１１３は、導電性接合材１１０を介して、支持部材２の一部（後述の導電体層２２の導電体層２２３）に導通接合されている。第３電極１１３は、導電性接合材１１０に接する。

複数の半導体素子１２は、たとえば、ショットキーバリアダイオードなどのダイオードである。各半導体素子１２は、図７に示すように、各半導体素子１１に対して、逆並列に接続されている。

各半導体素子１２は、支持部材２上に、導電性接合材１２０によって、接合されている。導電性接合材１２０は、たとえばはんだ、銀ペースト、または焼結金属などである。半導体素子１２の個数は、半導体素子１１の個数に対応している。なお、半導体装置Ａ１０は、各半導体素子１２を備えなくてもよい。

各半導体素子１２は、素子主面１２ａおよび素子裏面１２ｂを有している。素子主面１２ａおよび素子裏面１２ｂは、ｚ方向において互いに反対側を向いている。素子主面１２ａは、ｚ方向ｚ２側を向いている。素子裏面１２ｂは、ｚ方向ｚ１側を向いている。素子裏面１２ｂは、支持部材２に対向する。

各半導体素子１２は、アノード電極１２１およびカソード電極１２２を有している。アノード電極１２１は、素子主面１２ａに配置されている。カソード電極１２２は、素子裏面１２ｂに配置されている。カソード電極１２２は、導電性接合材１２０を介して、支持部材２の一部（後述の導電体層２２の導電体層２２３）に導通する。カソード電極１２２は、導電性接合材１２０に接する。

支持部材２は、それぞれ複数の半導体素子１１，１２を支持する部材であるとともに、各半導体素子１１と複数の端子３との導通経路をなす。支持部材２は、絶縁基板２１、導電体層２２、裏面金属層２３、および接合材２９を含んでいる。

絶縁基板２１は、たとえば平板状であり、電気絶縁性を有する。絶縁基板２１の構成材料は、たとえば熱伝導性に優れたセラミックスであり、本実施形態では、Ａｌ₂Ｏ₃（酸化アルミニウム）である。なお、絶縁基板２１の構成材料は、限定されず、たとえばＡｌＮ（窒化アルミニウム）、ＳｉＮ（窒化ケイ素）などの他のセラミックスであってもよい。また、絶縁基板２１の構成材料は、セラミックスに限定されず、Ｓｉであってもよいし、合成樹脂であってもよい。絶縁基板２１の構成材料は、絶縁性を有し、半導体素子１１が発する熱に耐えられるものであればよい。

絶縁基板２１は、主面２１１および裏面２１２を有する。主面２１１および裏面２１２は、ｚ方向において互いに反対側を向いている。主面２１１は、ｚ方向ｚ２側を向いている。裏面２１２は、ｚ方向ｚ１側を向いている。

導電体層２２は、絶縁基板２１の主面２１１に配置されている。導電体層２２は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。導電体層２２は、ｚ方向視において絶縁基板２１からはみ出しておらず、ｚ方向視において絶縁基板２１に内包されている。また、導電体層２２は、全体が樹脂部材５に覆われており、樹脂部材５から露出しない。

導電体層２２は、金属板にたとえば打ち抜き加工を施したリードフレームを、接合材２９を介して絶縁基板２１の主面２１１に接合することで形成される。つまり、接合材２９は、絶縁基板２１と導電体層２２との間に介在しており、導電体層２２は、絶縁基板２１の主面２１１に配置された接合材２９によって、絶縁基板２１に接合されている。接合材２９は、銀ペーストなどの金属ペーストからなる。なお、接合材２９は、金属ペーストに限定されず、たとえば焼結金属またははんだなどの導電性接合材であってもよい。また、接合材２９は、樹脂ペーストなどの絶縁性接合材であってもよい。接合材２９の厚さ寸法（ｚ方向の寸法）は、特に限定されないが、スパッタリングまたは無電解めっきにより形成された層と比較すると大きく、５μｍ以上２０μｍ以下程度である。また、導電体層２２の厚さ寸法（ｚ方向の寸法）は、特に限定されないが、導電体層２２がリードフレームから形成されるので、電解めっきにより形成された層と比較すると大きく、１００μｍ以上２０００μｍ以下程度である。なお、リードフレームは、金属板にエッチング処理を施すことにより形成されてもよい。

導電体層２２は、導電体層２２１～２２５を含んでいる。図２および図３に示すように、導電体層２２１～２２５は、互いに離間して配置されている。

導電体層２２１は、帯状部２２１ａおよび端子接合部２２１ｂを含む。帯状部２２１ａは、ｘ方向に沿って延びており、複数の接続部材４１および接続部材４２がそれぞれ接合されている。端子接合部２２１ｂは、帯状部２２１ａのｘ方向ｘ２側の端部につながっており、電力端子３２の一部（後述のパッド部３２１）が接合されている。

導電体層２２２は、帯状部２２２ａおよび端子接合部２２２ｂを含む。帯状部２２２ａは、ｘ方向に沿って延びており、複数の接続部材４３がそれぞれ接合されている。端子接合部２２２ｂは、帯状部２２２ａのｘ方向ｘ１側の端部につながっており、信号端子３３の一部（後述のパッド部３３１）が接合されている。

導電体層２２３は、帯状部２２３ａおよび端子接合部２２３ｂを含む。帯状部２２３ａは、ｘ方向に沿って延びており、複数の半導体素子１１，１２がそれぞれ接合されている。帯状部２２３ａに接合された複数の半導体素子１１は、帯状部２２３ａが延びる方向（ｘ方向）に並んでいる。端子接合部２２３ｂは、帯状部２２３ａのｘ方向ｘ１側の端部につながっており、電力端子３１の一部（後述のパッド部３１１）が接合されている。導電体層２２３は、図４および図５に示すように、各導電性接合材１１０を介して、各半導体素子１１の第３電極１１３（ドレイン電極）に導通するとともに、各導電性接合材１２０を介して、各半導体素子１２のカソード電極１２２に導通する。つまり、各半導体素子１１の第３電極１１３と各半導体素子１２のカソード電極１２２とは、導電体層２２３を介して、導通する。

導電体層２２４は、帯状部２２４ａおよび端子接合部２２４ｂを含む。帯状部２２４ａは、ｘ方向に沿って延びており、複数の接続部材４４がそれぞれ接合されている。端子接合部２２４ｂは、帯状部２２４ａのｘ方向ｘ１側の端部につながっており、検出端子３５の一部（後述のパッド部３５１）が接合されている。

導電体層２２５は、接続部材接合部２２５ａおよび端子接合部２２５ｂを含む。接続部材接合部２２５ａは、接続部材４２が接合されている。端子接合部２２５ｂは、接続部材接合部２２５ａのｙ方向ｙ１側の端部につながっており、検出端子３４の一部（後述のパッド部３４１）が接合されている。

導電体層２２において、複数の帯状部２２１ａ，２２２ａ，２２３ａ，２２４ａは、ｙ方向に並んでおり、ｙ方向視において互いに重なる。複数の帯状部２２１ａ，２２２ａ，２２３ａ，２２４ａのｙ方向における並びは、特に限定されない。本実施形態では、図２および図３に示すように、ｙ方向ｙ１側からｙ方向ｙ２側に向かって、帯状部２２４ａ、帯状部２２２ａ、帯状部２２１ａ、帯状部２２３ａの順に並んでいる。よって、帯状部２２１ａは、ｙ方向において、帯状部２２２ａと帯状部２２３ａとの間に配置されており、帯状部２２２ａは、ｙ方向において、帯状部２２１ａと帯状部２２４ａとの間に配置されている。また、帯状部２２３ａは、ｙ方向において、帯状部２２１ａを挟んで、帯状部２２２ａの反対側に配置されている。

帯状部２２１ａは、ｙ方向ｙ１側に突出し、絶縁基板２１のｙ方向ｙ１側の端面まで延びる突出部を備えている。端子接合部２２１ｂは、ｘ方向ｘ２側に突出し、絶縁基板２１のｘ方向ｘ２側の端面まで延びる２個の突出部を備えている。帯状部２２２ａは、ｙ方向ｙ１側に突出し、絶縁基板２１のｙ方向ｙ１側の端面まで延びる突出部を備えている。端子接合部２２２ｂは、ｙ方向ｙ１側に突出し、絶縁基板２１のｙ方向ｙ１側の端面まで延びる突出部（端子接合部２２２ｂが絶縁基板２１のｙ方向ｙ１側の端面まで延びているともいえる）を備えている。帯状部２２３ａは、ｙ方向ｙ２側に突出し、絶縁基板２１のｙ方向ｙ２側の端面まで延びる突出部を備えている。端子接合部２２３ｂは、ｙ方向ｙ２側に突出し、絶縁基板２１のｙ方向ｙ２側の端面まで延びる突出部、およびｘ方向ｘ１側に突出し、絶縁基板２１のｘ方向ｘ１側の端面まで延びる２個の突出部を備えている。帯状部２２４ａは、ｙ方向ｙ１側に突出し、絶縁基板２１のｙ方向ｙ１側の端面まで延びる突出部を備えている。端子接合部２２４ｂは、ｙ方向ｙ１側に突出し、絶縁基板２１のｙ方向ｙ１側の端面まで延びる突出部を備えている。これらの突出部は、リードフレームにおいてフレームにつながるために設けられた部分である。

なお、各導電体層２２１～２２５の配置および形状は、上記したものに限定されず、各端子３の配置位置などに応じて、適宜設計される。

裏面金属層２３は、絶縁基板２１の裏面２１２に形成されている。裏面金属層２３の構成材料は、たとえばＣｕを含む金属である。なお、当該構成材料は限定されない。裏面金属層２３は、たとえば無電解めっき処理により形成される。なお、裏面金属層２３の形成方法は限定されない。裏面金属層２３は、図４および図５に示すように、ｚ方向ｚ１側を向く面が、樹脂部材５から露出している。なお、当該ｚ方向ｚ１側を向く面が樹脂部材５に覆われていてもよい。また、支持部材２は、裏面金属層２３を含んでいなくてもよい。この場合、絶縁基板２１の裏面２１２は、樹脂部材５に覆われていてもよいし、樹脂部材５から露出していてもよい。

各端子３はそれぞれ、樹脂部材５の内部において、導電体層２２に接合されている。各端子３はそれぞれ、ｚ方向視において絶縁基板２１からはみ出している。また、各端子３はそれぞれ、一部が樹脂部材５から露出している。各端子３は、たとえば同一のリードフレームから構成される。各端子３は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。

電力端子３１は、半導体装置Ａ１０におけるドレイン端子である。電力端子３１は、板状の部材である。電力端子３１は、導電体層２２３および導電性接合材１１０を介して、各半導体素子１１の第３電極１１３（ドレイン電極）に導通している。

電力端子３１は、パッド部３１１および端子部３１２を含んでいる。パッド部３１１は、樹脂部材５に覆われている。パッド部３１１は、導電体層２２３に接合されている。この接合は、導電性接合材（はんだ、銀ペースト、または焼結金属など）を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３１２は、樹脂部材５から露出する。端子部３１２は、図２に示すように、ｚ方向視において樹脂部材５からｘ方向ｘ１側に延びている。なお、端子部３１２の表面には、たとえば銀めっきが施されていてもよい。

電力端子３２は、半導体装置Ａ１０におけるソース端子である。電力端子３２は、板状の部材である。電力端子３２は、導電体層２２１および複数の接続部材４１を介して、各半導体素子１１の第１電極１１１（ソース電極）に導通する。

電力端子３２は、パッド部３２１および端子部３２２を含んでいる。パッド部３２１は、樹脂部材５に覆われている。パッド部３２１は、導電体層２２１に接合されている。この接合は、導電性接合材を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３２２は、樹脂部材５から露出する。端子部３２２は、図２に示すように、ｚ方向視において樹脂部材５からｘ方向ｘ２側に延びている。なお、端子部３２２の表面には、たとえば銀めっきが施されていてもよい。

信号端子３３は、半導体装置Ａ１０におけるゲート端子である。信号端子３３は、導電体層２２２および複数の接続部材４３を介して、各半導体素子１１の第２電極１１２（ゲート電極）に導通する。信号端子３３には、各半導体素子１１のオンオフ制御をするための駆動信号が入力される。信号端子３３には、図７に示すように、たとえばドライブ回路ＤＲが接続される。ドライブ回路ＤＲは、各半導体素子１１のスイッチング動作を制御する駆動信号を生成する。信号端子３３には、ドライブ回路ＤＲから駆動信号が入力される。なお、図７に示すドライブ回路ＤＲは、一例であって、図示された回路構成のものに限定されない。

信号端子３３は、パッド部３３１および端子部３３２を含んでいる。パッド部３３１は、樹脂部材５に覆われている。パッド部３３１は、導電体層２２２に接合されている。この接合は、導電性接合材を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３３２は、樹脂部材５から露出する。端子部３３２は、ｘ方向視においてＬ字状である。

検出端子３４は、半導体装置Ａ１０におけるソースセンス端子である。検出端子３４は、導電体層２２５、接続部材４２、導電体層２２１、および複数の接続部材４１を介して、半導体素子１１の第１電極１１１（ソース電極）に導通する。検出端子３４には、図７に示すように、たとえばドライブ回路ＤＲが接続される。検出端子３４に印加される電圧は、帰還信号としてドライブ回路ＤＲに入力される。

検出端子３４は、パッド部３４１および端子部３４２を含んでいる。パッド部３４１は、樹脂部材５に覆われている。パッド部３４１は、導電体層２２５に接合されている。この接合は、導電性接合材を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３４２は、樹脂部材５から露出する。端子部３４２は、ｘ方向視においてＬ字状である。

検出端子３５は、半導体装置Ａ１０におけるソースセンス端子である。検出端子３５は、導電体層２２４および複数の接続部材４４を介して、各半導体素子１１の第１電極１１１（ソース電極）に導通する。検出端子３５と信号端子３３との間には、図７に示すように、たとえば、半導体装置Ａ１０の外部のミラークランプ回路ＭＣが接続される。ミラークランプ回路ＭＣは、各半導体素子１１の誤動作（ゲート誤オン）を防止するための回路であり、図７に示すように、たとえばＭＯＳＦＥＴを含む。当該ＭＯＳＦＥＴのソース端子は、検出端子３５に接続され、当該ＭＯＳＦＥＴのドレイン端子は、信号端子３３に接続される。半導体素子１１がオフの時に、ミラークランプ回路ＭＣのＭＯＳＦＥＴをオンにすることで、半導体素子１１のゲート－ソース間電圧を略０（ゼロ）Ｖまたは負バイアス電圧に強制し、半導体素子１１のゲート電位の持ち上がりを排除する。

検出端子３５は、パッド部３５１および端子部３５２を含む。パッド部３５１は、樹脂部材５に覆われている。パッド部３５１は、導電体層２２４に接合されている。この接合は、導電性接合材を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。端子部３５２は、樹脂部材５から露出する。端子部３５２は、ｘ方向視においてＬ字状である。

信号端子３３、検出端子３４および検出端子３５は、図２に示すようにｘ方向に並んでおり、かつ、図４に示すようにｘ方向視において重なる。信号端子３３は、図２に示すように、ｘ方向において、検出端子３４と検出端子３５との間に配置されている。信号端子３３、検出端子３４、および検出端子３５は、ｙ方向ｙ１側の樹脂側面５３３から突出している。

複数の接続部材４１～４５はそれぞれ、離間した２つの部位間を導通させる。各接続部材４１～４５は、いわゆるボンディングワイヤである。各接続部材４１～４５の構成材料は、たとえばＡｌ、Ａｕ、Ｃｕ、または、これらのいずれかを含む合金などである。

複数の接続部材４１はそれぞれ、一端が各半導体素子１１の第１電極１１１（ソース電極）に接合され、他端が導電体層２２１に接合されている。各接続部材４１は、各第１電極１１１と導電体層２２１とを導通させる。

接続部材４２は、一端が導電体層２２１に接合され、他端が導電体層２２５に接合されている。接続部材４２は、導電体層２２１と導電体層２２５とを導通させる。なお、接続部材４２の上記他端は、導電体層２２５に接合されるのではなく、検出端子３４のパッド部３４１に接合されていてもよい。

複数の接続部材４３はそれぞれ、一端が各半導体素子１１の第２電極１１２（ゲート電極）に接合され、他端が導電体層２２２に接合されている。各接続部材４３は、各第２電極１１２と導電体層２２２とを導通させる。

複数の接続部材４４はそれぞれ、一端が各半導体素子１１の第１電極１１１（ソース電極）に接合され、他端が導電体層２２４に接合されている。各接続部材４４は、各第１電極１１１と導電体層２２４とを導通させる。各接続部材４４は、各半導体素子１１の第１電極１１１（ソース電極）にケルビン接続されたセンス線である。

複数の接続部材４５はそれぞれ、一端が各半導体素子１１の第１電極１１１（ソース電極）に接合され、他端が各半導体素子１２のアノード電極１２１に接合されている。各接続部材４５は、各第１電極１１１と各アノード電極１２１とを導通させる。

樹脂部材５は、電気絶縁性の半導体封止材である。樹脂部材５は、複数の半導体素子１１、複数の半導体素子１２、絶縁基板２１、導電体層２２、接合材２９、および複数の接続部材４１～４５の全体と、各端子３の一部ずつとを覆っている。樹脂部材５の構成材料は、たとえばエポキシ樹脂である。なお、樹脂部材５の構成材料は限定されない。樹脂部材５は、たとえば金型を用いたトランスファ成形により形成される。なお、樹脂部材５の形成方法は限定されない。樹脂部材５は、図２、図４、および図５に示すように、樹脂主面５１、樹脂裏面５２および複数の樹脂側面５３１～５３４を有している。

樹脂主面５１および樹脂裏面５２は、ｚ方向において互いに反対側を向いている。樹脂主面５１はｚ方向ｚ２側を向いており、樹脂裏面５２は、ｚ方向ｚ１側を向いている。裏面金属層２３は樹脂裏面５２から露出しており、樹脂裏面５２と裏面金属層２３のｚ方向ｚ１側を向く面とは互いに面一になっている。複数の樹脂側面５３１～５３４の各々は、樹脂主面５１および樹脂裏面５２の双方につながり、かつ、これらに挟まれている。図２に示すように、２つの樹脂側面５３１，５３２は、ｘ方向において互いに反対側を向いている。樹脂側面５３１は、ｘ方向ｘ１側に配置されてｘ方向ｘ１側を向く面である。樹脂側面５３２は、ｘ方向ｘ２側に配置されてｘ方向ｘ２側を向く面である。２つの樹脂側面５３３，５３４は、ｙ方向において互いに反対側を向いている。樹脂側面５３３は、ｙ方向ｙ１側に配置されてｙ方向ｙ１側を向く面である。樹脂側面５３４は、ｙ方向ｙ２側に配置されてｙ方向ｙ２側を向く面である。

樹脂側面５３１～５３４は、それぞれ、樹脂主面５１につながり、樹脂主面５１に向かうほど互いに近づくように傾斜する面を備えている。つまり、樹脂部材５のうち、これらの樹脂主面５１につながり傾斜する面に囲まれる部分は、ｘｙ平面での断面積が樹脂主面５１に向かうほど小さくなるテーパ形状である。また、樹脂側面５３１～５３４は、それぞれ、樹脂裏面５２につながり、樹脂裏面５２に向かうほど互いに近づくように傾斜する面を備えている。つまり、樹脂部材５のうち、これらの樹脂主面５１につながり傾斜する面に囲まれる部分は、ｘｙ平面での断面積が樹脂裏面５２に向かうほど小さくなるテーパ形状である。なお、図１～図５に示す樹脂部材５の形状は一例である。樹脂部材５の形状は、例示された形状に限定されない。

次に、半導体装置Ａ１０の製造方法の一例について、図８～図１４を参照して以下に説明する。なお、以下に説明する製造方法は、半導体装置Ａ１０を実現するための一手段であり、これに限定されない。図８は、半導体装置Ａ１０の製造方法の一例を示すフローチャートである。図９～図１４は、半導体装置Ａ１０の製造方法の一例にかかる工程を示す図である。図９～図１４は断面図であり、図４に対応する図である。なお、図９～図１４に示すｘ方向、ｙ方向、およびｚ方向は、図１～図６と同じ方向を示している。

図８に示すように、半導体装置Ａ１０の製造方法は、支持部材形成工程（Ｓ１）、リードフレーム接合工程（Ｓ２）、半導体素子実装工程（Ｓ３）、ワイヤ接続工程（Ｓ４）、樹脂形成工程（Ｓ５）、およびフレーム切断工程（Ｓ６）を有する。

支持部材形成工程（Ｓ１）は、支持部材２を形成する工程である。支持部材形成工程では、まず、絶縁基板９１を準備する（Ｓ１１）。絶縁基板９１は、たとえばセラミックスからなり、ｚ方向において互いに反対側を向く主面９１１および裏面９１２を有する。次いで、導電体層２２になるリードフレーム９２を準備する（Ｓ１２）。リードフレーム９２は、導電体層２２になる部分を含んでおり、さらに複数の導電体層２２がつながるフレームを有する。なお、リードフレーム９２の形状等は、何ら限定されない。

次いで、絶縁基板９１の主面９１１に、リードフレーム９２を接合する（Ｓ１３）。まず、図９に示すように、絶縁基板９１の主面９１１に、接合ペースト９３をたとえば印刷により配置する。接合ペースト９３は、リードフレーム９２が接合される領域に配置される。なお、フィルム状の接合ペーストを絶縁基板９１の主面９１１に貼り付けてもよい。次いで、図１０に示すように、リードフレーム９２を絶縁基板９１の主面９１１に載置し、加熱した後に冷却する。これにより、接合ペースト９３が接合材２９になり、リードフレーム９２が接合材２９を介して絶縁基板９１の主面９１１に接合される。なお、リードフレーム９２に接合ペーストを配置して、絶縁基板９１の主面９１１にリードフレーム９２接合してもよい。

次いで、図１１に示すように、絶縁基板９１の裏面９１２に、裏面金属層２３を形成する（Ｓ１４）。裏面金属層２３は、たとえば無電解めっき処理により形成される。次いで、絶縁基板９１およびリードフレーム９２を切断する（Ｓ１５）。絶縁基板９１が切断されることで絶縁基板２１が形成され、リードフレーム９２が切断されることで、導電体層２２が形成される。したがって、絶縁基板２１の断面と導電体層２２の断面とは面一になり、ｚ方向視において、導電体層２２は、絶縁基板２１からはみ出さず、絶縁基板２１に内包されている。以上により、支持部材２が形成される。

リードフレーム接合工程（Ｓ２）では、まず、各端子３になるリードフレーム９４を準備する。リードフレーム９４は、各端子３になる部分を含んでおり、さらに複数の各端子３がつながるフレームを有する。なお、リードフレーム９４の形状等は、何ら限定されない。次いで導電体層２２の各端子３が接合される位置に導電性の接合ペーストを配置し、図１２に示すように、リードフレーム９４の各端子３になる部分を導電体層２２に接合する。たとえば、リードフレーム９４の検出端子３５になる部分は導電体層２２４に接合される。なお、リードフレーム９４の接合方法は限定されない。

半導体素子実装工程（Ｓ３）では、まず、導電体層２２３の半導体素子１１，１２が配置される領域に、導電性接合ペースト９５を配置する。導電性接合ペースト９５は、たとえばはんだ、銀ペースト、または焼結金属などである。次いで、図１３に示すように、導電性接合ペースト９５に、複数の半導体素子１１および複数の半導体素子１２を付着させ、加熱した後に冷却する。これにより、導電体層２２３と半導体素子１１との間に介在する導電性接合ペースト９５が導電性接合材１１０になり、半導体素子１１が導電性接合材１１０を介して導電体層２２３に接合される。また、導電体層２２３と半導体素子１２との間に介在する導電性接合ペースト９５が導電性接合材１２０になり、半導体素子１２が導電性接合材１２０を介して導電体層２２３に接合される。

ワイヤ接続工程（Ｓ４）では、接続部材４１～４５を接続する。図１４に示すように、接続部材４１が半導体素子１１の第１電極１１１と導電体層２２１とを接続するように形成される。接続部材４３が半導体素子１１の第２電極１１２と導電体層２２２とを接続するように形成される。接続部材４４が半導体素子１１の第１電極１１１と導電体層２２４とを接続するように形成される。接続部材４５が半導体素子１１の第１電極１１１と半導体素子１２のアノード電極１２１とを接続するように形成される。また、図１４に表れていないが、接続部材４２が導電体層２２１と導電体層２２５とに接合される。

樹脂形成工程（Ｓ５）では、たとえばリードフレーム９４の一部、支持部材２の一部、それぞれ複数の半導体素子１１，１２、および複数の接続部材４１～４５を金型によって囲む。次いで、金型によって規定された空間に液状の樹脂材料を注入する。ついで、この樹脂材料を硬化させることにより、樹脂部材５が得られる。

フレーム切断工程（Ｓ６）では、リードフレーム９４のうち樹脂部材５から露出した部位の適所を切断する。これにより、各端子３が互いに分割される。この後は、必要に応じて、各端子３を折り曲げる等の処理を経ることにより、上述した半導体装置Ａ１０が得られる。

次に、半導体装置Ａ１０の作用効果について説明する。

本実施形態によると、半導体装置Ａ１０の支持部材２は、絶縁基板２１の主面２１１に、接合材２９を介して導電体層２２を接合したものである。支持部材２は、金属板にたとえば打ち抜き加工を施したリードフレームを、接合ペースト９３を介して絶縁基板９１の主面９１１に接合し、切断することで形成される。したがって、半導体装置Ａ１０の製造方法は、基板に配置された導電体の層にフォトリソグラフィによって配線パターンを形成する従来の製造方法と比較して、製造工程を簡略化できる。これにより、半導体装置Ａ１０は、従来の半導体装置と比較して、製造に必要な時間を短縮でき、また、製造コストを抑制できる。なお、導電体層２２のｚ方向視の大きさは、半導体素子１１などと比較して十分大きく、図３に示すように、導電体層２２のｚ方向視の形状は単純な形状である。したがって、導電体層２２は、打ち抜き加工によるリードフレームとして十分形成可能である。

また、本実施形態によると、絶縁基板２１の構成材料は、比較的安価なＡｌ₂Ｏ₃である。本実施形態では、各半導体素子１１は、たとえばＳｉを主とする半導体材料を用いて構成されているので、ＳｉＣなどを主とする場合と比較して、発する熱量が小さい。また、絶縁基板２１の裏面２１２には裏面金属層２３が配置され、裏面金属層２３は樹脂部材５から露出している。したがって、半導体装置Ａ１０は、絶縁基板２１の構成材料がＡｌ₂Ｏ₃であっても、半導体素子１１の熱を十分外部に放出できる。これにより、半導体装置Ａ１０は、半導体素子１１の放熱と、絶縁基板２１の材料費の抑制とを両立できる。

なお、本実施形態では、接続部材４１～４５がいずれもボンディングワイヤである場合について説明したが、これに限られない。接続部材４１～４５のいずれかの代わりに、ボンディングワイヤ以外の接続部材（たとえば金属の板状部材または金属リボンなど）が用いられてもよい。たとえば、接続部材４１および接続部材４５に代えて、半導体素子１２のアノード電極１２１、半導体素子１１の第１電極１１１、および導電体層２２１に接合されてこれらを導通させる金属の板状部材が用いられてもよい。

また、本実施形態では、複数の端子３がいずれも導電体層２２に接合されている場合について説明したが、これに限られない。複数の端子３のいずれかは、導電体層２２から離間して絶縁基板２１に接合されてもよい。この場合、当該端子３は、ボンディングワイヤなどの接続部材で導電体層２２に導通接続される。

図１５～図１９は、第１実施形態にかかる支持部材２の変形例を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付して、重複する説明を省略する。

〔第１変形例〕
図１５～図１９は、第１実施形態の第１変形例にかかる半導体装置Ａ１１を説明するための図である。図１５は、半導体装置Ａ１１の部分拡大断面図であり、図６に対応する図である。図１６～図１９は、半導体装置Ａ１１の製造方法の一例にかかる工程を示す図であり、図９～図１１と同様の断面図である。半導体装置Ａ１１は、支持部材２において、絶縁基板２１の主面２１１と接合材２９との間に主面金属層２５が介在している点で、半導体装置Ａ１０と異なる。

主面金属層２５は、絶縁基板２１の主面２１１の導電体層２２が配置される領域に形成されている。主面金属層２５の構成材料は、たとえばＮｉを含む金属である。なお、当該構成材料は限定されない。主面金属層２５は、たとえば無電解めっき処理により形成される。なお、主面金属層２５の形成方法は限定されない。また、本実施形態では、接合材２９は、はんだからなる。なお、接合材２９の構成材料は限定されない。主面金属層２５は、接合材２９と絶縁基板２１との接着性を向上させるために形成される。

半導体装置Ａ１１の製造方法において、支持部材形成工程（Ｓ１）は、半導体装置Ａ１０の製造方法とは異なる方法を採用することができる。当該支持部材形成工程（Ｓ１）におけるステップＳ１１～Ｓ１２は、半導体装置Ａ１０の製造方法と同様である。

次いで、図１６に示すように、絶縁基板９１の主面９１１の全面に、主面金属層９６を形成する。主面金属層９６は、たとえばＮｉを含む金属を用いた無電解めっき処理により形成される。次いで、図１７に示すように、主面金属層９６上にたとえばはんだペースト９７を配置する。はんだペースト９７は、リードフレーム９２が接合される領域に配置される。次いで、図１８に示すように、リードフレーム９２を絶縁基板９１の主面９１１に載置し、加熱した後に冷却する。これにより、はんだペースト９７が接合材２９になり、リードフレーム９２が接合材２９を介して絶縁基板９１の主面９１１に形成された主面金属層９６に接合される。次いで、絶縁基板９１の主面９１１側（ｚ方向ｚ２側）から、ウエットブラスト処理を行う。ウエットブラスト処理は、液体に研磨剤を混合させて全体を均一に撹拌したものを高速に噴射し、対象物に加工を行う処理である。これにより、図１９に示すように、主面金属層９６のうち、リードフレーム９２が接合されていない部分（不要部分）が除去される。リードフレーム９２の厚さ寸法（ｚ方向の寸法）は主面金属層９６の厚さ寸法（ｚ方向の寸法）と比較して十分大きいので、リードフレーム９２に大きな影響を与えることなく、主面金属層９６の不要部分だけが除去される。なお、主面金属層９６の不要部分の除去は、エッチングなど他の方法で行ってもよい。その後の工程（ステップＳ１４～Ｓ１５）は、半導体装置Ａ１０の支持部材形成工程（Ｓ１）と同様である。

図２０～図２２は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付して、重複する説明を省略する。

〔第２実施形態〕
図２０～図２２は、本開示の第２実施形態にかかる半導体装置Ａ２０を説明するための図である。図２０は、半導体装置Ａ２０を示す斜視図であり、図１に対応する図である。図２１は、半導体装置Ａ２０を示す平面図であり、図２に対応する図である。なお、図２１においては、理解の便宜上、天板７０（後述）および樹脂部材５を取り除いた状態を示している。図２２は、図２１のＸＸＩＩ―ＸＸＩＩ線に沿う断面図である。図２２においては、理解の便宜上、天板７０および樹脂部材５を透過して、想像線（二点鎖線）で示している。本実施形態にかかる半導体装置Ａ２０は、ハーフブリッジ型のスイッチング回路である点と、支持部材２がケース７２に収容されている点とで、第１実施形態にかかる半導体装置Ａ１０と異なる。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１実施形態の各部が任意に組み合わせられてもよい。

本実施形態では、半導体装置Ａ２０は、半導体装置Ａ１０と同様に、複数の半導体素子１１、複数の半導体素子１２、支持部材２、電力端子３１，３２、信号端子３３、検出端子３４，３５、複数の接続部材４１～４５、および樹脂部材５を備えている。また、半導体装置Ａ２０は、さらに、複数の半導体素子１３、複数の半導体素子１４、電力端子３６、信号端子３７、検出端子３８，３９，３０、複数の接続部材４６，４７，４８，４９，４０，８１，８２，８３，８４，８５、放熱板７１、およびケース７２を備えている。半導体装置Ａ２０は、図２０および図２１に示すように、２個の電力端子３１を備えており、理解の便宜上、２個の電力端子３１をそれぞれ電力端子３１Ａ，３１Ｂと区別する。

電力端子３１Ａ,３１Ｂは、半導体装置Ａ２０における出力端子である。電力端子３２は、半導体装置Ａ２０における負極側の入力端子（Ｎ端子）である。電力端子３６は、半導体装置Ａ２０における正極側の入力端子（Ｐ端子）である。電力端子３２と電力端子３６との間には、電源電圧が印加される。半導体装置Ａ２０は、複数の半導体素子１１，１３のスイッチング動作によって、電源電圧を交流電圧に変換し、電力端子３１Ａ,３１Ｂから出力する。

放熱板７１は、ｚ方向視矩形状の板状体であり、熱伝導率の高い材料で構成されている。放熱板７１の構成材料は、たとえばＣｕを含む金属である。なお、放熱板７１の表面にＮｉめっきが施されていてもよい。放熱板７１のｚ方向ｚ１側の表面には、必要に応じて、ヒートシンクなどの冷却手段が取り付けられる。

ケース７２は、略直方体形状に形成されている。ケース７２は、たとえばＰＰＳ（ポリフェニレンサルファイド）など、電気絶縁性を有し、かつ耐熱性に優れた合成樹脂から構成される。ケース７２は、ｚ方向視において放熱板７１と略同じ大きさの矩形状である。ケース７２は、放熱板７１のｚ方向ｚ２側の表面に固定された枠部７３と、この枠部７３に固定された天板７０とを備えている。天板７０は、枠部７３のｚ方向ｚ２側を閉鎖し、枠部７３のｚ方向ｚ１側を閉鎖する放熱板７１と対向している。天板７０、放熱板７１、および枠部７３によって、回路収容空間（複数の半導体素子１１～１４および支持部材２などを収容する空間）がケース７２の内部に区画されている。

枠部７３は、図２１に示すように、ｘ方向に離間した一対の側壁７３１，７３２およびｙ方向に離間した一対の側壁７３３，７３４を有する。一対の側壁７３１，７３２はともに、ｚ方向視において、ｙ方向に延びる。側壁７３１は、ｘ方向ｘ１側に位置し、側壁７３２は、ｘ方向ｘ２側に位置する。一対の側壁７３３，７３４はともに、ｚ方向視において、ｘ方向に延びる。側壁７３３は、ｙ方向ｙ１側に位置し、側壁７３４は、ｙ方向ｙ２側に位置する。側壁７３３は、一対の側壁７３１，７３２のｙ方向ｙ１側の各端縁部に繋がり、側壁７３４は、一対の側壁７３１，７３２のｙ方向ｙ２側の各端縁部に繋がる。

側壁７３１の外面には、図２０および図２１に示すように、２つの端子台７７１，７７２が形成されている。端子台７７１のｚ方向ｚ２側の表面には、電力端子３１Ａが配置されており、端子台７７２のｚ方向ｚ２側の表面には、電力端子３１Ｂが配置されている。ｚ方向視において、端子台７７１は、側壁７３１のｙ方向中央に対してｙ２側に配置されており、端子台７７２は、側壁７３１のｙ方向中央に対してｙ１側に配置されている。これらの端子台７７１，７７２は、側壁７３１と一体的に形成されている。

側壁７３２の外面には、図２０および図２１に示すように、２つの端子台７７３，７７４が形成されている。端子台７７３のｚ方向ｚ２側の表面には、電力端子３６が配置されており、端子台７７４のｚ方向ｚ２側の表面には、電力端子３２が配置されている。平面視において、端子台７７３は、側壁７３２のｙ方向中央に対してｙ２側に配置されており、端子台７７４は、側壁７３２のｙ方向中央に対してｙ１側に配置されている。これらの端子台７７３，７７４は、側壁７３２と一体的に形成されている。各端子台７７１～７７４には、図２１に示すように、それぞれナットＮＴがそのネジ穴の中心軸線がｚ方向に一致する姿勢で埋設されている。

側壁７３３には、図２１に示すように、信号端子３３および検出端子３４，３５が取り付けられている。信号端子３３および検出端子３４，３５は、それぞれ一部ずつが、側壁７３３のｚ方向ｚ２側の表面からケース７２の外方（ｚ方向ｚ２側）に突出している。信号端子３３および検出端子３４，３５は、側壁７３３のｘ方向中央とｘ方向ｘ２側端との間において、ｘ方向に間隔をおいて配置されている。

側壁７３４には、図２１に示すように、信号端子３７および検出端子３８，３９，３０が取り付けられている。信号端子３７および検出端子３８，３９，３０は、それぞれ一部ずつが、側壁７３４のｚ方向ｚ２側の表面からケース７２の外方（ｚ方向ｚ２側）に突出している。信号端子３７および検出端子３８，３９は、側壁７３４のｘ方向中央とｘ方向ｘ１側端との間において、ｘ方向に間隔をおいて配置されている。検出端子３０は、側壁７３４のｘ方向ｘ１側の端部に配置されている。

図２１に示すように、枠部７３のｚ方向ｚ２側の表面における４つの角部分にはそれぞれ、凹部７４が形成されている。凹部７４の底壁は、底壁を貫通する取付用貫通孔７５が形成されている。取付用貫通孔７５には、筒状金属部材７６が嵌め込まれた状態で固定されている。放熱板７１には、取付用貫通孔７５に連通する取付用貫通孔（図示略）が形成されている。半導体装置Ａ２０は、ケース７２の取付用貫通孔７５および放熱板７１の取付用貫通孔を挿通する締結具（たとえばボルト）によって、取付対象の所定の固定位置に固定される。これらの取付用貫通孔７５を利用して、上記ヒートシンクなどの冷却手段が取り付けられてもよい。

本実施形態では、樹脂部材５は、ケース７２および放熱板７１により囲まれた空間に充填されている。樹脂部材５は、耐熱性および密着性に優れ、かつ電気絶縁性を有する合成樹脂であることが好ましい。樹脂部材５は、たとえば熱硬化性オルガノポリシロキサンを主成分としたシリコーンゲルである。なお、樹脂部材５の構成材料は限定されない。

本実施形態では、支持部材２は、図２２に示すように、放熱板７１のｚ方向ｚ２側の表面に搭載されており、図２１に示すように、ｚ方向視において、ケース７２の内方（上記回路収容空間）に収容されている。

本実施形態では、導電体層２２は、図２１に示すように、導電体層２２１～２２４に加えて、導電体層２２６，２２７，２２９をさらに含んでいる。導電体層２２１～２２４，２２６，２２７，２２９は、互いに離間している。導電体層２２１～２２４，２２６，２２７，２２９は、ｘ方向に沿って延びる部分を有する。導電体層２２１は、複数の接続部材４１および接続部材４２がそれぞれ接合されている。導電体層２２２は、複数の接続部材４３および接続部材８１がそれぞれ接合されている。導電体層２２３は、複数の半導体素子１１，１２、接続部材４６、および複数の接続部材４９がそれぞれ接合されている。導電体層２２４は、複数の接続部材４４および接続部材８２がそれぞれ接合されている。導電体層２２６は、複数の半導体素子１３，１４および接続部材８５がそれぞれ接合されている。導電体層２２７は、複数の接続部材４７および接続部材８３がそれぞれ接合されている。導電体層２２９は、複数の接続部材４８および接続部材８４がそれぞれ接合されている。

導電体層２２において、導電体層２２１～２２４，２２６，２２７，２２９は、ｙ方向に並んでおり、ｙ方向視において互いに重なる。導電体層２２１～２２４，２２６，２２７，２２９のｙ方向における並びは、特に限定されない。本実施形態では、ｙ方向ｙ１側からｙ方向ｙ２側に向かって、導電体層２２２、導電体層２２４、導電体層２２１、導電体層２２３、導電体層２２６、導電体層２２９、導電体層２２７の順に並んでいる。なお、各導電体層２２１～２２４，２２６，２２７，２２９の配置および形状は、上記したものに限定されず、各端子３の配置位置などに応じて、適宜設計される。

複数の半導体素子１３は、複数の半導体素子１１と同様、スイッチング素子である。各半導体素子１３はそれぞれ、各半導体素子１１と同様に構成されている。各半導体素子１３は、ｚ方向ｚ２側を向く素子主面１３ａ、および、ｚ方向ｚ１側を向く素子裏面１３ｂを有している。また、各半導体素子１３は、第１電極１３１（ソース電極）、第２電極１３２（ゲート電極）、および第３電極１３３（ドレイン電極）を有している。第１電極１３１および第２電極１３２は、素子主面１３ａに配置されている。第３電極１３３は、素子裏面１３ｂに配置されている。各半導体素子１３の第３電極１３３（ドレイン電極）は、導電体層２２６に導通接合されている。第１電極１３１（ソース電極）は、接続部材４９を介して導電体層２２３に導通し、接続部材４８を介して導電体層２２９に導通している。第２電極１３２（ゲート電極）は、接続部材４７を介して導電体層２２７に導通している。

本実施形態では、図２１に示すように、半導体装置Ａ２０は、６個の半導体素子１１と６個の半導体素子１３とを備えている。なお、半導体素子１１，１３の個数は、これに限定されない。複数の半導体素子１１は、導電体層２２３に接合されて、ｘ方向に配列されている。複数の半導体素子１３は、導電体層２２６に接合されて、ｘ方向に配列されている。各半導体素子１３は、半導体装置Ａ２０（スイッチング回路）における上アーム回路を構成し、複数の半導体素子１１が下アーム回路を構成している。

複数の半導体素子１４は、複数の半導体素子１２と同様、ダイオードである。各半導体素子１４はそれぞれ、各半導体素子１２と同様に構成されている。各半導体素子１４は、ｚ方向ｚ２側を向く素子主面１４ａ、および、ｚ方向ｚ１側を向く素子裏面１４ｂを有している。また、各半導体素子１４は、アノード電極１４１およびカソード電極１４２を有している。アノード電極１４１は、素子主面１４ａに配置されている。カソード電極１４２は、素子裏面１４ｂに配置されている。各半導体素子１４は、導電体層２２６に接合されて、各半導体素子１３に対して逆並列に接続されている。各半導体素子１４のカソード電極１４２は、導電体層２２６に導通接合されている。アノード電極１４１は、接続部材４０を介して、各半導体素子１３の第１電極１３１（ソース電極）に導通する。

電力端子３１Ａは、図２１に示すように、先端部３１３Ａ、基部３１４Ａおよび立上部３１５Ａを含む。先端部３１３Ａは、端子台７７１のｚ方向ｚ２側の表面に沿って形成されている。基部３１４Ａは、先端部３１３Ａのｚ方向ｚ１側において、先端部３１３Ａと平行に配置されている。立上部３１５Ａは、先端部３１３Ａのｙ方向ｙ１側端縁部と基部３１４Ａのｙ方向ｙ１側端縁部とを連結している。基部３１４Ａの大部分と立上部３１５Ａとは、側壁７３１および端子台７７１の内部に埋め込まれている。基部３１４Ａのｘ方向ｘ２側端縁部には、ケース７２の内方に向かって突出する櫛歯部３１６Ａが形成されている。櫛歯部３１６Ａは、導電体層２２３に接合されている。

電力端子３１Ｂは、図２１に示すように、先端部３１３Ｂ、基部３１４Ｂおよび立上部３１５Ｂを含む。先端部３１３Ｂは、端子台７７２のｚ方向ｚ２側の表面に沿って形成されている。基部３１４Ｂは、先端部３１３Ｂのｚ方向ｚ１側において、先端部３１３Ｂと平行に配置されている。立上部３１５Ｂは、先端部３１３Ｂのｙ方向ｙ２側端縁部と基部３１４Ｂのｙ方向ｙ２側端縁部とを連結している。基部３１４Ｂの大部分と立上部３１５Ｂとは、側壁７３１および端子台７７２の内部に埋め込まれている。基部３１４Ｂのｘ方向ｘ２側端縁部には、ケース７２の内方に向かって突出する櫛歯部３１６Ｂが形成されている。櫛歯部３１６Ｂは、導電体層２２３に接合されている。

電力端子３６は、図２１に示すように、先端部３６３、基部３６４および立上部３６５を含む。先端部３６３は、端子台７７３のｚ方向ｚ２側の表面に沿って形成されている。基部３６４は、先端部３６３のｚ方向ｚ１側において、先端部３６３と平行に配置されている。立上部３６５は、先端部３６３のｙ方向ｙ１側端縁部と基部３６４のｙ方向ｙ１側端縁部とを連結している。基部３６４の大部分と立上部３６５とは、側壁７３２および端子台７７３の内部に埋め込まれている。基部３６４のｘ方向ｘ１側端縁部には、ケース７２の内方に向かって突出する櫛歯部３６６が形成されている。櫛歯部３６６は、導電体層２２６に接合されている。

電力端子３２は、図２１に示すように、先端部３２３、基部３２４および立上部３２５を含む。先端部３２３は、端子台７７４のｚ方向ｚ２側の表面に沿って形成されている。基部３２４は、先端部３２３のｚ方向ｚ１側において、先端部３２３と平行に配置されている。立上部３２５は、先端部３２３のｙ方向ｙ２側端縁部と基部３２４のｙ方向ｙ２側端縁部とを連結している。基部３２４の大部分と立上部３２５とは、側壁７３２および端子台７７４の内部に埋め込まれている。基部３２４のｘ方向ｘ１側端縁部には、ケース７２の内方に向かって突出する櫛歯部３２６が形成されている。櫛歯部３２６は、導電体層２２１に接合されている。

電力端子３６の先端部３６３には挿通孔３６９が形成され、電力端子３２の先端部３２３には挿通孔３２９が形成され、電力端子３１Ａの先端部３１３Ａには挿通孔３１９Ａが形成され、電力端子３１Ｂの先端部３１３Ｂには挿通孔３１９Ｂが形成されている。これらの挿通孔３６９，３２９，３１９Ａ，３１９Ｂにボルト（図示略）を挿通し、当該ボルトをナットＮＴに嵌めることで、半導体装置Ａ２０は、取付対象側に取り付けられる。これにより、各電力端子３１Ａ，３１Ｂ，３２，３６は、取付対象側に備えられる電源装置や負荷などに、電気的に接続される。

信号端子３３は、ｘ方向視においてクランク状である。図２１に示すように、信号端子３３の基端部は、ケース７２の内方に配置され、信号端子３３の先端部は、側壁７３３のｚ方向ｚ２側の表面からｚ方向ｚ２側に突出している。信号端子３３は、基端部と先端部とを繋ぐ中間部分が、側壁７３３に埋め込まれている。信号端子３３は、基端部に接続部材８１が接合されており、当該接続部材８１を介して、導電体層２２２に導通している。図２１に示す例示においては、接続部材８１は、ボンディングワイヤであるが、金属の板状部材などであってもよい。

各検出端子３４，３５は、ｘ方向視においてクランク状である。図２１に示すように、各検出端子３４，３５の各基端部は、ケース７２の内方に配置され、各検出端子３４，３５の各先端部は、側壁７３３のｚ方向ｚ２側の表面からｚ方向ｚ２側に突出している。各検出端子３４，３５は、各基端部と各先端部とを繋ぐ中間部分が、側壁７３３に埋め込まれている。検出端子３４は、基端部に接続部材４２が接合されており、当該接続部材４２を介して、導電体層２２１に導通する。検出端子３５は、基端部に接続部材８２が接合されており、当該接続部材８２を介して、導電体層２２４に導通している。図２１に示す例示においては、接続部材８２は、ボンディングワイヤであるが、金属の板状部材などであってもよい。

信号端子３７は、ｘ方向視においてクランク状である。図２１に示すように、信号端子３７の基端部は、ケース７２の内方に配置され、信号端子３７の先端部は、側壁７３４のｚ方向ｚ２側の表面からｚ方向ｚ２側に突出している。信号端子３７は、基端部と先端部とを繋ぐ中間部分が、側壁７３４に埋め込まれている。信号端子３７は、基端部に接続部材８３が接合されており、当該接続部材８３を介して、導電体層２２７に導通している。図２１に示す例示においては、接続部材８３は、ボンディングワイヤであるが、金属の板状部材などであってもよい。

各検出端子３８，３９は、ｘ方向視においてクランク状である。図２１に示すように、検出端子３８，３９の各基端部は、ケース７２の内方に配置され、各検出端子３８，３９の 各先端部は、側壁７３４のｚ方向ｚ２側の表面からｚ方向ｚ２側に突出している。各検出端子３８，３９は、各基端部と各先端部とを繋ぐ中間部分が、側壁７３４に埋め込まれている。検出端子３８は、基端部に接続部材４６が接合されており、当該接続部材４６を介して、導電体層２２３に導通している。検出端子３９は、基端部に接続部材８４が接合されており、当該接続部材８４を介して、導電体層２２９に導通している。図２１に示す例示においては、接続部材８４は、ボンディングワイヤであるが、金属の板状部材などであってもよい。

検出端子３０は、ｘ方向視においてクランク状である。図２１に示すように、検出端子３０の基端部は、ケース７２の内方に配置され、検出端子３０の先端部は、側壁７３４のｚ方向ｚ２側の表面からｚ方向ｚ２側に突出している。検出端子３０は、基端部と先端部とを繋ぐ中間部分が、側壁７３４に埋め込まれている。検出端子３０は、基端部に接続部材８５が接合されており、当該接続部材８５を介して、導電体層２２６に導通している。図２１に示す例示においては、接続部材８５は、ボンディングワイヤであるが、金属の板状部材などであってもよい。導電体層２２６が各半導体素子１３の第３電極１３３（ドレイン電極）に導通しているので、検出端子３０は、当該第３電極１３３に導通する。

本実施形態においても、半導体装置Ａ２０の支持部材２は、絶縁基板２１の主面２１１に、接合材２９を介して導電体層２２を接合したものである。支持部材２は、金属板にたとえば打ち抜き加工を施したリードフレームを、接合ペースト９３を介して絶縁基板９１の主面９１１に接合し、切断することで形成される。したがって、半導体装置Ａ２０の製造方法は、基板に配置された導電体の層にフォトリソグラフィによって配線パターンを形成する従来の製造方法と比較して、製造工程を簡略化できる。これにより、半導体装置Ａ２０は、従来の半導体装置と比較して、製造に必要な時間を短縮でき、また、製造コストを抑制できる。

また、本実施形態においても、絶縁基板２１の構成材料はＡｌ₂Ｏ₃である。各半導体素子１１，１３は、たとえばＳｉを主とする半導体材料を用いて構成されているので、ＳｉＣなどを主とする場合と比較して、発する熱量が小さい。また、絶縁基板２１の裏面２１２には裏面金属層２３が配置され、裏面金属層２３は樹脂部材５から露出して、放熱板７１に接している。したがって、半導体装置Ａ２０は、絶縁基板２１の構成材料がＡｌ₂Ｏ₃であっても、半導体素子１１，１３の熱を十分外部に放出できる。これにより、半導体装置Ａ２０は、半導体素子１１，１３の放熱と、絶縁基板２１の材料費の抑制とを両立できる。

本開示にかかる半導体装置および半導体装置の製造方法は、先述した実施形態に限定されるものではない。本開示にかかる半導体装置の各部の具体的な構成、および、本開示にかかる半導体装置の製造方法の各工程の具体的な処理は、種々に設計変更自在である。

〔付記１〕
厚さ方向において互いに反対側を向く基板主面（２１１）および基板裏面（２１２）を有する、絶縁性の基板（２１）と、
前記基板主面に配置された接合材（２９）と、
前記接合材を介して前記基板に接合された導電体層（２２）と、
前記導電体層に導通する複数の半導体素子（１１）と、
を備える半導体装置。
［付記２］
前記厚さ方向視において前記導電体層が前記基板に内包されている、
付記１に記載の半導体装置。
［付記３］
前記基板は、Ａｌ₂Ｏ₃を含む、
付記１または２に記載の半導体装置。
［付記４］
前記接合材の前記厚さ方向の寸法は、５μｍ以上２０μｍ以下である、
付記１ないし３のいずれかに記載の半導体装置。
［付記５］
前記接合材は、金属ペーストを含む、
付記１ないし４のいずれかに記載の半導体装置。
［付記６、第１実施形態第１変形例、図１５］
前記基板主面と前記接合材との間に介在する金属層（２５）をさらに備え、
前記接合材は、はんだを含む、
付記１ないし４のいずれかに記載の半導体装置。
［付記６－１］
前記金属層は、Ｎｉを含む、
付記６に記載の半導体装置。
［付記７］
前記導電体層の前記厚さ方向の寸法は、１００μｍ以上２０００μｍ以下である、
付記１ないし６のいずれかに記載の半導体装置。
［付記８］
前記複数の半導体素子は、複数のスイッチング素子を含んでおり、
前記各スイッチング素子は、前記厚さ方向において互いに反対側を向く素子主面（１１ａ）および素子裏面（１１ｂ）と、前記素子主面に配置された第１電極（１１１）および第２電極（１１２）と、前記素子裏面に配置された第３電極（１１３）と、を備えている、
付記１ないし７のいずれかに記載の半導体装置。
［付記９］
前記導電体層は、
前記各スイッチング素子の前記第１電極に導通する第１導電体層（２２１）と、
前記各スイッチング素子の前記第２電極に導通する第２導電体層（２２２）と、
前記各スイッチング素子の前記第３電極が導通接合されている第３導電体層（２２３）と、
を含んでいる、
付記８に記載の半導体装置。
［付記９－１］
前記導電体層は、前記各スイッチング素子の前記第１電極に導通する第４導電体層（２２４）をさらに含んでいる、
付記９に記載の半導体装置。
〔付記１０〕
前記複数のスイッチング素子は、前記厚さ方向に直交する第１方向に配列され、
前記第１導電体層、前記第２導電体層、および前記第３導電体層は、それぞれ、前記第１方向に沿って延びる部分（２２１ａ，２２２ａ，２２３ａ）を有する、
付記９に記載の半導体装置。
〔付記１１〕
前記複数の半導体素子、前記接合材、および前記導電体層の全体と、前記基板の少なくとも一部とを覆う樹脂部材（５）と、
前記導電体層に導通し、かつ、前記樹脂部材から露出する部分を含む複数の端子（３）と、
をさらに備えている、
付記９または１０に記載の半導体装置。
〔付記１２〕
前記複数の端子は、
前記第１導電体層に導通する第１端子（３２）と、
前記第２導電体層に導通する第２端子（３３）と、
前記第３導電体層に導通する第３端子（３１）と、
を含んでいる、
付記１１に記載の半導体装置。
〔付記１３〕
前記複数の端子は、いずれも、前記導電体層に接合されている、
付記１１または１２に記載の半導体装置。
〔付記１４、第２実施形態、図２１〕
前記基板を収容する絶縁性のケース（７２）をさらに備え、
前記複数の端子のいずれかは、前記ケースに配置されている、
付記１１または１２に記載の半導体装置。
〔付記１５、図９,図１０,図１３〕
厚さ方向において互いに反対側を向く基板主面（９１１）および基板裏面（９１２）を有する絶縁性の基板（９１１）と、リードフレーム（９２）と、を準備する工程と、
接合材（９３）を介して、前記基板に前記リードフレームを接合する工程と、
前記基板および前記リードフレームを切断する工程と、
前記リードフレームの切断により形成された導電体層に半導体素子を接合する工程と、
を備える、半導体装置の製造方法。
［付記１５－１、第１実施形態第１変形例、図１６，図１９］
前記リードフレームを接合する工程の前に、前記基板主面の全面に主面金属層を形成する工程と、
前記リードフレームを接合する工程の後に、前記主面金属層のうち、リードフレームが接合されていない部分を除去する除去工程と、
をさらに備える、
付記１５に記載の、半導体装置の製造方法。
［付記１５－２］
前記除去工程では、ウエットブラスト処理により除去を行う、
付記１５－１に記載の、半導体装置の製造方法。

Ａ１０，Ａ１１，Ａ２０：半導体装置
１１，１２，１３，１４：半導体素子
１１ａ，１２ａ，１３ａ，１４ａ：素子主面
１１ｂ，１２ｂ，１３ｂ，１４ｂ：素子裏面
１１０，１２０：導電性接合材
１１１，１３１：第１電極
１１２，１３２：第２電極
１１３，１３３：第３電極
１２１，１４１：アノード電極
１２２，１４２：カソード電極
２ ：支持部材
２１ ：絶縁基板
２１１ ：主面
２１２ ：裏面
２２，２２１，２２２，２２３，２２４，２２５，２２６，２２７，２２９：導電体層
２２１ａ，２２２ａ，２２３ａ，２２４ａ：帯状部
２２５ａ：接続部材接合部
２２１ｂ，２２２ｂ，２２３ｂ，２２４ｂ，２２５ｂ：端子接合部
２３ ：裏面金属層
２５ ：主面金属層
２９ ：接合材
３ ：端子
３１，３１Ａ，３１Ｂ，３２，３６：電力端子
３３，３７：信号端子
３４，３５，３８，３９，３０：検出端子
３１１，３２１，３３１，３４１，３５１：パッド部
３１２，３２２，３３２，３４２，３５２：端子部
３１３Ａ，３１３Ｂ，３２３，３６３：先端部
３１４Ａ，３１４Ｂ，３２４，３６４：基部
３１５Ａ，３１５Ｂ，３２５，３６５：立上部
３１６Ａ，３１６Ｂ，３２６，３６６：櫛歯部
３１９Ａ，３１９Ｂ，３２９，３６９：挿通孔
４０～４９，８１～８５：接続部材
５ ：樹脂部材
５１ ：樹脂主面
５２ ：樹脂裏面
５３１，５３２，５３３，５３４：樹脂側面
７０ ：天板
７１ ：放熱板
７２ ：ケース
７３ ：枠部
７３１～７３４：側壁
７４ ：凹部
７５ ：取付用貫通孔
７６ ：筒状金属部材
７７１～７７４：端子台
９１ ：絶縁基板
９１１ ：主面
９１２ ：裏面
９２ ：リードフレーム
９３ ：接合ペースト
９４ ：リードフレーム
９５ ：導電性接合ペースト
９６ ：主面金属層
９７ ：はんだペースト
ＤＲ ：ドライブ回路
ＭＣ ：ミラークランプ回路
ＮＴ ：ナット

Claims (15)

1. 厚さ方向において互いに反対側を向く基板主面および基板裏面を有する、絶縁性の基板と、
   前記基板主面に配置された接合材と、
   前記接合材を介して前記基板に接合された導電体層と、
   前記導電体層に導通する複数の半導体素子と、
   を備える半導体装置。
2. 前記厚さ方向視において前記導電体層が前記基板に内包されている、
   請求項１に記載の半導体装置。
3. 前記基板は、Ａｌ₂Ｏ₃を含む、
   請求項１または２に記載の半導体装置。
4. 前記接合材の前記厚さ方向の寸法は、５μｍ以上２０μｍ以下である、
   請求項１ないし３のいずれかに記載の半導体装置。
5. 前記接合材は、金属ペーストを含む、
   請求項１ないし４のいずれかに記載の半導体装置。
6. 前記基板主面と前記接合材との間に介在する金属層をさらに備え、
   前記接合材は、はんだを含む、
   請求項１ないし４のいずれかに記載の半導体装置。
7. 前記導電体層の前記厚さ方向の寸法は、１００μｍ以上２０００μｍ以下である、
   請求項１ないし６のいずれかに記載の半導体装置。
8. 前記複数の半導体素子は、複数のスイッチング素子を含んでおり、
   前記各スイッチング素子は、前記厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子主面に配置された第１電極および第２電極と、前記素子裏面に配置された第３電極と、を備えている、
   請求項１ないし７のいずれかに記載の半導体装置。
9. 前記導電体層は、
   前記各スイッチング素子の前記第１電極に導通する第１導電体層と、
   前記各スイッチング素子の前記第２電極に導通する第２導電体層と、
   前記各スイッチング素子の前記第３電極が導通接合されている第３導電体層と、
   を含んでいる、
   請求項８に記載の半導体装置。
10. 前記複数のスイッチング素子は、前記厚さ方向に直交する第１方向に配列され、
    前記第１導電体層、前記第２導電体層、および前記第３導電体層は、それぞれ、前記第１方向に沿って延びる部分を有する、
    請求項９に記載の半導体装置。
11. 前記複数の半導体素子、前記接合材、および前記導電体層の全体と、前記基板の少なくとも一部とを覆う樹脂部材と、
    前記導電体層に導通し、かつ、前記樹脂部材から露出する部分を含む複数の端子と、
    をさらに備えている、
    請求項９または１０に記載の半導体装置。
12. 前記複数の端子は、
    前記第１導電体層に導通する第１端子と、
    前記第２導電体層に導通する第２端子と、
    前記第３導電体層に導通する第３端子と、
    を含んでいる、
    請求項１１に記載の半導体装置。
13. 前記複数の端子は、いずれも、前記導電体層に接合されている、
    請求項１１または１２に記載の半導体装置。
14. 前記基板を収容する絶縁性のケースをさらに備え、
    前記複数の端子のいずれかは、前記ケースに配置されている、
    請求項１１または１２に記載の半導体装置。
15. 厚さ方向において互いに反対側を向く基板主面および基板裏面を有する絶縁性の基板と、リードフレームと、を準備する工程と、
    接合材を介して、前記基板に前記リードフレームを接合する工程と、
    前記基板および前記リードフレームを切断する工程と、
    前記リードフレームの切断により形成された導電体層に半導体素子を接合する工程と、
    を備える、半導体装置の製造方法。

Images