JP2022177330A - 駆動装置 - Google Patents

Abstract

【課題】レーザダイオードの発光効率を向上させることができる駆動装置を提供する。【解決手段】駆動装置Ａ１は、複数の電子部品と、回路基板とを備えている。複数の電子部品は、レーザダイオードＬＤに駆動電流を供給し、回路基板に実装されている。複数の電子部品は、スイッチング素子Ｑ１と、複数のシャント抵抗Ｒ１と、コンデンサＣ１とを含む。スイッチング素子は、導通状態と遮断状態とが切り替わる。複数のシャント抵抗は、互いに並列に接続され、かつ、各々がレーザダイオードのアノードに直列に接続されている。コンデンサは、レーザダイオードのカソードとスイッチング素子との間に接続されている。複数のシャント抵抗は、ｘ方向に並んでおり、ｘ方向に隣り合う２つのシャント抵抗は、ｘ方向における離間距離が複数のシャント抵抗のいずれかのｘ方向の寸法以上である。【選択図】図１

Description

本開示は、レーザダイオードの駆動制御を行う駆動装置に関する。

光学ドライブの光ピックアップ、コピー機やプリンターなどのＯＡ機器、光ファイバーを用いた通信機器、および、光学式測距装置などに、レーザダイオードが利用されている。レーザダイオードの駆動（発光）には、レーザダイオードに駆動電流を供給する駆動装置が用いられる。たとえば、特許文献１には、従来のレーザダイオードの駆動装置（駆動回路）が開示されている。特許文献１に記載の駆動装置においては、レーザダイオードに直列に接続された抵抗器を備えている。

特開２００２－１６３１４号公報

抵抗器がレーザダイオードに直列に接続されている駆動装置において、レーザダイオードに駆動電流が流れると、抵抗器にもこの駆動電流が流れる。このとき、抵抗器の寄生インダクタンスによって、レーザダイオードの駆動電流が低下する。特に、レーザダイオードを大電流・短パルスで駆動させるほど、寄生インダクタンスによる駆動電流の低下は顕著となる。故に、従来の駆動装置において、レーザダイオードを効率良く発光させる上で、未だ改善の余地があった。

本開示は、上記事情に鑑みて考え出されたものであり、その目的は、レーザダイオードの発光効率を向上させることができる駆動装置を提供することにある。

本開示の駆動装置は、レーザダイオードに駆動電流を供給する複数の電子部品と、前記複数の電子部品が実装された回路基板と、を備えており、前記複数の電子部品は、導通状態と遮断状態とが切り替わるスイッチング素子と、互い並列に接続され、かつ、各々が前記レーザダイオードのアノードに直列に接続された複数の抵抗器と、前記レーザダイオードのカソードと前記スイッチング素子との間に接続されたコンデンサとを含んでおり、前記複数の抵抗器は、前記回路基板の厚さ方向に直交する第１方向に並んでおり、前記複数の抵抗器のうち前記第１方向に隣り合う２つの抵抗器は、前記第１方向における離間距離が前記複数の抵抗器のいずれかの前記第１方向の寸法以上であることを特徴とする。

本開示の駆動装置によれば、レーザダイオードの発光効率を向上させることができる。

駆動装置の回路構成を示す図である。 駆動装置の動作例を示す図である。 駆動装置の動作例を示す図である。 駆動装置のモジュール構成を示す平面図であり、部品レイアウトおよびランドパターンを示している。 図４の一部を拡大した部分拡大図である。 回路基板の配線層（第１層）を示す平面図である。 回路基板の配線層（第２層）を示す平面図である。 回路基板の配線層（第３層）を示す平面図である。 回路基板の配線層（第４層）を示す平面図である。 スイッチング素子を示す平面図である。 シャント抵抗に印加される電圧の時間変化を示した図である。 変形例にかかる駆動装置を示す平面図（レイアウト図）である。 図１２の駆動装置の回路構成図である。 変形例にかかる駆動装置を示す平面図（レイアウト図）である。 図１４の駆動装置の回路構成図である。 変形例にかかる駆動装置を示す平面図（レイアウト図）である。 図１６の駆動装置の回路構成図である。 変形例にかかる駆動装置を示す平面図（レイアウト図）である。 図１８の駆動装置の回路構成図である。

本開示の駆動装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下の説明において、同一あるいは類似の構成要素については、同じ符号を付して、その説明を省略する。

図１～図１０は、本実施形態にかかる駆動装置Ａ１を示している。駆動装置Ａ１は、レーザダイオードＬＤの駆動（レーザ光の照射）を制御する。駆動装置Ａ１は、レーザダイオードＬＤに駆動電流を供給することで、レーザダイオードＬＤを発光させる。

レーザダイオードＬＤは、いわゆるＴＯ－Ｃａｎパッケージ型のレーザモジュールに内蔵されていてもよいし、面実装型のレーザモジュールに内蔵されていてもよい。レーザモジュールのパッケージ構造は、これらに限定されない。ＴＯ－Ｃａｎパッケージ型のレーザモジュールでは、レーザダイオードＬＤの他、フォトダイオードが内蔵されているものとするが、フォトダイオードが内蔵されていなくてもよい。ＴＯ－Ｃａｎパッケージ型のレーザモジュールにおいては、３つのリード端子を備えており、レーザダイオードＬＤのアノードに導通するリード端子と、フォトダイオードのカソードに導通するリード端子と、レーザダイオードＬＤのカソードおよびフォトダイオードのアノードに導通するリード端子とがある。なお、フォトダイオードの接続（アノードとカソードとの接続）は反対であってもよい。ＴＯ－Ｃａｎパッケージ型のレーザモジュールにおいては、リード端子の数が、３つではなく、２つであったり、４つであったりしてもよい。

まず、駆動装置Ａ１の回路構成例について、図１を参照して、説明する。図１は、駆動装置Ａ１を示す回路構成図である。図１に示すように、駆動装置Ａ１は、その回路構成において、スイッチング素子Ｑ１、複数のコンデンサＣ１、複数のシャント抵抗Ｒ１、帰還ダイオードＤ１、ドライブ回路ＤＲ、２つの抵抗器Ｒ２、パルス生成回路ＰＧ、複数のコネクタ端子Ｔ１～Ｔ３、接続端子Ｔ４、および、２つの電源部ＰＳ１，ＰＳ２を備えている。図１においては、駆動装置Ａ１によって駆動制御されるレーザダイオードＬＤを含めている。

スイッチング素子Ｑ１は、図１に示すように、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：電界効果トランジスタ）である。スイッチング素子Ｑ１は、ＭＯＳＦＥＴに限定されず、その他のトランジスタであってもよい。スイッチング素子Ｑ１は、半導体材料から構成される。当該半導体材料は、たとえばＧａＮ（窒化ガリウム）である。当該半導体材料は、ＧａＮに限定されず、Ｓｉ（ケイ素）、ＳｉＣ（炭化ケイ素）、ＧａＡｓ（ヒ化ガリウム）、あるいは、Ｇａ₂Ｏ₃（酸化ガリウム）などであってもよい。

スイッチング素子Ｑ１は、図１に示すように、ドレインが各コンデンサＣ１に接続され、ソースが接地端ＧＮＤに接続され、ゲートがドライブ回路ＤＲに接続されている。接地端ＧＮＤは、基準電位を与える。スイッチング素子Ｑ１は、ドライブ回路ＤＲからゲートに駆動信号が入力され、当該駆動信号に応じて、導通状態と遮断状態とが切り替わる。以下において、導通状態と遮断状態とが切り替わる動作を「スイッチング動作」という場合がある。導通状態は、ドレイン－ソース間に電流が流れる状態であり、遮断状態は、ドレイン－ソース間に電流が流れない状態である。駆動信号は、たとえばオン信号とオフ信号とが交互に切り替わるパルス波である。スイッチング素子Ｑ１は、たとえば、駆動信号がオン信号の時に、導通状態となり、駆動信号がオフ信号の時に、遮断状態となる。スイッチング素子Ｑ１の、ドレインが特許請求の範囲に記載の「第１端子」、ソースが特許請求の範囲に記載の「第２端子」、ゲートが特許請求の範囲に記載の「第３端子」に相当する。

複数のコンデンサＣ１は、図１に示すように、互いに並列に接続されている。各コンデンサＣ１は、第１端Ｃ１１がレーザダイオードＬＤのカソードに接続され、第２端Ｃ１２がスイッチング素子Ｑ１のドレインに接続されている。また、各コンデンサＣ１の第１端Ｃ１１は、帰還ダイオードＤ１のアノードにも接続されている。各コンデンサＣ１（第２端Ｃ１２）は、電源部ＰＳ１に接続されており、電源部ＰＳ１から電源電圧ＶＬＤが印加される。本実施形態では、１０個のコンデンサＣ１が並列接続された場合を説明するが、コンデンサＣ１の数は、これに限定されない。各コンデンサＣ１が、特許請求の範囲に記載の「コンデンサ」に相当する。

複数のシャント抵抗Ｒ１は、図１に示すように、互いに並列に接続されている。各シャント抵抗Ｒ１は、第１端Ｒ１１が帰還ダイオードＤ１のカソードおよびレーザダイオードＬＤのアノードに接続され、第２端Ｒ１２が接地端ＧＮＤに接続されている。本実施形態では、３つのシャント抵抗Ｒ１が並列接続された場合を説明するが、シャント抵抗Ｒ１の数は、これに限定されない。複数のシャント抵抗Ｒ１は、レーザダイオードＬＤの駆動電流をモニターするために接続されている。シャント抵抗Ｒ１によってモニターする電流値は、コネクタ端子Ｔ３から検出可能である。シャント抵抗Ｒ１が、特許請求の範囲に記載の「抵抗器」に相当する。

帰還ダイオードＤ１は、図１に示すように、アノードがレーザダイオードＬＤのカソードに接続され、カソードがレーザダイオードＬＤのアノードに接続されている。また、帰還ダイオードＤ１は、アノードが各コンデンサＣ１の第１端Ｃ１１に接続され、カソードが各シャント抵抗Ｒ１の第１端Ｒ１１に接続されている。帰還ダイオードＤ１は、図１に示すように、アノードが各コンデンサＣ１の第１端Ｃ１１とレーザダイオードＬＤのカソードとの接続点に接続されており、カソードが各シャント抵抗Ｒ１の第１端Ｒ１１とレーザダイオードＬＤのアノードの接続点に接続されている。図１に示す例示においては、帰還ダイオードＤ１として、ＰＮ接合のダイオード（たとえばファーストリカバリダイオード）を用いているが、ショットキーバリアダイオードを用いてもよい。

パルス生成回路ＰＧは、スイッチング素子Ｑ１のスイッチング動作を制御するためのパルス信号を生成する。パルス生成回路ＰＧは、コネクタ端子Ｔ１から制御信号が入力され、当該制御信号に基づき、パルス信号を生成する。パルス生成回路ＰＧは、生成したパルス信号をドライブ回路ＤＲに出力する。本実施形態におけるパルス信号は、たとえば、周波数が１０ｋＨｚ、デューティ比が０．００５％である矩形波である。また、このパルス信号は、パルス幅が５ｎｓｅｃであり、パルスの立上り時間が１ｎｓｅｃである。駆動装置Ａ１においては、レーザダイオードＬＤを５ｎｓｅｃ以下で駆動させるパルス信号が生成される。なお、上記パルス信号の各パラメータは一例であって、これに限定されない。

ドライブ回路ＤＲは、スイッチング素子Ｑ１を駆動させる（スイッチング動作させる）ための駆動信号を生成する。ドライブ回路ＤＲは、パルス生成回路ＰＧからパルス信号が入力され、当該パルス信号に基づき、駆動信号を生成する。駆動信号は、たとえば、パルス信号をスイッチング素子Ｑ１の駆動に必要な電圧まで昇圧した信号である。ドライブ回路ＤＲは、ドライブＩＣ９を含んでおり、駆動信号はこのドライブＩＣ９により生成される。

２つの抵抗器Ｒ２はそれぞれ、図１に示すように、ドライブＩＣ９とスイッチング素子Ｑ１のゲートとの間に接続されている。ドライブＩＣから出力される駆動信号は、いずれかの抵抗器Ｒ２を介して、スイッチング素子Ｑ１のゲートに入力される。各抵抗器Ｒ２は、いわゆるゲート抵抗である。各抵抗器Ｒ２の抵抗値に応じて、スイッチング素子Ｑ１に入力される電流値が設定される。また、各抵抗器Ｒ２は、スイッチング素子Ｑ１のスイッチング速度を制御する。抵抗器Ｒ２が、特許請求の範囲に記載の「電流値設定素子」に相当する。

コネクタ端子Ｔ１は、電源電圧ＶＬＤの入力端子である。コネクタ端子Ｔ１には、駆動装置Ａ１の外部に設けられた直流電源（外部電源）が接続され、この外部電源から電源電圧ＶＬＤが供給される。電源電圧ＶＬＤは、レーザダイオードＬＤの駆動に利用され、たとえば３Ｖ以上１００Ｖ以下である。また、コネクタ端子Ｔ１は、制御信号の入力端子でもある。コネクタ端子Ｔ１は、たとえばプラグ型の端子である。

各コネクタ端子Ｔ２，Ｔ３は、たとえば同軸ケーブルが接続されうるジャック型の端子である。

接続端子Ｔ４は、レーザモジュール（レーザダイオードＬＤ）を接続するための端子である。

電源部ＰＳ１は、図１に示すように、コネクタ端子Ｔ１と複数のコンデンサＣ１との間に接続される。電源部ＰＳ１は、電解コンデンサＣ２、逆流防止ダイオードＤ３、リアクトルＬ１、２つの充電抵抗Ｒ３などを含んでいる。電解コンデンサＣ２は、いわゆるバイパスコンデンサであって、入力される電圧（電源電圧ＶＬＤ）を安定させる。逆流防止ダイオードＤ３は、各コンデンサＣ１側から外部電源（コネクタ端子Ｔ１）側に電流が流れることを防止する。リアクトルＬ１は、入力される電圧を昇圧する。各充電抵抗Ｒ３は、外部電源（コネクタ端子Ｔ１）側から各コンデンサＣ１に向かう電流の電流量を調整する。これらは、適宜必要に応じて接続すればよい。

電源部ＰＳ２は、動作電圧Ｖ１を発生させる。動作電圧Ｖ１は、主にパルス生成回路ＰＧを構成する各電子部品の駆動に利用される。動作電圧Ｖ１は、たとえば３．３Ｖであるが、これに限定されない。

その他、駆動装置Ａ１は、その回路構成において、図１に示すように、複数のテストポイントＴＰ１～ＴＰ６および複数のグラウンドポイントＧＰ１～ＧＰ４を備えている。各テストポイントＴＰ１～ＴＰ６は、信号検出用の端子である。各グラウンドポイントＧＰ１～ＧＰ４は、基準電位に接地される端子である。

次に、駆動装置Ａ１によるレーザダイオードＬＤの駆動制御（発光動作）について、図２および図３を参照して、説明する。図２および図３は、図１に示す駆動装置Ａ１の回路構成から、レーザダイオードＬＤの発光動作における主要な電子部品を抜粋した図である。図２および図３においては、複数のコンデンサＣ１および複数のシャント抵抗Ｒ１をそれぞれ１つずつ示している。また、図２および図３に示す直流電源は、図１に示すコネクタ端子Ｔ１に接続された外部電源と、電源部ＰＳ１とに相当する。図２は、スイッチング素子Ｑ１が遮断状態であるときを示しており、図３は、スイッチング素子Ｑ１が導通状態であるときを示している。

スイッチング素子Ｑ１を遮断状態にすると、図２に示すように、直流電源から各コンデンサＣ１に電流が流れる（破線で示す電流経路参照）。この電流により、各コンデンサＣ１の第２端Ｃ１２に電荷がたまり、各コンデンサＣ１が充電される。このとき、直流電源の電源電圧がＶＬＤとすると、各コンデンサＣ１の第２端Ｃ１２の電位は、電源電圧ＶＬＤとなる。なお、各コンデンサＣ１が満充電になると、この電流は流れなくなる。スイッチング素子Ｑ１が遮断状態のとき、レーザダイオードＬＤには電流が流れず、レーザダイオードＬＤは発光しない。

一方、スイッチング素子Ｑ１を導通状態にすると、図３に示すように、スイッチング素子Ｑ１を介して、各コンデンサＣ１の第２端Ｃ１２が接地端ＧＮＤに導通する。これにより、各コンデンサＣ１に蓄積された電荷がスイッチング素子Ｑ１に流れ込み、各コンデンサＣ１からスイッチング素子Ｑ１を介して接地端ＧＮＤに電流が流れる。そして、接地端ＧＮＤから、各シャント抵抗Ｒ１を介して、レーザダイオードＬＤに順方向電流が流れ、レーザダイオードＬＤが発光する（破線で示す電流経路ＬＰ参照）。なお、各コンデンサＣ１が完全に放電されると、この電流が流れなくなり、レーザダイオードＬＤは発光しなくなる。

次に、駆動装置Ａ１のモジュール構成について、図４～図１１を参照して説明する。説明の便宜上、図４～図１１において、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向と定義する。ｚ方向は、駆動装置Ａ１の厚さ方向である。ｘ方向は、駆動装置Ａ１の平面図（図４参照）における左右方向である。ｙ方向は、駆動装置Ａ１の平面図（図４参照）における上下方向である。また、説明の便宜上、ｘ方向の一方をｘ１方向、ｘ方向の他方をｘ２方向とする。同様に、ｙ方向の一方をｙ１方向、ｙ方向の他方をｙ２方向、ｚ方向の一方をｚ１方向、ｚ方向の他方をｚ２方向とする。ｘ方向が、特許請求の範囲に記載の「第１方向」に相当し、ｙ方向が、特許請求の範囲に記載の「第２方向」に相当する。

駆動装置Ａ１は、そのモジュール構成において、回路基板１０と、複数の電子部品と、複数の端子と、を備えている。複数の電子部品および複数の端子は、図１に示す回路構成における複数の電子部品および複数の端子に対応しており、回路基板１０に実装されている。

図４は、回路基板１０上の部品レイアウトおよびランドパターンを示している。図４においては、複数の電子部品および複数の端子を想像線（二点鎖線）で示している。図５は、図４の一部を拡大した図であって、要部を抜き出している。図４および図５に示す例示では、駆動装置Ａ１は、図１に示す回路構成の接続端子Ｔ４として、２つのソケット端子Ｔ４１，Ｔ４２およびパッド端子Ｔ４３を設けている。なお、接続端子Ｔ４として、２つのソケット端子Ｔ４１，Ｔ４２およびパッド端子Ｔ４３のすべてを設ける必要はなく、いずれか１つを設けていればよい。

まず、駆動装置Ａ１のモジュール構成における回路基板１０について、説明する。

回路基板１０は、図４に示すように、平面視において、略矩形状である。回路基板１０の厚さ方向は、ｚ方向と一致する。回路基板１０は、たとえば、ｘ方向の寸法が７０．０ｍｍであり、ｙ方向の寸法が４５．０ｍｍである。回路基板１０の平面視寸法は、これに限定されず、適宜変更されうる。

回路基板１０は、たとえば積層基板であり、ｚ方向において、互いに絶縁層を介して積層された複数の配線層Ｌｙ１～Ｌｙ４を含んでいる。図６～図９はそれぞれ、各配線層Ｌｙ１～Ｌｙ４を示す平面図である。図６～図９に示すように、配線層Ｌｙ１は配線パターン２１で形成され、配線層Ｌｙ２は配線パターン２２で形成され、配線層Ｌｙ３は配線パターン２３で形成され、配線層Ｌｙ４は配線パターン２４で形成されている。図６～図９において、各配線パターン２１～２４を黒色で塗りつぶしている。

配線層Ｌｙ１は、回路基板１０における第１層であり、最上層である。配線層Ｌｙ１上に、各電子部品が搭載される。配線層Ｌｙ１の上面には、たとえばはんだ層が形成されており、このはんだ層は、部分的にレジスト膜（図示略）で覆われている。このレジスト膜から露出したはんだ層が、図４に示すランドパターンとなる。このランドパターンは、図５に示すように、５つの抵抗用ランド２０を含んでいる。５つの抵抗用ランド２０はそれぞれ、各シャント抵抗Ｒ１が接合されうる。配線層Ｌｙ４は、回路基板１０における第４層であり、最下層である。配線層Ｌｙ４の下面には、たとえば、はんだ層が形成されており、このはんだ層は、部分的にレジスト膜（図示略）で覆われている。各配線層Ｌｙ２，Ｌｙ３は、回路基板１０における中間層である。配線層Ｌｙ２は、回路基板１０における第２層であり、配線層Ｌｙ３は、回路基板１０における第３層である。配線層Ｌｙ２は、ｚ方向において、配線層Ｌｙ１と配線層Ｌｙ３とに挟まれており、配線層Ｌｙ３は、ｚ方向において、配線層Ｌｙ２と配線層Ｌｙ４とに挟まれている。配線層Ｌｙ１が特許請求の範囲に記載の「第１配線層」に相当し、配線層Ｌｙ２が特許請求の範囲に記載の「第２配線層」に相当し、配線層Ｌｙ３が特許請求の範囲に記載の「第３配線層」に相当する。

配線パターン２２（配線層Ｌｙ２）は、基準電位に接地されるＧＮＤ（グラウンド）パターンである。配線パターン２２は、図７に示すように、ベタパターンである。配線パターン２３（配線層Ｌｙ３）は、電源パターンである。配線パターン２３は、図８に示すように、複数の領域に分割されており、各領域で印加される電圧の値が異なる。配線パターン２４（配線層Ｌｙ４）は、主に、基準電位に接地されるＧＮＤパターンである。ただし、配線パターン２４の一部（図９のパターン２４１）は、電源パターンである。

回路基板１０において、複数の配線層Ｌｙ１～Ｌｙ４の各厚さ（ｚ方向寸法）は、たとえば１１５μｍ程度である。駆動装置Ａ１と異なる駆動装置では、一般的に、配線層の厚さがたとえば３５０μｍや７００μｍであるので、駆動装置Ａ１における各配線層Ｌｙ１～Ｌｙ４の厚さは薄い。なお、複数の配線層Ｌｙ１～Ｌｙ４のうち、配線層Ｌｙ１のみ、厚さが１１５μｍ程度で、他の配線層Ｌｙ２～Ｌｙ４の厚さは、一般的な３５０μｍや７００μｍ程度であってもよい。

図４に示すように、回路基板１０には、複数の貫通電極３０が形成されている。複数の貫通電極３０は、回路基板１０をｚ方向に貫通する。複数の配線層Ｌｙ１～Ｌｙ４（複数の配線パターン２１～２４）は、複数の貫通電極３０によって互いに導通する。図４においては、複数の貫通電極３０の一部のみに符号を付けている。

図４に示すように、回路基板１０は、平面視において、複数の貫通電極３０が密に配置された２つの集合領域ＡＧ１，ＡＧ２を含んでいる。各集合領域ＡＧ１，ＡＧ２に配置された各貫通電極３０は、少なくとも配線層Ｌｙ１と配線層Ｌｙ２とを導通させ、配線層Ｌｙ３には導通していない。各集合領域ＡＧ１，ＡＧ２に配置された各貫通電極３０は、さらに配線層Ｌｙ４に導通していてもよいし、配線層Ｌｙ４に導通していなくてもよい。ただし、配線層Ｌｙ４はＧＮＤパターンであり、配線層Ｌｙ４に導通しているほうが好ましい。集合領域ＡＧ１は、シャント抵抗群Ｒ０よりもｙ２方向に位置し、シャント抵抗群Ｒ０に隣接する。集合領域ＡＧ２は、スイッチング素子Ｑ１よりもｙ１方向に位置し、スイッチング素子Ｑ１に隣接する。集合領域ＡＧ１が、特許請求の範囲に記載の「集合領域」に相当する。

図４および図６～図９に示すように、回路基板１０には、平面視における四隅にそれぞれ貫通孔ＨＬが形成されている。各貫通孔ＨＬは、回路基板１０をｚ方向に貫通している。各貫通孔ＨＬは、駆動装置Ａ１を支持部材に固定するために設けられており、ボルトなどの締結具などが挿通されうる。各貫通孔ＨＬは、平面視における中央が、回路基板１０の四隅のそれぞれから、たとえばｘ方向に３．５ｍｍ、ｙ方向に３．５ｍｍの位置にそれぞれ重なるように配置されている。

図４および図５に示すように、回路基板１０は、平面視において、２つの実装領域Ｍ１，Ｍ２を含んでいる。各実装領域Ｍ１，Ｍ２には、レーザモジュール（レーザダイオードＬＤ）が実装されうる。本実施形態においては、各実装領域Ｍ１，Ｍ２には、各ソケット端子Ｔ４１，Ｔ４２が取り付けられており、各ソケット端子Ｔ４１，Ｔ４２を介して、ＴＯ－Ｃａｎパッケージ型のレーザモジュールが実装される。

図５に示すように、各実装領域Ｍ１，Ｍ２には、３つの端子接続部Ｍａ，Ｍｂ，Ｍｃを含んでいる。各端子接続部Ｍａ，Ｍｂ，Ｍｃは、ＴＯ－Ｃａｎパッケージ型のレーザモジュールの各リード端子が接続される。端子接続部Ｍａには、レーザダイオードＬＤのアノードに導通するリード端子が接続される。端子接続部Ｍｂには、フォトダイオードのカソードに導通するリード端子が接続される。端子接続部Ｍｃには、レーザダイオードＬＤのカソードおよびフォトダイオードのアノードに導通するリードが接続される。図５に示す例示においては、実装領域Ｍ１の各端子接続部Ｍａ，Ｍｂ，Ｍｃと実装領域Ｍ２の各端子接続部Ｍａ，Ｍｂ，Ｍｃとは、平面視寸法が異なっているが、同じであってもよい。端子接続部Ｍａが特許請求の範囲に記載の「アノード接続部」に相当し、端子接続部Ｍｃが特許請求の範囲に記載の「カソード接続部」に相当する。ＴＯ－Ｃａｎパッケージ型のレーザモジュールにおいて、リード端子の数が４つの場合、各実装領域Ｍ１，Ｍ２は、４つの端子接続部を含んでいる。また、リード端子の数が２つの場合、各実装領域Ｍ１，Ｍ２は、２つの端子接続部を含む構成であってもよいし、３つ以上の端子接続部を含む構成であってもよい。

図５に示すように、各実装領域Ｍ１，Ｍ２において、端子接続部Ｍａと端子接続部Ｍｃとは、ｙ方向に並んでおり、端子接続部Ｍａは端子接続部Ｍｃよりもｙ１方向に位置する。つまり、レーザモジュールがソケット端子Ｔ４１を介して実装領域Ｍ１に実装された場合、レーザダイオードＬＤのアノードに導通するリード端子と、レーザダイオードＬＤのカソードに導通するリード端子とが、ｙ方向に並び、レーザダイオードＬＤのアノードに導通するリード端子が、レーザダイオードＬＤのカソードに導通するリード端子よりもｙ１方向に位置することになる。このことは、レーザモジュールがソケット端子Ｔ４２を介して実装領域Ｍ２に実装された場合も同様である。

図５に示すように、各実装領域Ｍ１，Ｍ２において、端子接続部Ｍｂと端子接続部Ｍｃとは、ｘ方向に並んでおり、端子接続部Ｍｃは、端子接続部Ｍｂよりもｘ１方向に位置する。反対に、端子接続部Ｍｃが、端子接続部Ｍｂよりもｘ２方向に位置していてもよい。

次いで、駆動装置Ａ１のモジュール構成における複数の電子部品および複数の端子について、説明する。

複数のコンデンサＣ１は、図４および図５に示すように、ｘ方向に並んで配置されている。各コンデンサＣ１は、２つの端子（第１端Ｃ１１および第２端Ｃ１２）がｙ方向に並んでいる。駆動装置Ａ１においては、第２端Ｃ１２が第１端Ｃ１１よりもｙ２方向に位置する。複数のコンデンサＣ１の第１端Ｃ１１同士は、配線層Ｌｙ１の配線パターン２１によって、互いに導通しており、複数のコンデンサＣ１の第２端Ｃ１２同士は、配線層Ｌｙ１の配線パターン２１によって、互いに導通している。各コンデンサＣ１は、たとえばチップタイプであるが、リードタイプであってもよい。複数のコンデンサＣ１は、容量が略同じであり、平面視寸法も略同じである。駆動装置Ａ１のモジュール構成において、複数のコンデンサＣ１によって、コンデンサ群Ｃ０が形成される。

複数のシャント抵抗Ｒ１は、図４および図５に示すように、ｘ方向に並んで配置されている。各シャント抵抗Ｒ１は、２つの端子（第１端Ｒ１１および第２端Ｒ１２）がｙ方向に並んでいる。駆動装置Ａ１においては、第１端Ｒ１１が第２端Ｒ１２よりもｙ２方向に位置する。複数のシャント抵抗Ｒ１の第１端Ｒ１１同士は、配線層Ｌｙ１の配線パターン２１によって、互いに導通しており、複数のシャント抵抗Ｒ１の第２端Ｒ１２同士は、配線層Ｌｙ１の配線パターン２１によって、互いに導通している。各シャント抵抗Ｒ１は、たとえばチップタイプであるが、リードタイプであってもよい。複数のシャント抵抗Ｒ１は、抵抗値が略同じであり、平面視寸法も略同じである。各シャント抵抗Ｒ１は、たとえば、ｘ方向寸法（図５の寸法Ｄｘ）が３．２ｍｍであり、ｙ方向寸法（図５の寸法Ｄｙ）が６．４ｍｍである。各シャント抵抗Ｒ１の平面視寸法はこれに限定されず、一般的に抵抗値が大きいほど、平面視面積は大きくなる。駆動装置Ａ１のモジュール構成において、複数のシャント抵抗Ｒ１によって、シャント抵抗群Ｒ０が形成される。シャント抵抗群Ｒ０が、特許請求の範囲に記載の「抵抗器群」に相当する。

図５に示すように、シャント抵抗群Ｒ０において、ｘ方向に隣り合う２つのシャント抵抗Ｒ１の離間距離ＳＤ１は、所定の大きさ以上である。駆動装置Ａ１では、この所定の大きさは、１つのシャント抵抗Ｒ１のｘ方向寸法Ｄｘである。つまり、ｘ方向に隣り合う２つのシャント抵抗Ｒ１の間には、各シャント抵抗Ｒ１と同じ大きさのシャント抵抗が１つ配置可能である。駆動装置Ａ１では、上記離間距離ＳＤ１は、たとえば５．０ｍｍ程度である。図５に示す例示では、シャント抵抗群Ｒ０におけるｘ方向両端に配置された２つシャント抵抗Ｒ１の間に、３つのシャント抵抗Ｒ１が配置可能な領域があり、この領域のｘ方向中央に１つのシャント抵抗Ｒ１が配置されている。

図５に示すように、駆動装置Ａ１では、３つのシャント抵抗Ｒ１の下、および、ｘ方向に隣り合う２つのシャント抵抗Ｒ１の間にはそれぞれ、抵抗用ランド２０が形成されている。よって、回路基板１０には、ｘ方向に並ぶ５つの抵抗用ランド２０が形成され、このうちの、ｘ方向両端の抵抗用ランド２０とｘ方向中央の抵抗用ランド２０とにシャント抵抗Ｒ１が実装されている。このようにして、離間距離ＳＤ１を、１つのシャント抵抗Ｒ１のｘ方向寸法Ｄｘ以上にしている。

図４および図５に示すように、コンデンサ群Ｃ０とシャント抵抗群Ｒ０とは、ｙ方向に並んでいる。ｙ方向において、コンデンサ群Ｃ０とシャント抵抗群Ｒ０との間には、各実装領域Ｍ１，Ｍ２（各ソケット端子Ｔ４１，Ｔ４２）が配置されている。また、図５に示すように、コンデンサ群Ｃ０のｘ１方向側の端縁は、ｙ方向に見て、シャント抵抗群Ｒ０のうち最もｘ１方向に配置されたシャント抵抗Ｒ１に重なり、コンデンサ群Ｃ０のｘ２方向側の端縁は、ｙ方向に見て、シャント抵抗群Ｒ０のうち最もｘ２方向に配置されたシャント抵抗Ｒ１に重なる。

スイッチング素子Ｑ１は、図４に示すように、ｙ方向において、コンデンサ群Ｃ０と並んでいる。図４に示す例示においては、スイッチング素子Ｑ１は、ｙ方向において、コンデンサ群Ｃ０に隣接している。スイッチング素子Ｑ１は、ｙ方向において、コンデンサ群Ｃ０を基準に、シャント抵抗群Ｒ０とは反対側に位置する。つまり、スイッチング素子Ｑ１は、コンデンサ群Ｃ０よりもｙ２方向に位置する。スイッチング素子Ｑ１は、ｙ方向に見て、コンデンサ群Ｃ０のｘ方向中央に重なる。これにより、スイッチング素子Ｑ１から各コンデンサＣ１への導通経路の差が小さくなる。

スイッチング素子Ｑ１は、駆動装置Ａ１のモジュール構成において、図１０に示すように、ｚ方向下面に複数の電極Ｑ１１，Ｑ１２，Ｑ１３が形成されている。複数の電極Ｑ１１は、スイッチング素子Ｑ１におけるゲート電極である。複数の電極Ｑ１２は、スイッチング素子Ｑ１におけるドレイン電極である。複数の電極Ｑ１３は、スイッチング素子Ｑ１におけるソース電極である。スイッチング素子Ｑ１が回路基板１０に実装された状態においては、平面視において、複数の電極Ｑ１１（ゲート電極）がｘ１方向側の端縁に沿って配置されている。これは、ドライブＩＣ９が、スイッチング素子Ｑ１よりもｘ１方向側に位置しており、ドライブＩＣ９と複数の電極Ｑ１１との距離を短くするためのである。各電極Ｑ１１，Ｑ１２，Ｑ１３の配置は、図１０に示す例示に限定されない。

各抵抗器Ｒ２は、ｘ方向において、ドライブＩＣ９とスイッチング素子Ｑ１との間に配置され、かつ、これらに隣接している。これにより、ドライブＩＣ９（ドライブ回路ＤＲ）から出力され、抵抗器Ｒ２を介して、スイッチング素子Ｑ１のゲートに入力される駆動信号の伝達経路が直線的になる。ドライブＩＣ９とスイッチング素子Ｑ１と各抵抗器Ｒ２とは、ｘ方向に見て、重なる。

２つのソケット端子Ｔ４１，Ｔ４２はそれぞれ、ＴＯ－Ｃａｎパッケージ型（３端子）のレーザモジュールを接続するための端子である。接続するレーザモジュールがＴＯ－Ｃａｎパッケージ型の場合、ソケット端子Ｔ４１あるいはソケット端子Ｔ４２のいずれかにレーザモジュールが接続される。各ソケット端子Ｔ４１，Ｔ４２は、ＴＯ－Ｃａｎパッケージ型のレーザモジュールの各リード端子を挿通可能である。２つのソケット端子Ｔ４１，Ｔ４２は、互いに大きさが異なっており、接続するレーザモジュールの大きさにあわせて、いずれかが選択される。２つのソケット端子Ｔ４１，Ｔ４２の大きさは、互いに異なるものに限定されず、同じであってもよい。ソケット端子Ｔ４１のｙ１方向の隣には、帰還ダイオードＤ１が配置されている。図４および図５に示すように、ソケット端子Ｔ４１は、実装領域Ｍ１に取り付けられており、ソケット端子Ｔ４２は、実装領域Ｍ２に取り付けられている。

パッド端子Ｔ４３は、面実装型のレーザモジュールを接続するための端子である。パッド端子Ｔ４３は、図４および図５に示すように、互い離間した２つのランドパターンを含む。接続するレーザモジュールが面実装型の場合、パッド端子Ｔ４３の各ランドパターンにレーザモジュールが接続される。パッド端子Ｔ４３は、図４に示すように、平面視において、回路基板１０の端縁に沿って配置されている。パッド端子Ｔ４３は、ｙ２方向のランドパターンにレーザダイオードのカソードが接続され、ｙ１方向のランドパターンに、レーザダイオードのアノードが接続される。なお、パッド端子Ｔ４３に、ＴＯ－Ｃａｎパッケージ型のレーザモジュールを接続することも可能である。たとえば、ＴＯ－Ｃａｎパッケージ型のレーザモジュールにおいて、レーザダイオードＬＤのアノードおよびカソードの各リード端子を、はんだなどによって、直接パッド端子Ｔ４３にそれぞれ接合することで、パッド端子Ｔ４３にＴＯ－Ｃａｎパッケージ型のレーザモジュールを接続できる。

図４に示すように、スイッチング素子Ｑ１、ドライブ回路ＤＲ、コンデンサ群Ｃ０（複数のコンデンサＣ１）、シャント抵抗群Ｒ０（複数のシャント抵抗Ｒ１）、帰還ダイオードＤ１、ソケット端子Ｔ４１，Ｔ４２、および、パッド端子Ｔ４３は、ｘ方向において、回路基板１０の中央よりも一方側に配置されている。

複数の電子部品および複数の端子は、回路基板１０に実装されることで、各配線パターン２１～２４によって、適宜導通接続され、図１に示す回路構成となる。

以上のように構成された駆動装置Ａ１の作用・効果は、次の通りである。

駆動装置Ａ１は、複数のシャント抵抗Ｒ１を備えている。複数のシャント抵抗Ｒ１は、互い並列に接続され、かつ、各々がレーザダイオードＬＤに直列に接続されている。この構成によると、複数のシャント抵抗Ｒ１が、互いに並列に接続されているので、レーザダイオードＬＤに供給される駆動電流は、各シャント抵抗Ｒ１に分割される。特に、各シャント抵抗Ｒ１の抵抗値が同じである場合、駆動電流は、各シャント抵抗Ｒ１に均等に分割される。これにより、１つのシャント抵抗Ｒ１に流れる電流が低減されるため、各シャント抵抗Ｒ１に寄生インダクタンス成分による電流低下が抑制される。つまり、駆動装置Ａ１は、レーザダイオードＬＤを効率良く発光させることができる。

駆動装置Ａ１では、複数のシャント抵抗Ｒ１は、ｘ方向に並んでおり、ｘ方向に隣り合う２つのシャント抵抗Ｒ１の離間距離ＳＤ１は、各シャント抵抗Ｒ１のｘ方向寸法Ｄｘ以上である。この構成によると、ｘ方向に隣り合う２つのシャント抵抗Ｒ１における相互インダクタンスを低減できる。これにより、駆動装置Ａ１におけるインダクタンス成分を低減できる。したがって、駆動装置Ａ１は、レーザダイオードＬＤへの駆動電流の低下を抑制でき、レーザダイオードＬＤを効率良く発光させることができる。隣り合う２つのシャント抵抗Ｒ１に発生する相互インダクタンスＭは、Ｍ＝２Ｌ（ｌｎ（２Ｌ／ｄ）－１）×１０^-7で算出される。この式において、Ｌは、各シャント抵抗Ｒ１の長さ（図５のｙ方向寸法Ｄｙに相当）、ｄは、隣り合う２つのシャント抵抗Ｒ１の離間距離（図５の離間距離ＳＤ１に相当）である。また、この式においては、各シャント抵抗Ｒ１の寄生インダクタンスをそれぞれ１ｎＨとしている。この式から、離間距離ｄ（離間距離ＳＤ１）が大きいほど、相互インダクタンスＭが小さくなることが分かる。さらに、相互インダクタンスＭを０に抑えるためには、上記式に基づいて、ｌｎ（２Ｌ／ｄ）－１≦０となる離間距離ｄにするとよい。つまり、離間距離ｄは、ｄ≧（２Ｌ／ｅ）≒０．７４×Ｌにすることが好ましい。ｅは、ネイビア数であり、ｅ＝２．７１８・・・である。

図１１は、各シャント抵抗Ｒ１に印加される電圧（シャント抵抗電圧）の時間変化をシミュレーションした結果を示している。図１１の実線は、駆動装置Ａ１、つまり、ｘ方向に隣り合う２つのシャント抵抗Ｒ１の間を各シャント抵抗Ｒ１のｘ方向寸法Ｄｘ以上にした場合の結果である。図１１の破線は、駆動装置Ａ１と異なる駆動装置（以下、「比較用駆動装置」という）であって、ｘ方向に隣り合う２つのシャント抵抗Ｒ１の間にも各シャント抵抗Ｒ１と同様のシャント抵抗を実装した場合の結果である。なお、図１１に示す各シミュレーション結果は、簡略化したものであり、厳密に示したものではない。

比較用駆動装置では、図１１の破線において、期間Ｔａ’の波形に示すように、シャント抵抗電圧が数回振動している。一方、駆動装置Ａ１では、図１１の実線において、期間Ｔａの波形に示すように、シャント抵抗電圧の振動が抑制されている。これらの振動は、駆動装置Ａ１および比較用駆動装置における各インダクタンスによって発生するものであり、インダクタンス値が高いほど、振動回数が多くなる。したがって、駆動装置Ａ１は、比較用駆動装置よりも、シャント抵抗電圧の振動が抑制されているため、インダクタンス成分が低減されている。また、この振動は、たとえばレーザダイオードＬＤの発光時のちらつきの原因であるため、駆動装置Ａ１は、このちらつきを抑制できる。さらに、駆動装置Ａ１における、１つ目の波の立上りから立下りまでの期間Ｔｂ（図１１の実線の波形参照）は、比較用駆動装置における１つ目の波の立上りから立下りまでの期間Ｔｂ’（図１１の破線の波形参照）よりも短い。つまり、駆動装置Ａ１におけるシャント電圧の変動周期が、比較用駆動装置におけるシャント電圧の変動周期よりも小さくなっている（共振周波数が大きくなっている）。これは、駆動装置Ａ１のインダクタンス成分が、比較用駆動装置のインダクタンス成分よりも低減されているからである。よって、インダクタンス成分を低減させることで、レーザダイオードＬＤの駆動電流を、短パルス化かつ大電流化させることができる。

駆動装置Ａ１は、その回路構成（図１～図３参照）において、直流電源と、レーザダイオードＬＤとの間に各コンデンサＣ１が接続されている。この構成によると、直流電源からの電源電圧が、直接レーザダイオードＬＤに印加されない。したがって、レーザダイオードＬＤにかかる負荷が低減され、レーザダイオードＬＤの故障が抑制される。

駆動装置Ａ１では、複数のコンデンサＣ１、ソケット端子Ｔ４１（あるいはソケット端子Ｔ４２）、および、複数のシャント抵抗Ｒ１がｙ方向にこの順で並んでいる。この構成によると、各シャント抵抗Ｒ１から、レーザダイオードＬＤを介して、各コンデンサＣ１に流れる駆動電流の導通経路を、直線状にできる。これにより、スイッチング素子Ｑ１が導通状態であるときの電流経路ＬＰ（図３参照）における配線の寄生インダクタンスを低減できる。つまり、駆動装置Ａ１におけるインダクタンス成分を低減できるので、駆動装置Ａ１は、レーザダイオードＬＤへの駆動電流の低下を抑制でき、レーザダイオードＬＤを効率良く発光させることができる。

駆動装置Ａ１では、回路基板１０には、レーザモジュール（レーザダイオードＬＤ）を実装する実装領域Ｍ１がある。実装領域Ｍ１は、レーザダイオードＬＤのアノードに接続される端子接続部ＭａおよびレーザダイオードＬＤのカソードに接続される端子接続部Ｍｃを含んでいる。端子接続部Ｍａと端子接続部Ｍｃとは、ｙ方向に並んでおり、ｙ方向において、端子接続部Ｍｃがコンデンサ群Ｃ０側に、端子接続部Ｍａがシャント抵抗群Ｒ０側に配置されている。この構成によると、各シャント抵抗Ｒ１から、レーザダイオードＬＤを介して、各コンデンサＣ１に流れる駆動電流の導通経路をさらに直線状にできる。これにより、スイッチング素子Ｑ１が導通状態であるときの電流経路ＬＰ（図３参照）における配線の寄生インダクタンスを低減できる。したがって、駆動装置Ａ１におけるインダクタンス成分を低減できるので、駆動装置Ａ１は、レーザダイオードＬＤの発光効率を向上させることができる。また、実装領域Ｍ２においても同様である。

駆動装置Ａ１では、スイッチング素子Ｑ１とドライブＩＣ９とがｘ方向に並んでおり、スイッチング素子Ｑ１とドライブＩＣ９との間には、抵抗器Ｒ２のみが配置されている。この構成によると、ドライブＩＣ９とスイッチング素子Ｑ１との距離を短くできるので、ドライブＩＣ９から出力され、スイッチング素子Ｑ１に入力される駆動信号の伝達時間を短くできる。この駆動信号の伝達の短縮は、スイッチング動作の応答性を向上させる。つまり、駆動装置Ａ１は、スイッチング素子Ｑ１のスイッチング動作の応答性を向上できる。なお、よりスイッチング素子Ｑ１のスイッチング特性（スイッチング速度）の向上が要求される場合においては、各抵抗器Ｒ２を設けず、ドライブＩＣ９とスイッチング素子Ｑ１とを隣接させて、ドライブＩＣ９とスイッチング素子Ｑ１との距離をさらに短くしてもよい。

駆動装置Ａ１では、回路基板１０は、複数の貫通電極３０が密に配置された集合領域ＡＧ１，ＡＧ２を含んでいる。集合領域ＡＧ１，ＡＧ２に配置された複数の貫通電極３０は、配線層Ｌｙ１の配線パターン２１と配線層Ｌｙ２の配線パターン２２とに導通する。この構成によると、配線層Ｌｙ１と配線層Ｌｙ２との導電性が良好となる。特に、集合領域ＡＧ１の複数の貫通電極３０は、各シャント抵抗Ｒ１の一端（第２端Ｒ１２）と、ＧＮＤパターン（配線パターン２２）とを導通させ、集合領域ＡＧ２の複数の貫通電極３０は、スイッチング素子Ｑ１のソースと、ＧＮＤパターン（配線パターン２２）とを導通させている。したがって、各シャント抵抗Ｒ１の一端およびスイッチング素子Ｑ１のソースの、基準電位（ＧＮＤ）への接地が強化され、駆動装置Ａ１における各信号の品質改善（たとえばノイズ低減など）、および、上記シャント抵抗電圧の振動（基準電位の揺れ）の低減を図ることができる。

駆動装置Ａ１では、回路基板１０は、複数の配線層Ｌｙ１～Ｌｙ４を含んでいる。複数の配線層Ｌｙ１～Ｌｙ４は、ｚ方向寸法（厚さ）が一般的な厚さ（７００μｍ程度）よりも薄い。この構成によると、複数の貫通電極３０のｚ方向寸法が小さくなる。よって、各貫通電極３０の寄生インダクタンスを低減できる。たとえば、配線層Ｌｙ１から集合領域ＡＧ１に配置された複数の貫通電極３０を介して、配線層Ｌｙ２を通り、そして、集合領域ＡＧ２に配置された複数の貫通電極３０によって、配線層Ｌｙ１に戻ってくる電流経路（図３の電流経路ＬＰに相当）を短くできるので、この電流経路における配線の寄生インダクタンスを低減できる。

本実施形態では、各実装領域Ｍ１，Ｍ２には、各ソケット端子Ｔ４１，Ｔ４２が取り付けられている場合を示したが、これに限定されず、各ソケット端子Ｔ４１，Ｔ４２を取り付けなくてもよい。この場合、ＴＯ－Ｃａｎパッケージ型のレーザモジュールは、たとえばはんだ付けなどによって、各実装領域Ｍ１，Ｍ２に直接実装される。

本実施形態では、３つのシャント抵抗Ｒ１が配置された場合を示したが、シャント抵抗Ｒ１の数はこれに限定されない。たとえば、図１２に示すように、２つのシャント抵抗Ｒ１が配置された構成であってもよい。図１２に示す例示においては、５つの抵抗用ランド２０のうち、ｘ方向両端に位置する抵抗用ランド２０に、シャント抵抗Ｒ１がそれぞれ１つずつ接合されている。図１２に示す駆動装置の回路構成は、図１３で示される。図１３においては、図１に示す回路構成の一部を抜粋している。また、図１４に示すように、２つのシャント抵抗Ｒ１が配置された構成であってもよい。図１４に示す例示においては、５つの抵抗用ランド２０のうち、ｘ方向中央に位置する抵抗用ランド２０の両隣の抵抗用ランド２０に、シャント抵抗Ｒ１がそれぞれ１つずつ接合されている。図１４に示す駆動装置の回路構成は、図１５で示される。図１５においては、図１に示す回路構成の一部を抜粋している。図１２および図１４の各レイアウト図は、図５に対応する。ただし、シャント抵抗Ｒ１が２つの場合、シャント抵抗Ｒ１が３つの場合に比べて、各シャント抵抗Ｒ１の寄生インダクタンスによる電流低下を抑制する効果が小さくなるが、回路基板１０上の実装面積を小さくすることが可能となる。シャント抵抗Ｒ１の数は、駆動装置Ａ１に要求される仕様に応じて、適宜決められる。

本実施形態では、平面視において、ｘ方向に隣り合う２つのシャント抵抗Ｒ１の間に、抵抗用ランド２０が配置された場合を示したが、これに限定されない。たとえば、図１６に示すように、ｘ方向に隣り合う２つのシャント抵抗Ｒ１の間に、抵抗用ランド２０が配置されない構成であってもよい。図１６に示す駆動装置の回路構成は、図１７で示される。図１７においては、図１に示す回路構成の一部を抜粋している。また、図１８に示すように、ｘ方向の隣り合う２つのシャント抵抗Ｒ１の間の抵抗用ランド２０の代わりに、ベタパターン２９が配置された構成であってもよい。この場合、このベタパターン２９を、マイクロストリップラインやコプレーナ線路として設計してもよい。図１８に示す駆動装置の回路構成は、図１９で示される。図１９においては、図１に示す回路構成の一部を抜粋している。図１６および図１８の各レイアウト図は、図５に対応する。

本開示にかかる駆動装置は、上記した実施形態に限定されるものではない。本開示の駆動装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本開示にかかる駆動装置は、以下の付記に関する実施形態を含む。
［付記１］
レーザダイオードに駆動電流を供給する複数の電子部品と、
前記複数の電子部品が実装された回路基板と、
を備えており、
前記複数の電子部品は、導通状態と遮断状態とが切り替わるスイッチング素子と、互い並列に接続され、かつ、各々が前記レーザダイオードのアノードに直列に接続された複数の抵抗器と、前記レーザダイオードのカソードと前記スイッチング素子との間に接続されたコンデンサとを含んでおり、
前記複数の抵抗器は、前記回路基板の厚さ方向に直交する第１方向に並んでおり、
前記複数の抵抗器のうち前記第１方向に隣り合う２つの抵抗器は、前記第１方向における離間距離が前記複数の抵抗器のいずれかの前記第１方向の寸法以上である、ことを特徴とする駆動装置。
［付記２］
前記スイッチング素子は、第１端子、第２端子および第３端子を有するトランジスタであり、前記第３端子に入力される制御信号に応じて、前記導通状態と前記遮断状態とが切り替わる、付記１に記載の駆動装置。
［付記３］
前記複数の抵抗器のいずれかの各第１端は、前記レーザダイオードのアノードに接続され、
前記複数の抵抗器のいずれかの各第２端は、基準電位に接地され、
前記コンデンサの第１端は、前記レーザダイオードのカソードに接続され、
前記コンデンサの第２端は、前記スイッチング素子の前記第１端子に接続され、
前記スイッチング素子の前記第２端子は、前記基準電位に接地されている、付記２に記載の駆動装置。
［付記４］
前記複数の電子部品は、前記制御信号を生成するドライブ回路をさらに含んでおり、
前記ドライブ回路と前記スイッチング素子とは、前記第１方向に並んでいる、付記３に記載の駆動装置。
［付記５］
前記複数の電子部品は、前記ドライブ回路と前記第３端子との間に接続される電流値設定素子をさらに含んでおり、
前記電流値設定素子は、前記回路基板上において、前記ドライブ回路と前記スイッチング素子との間に配置されている、付記４に記載の駆動装置。
［付記６］
電源電圧が供給される入力端子をさらに備えており、
前記コンデンサは、前記入力端子に接続され、前記スイッチング素子が前記遮断状態のときに、前記電源電圧が印加される、付記３ないし付記５のいずれかに記載の駆動装置。
［付記７］
前記回路基板は、前記厚さ方向に見て、前記隣り合う２つの抵抗器の間には、ランドパターンが形成されている、付記１ないし付記６のいずれかに記載の駆動装置。
［付記８］
前記複数の抵抗器によって抵抗器群が形成され、
前記コンデンサと前記抵抗器群とは、前記厚さ方向および前記第１方向に直交する第２方向に並んでいる、付記１ないし付記７のいずれかに記載の駆動装置。
［付記９］
前記回路基板には、前記レーザダイオードを実装する実装領域を含み、
前記実装領域は、前記第１方向に見て、前記コンデンサと前記抵抗器群との間に位置しており、かつ、前記コンデンサと前記抵抗器群とにそれぞれ隣接する、付記８に記載の駆動装置。
［付記１０］
前記実装領域には、前記レーザダイオードのアノードを接続するアノード接続部、および、前記レーザダイオードのカソードを接続するカソード接続部を含み、
前記アノード接続部と前記カソード接続部とは、前記厚さ方向に見て、前記第２方向に並んでいる、付記９に記載の駆動装置。
［付記１１］
前記コンデンサと並列に接続され、かつ、前記抵抗器群と前記第２方向に並ぶ１以上の追加のコンデンサをさらに備えており、
前記コンデンサと前記追加のコンデンサとによって、コンデンサ群が形成されている、付記８ないし付記１０のいずれかに記載の駆動装置。
［付記１２］
前記スイッチング素子は、前記第２方向において、前記コンデンサ群よりも前記抵抗器群が位置する側と反対側に配置されており、かつ、前記コンデンサ群に隣接する、付記１１に記載の駆動装置。
［付記１３］
前記複数の抵抗器は、第１抵抗器および第２抵抗器を含んでおり、
前記第１抵抗器は、前記複数の抵抗器のうち前記第１方向の最も一方側に配置され、
前記第２抵抗器は、前記複数の抵抗器のうち前記第１方向の最も他方側に配置され、
前記コンデンサ群の前記第１方向の一方側の端縁は、前記第２方向に見て、前記第１抵抗器に重なり、前記コンデンサ群の前記第１方向の他方側の端縁は、前記第２方向に見て、前記第２抵抗器に重なる、付記１１または付記１２に記載の駆動装置。
［付記１４］
前記複数の電子部品は、前記第１抵抗器および前記第２抵抗器と並列に接続された第３抵抗器をさらに含んでおり、
前記第３抵抗器は、前記第１方向において、前記第１抵抗器と前記第２抵抗器との間に配置されている、付記１３に記載の駆動装置。
［付記１５］
前記回路基板は、前記厚さ方向に積層され、かつ、互いに絶縁された第１配線層および第２配線層を含んでおり、
前記第１配線層には、前記複数の電子部品が実装され、
前記第２配線層は、基準電位に接地されている、付記８ないし付記１４のいずれかに記載の駆動装置。
［付記１６］
前記回路基板は、前記厚さ方向に見て、複数の貫通電極が集合した集合領域を含んでおり、
前記複数の貫通電極は、前記第１配線層と前記第２配線層との間に形成された絶縁層を貫通し、かつ、前記第１配線層と前記第２配線層とを導通させ、
前記集合領域は、前記第２方向において、前記抵抗器群よりも、前記コンデンサが位置する側と反対側に配置されている、付記１５に記載の駆動装置。
［付記１７］
前記回路基板は、前記厚さ方向において、前記第２配線層よりも前記第１配線層と反対側に配置され、かつ、電源パターンが形成された第３配線層をさらに含んでいる、付記１５または付記１６に記載の駆動装置。

Ａ１ ：駆動装置
ＬＤ ：レーザダイオード
Ｒ０ ：シャント抵抗群
Ｒ１ ：シャント抵抗
Ｒ１１ ：第１端
Ｒ１２ ：第２端
Ｃ０ ：コンデンサ群
Ｃ１ ：コンデンサ
Ｃ１１ ：第１端
Ｃ１２ ：第２端
Ｄ１ ：帰還ダイオード
Ｑ１ ：スイッチング素子
Ｑ１１，Ｑ１２，Ｑ１３：電極
ＤＲ ：ドライブ回路
９ ：ドライブＩＣ
Ｒ２ ：抵抗器
ＧＮＤ ：接地端
ＰＧ ：パルス生成回路
ＰＳ１ ：電源部
Ｃ２ ：電解コンデンサ
Ｌ１ ：リアクトル
Ｄ３ ：逆流防止ダイオード
Ｒ３ ：充電抵抗
ＰＳ２ ：電源部
Ｔ１～Ｔ３：コネクタ端子
Ｔ４ ：接続端子
Ｔ４１，Ｔ４２：ソケット端子
Ｔ４３ ：パッド端子
ＬＰ ：電流経路
１０ ：回路基板
Ｌｙ１～Ｌｙ４：配線層
２０ ：抵抗用ランド
２１～２４：配線パターン
２９ ：ベタパターン
３０ ：貫通電極
２４１ ：パターン
ＨＬ ：貫通孔
ＡＧ１，ＡＧ２：集合領域
Ｍ１，Ｍ２：実装領域
Ｍａ，Ｍｂ，Ｍｃ：端子接続部

Claims (17)

1. レーザダイオードに駆動電流を供給する複数の電子部品と、
   前記複数の電子部品が実装された回路基板と、
   を備えており、
   前記複数の電子部品は、導通状態と遮断状態とが切り替わるスイッチング素子と、互い並列に接続され、かつ、各々が前記レーザダイオードのアノードに直列に接続された複数の抵抗器と、前記レーザダイオードのカソードと前記スイッチング素子との間に接続されたコンデンサとを含んでおり、
   前記複数の抵抗器は、前記回路基板の厚さ方向に直交する第１方向に並んでおり、
   前記複数の抵抗器のうち前記第１方向に隣り合う２つの抵抗器は、前記第１方向における離間距離が前記複数の抵抗器のいずれかの前記第１方向の寸法以上である、
   ことを特徴とする駆動装置。
2. 前記スイッチング素子は、第１端子、第２端子および第３端子を有するトランジスタであり、前記第３端子に入力される制御信号に応じて、前記導通状態と前記遮断状態とが切り替わる、
   請求項１に記載の駆動装置。
3. 前記複数の抵抗器のいずれかの各第１端は、前記レーザダイオードのアノードに接続され、
   前記複数の抵抗器のいずれかの各第２端は、基準電位に接地され、
   前記コンデンサの第１端は、前記レーザダイオードのカソードに接続され、
   前記コンデンサの第２端は、前記スイッチング素子の前記第１端子に接続され、
   前記スイッチング素子の前記第２端子は、前記基準電位に接地されている、
   請求項２に記載の駆動装置。
4. 前記複数の電子部品は、前記制御信号を生成するドライブ回路をさらに含んでおり、
   前記ドライブ回路と前記スイッチング素子とは、前記第１方向に並んでいる、
   請求項３に記載の駆動装置。
5. 前記複数の電子部品は、前記ドライブ回路と前記第３端子との間に接続される電流値設定素子をさらに含んでおり、
   前記電流値設定素子は、前記回路基板上において、前記ドライブ回路と前記スイッチング素子との間に配置されている、
   請求項４に記載の駆動装置。
6. 電源電圧が供給される入力端子をさらに備えており、
   前記コンデンサは、前記入力端子に接続され、前記スイッチング素子が前記遮断状態のときに、前記電源電圧が印加される、
   請求項３ないし請求項５のいずれか一項に記載の駆動装置。
7. 前記回路基板は、前記厚さ方向に見て、前記隣り合う２つの抵抗器の間には、ランドパターンが形成されている、
   請求項１ないし請求項６のいずれか一項に記載の駆動装置。
8. 前記複数の抵抗器によって抵抗器群が形成され、
   前記コンデンサと前記抵抗器群とは、前記厚さ方向および前記第１方向に直交する第２方向に並んでいる、
   請求項１ないし請求項７のいずれか一項に記載の駆動装置。
9. 前記回路基板には、前記レーザダイオードを実装する実装領域を含み、
   前記実装領域は、前記第１方向に見て、前記コンデンサと前記抵抗器群との間に位置しており、かつ、前記コンデンサと前記抵抗器群とにそれぞれ隣接する、
   請求項８に記載の駆動装置。
10. 前記実装領域には、前記レーザダイオードのアノードを接続するアノード接続部、および、前記レーザダイオードのカソードを接続するカソード接続部を含み、
    前記アノード接続部と前記カソード接続部とは、前記厚さ方向に見て、前記第２方向に並んでいる、
    請求項９に記載の駆動装置。
11. 前記コンデンサと並列に接続され、かつ、前記抵抗器群と前記第２方向に並ぶ１以上の追加のコンデンサをさらに備えており、
    前記コンデンサと前記追加のコンデンサとによって、コンデンサ群が形成されている、
    請求項８ないし請求項１０のいずれか一項に記載の駆動装置。
12. 前記スイッチング素子は、前記第２方向において、前記コンデンサ群よりも前記抵抗器群が位置する側と反対側に配置されており、かつ、前記コンデンサ群に隣接する、
    請求項１１に記載の駆動装置。
13. 前記複数の抵抗器は、第１抵抗器および第２抵抗器を含んでおり、
    前記第１抵抗器は、前記複数の抵抗器のうち前記第１方向の最も一方側に配置され、
    前記第２抵抗器は、前記複数の抵抗器のうち前記第１方向の最も他方側に配置され、
    前記コンデンサ群の前記第１方向の一方側の端縁は、前記第２方向に見て、前記第１抵抗器に重なり、前記コンデンサ群の前記第１方向の他方側の端縁は、前記第２方向に見て、前記第２抵抗器に重なる、
    請求項１１または請求項１２に記載の駆動装置。
14. 前記複数の電子部品は、前記第１抵抗器および前記第２抵抗器と並列に接続された第３抵抗器をさらに含んでおり、
    前記第３抵抗器は、前記第１方向において、前記第１抵抗器と前記第２抵抗器との間に配置されている、
    請求項１３に記載の駆動装置。
15. 前記回路基板は、前記厚さ方向に積層され、かつ、互いに絶縁された第１配線層および第２配線層を含んでおり、
    前記第１配線層には、前記複数の電子部品が実装され、
    前記第２配線層は、基準電位に接地されている、
    請求項８ないし請求項１４のいずれか一項に記載の駆動装置。
16. 前記回路基板は、前記厚さ方向に見て、複数の貫通電極が集合した集合領域を含んでおり、
    前記複数の貫通電極は、前記第１配線層と前記第２配線層との間に形成された絶縁層を貫通し、かつ、前記第１配線層と前記第２配線層とを導通させ、
    前記集合領域は、前記第２方向において、前記抵抗器群よりも、前記コンデンサが位置する側と反対側に配置されている、
    請求項１５に記載の駆動装置。
17. 前記回路基板は、前記厚さ方向において、前記第２配線層よりも前記第１配線層と反対側に配置され、かつ、電源パターンが形成された第３配線層をさらに含んでいる、
    請求項１５または請求項１６に記載の駆動装置。

Images