CN118073293A - 功率半导体模块以及生产功率半导体模块的方法 - Google Patents

功率半导体模块以及生产功率半导体模块的方法 Download PDF

Info

Publication number
CN118073293A
CN118073293A CN202311498135.0A CN202311498135A CN118073293A CN 118073293 A CN118073293 A CN 118073293A CN 202311498135 A CN202311498135 A CN 202311498135A CN 118073293 A CN118073293 A CN 118073293A
Authority
CN
China
Prior art keywords
metallization layer
insulating material
electrically insulating
power semiconductor
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311498135.0A
Other languages
English (en)
Inventor
马国伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN118073293A publication Critical patent/CN118073293A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种功率半导体模块以及生产功率半导体模块的方法。一种功率半导体模块包括：衬底，该衬底包括电绝缘材料、位于电绝缘材料的前侧处的第一金属化层、以及位于电绝缘材料的背侧处的第二金属化层；功率电子电路的第一功率半导体管芯；电绝缘材料中的开口，该开口从电绝缘材料暴露第二金属化层的部分；以及电导体，该电导体设置在开口中并且连接到第二金属化层的被开口暴露的部分。第一功率半导体管芯附接到位于电绝缘材料的前侧处的第一金属化层，或者嵌入电绝缘材料中。电导体实现了用于位于电绝缘材料的背侧处的第二金属化层的电接触点。描述了额外的功率半导体模块和生产的方法。

Description

功率半导体模块以及生产功率半导体模块的方法
背景技术
功率电子应用中使用的功率半导体装置典型地以高电压、高频率和高速度进行开关。这样的功率半导体装置典型地安装在散热器上，在散热器与功率半导体装置之间插入有电隔离层。虽然通常使用许多不同形式的封装、安装和隔离，但是电隔离层应当薄且具有良好的热导率，以确保从功率半导体装置到散热器的充分的热传递。当功率半导体装置安装在散热器上且其间具有电隔离层时，有效地形成了电容器，其中每个功率半导体装置充当电容器的一个端子，并且散热器充当另一端子。位于功率半导体装置与散热器之间的薄的电隔离层充当电容器电介质。该电容器在噪声分析中通常被称为耦合或杂散电容器。
耦合/杂散电容器在功率半导体开关装置的开关电压波形与散热器之间形成电容性耦合的路径。由于散热器通常通过导线直接接地或者通过电容器间接接地，因此形成了以下完整的信号路径：从AC功率输入到功率转换级，然后从功率半导体开关装置到散热器，然后从散热器到地，并且最后回到AC输入接地。该信号路径致使来自功率半导体开关装置的共模噪声流到AC接地，并且导致共模(CM)电磁干扰(EMI)。有不同方法来减轻CM-EMI问题。
例如，包括共模电感器和共模电容器的共模滤波器(也被称为Y电容器)可以插入在AC源与电源转换级之间，从而为噪声提供高阻抗路径以到达AC源，并且在AC输入与AC接地之间提供低阻抗分流路径。这样的共模滤波器的CM噪声抑制的效果取决于Y电容器在相关频率范围与噪声源阻抗相比的阻抗，以及其他因素。由于传导发射和辐射发射的国际电磁兼容性(EMC)标准分别覆盖高达30MHz和1GHz的频率，因此Y电容器的高频阻抗，尤其是由于内部等效串联电感(ESL)和外部互连杂散电感所引起的，是重要的关注点。
Y电容器已经直接围绕功率半导体装置和散热器连接在DC链路的电源与AC接地之间，以降低互连杂散电感。然而，由于缺少到散热器的适当的连接点，因此这样的Y电容器连接方法的性能通常是欠优的。
因此，对于在功率电子应用中使用并且电容性耦合到散热器的功率半导体装置，需要一种改进的Y电容器连接方法。
发明内容
根据一种功率半导体模块的实施例，该功率半导体模块包括：衬底，该衬底包括电绝缘材料、位于电绝缘材料的前侧处的第一金属化层、以及位于电绝缘材料的背侧处的第二金属化层；功率电子电路的第一功率半导体管芯；电绝缘材料中的开口，该开口从电绝缘材料暴露第二金属化层的部分；以及电导体，该电导体设置在开口中并连接到第二金属化层的被开口暴露的部分，其中，第一功率半导体管芯附接到位于电绝缘材料的前侧处的第一金属化层，或者嵌入电绝缘材料中，其中，电导体实现了用于位于电绝缘材料的背侧处的第二金属化层的电接触点。
根据一种功率半导体模块的另一实施例，该功率半导体模块包括：衬底，该衬底包括电绝缘材料、位于电绝缘材料的前侧处的第一金属化层、以及位于电绝缘材料的背侧处的第二金属化层；半桥的第一功率半导体管芯；半桥的第二功率半导体管芯；电绝缘材料中的开口，该开口从电绝缘材料暴露第二金属化层的部分；以及电导体，该电导体设置在开口中，并且连接到第二金属化层的被开口暴露的部分，其中，电导体包括导电过孔，该导电过孔延伸穿过电绝缘材料，并且将第二金属化层的被开口暴露的部分连接到第一金属化层的第一岛状物(island)，其中，第一功率半导体管芯附接到第一金属化层的形成半桥的正DC端子的第二岛状物，其中，第一金属化层的第三岛状物形成半桥的负DC端子，其中，第二功率半导体管芯附接到第一金属化层的形成半桥的AC端子的第四岛状物。
根据一种生产功率半导体模块的方法的实施例，该方法包括：提供衬底，该衬底包括电绝缘材料、位于电绝缘材料的前侧处的第一金属化层、以及位于电绝缘材料的背侧处的第二金属化层；将功率电子电路的第一功率半导体管芯附接到位于电绝缘材料的前侧处的第一金属化层，或者将第一功率半导体管芯嵌入电绝缘材料中；在电绝缘材料中形成开口，该开口从电绝缘材料暴露第二金属化层的部分；以及在开口中形成电导体，该电导体连接到第二金属化层的被开口暴露的部分，电导体实现了用于位于电绝缘材料的背侧处的第二金属化层的电接触点。
本领域技术人员在阅读以下具体实施方式并查看附图后，将认识到额外的特征和优点。
附图说明
附图中的元件不一定相对于彼此成比例。类似的附图标记指代对应的相似部分。除非它们相互排斥，否则各种所示实施例的特征可以组合。在附图中描绘了实施例，并且在以下描述中详细描述了实施例。
图1A示出了用于功率电子电路并且具有Y电容器连接特征的功率半导体模块的示意图。
图1B示出了安装到散热器上以供分析的功率半导体模块的示意图。
图2A至图2C示出了根据实施例的功率半导体模块的不同视图。
图3A至图3C示出了根据另一实施例的功率半导体模块的不同视图。
图4A至图4D示出了生产Y电容器连接特征的方法。
图5示出了生产Y电容器连接特征的另一实施例。
图6A至图6D示出了生产Y电容器连接特征的另一方法。
图7示出了生产Y电容器连接特征的另一实施例。
图8A至图8C示出了根据另一实施例的功率半导体模块的不同视图。
具体实施方式
本文中描述的实施例提供了一种用于将Y电容器连接到地并降低Y电容器的互连杂散电感的方法，在高频率(例如，在30MHz到1GHz或更高的范围内)下产生较低的阻抗，并且提供了对被包括在功率半导体模块中的开关装置的噪声源的改进的CM-EMI抑制。被包括在功率半导体模块中的开关装置可以集成在同一管芯(芯片)中或被提供作为封装的分立部件。在任一情况下，本文中描述的Y电容器连接方法可以与用于开关装置的各种类型的(载体)衬底(例如直接接合铜(DBC)衬底、活性金属钎焊(AMB)衬底、绝缘金属衬底(IMS)等)一起使用。
例如，在DBC或AMB衬底的情况下，在基底陶瓷材料中形成导电过孔，用于衬底的底(接地平面)侧与开关装置所附接到的顶(电路)侧之间的连接。在IMS衬底的情况下，在衬底的电介质层中形成开口，用于连接基底板/接地平面与衬底的电路层。
在提供了基于衬底的接地连接的情况下，一个或多个Y电容器可以电连接到衬底的电路侧，从而降低每个Y电容器的互连杂散电感。在一些情况下，(多个)Y电容器可以集成在模块中，并且在衬底的电路侧连接在接地连接与DC链路之间。在其他情况下，引脚可以附接到位于衬底的电路侧的每个Y电容器的连接点，以用于连接位于功率半导体模块外部的每个Y电容器。
接下来参考图描述的是利用Y电容器连接方法的功率半导体模块、相关的生产方法以及包括功率半导体模块的功率电子电路的示例性实施例。
图1A示出了用于功率电子电路(例如，DC/AC逆变器、DC/DC转换器、AC/DC整流器、AC/AC转换器、多相逆变器、H桥等)的功率半导体模块100的示意图。图1B示出了安装到散热器102上以供分析的功率半导体模块100。
功率半导体模块100被示为包括半桥，该半桥由串联耦合在正DC链路电压+VE与负DC链路电压-VE之间的高侧开关装置Q1和低侧开关装置Q2形成。半桥的AC端子“AC”形成功率电子电路的相位。开关装置Q1、Q2在图1中被示为IGBT(绝缘栅极双极晶体管)，但是更一般地，可以是在功率电子电路中使用的任何类型的功率开关装置，例如MOSFET(金属氧化物半导体场效应晶体管)、HEMT(高电子迁移率晶体管)、JFET(结型场效应晶体管)等。取决于功率电子电路的类型，功率半导体模块100可以包括单一半桥或多于一个半桥、全桥等。
至少一个Y电容器CY用于将寄生(共模)接地电流ICM分流。例如，Y电容器CY-可以连接在负DC链路电压-VE与每个半桥的模块接地(GND)之间，并且被设计成过滤掉共模噪声。另一Y电容器CY+可以连接在正DC链路电压+VE与每个半桥的模块接地(GND)之间，并且被设计成过滤掉共模噪声。
在图1B中，在没有Y电容器CY的情况下，共模(寄生)接地电流由下式给出：
ICM＝VCM/(ZAG+ZHG) (1)
其中，ZAG是功率模块AC端子到模块接地(GND)电容CAG的阻抗，并且ZHG是模块散热器102到机壳接地电容CHG的阻抗。
在具有Y电容器CY的情况下，共模接地电流变成：
ICM＝VCM*ZCY/{(ZAG+ZCY)*(ZAG//ZCY+ZHG)} (2)
其中，VCM是共模电压，并且ZCY是每个Y电容器CY的阻抗。在图1B中，CHG代表功率半导体模块100与机壳接地之间的电容，其中功率半导体模块安装到散热器102。
为了使共模接地电流ICM最小化，Y电容器阻抗ZCY在所关注的频率范围应当尽可能得低。通过将Y电容器CY的杂散电感最小化，使得被定义为ZCY/ZAG的品质因数尽可能得低。模块AC端子到模块AC GND的耦合阻抗ZAG是纯电容性的，并且等于1/ωC，其中C＝εA/t，其中，A是具有电容性耦合的重叠面积，并且ε和t分别是电绝缘材料202的介电常数和厚度。
随着频率增加，每个Y电容器CY的杂散电感在阻抗ZCY中占首要地位。使用本文中描述的Y电容器连接方法，通过将模块衬底的顶(电路)侧与衬底的处于AC接地电位的底侧之间的Y电容器连接距离最小化，来使每个Y电容器CY的杂散电感最小化，因而增强EMI分流性能。接下来描述Y电容器连接方法的各种实施例。
图2A至图2C示出了根据实施例的Y电容器连接方法的不同视图。图2A示出了功率半导体模块100的示意图，图2B示出了功率半导体模块100的俯视平面图，并且图2C示出了功率半导体模块100的侧视透视图。
功率半导体模块100包括衬底200，衬底200具有电绝缘材料202、位于电绝缘材料202的前侧206处的第一金属化层204、以及位于电绝缘材料202的背侧210处的第二金属化层208。例如，衬底200可以是直接接合铜(DBC)衬底、活性金属钎焊(AMB)衬底或者绝缘金属衬底(IMS)。在另一示例中，衬底200可以是层合结构，例如印刷电路板(PCB)。
衬底200的电绝缘材料202中的开口212从电绝缘材料202暴露第二金属化层208的部分。电导体214设置在开口212中，并且连接到第二金属化层208的被开口212暴露的部分。在图2A至图2C中，电导体214连接到第一金属化层204的岛状物216。开口212、电导体214和岛状物216的多个实例是可能的。
电导体214可以被实施为引脚或导电过孔。在引脚的情况下，电导体214通过压配或焊接接头连接到第一金属化层204的岛状物216。在导电过孔的情况下，电导体214通过镀覆和/或沉积连接到第一金属化层204的岛状物216。在任一情况下，电导体214实现了用于位于电绝缘材料202的背侧210处的第二金属化层208的电接触点。
在图2A至图2C中，电导体214被实施为导电过孔，该导电过孔延伸穿过衬底200的电绝缘材料202并且将第二金属化层208的被电绝缘材料202中的开口212暴露的部分连接到第一金属化层204的对应的岛状物216。
第一金属化层204形成衬底100的电路侧，而第二金属化层208形成AC接地平面。在用于功率电子电路的半桥装置的情况下，第一金属化层204可以被图案化成具有用于正DC链路电压+VE的岛状物218、用于负DC链路电压-VE的岛状物220以及用于AC端子“AC”的岛状物222。在半桥的示例中，第一金属化层204的电导体214所连接到的岛状物216是位于衬底100的电路侧处的模块接地岛状物。取决于功率电子电路的类型，第一金属化层204可以具有额外的岛状物。
设置在衬底200的电绝缘材料202中的开口212中的电导体214实现了用于位于电绝缘材料202的背侧210处的第二金属化层208的电接触点。在半桥的情况下，例如，第二金属化层208典型地处于AC接地(GND)电位，这表示电导体214将AC接地引至电绝缘材料202的前侧206，从而使模块衬底200的顶(电路)侧与衬底200的底侧之间的Y电容器连接距离最小化，因而增强了EMI分流性能。据此，第一Y电容器CY-可以在与衬底200的厚度对应的非常短的距离内连接在负DC链路电压-VE与模块接地之间。类似地，第二Y电容器CY+可以在相同的短距离内连接在正DC链路电压+VE与模块接地之间。可以针对用于实施所关注的功率电子电路的每个功率半导体模块100，实施Y电容器连接方法。
功率半导体模块100包括附接到衬底200或嵌入衬底200中的至少第一半导体管芯224。第一功率半导体管芯224形成功率电子电路的由功率半导体模块100完全或部分实施的部分。第一功率半导体管芯224在DBC、AMB或IMS衬底的情况下可以附接到位于电绝缘材料202的前侧206处的第一金属化层204，或者在层合衬底的情况下嵌入电绝缘材料202中。
图2A至图2C示出了被实施为DBC、AMB或IMS衬底的衬底200，其中第一功率半导体管芯224附接到位于电绝缘材料202的前侧206处的第一金属化层204。在单片集成芯片设计的情况下，第一功率半导体管芯224可以包括(例如)半桥的高侧开关装置Q1和低侧开关装置Q2两者、以及诸如对应的栅极驱动器等的可能的额外的部件。
在分立装置的情况下，第一功率半导体管芯224可以包括半桥的高侧开关装置Q1，并且可以附接到第一金属化层204的正DC链路电压岛状物218。第二功率半导体管芯226包括半桥的低侧开关装置Q2，并且附接到第一金属化层204的AC端子岛状物222。
功率半导体管芯224、226可以采用竖直结构来构造，因为漏极(或集电极)端子位于两个管芯224、226的背侧处并且附接到第一金属化层204的对应的岛状物218、222，而源极(或发射极)端子位于管芯224、226的前侧处并且通过电导体228(例如导线接合、导线带、金属夹具等)电连接到第一金属化层204的对应的岛状物218、222，以完成例如用于半桥的电路连接。为了易于说明和理解Y电容器连接方法，在图2A至图2C中未示出管芯栅极端子以及到第一金属化层204的对应的电连接。
在单片集成装置或分立装置的情况下，第一Y电容器CY-可以在衬底100的电路侧连接在第一金属化层204的模块接地岛状物216与负DC链路电压岛状物220之间。第二Y电容器CY+可以在衬底100的电路侧连接在第一金属化层204的模块接地岛状物216与正DC链路电压岛状物218之间。引脚230可以附接到第一金属化层204的DC链路电压岛状物218、220和AC相位端子岛状物222，从而为功率半导体模块100提供外部电接触点。
图3A至图3C示出了根据另一实施例的Y电容器连接方法的不同视图。图3A示出了功率半导体模块100的示意图，图3B示出了功率半导体模块100的俯视平面图，并且图3C示出了功率半导体模块100的侧视透视图。
图3A至图3C中所示的实施例类似于图2A至图2C中所示的实施例。不同的是，在功率半导体模块100中不包括Y电容器。替代地，引脚300附接到第一金属化层204的模块接地岛状物216，并且被配置用于Y电容器的外部附接。多于一个引脚300可以附接到第一金属化层204的模块接地岛状物216，并且为促进多于一个Y电容器的外部连接，开口212、电导体214和模块接地岛状物216的多个实例是可能的，。
图4A至图4D示出了生产电导体214的方法的实施例，电导体214实现了用于位于衬底200的电绝缘材料202的背侧210处的第二金属化层208的电接触点。根据该实施例，衬底200是DBC衬底或AMB衬底。
图4A示出了在管芯附接之前的衬底200。衬底200具有电绝缘材料202、位于电绝缘材料202的前侧206处的第一金属化层204(例如Cu、Al等的层)、以及位于电绝缘材料202的背侧210处的第二金属化层208(例如Cu、Al等的层)。
图4B示出了在电绝缘材料202中形成开口212期间的衬底200。在一个实施例中，通过激光钻出400延伸穿过第一金属化层204的模块接地岛状物216、电绝缘材料202以及第二金属化层208的孔402，来形成电绝缘材料202中的开口212。可以基于用于第一金属化层204和第二金属化层208的金属或金属合金的类型(例如，Cu、Al等)以及用于电绝缘材料202的材料的类型(例如，陶瓷)来选择激光能量和波长。
图4C示出了在电绝缘材料202中形成开口212之后的衬底200。
图4D示出了在电绝缘材料202中的开口212中形成电导体214之后的衬底。如本文中先前所描述的，电导体214连接到第二金属化层208的被电绝缘材料202中的开口212暴露的部分，并且实现了用于位于电绝缘材料的背侧210处的第二金属化层208的电接触点。在一个实施例中，通过将铜沉积在延伸穿过第一金属化层204的模块接地岛状物216、电绝缘材料202以及第二金属化层208的孔402的侧壁404上，来形成电导体214。所沉积的铜可以完全填充孔402，或者孔402的中心部分406可以保持未填充。
通过将负Y电容器CY-的一个端子附接到第一金属化层204的模块接地岛状物216并且将另一端子附接到第一金属化层204的负DC链路电压岛状物220，如图4D中所示的衬底200可以用于图2A至图2C中所示的功率模块100的实施例中。正Y电容器CY+的一个端子可以附接到第一金属化层204的模块接地岛状物216，并且另一端子可以附接到第一金属化层204的正DC链路电压岛状物218。
图5示出了在至少一个引脚300附接到第一金属化层204的模块接地岛状物216之后的图4D中的衬底200。例如，如图3A至图3C所示，每个引脚300被配置用于将Y电容器CY-和/或CY+外部附接到功率半导体模块100。
图6A至图6D示出了生产电导体214的方法的实施例，电导体214实现了用于位于衬底200的电绝缘材料202的背侧210处的第二金属化层208的电接触点。根据该实施例，衬底200是IMS衬底。例如，第二金属化层208可以是金属(例如，Al、Cu等)基底板，电绝缘材料202可以是形成在基底板上的电介质层，并且第一金属化层204可以是形成在电介质层上的Cu的层。
图6A示出了在管芯附接之前的衬底200。第一金属化层204的模块接地岛状物216尚待在图6A中形成。在第一金属化层204的正DC链路电压岛状物218与负DC链路电压岛状物220之间存在间隙600。模块接地岛状物216将形成在间隙600中，作为用于形成电导体214的工艺的部分，电导体214为位于衬底200的前侧处的第二金属化层208提供电连接点。
图6B示出了在电绝缘材料202中形成开口212之后的衬底200。开口212可以通过蚀刻、激光钻孔等形成，并且与第一金属化层204中的间隙600对准。
图6C示出了在电绝缘材料202中的开口212中形成电导体214之后的衬底200。在一个实施例中，通过将铜或任何其他类型的金属结构602沉积在开口212中以及沉积到间隙600的区域中的电绝缘材料202的前侧206上，使得沉积的金属结构602不接触第一金属化层204的正DC链路电压岛状物218和负DC链路电压岛状物220，从而形成电导体214。沉积的金属结构602的延伸到电绝缘材料202的前侧206上的部分对应于图2A至图2C以及图3A至图3C中所示的模块接地岛状物216。
图6D示出了在至少一个引脚300附接到沉积的金属结构602的延伸到电绝缘材料202的前侧206上的部分之后的衬底200。每个引脚300背离电绝缘材料202，并且被配置用于将Y电容器CY-和/或CY+外部附接到功率半导体模块100。
图7示出了生产电导体214的替代性实施例，电导体214在衬底200的背侧连接到第二金属化层208并且在衬底200的电路侧连接到第一金属化层204的模块接地岛状物216。根据该实施例，至少一个引脚604通过位于电绝缘材料202中的开口212贯穿第二金属化层208，并且突出超过间隙600的区域中的第一金属化层204，使得引脚604不接触第一金属化层204。每个引脚604被配置用于将Y电容器CY-和/或CY+外部附接到功率半导体模块100。
图8A至图8C示出了根据另一实施例的Y电容器连接方法的不同视图。图8A示出了功率半导体模块100的示意图，图8B示出了功率半导体模块100的俯视平面图，并且图8C示出了功率半导体模块100的沿图8B中的标记为A-A’的线的横截面图。
高侧开关装置Q1和低侧开关装置Q2在图8A中被示为功率MOSFET，其中，高侧功率MOSFET Q1的漏极(D)电连接正DC链路电压+VE，低侧功率MOSFET Q2的源极(S)电连接负DC链路电压-VE，并且高侧功率MOSFET Q1的源极与低侧功率MOSFET Q2的漏极电连接以形成半桥的AC相位端子“AC”。高侧开关装置Q1和低侧开关装置Q2替代地可以是IGBT、HEMT、JFET等。
在图8A至图8C中，衬底200是层合结构500，例如PCB。包括高侧开关装置Q1的第一功率半导体管芯224以及包括低侧开关装置Q2的第二功率半导体管芯226嵌入层合结构500的电绝缘材料202中。层合结构500在图8C中被示为具有多个层502的绝缘材料(例如FR-4等的玻璃增强环氧树脂层合材料)的多层PCB。功率连接路径可以由电镀的过孔504以及沉积或层合在绝缘材料的层502上的图案化的金属层506形成。在图8B中的横截面图中仅示出了功率连接路径。
尽管本公开不限于此，但是以下编号的示例展示了本公开的一个或多个方面。
示例1：一种功率半导体模块，包括：衬底，该衬底包括电绝缘材料、位于电绝缘材料的前侧处的第一金属化层、以及位于电绝缘材料的背侧处的第二金属化层；功率电子电路的第一功率半导体管芯；电绝缘材料中的开口，该开口从电绝缘材料暴露第二金属化层的部分；以及电导体，该电导体设置在开口中，并且连接到第二金属化层的被开口暴露的部分，其中，第一功率半导体管芯附接到位于电绝缘材料的前侧处的第一金属化层，或者嵌入电绝缘材料中，其中，电导体实现了用于位于电绝缘材料的背侧处的第二金属化层的电接触点。
示例2：根据示例1的功率半导体模块，其中，电导体包括导电过孔，该导电过孔延伸穿过电绝缘材料，并且将第二金属化层的被开口暴露的部分连接到第一金属化层的第一岛状物。
示例3：根据示例2的功率半导体模块，其中，第一功率半导体管芯附接到第一金属化层的第二岛状物，其中，功率电子电路是包括半桥的功率转换器，其中，第一功率半导体管芯形成半桥的开关，其中，第一金属化层的第二岛状物形成半桥的正DC端子或AC端子，并且其中，第一金属化层的第三岛状物形成半桥的负DC端子。
示例4：根据示例3的功率半导体模块，还包括：连接在第一金属化层的第一岛状物与第三岛状物之间的Y电容器。
示例5：根据示例3的功率半导体模块，还包括：功率电子电路的第二功率半导体管芯，第二功率半导体管芯附接到第一金属化层的第四岛状物，其中，第一功率半导体管芯形成半桥的高侧开关，其中，第二功率半导体管芯形成半桥的低侧开关，其中，第一金属化层的第二岛状物形成半桥的正DC端子，其中，第一金属化层的第四岛状物形成半桥的AC端子。
示例6：根据示例5的功率半导体模块，还包括：连接在第一金属化层的第一岛状物与第三岛状物之间的第一Y电容器。
示例7：根据示例6的功率半导体模块，还包括：连接在第一金属化层的第一岛状物与第二岛状物之间的第二Y电容器。
示例8：根据示例2的功率半导体模块，还包括：连接在第一金属化层的第一岛状物与第一金属化层的第二岛状物之间的Y电容器，其中，第一金属化层的第二岛状物处于与第一岛状物不同的电位。
示例9：根据示例2的功率半导体模块，还包括：附接到第一金属化层的第一岛状物的引脚，其中，引脚被配置用于一个或多个Y电容器的外部附接。
示例10：根据示例1至9中的任何一项的功率半导体模块，其中，电绝缘材料中的开口与第一金属化层中的间隙对准，并且其中，电导体包括金属结构，该金属结构填充电绝缘材料中的开口并且延伸到间隙的区域中的电绝缘材料的前侧上，使得金属结构不接触第一金属化层。
示例11：根据示例10的功率半导体模块，还包括：附接到金属结构的背离电绝缘材料的一侧的引脚，其中，引脚被配置用于一个或多个Y电容器的外部附接。
示例12：根据示例10的功率半导体模块，还包括：连接在金属结构与第一金属化层的岛状物之间的Y电容器，其中，金属结构处于与第一金属化层的岛状物不同的电位。
示例13：根据示例1至9中的任何一项的功率半导体模块，其中，电绝缘材料中的开口与第一金属化层中的间隙对准，并且其中，电导体包括引脚，该引脚通过电绝缘材料中的开口贯穿第二金属化层，并且突出超过间隙的区域中的第一金属化层，使得引脚不接触第一金属化层，并且其中，引脚被配置用于一个或多个Y电容器的外部附接。
示例14：根据示例1至13中的任何一项的功率半导体模块，其中，衬底是直接接合铜(DBC)衬底、活性金属钎焊(AMB)衬底或者绝缘金属衬底(IMS)，并且其中，第一功率半导体管芯附接到位于电绝缘材料的前侧处的第一金属化层。
示例15：根据示例1至13中的任何一项的功率半导体模块，其中，衬底是层合结构，并且其中，第一功率半导体管芯嵌入层合结构的电绝缘材料中。
示例16：一种功率半导体模块，包括：衬底，该衬底包括电绝缘材料、位于电绝缘材料的前侧处的第一金属化层、以及位于电绝缘材料的背侧处的第二金属化层；半桥的第一功率半导体管芯；半桥的第二功率半导体管芯；电绝缘材料中的开口，该开口从电绝缘材料暴露第二金属化层的部分；以及电导体，该电导体设置在开口中，并且连接到第二金属化层的被开口暴露的部分，其中，电导体包括导电过孔，该导电过孔延伸穿过电绝缘材料，并且将第二金属化层的被开口暴露的部分连接到第一金属化层的第一岛状物，其中，第一功率半导体管芯附接到第一金属化层的形成半桥的正DC端子的第二岛状物，其中，第一金属化层的第三岛状物形成半桥的负DC端子，其中，第二功率半导体管芯附接到第一金属化层的形成半桥的AC端子的第四岛状物。
示例17：根据示例16的功率半导体模块，还包括：连接在第一金属化层的第一岛状物与第三岛状物之间的第一Y电容器。
示例18：根据示例17或18的功率半导体模块，还包括：连接在第一金属化层的第一岛状物与第二岛状物之间的第二Y电容器。
示例19：一种生产功率半导体模块的方法，包括：提供衬底，该衬底包括电绝缘材料、位于电绝缘材料的前侧处的第一金属化层、以及位于电绝缘材料的背侧处的第二金属化层；将功率电子电路的第一功率半导体管芯附接到位于电绝缘材料的前侧处的第一金属化层，或者将第一功率半导体管芯嵌入电绝缘材料中；在电绝缘材料中形成开口，该开口从电绝缘材料暴露第二金属化层的部分；以及在开口中形成电导体，该电导体连接到第二金属化层的被开口暴露的部分，电导体实现了用于位于电绝缘材料的背侧处的第二金属化层的电接触点。
示例20：根据示例19的方法，其中，在电绝缘材料中形成开口包括：激光钻出孔，该孔延伸穿过第一金属化层的第一岛状物、电绝缘材料、以及第二金属化层，并且其中，形成电导体包括：将铜沉积在孔的侧壁上。
示例21：根据示例20的方法，还包括：将引脚附接到第一金属化层的第一岛状物，其中，引脚被配置用于一个或多个Y电容器的外部附接。
示例22：根据19至21中的任何一项的方法，其中，电绝缘材料中的开口与第一金属化层中的间隙对准，并且其中，形成电导体包括：将铜沉积在开口中并且沉积到间隙的区域中的电绝缘材料的前侧上，使得所沉积的铜不接触第一金属化层。
示例23：根据示例22的方法，还包括：将引脚附接到所沉积的铜的背离电绝缘材料的一侧，其中，引脚被配置用于Y电容器的外部附接。
如本文中所使用的，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，其指示所陈述的元件或特征的存在，但是不排除额外的元件或特征。除非上下文另外明确指出，否则冠词“一”和“所述”旨在包括复数和单数。
除非另外明确指出，否则表述“和/或”应当被解释为包括所有可能的联合的和分离的组合。例如，表述“和/或”应当被解释为表示仅A、仅B、或者A和B两者。除非另外明确指出，否则表述“……中的至少一个”应当以与“和/或”相同的方式来解释，例如，表述“A和B中的至少一个”应当被解释为表示仅A、仅B、或A和B两者。
应当理解，除非另外特别指出，否则本文所述的各种实施例的特征可以彼此组合。
尽管本文已经示出和描述了特定实施例，但是本领域普通技术人员将理解，各种替代的和/或等效的实施方式可以代替所示出和描述的特定实施例，而不脱离本发明的范围。本申请旨在覆盖本文中讨论的特定实施例的任何改编或变型。因此，旨在使本发明仅由权利要求及其等同物限制。

Claims (23)

1.一种功率半导体模块，包括：
衬底，所述衬底包括电绝缘材料、位于所述电绝缘材料的前侧处的第一金属化层、以及位于所述电绝缘材料的背侧处的第二金属化层；
功率电子电路的第一功率半导体管芯；
所述电绝缘材料中的开口，所述开口从所述电绝缘材料暴露所述第二金属化层的部分；以及
电导体，所述电导体设置在所述开口中，并且连接到所述第二金属化层的被所述开口暴露的所述部分，
其中，所述第一功率半导体管芯附接到位于所述电绝缘材料的所述前侧处的所述第一金属化层，或者嵌入所述电绝缘材料中，
其中，所述电导体实现了用于位于所述电绝缘材料的所述背侧处的所述第二金属化层的电接触点。
2.根据权利要求1所述的功率半导体模块，其中，所述电导体包括导电过孔，所述导电过孔延伸穿过所述电绝缘材料，并且将所述第二金属化层的被所述开口暴露的所述部分连接到所述第一金属化层的第一岛状物。
3.根据权利要求2所述的功率半导体模块，其中，所述第一功率半导体管芯附接到所述第一金属化层的第二岛状物，其中，所述功率电子电路是包括半桥的功率转换器，其中，所述第一功率半导体管芯形成所述半桥的开关，其中，所述第一金属化层的所述第二岛状物形成所述半桥的正DC端子或AC端子，并且其中，所述第一金属化层的第三岛状物形成所述半桥的负DC端子。
4.根据权利要求3所述的功率半导体模块，还包括：
连接在所述第一金属化层的所述第一岛状物与所述第三岛状物之间的Y电容器。
5.根据权利要求3所述的功率半导体模块，还包括：
所述功率电子电路的第二功率半导体管芯，所述第二功率半导体管芯附接到所述第一金属化层的第四岛状物，
其中，所述第一功率半导体管芯形成所述半桥的高侧开关，
其中，所述第二功率半导体管芯形成所述半桥的低侧开关，
其中，所述第一金属化层的所述第二岛状物形成所述半桥的所述正DC端子，
其中，所述第一金属化层的所述第四岛状物形成所述半桥的所述AC端子。
6.根据权利要求5所述的功率半导体模块，还包括：
连接在所述第一金属化层的所述第一岛状物与所述第三岛状物之间的第一Y电容器。
7.根据权利要求6所述的功率半导体模块，还包括：
连接在所述第一金属化层的所述第一岛状物与所述第二岛状物之间的第二Y电容器。
8.根据权利要求2所述的功率半导体模块，还包括：
连接在所述第一金属化层的所述第一岛状物与所述第一金属化层的第二岛状物之间的Y电容器，其中，所述第一金属化层的所述第二岛状物处于与所述第一岛状物不同的电位。
9.根据权利要求2所述的功率半导体模块，还包括：
附接到所述第一金属化层的所述第一岛状物的引脚，
其中，所述引脚被配置用于一个或多个Y电容器的外部附接。
10.根据权利要求1所述的功率半导体模块，其中，所述电绝缘材料中的所述开口与所述第一金属化层中的间隙对准，并且其中，所述电导体包括金属结构，所述金属结构填充所述电绝缘材料中的所述开口并且延伸到所述间隙的区域中的所述电绝缘材料的所述前侧上，使得所述金属结构不接触所述第一金属化层。
11.根据权利要求10所述的功率半导体模块，还包括：
附接到所述金属结构的背离所述电绝缘材料的一侧的引脚，
其中，所述引脚被配置用于一个或多个Y电容器的外部附接。
12.根据权利要求10所述的功率半导体模块，还包括：
连接在所述金属结构与所述第一金属化层的岛状物之间的Y电容器，
其中，所述金属结构处于与所述第一金属化层的所述岛状物不同的电位。
13.根据权利要求1所述的功率半导体模块，其中，所述电绝缘材料中的所述开口与所述第一金属化层中的间隙对准，并且其中，所述电导体包括引脚，所述引脚通过所述电绝缘材料中的所述开口贯穿所述第二金属化层，并且突出超过所述间隙的区域中的所述第一金属化层，使得所述引脚不接触所述第一金属化层，并且其中，所述引脚被配置用于一个或多个Y电容器的外部附接。
14.根据权利要求1所述的功率半导体模块，其中，所述衬底是直接接合铜(DBC)衬底、活性金属钎焊(AMB)衬底或者绝缘金属衬底(IMS)，并且其中，所述第一功率半导体管芯附接到位于所述电绝缘材料的所述前侧处的所述第一金属化层。
15.根据权利要求1所述的功率半导体模块，其中，所述衬底是层合结构，并且其中，所述第一功率半导体管芯嵌入所述层合结构的所述电绝缘材料中。
16.一种功率半导体模块，包括：
衬底，所述衬底包括电绝缘材料、位于所述电绝缘材料的前侧处的第一金属化层、以及位于所述电绝缘材料的背侧处的第二金属化层；
半桥的第一功率半导体管芯；
所述半桥的第二功率半导体管芯；
所述电绝缘材料中的开口，所述开口从所述电绝缘材料暴露所述第二金属化层的部分；以及
电导体，所述电导体设置在所述开口中，并且连接到所述第二金属化层的被所述开口暴露的所述部分，
其中，所述电导体包括导电过孔，所述导电过孔延伸穿过所述电绝缘材料，并且将所述第二金属化层的被所述开口暴露的所述部分连接到所述第一金属化层的第一岛状物，
其中，所述第一功率半导体管芯附接到所述第一金属化层的形成所述半桥的正DC端子的第二岛状物，
其中，所述第一金属化层的第三岛状物形成所述半桥的负DC端子，
其中，所述第二功率半导体管芯附接到所述第一金属化层的形成所述半桥的AC端子的第四岛状物。
17.根据权利要求16所述的功率半导体模块，还包括：
连接在所述第一金属化层的所述第一岛状物与所述第三岛状物之间的第一Y电容器。
18.根据权利要求17所述的功率半导体模块，还包括：
连接在所述第一金属化层的所述第一岛状物与所述第二岛状物之间的第二Y电容器。
19.一种生产功率半导体模块的方法，所述方法包括：
提供衬底，所述衬底包括电绝缘材料、位于所述电绝缘材料的前侧处的第一金属化层、以及位于所述电绝缘材料的背侧处的第二金属化层；
将功率电子电路的第一功率半导体管芯附接到位于所述电绝缘材料的所述前侧处的所述第一金属化层，或者将所述第一功率半导体管芯嵌入所述电绝缘材料中；
在所述电绝缘材料中形成开口，所述开口从所述电绝缘材料暴露所述第二金属化层的部分；以及
在所述开口中形成电导体，所述电导体连接到所述第二金属化层的被所述开口暴露的所述部分，所述电导体实现了用于位于所述电绝缘材料的所述背侧处的所述第二金属化层的电接触点。
20.根据权利要求19所述的方法，
其中，在所述电绝缘材料中形成所述开口包括：激光钻出孔，所述孔延伸穿过所述第一金属化层的第一岛状物、所述电绝缘材料、以及所述第二金属化层，并且
其中，形成所述电导体包括：将铜沉积在所述孔的侧壁上。
21.根据权利要求20所述的方法，还包括：
将引脚附接到所述第一金属化层的所述第一岛状物，
其中，所述引脚被配置用于一个或多个Y电容器的外部附接。
22.根据权利要求19所述的方法，
其中，所述电绝缘材料中的所述开口与所述第一金属化层中的间隙对准，并且
其中，形成所述电导体包括：将铜沉积在所述开口中并且沉积到所述间隙的区域中的所述电绝缘材料的所述前侧上，使得所沉积的铜不接触所述第一金属化层。
23.根据权利要求22所述的方法，还包括：
将引脚附接到所沉积的铜的背离所述电绝缘材料的一侧，
其中，所述引脚被配置用于一个或多个Y电容器的外部附接。
CN202311498135.0A 2022-11-22 2023-11-10 功率半导体模块以及生产功率半导体模块的方法 Pending CN118073293A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/992,185 US20240170418A1 (en) 2022-11-22 2022-11-22 Power semiconductor module and method of producing a power semiconductor module
US17/992,185 2022-11-22

Publications (1)

Publication Number Publication Date
CN118073293A true CN118073293A (zh) 2024-05-24

Family

ID=88833843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311498135.0A Pending CN118073293A (zh) 2022-11-22 2023-11-10 功率半导体模块以及生产功率半导体模块的方法

Country Status (3)

Country Link
US (1) US20240170418A1 (zh)
EP (1) EP4376075A1 (zh)
CN (1) CN118073293A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011083223B4 (de) * 2011-09-22 2019-08-22 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
US10404186B2 (en) * 2016-10-27 2019-09-03 General Electric Company Power module systems and methods having reduced common mode capacitive currents and reduced electromagnetic interference
CN114664758A (zh) * 2022-03-20 2022-06-24 上海沛塬电子有限公司 一种高频大功率封装模组及其制作方法

Also Published As

Publication number Publication date
US20240170418A1 (en) 2024-05-23
EP4376075A1 (en) 2024-05-29

Similar Documents

Publication Publication Date Title
US11018109B2 (en) Power semiconductor module with low gate path inductance
US11532538B2 (en) Component structure, power module and power module assembly structure
TWI430428B (zh) High efficiency module
CN105103289B (zh) 半导体装置
US6636429B2 (en) EMI reduction in power modules through the use of integrated capacitors on the substrate level
EP3063859B1 (en) Half bridge circuit
CN107769520B (zh) 电装置及其制造方法
US11688673B2 (en) Integrated passive device (IPD) components and a package and processes implementing the same
US20230187431A1 (en) Semiconductor module
US11444036B2 (en) Power module assembly
CN115621217A (zh) 一种高频大功率封装模组及其制作方法
US11973063B2 (en) Semiconductor package with low parasitic connection to passive device
EP4376075A1 (en) Power semiconductor module and method of producing a power semiconductor module
EP3731605A1 (en) Electric circuit arrangement for a power converter
EP4270477A2 (en) Power module and method for manufacturing a power module
JP2020098811A (ja) 半導体装置および電力変換装置
CN116798967B (zh) 一种高频大功率封装模组及模组的制作方法
US20240138069A1 (en) Switching oscillation reduction for power semiconductor device modules
CN113764357B (zh) 导电模块的封装结构
US20230197698A1 (en) Multi-typed integrated passive device (ipd) components and devices and processes implementing the same
US20220262716A1 (en) Semiconductor Package and Passive Element with Interposer
CN116093033A (zh) 一种GaN半桥功率模块集成封装结构及其封装方法
WO2023222220A1 (en) Power converter package with shielding against common mode conducted emissions
WO2022260887A1 (en) Integrated passive device (ipd) components and a package and processes implementing the same
JP2021027743A (ja) 回路モジュールおよび電源モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication