JP2022172791A - Fpcベースの金属回路構造及びその加工方法 - Google Patents

Fpcベースの金属回路構造及びその加工方法 Download PDF

Info

Publication number
JP2022172791A
JP2022172791A JP2021078999A JP2021078999A JP2022172791A JP 2022172791 A JP2022172791 A JP 2022172791A JP 2021078999 A JP2021078999 A JP 2021078999A JP 2021078999 A JP2021078999 A JP 2021078999A JP 2022172791 A JP2022172791 A JP 2022172791A
Authority
JP
Japan
Prior art keywords
metal layer
layer
metal
thickness
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021078999A
Other languages
English (en)
Other versions
JP7109873B1 (ja
Inventor
正能 陳
Cheng-Neng Chen
水河 蔡
Shui-He Tsai
允男 王
Yun-Nan Wang
喬暉 王
Chiao-Hui Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aplus Semiconductor Technologies Co Ltd
Original Assignee
Aplus Semiconductor Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aplus Semiconductor Technologies Co Ltd filed Critical Aplus Semiconductor Technologies Co Ltd
Priority to JP2021078999A priority Critical patent/JP7109873B1/ja
Application granted granted Critical
Publication of JP7109873B1 publication Critical patent/JP7109873B1/ja
Publication of JP2022172791A publication Critical patent/JP2022172791A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】錫と銅が拡散しにくく、純錫の厚さの変化が少なく、回路の高さが低いFPCベースの金属回路構造とその加工方法を提供する。【解決手段】FPCベースの金属回路構造は、基材フィルム1と、基材フィルム1の表面に付着した第1金属層2と、第1金属層2の上方に位置する第2金属層4と、第1金属層2と第2金属層4との間に配置された中間層3とを含む。中間層3の上下表面は夫々、第1金属層2及び第2金属層4に接続され、中間層3は、第2金属層4と反応しにくい材料である。【効果】第1金属層2と第2金属層4との間に中間層3を配置することによって、第1金属層2と第2金属層4との間の拡散が遮断され、第2金属層4が一定の厚さを維持することが確保され、回路の高さが高くなりすぎず、回路が基材フィルムから剥離することを回避できる。【選択図】図1

Description

本発明は、金属回路構造技術の分野に属し、具体的には、FPCベースの金属回路構造及びその加工方法に関する。
FPCとは、ポリイミド又はポリエステルフィルムを基材として作られた高信頼性を有する優れたフレキシブル印刷回路基板であるフレキシブル回路基板を指す。それは、ソフトボード又はFPCと略称され、配線密度が高く、軽量で厚みが薄いという特徴を有する
COFとは、チップオンフィルムを指し、駆動ICをフレキシブル回路板に固定する結晶粒フレキシブルフィルムパッケージングの技術であり、フレキシブル追加回路基板をチップパッケージングキャリアとして、チップとフレキシブル基板回路を接合する技術である。COFは、純錫の厚さに対するより高い要件がある。COFには、通常、多くの小さな回路が設けられる。これらの回路は、落下を防ぐためにフィルムにしっかりと付着する必要があるとともに、チップの金バンプと熱圧接着する必要がある。通常、回路の外層で化学的錫メッキ処理を行う必要がある。錫と銅は銅錫合金を形成するため、従来技術では、焼成後に回路の上面の純錫の厚さを維持するために、化学的錫メッキ時に錫層を厚くする必要がある。その結果、回路の高さが高くなり、膜から剥がれやすくなる一方で、銅と錫を拡散させた後の純錫の厚さを制御することは容易ではなく、不良率や製造コストを高めることにもなる。
本発明は、従来技術における技術的問題の少なくとも1つを解決することを目的としている。
そのため、本発明は、FPCベースの金属回路構造及びその加工方法を提供する。このFPCベースの金属回路構造は、錫と銅が拡散しにくく、純錫の厚さの変化が少なく、回路の高さが低いという利点を有する。
本発明の実施例によるFPCベースの金属回路構造は、基材フィルムと、前記基材フィルムの表面に付着した第1金属層と、前記第1金属層の上方に位置する第2金属層と、前記第1金属層と前記金属層との間に配置された中間層とを含み、
前記中間層の上下表面はそれぞれ前記第1金属層及び前記第2金属層に接続され、前記中間層は、第2金属層と反応しにくい材料である。
本発明の一実施例によれば、前記中間層は、チタン、ニッケル、クロム、モリブデン、タングステン、コバルト、バナジウム、ニオビウムのうちの1つ又は複数である。
本発明の一実施例によれば、前記第1金属層は銅であり、前記第1金属層の厚さは1~12ミクロンである。
本発明の一実施例によれば、前記第2金属層は錫であり、前記第2金属層の厚さは100~200ナノメートルである。
本発明の一実施例によれば、金属回路構造は、第3金属層をさらに含み、前記第3金属層構造は、前記第1金属層の両側に配置される。
本発明の一実施例によれば、前記第3金属層は、銅錫合金である。
本発明の一実施例によれば、前記中間層の厚さは5~50ナノメートルである。
本発明の一実施例によれば、FPCベースの金属回路構造の加工方法は、次のステップS10~S50を含む。S10:基材フィルム上に1回目の銅メッキを行って、第1金属層を形成する。S20:第1金属層の上面に中間層を加工する。S30:中間層上に2回目の銅メッキを行って、外部銅層を形成する。S40:回路の側面及び上面に対して化学的錫メッキ処理を行う。S50:第1金属層の応力を解放して結晶状態を安定させるために、第1金属層の側面と錫とが銅錫合金を形成するように、焼成・静置処理を行う。
本発明の一実施例によれば、S00をさらに含む。S00:基材フィルムの表面に金属原子をスパッタリングして、シード層を形成し、シード層上にフォトレジスト膜を貼り付けてから、露光及び現像処理を行って、金属回路を敷設する必要のないシード層の領域をフォトレジストで覆う。
本発明の一実施例によれば、前記S40では、化学的錫メッキ処理の前にフォトレジストを洗い落とす必要があり、次に、金属回路を敷設する必要のない領域でのシード層を完全にエッチングするまで、基材フィルムの表面に対してマイクロ・ナノエッチングを行う。
本発明の有益な効果は次のとおりである。本発明は、第1金属層と第2金属層との間に中間層を配置することによって、第1金属層と第2金属層との間の拡散が遮断され、第2金属層が一定の厚さを維持することが確保され、回路の高さが高くなりすぎず、回路が基材フィルムから剥離することが回避される。
本発明の他の特徴及び利点は、後続の明細書に記載され、部分的には明細書から明らかになるか、本発明を実施することによって理解される。本発明の目的及び他の利点は、明細書、特許請求の範囲、及び添付の図面で特に示される構造によって実現され、得られる。
本発明の上記目的、特徴、及び利点をより明らかにし、理解しやすくするために、以下では、実施例を挙げ、添付の図面と併せて詳細に説明する。
本発明の上記及び/又は追加の態様及び利点は、以下の図面と併せた実施例の説明から、明らかになり、理解しやすくなる。
本発明の実施例によるFPCベースの金属回路構造の断面模式図である。 本発明の実施例によるFPCベースの金属回路構造の加工プロセスの模式図である。 従来技術におけるFPCベースの金属回路構造の断面模式図である。
以下では、本発明の実施例を詳細に説明し、例示的な実施例を添付の図面に示す。同じ又は類似の符号は、同じ又は類似の要素、あるいは同じ又は類似の機能を有する要素を示す。添付の図面を参照しながら以下に説明する実施例は例示的なものであり、本発明を説明するためのものに過ぎず、本発明を限定するものとして理解されるべきではない。
本出願の説明では、「中心」、「縦方向」、横方向」、「長さ」、「幅」、「厚さ」、「上」、「下」、「前」、「後」、「左」、「右」、「垂直」、「水平」、「頂」、「底」、「内」、「外」、「時計回り」、「反時計回り」、「軸方向」、「径」などの用語で示される方位又は位置関係は、図面で示される方位又は位置関係に基づいて、本出願の説明を容易にし、説明を簡単にするためのものに過ぎず、言及された装置又は部品が必ず特定の方位を有し特定の方位で構造及び操作されることを指示又は示唆するものではないため、本発明を制限するものではないと理解されるべきある。また、「第1」、「第2」で限定される特徴は、1つ又は複数の該特徴を明示又は黙示的に含まれることが可能である。本発明の説明では、特に明記されていない限り、「複数」の意味は、2つ以上である。
なお、本発明の説明では、特に明確に規定及び限定されていない限り、「取り付け」、「連結」、「接続」という用語は広い意味で理解する必要がある。例えば、固定接続、取り外し可能な接続、又は一体型接続の場合がある。機械的接続又は電気的接続の場合がある。直接連結、中間媒体を介した間接的連結、又は2つの素子の内部連通の場合がある。当業者にとって、本発明における上記の用語の具体的な意味は、具体的な状況に応じて理解することができる。
以下、添付の図面を参照しながら、本発明の実施例によるFPCベースの金属回路構造を説明する。
図1~図2に示すように、本発明の実施例によるFPCベースの金属回路構造は、基材フィルム1、第1金属層2、第2金属層4、及び中間層3を含む。第1金属層2は、基材フィルム1の表面に付着する。第2金属層4は、第1金属層2の上方に位置する。中間層3は、第1金属層2と第2金属層4との間に配置され、中間層3の上下表面はそれぞれ、第1金属層2及び第2金属層4に接続される。中間層3は、第2金属層4と反応しにくい材料である。
本発明の有益な効果は次のとおりである。本発明は、第1金属層2と第2金属層4との間に中間層3を配置することによって、第1金属層2と第2金属層4との間の拡散が遮断され、第2金属層4が一定の厚さを維持することが確保され、回路の高さが高くなりすぎず、回路が基材フィルムから剥離することが回避される。
好ましくは、中間層3は、チタン、ニッケル、クロム、モリブデン、タングステン、コバルト、バナジウム、ニオビウムのうちの1つ又は複数である。より好ましくは、中間層3はニッケルである。ニッケルを中間層3として選択することによって、製造のコストが比較的低い。
さらに、第1金属層2は銅であり、第1金属層2の厚さは1~12ミクロンである。好ましくは、第1金属層2の厚さは8~10ミクロンである。この場合、第2金属層2の加工性能及び導電性能がバランスのとれた状態を維持する。
さらに、第2金属層4は錫であり、第2金属層4の厚さは100~200ナノメートルである。
本発明の一実施例によれば、金属回路構造は第3金属層5をさらに含む。第3金属層5は第1金属層2の両側に配置される。
さらに、第3金属層5は銅錫合金である。
本発明の幾つかの好ましい実施形態では、中間層3の厚さは5~50ナノメートルである。好ましくは、中間層3の厚さは30ナノメートルである。中間層3が30ナノメートルである場合、中間層3の厚さをできるだけ薄くしつつ、第1金属層2と第2金属層4を離隔する作用を維持する。
FPCベースの金属回路構造の加工方法は、図2に示すように、次のステップS00~S50を含む。S00:基材フィルム1の表面に金属原子をスパッタリングして、シード層6を形成し、シード層6上にフォトレジスト膜を貼り付けてから、露光及び現像処理を行って、金属回路を敷設する必要のないシード層の領域をフォトレジストで覆う。S10:基材フィルム1上に1回目の銅メッキを行って、第1金属層2を形成する。S20:第1金属層2の上面に中間層3を加工する。S30:中間層3上に2回目の銅メッキを行って、外部銅層を形成する。S40:まずフォトレジスト7を洗い落とし、次に、金属回路を敷設する必要のない領域でのシード層6を完全にエッチングするまで、基材フィルム1の表面に対してマイクロ・ナノエッチングを行い、その後、回路の側面及び上面に対して化学的錫メッキ処理を行う。S50:第1金属層2の応力を解放して結晶状態を安定させるために、第1金属層2の側面と錫が銅錫合金を形成するように、焼成・静置処理を行う。
<実施例1>
上記の加工方法を使用して製造された金属回路構造は、加工後、第1金属層2が8ミクロンの厚さの銅であり、中間層3が30ナノメートルの厚さのニッケルであり、第2金属層4が100ナノメートルの厚さの錫である。焼成・静置後、各層の金属の厚さは実質的に変化していない。
<実施例2>
上記の加工方法を使用して製造された金属回路構造は、加工後、第1金属層2が8ミクロンの厚さの銅であり、中間層3が30ナノメートルの厚さのニッケルであり、第2金属層4が200ナノメートルの厚さの錫である。焼成・静置後、各層の金属の厚さは実質的に変化していない。
<実施例3>
上記の加工方法を使用して製造された金属回路構造は、加工後、第1金属層2が8ミクロンの厚さの銅であり、中間層3が30ナノメートルの厚さのニッケルであり、第2金属層4が160ナノメートルの厚さの錫である。焼成・静置後、各層の金属の厚さは実質的に変化していない。
<実施例4>
上記の加工方法を使用して製造された金属回路構造は、加工後、第1金属層2が8ミクロンの厚さの銅であり、中間層3が4ナノメートルの厚さのニッケルであり、第2金属層4が160ナノメートルの厚さの錫である。焼成・静置後、中間層3に銅錫合金が現れる。
<実施例5>
上記の加工方法を使用して製造された金属回路構造は、加工後、第1金属層2が8ミクロンの厚さの銅であり、中間層3が50ナノメートルの厚さのニッケルであり、第2金属層4が160ナノメートルの厚さの錫である。焼成・静置後、各層の金属の厚さは変化していない。
<比較例1>
図3に示すように、これは、従来技術を採用して加工された金属回路である。基材フィルム1上にメッキされた第1金属層2は、8ミクロンの厚さの銅である。化学的錫メッキ処理の場合、第2金属層4は、400ナノメートルの厚さの錫である。焼成・静置処理後、銅と錫との間に形成された第3金属層5は銅錫合金である。テストにより、純銅の厚さは8ミクロン未満であり、純錫の厚さは200ナノメートル未満である。
上記の実施例と比較例から、本願の金属回路構造を採用すると、中間層3を配置することによって、焼成・静置後の純錫の厚さの変化が小さく、その後、チップのバンプと容易に熱圧接着される。中間層3の厚さが厚いほど、銅と錫の間のバリア効果が向上するため、従来技術と比較して、本願は、純錫の厚さを変えずに錫の使用量を減らすとともに、回路の総高さを減らす。それにより、基材フィルム1からの回路の剥離防止能力が向上する。COF回路では純錫の厚さに対して高い要件があるため、純錫の厚さが薄いとチップのバンプをはんだ付けすることができず、純錫の厚さが厚いとはんだ付けによって純錫がはみ出し、はみ出した純錫が複数の回路、に接触することで短絡が発生するため、本願は特にCOF回路での使用に適する。
本明細書の説明において、「一実施例」、「幾つかの実施例」、「例示的な実施例」、「例」、「具体的な例」、又は「幾つかの例」などの用語を参照する説明は、該実施例又は例と併せて説明される具体的な特徴、構造、材料又は特性が本発明の少なくとも1つの実施例又は例に含まれることを意味する。本明細書では、上記の用語の例示的な表現は、必ずしも同じ実施例又は例を指すとは限らない。また、説明される具体的な特徴、構造、材料又は特性は、任意の1つ又は複数の実施例又は例において、適切な方式で組み合わせることができる。
本発明の実施例が示され説明されているが、当業者は、本発明の原理及び趣旨から逸脱することなく、これらの実施例に対して様々な変更、修正、置換、及び変形を行うことができることを理解できる。本発明の範囲は、特許請求の範囲及びその同等物によって限定される。
基材フィルム1、第1金属層2、中間層3、第2金属層4、第3金属層5、シード層6、フォトレジスト7、外部銅層8。

Claims (2)

  1. FPCベースの金属回路構造であって、
    基材フィルム(1)と、
    前記基材フィルム(1)の表面に付着した第1金属層(2)と、
    前記第1金属層(2)の上方に位置する第2金属層(4)と、
    前記第1金属層(2)と前記第2金属層(4)との間に配置された中間層(3)とを含み、
    前記中間層(3)の上下表面はそれぞれ前記第1金属層(2)及び前記第2金属層(4)に接続され、前記中間層(3)は、第2金属層(4)と反応しにくい材料であり、前記中間層(3)は、チタン、ニッケル、クロム、モリブデン、タングステン、コバルト、バナジウム、ニオビウムのうちの1つ又は複数であり、前記第1金属層(2)は銅であり、前記第1金属層(2)の厚さは1~12ミクロンであり、前記第2金属層(4)は錫であり、前記第2金属層(4)の厚さは100~200ナノメートルであり、第3金属層(5)をさらに含み、前記第3金属層(5)は、前記第1金属層(2)の両側に配置され、前記第3金属層(5)は、銅錫合金であり、前記中間層(3)の厚さは5~50ナノメートルである、ことを特徴とするFPCベースの金属回路構造。
  2. 次のステップS10~S00を含み、
    S10:基材フィルム(1)上に1回目の銅メッキを行って、第1金属層(2)を形成し、
    S20:第1金属層(2)の上面に中間層(3)を加工し、
    S30:中間層(3)上に2回目の銅メッキを行って、外部銅層(8)を形成し、
    S40:回路の側面及び上面に対して化学的錫メッキ処理を行い、
    S50:第1金属層(2)の応力を解放して結晶状態を安定させるために、第1金属層(2)の側面と錫とが銅錫合金を形成するように、焼成・静置処理を行い、
    S00:基材フィルム(1)の表面に金属原子をスパッタリングして、シード層(6)を形成し、シード層(6)上にフォトレジスト膜を貼り付けてから、露光及び現像処理を行って、金属回路を敷設する必要のないシード層(6)の領域をフォトレジスト(7)で覆い、
    前記S40では、化学的錫メッキ処理の前にフォトレジスト(7)を洗い落とす必要があり、次に、金属回路を敷設する必要のない領域でのシード層(6)を完全にエッチングするまで、基材フィルム(1)の表面に対してマイクロ・ナノエッチングを行う、ことを特徴とする請求項1に記載のFPCベースの金属回路構造の加工方法。
JP2021078999A 2021-05-07 2021-05-07 Fpcベースの金属回路構造及びその加工方法 Active JP7109873B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021078999A JP7109873B1 (ja) 2021-05-07 2021-05-07 Fpcベースの金属回路構造及びその加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021078999A JP7109873B1 (ja) 2021-05-07 2021-05-07 Fpcベースの金属回路構造及びその加工方法

Publications (2)

Publication Number Publication Date
JP7109873B1 JP7109873B1 (ja) 2022-08-01
JP2022172791A true JP2022172791A (ja) 2022-11-17

Family

ID=82656921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021078999A Active JP7109873B1 (ja) 2021-05-07 2021-05-07 Fpcベースの金属回路構造及びその加工方法

Country Status (1)

Country Link
JP (1) JP7109873B1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11350188A (ja) * 1998-06-03 1999-12-21 Furukawa Electric Co Ltd:The 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
JP2002289652A (ja) * 2001-03-26 2002-10-04 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法
JP2007103586A (ja) * 2005-10-03 2007-04-19 Nitto Denko Corp 配線回路基板の製造方法
JP2009032844A (ja) * 2007-07-26 2009-02-12 Nitto Denko Corp 配線回路基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11350188A (ja) * 1998-06-03 1999-12-21 Furukawa Electric Co Ltd:The 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
JP2002289652A (ja) * 2001-03-26 2002-10-04 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法
JP2007103586A (ja) * 2005-10-03 2007-04-19 Nitto Denko Corp 配線回路基板の製造方法
JP2009032844A (ja) * 2007-07-26 2009-02-12 Nitto Denko Corp 配線回路基板およびその製造方法

Also Published As

Publication number Publication date
JP7109873B1 (ja) 2022-08-01

Similar Documents

Publication Publication Date Title
US8146243B2 (en) Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board
TW445554B (en) Flip chip bump bonding
US7180006B2 (en) Tape substrate and method for fabricating the same
TW200843578A (en) Carrier member for transmitting circuits, coreless printed circuit board using the carrier member, and method of manufacturing the same
JPH11340265A (ja) 半導体装置及びその製造方法
US6518510B2 (en) Bump-attached wiring circuit board and method for manufacturing same
TWI391042B (zh) 撓性薄膜及包含它之顯示裝置
JP2000349198A (ja) チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
CN113163588A (zh) 基于fpc的金属线路结构及其加工方法
JP7109873B1 (ja) Fpcベースの金属回路構造及びその加工方法
JP5135194B2 (ja) 半導体装置の製造方法
JP3232981U (ja) Fpcベースの金属回路構造
US8266796B2 (en) Method of fabricating a semiconductor device package
TWI235472B (en) A method of forming an integrated circuit substrate
TW202244949A (zh) 基於fpc的金屬線路結構及其加工方法
JP2003045917A (ja) 半導体装置用テープキャリアおよびその製造方法
TWM616493U (zh) 基於fpc的金屬線路結構
CN215187587U (zh) 基于fpc的金属线路结构
KR20220151739A (ko) Fpc를 기반으로 하는 금속 회로 구조 및 그 가공 방법
CN113068313A (zh) 一种线路板的制作方法及其制作的线路板、电子设备
KR20220002706U (ko) Fpc를 기반으로 하는 금속 회로 구조
TWI791303B (zh) 載帶金屬線路的製作方法、載帶
JP2004006572A (ja) 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JP2005268442A (ja) 半導体装置およびその製造方法
US20220361336A1 (en) Metal Circuit Structure Based on FPC and Method of Making the Same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220719

R150 Certificate of patent or registration of utility model

Ref document number: 7109873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150