TWM616493U - 基於fpc的金屬線路結構 - Google Patents

基於fpc的金屬線路結構 Download PDF

Info

Publication number
TWM616493U
TWM616493U TW110205174U TW110205174U TWM616493U TW M616493 U TWM616493 U TW M616493U TW 110205174 U TW110205174 U TW 110205174U TW 110205174 U TW110205174 U TW 110205174U TW M616493 U TWM616493 U TW M616493U
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
metal
fpc
circuit structure
Prior art date
Application number
TW110205174U
Other languages
English (en)
Inventor
陳正能
蔡水河
王允男
王喬暉
Original Assignee
大陸商常州欣盛半導體技術股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商常州欣盛半導體技術股份有限公司 filed Critical 大陸商常州欣盛半導體技術股份有限公司
Priority to TW110205174U priority Critical patent/TWM616493U/zh
Publication of TWM616493U publication Critical patent/TWM616493U/zh

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本新型係關於一種基於FPC的金屬線路結構,包括:基材膜;第一金屬層,第一金屬層附著於基材膜的表面;第二金屬層,第二金屬層位於第一金屬層的上方;中間層,中間層設於第一金屬層和第二金屬層之間,中間層的上下表面分別與第一金屬層和第二金屬層相連,中間層為不易與第二金屬層發生反應的材料。本新型通過在第一金屬層和第二金屬層之間設置中間層,阻斷了第一金屬層和第二金屬層之間進行擴散,保證了第二金屬層維持一定的厚度,使得線路高度不會過高,避免了線路從基材膜上剝離。

Description

基於FPC的金屬線路結構
本新型屬於金屬線路結構技術領域,具體係關於一種基於FPC的金屬線路結構。
FPC指柔性電路板,是以聚醯亞胺或聚酯薄膜為基材製成的一種具有高度可靠性,絕佳的可撓性印刷電路板。簡稱軟板或FPC,具有配線密度高、重量輕、厚度薄的特點。
COF指覆晶薄膜,是一種將驅動IC固定於柔性線路板上晶粒軟膜構裝技術,是運用軟質承載板作封裝晶片載體將晶片與軟性基板電路接合的技術,COF是FPC中精度要求較高的一種,COF對純錫的厚度要求較高。COF上通常設置有很多細小的電路,這些電路一方面需要與薄膜附著牢固,避免脫落,另一方面需要具與晶片的金凸腳熱壓合,通常需要在線路外層進行化錫處理,而由於錫與銅會形成銅錫合金,現有技術中為了在烘烤後保持線路上表面純錫的厚度,需要在化錫時將錫層加厚,一方面造成了線路高度變高,容易從薄膜上剝落,另一方面不易控制銅錫擴散後的純錫的厚度,也提升了不良率和生產成本。
本新型旨在至少解決現有技術中存在的技術問題之一。
有鑑於先前技術之缺失,本新型提出一種基於FPC的金屬線路結構及其加工方法,該基於FPC的金屬線路結構具有錫與銅不易擴散,純錫的厚度變化小,線路高度較低的優點。
本新型提供一種基於FPC的金屬線路結構,包括:基材膜;第一金屬層,第一金屬層附著於基材膜的表面;第二金屬層,第二金屬層位於第一金屬層的上方;中間層,中間層設於第一金屬層和第二金屬層之間,中間層的上下表面分別與第一金屬層和第二金屬層相連,中間層為不易與第二金屬層發生反應的材料。
所述之基於FPC的金屬線路結構,其中,中間層為鈦、鎳、鉻、鉬、鎢、鈷、釩、鈮中的一種或多種。
所述之基於FPC的金屬線路結構,其中,第一金屬層為銅,第一金屬層的厚度為1-12微米。
所述之基於FPC的金屬線路結構,其中,第二金屬層為錫,第二金屬層的厚度為100-200奈米。
所述之基於FPC的金屬線路結構,其中,金屬線路結構還包括:第三金屬層,第三金屬層設於第一金屬層的兩側。
所述之基於FPC的金屬線路結構,其中,第三金屬層為銅錫合金。
所述之基於FPC的金屬線路結構,其中,中間層的厚度為5-50奈米。
本新型更具有一種基於FPC的金屬線路結構的加工方法,其中,包括以下步驟:S10:在基材膜上進行第一次鍍銅,形成第一金屬層;S20:在第一金屬層的上表面加工出中間層;S30:在中間層上進行第二次鍍銅,形成外銅層;S40:對線路的側面和上表面進行化錫處理;S50:進行烘烤靜置處理,第一金屬層的側面與錫形成銅錫合金,以使第一金金屬層釋放應力晶態穩定。
所述之基於FPC的金屬線路結構的加工方法,其中,還包括:S00:在基材膜表面濺射金屬原子,形成種子層,在種子層上貼覆光阻膜,再進行曝光和顯影處理,使種子層上不需要鋪設金屬線路的地方被光刻膠覆蓋。
所述之基於FPC的金屬線路結構的加工方法,其中,S40中,化錫處理前還需要洗去光刻膠,再對基材膜表面進行微奈米蝕刻,直至不需要鋪設金屬線路的地方上的種子層被完全蝕刻。
本新型的有益效果在於,本新型經由在第一金屬層和第二金屬層之間設置中間層,阻斷了第一金屬層和第二金屬層之間進行擴散,保證了第二金屬層維持一定的厚度,使得線路高度不會過高,避免了線路從基材膜上剝離。
本新型的其他特徵和優點將在隨後的說明書中闡述,並且,部分技術內容可從說明書描述中顯而易見,或者通過實施本新型而瞭解。本新型的目的和其他優點在說明書、權利要求書以及圖式中所特別指出的結構來實現和獲得。
為使本新型的上述目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所圖式式,作詳細說明如下。
下面詳細描述本新型的實施例,所述實施例的示例在圖式中示出,其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考圖式描述的實施例是示例性的,僅用於解釋本新型,而不能作為對本新型的限制。
在本新型的描述中,需要理解的是,術語“中心”、“縱向”、“橫向”、“長度”、“寬度”、“厚度”、“上”、“下”、“前”、“後”、“左”、“右”、“豎直”、“水準”、“頂”、“底”、“內”、“外”、“順時針”、“逆時針”、“軸向”、“徑向”、“周向”等指示的方位或位置關係為基於圖式所示的方位或位置關係,僅是為了便於描述本新型和簡化描述,而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作,因此不能理解為對本新型的限制。此外,限定有“第一”、“第二”的特徵可以明示或者隱含地包括一個或者更多個該特徵。在本新型的描述中,除非另有說明,“多個”的含義是兩個或兩個以上。
在本新型的描述中,需要說明的是,除非另有明確的規定和限定,術語“安裝”、“相連”、“連接”應做廣義理解,例如,可以是固定連接,也可以是可拆卸連接,或一體地連接;可以是機械連接,也可以是電連接;可以是直接相連,也可以通過中間媒介間接相連,可以是兩個元件內部的連通。對於本領域的普通技術人員而言,可以具體情況理解上述術語在本新型中的具體含義。
下面參考圖式具體描述根據本新型實施例的基於FPC的金屬線路結構。
如圖1至圖2所示,根據本新型實施例的基於FPC的金屬線路結構,基材膜1,第一金屬層2,第二金屬層4和中間層3,第一金屬層2附著於基材膜1的表面;第二金屬層4位於第一金屬層2的上方;中間層3設於第一金屬層2和第二金屬層4之間,中間層3的上下表面分別與第一金屬層2和第二金屬層4相連,中間層3為不易與第二金屬層4發生反應的材料。
本新型的有益效果是,本新型通過在第一金屬層2和第二金屬層4之間設置中間層3,阻斷了第一金屬層2和第二金屬層4之間進行擴散,保證了第二金屬層4維持一定的厚度,使得線路高度不會過高,避免了線路從基材膜上剝離。
在較佳實施方式中,中間層3為鈦、鎳、鉻、鉬、鎢、鈷、釩、鈮中的一種或多種;更為優選地,中間層3為鎳,選用鎳作為中間層3,製造成本較低。
進一步地,第一金屬層2為銅,第一金屬層2的厚度為1-12微米;優選地,第一金屬層2的厚度為8-10微米,此時,第二金屬層2的加工性能和導電性能保持一個均衡狀態。
更進一步地,第二金屬層4為錫,第二金屬層4的厚度為100-200奈米。
根據本新型一個實施例,金屬線路結構還包括:第三金屬層5,第三金屬層5設於第一金屬層2的兩側。
進一步地,第三金屬層5為銅錫合金。
在本新型的一些較佳實施方式中,中間層3的厚度為5-50奈米;較佳地,中間層3的厚度為30奈米,中間層3為30奈米時,在盡可能降低中間層3的厚度時,保持對第一金屬層2和第二金屬層4的隔離作用。
一種基於FPC的金屬線路結構的加工方法,如圖2所示,包括以下步驟:S00:在基材膜1表面濺射金屬原子,形成種子層6,在種子層6上貼覆光阻膜,再進行曝光和顯影處理,使種子層6上不需要鋪設金屬線路的地方被光刻膠7覆蓋;S10:在基材膜1上進行第一次鍍銅,形成第一金屬層2;S20:在第一金屬層2的上表面加工出中間層3;S30:在中間層3上進行第二次鍍銅,形成外銅層;S40:先洗去光刻膠7,再對基材膜1表面進行微奈米蝕刻,直至不需要鋪設金屬線路的地方上的種子層6被完全蝕刻,接著對線路的側面和上表面進行化錫處理;S50:進行烘烤靜置處理,第一金屬層2的側面與錫形成銅錫合金,以使第一金金屬層2釋放應力晶態穩定。
實施例1 採用上述的加工方法製造的金屬線路結構,加工後,第一金屬層2為8微米厚的銅,中間層3為30奈米厚的鎳,第二金屬層4為100奈米厚的錫,烘烤靜置後,各層金屬的厚度基本保持不變。
實施例2 採用上述的加工方法製造的金屬線路結構,加工後,第一金屬層2為8微米厚的銅,中間層3為30奈米厚的鎳,第二金屬層4為200奈米厚的錫,烘烤靜置後,各層金屬的厚度基本保持不變。
實施例3 採用上述的加工方法製造的金屬線路結構,加工後,第一金屬層2為8微米厚的銅,中間層3為30奈米厚的鎳,第二金屬層4為160奈米厚的錫,烘烤靜置後,各層金屬的厚度基本保持不變。
實施例4 採用上述的加工方法製造的金屬線路結構,加工後,第一金屬層2為8微米厚的銅,中間層3為4奈米厚的鎳,第二金屬層4為160奈米厚的錫,烘烤靜置後,在中間層3處有銅錫合金出現。
實施例5 採用上述的加工方法製造的金屬線路結構,加工後,第一金屬層2為8微米厚的銅,中間層3為50奈米厚的鎳,第二金屬層4為160奈米厚的錫,烘烤靜置後,各層金屬的厚度保持不變。
對比例 如圖3所示,是採用現有技術加工出的金屬線路,在基材膜1上鍍的第一金屬層2為8微米厚的銅;化錫處理時,第二金屬層4為400奈米厚的錫;烘烤靜置處理後,銅與錫之間形成的第三金屬層5為銅錫合金,經檢測,純銅厚度小於8微米,純錫厚度小於200奈米。
從上實施例和對比例來看,採用本申請的金屬線路結構,通過設置中間層3使得純錫在烘烤靜置後的厚度變化小,便於後續與晶片凸腳進行熱壓合,中間層3厚度越厚,則對銅錫之間的阻隔效果越好,相較于現有技術,本申請在保持純錫厚度不變的情況下,減少了錫的用量,同時減少了線路的總高度,從而提升了線路從基材膜1上的防剝落能力,由於COF線路對純錫的厚度要求較高,當純錫的厚度較低時,晶片的凸腳無法焊接,當純錫的厚度較厚時,焊接會造成純錫溢出,純錫溢出後接觸多條線路,進而造成短路,因此,本申請尤其適用於COF線路中。
在本說明書的描述中,參考術語“一個實施例”、“一些實施例”、“示意性實施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結合該實施例或示例描述的具體特徵、結構、材料或者特點包含于本新型的至少一個實施例或示例中。在本說明書中,對上述術語的示意性表述不一定指的是相同的實施例或示例。而且,描述的具體特徵、結構、材料或者特點可以在任何的一個或多個實施例或示例中以合適的方式結合。
儘管已經示出和描述了本新型的實施例,本領域的普通技術人員可以理解:在不脫離本新型的原理和宗旨的情況下可以對這些實施例進行多種變化、修改、替換和變型,本新型的範圍由請求項及其等同物限定。
1:基材膜 2:第一金屬層 3:中間層 4:第二金屬層 5:第三金屬層 6:種子層 7:光刻膠 8:外銅層
圖1係為根據本新型實施例的基於FPC的金屬線路結構的截面示意圖。
圖2係為本新型實施例的基於FPC的金屬線路結構的加工過程示意圖。
圖3係為現有技術中的基於FPC的金屬線路結構的截面示意圖。
1:基材膜
2:第一金屬層
3:中間層
4:第二金屬層
5:第三金屬層

Claims (7)

  1. 一種基於FPC的金屬線路結構,其中,包括:一基材膜(1); 一第一金屬層(2),該第一金屬層(2)附著於該基材膜(1)的表面; 一第二金屬層(4),該第二金屬層(4)位於該第一金屬層(2)的上方; 一中間層(3),該中間層(3)設於該第一金屬層(2)和該第二金屬層(4)之間,該中間層(3)的上下表面分別與該第一金屬層(2)和該第二金屬層(4)相連,該中間層(3)為不易與該第二金屬層(4)發生反應的材料。
  2. 如請求項1所述之基於FPC的金屬線路結構,其中,該中間層(3)為鈦、鎳、鉻、鉬、鎢、鈷、釩、鈮中的一種或多種。
  3. 如請求項2所述之基於FPC的金屬線路結構,其中,該第一金屬層(2)為銅,該第一金屬層(2)的厚度為1-12微米。
  4. 如請求項3所述之基於FPC的金屬線路結構,其中,該第二金屬層(4)為錫,該第二金屬層(4)的厚度為100-200奈米。
  5. 如請求項1所述之基於FPC的金屬線路結構,其中,還包括:一第三金屬層(5),該第三金屬層(5)設於該第一金屬層(2)的兩側。
  6. 如請求項5所述之基於FPC的金屬線路結構,其中,該第三金屬層(5)為銅錫合金。
  7. 如請求項2所述之基於FPC的金屬線路結構,其中,該中間層(3)的厚度為5-50奈米。
TW110205174U 2021-05-07 2021-05-07 基於fpc的金屬線路結構 TWM616493U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110205174U TWM616493U (zh) 2021-05-07 2021-05-07 基於fpc的金屬線路結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110205174U TWM616493U (zh) 2021-05-07 2021-05-07 基於fpc的金屬線路結構

Publications (1)

Publication Number Publication Date
TWM616493U true TWM616493U (zh) 2021-09-01

Family

ID=78778487

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110205174U TWM616493U (zh) 2021-05-07 2021-05-07 基於fpc的金屬線路結構

Country Status (1)

Country Link
TW (1) TWM616493U (zh)

Similar Documents

Publication Publication Date Title
US7217888B2 (en) Electronic parts packaging structure and method of manufacturing the same
JP5544872B2 (ja) 半導体装置及びその製造方法
US20080179740A1 (en) Package substrate, method of fabricating the same and chip package
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
US20090206470A1 (en) Semiconductor device manufacturing method, semiconductor device, and wiring board
TW200522228A (en) Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
JP2005354070A (ja) ソルダー接合信頼度を高めることができる印刷回路基板及びそれを利用した半導体パッケージモジュール
TWI305115B (en) Glass circuit board and manufacturing method thereof
JP2001298120A (ja) 半導体装置及び半導体装置の製造方法
US8901753B2 (en) Microelectronic package with self-heating interconnect
TWM616493U (zh) 基於fpc的金屬線路結構
JP4805412B2 (ja) 金属張積層体、回路基板及び電子部品
JP2008288607A (ja) 電子部品実装構造の製造方法
TWI235472B (en) A method of forming an integrated circuit substrate
JP2003045917A (ja) 半導体装置用テープキャリアおよびその製造方法
TW202244949A (zh) 基於fpc的金屬線路結構及其加工方法
TWM629323U (zh) 覆晶封裝結構
JP3232981U (ja) Fpcベースの金属回路構造
JP7109873B1 (ja) Fpcベースの金属回路構造及びその加工方法
JP2008204968A (ja) 半導体パッケージ基板とその製造方法
CN105575823A (zh) 半导体器件扇出封装结构的制作方法
JP3800298B2 (ja) バンプの形成方法及び半導体装置の製造方法
TW200910558A (en) Method for manufacturing substrate embedded with chip
JP2005268442A (ja) 半導体装置およびその製造方法
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法