JP2022165462A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】歩留まり低下の抑制と信頼性低下の抑制とを両立する半導体装置および半導体装置の製造方法を実現する。【解決手段】半導体装置は、半導体素子と、半田を介して前記半導体素子が接合される導体板と、を備えた半導体装置であって、前記半田が接合される側の前記導体板の面において、前記半田が配置される領域を囲む溝部と、前記溝部の両側縁に形成される突起部と、を有する。半導体装置の製造方法は、前記突起部を形成するレーザ照射を行う第１工程と、前記領域に前記半田を配置する第２工程と、前記突起部まで前記半田を濡れ広がらせる第３工程と、を備える。【選択図】図７

Description

本発明は、半導体装置および半導体装置の製造方法に関する。

ＨＥＶ／ＥＶモータ駆動のための電力変換装置に搭載される半導体装置(パワーモジュール)は、例えば導体板上に半田を塗布して半導体素子と接続する構造である。このとき、半導体素子の位置確保として、半田塗布前に導体板上に位置決め枠を形成するが、塗布した半田が位置決め枠から溢れることで、歩留まり低下や半導体素子の位置ズレによる信頼性低下を起こすため、位置決め枠の形成について改善が成されてきた。

本願発明の背景技術として、下記の特許文献１では、半導体装置１のリードフレーム２０に形成されている第１の流出抑制部２１と第２の流出抑制部２２と、についての形成技術が記載されている。それぞれの流出抑制部は、接合部２８の周囲全体を連続的に取り囲む環状に形成され、接合部２８の外面よりも深く掘られた溝部２１Ａおよび２２Ａとして構成されている。このようにすることで、半田の濡れ広がりを所望の範囲内に確実に抑えることができ、部品搭載に伴う位置ずれを抑制している。

特開２０１４－２０３９４７号公報

特許文献１に記載の構成を踏まえて、さらに導体板上での半田溢れの抑制力を強化するため、本発明では、歩留まり低下の抑制と信頼性低下の抑制とを両立する半導体装置および半導体装置の製造方法を提供することが目的である。

本発明の半導体装置は、半導体素子と、半田を介して前記半導体素子が接合される導体板と、を備えた半導体装置であって、前記半田が接合される側の前記導体板の面において、前記半田が配置される領域を囲む溝部と、前記溝部の両側縁に形成される突起部と、を有する。
また、本発明の半導体装置の製造方法は、めっき層を有する前記導体板に、前記めっき層よりも深い溝を前記導体板の面に形成するとともに、前記めっき層の面より突出する突起部を形成するレーザ照射を行う第１工程と、前記溝部によって囲まれる前記導体板上の領域に前記半田を配置する第２工程と、前記半導体素子を前記半田に対して押し付けて、前記突起部まで前記半田を濡れ広がらせる第３工程と、を備える。

本発明によれば、歩留まり低下の抑制と信頼性低下の抑制とを両立する半導体装置および半導体装置の製造方法を実現できる。

本発明の一実施形態に係る、半導体装置の外観を示す斜視図。 図１から樹脂を取り除いたリードフレーム及び端子の斜視図。 図２の展開図。 リードフレームに対するレーザ照射枠を示す図。 図４のリードフレームに半田と半導体素子を設置した斜視図。 図５の正面図。 本発明の一実施形態にかかる、従来技術のレーザ照射による溝部形成と本発明のレーザ照射による溝部形成との比較図。 本発明の一実施形態にかかる、半田と半導体素子との設置工程を示す図。 図８のＡ－Ａ断面図。 本発明の一実施形態にかかる、第１～第３の変形例。 本発明の一実施形態にかかる、第４、第５の変形例。

以下、図面を参照して本発明の実施形態を説明する。以下の記載および図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。本発明は、他の種々の形態でも実施する事が可能である。特に限定しない限り、各構成要素は単数でも複数でも構わない。

図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。

（本発明の一実施形態を備える全体構成）
図１は、本発明の一実施形態に係る、半導体装置の外観を示す斜視図である。

半導体装置１００は、内部に半導体素子１０５（図３参照）を封止するモールド樹脂１０１を備える。モールド樹脂１０１の両面には、半導体素子１０５とはんだ１０６（図３参照）で接続される導体板であるリードフレーム１０２を有する。モールド樹脂１０１の上部から半導体素子１０５と電気的に接続される複数の接続端子１０３が突出している。リードフレーム１０２の両面には、絶縁シート１０４が配置される。

絶縁シート１０４がリードフレーム１０２の両面に接着された後に、半導体装置１００は、ケース２０１に収容され、樹脂封止される。ケース２０１の両面には複数の放熱フィン２０２が設けられ、図示しない冷媒が放熱フィン２０２の間を流通することで半導体素子１０５より生じる発熱を冷却する。

図２は、図１から樹脂を取り除いたリードフレーム及び端子の斜視図である。図３は、図２の展開図である。

半導体素子１０５は、その両面に半田１０６塗布し、半田１０６を介してリードフレーム１０２と接続される。本発明で説明する半導体素子１０５として、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）とダイオードチップとを設けたが、ＩＧＢＴに限らず、ＭＯＳＦＥＴ、ＳｉＣでもよい。また、１アームにＩＧＢＴとダイオードをそれぞれ１個配置した半導体素子１０５の例を示しているが、搭載する半導体素子１０５の数は幾つであってもよい。

図４は、リードフレームに対するレーザ照射枠を示す図である。図５は、図４のリードフレームに半田と半導体素子を設置した斜視図である。図６は、図５の正面図である。なお、図５には、半導体素子１０５と半田１０６を分けて示しているが、実際は図６のようにほぼ重なるような形で設置される。

リードフレーム１０２には、半導体素子１０５のＩＧＢＴを設置する箇所、ダイオードを設置する箇所のそれぞれに対応して、レーザ照射枠１０７が形成される。図５、図６に示すように、レーザ照射枠１０７の内側に半田１０６と半田１０６を介して半導体素子１０５が接合されている。

図７は、本発明の一実施形態にかかる、従来技術のレーザ照射による溝部形成と本発明のレーザ照射による溝部形成との比較図である。なお、図７は、図６のＡ－Ａ断面図である。

図７（ａ）に示す従来の技術を適用したレーザ照射による溝部形成方法では、半田１０６Ａが溝部１１０Ａに差し掛かる状態になる可能性がある（拡大図Ｄ１参照）。この状態だと、塗布した半田１０６Ａが本来の位置領域から溢れていることで半導体素子１０５の位置ずれが発生し、半導体装置１００の歩留まり低下や信頼性低下を引き起こす原因となる。

そこで本発明である図７（ｂ）のように、半田１０６がリードフレーム１０２に接合する面において、レーザ照射によって酸化膜１１１を有するめっき層１０８よりも深くリードフレーム１０２まで届くように貫通して形成される溝部１１０と、溝部１１０の両側縁に形成される突起部１０９とを、有する半導体装置１００を採用する（拡大図Ｄ２参照）。このレーザ照射によって形成された溝部１１０の底面部は、めっき層１０８を貫通した影響により酸化膜１１１で覆われる。また、突起部１０９は、リードフレーム１０２上で半田１０６が配置される領域を囲むように形成されている。

本発明を採用することにより、溝部１１０が酸化膜１１１に覆われていることよって半田濡れせず、かつ突起部１０９によって物理的に溝部１１０への半田溢れを防いでいる。同時に、半導体素子１０５の位置ズレが抑制され、半導体装置１００の歩留まり低下の抑制及び信頼性低下の抑制を実現できる。

なお、突起部１０９の高さ及び溝部１１０の深さは、リードフレーム１０２に施しているめっき層１０８の幅よりも大きいことが望ましい。

また、具体的な材料として、たとえば、リードフレーム１０２はＣｕ、めっき層１０８はＰｄ又はＮｉＰｄ、半田１０６は鉛フリーでＳｎ９９％，Ｃｕ０．５％以上とする。

また、使用するレーザ媒体は個体レーザが望ましい。実験によると、特に発振波長が１０００ｎｍ以上のレーザ設備で周波数帯が５０ｋＨｚ以上かつ７０ｋＨｚ以下、スキャンスピードが３００ｍｍ／ｓｅｃ以下、レーザ出力が９０％以上、という条件の場合、本発明の実施形態の条件に見合う７μｍ程度の溝部１１０及び突起部１０９が形成されることが確認できた。

また本実施形態は、ＩＧＢＴやＭＯＳＦＥＴに代表されるものに限定されず整流ダイオードにも適用することができる。

図８は、本発明の一実施形態にかかる、半田と半導体素子との設置工程を示す図である。図９は、図８のＡ－Ａ断面図である。

レーザ機械１１２から照射されるレーザ照射１１３は、めっき層１０８を有したリードフレーム１０２に溝部１１０を形成する。溝部１１０の形成と同時に、溝部１１０の形成によって発生するレーザ削り痕によって、自然に突起部１０９が形成される。

溝部１１０および突起部１０９が形成された導体板１０２において、突起部１０９に囲まれた領域１１４の面に溶融した半田１０６を配置し、半導体素子１０５をその半田１０６の上に配置する。半導体素子１０５を半田１０６に対して押し込むことで半田１０６が領域１１４上に濡れ広がる。濡れ広がった半田１０６は、突起部１０９によって領域１１４内に留まる。

この半田１０６の配置の際、半田の厚さ１０６ａを半導体素子の厚さ１０５ａよりも薄くする調整を行うことで、外周方向へと広がる半田１０６の物理量が減り、溝部１１０への半田溢れの抑制力が向上する。なお、レーザ照射１１３は照射するリードフレーム１０２に対して垂直方向が望ましく、特に角度に関しての指定はない。

なお、リードフレーム１０２の表面上に照射するレーザ位置は、半導体素子１０５の外寸よりも外周方向に０．５ｍｍ以上１．０ｍｍ未満とすることが望ましい。

（本発明の変形例）
図１０は、本発明の一実施形態にかかる、第１～第３の変形例である。図１１は、本発明の一実施形態にかかる、第４、第５の変形例である。

図１０（ａ）に示すように、半導体素子の外寸より外周部に照射するレーザ照射枠１０７ａは、１個に限定するものではなく複数枠を設置してもよい。半導体素子１０５とリードフレーム１０２とを接合する半田１０６の塗布量が多い場合でも、半田溢れの抑制に貢献できる。

また、図１０（ｂ）のレーザ照射枠１０７ｂや、図１０（ｃ）のレーザ照射枠１０７ｃのように、連続的に照射枠を形成することに限定するものではなく、部分的かつ複数枠を設置してもよい。この変形例は、半導体素子１０５を接合する場合の半田１０６の溢れる傾向に合わせて部分的に照射枠１０７ｂ、１０７ｃを形成したものであり、このような変形例でも半田溢れの抑制に貢献できる。

また、図１１（ｄ）のレーザ照射枠１０７ｄや、図１０（ｅ）のレーザ照射枠１０７ｅのように、連続的に照射枠を形成することに限定するものではなく、断続的かつ複数枠を設置してもよい。この変形例も、レーザ照射枠１０７ｂ，１０７ｃと同様に、半導体素子１０５を接合する場合の半田１０６の溢れる傾向に合わせて断続的に照射枠１０７ｄ、断続的かつ複数枠に照射枠１０７ｅを形成したものであり、このような変形例でも半田溢れの抑制に貢献できる。

以上説明した本発明の一実施形態によれば、以下の作用効果を奏する。

（１）半導体装置１００は、半導体素子１０５と、半田１０６を介して半導体素子１０５が接合される導体板１０２と、を備え、半田１０６が接合される側の導体板１０２の面において、半田１０６が配置される領域を囲む溝部１１０と、溝部１１０の両側縁に形成される突起部１０９と、を有する。このようにしたことで、歩留まり低下の抑制と信頼性低下の抑制とを両立する半導体装置１００を提供できる。

（２）半導体装置１００の導体板１０２は、めっき層１０８を有し、溝部１１０および突起部１０９は、めっき層１０８の幅よりも大きく形成され、溝部１１０は、酸化膜１１１で覆われる。このようにしたことで、確実に、歩留まり低下の抑制と信頼性低下の抑制とを両立する半導体装置１００を提供できる。

（３）半導体装置１００の半田１０６の厚さは、半導体素子１０５の厚さよりも薄い。このようにしたことで、溝部１１０への半田溢れの抑制力が向上する。

（４）半導体装置１００の製造方法は、半導体素子１０５と、半田１０６を介して半導体素子１０５が接合される導体板１０２と、を備えたうえで、めっき層１０８を有する導体板１０２に、めっき層１０８よりも深い溝を導体板１０２の面に形成するとともに、めっき層１０８の面より突出する突起部１０９を形成するレーザ照射１１３を行う第１工程と、溝部１１０によって囲まれる導体板１０２上の領域に半田１０６を配置する第２工程と、半導体素子１０５を半田１０６に対して押し付けて、突起部１０９まで半田１０６を濡れ広がらせる第３工程と、を備える。このようにしたことで、歩留まり低下の抑制と信頼性低下の抑制とを両立する半導体装置１００を提供できる。

（５）半導体装置１００の製造方法において、半導体素子１０５を半田１０６に対して押し付けて、突起部１０９まで半田１０６を濡れ広がらせる第３工程では、半田１０６の厚さを半導体素子１０５の厚さよりも薄くなるように半田１０６を濡れ広がらせる。このようにしたことで、確実に溝部１１０への半田溢れの抑制力が向上する。

なお、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で様々な変形や他の構成を組み合わせることができる。また本発明は、上記の実施形態で説明した全ての構成を備えるものに限定されず、その構成の一部を削除したものも含まれる。

１００ 半導体装置
１０１ モールド樹脂
１０２ 導体板（リードフレーム）
１０３ 端子（正極端子、負極端子、交流端子、上アームの制御端子、下アームの制御端子）
１０４ 絶縁シート
１０５ 半導体素子
１０５ａ 半導体素子の厚さ
１０６ 半田
１０６ａ 半田の厚さ
１０７ レーザ照射枠
１０７ａ～１０７ｅ レーザ照射枠の変形例
１０８ めっき層
１０９ 突起部
１１０ 溝部
１１１ 酸化膜
１１２ レーザ機械
１１３ レーザ照射
１１４ 領域
２０１ ケース
２０２ 放熱フィン

Claims (5)

1. 半導体素子と、
   半田を介して前記半導体素子が接合される導体板と、を備えた半導体装置であって、
   前記半田が接合される側の前記導体板の面において、前記半田が配置される領域を囲む溝部と、前記溝部の両側縁に形成される突起部と、を有する
   半導体装置。
2. 請求項１に記載の半導体装置であって
   前記導体板は、めっき層を有し、
   前記溝部および前記突起部は、前記めっき層の幅よりも大きく形成され、
   前記溝部は、酸化膜で覆われる
   半導体装置。
3. 請求項１に記載の半導体装置であって、
   前記半田の厚さは、前記半導体素子の厚さよりも薄い
   半導体装置。
4. 半導体素子と、
   半田を介して前記半導体素子が接合される導体板と、を備えた半導体装置の製造方法であって、
   めっき層を有する前記導体板に、前記めっき層よりも深い溝を前記導体板の面に形成するとともに、前記めっき層の面より突出する突起部を形成するレーザ照射を行う第１工程と、
   前記溝部によって囲まれる前記導体板上の領域に前記半田を配置する第２工程と、
   前記半導体素子を前記半田に対して押し付けて、前記突起部まで前記半田を濡れ広がらせる第３工程と、を備える
   半導体装置の製造方法。
5. 請求項４に記載の半導体装置の製造方法であって、
   前記第３工程において、前記半田の厚さを前記半導体素子の厚さよりも薄くなるように前記半田を濡れ広がらせる
   半導体装置の製造方法。

Images