JP2022164282A - Manufacturing method of semiconductor device and semiconductor device - Google Patents
Manufacturing method of semiconductor device and semiconductor device Download PDFInfo
- Publication number
- JP2022164282A JP2022164282A JP2021069678A JP2021069678A JP2022164282A JP 2022164282 A JP2022164282 A JP 2022164282A JP 2021069678 A JP2021069678 A JP 2021069678A JP 2021069678 A JP2021069678 A JP 2021069678A JP 2022164282 A JP2022164282 A JP 2022164282A
- Authority
- JP
- Japan
- Prior art keywords
- sinter layer
- dry
- semiconductor die
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Die Bonding (AREA)
Abstract
Description
本発明は、半導体装置の製造方法及び半導体装置に係り、更に詳細には、無加圧又は低加圧状態で加熱焼結する半導体装置の製造方法及び該製造方法で製造された半導体装置に関する。 The present invention relates to a method for manufacturing a semiconductor device and a semiconductor device, and more particularly to a method for manufacturing a semiconductor device which is heat-sintered under no pressure or a low pressure and a semiconductor device manufactured by the method.
近年の電力機器の小型化・高出力化に伴い、パワーモジュールを高耐熱化し、高温動作させることが重要となっている。そのパワーモジュールに使用される半導体ダイと基板電極の接合における高耐熱実装の一つとしてシンター接合がある。 With the recent miniaturization and high output of electric power equipment, it is important to improve the heat resistance of power modules and operate them at high temperatures. Sinter bonding is one of the high heat resistance mounting methods for bonding the semiconductor die and the substrate electrode used in the power module.
上記シンター結合は、粒径がマイクロサイズからナノサイズの銀や銅、ニッケルなどの金属粒子を溶剤中に分散させたペースト状のシンター材を接合面に付与し、これを焼結させる接合方法である。 The sinter bonding is a bonding method in which a paste-like sinter material in which metal particles such as silver, copper, and nickel with a particle size ranging from micro-sized to nano-sized are dispersed in a solvent is applied to the bonding surface and then sintered. be.
上記ペースト状シンター材を接合面に付与し半導体ダイと基板電極とを積層すると、揮発する溶剤の放出経路が塞がれるので、シンター接合によって形成されるシンター層にボイド(空隙)が形成され、放熱経路の阻害や熱疲労寿命の低下に繋がる。 When the paste-like sinter material is applied to the bonding surface and the semiconductor die and the substrate electrode are laminated, the discharge path of the volatilizing solvent is blocked, so voids are formed in the sinter layer formed by sinter bonding. This leads to obstruction of the heat dissipation path and reduction in thermal fatigue life.
特許文献1には、基板電極に塗布したペースト状の塗料層から溶剤を揮発させた後に、半導体ダイを積層することで上記ボイドの発生を抑止できる旨が開示されている。
しかしながら、溶剤を揮発させたシンター材はタック性を喪失しているため、上記シンター材上に積層した半導体ダイを充分固定することができず、振動などによってシンター材と半導体ダイとの接触面で位置ズレが生じ易い。また、焼結後においても半導体ダイと基板電極との熱膨張率差で生じる熱応力によって、上記シンター材と半導体ダイとの接合面で界面剥離が生じ易い。 However, since the sintering material that has volatilized the solvent has lost its tackiness, the semiconductor die laminated on the sintering material cannot be sufficiently fixed, and the contact surface between the sintering material and the semiconductor die cannot be sufficiently fixed due to vibration or the like. Positional deviation is likely to occur. Moreover, even after sintering, interfacial peeling is likely to occur at the bonding surface between the sintering material and the semiconductor die due to thermal stress caused by the difference in thermal expansion coefficient between the semiconductor die and the substrate electrode.
本発明は、このような従来技術の有する課題に鑑みてなされたものであり、その目的とするところは、ボイドの発生を抑止しつつ、上記接触面における位置ズレや焼結後の界面剥離を防止できる半導体装置の製造方法及び半導体装置を提供することにある。 The present invention has been made in view of such problems of the prior art, and the object thereof is to suppress the occurrence of voids and prevent the positional displacement of the contact surface and the interfacial peeling after sintering. It is an object of the present invention to provide a method for manufacturing a semiconductor device and a semiconductor device that can prevent such a problem.
本発明者は、上記目的を達成すべく鋭意検討を重ねた結果、基板電極又はリードフレームに対して、凹部を有する乾燥シンター層を形成し、半導体ダイに上記凹部に嵌合する乾燥シンター層を形成してこれらを嵌合させることにより、上記課題を解決できることを見出し、本発明を完成するに至った。 As a result of intensive studies to achieve the above object, the present inventors formed a dry sintered layer having recesses on a substrate electrode or a lead frame, and formed a dry sintered layer fitted in the recesses on a semiconductor die. The present inventors have found that the above problems can be solved by forming and fitting them, and have completed the present invention.
即ち、本発明の半導体装置の製造方法は、半導体ダイと基板電極及び/又は半導体ダイとリードフレームとが、焼結シンター層で接合された半導体装置の製造方法である。
そして、上記基板電極又はリードフレームに凹部を有する乾燥シンター層を形成する処理と、上記半導体ダイに上記凹部に嵌合する乾燥シンター層を形成する処理と、を有する乾燥シンター層形成工程と、
上記2つの乾燥シンター層を重ね合わせ、上記乾燥シンター層の凹部に上記他方の乾燥シンター層を嵌合させる積層工程と、
上記重ね合わせた2つの乾燥シンター層を焼結し、上記半導体ダイと基板電極又はリードフレームとを接合する焼結工程と、を有することを特徴とする。
That is, the method of manufacturing a semiconductor device of the present invention is a method of manufacturing a semiconductor device in which a semiconductor die and a substrate electrode and/or a semiconductor die and a lead frame are bonded by a sintered sinter layer.
a dry sinter layer forming step including a process of forming a dry sinter layer having recesses on the substrate electrode or lead frame, and a process of forming a dry sinter layer on the semiconductor die that fits into the recesses;
a stacking step of superimposing the two dry sinter layers and fitting the other dry sinter layer into the recesses of the dry sinter layer;
and a sintering step of sintering the two superimposed dry sinter layers to join the semiconductor die and the substrate electrode or lead frame.
また、本発明の半導体装置は、半導体ダイと、基板電極又はリードフレームとが焼結シンター層で接合された半導体装置である。
そして、上記基板電極又はリードフレームが、上記焼結シンター層との接合面の該焼結シンター層が付与された範囲の内側に、その範囲よりも小さな凹部を有することを特徴とする。
Also, the semiconductor device of the present invention is a semiconductor device in which a semiconductor die and a substrate electrode or a lead frame are joined with a sintered sinter layer.
Further, the substrate electrode or the lead frame is characterized by having a recess smaller than the range inside the range of the joint surface with the sintered sinter layer provided with the sintered sinter layer.
本発明によれば、基板電極又はリードフレームと半導体ダイとの両方に乾燥シンター層を形成し、一方の乾燥シンター層を他方の乾燥シンター層の凹部に嵌合させることとしたため、基板電極又はリードフレームと半導体ダイとの位置がずれることのない半導体装置の製造方法、及び半導体装置を提供することができる。 According to the present invention, the dry sintered layers are formed on both the substrate electrode or lead frame and the semiconductor die, and one dry sintered layer is fitted into the concave portion of the other dry sintered layer. It is possible to provide a method of manufacturing a semiconductor device and a semiconductor device in which the positions of the frame and the semiconductor die do not shift.
以下、本発明の半導体装置の製造方法について説明する。
上記製造方法は、半導体ダイと基板電極又はリードフレームとが、焼結シンター層で接合された半導体装置を製造する方法である。
A method for manufacturing a semiconductor device according to the present invention will be described below.
The manufacturing method described above is a method for manufacturing a semiconductor device in which a semiconductor die and a substrate electrode or a lead frame are joined by a sintered sinter layer.
上記半導体装置1は、例えば、図1に示すように、半導体ダイ2と基板電極4とで、焼結シンター層3を挟んだ構造をしており、半導体ダイ2と基板電極4とが焼結シンター層3で接合されている。
For example, as shown in FIG. 1, the
本発明の製造方法は、半導体ダイ2と基板電極4との両方に溶剤を含有するシンター材を塗布して湿潤シンター層5を形成し、これらを乾燥させて2つの乾燥シンター層6を形成する。そして、半導体ダイの乾燥シンター層6aと基板電極の乾燥シンター層6bとを重ね合わせ、焼結して一体化した焼結シンター層3を形成する。
In the manufacturing method of the present invention, a sinter material containing a solvent is applied to both the
このように、本発明の製造方法では、溶剤を含有する湿潤シンター層5を乾燥させ、上記溶剤を揮発させた乾燥シンター層6を形成した後に、基板電極4と半導体ダイ2とを積層するので、湿潤シンター層5の上面が覆われず、上記溶剤の放出経路が塞がれることがない。したがって、上記溶剤の揮発に起因するボイドの発生が防止される。
As described above, in the manufacturing method of the present invention, after drying the wet sinter layer 5 containing the solvent and forming the
加えて、上記のようにボイドの発生を防止できるため、焼結の際に加圧して揮発した溶剤の蒸気を押し出す必要がないので、無加圧又は1Mpa未満の低加圧状態で焼結することができ、半導体ダイ2や基板電極4などの割れの発生を防止できる。
In addition, since the generation of voids can be prevented as described above, there is no need to push out the vapor of the volatilized solvent by applying pressure during sintering. It is possible to prevent the occurrence of cracks in the
また、湿潤シンター層5は、その厚さが厚くなれば、溶剤が揮発し難く、乾燥シンター層6中に溶剤が残留し易くなるので湿潤シンター層4の厚さをあまり厚くすることはできない。
In addition, the thicker the wet sinter layer 5, the less likely the solvent will volatilize and the more likely the solvent will remain in the
本発明においては、半導体ダイ2と基板電極4との両方に溶剤を含有するシンター材を塗布するので、半導体ダイ2又は基板電極4の一方のみに湿潤シンター層5を形成する場合に比べて2倍の厚さの焼結シンター層3を形成することができる。
In the present invention, since the sintering material containing the solvent is applied to both the
焼結シンター層3は、半導体ダイ2と基板電極4との熱膨張係数の差による応力を緩和するので、焼結シンター層3の厚さを厚くして熱疲労寿命を向上させることが可能である。焼結シンター層3の厚さは、50μm~200μmであることが好ましい。
Since the
また、図2に示すように、基板電極の乾燥シンター層6bは凹部61を有し、半導体ダイの乾燥シンター層6aは上記凹部61に嵌合してぴったりと入り込む形状をしている。そして、図3に示すように、基板電極の乾燥シンター層6bと半導体ダイの乾燥シンター層6aとを重ね合わせ、基板電極の乾燥シンター層の凹部61に半導体ダイの乾燥シンター層6aを嵌合させる。
As shown in FIG. 2, the dry sintered
このため、搬送などによる振動が加わっても、乾燥シンター層6同士の接触面で位置ズレが生じることがない。
また、焼結前の乾燥シンター層は活性度が高いので、これらの層間にある程度の隙間が生じたとしても、焼結によりこの隙間を埋めてしっかりと接合するため、2つの乾燥シンター層6a、6bが一体化して焼結シンター層3が形成され、基板電極4と半導体ダイ2とが強固に接合されるので、半導体駆動時の発熱などによる熱応力による界面剥離を防止できる。
Therefore, even if vibrations are applied during transportation or the like, the contact surfaces of the
In addition, since the dry sinter layer before sintering has a high degree of activity, even if there is a gap between these layers to some extent, the gap is filled by sintering and firmly bonded. Since the
なお、半導体ダイ2や基板電極4に、タック性を有する湿潤シンター層5を形成するため、乾燥させた後にも、半導体ダイ2と乾燥シンター層6aとの界面や、基板電極4と乾燥シンター層6bとの界面にタック性が維持され、これらの界面での界面剥離も防止される。
Since the wet sinter layer 5 having tackiness is formed on the
上記乾燥シンター層の凹部61の深さは、10μm以上であることが好ましい。
凹部の深さが10μm以上であることで、振動などの外力に抗して位置ズレを防止できる。
The depth of the
When the depth of the concave portion is 10 μm or more, it is possible to prevent positional deviation against external force such as vibration.
乾燥シンター層の凹部61の深さは、基板電極4に塗布する湿潤シンター層5の凹部51とその周囲との厚さの差により調節できる。上記湿潤シンター層の凹部51とその周囲との厚さの差は、金属粒子と溶剤との体積比にもよるが、20μm以上であることが好ましい。
The depth of the
上記湿潤シンター材の金属粒子と溶剤との体積比(金属粒子/溶剤)は、金属粒子の平均粒径や溶剤の種類にもよるが、35/65~65/35であることが好ましい。 The volume ratio of the metal particles to the solvent (metal particles/solvent) in the wet sinter material is preferably 35/65 to 65/35, depending on the average particle size of the metal particles and the type of solvent.
上記金属粒子としては、銀、銅、ニッケルなどの粒子を挙げることができる。
金属粒子は粒径が小さくなるほど体積当たりの表面積が広く活性であるので、低温での焼結が可能になる一方で凝集し易くなるため、平均粒径が1~10μmのマイクロ粒子と、平均粒径が50~500nmのナノ粒子とを混合して用いることが好ましい。
上記金属粒子は、酸化防止や分散性を向上させる表面処理がされていてもよい。
Examples of the metal particles include particles of silver, copper, nickel, and the like.
The smaller the particle diameter of the metal particles, the wider the surface area per volume and the more active they are. It is preferable to mix and use nanoparticles with a diameter of 50 to 500 nm.
The metal particles may be surface-treated to prevent oxidation and improve dispersibility.
上記溶剤としては、シンター材に用いられる従来公知の溶剤を使用することができ、例えば、エチレングリコールなどのアルコール系有機溶媒を使用できる。 As the solvent, conventionally known solvents used for sintering materials can be used, for example, alcohol-based organic solvents such as ethylene glycol can be used.
上記基板電極4は、基板表面に焼結シンター層3が接合可能な、金や銀などの膜が形成された、銅などの金属で成る金属基板や、セラミック基板に銅電極などを形成したものを使用できる。
The
また、上記半導体ダイ2は、焼結シンター層3と接続する面の最表面に金や銀などの表面電極21が形成されたInsulated Gate Bipolar Transistor(IGBT)、Metal-Oxide-Semiconductor Field Effect Transistor(MOS-FET)などのパワー半導体を挙げることができる。
In addition, the semiconductor die 2 is an insulated gate bipolar transistor (IGBT) or a metal-oxide-semiconductor field effect transistor (IGBT) in which a
なお、基板電極4と半導体ダイ2とを接合する場合を例に説明したが、リードフレーム7と半導体ダイ2とを接合する場合も同様である。
Although the case where the
(第1の実施形態)
平面状の基板電極4と半導体ダイ2とを接合する場合について説明する。
第1の実施形態では、図4に示すように、上記基板電極4の一方の表面に、溶剤を含有するシンター材を塗布し、凹部51を有する湿潤シンター層5を形成する。
(First embodiment)
A case of bonding the
In the first embodiment, as shown in FIG. 4, a sintering material containing a solvent is applied to one surface of the
上記凹部51を有する湿潤シンター層5は、例えば、図5に示すような、凹部51を形成する箇所にスクリーン印刷用メッシュ部91を有し、その周囲にマスク開口部92を有する印刷用マスク9を用いて形成できる。
The wet sinter layer 5 having the
この印刷用マスクで9は、スクリーン印刷用メッシュ部91では溶剤を含有するシンター材の通過量が規制され、マスク開口部92では規制されないので、メッシュ部91と開口部92とで溶剤を含有するシンター材の塗布量に差が生じて凹部51を有する湿潤シンター層5を形成できる。
In this
また、図6に示すように、凹部51の底部52となる部分を塗布した後、ディスペンス10を用いてその周囲を取り囲み、上記底部52よりも厚くなるように塗布することでも形成可能である。
Alternatively, as shown in FIG. 6, after coating the portion that will become the
そして、湿潤シンター層5を加熱乾燥させ、湿潤シンター層中の溶剤を揮発させることで凹部61を有する乾燥シンター層6を形成できる。湿潤シンター層5を乾燥するときの温度は、使用する溶剤にもよるが130℃~180℃程度である。
Then, the wet sinter layer 5 is heated and dried to volatilize the solvent in the wet sinter layer, thereby forming the
また、半導体ダイ2には、上記基板電極4に形成した乾燥シンター層6bの凹部61にぴったりと入り込み隙間が生じないように、乾燥シンター層6aが上記凹部61の深さと同程度になるように膜厚を調整した湿潤シンター層5aを形成し、加熱乾燥して上記凹部61に嵌合する乾燥シンター層6aを形成する。
In addition, the semiconductor die 2 is fitted into the
次に、図3に示すように、基板電極の乾燥シンター層6bと半導体ダイの乾燥シンター層6aとを向かい合わせに重ね、基板電極の乾燥シンター層の凹部61に、半導体ダイの乾燥シンター層6aをはめこみ、焼結して基板電極の乾燥シンター層6bと半導体ダイの乾燥シンター層6aとを一体化させ、図1に示す半導体装置1を製造する。
Next, as shown in FIG. 3, the
(第2の実施形態)
凹部41を形成した基板電極4と半導体ダイ2とを接合する場合について説明する。
第2の実施形態で用いる基板電極4は、図7に示すように、半導体ダイ2との接合範囲の内側に半導体ダイ2の外形よりも小さな凹部41を有する。この凹部41は、プレス加工やエッチングなどの従来公知の方法で形成することができる。
(Second embodiment)
A case of bonding the
The
そして、図7に示すように、基板電極4に対して、印刷用マスクなどを使い、基板電極4の凹部41及びその周囲に溶剤を含有するシンター材を塗布し、基板電極4側に凸部を有する湿潤シンター層5bを形成する。
Then, as shown in FIG. 7, a printing mask or the like is used for the
なお、図7においては、半導体ダイ2との接合面側が平面状の湿潤シンター層5bを示したが、第1の実施形態と同様な方法により半導体ダイ2との接合面側に凹部51を形成することもできる。半導体ダイ2との接合面側に凹部51を形成することで、基板電極4に形成する凹部41の深さを浅くすることができ、基板電極4の強度を確保できる。
Although FIG. 7 shows the planar
この湿潤シンター層5bを加熱乾燥することで、図8に示すように、半導体ダイ2との接合面側に凹部51を有する乾燥シンター層6bを形成できる。
By heating and drying the
そして、図9に示すように、基板電極の乾燥シンター6bと半導体ダイの乾燥シンター層6aとを向かい合わせに重ね、基板電極の乾燥シンター層の凹部61に、半導体ダイの乾燥シンター層6aをはめこみ、焼結することで半導体装置1を製造する。
Then, as shown in FIG. 9, the
(第3の実施形態)
半導体ダイ2と焼結シンター層3との接合面に合金補強層を形成する場合について説明する。
(Third embodiment)
A case of forming an alloy reinforcing layer on the joint surface between the semiconductor die 2 and the
第3の実施形態では、半導体ダイ2と基板電極4の熱膨張係数の差によって発生する熱応力が最も掛かる半導体ダイ2の角部を補強する。
In the third embodiment, the corners of the semiconductor die 2 are reinforced where the thermal stress caused by the difference in thermal expansion coefficient between the semiconductor die 2 and the
上記第1の実施形態及び第2の実施形態と同様に基板電極4に形成した湿潤シンター層5bの上面に、図10に示すように半導体ダイ2の角部に掛かるようSn系ペレット状はんだ8を乗せる。
Sn-based pellet-
そして、湿潤シンター層5bを加熱乾燥させた後、図11に示すように基板電極の乾燥シンター層6bと半導体ダイの乾燥シンター層6aとを向かい合わせに重ね、基板電極の乾燥シンター層の凹部61に、半導体ダイの乾燥シンター層6aをはめこみ、Sn系はんだの融点以上の温度で焼結することで半導体装置1を製造する。
After drying the
焼結により、はんだ内のSn成分は、シンター材がAgである場合はAg3Snを形成し、Cuである場合はCu6Sn5、Niである場合はNi3Sn4を形成する。これらの合金は強固であるので、半導体ダイ2と焼結シンター層3との接合面の角部からの剥離を防止できる。
Upon sintering , the Sn component in the solder forms Ag3Sn if the sintering material is Ag , Cu6Sn5 if it is Cu, and Ni3Sn4 if it is Ni. Since these alloys are strong, they can prevent peeling from the corners of the bonding surface between the semiconductor die 2 and the
上記Sn系はんだとしては、Sn単体の他、Sn-Ag-Cu系はんだや、Sn-Cu系はんだ、Sn-Sb系はんだを使用できる。 As the Sn-based solder, Sn alone, Sn--Ag--Cu-based solder, Sn--Cu-based solder, and Sn--Sb-based solder can be used.
(第4の実施形態)
半導体ダイ2とリードフレーム7とを接合する場合について説明する。
半導体ダイ2とリードフレーム6とを接合した半導体装置1の断面図を図12に示す。
(Fourth embodiment)
A case of joining the semiconductor die 2 and the
FIG. 12 shows a cross-sectional view of the
この半導体装置1は、半導体ダイ2がリードフレーム側にAlやNiで形成された表面電極21を有し、この表面電極21によって半導体ダイ2に凸部が形成されている。
In this
この半導体ダイ2の表面電極21の全体を覆うように溶剤を含有するシンター材を塗布し、図13に示すように、上記凸部と該凸部の周囲とで上記凸部が薄い湿潤シンター層5aを形成する。
A sintering material containing a solvent is applied so as to cover the
そして、湿潤シンター層5aを乾燥させると図14に示すように、半導体ダイ2上に凸部を有する乾燥シンター層6aを形成できる。
Then, by drying the
一方、リードフレーム7にも、上記第1の実施形態や第2の実施形態と同様にして凹部61を有する乾燥シンター層6cを形成する。
On the other hand, the
そして、リードフレーム7の乾燥シンター層6cと半導体ダイの乾燥シンター層6aとを向かい合わせに重ね、リードフレームの乾燥シンター層6cの凹部に、半導体ダイの乾燥シンター層6aの凸部をはめこみ、焼結することで半導体装置を製造する。
Then, the dry sinter layer 6c of the
また、図12に示すように、半導体ダイ2の下面はダイボンディング層11によって基板電極4と接合している。このダイボンディング層10を第1の実施形態又は第2の実施形態により形成することで、半導体ダイ2とリードフレーム7及び半導体ダイ2と基板電極4とを一括で焼結し、接合することで半導体装置1を製造できる。
Also, as shown in FIG. 12, the bottom surface of the semiconductor die 2 is bonded to the
1 半導体装置
2 半導体ダイ
21 表面電極
3 焼結シンター層
4 基板電極
41 凹部
5 湿潤シンター層
51 凹部
52 底
6 乾燥シンター層
61 凹部
7 リードフレーム
8 合金補強層
81 ペレット状はんだ
9 印刷用マスク
91 メッシュ部
92 マスク開口部
10 ディスペンス
11 ダイボンディング層
REFERENCE SIGNS
Claims (9)
上記基板電極又はリードフレームに凹部を有する乾燥シンター層を形成する処理と、
上記半導体ダイに上記凹部に嵌合する乾燥シンター層を形成する処理と、を有する乾燥シンター層形成工程と、
上記2つの乾燥シンター層を重ね合わせ、上記乾燥シンター層の凹部に上記他方の乾燥シンター層を嵌合させる積層工程と、
上記重ね合わせた2つの乾燥シンター層を焼結し、上記半導体ダイと基板電極又はリードフレームとを接合する焼結工程と、を有することを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device in which a semiconductor die and a substrate electrode, and/or a semiconductor die and a lead frame are bonded with a sintered sinter layer,
A process of forming a dry sinter layer having recesses on the substrate electrode or lead frame;
forming a dry sinter layer on the semiconductor die that fits into the recess; and
a stacking step of superimposing the two dry sinter layers and fitting the other dry sinter layer into the recesses of the dry sinter layer;
and a sintering step of sintering the two superimposed dry sinter layers to join the semiconductor die and the substrate electrode or lead frame.
上記基板電極又はリードフレームの一方の表面に、溶剤を含有するシンター材を塗布し、凹部を有する湿潤シンター層を形成し、
上記湿潤シンター層の溶剤を揮発させ、凹部を形成する処理を有することを特徴とする請求項1に記載の半導体装置の製造方法。 The process of forming the dry sinter layer having the recesses includes:
applying a sintering material containing a solvent to one surface of the substrate electrode or the lead frame to form a wet sintering layer having recesses;
2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of volatilizing a solvent in said wet sinter layer to form recesses.
予め凹部が形成された基板電極又はリードフレームを用い、
上記基板電極又はリードフレームの凹部と該凹部の周囲とに溶剤を含有するシンター材を塗布し、上記凹部の厚さが該凹部の周囲よりも厚い湿潤シンター層を形成し、
上記湿潤シンター層の溶剤を揮発させ、凹部を形成する処理を有することを特徴とする請求項1に記載の半導体装置の製造方法。 The process of forming the dry sinter layer having the recesses includes:
Using a substrate electrode or a lead frame in which recesses are formed in advance,
applying a sintering material containing a solvent to the recess of the substrate electrode or lead frame and the periphery of the recess to form a wet sinter layer in which the thickness of the recess is thicker than the periphery of the recess;
2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of volatilizing a solvent in said wet sinter layer to form recesses.
上記湿潤シンター層の角部に、さらにペレット状はんだを付与する処理を有することを特徴とする請求項2又は3に記載の半導体装置の製造方法。 The process of forming the dry sinter layer having the recesses includes:
4. The method of manufacturing a semiconductor device according to claim 2, further comprising applying pelletized solder to the corners of said wet sintered layer.
予め凸が形成された半導体ダイを用い、
上記半導体ダイの凸部と該凸部の周囲とに溶剤を含有するシンター材を塗布し、上記凸部の厚さが該凸部の周囲よりも薄い湿潤シンター層を形成し、
上記湿潤シンター層の溶剤を揮発させ、上記凹部に嵌合する凸部形成する処理を含むことを特徴とする請求項1~4のいずれか1つの項に記載の半導体装置の製造方法。 The process of forming a dry sintered layer that fits into the recess is
Using a semiconductor die on which convexities are formed in advance,
applying a sintering material containing a solvent to the protrusions of the semiconductor die and the periphery of the protrusions to form a wet sinter layer in which the thickness of the protrusions is thinner than the periphery of the protrusions;
5. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of volatilizing a solvent in said wet sinter layer to form protrusions that fit into said recesses.
上記基板電極又はリードフレームが、上記焼結シンター層との接合面の該焼結シンター層が付与された範囲の内側に、その範囲よりも小さな凹部を有することを特徴とする半導体装置。 A semiconductor device in which a semiconductor die and a substrate electrode or a lead frame are joined with a sintered sinter layer,
1. A semiconductor device according to claim 1, wherein said substrate electrode or said lead frame has a recess smaller than said range inside the range of said joint surface with said sintered sinter layer provided with said sintered sinter layer.
上記凸部の全体が、上記シンター層で覆われて接合していることを特徴とする請求項7に記載の半導体装置。 The semiconductor die has a convex portion formed by a surface electrode,
8. The semiconductor device according to claim 7, wherein the protrusion is entirely covered with the sinter layer and joined.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021069678A JP2022164282A (en) | 2021-04-16 | 2021-04-16 | Manufacturing method of semiconductor device and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021069678A JP2022164282A (en) | 2021-04-16 | 2021-04-16 | Manufacturing method of semiconductor device and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022164282A true JP2022164282A (en) | 2022-10-27 |
Family
ID=83742986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021069678A Pending JP2022164282A (en) | 2021-04-16 | 2021-04-16 | Manufacturing method of semiconductor device and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022164282A (en) |
-
2021
- 2021-04-16 JP JP2021069678A patent/JP2022164282A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5757314B2 (en) | Semiconductor device | |
US8415207B2 (en) | Module including a sintered joint bonding a semiconductor chip to a copper surface | |
US9177934B2 (en) | Connection arrangement of an electric and/or electronic component | |
JP2012174927A (en) | Semiconductor device and manufacturing method of the same | |
US20180082915A1 (en) | Air cavity packages and methods for the production thereof | |
JP2012099779A (en) | Power module using burning join and manufacturing method of the power module | |
JP2021027116A (en) | Semiconductor device | |
JP2014207389A (en) | Semiconductor package | |
WO2017134974A1 (en) | Bonding material, and bonding method and bonding structure using same | |
JP2019067986A (en) | Semiconductor device for electric power | |
JP2013229457A (en) | Semiconductor device and manufacturing method of the same | |
JP6399906B2 (en) | Power module | |
CN111448655B (en) | Apparatus and method for producing thermal interface bonding between semiconductor device and heat exchanger | |
JP6723448B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2012138470A (en) | Semiconductor element, semiconductor device and semiconductor device manufacturing method | |
JP2022164282A (en) | Manufacturing method of semiconductor device and semiconductor device | |
JP6619661B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2017005007A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP7460051B2 (en) | Semiconductor Device | |
JP2022176744A (en) | Semiconductor device and method for manufacturing the same | |
JP2011249599A (en) | Semiconductor packaging substrate and package structure using the same | |
JP2015153881A (en) | semiconductor bonding method | |
TWI605740B (en) | Base joining method | |
JP2014060344A (en) | Semiconductor module manufacturing method and semiconductor module | |
JP6354954B2 (en) | Semiconductor device manufacturing method and semiconductor device |