JP2022160411A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2022160411A
JP2022160411A JP2022107058A JP2022107058A JP2022160411A JP 2022160411 A JP2022160411 A JP 2022160411A JP 2022107058 A JP2022107058 A JP 2022107058A JP 2022107058 A JP2022107058 A JP 2022107058A JP 2022160411 A JP2022160411 A JP 2022160411A
Authority
JP
Japan
Prior art keywords
film
pixels
region
pixel
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2022107058A
Other languages
English (en)
Inventor
耕平 豊高
Kohei Toyotaka
圭 高橋
Kei Takahashi
英明 宍戸
Hideaki Shishido
舜平 山崎
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022160411A publication Critical patent/JP2022160411A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04101—2.5D-digitiser, i.e. digitiser detecting the X/Y position of the input means, finger or stylus, also when it does not touch, but is proximate to the digitiser's interaction surface and also measures the distance of the input means within a short range in the Z direction, possibly with a separate measurement setup
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】利便性または信頼性に優れた新規な表示パネルを提供する。【解決手段】表示領域を有する表示パネルであって、表示領域は、第１の一群の複数の画素、第２の一群の複数の画素、第３の一群の複数の画素、第４の一群の複数の画素、第１の走査線、第２の走査線、第１の信号線および第２の信号線を備える。第１の一群の複数の画素は第１の画素を含み、行方向に配設される。第２の一群の複数の画素は第２の画素を含み、行方向に配設される。第３の一群の複数の画素は第１の画素を含み、行方向と交差する列方向に配設される。第４の一群の複数の画素は第２の画素を含み、列方向に配設される。第１の信号線は第３の一群の複数の画素と電気的に接続され、第２の信号線は第４の一群の複数の画素と電気的に接続される。第１の走査線は第１の一群の複数の画素と電気的に接続され、第２の走査線は第２の一群の複数の画素と電気的に接続される。【選択図】図１

Description

本発明の一態様は、表示パネル、表示装置、入出力装置または情報処理装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、
それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
開口率が高いまたは消費電力の低い半導体装置としては、ゲート電極として機能する透光
性を有する導電層と、該透光性を有する導電層上に形成されるゲート絶縁膜と、ゲート電
極として機能する透光性を有する導電層上にゲート絶縁膜を介して形成される半導体層と
、半導体層に電気的に接続されたソース電極又はドレイン電極として機能する透光性を有
する導電層と、で構成されているものが知られている（特許文献１）。
特開２００９－３０２５２０号公報
本発明の一態様は、利便性または信頼性に優れた新規な表示パネルを提供することを課題
の一とする。または、利便性または信頼性に優れた新規な表示装置を提供することを課題
の一とする。または、利便性または信頼性に優れた新規な入出力装置を提供することを課
題の一とする。または、利便性または信頼性に優れた新規な情報処理装置を提供すること
を課題の一とする。または、新規な表示パネル、新規な表示装置、新規な入出力装置、新
規な情報処理装置または新規な半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）本発明の一態様は、画素を有する表示パネルである。画素は、機能層および表示素
子を備える。
機能層は可視光を透過する透光性領域を備え、機能層は画素回路を備え、画素回路は導電
膜およびトランジスタを備える。
導電膜は可視光を透過する領域を透光性領域に備える。また、トランジスタは半導体膜、
第１の電極、第２の電極およびゲート電極を備える。
半導体膜は第１の領域および第２の領域を備え、半導体膜は第１の領域および第２の領域
の間に、ゲート電極と重なる領域を備える。第１の領域は第１の電極と電気的に接続され
る領域を含み、第１の領域は可視光を透過する領域を透光性領域に備える。第２の領域は
第２の電極と電気的に接続される領域を含み、第２の領域は可視光を透過する領域を透光
性領域に備える。
表示素子は画素回路と電気的に接続され、表示素子は透光性領域を介して、可視光を射出
する機能を備える。
（２）また、本発明の一態様は、上記の半導体膜が、２．５ｅＶ以上のバンドギャップを
備え、上記の導電膜が導電性酸化物を含む上記の表示パネルである。
（３）また、本発明の一態様は、上記の画素回路が透光性領域に容量素子を備え、容量素
子が第１の領域または第２の領域を含む、上記の表示パネルである。
（４）また、本発明の一態様は、上記の透光性領域が、赤色の光、緑色の光または青色の
いずれかの色の光に対し６０％以上の透過率を備える、上記の表示パネルである。
これにより、表示パネルの画素回路を、表示素子より使用者側に配置することができる。
または、画素の開口率を高めることができる。または、画素のレイアウトの自由度を高め
ることができる。または、表示素子が表示する表示の明るさを保ちながら、表示素子に流
す電流の密度を下げることができる。または、表示素子に流す電流密度を保ちながら、表
示の明るさを明るくすることができる。または、発光素子の信頼性を高めることができる
。例えば、有機ＥＬ素子を発光素子に用いることができる。その結果、利便性または信頼
性に優れた新規な表示パネルを提供することができる。
（５）また、本発明の一態様は、上記の機能層が第１の絶縁膜および第２の絶縁膜を備え
る表示パネルである。
第１の絶縁膜は画素回路および表示素子の間に挟まれる領域を備え、第１の絶縁膜は第１
の開口部を備える。
第２の絶縁膜は画素回路および第１の絶縁膜の間に挟まれる領域を備え、第２の絶縁膜は
第２の開口部を備える。また、第２の開口部は第１の開口部と重なる領域を備え、第２の
開口部は第１の開口部と一致する周縁を備える。
表示素子は第１の開口部および第２の開口部を介して、画素回路と電気的に接続される。
これにより、表示素子および画素回路を確実に電気的に接続することができる。または、
第１の絶縁膜をマスクに用いて、第２の絶縁膜に第２の開口部を形成することができる。
または、表示パネルを作製する際に用いるフォトマスクの数、材料および工程を削減する
ことができる。または、表示パネルを作製する際の歩留りを高め、コストを低減すること
ができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することがで
きる。
（６）また、本発明の一態様は、表示領域を有する上記の表示パネルである。
表示領域は、一群の複数の画素、他の一群の複数の画素、走査線および信号線を備える。
一群の複数の画素は画素を含み、一群の複数の画素は、行方向に配設される。
他の一群の複数の画素は画素を含み、他の一群の複数の画素は、行方向と交差する列方向
に配設される。
走査線は一群の複数の画素と電気的に接続され、信号線は他の一群の複数の画素と電気的
に接続される。また、走査線は、金属膜を備え、信号線は金属膜を備える。
（７）また、本発明の一態様は、表示領域を有する表示パネルである。
表示領域は、第１の一群の複数の画素、第２の一群の複数の画素、第３の一群の複数の画
素、第４の一群の複数の画素、第１の走査線、第２の走査線、第１の信号線および第２の
信号線を備える。
第１の一群の複数の画素は第１の画素を含み、第１の一群の複数の画素は行方向に配設さ
れる。
第２の一群の複数の画素は第２の画素を含み、第２の一群の複数の画素は、行方向に配設
される。
第３の一群の複数の画素は第１の画素を含み、第３の一群の複数の画素は行方向と交差す
る列方向に配設される。
第４の一群の複数の画素は第２の画素を含み、第４の一群の複数の画素は列方向に配設さ
れる。
第１の信号線は第３の一群の複数の画素と電気的に接続され、第２の信号線は第４の一群
の複数の画素と電気的に接続される。
第１の走査線は第１の一群の複数の画素と電気的に接続され、第２の走査線は第２の一群
の複数の画素と電気的に接続される。
これにより、複数の画素に画像情報を供給することができる。その結果、利便性または信
頼性に優れた新規な表示パネルを提供することができる。
（８）また、本発明の一態様は、上記の第４の一群の複数の画素が、第３の一群の複数の
画素と交互に配置される上記の表示パネルである。
（９）また、本発明の一態様は、上記の第２の画素が、第１の画素の列方向に隣接する、
上記の表示パネルである。
これにより、第３の一群の複数の画素と、第４の一群の複数の画素と、を混在して配設す
ることができる。または、第３の一群の複数の画素が表示する表示と、第４の一群の複数
の画素が表示する表示との間に生じる差異を、判別しにくくすることができる。その結果
、利便性または信頼性に優れた新規な表示パネルを提供することができる。
（１０）また、本発明の一態様は、上記の第１の走査線が選択信号を供給され、第２の走
査線は第１の走査線が選択信号を供給される期間に選択信号を供給される、上記の表示パ
ネルである。
（１１）また、本発明の一態様は、上記の第２の走査線が第１の走査線と電気的に接続さ
れる、上記の表示パネルである。
これにより、一の走査線に選択信号を供給しながら、他の走査線に選択信号を供給するこ
とができる。または、一の走査線に選択信号を供給しながら、一の走査線と電気的に接続
される画素に供給する画像情報とは異なる画像情報を、他の走査線と電気的に接続される
画素に供給することができる。その結果、利便性または信頼性に優れた新規な表示パネル
を提供することができる。
（１２）また、本発明の一態様は、第１の保護回路と、第２の保護回路と、共通配線と、
を有する上記の表示パネルである。
第１の保護回路は第１の走査線と電気的接続され、第１の保護回路は共通配線と電気的接
続される。
第２の保護回路は第１の信号線と電気的に接続され、第２の保護回路は共通配線と電気的
接続される。
これにより、ノイズ、サージまたは静電気放電等から画素を保護することができる。その
結果、利便性または信頼性に優れた表示パネルを提供することができる。
（１３）また、本発明の一態様は、第１の走査線駆動回路と、第１の信号線駆動回路と、
を有する上記の表示パネルである。
第１の走査線駆動回路は、第１の走査線および第２の走査線と電気的に接続される。
第１の信号線駆動回路は、第１の信号線および第２の信号線と電気的に接続される。
これにより、第１の走査線に選択信号を供給する期間に、第２の走査線に選択信号を供給
することができる。または、第１の信号線に画像情報を供給する期間に、第１の信号線に
供給する画像情報とは異なる画像情報を、第２の信号線に供給することができる。その結
果、利便性または信頼性に優れた表示パネルを提供することができる。
（１４）また、本発明の一態様は、第１の走査線駆動回路と、第２の走査線駆動回路と、
第１の信号線駆動回路と、第２の信号線駆動回路と、を有する上記の表示パネルである。
第１の走査線駆動回路は、第１の走査線の一方の端および第２の走査線の一方の端と電気
的に接続される。
第２の走査線駆動回路は、第１の走査線の他方の端および第２の走査線の他方の端と電気
的に接続される。また、第２の走査線駆動回路は、第１の走査線駆動回路と同期して選択
信号を供給する。
第１の信号線駆動回路は、第１の信号線の一方の端および第２の信号線の一方の端と電気
的に接続される。
第２の信号線駆動回路は、第１の信号線の他方の端および第２の信号線の他方の端と電気
的に接続される。また、第２の信号線駆動回路は、第１の信号線駆動回路と同期して情報
を供給する。
これにより、例えば、配線抵抗または容量結合に由来する選択信号の劣化を抑制すること
ができる。または、劣化が抑制された選択信号を複数の画素に供給することができる。例
えば、配線抵抗または容量結合に由来する画像情報の劣化を抑制することができる。また
は、劣化が抑制された画像情報を複数の画素に供給することができる。その結果、利便性
または信頼性に優れた表示パネルを提供することができる。
（１５）また、本発明の一態様は、上記の表示領域が、複数の画素を行列状に備え、７６
００個以上の画素を行方向に備え、４３００個以上の画素を列方向に備える上記の表示パ
ネルである。
これにより、例えば、画素回路に供給する選択信号の劣化を抑制することができる。また
は、画素回路に供給する画像信号の劣化を抑制することができる。または、画素回路に供
給する電源電位の降下を抑制することができる。その結果、利便性または信頼性に優れた
新規な表示パネルを提供することができる。
（１６）また、本発明の一態様は、上記の表示領域が、第１の画素、第２の画素および第
３の画素を備える上記の表示パネルである。
第１の画素は、ＣＩＥ１９３１色度座標における色度ｘが０．６８０より大きく０．７２
０以下、色度ｙが０．２６０以上０．３２０以下の色の光を射出する。
第２の画素は、ＣＩＥ１９３１色度座標における色度ｘが０．１３０以上０．２５０以下
、色度ｙが０．７１０より大きく０．８１０以下の色の光を射出する。
第３の画素は、ＣＩＥ１９３１色度座標における色度ｘが０．１２０以上０．１７０以下
、色度ｙが０．０２０以上０．０６０未満である色の光を射出する。
（１７）また、本発明の一態様は、上記の表示素子が透光性領域に向けて、白色の光を射
出する機能を備え、第１の絶縁膜が透光性領域に着色材料を含む上記の表示パネルである
。
（１８）また、本発明の一態様は、上記の表示領域が１インチあたり６００個以上の画素
を備え、画素が２０％以上の開口率を備える上記の表示パネルである。
これにより、異なる色相の光を射出する精細度の高い画素を、隣接するように配置するこ
とができる。または、異なる色相の光を射出するように形成された発光性の材料を含む層
を、高い精細度で隣接する画素に配置する製造工程上の困難さを回避することができる。
または、表示パネルの作製工程の歩留りを高めることができる。その結果、利便性または
信頼性に優れた新規な表示装置を提供することができる。
（１９）また、本発明の一態様は、第１の基材、第２の基材、接合層および乾燥剤を有す
る上記の表示パネルである。
第２の基材は第１の基材と重なる領域を備え、機能層は第１の基材および第２の基材の間
に挟まれる領域を備え、接合層は第１の基材および第２の基材を貼り合わせる機能を備え
、乾燥剤は第１の基材、第２の基材および接合層に囲まれた領域に配設される。
これにより、表示素子への水分などの不純物の拡散を抑制することができる。その結果、
利便性または信頼性に優れた新規な表示装置を提供することができる。
（２０）また、本発明の一態様は、上記の表示パネルと、制御部と、を有する表示装置で
ある。
制御部は画像情報および制御情報を供給され、制御部は画像情報に基づいて情報を生成し
、情報を供給する機能を備える。また、情報は１２ｂｉｔ以上の階調を含む。
表示パネルは情報を供給され、走査線は１２０Ｈｚ以上の頻度で選択信号を供給される。
また、表示素子は情報に基づいて表示する機能を備える。
これにより、表示素子を用いて画像情報を表示することができる。その結果、利便性また
は信頼性に優れた新規な表示装置を提供することができる。
（２１）また、本発明の一態様は、入力部と、表示部と、を有する入出力装置である。表
示部は上記の表示パネルを備える。
入力部は検知領域を備え、入力部は検知領域に近接するものを検知し、検知領域は画素と
重なる領域を備える。
これにより、表示部を用いて画像情報を表示しながら、表示部と重なる領域に近接するも
のを検知することができる。または、表示部に近接させる指などをポインタに用いて、位
置情報を入力することができる。または、位置情報を表示部に表示する画像情報に関連付
けることができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供する
ことができる。
（２２）また、本発明の一態様は、キーボード、ハードウェアボタン、ポインティングデ
バイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視線入力装置、姿勢検出
装置、のうち一以上と、上記の表示パネルと、を含む、情報処理装置である。
これにより、さまざまな入力装置を用いて供給する情報に基づいて、画像情報または制御
情報を演算装置に生成させることができる。その結果、利便性または信頼性に優れた新規
な情報処理装置を提供することができる。
本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックと
してブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難
しく、一つの構成要素が複数の機能に係わることもあり得る。
本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各
端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル
型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられ
る端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えら
れる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書
では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接
続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼
び方が入れ替わる。
本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であ
るソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トラン
ジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に
接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトラン
ジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレイ
ンの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されて
いる状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタ
のソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレイン
の他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味
する。
本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供
給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続し
ている状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝
送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間
接的に接続している状態も、その範疇に含む。
本明細書において回路図上は独立している構成要素どうしが接続されている場合であって
も、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の
構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、
一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソース
電極を、他方がドレイン電極を指す。
本発明の一態様によれば、利便性または信頼性に優れた新規な表示パネルを提供すること
ができる。または、利便性または信頼性に優れた新規な表示装置を提供することができる
。または、利便性または信頼性に優れた新規な入出力装置を提供することができる。また
は、利便性または信頼性に優れた新規な情報処理装置を提供することができる。または、
新規な表示パネル、新規な表示装置、新規な入出力装置、新規な情報処理装置または新規
な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る表示パネルの構成を説明する上面図および模式図。 実施の形態に係る表示パネルの構成を説明する断面図。 実施の形態に係る表示パネルの構成を説明する断面図。 実施の形態に係る表示パネルの画素の構成を説明する下面図。 実施の形態に係る表示パネルの画素回路を説明する回路図。 実施の形態に係る表示パネルの画素と副画素を説明する上面図。 実施の形態に係る表示パネルの画素の構成を説明する断面図。 実施の形態に係る表示装置の構成を説明するブロック図。 実施の形態に係る表示パネルの構成を説明するブロック図および表示装置の外観を説明する図。 実施の形態に係る入出力装置の構成を説明するブロック図。 実施の形態に係る情報処理装置の構成を説明するブロック図および投影図。 実施の形態に係る情報処理装置の駆動方法を説明するフロー図。 実施の形態に係る情報処理装置の駆動方法を説明するフロー図およびタイミングチャート。 実施の形態に係る表示パネルの作製方法を説明するフロー図。 実施の形態に係る表示パネルの作製方法を説明するフロー図。 実施の形態に係る表示パネルの作製方法を説明する断面図。 実施の形態に係る表示パネルの作製方法を説明する断面図。 実施の形態に係る表示パネルの作製方法を説明する断面図。 実施の形態に係る表示パネルの作製方法を説明する断面図。 実施の形態に係る表示パネルの作製方法を説明する断面図。 実施の形態に係る表示パネルの作製方法を説明する断面図。 実施の形態に係る情報処理装置の構成を説明する図。 実施の形態に係る情報処理装置の構成を説明する図。 実施の形態に係る表示パネルの画素の構成を説明する下面図および回路図。 実施の形態に係る表示パネルの構成を説明するブロック図。 実施の形態に係る表示パネルの構成を説明するブロック図および回路図。 実施の形態に係る保護回路の構成を説明する回路図およびブロック図。 実施の形態に係る表示パネルの画素の構成を説明する下面図。 実施の形態に係る表示パネルの画素の構成を説明する断面図および斜視図。 実施の形態に係る表示パネルの構成を説明するブロック図。 実施の形態に係る表示パネルの構成を説明するブロック図および回路図。 実施の形態に係る表示パネルの画素の構成を説明する下面図。 実施の形態に係る表示パネルの画素回路を説明する回路図。 実施の形態に係る表示パネルに用いることができるガラス基板の模式図。 実施の形態に係る表示パネルの構成を説明する断面図。 実施の形態に係る表示パネルの構成を説明する断面図。 実施例に係る表示パネルの表示状態を説明する写真。 実施の形態に係る表示パネルの構成を説明する上面図。 実施の形態に係る表示パネルの構成を説明する断面図および回路図。 実施の形態に係る表示パネルに用いることができる表示素子の構成を説明する図。
本発明の一態様は、表示領域を有する表示パネルであって、表示領域は、第１の一群の複
数の画素、第２の一群の複数の画素、第３の一群の複数の画素、第４の一群の複数の画素
、第１の走査線、第２の走査線、第１の信号線および第２の信号線を備える。第１の一群
の複数の画素は第１の画素を含み、第１の一群の複数の画素は行方向に配設される。第２
の一群の複数の画素は第２の画素を含み、第２の一群の複数の画素は、行方向に配設され
る。第３の一群の複数の画素は第１の画素を含み、第３の一群の複数の画素は行方向と交
差する列方向に配設される。第４の一群の複数の画素は第２の画素を含み、第４の一群の
複数の画素は列方向に配設される。第１の信号線は第３の一群の複数の画素と電気的に接
続され、第２の信号線は第４の一群の複数の画素と電気的に接続される。第１の走査線は
第１の一群の複数の画素と電気的に接続され、第２の走査線は第２の一群の複数の画素と
電気的に接続される。
これにより、複数の画素に画像情報を供給することができる。その結果、利便性または信
頼性に優れた新規な表示パネルを提供することができる。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一態様の表示パネルの構成について図１乃至図７を参照しな
がら説明する。
図１は本発明の一態様の表示パネルの構成を説明する図である。図１（Ａ）は表示パネル
の上面図であり、図１（Ｂ）は図１（Ａ）に示す表示パネルの画素の一部を説明する上面
図である。図１（Ｃ）は図１（Ａ）に示す表示パネルの断面の構成を説明する模式図であ
る。
図２および図３は表示パネルの構成を説明する断面図である。図４は図１（Ａ）に示す表
示パネルの画素の構成を説明する下面図である。
図２（Ａ）は図１（Ａ）の切断線Ｘ１－Ｘ２、切断線Ｘ３－Ｘ４、図４の切断線Ｘ５－Ｘ
６における断面図であり、図２（Ｂ）および図２（Ｃ）はいずれも図２（Ａ）の一部を説
明する図である。
図３（Ａ）は図４の切断線Ｘ７－Ｘ８、図１（Ａ）の切断線Ｘ９－Ｘ１０における断面図
である。
図５は本発明の一態様の表示パネルが備える画素回路の構成を説明する回路図である。
図６は画素の構成を説明する上面図である。
図７は表示パネルの構成を説明する断面図である。図７（Ａ）は図２（Ａ）の一部を説明
する図であり、図７（Ｂ）は図４の切断線Ｘ２１－Ｘ２２における断面図である。
なお、本明細書において、１以上の整数を値にとる変数を符号に用いる場合がある。例え
ば、１以上の整数の値をとる変数ｐを含む（ｐ）を、最大ｐ個の構成要素のいずれかを特
定する符号の一部に用いる場合がある。また、例えば、１以上の整数の値をとる変数ｍお
よび変数ｎを含む（ｍ，ｎ）を、最大ｍ×ｎ個の構成要素のいずれかを特定する符号の一
部に用いる場合がある。
＜表示パネルの構成例１．＞
本実施の形態で説明する表示パネル７００は、画素７０２（ｉ，ｊ）を有する（図１（Ａ
）または図８（Ａ）参照）。
《画素の構成例１．》
画素７０２（ｉ，ｊ）は、機能層５２０および表示素子５５０（ｉ，ｊ）を備える（図１
（Ｃ）参照）。
《機能層の構成例１．》
機能層５２０は可視光を透過する透光性領域５２０Ｔを備える。また、機能層５２０は画
素回路５３０（ｉ，ｊ）を備える。
画素回路５３０（ｉ，ｊ）は導電膜およびトランジスタを備える。当該導電膜は可視光を
透過する領域を透光性領域５２０Ｔに備える。例えば、可視光を透過する導電膜を導電膜
５１２Ｅ、導電膜５０４または導電膜５２４に用いることができる（図２（Ｃ）または図
３（Ａ）参照）。
なお、導電膜５２４または導電膜５０４は、トランジスタＭの電極の機能を備える。また
、導電膜５１２Ｅまたは導電膜５０４は、スイッチＳＷ２に用いることができるトランジ
スタの電極の機能を備える。また、導電膜５１２Ｅ、導電膜５０４または導電膜５２４は
、画素回路５３０（ｉ，ｊ）の配線の機能を備える（図２（Ｃ）または図３（Ａ）参照）
。
《トランジスタの構成例》
トランジスタＭは、半導体膜５０８、第１の電極、第２の電極およびゲート電極を備える
（図２（Ｃ）参照）。
半導体膜５０８は第１の領域５０８Ａおよび第２の領域５０８Ｂを備える。また、半導体
膜５０８は第１の領域５０８Ａおよび第２の領域５０８Ｂの間に、ゲート電極として機能
する導電膜５０４と重なる領域５０８Ｃを備える。
第１の領域５０８Ａは第１の電極として機能する導電膜５１２Ａと電気的に接続される領
域を含み、第１の領域５０８Ａは可視光を透過する領域を透光性領域５２０Ｔに備える（
図１（Ｃ）および図２（Ａ）参照）。
第２の領域５０８Ｂは第２の電極として機能する導電膜５１２Ｂと電気的に接続される領
域を含み、第２の領域５０８Ｂは可視光を透過する領域を透光性領域５２０Ｔに備える。
《表示素子の構成例》
表示素子５５０（ｉ，ｊ）は、画素回路５３０（ｉ，ｊ）と電気的に接続される（図２（
Ａ）参照）。例えば、表示素子５５０（ｉ，ｊ）は、開口部５２２Ａにおいて、画素回路
５３０（ｉ，ｊ）と電気的に接続される。具体的には、表示素子５５０（ｉ，ｊ）の電極
５５１（ｉ，ｊ）は、トランジスタＭの導電膜５１２Ａと電気的に接続される。
表示素子５５０（ｉ，ｊ）は、透光性領域５２０Ｔを介して、可視光を射出する機能を備
える（図１（Ｃ）参照）。なお、表示素子５５０（ｉ，ｊ）が射出する光を、実線の矢印
で図中に示す（図２（Ａ）参照）。
《画素回路の構成例》
半導体膜５０８は、２．５ｅＶ以上のバンドギャップを備える。また、導電膜は、可視光
を透過する領域に導電性酸化物を含む。
画素回路５３０（ｉ，ｊ）は透光性領域５２０Ｔに容量素子Ｃ２１を備える。容量素子Ｃ
２１は第１の領域５０８Ａまたは第２の領域５０８Ｂを含む（図３（Ａ）または図４参照
）。例えば、透光性を備える導電膜を導電膜５２４Ｃに用いることができる。具体的には
、導電性酸化物膜を導電膜５２４Ｃに用いることができる。
《透光性領域の構成例》
透光性領域５２０Ｔは、赤色、緑色または青色のいずれかの色の光に対し６０％以上、好
ましくは６５％以上、より好ましくは７０％以上の透過率を備える。
これにより、表示パネルの画素回路を、表示素子より使用者側に配置することができる。
または、画素の開口率を高めることができる。または、画素のレイアウトの自由度を高め
ることができる。または、表示素子が表示する表示の明るさを保ちながら、表示素子に流
す電流の密度を下げることができる。または、表示素子に流す電流密度を保ちながら、表
示の明るさを明るくすることができる。または、発光素子の信頼性を高めることができる
。例えば、有機ＥＬ素子を発光素子に用いることができる。その結果、利便性または信頼
性に優れた新規な表示パネルを提供することができる。
《機能層の構成例２．》
機能層５２０は、第１の絶縁膜５２１および第２の絶縁膜５１８を備える（図２（Ａ）お
よび図２（Ｃ）参照）。
第１の絶縁膜５２１は画素回路５３０（ｉ，ｊ）および表示素子５５０（ｉ，ｊ）の間に
挟まれる領域を備え、第１の絶縁膜５２１は開口部５２２Ａ（１）を備える（図７（Ａ）
参照）。
第２の絶縁膜５１８は画素回路５３０（ｉ，ｊ）および第１の絶縁膜５２１の間に挟まれ
る領域を備え、第２の絶縁膜５１８は開口部５２２Ａ（２）を備える。
開口部５２２Ａ（２）は開口部５２２Ａ（１）と重なる領域を備え、開口部５２２Ａ（２
）は開口部５２２Ａ（１）と一致する周縁を備える。
表示素子５５０（ｉ，ｊ）は、開口部５２２Ａ（１）および開口部５２２Ａ（２）を介し
て、画素回路５３０（ｉ，ｊ）と電気的に接続される。
これにより、表示素子および画素回路を確実に電気的に接続することができる。または、
第１の絶縁膜をマスクに用いて、第２の絶縁膜に第２の開口部を形成することができる。
または、表示パネルを作製する際に用いるフォトマスクの数、材料および工程を削減する
ことができる。または、表示パネルを作製する際の歩留りを高め、コストを低減すること
ができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することがで
きる。
＜表示パネルの構成例２．＞
また、本実施の形態で説明する表示パネル７００は、表示領域２３１を有する（図８（Ａ
）参照）。
《表示領域の構成例１．》
表示領域２３１は、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と、他
の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と、走査線Ｇ２（ｉ）と
、信号線Ｓ２（ｊ）と、を有する（図８（Ａ）参照）。また、導電膜ＶＣＯＭ２と、導電
膜ＡＮＯと、を有する。なお、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数
であり、ｍおよびｎは１以上の整数である。
一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は画素７０２（ｉ，ｊ）を
含み、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は行方向（図中に矢
印Ｒ１で示す方向）に配設される。
他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は画素７０２（ｉ，ｊ
）を含み、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は行方向と
交差する列方向（図中に矢印Ｃ１で示す方向）に配設される。
走査線Ｇ２（ｉ）は、行方向に配設される一群の複数の画素７０２（ｉ，１）乃至画素７
０２（ｉ，ｎ）と電気的に接続される。
信号線Ｓ２（ｊ）は、列方向に配設される他の一群の複数の画素７０２（１，ｊ）乃至画
素７０２（ｍ，ｊ）と電気的に接続される。
走査線Ｇ２（ｉ）は金属膜を備え、信号線Ｓ２（ｊ）は金属膜を備える。
《表示領域の構成例２．》
表示領域２３１は、複数の画素を行列状に備える。例えば、表示領域２３１は７６００個
以上の画素を行方向に備え、４３００個以上の画素を列方向に備える。例えば、７６８０
個の画素を行方向に備え、４３２０個の画素を列方向に備える。
これにより、例えば、画素回路に供給する選択信号の劣化を抑制することができる。また
は、画素回路に供給する画像信号の劣化を抑制することができる。または、画素回路に供
給する電源電位の降下を抑制することができる。その結果、利便性または信頼性に優れた
新規な表示パネルを提供することができる。
ところで、フレーム周波数を可変にすることができる。または、例えば、１Ｈｚ以上１２
０Ｈｚ以下のフレーム周波数で表示をすることができる。または、プログレッシブ方式を
用いて、１２０Ｈｚのフレーム周波数で表示をすることができる。または、国際規格であ
るＲｅｃｏｍｍｅｎｄａｔｉｏｎ ＩＴＵ－Ｒ ＢＴ．２０２０－２を満たす、極めて高
解像度な表示をすることができる。または、極めて高解像度な表示をすることができる。
＜表示パネルの構成例３．＞
本実施の形態で説明する表示パネル７００は、複数の画素を備える。当該複数の画素は、
色相が互いに異なる色を表示する機能を備える。または、当該複数の画素を用いて、各々
その画素では表示できない色相の色を、加法混色により表示することができる。
《画素の構成例２．》
なお、色相が異なる色を表示することができる複数の画素を混色に用いる場合において、
それぞれの画素を副画素と言い換えることができる。また、複数の副画素を一組にして、
画素と言い換えることができる。
例えば、画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｊ＋１）または画素７０２（ｉ，ｊ＋
２）を副画素と言い換えることができ、画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｊ＋１
）および画素７０２（ｉ，ｊ＋２）を一組にして、画素７０３（ｉ，ｋ）と言い換えるこ
とができる（図６参照）。
具体的には、青色を表示する副画素、緑色を表示する副画素および赤色を表示する副画素
を一組にして、画素７０３（ｉ，ｋ）に用いることができる。また、シアンを表示する副
画素、マゼンタを表示する副画素およびイエローを表示する副画素を一組にして、画素７
０３（ｉ，ｋ）に用いることができる。
また、例えば、白色を表示する副画素等を上記の一組に加えて、画素に用いることができ
る。
＜表示パネルの構成例４．＞
表示領域２３１は、画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｊ＋１）および画素７０２
（ｉ，ｊ＋２）を備える（図６参照）。
画素７０２（ｉ，ｊ）は、ＣＩＥ１９３１色度座標における色度ｘが０．６８０より大き
く０．７２０以下、色度ｙが０．２６０以上０．３２０以下の色の光を射出する。
画素７０２（ｉ，ｊ＋１）は、ＣＩＥ１９３１色度座標における色度ｘが０．１３０以上
０．２５０以下、色度ｙが０．７１０より大きく０．８１０以下の色の光を射出する。
画素７０２（ｉ，ｊ＋２）は、ＣＩＥ１９３１色度座標における色度ｘが０．１２０以上
０．１７０以下、色度ｙが０．０２０以上０．０６０未満である色の光を射出する。
また、画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｊ＋１）および画素７０２（ｉ，ｊ＋２
）を、ＣＩＥ色度図（ｘ，ｙ）におけるＢＴ．２０２０の色域に対する面積比が８０％以
上、または、該色域に対するカバー率が７５％以上になるように備える。好ましくは、面
積比が９０％以上、または、カバー率が８５％以上になるように備える。
また、例えば、表示素子５５０（ｉ，ｊ）は、透光性領域５２０Ｔに向けて、白色の光を
射出する機能を備える（図１（Ｃ）および図２（Ａ）参照）。また、第１の絶縁膜５２１
は、透光性領域５２０Ｔに着色材料を含む。具体的には、白色の光を射出するように積層
された積層材料を発光性の材料を含む層５５３（ｊ）に用い、発光性の材料を含む層５５
３（ｊ）を表示素子５５０（ｉ，ｊ）、表示素子５５０（ｉ，ｊ＋１）および表示素子５
５０（ｉ，ｊ＋２）に用いることができる。これにより、一の工程で白色の光を射出する
表示素子を形成することができる。
《絶縁膜５２１の構成》
例えば、表示素子５５０（ｉ，ｊ）と重なる領域を備え、表示素子５５０（ｉ，ｊ）が射
出する白色の光から赤色の光を取り出す着色材料を、第１の絶縁膜５２１に用いることが
できる。具体的には、赤色の光を取り出す着色材料を含む絶縁膜５２１Ｒを副画素７０２
（ｉ，ｊ）に用いることができる（図７（Ｂ）参照）。これにより、副画素７０２（ｉ，
ｊ）を用いて赤色の表示をすることができる。
例えば、表示素子５５０（ｉ，ｊ＋１）と重なる領域を備え、表示素子５５０（ｉ，ｊ＋
１）が射出する白色の光から緑色の光を取り出す着色材料を、第１の絶縁膜５２１に用い
ることができる。具体的には、緑色の光を取り出す着色材料を含む絶縁膜５２１Ｇを副画
素７０２（ｉ，ｊ＋１）に用いることができる。これにより、副画素７０２（ｉ，ｊ＋１
）を用いて緑色の表示をすることができる。
例えば、表示素子５５０（ｉ，ｊ＋２）と重なる領域を備え、表示素子５５０（ｉ，ｊ＋
２）が射出する白色の光から青色の光を取り出す着色材料を、第１の絶縁膜５２１に用い
ることができる。具体的には、青色の光を取り出す着色材料を含む絶縁膜５２１Ｂを副画
素７０２（ｉ，ｊ＋２）に用いることができる。これにより、副画素７０２（ｉ，ｊ＋２
）を用いて青色の表示をすることができる。
《表示領域の構成例３．》
表示領域２３１は、１インチあたり６００個以上の画素を備える。また、画素７０２（ｉ
，ｊ）は、２０％以上の開口率を備える。例えば、表示領域２３１は、１インチあたり６
００個以上の画素または好ましくは６６４個以上の画素を備える。また、画素７０２（ｉ
，ｊ）は２０％以上の開口率または好ましくは２５％以上の開口率を備える。
これにより、異なる色相の光を射出する精細度の高い画素を、隣接するように配置するこ
とができる。または、異なる色相の光を射出するように形成された発光性の材料を含む層
を、高い精細度で隣接する画素に配置する製造工程上の困難さを回避することができる。
または、表示パネルの作製工程の歩留りを高めることができる。その結果、利便性または
信頼性に優れた新規な表示装置を提供することができる。
＜表示パネルの構成例５．＞
表示パネル７００は、基材５１０、基材７７０、接合層５０５および乾燥剤５７８を有す
る。
基材７７０は基材５１０と重なる領域を備え、機能層５２０は基材５１０および基材７７
０の間に挟まれる領域を備える。
接合層５０５は基材５１０および基材７７０を貼り合わせる機能を備え、乾燥剤５７８は
基材５１０、７７０および接合層５０５に囲まれた領域に配設される。
これにより、水分などの不純物を乾燥剤を用いて捕獲できる。水分などの不純物の表示素
子または画素回路への拡散を抑制することができる。その結果、利便性または信頼性に優
れた新規な表示装置を提供することができる。
＜表示パネルの構成例６．＞
また、本実施の形態で説明する表示パネル７００は、駆動回路ＧＤまたは駆動回路ＳＤを
備えることができる（図１（Ａ）および図８（Ａ）参照）。
《駆動回路ＧＤ》
駆動回路ＧＤは、制御情報に基づいて選択信号を供給する機能を有する。
一例を挙げれば、制御情報に基づいて、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で
一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示す
ることができる。
例えば、制御情報に基づいて、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分
に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッ
カーが抑制された状態で静止画像を表示することができる。
また、表示パネルは、複数の駆動回路を有することができる。例えば、表示パネル７００
Ｂは、駆動回路ＧＤＡおよび駆動回路ＧＤＢを有する（図９（Ａ）参照）。
また、複数の駆動回路を備える場合、例えば、駆動回路ＧＤＡが選択信号を供給する頻度
と、駆動回路ＧＤＢが選択信号を供給する頻度とを、異ならせることができる。具体的に
は、静止画像を表示する一の領域に選択信号を供給する頻度より高い頻度で、動画像を表
示する他の領域に選択信号を供給することができる。これにより、一の領域にフリッカー
が抑制された状態で静止画像を表示し、他の領域に滑らかに動画像を表示することができ
る。
《駆動回路ＳＤ》
駆動回路ＳＤは、駆動回路ＳＤ２を有する。駆動回路ＳＤ２は、情報Ｖ１２に基づいて画
像信号を供給する機能を有する（図８（Ａ）参照）。
駆動回路ＳＤ２は、画像信号を生成する機能と、当該画像信号を一の表示素子と電気的に
接続される画素回路に供給する機能を備える。
例えば、シフトレジスタ等のさまざまな順序回路等を駆動回路ＳＤに用いることができる
。
例えば、シリコン基板上に形成された集積回路を駆動回路ＳＤに用いることができる。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法またはＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉ
ｌｍ）法を用いて、集積回路を端子に実装することができる。具体的には、異方性導電膜
を用いて、集積回路を端子に実装することができる。
＜表示パネルの構成例７．＞
また、本実施の形態で説明する表示パネル７００は、端子５１９Ｂ、基材５１０、基材７
７０、接合層５０５、機能膜７７０Ｐ等を備える（図２（Ａ）または図３（Ａ）参照）。
《端子５１９Ｂ》
端子５１９Ｂは、例えば、導電膜５１１Ｂを備える。端子５１９Ｂは、例えば、信号線Ｓ
１（ｊ）と電気的に接続することができる。
《基材５１０、基材７７０》
基材７７０は、基材５１０と重なる領域を備える。基材７７０は、基材５１０との間に機
能層５２０を挟む領域を備える。
基材７７０は、表示素子５５０（ｉ，ｊ）と重なる領域を備える。例えば、複屈折が抑制
された材料を当該領域に用いることができる。
《接合層５０５》
接合層５０５は、基材７７０および基材５１０の間に挟まれる領域を備え、基材７７０お
よび基材５１０を貼り合せる機能を備える。
《機能膜７７０Ｐ等》
機能膜７７０Ｐは、表示素子５５０（ｉ，ｊ）と重なる領域を備える。
＜構成要素の例＞
表示パネル７００は、基材５１０、基材７７０または接合層５０５を有する。
また、表示パネル７００は、機能層５２０、絶縁膜５０１Ｃ、絶縁膜５０１Ｄ、絶縁膜５
０６、絶縁膜５１６、絶縁膜５１８、絶縁膜５２１または絶縁膜５２８を有する。
また、表示パネル７００は、信号線Ｓ２（ｊ）、走査線Ｇ２（ｉ）または導電膜ＡＮＯを
有する。
また、表示パネル７００は、端子５１９Ｂまたは導電膜５１１Ｂを有する。
また、表示パネル７００は、画素回路５３０（ｉ，ｊ）またはトランジスタＭを有する。
また、表示パネル７００は、表示素子５５０（ｉ，ｊ）、電極５５１（ｉ，ｊ）、電極５
５２または発光性の材料を含む層５５３（ｊ）を有する。
また、表示パネル７００は、駆動回路ＧＤまたは駆動回路ＳＤを有する。
《基材５１０、基材７７０》
透光性を備える材料を、基材５１０または基材７７０に用いることができる。
片側の表面に、例えば１μｍ以下の反射防止膜が形成された材料を用いることができる。
具体的には、誘電体を３層以上、好ましくは５層以上、より好ましくは１５層以上積層し
た積層膜を基材５１０または基材７７０に用いることができる。これにより、反射率を０
．５％以下好ましくは０．０８％以下に抑制することができる。
例えば、作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基材５１０または基
材７７０に用いることができる。例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料
を用いることができる。具体的には、厚さ０．１ｍｍ程度まで研磨した材料を用いること
ができる。これにより、重量を低減することができる。
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００
ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００
ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）、第１１世代（３０００ｍｍ×３３
２０ｍｍ）等の面積が大きなガラス基板を基材５１０または基材７７０に用いることがで
きる。これにより、大型の表示装置を作製することができる。
ところで、第８世代（２２００ｍｍ×２４００ｍｍ）のガラス基板からは、第６世代（１
５００ｍｍ×１８５０ｍｍ）の半分の大きさの基板を２枚切り出すことができる（図３４
（Ａ）参照）。一方、第１１世代（３０００ｍｍ×３３２０ｍｍ）のガラス基板からは、
６枚切り出すことができる（図３４（Ｂ）参照）。従って、蒸着装置に搬入できる基板サ
イズが第６世代（１５００ｍｍ×１８５０ｍｍ）の半分の大きさである場合、第１１世代
のガラス基板は第８世代のガラス基板より無駄が少ない。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基材５１０または基材７
７０に用いることができる。
例えば、ガラス、セラミックス、金属等の無機材料を用いることができる。具体的には、
無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、アルミノ珪酸ガ
ラス、強化ガラス、化学強化ガラス、石英またはサファイア等を、基材５１０または基材
７７０に用いることができる。または、アルミノ珪酸ガラス、強化ガラス、化学強化ガラ
スまたはサファイア等を、表示パネルの使用者に近い側に配置される基材５１０または基
材７７０に好適に用いることができる。これにより、使用に伴う表示パネルの破損や傷付
きを防止することができる。
具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を用いることができる
。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜
等を用いることができる。ステンレス・スチールまたはアルミニウム等を基材５１０また
は基材７７０に用いることができる。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコ
ンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基材５１０または基材７７０に用
いることができる。これにより、半導体素子を基材５１０または基材７７０に形成するこ
とができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基材５１０または基材７
７０に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、
ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を用い
ることができる。これにより、重量を低減することができる。または、例えば、落下に伴
う破損等の発生頻度を低減することができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせ
た複合材料を基材５１０または基材７７０に用いることができる。例えば、繊維状または
粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を用いるこ
とができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散し
た複合材料を用いることができる。
また、単層の材料または複数の層が積層された材料を、基材５１０または基材７７０に用
いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層さ
れた材料を用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を
防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または
複数の膜が積層された材料を用いることができる。または、樹脂と樹脂を透過する不純物
の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された
材料を用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポ
リイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシリ
コーン等のシロキサン結合を有する樹脂を含む材料を基材５１０または基材７７０に用い
ることができる。例えば、これらの樹脂を含む樹脂フィルム、樹脂板または積層材料等を
用いることができる。
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥ
Ｎ）、ポリエーテルサルフォン（ＰＥＳ）、シクロオレフィンポリマー（ＣＯＰ）または
シクロオレフィンコポリマー（ＣＯＣ）等を基材５１０または基材７７０に用いることが
できる。
また、紙または木材などを基材５１０または基材７７０に用いることができる。
例えば、可撓性を有する材料を基材５１０または基材７７０に用いることができる。
例えば、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる
。または、作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容
量素子等を形成し、形成されたトランジスタまたは容量素子等を、例えば、基材５１０ま
たは基材７７０に転置する方法を用いることができる。これにより、例えば可撓性を有す
る基板にトランジスタまたは容量素子等を形成できる。
《絶縁膜５２１》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の
複合材料を、絶縁膜５２１に用いることができる。
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選
ばれた複数を積層した積層材料を、絶縁膜５２１に用いることができる。
例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等
またはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜５２１に用いるこ
とができる。なお、窒化シリコン膜は緻密な膜であり、不純物の拡散を抑制する機能に優
れる。
例えば、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、
ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材
料もしくは複合材料などを絶縁膜５２１に用いることができる。また、感光性を有する材
料を用いて形成してもよい。これにより、絶縁膜５２１は、例えば、絶縁膜５２１と重な
るさまざまな構造に由来する段差を平坦化することができる。
なお、ポリイミドは熱的安定性、絶縁性、靱性、低誘電率、低熱膨張率、耐薬品性などの
特性において他の有機材料に比べて優れた特性を備える。これにより、特にポリイミドを
絶縁膜５２１等に好適に用いることができる。
例えば、感光性を有する材料を用いて形成された膜を絶縁膜５２１に用いることができる
。具体的には、感光性のポリイミドまたは感光性のアクリル等を用いて形成された膜を絶
縁膜５２１に用いることができる。
例えば、透光性を有する材料を絶縁膜５２１に用いることができる。具体的には、窒化シ
リコンを絶縁膜５２１に用いることができる。
例えば、青色の光を透過する材料、緑色の光を透過する材料または赤色の光を透過する材
料を絶縁膜５２１に用いることができる。具体的には、着色材料を含む樹脂を絶縁膜５２
１に用いることができる。例えば、染料または顔料を含むアクリル樹脂等を絶縁膜５２１
に用いることができる。これにより、絶縁膜５２１を透過する光のスペクトルの幅を狭く
することができる。または、絶縁膜５２１を、例えばカラーフィルタに用いることができ
る。または、カラーフィルタオンアレイ型のバックプレーンを提供することができる。
《絶縁膜５２８》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５２８に用いることができる。
具体的には、酸化珪素膜、アクリル樹脂を含む膜またはポリイミドを含む膜を絶縁膜５２
８に用いることができる。
《絶縁膜５１８》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５１８に用いることができる。
例えば、酸素、水素、水、アルカリ金属、アルカリ土類金属等の拡散を抑制する機能を備
える材料を絶縁膜５１８に用いることができる。具体的には、窒化物絶縁膜を絶縁膜５１
８に用いることができる。例えば、窒化シリコン、窒化酸化シリコン、窒化アルミニウム
、窒化酸化アルミニウム等を絶縁膜５１８に用いることができる。これにより、トランジ
スタの半導体膜への不純物の拡散を抑制することができる。例えば、トランジスタの半導
体膜に用いる酸化物半導体膜からトランジスタの外部への酸素の拡散を抑制することがで
きる。または、トランジスタの外部から酸化物半導体膜への水素または水等の拡散を抑制
することができる。
例えば、水素または窒素を供給する機能を有する材料を絶縁膜５１８に用いることができ
る。これにより、絶縁膜５１８に接する膜に水素または窒素を供給することができる。例
えば、酸化物半導体膜に接するように絶縁膜５１８を形成し、当該酸化物半導体膜に水素
または窒素を供給することができる。または、当該酸化物半導体膜に導電性を付与するこ
とができる。または、当該酸化物半導体膜をゲート電極に用いることができる。
《絶縁膜５１６》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５１６に用いることができる。
具体的には、作製方法が異なる膜を積層した積層膜を用いることができる。
例えば、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の、酸化
シリコンまたは酸化窒化シリコン等を含む絶縁膜５１６Ａと、厚さが３０ｎｍ以上５００
ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコンまたは酸化窒化シリ
コン等を含む絶縁膜５１６Ｂとを積層した積層膜を、絶縁膜５１６に用いることができる
。
具体的には、ＥＳＲ測定により観測することができるシリコンのダングリングボンドに由
来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下
である膜を絶縁膜５１６Ａに用いると好ましい。これにより、例えば、トランジスタの半
導体膜に用いる酸化物半導体膜を、絶縁膜の形成にともなう損傷から、保護することがで
きる。または、シリコンの欠陥に捉えられる酸素を低減することができる。または、酸素
の透過または移動を容易にすることができる。
また、例えば、ＥＳＲ測定により観測することができるシリコンのダングリングボンドに
由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ
３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下である材料を絶縁膜５１６Ｂに用
いると好ましい。
《絶縁膜５０６》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５０６に用いることができる。
具体的には、酸素の透過を抑制する機能を備える第１の膜と、酸素を供給する機能を備え
る第２の膜とを積層した積層膜を、絶縁膜５０６に用いることができる。これにより、例
えば、トランジスタの半導体膜に用いる酸化物半導体膜に酸素を拡散することができる。
具体的には、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン
膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜
、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウ
ム膜または酸化ネオジム膜を含む膜を絶縁膜５０６に用いることができる。
例えば、酸素雰囲気下において形成された膜を第２の膜に用いることができる。または、
成膜後に酸素を導入した膜を第２の膜に用いることができる。具体的には、イオン注入法
、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いて成
膜後に酸素を導入することができる。
例えば、シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を
含む厚さ２００ｎｍの膜と、を積層した積層膜を絶縁膜５０６に用いることができる。な
お、シリコンおよび窒素を含む膜は、半導体膜５０８との間に、シリコン、酸素および窒
素を含む膜を挟む領域を備える。
《絶縁膜５０１Ｃ、絶縁膜５０１Ｄ》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５０１Ｃまたは絶縁膜５０１Ｄ
に用いることができる。具体的には、窒化シリコン、窒化酸化シリコン、窒化アルミニウ
ム、窒化酸化アルミニウム、酸化シリコンまたは酸化窒化シリコン等を用いることができ
る。これにより、例えば、トランジスタの半導体膜への不純物の拡散を抑制することがで
きる。
《配線、端子、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を
、信号線Ｓ２（ｊ）、走査線Ｇ２（ｉ）、導電膜ＡＮＯ、端子５１９Ｂまたは導電膜５１
１Ｂ等に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等
に用いることができる。
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン
、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属
元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを
、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用
いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン
膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タン
タル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、
そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造
等を配線等に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、
ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。
具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することによ
り、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方
法や還元剤を用いる方法等を挙げることができる。
例えば、金属ナノワイヤーを含む膜を配線等に用いることができる。具体的には、銀を含
むナノワイヤーを用いることができる。
具体的には、導電性高分子を配線等に用いることができる。
なお、例えば、導電材料ＡＣＦ１を用いて、端子５１９Ｂとフレキシブルプリント基板Ｆ
ＰＣ１を電気的に接続することができる。具体的には、端子５１９Ｂとフレキシブルプリ
ント基板ＦＰＣ１を導電材料ＣＰを用いて電気的に接続することができる。
《機能膜７７０Ｐ》
例えば、反射防止フィルム、偏光フィルムまたは位相差フィルム等を機能膜７７０Ｐに用
いることができる。
具体的には、円偏光フィルムを機能膜７７０Ｐに用いることができる。
また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、反射防止
膜（アンチ・リフレクション膜）、非光沢処理膜（アンチ・グレア膜）、使用に伴う傷の
発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。
《表示素子５５０（ｉ，ｊ）》
例えば、光を射出する機能を備える表示素子を表示素子５５０（ｉ，ｊ）に用いることが
できる。具体的には、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセン
ス素子、発光ダイオードまたはＱＤＬＥＤ（Ｑｕａｎｔｕｍ Ｄｏｔ ＬＥＤ）等を、表
示素子５５０（ｉ，ｊ）に用いることができる。
例えば、発光性の有機化合物を発光性の材料を含む層５５３（ｊ）に用いることができる
。
また、例えば、白色の光を射出するように積層された積層材料を、発光性の材料を含む層
５５３（ｊ）に用いることができる。具体的には、青色の光を射出する蛍光材料を含む発
光性の材料を含む層と、緑色および赤色の光を射出する、蛍光材料以外の材料を含む層を
積層した積層材料を、発光性の材料を含む層５５３（ｊ）に用いることができる。または
、青色の光を射出する蛍光材料を含む発光性の材料を含む層と、黄色の光を射出する、蛍
光材料以外の材料を含む層と、を積層した積層材料を、発光性の材料を含む層５５３（ｊ
）に用いることができる。
例えば、信号線Ｓ２（ｊ）に沿って列方向に長い帯状の積層材料を、発光性の材料を含む
層５５３（ｊ）に用いることができる。
例えば、高分子化合物（オリゴマー、デンドリマー、ポリマー等）、中分子化合物（低分
子と高分子の中間領域の化合物：分子量４００以上４０００以下）等を、発光性の材料を
含む層５５３（ｊ）に用いることができる。
例えば、発光ユニットを発光性の材料を含む層５５３（ｊ）に用いることができる。発光
ユニットは、一方から注入された電子が他方から注入された正孔と再結合する領域を１つ
備える。なお、発光ユニットに含まれる発光性の材料は、電子と正孔の再結合により生じ
るエネルギーを光として放出する。
例えば、ふたつの発光ユニットおよび中間層を発光性の材料を含む層５５３（ｊ）に用い
ることができる。中間層は、二つの発光ユニットの間に挟まれる領域を備える。中間層は
電荷発生領域を備え、中間層は陰極側に配置された発光ユニットに正孔を供給し、陽極側
に配置された発光ユニットに電子を供給する機能を備える。それぞれの発光ユニットにお
いて、電子が正孔と再結合する。なお、それぞれの発光ユニットに含まれる発光性の材料
は、電子と正孔の再結合により生じるエネルギーを光として放出する。また、複数の発光
ユニットと中間層を備える構成をタンデム型という場合がある。
《電極５５１（ｉ，ｊ）、電極５５２》
例えば、配線等に用いることができる材料を電極５５１（ｉ，ｊ）または電極５５２に用
いることができる。具体的には、可視光について透光性を有する材料を用いることができ
る。例えば、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、イン
ジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを
用いることができる。または、光が透過する程度に薄い金属膜を用いることができる。
例えば、光の一部を透過し、光の他の一部を反射する金属膜を電極５５１（ｉ，ｊ）また
は電極５５２に用いることができる。これにより、微小共振器構造を表示素子５５０（ｉ
，ｊ）に設けることができる。または、所定の波長の光を他の光より効率よく取り出すこ
とができる。または、スペクトルの半値幅が狭い光を取り出すことができる。または、鮮
やかな色の光を取り出すことができる。
《駆動回路ＧＤ》
シフトレジスタ等のさまざまな順序回路等を駆動回路ＧＤに用いることができる。例えば
、トランジスタＭＤ、容量素子等を駆動回路ＧＤに用いることができる。具体的には、ス
イッチＳＷ２に用いることができるトランジスタまたはトランジスタＭと同一の工程で形
成することができる半導体膜を備えるトランジスタを用いることができる。
例えば、トランジスタＭと同一の構成を、トランジスタＭＤに用いることができる。
例えば、トランジスタＭとは異なる構成をトランジスタＭＤに用いることができる。具体
的には、金属膜を導電膜５２４Ｂに用いることができる（図２（Ｂ）参照）。これにより
、配線としての機能を兼ねる導電膜の電気抵抗を低減することができる。または、領域５
０８Ｃに向かって進行する外光を遮光することができる。または、外光に起因するトラン
ジスタの電気特性の異常を防ぐことができる。または、トランジスタの信頼性を向上する
ことができる。
例えば、シリコン基板上に形成された集積回路を駆動回路ＧＤに用いることができる。ま
た、例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法またはＣＯＦ（Ｃｈｉｐ ｏｎ
Ｆｉｌｍ）法を用いて、集積回路を端子に実装することができる。具体的には、異方性導
電膜を用いて、集積回路を端子に実装することができる。
《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を駆動回路および画素回路のトラン
ジスタに用いることができる。
例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを駆動
回路のトランジスタまたは画素回路のトランジスタに用いることができる。
ところで、例えば、アモルファスシリコンを半導体に用いるボトムゲート型のトランジス
タの製造ラインは、酸化物半導体を半導体に用いるボトムゲート型のトランジスタの製造
ラインに容易に改造できる。また、例えばポリシリコンを半導体に用いるトップゲート型
のトランジスタの製造ラインは、酸化物半導体を半導体に用いるトップゲート型のトラン
ジスタの製造ラインに容易に改造できる。いずれの改造も、既存の製造ラインを有効に活
用することができる。
例えば、酸化物半導体を半導体膜に用いるトランジスタを利用することができる。具体的
には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半
導体を半導体膜に用いることができる。
一例を挙げれば、オフ状態におけるリーク電流が、半導体膜にアモルファスシリコンを用
いたトランジスタより小さいトランジスタを用いることができる。具体的には、酸化物半
導体を半導体膜に用いたトランジスタを用いることができる。
これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路
と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。
具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１
Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報
処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を
低減することができる。
例えば、半導体膜５０８、導電膜５０４、導電膜５１２Ａおよび導電膜５１２Ｂを備える
トランジスタをトランジスタＭに用いることができる（図２（Ｃ）参照）。なお、絶縁膜
５０６は、半導体膜５０８および導電膜５０４の間に挟まれる領域を備える。例えば、イ
ンジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、半導体膜５０８に用いること
ができる。
導電膜５０４は、半導体膜５０８と重なる領域を備える。導電膜５０４はゲート電極の機
能を備える。絶縁膜５０６はゲート絶縁膜の機能を備える。
導電膜５１２Ａおよび導電膜５１２Ｂは、半導体膜５０８と電気的に接続される。導電膜
５１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜５１２Ｂは
ソース電極の機能またはドレイン電極の機能の他方を備える。
また、導電膜５２４Ｂを有するトランジスタを、駆動回路または画素回路のトランジスタ
に用いることができる（図２（Ｂ）参照）。導電膜５２４Ｂは、導電膜５０４との間に半
導体膜５０８を挟む領域を備える。なお、絶縁膜５１６は、導電膜５２４Ｂおよび半導体
膜５０８の間に挟まれる領域を備える。また、例えば、導電膜５２４Ｂを、導電膜５０４
と同じ電位を供給する配線と電気的に接続することができる。
例えば、タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と
、を積層した導電膜を、トランジスタＭＤの導電膜５０４Ｅに用いることができる。なお
、銅を含む膜は、絶縁膜５０６との間に、タンタルおよび窒素を含む膜を挟む領域を備え
る。
例えば、導電性酸化物を含む透光性の膜、タングステンを含む厚さ５０ｎｍの膜と、アル
ミニウムを含む厚さ４００ｎｍの膜と、チタンを含む厚さ１００ｎｍの膜と、をこの順で
積層した導電膜を、トランジスタＭＤの導電膜５１２Ｃまたは導電膜５１２Ｄに用いるこ
とができる。なお、タングステンを含む膜は、半導体膜５０８と接する領域を備える。
＜表示パネルの構成例８．＞
本実施の形態で説明する表示パネルの構成例を図３５および図３６を参照しながら説明す
る。
図３５および図３６は表示パネルの構成を説明する断面図である。図３５（Ａ）は図１（
Ａ）の切断線Ｘ１－Ｘ２、切断線Ｘ３－Ｘ４、図４の切断線Ｘ５－Ｘ６に相当する位置に
おける断面図であり、図３５（Ｂ）および図３５（Ｃ）はいずれも図３５（Ａ）の一部を
説明する図である。
図３６（Ａ）は図４の切断線Ｘ７－Ｘ８、図１（Ａ）の切断線Ｘ９－Ｘ１０に相当する位
置における断面図である。
なお、トップゲート型のトランジスタに代えて、ボトムゲート型のトランジスタを備える
点が、図２および図３を参照しながら説明する表示パネルの構成とは異なる。
＜表示パネルの構成例９．＞
本実施の形態で説明する表示パネルの画素の構成例を図２４を参照しながら説明する。図
２４（Ａ）は画素の構成を説明する下面図であり、図２４（Ｂ）は画素回路の構成を説明
する回路図である。
なお、画素回路が３つのトランジスタを備える点が図５を参照しながら説明する表示パネ
ルの構成例とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用い
ることができる部分について上記の説明を援用する。
画素７０２（ｉ，ｊ）は表示素子および画素回路を備える。
画素回路はトランジスタＴＲ１、トランジスタＴＲ２およびトランジスタＭを備える。ま
た、画素回路は容量素子Ｃ２１を備える。これにより、トランジスタの電気特性のムラを
補正することができる。または、表示領域の表示ムラを軽減することができる。
画素回路は、走査線Ｇ２（ｉ）、信号線Ｓ２（ｊ）、導電膜ＡＮＯ、配線Ｖ０および導電
膜ＶＣＯＭ２と電気的に接続される。
表示素子は、電極５５１（ｉ，ｊ）を備え、電極５５１（ｉ，ｊ）は、画素回路と電気的
に接続される。例えば、有機ＥＬ素子を表示素子に用いることができる。
例えば、チャネル長方向およびチャネル幅方向の長さが４μｍのトップゲート型のトラン
ジスタを用いることができる。また、例えば、金属膜を走査線Ｇ２（ｉ）、信号線Ｓ２（
ｊ）、導電膜ＡＮＯ、配線Ｖ０および導電膜ＶＣＯＭ２に用いることができる。
これにより、トランジスタと配線の接続部に透光性を付与することができる。または、容
量素子に透光性を付与することができる。または、開口率を２６．２％にすることができ
る。または、有機ＥＬ素子の信頼性を高めることができる。または、対角の長さが６５ｉ
ｎｃｈの、７６８０個の画素を行方向に備え、４３２０個の画素を列方向に備える表示パ
ネルを提供することができる。または、列方向に配設される一群の複数の画素を一の信号
線に電気的に接続することができる。または、例えば、表示領域の上側から下側まで、継
ぎ目が生じない映像を表示することができる。なお、透光性を有しない材料を用いる場合
、開口率は、１７．４％であった。
《動作例》
本実施の形態で説明する表示パネルの画素の構成例を表１に示す。画素回路はトップゲー
ト型のトランジスタを備える。また、表１に示す構成を備える表示パネルの動作を計算機
を用いて評価した結果を、表２に示す。
Figure 2022160411000002
Figure 2022160411000003
計算結果から、６０Ｈｚのフレームレートで良好に動作することが確認できた。また、使
用する配線の厚さを増す、または、互いに交差する配線に挟まれる絶縁膜の厚さを増すよ
うにすることで、１２０Ｈｚのフレームレートで動作が可能であることが確認できた。
＜表示パネルの構成例１０．＞
本発明の一態様の表示パネルの構成例を図３８乃至図４０を参照しながら説明する。
図３８は表示パネルの構成を説明する上面図である。図３８（Ａ）は、表示パネルの上面
図であり、図３８（Ｂ）および図３８（Ｃ）は、図３８（Ａ）に示す表示パネルに用いる
ことができる画素の構成を説明する上面図である。
図３９（Ａ）は、図３８（Ａ）の切断線Ｘ１－Ｘ２、切断線Ｘ３－Ｘ４、切断線Ｘ９－Ｘ
１０における断面図であり、図３９（Ｂ）は画素回路を説明する回路図である。
図４０（Ａ）および図４０（Ｂ）は、図３８（Ｂ）に示す、表示パネルに用いることがで
きる表示素子の切断線Ｙ３－Ｙ４における断面図であり、図４０（Ｃ－１）および図４０
（Ｃ－２）は、表示素子に用いることができる、発光性の有機化合物を含む層の構成を説
明する断面図である。
表示パネル７００は、表示領域２３１と、駆動回路ＧＤと、駆動回路ＳＤ（１）および駆
動回路ＳＤ（２）と、端子５１９Ｂと、を有する（図３８（Ａ）参照）。
表示パネル７００は、機能層５２０を備える。機能層５２０は画素回路５３０（ｉ，ｊ）
を備える（図３９（Ａ）参照）。
《表示領域２３１》
表示領域２３１は、画素７０２（ｉ，ｊ）を備える（図３８（Ａ）参照）。
例えば、表示領域２３１は、複数の画素を備える。当該複数の画素は、色相が互いに異な
る色を表示する機能を備える。または、当該複数の画素を用いて、各々その画素では表示
できない色相の色を、加法混色により表示することができる。なお、色相が異なる色を表
示することができる複数の画素を混色に用いる場合において、それぞれの画素を副画素と
言い換えることができる。また、複数の副画素を一組にして、画素と言い換えることがで
きる。
例えば、画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｊ＋１）または画素７０２（ｉ，ｊ＋
２）を副画素と言い換えることができ、画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｊ＋１
）および画素７０２（ｉ，ｊ＋２）を一組にして、画素７０３（ｉ，ｋ）と言い換えるこ
とができる（図３８（Ｂ）参照）。
具体的には、青色を表示する副画素、緑色を表示する副画素および赤色を表示する副画素
を一組にして、画素７０３（ｉ，ｋ）に用いることができる。また、シアンを表示する副
画素、マゼンタを表示する副画素およびイエローを表示する副画素を一組にして、画素７
０３（ｉ，ｋ）に用いることができる。
また、例えば、白色を表示する副画素等を上記の一組に加えて、画素に用いることができ
る（図３８（Ｃ）参照）。
《画素７０２（ｉ，ｊ）》
画素７０２（ｉ，ｊ）は、表示素子５５０（ｉ，ｊ）および画素回路５３０（ｉ，ｊ）を
備える（図３９（Ａ）および図３９（Ｂ）参照）。
表示素子５５０（ｉ，ｊ）は、画素回路５３０（ｉ，ｊ）と電気的に接続される。例えば
、開口部５２２Ａにおいて、表示素子５５０（ｉ，ｊ）は画素回路５３０（ｉ，ｊ）と電
気的に接続される（図３９（Ａ）参照）。
《表示素子５５０（ｉ，ｊ）》
表示素子５５０（ｉ，ｊ）は、電極５５１（ｉ，ｊ）、電極５５２および発光性の材料を
含む層５５３を有する（図４０（Ａ）または図４０（Ｂ）参照）。発光性の材料を含む層
５５３は、電極５５１（ｉ，ｊ）および電極５５２の間に挟まれる領域を備える。
電極５５１（ｉ，ｊ）は、例えば、開口部５２２Ａにおいて、画素回路５３０（ｉ，ｊ）
と電気的に接続される。
例えば、可視光に対して反射性を備える材料を電極５５２に用いることができる。
例えば、可視光の一部を反射し一部を透過する材料を電極５５１（ｉ，ｊ）に用いること
ができる（図４０（Ａ）参照）。具体的には、光が透過する程度に薄い金属膜または厚さ
が数ｎｍの金属膜を、電極５５１（ｉ，ｊ）に用いることができる。例えば、銀およびパ
ラジウム等を含む材料または銀および銅等を含む材料を金属膜に用いることができる。
例えば、可視光の一部を反射し一部を透過する材料に、透光性を備える導電膜を積層した
積層材料を電極５５１（ｉ，ｊ）および電極５５１（ｉ，ｊ＋２）に用いることができる
。これにより、例えば、電極５５１（ｉ，ｊ）の可視光の一部を反射する部分と電極５５
２の間の距離ｄ０を、調整することができる。または、所定の波長の光を取り出す効率を
高めることができる。具体的には、赤色および青色の光を効率良く取り出すことができる
。
例えば、可視光の一部を反射し一部を透過する材料に、透光性を備える導電膜を積層した
積層材料を電極５５１（ｉ，ｊ＋１）に用いることができる。これにより、例えば、電極
５５１（ｉ，ｊ）の可視光の一部を反射する部分と電極５５２の間の距離ｄ１を、調整す
ることができる。または、所定の波長の光を取り出す効率を高めることができる。具体的
には、緑色の光を効率良く取り出すことができる。
また、透光性を備える材料を電極５５１（ｉ，ｊ）、電極５５１（ｉ，ｊ＋１）および電
極５５１（ｉ，ｊ＋２）に用いることができる（図４０（Ｂ）参照）。これにより、白色
の光が取り出すことができる。
《発光性の材料を含む層５５３》
色相が異なる光を発する複数の材料を、発光性の材料を含む層５５３に用いることができ
る。例えば、積層材料を発光性の材料を含む層５５３に用いることができる（図４０（Ｃ
－１）および図４０（Ｃ－２）参照）。
例えば、青色の光を発する材料を、発光性の材料を含む層５５３Ｂに用いることができる
。また、緑色の光を発する材料を含む層と赤色の光を発する材料を含む層とが積層された
積層材料を、発光性の材料を含む層５５３Ｙに用いることができる。
また、中間層５５３ＩＬを発光性の材料を含む層５５３に用いることができる。中間層５
５３ＩＬは発光性の材料を含む層５５３Ｂおよび発光性の材料を含む層５５３Ｙの間に挟
まれる領域を備える。また、中間層５５３ＩＬは陽極側に電子を供給し、陰極側に正孔を
供給する機能を備える。
具体的には、発光性の材料を含む層５５３Ｂと、中間層５５３ＩＬと、発光性の材料を含
む層５５３Ｙと、が積層された積層構造を、発光性の材料を含む層５５３に用いることが
できる（図４０（Ｃ－１）参照）。
具体的には、発光性の材料を含む層５５３Ｂと、中間層５５３ＩＬ（１）と、発光性の材
料を含む層５５３Ｙと、中間層５５３ＩＬ（２）と、発光性の材料を含む層５５３Ｂと、
が積層された積層構造を、発光性の材料を含む層５５３に用いることができる（図４０（
Ｃ－２）参照）。
《絶縁膜５２１》
機能層５２０は絶縁膜５２１を備える。例えば、着色材料を含む材料を、絶縁膜５２１に
用いることができる。
具体的には、赤色の着色材料を含む膜を絶縁膜５２１Ｒに用いることができ、緑色の着色
材料を含む膜を絶縁膜５２１Ｇに用いることができ、青色の着色材料を含む膜を絶縁膜５
２１Ｂに用いることができる（図４０（Ａ）および図４０（Ｂ）参照）。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態２）
本実施の形態では、本発明の一態様で開示されるトランジスタの半導体層に用いることが
できる金属酸化物について説明する。なお、トランジスタの半導体層に金属酸化物を用い
る場合、当該金属酸化物を酸化物半導体と読み替えてもよい。
酸化物半導体は、単結晶酸化物半導体と、非単結晶酸化物半導体と、に分けられる。非単
結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓ
ｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎ
ｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏ
ｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。
また、非単結晶酸化物半導体の１つとして、半結晶性酸化物半導体（Ｓｅｍｉ－ｃｒｙｓ
ｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼称される酸化物半導体
が挙げられる。半結晶性酸化物半導体とは、単結晶酸化物半導体と非晶質酸化物半導体と
の中間構造を有する。半結晶性酸化物半導体は、非晶質酸化物半導体と比較して構造が安
定である。例えば、半結晶性酸化物半導体としては、ＣＡＡＣ構造を有し、かつＣＡＣ（
Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）構成である酸化物半導体がある。Ｃ
ＡＣの詳細については、以下で説明を行う。
また、本発明の一態様で開示されるトランジスタの半導体層には、ＣＡＣ－ＯＳ（Ｃｌｏ
ｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）を用いてもよい。
なお、本発明の一態様で開示されるトランジスタの半導体層は、上述した非単結晶酸化物
半導体またはＣＡＣ－ＯＳを好適に用いることができる。また、非単結晶酸化物半導体と
しては、ｎｃ－ＯＳまたはＣＡＡＣ－ＯＳを好適に用いることができる。
なお、本発明の一態様では、トランジスタの半導体層として、ＣＡＣ－ＯＳを用いると好
ましい。ＣＡＣ－ＯＳを用いることで、トランジスタに高い電気特性または高い信頼性を
付与することができる。
以下では、ＣＡＣ－ＯＳの詳細について説明する。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、材料の一部では導電性の機能と
、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。
なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル
形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機
能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と
、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏ
ｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与す
ることができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞ
れの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性
領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性
の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベ
ルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に
偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察され
る場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶
縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ
以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを
有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉ
ｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナ
ローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に
、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップ
を有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有す
る成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記Ｃ
ＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に
用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、
及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材
（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）または金属マトリックス複合材（ｍｅｔａｌ ｍ
ａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
ＣＡＣ－ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、
好ましくは、１ｎｍ以上２ｎｍ以下またはその近傍のサイズで偏在した材料の一構成であ
る。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、
該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎ
ｍ以下またはその近傍のサイズで混合した状態をモザイク状またはパッチ状ともいう。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウム及び
亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリ
ウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマ
ニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タン
タル、タングステン、またはマグネシウムなどから選ばれた一種または複数種が含まれて
いてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇ
ａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物
（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸
化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）と
する。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。
）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、及びＺ４
は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、
モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成
（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、
またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物で
ある。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が
、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２
の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合
がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１
＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表さ
れる結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ－ａｘｉｓ ａｌ
ｉｇｎｅｄ ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯ
のナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造であ
る。
一方、ＣＡＣ－ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ
、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察さ
れる領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザ
イク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造
は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。
例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含ま
ない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が
主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム
、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部
に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とする
ナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成を
いう。
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成
することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスと
して、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたい
ずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガ
スの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好まし
くは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひ
とつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに
、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域
のａ－ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。
またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照
射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リ
ング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの
結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒ
ｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線
分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓ
ｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と
、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合し
ている構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧ
ＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分で
ある領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互い
に相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３
などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ
２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果
移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、
ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用するこ
とにより、高いオン電流（Ｉｏｎ）、及び高い電界効果移動度（μ）を実現することがで
きる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、デ
ィスプレイをはじめとするさまざまな半導体装置に最適である。
また、ＣＡＡＣ－ＯＳまたはＣＡＣ－ＯＳを半導体膜に用いるトランジスタは、チャネル
長を短くすることができ、オン電流を大きくすることができ、オフ電流をきわめて小さく
することができ、ばらつきを抑制することができ、信頼性が高く、第８世代から第１０世
代程度の大型のガラス基板に作製することができる。これにより、大型の有機ＥＬテレビ
のバックプレーンに好適に用いることができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の表示パネルの構成について、図２５乃至図３３を参
照しながら説明する。
なお、本実施の形態で説明する表示パネルは、表示領域が第１の信号線とは別に第２の信
号線を備える点、列方向に配設される一群の複数の画素の一部が第１の信号線と電気的に
接続され、他の一部が第２の信号線と電気的に接続される点が、実施の形態１において説
明する表示パネルと異なる。ここでは、異なる部分について詳細に説明し、同様の構成を
用いることができる部分について上記の説明を援用する。
図２５は本発明の一態様の表示パネルの構成を説明するブロック図である。
図２６（Ａ）は図２５に示す表示パネルの一部の構成を説明するブロック図であり、図２
６（Ｂ）は図２６（Ａ）に示す表示パネルに用いることができる画素の構成を説明する回
路図である。
図２７（Ａ）は図２５に示す表示パネルに用いることができる保護回路の構成を説明する
回路図であり、図２７（Ｂ）は図２７（Ａ）に示す保護回路を電気的に接続することがで
きる位置を説明するブロック図である。
図２８は図１（Ａ）に示す表示パネルの画素の構成を説明する下面図である。
図２９（Ａ）は図２８に示す表示パネルの切断線Ｘ２１－Ｘ２２における断面図である。
＜表示パネルの構成例１．＞
本実施の形態で説明する表示パネルは、表示領域２３１を有する（図２５参照）。
《表示領域の構成例１．》
表示領域２３１は、第１の一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）
、第２の一群の複数の画素７０２（ｉ＋１，１）乃至画素７０２（ｉ＋１，ｎ）、第３の
一群の複数の画素、第４の一群の複数の画素、第１の走査線Ｇ２（ｉ）、第２の走査線Ｇ
２（ｉ＋１）、第１の信号線Ｓ２１（ｊ）および第２の信号線Ｓ２２（ｊ）を備える。ま
た、導電膜ＶＣＯＭ２と、導電膜ＡＮＯと、を有する。なお、ｉは１以上ｍ以下の整数で
あり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。
第１の一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は第１の画素７０２
（ｉ，ｊ）を含み、第１の一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）
は、行方向（図中に矢印Ｒ１で示す方向）に配設される。また、第１の一群の複数の画素
７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は、画素７０２（ｉ，ｊ）および画素７０２
（ｉ，ｊ＋１）を含む（図２６（Ａ）および図２６（Ｂ）参照）。
第２の一群の複数の画素７０２（ｉ＋１，１）乃至画素７０２（ｉ＋１，ｎ）は、第２の
画素７０２（ｉ＋１，ｊ）を含み、第２の一群の複数の画素７０２（ｉ＋１，１）乃至画
素７０２（ｉ＋１，ｎ）は、行方向に配設される（図２５参照）。また、第２の一群の複
数の画素７０２（ｉ＋１，１）乃至画素７０２（ｉ＋１，ｎ）は、画素７０２（ｉ＋１，
ｊ）および画素７０２（ｉ＋１，ｊ＋１）を含む（図２６（Ａ）および図２６（Ｂ）参照
）。
第３の一群の複数の画素は、第１の画素７０２（ｉ，ｊ）を含み、第３の一群の複数の画
素は、行方向と交差する列方向（図中に矢印Ｃ１で示す方向）に配設される。例えば、画
素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）から選んだ一部を、第３の一群の複数の画
素に用いることができる。
第４の一群の複数の画素は、第２の画素７０２（ｉ＋１，ｊ）を含み、第４の一群の複数
の画素は、列方向に配設される。例えば、画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ
）から第３の一群の複数の画素を除いた他の一部を、第４の一群の複数の画素に用いるこ
とができる（図２５参照）。
第１の信号線Ｓ２１（ｊ）は、第３の一群の複数の画素と電気的に接続される。例えば、
第１の信号線Ｓ２１（ｊ）は、画素７０２（ｉ，ｊ）と電気的に接続される。
第２の信号線Ｓ２２（ｊ）は、第４の一群の複数の画素と電気的に接続される。例えば、
第２の信号線Ｓ２２（ｊ）は、画素７０２（ｉ＋１，ｊ）と電気的に接続される。
第１の走査線Ｇ２（ｉ）は、第１の一群の複数の画素７０２（ｉ，１）乃至画素７０２（
ｉ，ｎ）と電気的に接続される。例えば、第１の走査線Ｇ２（ｉ）は、画素７０２（ｉ，
ｊ）および画素７０２（ｉ，ｊ＋１）と電気的に接続される。
第２の走査線Ｇ２（ｉ＋１）は、第２の一群の複数の画素７０２（ｉ＋１，１）乃至画素
７０２（ｉ＋１，ｎ）と電気的に接続される。例えば、第２の走査線Ｇ２（ｉ＋１）は、
画素７０２（ｉ＋１，ｊ）および画素７０２（ｉ＋１，ｊ＋１）と電気的に接続される。
これにより、複数の画素に画像情報を供給することができる。その結果、利便性または信
頼性に優れた新規な表示パネルを提供することができる。
《表示領域の構成例２．》
第４の一群の複数の画素は、第３の一群の複数の画素と交互に配置される。
第２の画素７０２（ｉ＋１，ｊ）は、第１の画素７０２（ｉ，ｊ）の列方向に隣接する。
例えば、奇数番目に配置される画素を第３の一群の複数の画素に用い、偶数番目に配置さ
れる画素を第４の一群の複数の画素に用いることができる。
具体的には、画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）から選んだ画素７０２（１
，ｊ）、画素７０２（３，ｊ）、画素７０２（５，ｊ）などを第３の一群の複数の画素に
用いることができ、画素７０２（２，ｊ）、画素７０２（４，ｊ）、画素７０２（６，ｊ
）などの画素を第４の一群の複数の画素に用いることができる。
これにより、第３の一群の複数の画素と、第４の一群の複数の画素と、を混在して配設す
ることができる。または、第３の一群の複数の画素が表示する表示と、第４の一群の複数
の画素が表示する表示との間に生じる差異を、判別しにくくすることができる。その結果
、利便性または信頼性に優れた新規な表示パネルを提供することができる。
《走査線の構成例》
第１の走査線Ｇ２（ｉ）は、選択信号を供給される。例えば、駆動回路ＧＤ１および駆動
回路ＧＤ２を用いて選択信号を供給することができる。
第２の走査線Ｇ２（ｉ＋１）は、第１の走査線Ｇ２（ｉ）が選択信号を供給される期間に
選択信号を供給される。
第２の走査線Ｇ２（ｉ＋１）は、第１の走査線Ｇ２（ｉ）と電気的に接続されてもよい。
これにより、一の走査線に選択信号を供給しながら、他の走査線に選択信号を供給するこ
とができる。または、一の走査線に選択信号を供給しながら、一の走査線と電気的に接続
される画素に供給する画像情報とは異なる画像情報を、他の走査線と電気的に接続される
画素に供給することができる。その結果、利便性または信頼性に優れた新規な表示パネル
を提供することができる。
例えば、白色の光を射出するように積層された積層材料を発光性の材料を含む層５５３（
ｊ）に用い、発光性の材料を含む層５５３（ｊ）を表示素子５５０（ｉ，ｊ）、表示素子
５５０（ｉ，ｊ＋１）および表示素子５５０（ｉ，ｊ＋２）に用いることができる。これ
により、一の工程で白色の光を射出する表示素子を形成することができる。
《絶縁膜５２１の構成》
例えば、表示素子５５０（ｉ，ｊ）と重なる領域を備え、表示素子５５０（ｉ，ｊ）が射
出する白色の光から赤色の光を取り出す着色材料を、第１の絶縁膜５２１に用いることが
できる。具体的には、赤色の光を取り出す着色材料を含む絶縁膜５２１Ｒを副画素７０２
（ｉ，ｊ）に用いることができる（図２９参照）。これにより、副画素７０２（ｉ，ｊ）
を用いて赤色の表示をすることができる。
例えば、表示素子５５０（ｉ，ｊ＋１）と重なる領域を備え、表示素子５５０（ｉ，ｊ＋
１）が射出する白色の光から緑色の光を取り出す着色材料を、第１の絶縁膜５２１に用い
ることができる。具体的には、緑色の光を取り出す着色材料を含む絶縁膜５２１Ｇを副画
素７０２（ｉ，ｊ＋１）に用いることができる。これにより、副画素７０２（ｉ，ｊ＋１
）を用いて緑色の表示をすることができる。
例えば、表示素子５５０（ｉ，ｊ＋２）と重なる領域を備え、表示素子５５０（ｉ，ｊ＋
２）が射出する白色の光から青色の光を取り出す着色材料を、第１の絶縁膜５２１に用い
ることができる。具体的には、青色の光を取り出す着色材料を含む絶縁膜５２１Ｂを副画
素７０２（ｉ，ｊ＋２）に用いることができる。これにより、副画素７０２（ｉ，ｊ＋２
）を用いて青色の表示をすることができる。
《表示領域の構成例３．》
また、表示領域２３１は、隔壁５２１Ｐ、絶縁膜５２１Ｒ、絶縁膜５２１Ｇおよび絶縁膜
５２１Ｂを備える（図２９（Ａ）および図２９（Ｂ）参照）。
隔壁５２１Ｐは、開口部５２１ＰＲ、開口部５２１ＰＧおよび開口部５２１ＰＢを備える
。
開口部５２１ＰＲは、絶縁膜５２１Ｒと重なる領域を備える。開口部５２１ＰＧは、絶縁
膜５２１Ｇと重なる領域を備える。開口部５２１ＰＢは、絶縁膜５２１Ｂと重なる領域を
備える。
例えば、絶縁膜５２１に用いることができる材料を隔壁５２１Ｐに用いることができる。
具体的には、感光性を有する材料を用いて形成された膜を隔壁５２１Ｐに用いることがで
きる。例えば、感光性のポリイミド、感光性のアクリルまたは感光性のカルド樹脂等を用
いて形成された膜を隔壁５２１Ｐに用いることができる。具体的には、フォトマスクと感
光性のアクリルを用いて、２００ｐｐｉ（ｐｉｘｅｌｓ ｐｅｒ ｉｎｃｈ）以上、好ま
しくは３００ｐｐｉ以上より好ましくは５００ｐｐｉ以上の精細度で開口部を備える隔壁
５２１Ｐを形成することができる。
例えば、撥液性を備える材料を隔壁５２１Ｐに用いることができる。これにより、隔壁の
開口部に異なる材料を含む溶液を互いに混ざり合わないように分配することができる。ま
たは、例えば、隔壁５２１Ｐによって区切られた領域毎に、異なる着色材料を含む絶縁膜
５２１を、形成することができる。
例えば、印刷法またはインクジェット法などを、着色材料を含む溶液を開口部に分配する
方法に用いることができる。または、例えば、連続的に材料を吐出するノズルを用いて、
着色材料を含む溶液を開口部に分配することができる。
具体的には、赤色の光を取り出す着色材料を含む溶液を開口部５２１ＰＲに分配し、固化
する方法を用いて、絶縁膜５２１Ｒを形成することができる。また、緑色の光を取り出す
着色材料を含む溶液を開口部５２１ＰＧに分配し、固化する方法を用いて、絶縁膜５２１
Ｇを形成することができる。また、青色の光を取り出す着色材料を含む溶液を開口部５２
１ＰＢに分配し、固化する方法を用いて、絶縁膜５２１Ｂを形成することができる。例え
ば、隔壁５２１Ｐを形成する際に用いるフォトマスク以外にフォトマスクを用いることな
く、絶縁膜５２１Ｒ、絶縁膜５２１Ｇおよび絶縁膜５２１Ｂを形成することができる。
これにより、異なる材料を含む絶縁膜を形成することができる。例えば、異なる着色材料
を含む絶縁膜を形成することができる。または、隔壁５２１Ｐを形成する際に用いるフォ
トマスク以外にフォトマスクを用いることなく、異なる着色材料を含む絶縁膜を作り分け
ることができる。または、フォトマスクの使用枚数を削減することができる。または、コ
ストダウンまたは材料の使用量を削減することができる。その結果、利便性または信頼性
に優れた表示パネルを提供することができる。
＜表示パネルの構成例２．＞
本実施の形態で説明する表示パネルは、保護回路ＰＣ１１と、保護回路ＰＣ２１と、共通
配線と、を有する。また、保護回路ＰＣ１２と、保護回路ＰＣ２２と、を表示パネルに用
いることができる。
《保護回路の構成例》
保護回路ＰＣ１１は、第１の走査線Ｇ２（ｉ）と電気的接続され、保護回路ＰＣ１１は、
共通配線と電気的接続される。例えば、共通配線ＶＳＳが供給する電位より十分低い電位
が第１の走査線Ｇ２（ｉ）に供給された場合に、共通配線ＶＳＳから第１の走査線Ｇ２（
ｉ）に電流が流れるように接続したダイオードと、共通配線ＶＤＤが供給する電位より十
分高い電位が第１の走査線Ｇ２（ｉ）に供給された場合に、第１の走査線Ｇ２（ｉ）から
共通配線ＶＤＤに電流が流れるように接続したダイオードと、を備える回路を保護回路Ｐ
Ｃ１１に用いることができる（図２７参照）。なお、共通配線ＶＤＤは共通配線ＶＳＳよ
り高い電位を供給する。
具体的には、トランジスタのゲート電極をソース電極又はドレイン電極と電気的に接続し
てダイオードに用いることができる。例えば、画素回路５３０（ｉ，ｊ）のトランジスタ
に用いる半導体膜を形成する工程と同一の工程で形成することができる半導体膜を備える
トランジスタを、ダイオードに用いることができる。
保護回路ＰＣ２１は、第１の信号線Ｓ２１（ｊ）と電気的に接続され、保護回路ＰＣ２１
は、共通配線と電気的接続される。例えば、共通配線ＶＳＳが供給する電位より十分低い
電位が第１の信号線Ｓ２１（ｊ）に供給された場合に、共通配線ＶＳＳから第１の信号線
Ｓ２１（ｊ）に電流が流れるように接続したダイオードと、共通配線ＶＤＤが供給する電
位より十分高い電位が第１の信号線Ｓ２１（ｊ）に供給された場合に、第１の信号線Ｓ２
１（ｊ）から共通配線ＶＤＤに電流が流れるように接続したダイオードと、を備える回路
を保護回路ＰＣ２１に用いることができる（図２７参照）。
これにより、ノイズ、サージまたは静電気放電等から画素を保護することができる。その
結果、利便性または信頼性に優れた表示パネルを提供することができる。
例えば、保護回路ＰＣ１２は第１の走査線Ｇ２（ｉ）と電気的に接続され、保護回路ＰＣ
１１との間に表示領域２３１を挟むように配置される（図２５参照）。
また、保護回路ＰＣ２２は第１の信号線Ｓ２１（ｊ）と電気的に接続され、保護回路ＰＣ
２１との間に表示領域２３１を挟むように配置される。
＜表示パネルの構成例３．＞
本実施の形態で説明する表示パネルは、第１の駆動回路ＧＤ１と、第１の信号線駆動回路
ＳＤ１と、を有する（図２５参照）。
第１の駆動回路ＧＤ１は、第１の走査線Ｇ２（ｉ）および第２の走査線Ｇ２（ｉ＋１）と
電気的に接続される。
第１の信号線駆動回路ＳＤ１は、第１の信号線Ｓ２１（ｊ）および第２の信号線Ｓ２２（
ｊ）と電気的に接続される。
これにより、第１の走査線に選択信号を供給する期間に、第２の走査線に選択信号を供給
することができる。または、第１の信号線に画像情報を供給する期間に、第１の信号線に
供給する画像情報とは異なる画像情報を、第２の信号線に供給することができる。その結
果、利便性または信頼性に優れた表示パネルを提供することができる。
＜表示パネルの構成例４．＞
本実施の形態で説明する表示パネルは、第１の駆動回路ＧＤ１と、第２の駆動回路ＧＤ２
と、第１の信号線駆動回路ＳＤ１と、第２の駆動回路ＳＤ２と、を有する（図２５参照）
。
第１の駆動回路ＧＤ１は、第１の走査線Ｇ２（ｉ）の一方の端および第２の走査線Ｇ２（
ｉ＋１）の一方の端と電気的に接続される。
第２の駆動回路ＧＤ２は、第１の走査線Ｇ２（ｉ）の他方の端および第２の走査線Ｇ２（
ｉ＋１）の他方の端と電気的に接続される。また、第２の駆動回路ＧＤ２は、第１の駆動
回路ＧＤ１と同期して選択信号を供給する。
第１の信号線駆動回路ＳＤ１は、第１の信号線Ｓ２１（ｊ）の一方の端および第２の信号
線Ｓ２２（ｊ）の一方の端と電気的に接続される。
第２の駆動回路ＳＤ２は、第１の信号線Ｓ２１（ｊ）の他方の端および第２の信号線Ｓ２
２（ｊ）の他方の端と電気的に接続される。また、第２の駆動回路ＳＤ２は、第１の信号
線駆動回路ＳＤ１と同期して情報を供給する。
これにより、例えば、配線抵抗または容量結合に由来する選択信号の劣化を抑制すること
ができる。または、劣化が抑制された選択信号を複数の画素に供給することができる。例
えば、配線抵抗または容量結合に由来する画像情報の劣化を抑制することができる。また
は、劣化が抑制された画像情報を複数の画素に供給することができる。または、表示領域
の対角線の長さを４０インチ以上、好ましくは５０インチ以上より好ましくは６５インチ
以上にすることができる。その結果、利便性または信頼性に優れた表示パネルを提供する
ことができる。
＜表示パネルの構成例５．＞
本実施の形態の構成例で説明する表示パネル７００は、第１の走査線Ｇ２（２ｉ－１）が
、第１の一群の複数の画素７０２（２ｉ－１，１）乃至画素７０２（２ｉ－１，ｎ）およ
び第２の一群の複数の画素７０２（２ｉ，１）乃至画素７０２（２ｉ，ｎ）と電気的に接
続される点が、図２５を参照しながら説明する表示パネルと異なる（図３０および図３１
参照）。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる
部分について上記の説明を援用する。
《表示領域の構成例４．》
表示領域２３１は、第１の一群の複数の画素７０２（２ｉ－１，１）乃至画素７０２（２
ｉ－１，ｎ）、第２の一群の複数の画素７０２（２ｉ，１）乃至画素７０２（２ｉ，ｎ）
、第３の一群の複数の画素、第４の一群の複数の画素、第１の走査線Ｇ２（２ｉ－１）、
第１の信号線Ｓ２１（ｊ）および第２の信号線Ｓ２２（ｊ）を備える。また、導電膜ＶＣ
ＯＭ２と、導電膜ＡＮＯと、を有する。なお、２ｉは２以上２ｍ以下の整数であり、ｊは
１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。
第１の一群の複数の画素７０２（２ｉ－１，１）乃至画素７０２（２ｉ－１，ｎ）は第１
の画素７０２（２ｉ－１，ｊ）を含み、第１の一群の複数の画素７０２（２ｉ－１，１）
乃至画素７０２（２ｉ－１，ｎ）は、行方向（図中に矢印Ｒ１で示す方向）に配設される
。また、第１の一群の複数の画素７０２（２ｉ－１，１）乃至画素７０２（２ｉ－１，ｎ
）は画素７０２（２ｉ－１，ｊ）および画素７０２（２ｉ－１，ｊ＋１）を含む（図３１
（Ａ）および図３１（Ｂ）参照）。
第２の一群の複数の画素７０２（２ｉ，１）乃至画素７０２（２ｉ，ｎ）は、第２の画素
７０２（２ｉ，ｊ）を含み、第２の一群の複数の画素７０２（２ｉ，１）乃至画素７０２
（２ｉ，ｎ）は、行方向に配設される（図２５参照）。また、第２の一群の複数の画素７
０２（２ｉ，１）乃至画素７０２（２ｉ，ｎ）は画素７０２（２ｉ，ｊ）および画素７０
２（２ｉ，ｊ＋１）を含む（図３１（Ａ）および図３１（Ｂ）参照）。
第３の一群の複数の画素は、第１の画素７０２（２ｉ－１，ｊ）を含み、第３の一群の複
数の画素は、行方向と交差する列方向（図中に矢印Ｃ１で示す方向）に配設される。例え
ば、画素７０２（２ｉ－１，ｊ）乃至画素７０２（２ｍ，ｊ）から選んだ一部を、第３の
一群の複数の画素に用いることができる。
第４の一群の複数の画素は、第２の画素７０２（２ｉ，ｊ）を含み、第４の一群の複数の
画素は、列方向に配設される。例えば、画素７０２（２ｉ－１，ｊ）乃至画素７０２（２
ｍ，ｊ）から第３の一群の複数の画素を除いた他の一部を、第４の一群の複数の画素に用
いることができる（図３０参照）。
第１の信号線Ｓ２１（ｊ）は、第３の一群の複数の画素と電気的に接続される。例えば、
第１の信号線Ｓ２１（ｊ）は、画素７０２（２ｉ－１，ｊ）と電気的に接続される。
第２の信号線Ｓ２２（ｊ）は、第４の一群の複数の画素と電気的に接続される。例えば、
第２の信号線Ｓ２２（ｊ）は、画素７０２（２ｉ，ｊ）と電気的に接続される。
第１の走査線Ｇ２（２ｉ－１）は、第１の一群の複数の画素７０２（２ｉ－１，１）乃至
画素７０２（２ｉ－１，ｎ）と電気的に接続される。例えば、第１の走査線Ｇ２（２ｉ－
１）は、画素７０２（２ｉ－１，ｊ）、画素７０２（２ｉ－１，ｊ＋１）、画素７０２（
２ｉ，ｊ）および画素７０２（２ｉ，ｊ＋１）と電気的に接続される。
これにより、複数の画素に画像情報を供給することができる。または、一の選択信号が供
給される期間に、当該選択信号が供給される１本の走査線と電気的に接続される、当該走
査線を挟んで配置された２行の一群の複数の画素に、互いに異なる画像情報を供給するこ
とができる。または、走査線の数を減らすことができる。または、画像情報に基づいて、
複数の表示素子を駆動することができる。または、表示領域を用いて、画像情報を表示す
ることができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供するこ
とができる。
＜表示パネルの構成例６．＞
本実施の形態で説明する表示パネルの画素の構成例を図３２および図３３を参照しながら
説明する。図３２は画素の構成を説明する下面図であり、図３３は画素回路の構成を説明
する回路図である。
なお、一の導電膜ＡＮＯが、一の導電膜ＡＮＯを挟んで列方向に並んで配設される４つの
画素と電気的に接続される点と、画素回路が３つのトランジスタを備える点が図２６を参
照しながら説明する表示パネルの構成例とは異なる。ここでは、異なる部分について詳細
に説明し、同様の構成を用いることができる部分について上記の説明を援用する。
これにより、一の導電膜が占有する面積を抑制することができる。または、開口率を高め
ることができる。トランジスタの電気特性のムラを補正することができる。または、表示
領域の表示ムラを軽減することができる。または、対角の長さが６５ｉｎｃｈの７６８０
個の画素を行方向に備え、４３２０個の画素を列方向に備える表示パネルを提供すること
ができる。または、列方向に配設される一群の複数の画素を一の信号線に電気的に接続す
ることができる。または、例えば、表示領域の上側から下側まで、継ぎ目が生じない映像
を表示することができる。なお、透光性を有しない材料を用いる場合、開口率は、１７．
４％であった。
《動作例》
本実施の形態で説明する表示パネルの画素の構成例を表３に示す。画素回路はトップゲー
ト型のトランジスタを備える。また、表３に示す構成を備える表示パネルの動作を計算機
を用いて評価した結果を、表４に示す。
Figure 2022160411000004
Figure 2022160411000005
計算結果から、６０Ｈｚのフレームレートで良好に動作することが確認できた。また、１
２０Ｈｚのフレームレートで動作が可能であることが確認できた。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置の構成について、図８および図９を参照し
ながら説明する。
図８（Ａ）は本発明の一態様の表示装置の構成を説明するブロック図である。図８（Ｂ）
は、図８（Ａ）に示す画素の構成を説明するブロック図である。
図９（Ａ）は図８（Ａ）に示す表示パネルの構成とは異なる構成を説明するブロック図で
ある。図９（Ｂ－１）乃至図９（Ｂ－３）は本発明の一態様の表示装置の外観を説明する
図である。
＜表示装置の構成例＞
本実施の形態で説明する表示装置は、制御部２３８と、表示パネル７００と、を有する（
図８（Ａ）参照）。
《制御部２３８》
制御部２３８は、画像情報Ｖ１および制御情報ＳＳを供給される機能を備える。
制御部２３８は、画像情報Ｖ１に基づいて情報Ｖ１２を生成する機能を備える。制御部２
３８は、情報Ｖ１２を供給する機能を備える。例えば、情報Ｖ１２は、１２ｂｉｔ以上の
階調を含む。
例えば、制御部２３８は、伸張回路２３４および画像処理回路２３５Ｍを備える。
《表示パネル７００》
表示パネル７００は、情報Ｖ１２を供給される機能を備える。また、表示パネル７００は
、画素７０２（ｉ，ｊ）を備える。例えば、走査線Ｇ２（ｉ）は、１２０Ｈｚ以上の頻度
で選択信号を供給される。
画素７０２（ｉ，ｊ）は、表示素子５５０（ｉ，ｊ）を備える（図８（Ｂ）参照）。
表示素子５５０（ｉ，ｊ）は、情報Ｖ１２に基づいて表示する機能を備え、表示素子５５
０（ｉ，ｊ）は発光素子である。
例えば、実施の形態１で説明する表示パネルを表示パネル７００に用いることができる。
例えば、テレビジョン受像システム（図９（Ｂ－１）参照）、映像モニター（図９（Ｂ－
２）参照）またはノートブックコンピュータ（図９（Ｂ－３）参照）などを提供すること
ができる。
これにより、表示素子を用いて画像情報を表示することができる。その結果、利便性また
は信頼性に優れた新規な表示装置を提供することができる。
《伸張回路２３４》
伸張回路２３４は、圧縮された状態で供給される画像情報Ｖ１を伸張する機能を備える。
伸張回路２３４は、記憶部を備える。記憶部は、例えば伸張された画像情報を記憶する機
能を備える。
《画像処理回路２３５Ｍ》
画像処理回路２３５Ｍは、例えば、領域を備える。
領域は、例えば、画像情報Ｖ１に含まれる情報を記憶する機能を備える。
画像処理回路２３５Ｍは、例えば、所定の特性曲線に基づいて画像情報Ｖ１を補正して情
報Ｖ１２を生成する機能と、情報Ｖ１２を供給する機能と、を備える。具体的には、表示
素子５５０（ｉ，ｊ）が良好な画像を表示するように、情報Ｖ１２を生成する機能を備え
る。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態５）
本実施の形態では、本発明の一態様の入出力装置の構成について、図１０を参照しながら
説明する。
図１０は本発明の一態様の入出力装置の構成を説明するブロック図である。
＜入出力装置の構成例＞
本実施の形態で説明する入出力装置は、入力部２４０と、表示部２３０と、を有する（図
１０参照）。例えば、実施の形態１に記載の表示パネル７００を表示部２３０に用いるこ
とができる。
入力部２４０は検知領域２４１を備える。入力部２４０は検知領域２４１に近接するもの
を検知する機能を備える。
検知領域２４１は、画素７０２（ｉ，ｊ）と重なる領域を備える。
《入力部２４０》
入力部２４０は検知領域２４１を備える。入力部２４０は発振回路ＯＳＣおよび検知回路
ＤＣを備えることができる（図１０参照）。
《検知領域２４１》
検知領域２４１は、例えば、単数または複数の検知素子、制御線および検知信号線を備え
ることができる。
検知領域２４１は、一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）と、
他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）と、制御線ＣＬ（ｇ
）と、検知信号線ＭＬ（ｈ）と、を有する（図１０参照）。なお、ｇは１以上ｐ以下の整
数であり、ｈは１以上ｑ以下の整数であり、ｐおよびｑは１以上の整数である。
一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、検知素子７７５（ｇ
，ｈ）を含み、行方向（図中に矢印Ｒ２で示す方向）に配設される。なお、図１０に矢印
Ｒ２で示す方向は、図１０に矢印Ｒ１で示す方向と同じであっても良いし、異なっていて
もよい。
また、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、検知素子
７７５（ｇ，ｈ）を含み、行方向と交差する列方向（図中に矢印Ｃ２で示す方向）に配設
される。
制御線ＣＬ（ｇ）は、行方向に配設される一群の複数の検知素子７７５（ｇ，１）乃至検
知素子７７５（ｇ，ｑ）と電気的に接続される。
検知信号線ＭＬ（ｈ）は、列方向に配設される他の一群の複数の検知素子７７５（１，ｈ
）乃至検知素子７７５（ｐ，ｈ）と電気的に接続される。
《検知素子》
検知素子は近接するポインタを検知する機能を備える。例えば、指やスタイラスペン等を
ポインタに用いることができる。例えば、金属片またはコイル等を、スタイラスペンに用
いることができる。
具体的には、静電容量方式の近接センサ、電磁誘導方式の近接センサ、光学方式の近接セ
ンサ、抵抗膜方式の近接センサなどを、検知素子に用いることができる。
また、複数の方式の検知素子を併用することもできる。例えば、指を検知する検知素子と
、スタイラスペンを検知する検知素子とを、併用することができる。これにより、ポイン
タの種類を判別することができる。または、判別したポインタの種類に基づいて、異なる
命令を検知情報に関連付けることができる。具体的には、ポインタに指を用いたと判別し
た場合は、検知情報をジェスチャーと関連付けることができる。または、ポインターにス
タイラスペンを用いたと判別した場合は、検知情報を描画処理と関連付けることができる
。
具体的には、静電容量方式または光学方式の近接センサを用いて、指を検知することがで
きる。または、電磁誘導方式または光学方式の近接センサを用いて、スタイラスペンを検
知することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態６）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図１１乃至図１３を
参照しながら説明する。
図１１（Ａ）は本発明の一態様の情報処理装置の構成を説明するブロック図である。図１
１（Ｂ）および図１１（Ｃ）は、情報処理装置２００の外観の一例を説明する投影図であ
る。
図１２は、本発明の一態様のプログラムを説明するフローチャートである。図１２（Ａ）
は、本発明の一態様のプログラムの主の処理を説明するフローチャートであり、図１２（
Ｂ）は、割り込み処理を説明するフローチャートである。
図１３は、本発明の一態様のプログラムを説明する図である。図１３（Ａ）は、本発明の
一態様のプログラムの割り込み処理を説明するフローチャートであり、図１３（Ｂ）は、
本発明の一態様の情報処理装置の動作を説明するタイミングチャートである。
＜情報処理装置の構成例１．＞
本実施の形態で説明する情報処理装置２００は、入出力装置２２０と、演算装置２１０と
、を有する（図１１（Ａ）参照）。入出力装置２２０は、演算装置２１０と電気的に接続
される。また、情報処理装置２００は筐体を備えることができる（図１１（Ｂ）または図
１１（Ｃ）参照）。
入出力装置２２０は表示部２３０および入力部２４０を備える（図１１（Ａ）参照）。入
出力装置２２０は検知部２５０を備える。また、入出力装置２２０は通信部２９０を備え
ることができる。
入出力装置２２０は画像情報Ｖ１または制御情報ＳＳを供給される機能を備え、位置情報
Ｐ１または検知情報Ｓ１を供給する機能を備える。
演算装置２１０は位置情報Ｐ１または検知情報Ｓ１を供給される機能を備える。演算装置
２１０は画像情報Ｖ１を供給する機能を備える。演算装置２１０は、例えば、位置情報Ｐ
１または検知情報Ｓ１に基づいて動作する機能を備える。
なお、筐体は入出力装置２２０または演算装置２１０を収納する機能を備える。または、
筐体は表示部２３０または演算装置２１０を支持する機能を備える。
表示部２３０は画像情報Ｖ１に基づいて画像を表示する機能を備える。表示部２３０は制
御情報ＳＳに基づいて画像を表示する機能を備える。
入力部２４０は、位置情報Ｐ１を供給する機能を備える。
検知部２５０は検知情報Ｓ１を供給する機能を備える。検知部２５０は、例えば、情報処
理装置２００が使用される環境の照度を検出する機能を備え、照度情報を供給する機能を
備える。
これにより、情報処理装置は、情報処理装置が使用される環境において、情報処理装置の
筐体が受ける光の強さを把握して動作することができる。または、情報処理装置の使用者
は、表示方法を選択することができる。その結果、利便性または信頼性に優れた新規な情
報処理装置を提供することができる。
以下に、情報処理装置を構成する個々の要素について説明する。なお、これらの構成は明
確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある
。例えばタッチセンサが表示パネルに重ねられたタッチパネルは、表示部であるとともに
入力部でもある。
《構成例》
本発明の一態様の情報処理装置２００は、筐体または演算装置２１０を有する。
演算装置２１０は、演算部２１１、記憶部２１２、伝送路２１４、入出力インターフェー
ス２１５を備える。
また、本発明の一態様の情報処理装置は、入出力装置２２０を有する。
入出力装置２２０は、表示部２３０、入力部２４０、検知部２５０および通信部２９０を
備える。
《情報処理装置》
本発明の一態様の情報処理装置は、演算装置２１０または入出力装置２２０を備える。
《演算装置２１０》
演算装置２１０は、演算部２１１および記憶部２１２を備える。また、伝送路２１４およ
び入出力インターフェース２１５を備える。
《演算部２１１》
演算部２１１は、例えばプログラムを実行する機能を備える。
《記憶部２１２》
記憶部２１２は、例えば演算部２１１が実行するプログラム、初期情報、設定情報または
画像等を記憶する機能を有する。
具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタ
を用いたメモリ等を用いることができる。
《入出力インターフェース２１５、伝送路２１４》
入出力インターフェース２１５は端子または配線を備え、情報を供給し、情報を供給され
る機能を備える。例えば、伝送路２１４と電気的に接続することができる。また、入出力
装置２２０と電気的に接続することができる。
伝送路２１４は配線を備え、情報を供給し、情報を供給される機能を備える。例えば、入
出力インターフェース２１５と電気的に接続することができる。また、演算部２１１また
は記憶部２１２と電気的に接続することができる。
《入出力装置２２０》
入出力装置２２０は、表示部２３０、入力部２４０、検知部２５０または通信部２９０を
備える。例えば、実施の形態５において説明する入出力装置を用いることができる。これ
により、消費電力を低減することができる。
《表示部２３０》
表示部２３０は、制御部２３８と、駆動回路ＧＤと、駆動回路ＳＤと、表示パネル７００
と、を有する（図８（Ａ）参照）。例えば、実施の形態４で説明する表示装置を表示部２
３０に用いることができる。
《入力部２４０》
さまざまなヒューマンインターフェイス等を入力部２４０に用いることができる（図１１
参照）。
例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部２４０に用
いることができる。なお、表示部２３０に重なる領域を備えるタッチセンサを用いること
ができる。表示部２３０と表示部２３０に重なる領域を備えるタッチセンサを備える入出
力装置を、タッチパネルまたはタッチスクリーンということができる。
例えば、使用者は、タッチパネルに触れた指をポインタに用いて様々なジェスチャー（タ
ップ、ドラッグ、スワイプまたはピンチイン等）をすることができる。
例えば、演算装置２１０は、タッチパネルに接触する指の位置または軌跡等の情報を解析
し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとすることが
できる。これにより、使用者は、所定のジェスチャーにあらかじめ関連付けられた所定の
操作命令を、当該ジェスチャーを用いて供給できる。
一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タッ
チパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる
。
《検知部２５０》
検知部２５０は、周囲の状態を検知して検知情報を供給する機能を備える。具体的には、
照度情報、姿勢情報、圧力情報、位置情報等を供給できる。
例えば、光検出器、姿勢検出器、加速度センサ、方位センサ、ＧＰＳ（Ｇｌｏｂａｌ ｐ
ｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号受信回路、圧力センサ、温度センサ、湿度セ
ンサまたはカメラ等を、検知部２５０に用いることができる。
《通信部２９０》
通信部２９０は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を
備える。
《プログラム》
本発明の一態様のプログラムは、下記のステップを有する（図１２（Ａ）参照）。
［第１のステップ］
第１のステップにおいて、設定を初期化する（図１２（Ａ）（Ｓ１）参照）。
例えば、起動時に表示する所定の画像情報と、当該画像情報を表示する所定のモードと、
当該画像情報を表示する所定の表示方法を特定する情報と、を記憶部２１２から取得する
。具体的には、一の静止画像情報または他の動画像情報を所定の画像情報に用いることが
できる。また、第１のモードまたは第２のモードを所定のモードに用いることができる。
［第２のステップ］
第２のステップにおいて、割り込み処理を許可する（図１２（Ａ）（Ｓ２）参照）。なお
、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことが
できる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果
を主の処理に反映することができる。
なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理
から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラムを
起動した後に常に割り込み処理をさせることができる。
［第３のステップ］
第３のステップにおいて、第１のステップまたは割り込み処理において選択された、所定
のモードまたは所定の表示方法を用いて画像情報を表示する（図１２（Ａ）（Ｓ３）参照
）。なお、所定のモードは情報を表示するモードを特定し、所定の表示方法は画像情報を
表示する方法を特定する。また、例えば、画像情報Ｖ１または情報Ｖ１２を表示する情報
に用いることができる。
例えば、画像情報Ｖ１を表示する一の方法を、第１のモードに関連付けることができる。
または、画像情報Ｖ１を表示する他の方法を第２のモードに関連付けることができる。こ
れにより、選択されたモードに基づいて表示方法を選択することができる。
《第１のモード》
具体的には、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供
給し、選択信号に基づいて表示をする方法を、第１のモードに関連付けることができる。
例えば、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で選択信号を供給すると、動画像
の動きを滑らかに表示することができる。
例えば、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で画像を更新すると、使用者の操
作に滑らかに追従するように変化する画像を、使用者が操作中の情報処理装置２００に表
示することができる。
《第２のモード》
具体的には、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度
で一の走査線に選択信号を供給し、選択信号に基づいて表示をする方法を、第２のモード
に関連付けることができる。
３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で選択信号を
供給すると、フリッカーまたはちらつきが抑制された表示をすることができる。また、消
費電力を低減することができる。
例えば、情報処理装置２００を時計に用いる場合、１秒に一回の頻度または１分に一回の
頻度等で表示を更新することができる。
ところで、例えば、発光素子を表示素子に用いる場合、発光素子をパルス状に発光させて
、画像情報を表示することができる。具体的には、パルス状に有機ＥＬ素子を発光させて
、その残光を表示に用いることができる。有機ＥＬ素子は優れた周波数特性を備えるため
、発光素子を駆動する時間を短縮し、消費電力を低減することができる場合がある。また
は、発熱が抑制されるため、発光素子の劣化を軽減することができる場合がある。
［第４のステップ］
第４のステップにおいて、終了命令が供給された場合は第５のステップに進み、終了命令
が供給されなかった場合は第３のステップに進むように選択する（図１２（Ａ）（Ｓ４）
参照）。
例えば、割り込み処理において供給された終了命令を判断に用いてもよい。
［第５のステップ］
第５のステップにおいて、終了する（図１２（Ａ）（Ｓ５）参照）。
《割り込み処理》
割り込み処理は以下の第６のステップ乃至第８のステップを備える（図１２（Ｂ）参照）
。
［第６のステップ］
第６のステップにおいて、例えば、検知部２５０を用いて、情報処理装置２００が使用さ
れる環境の照度を検出する（図１２（Ｂ）（Ｓ６）参照）。なお、環境の照度に代えて環
境光の色温度や色度を検出してもよい。
［第７のステップ］
第７のステップにおいて、検出した照度情報に基づいて表示方法を決定する（図１２（Ｂ
）（Ｓ７）参照）。例えば、表示の明るさを暗すぎないように、または明るすぎないよう
に決定する。
なお、第６のステップにおいて環境光の色温度や環境光の色度を検出した場合は、表示の
色味を調節してもよい。
［第８のステップ］
第８のステップにおいて、割り込み処理を終了する（図１２（Ｂ）（Ｓ８）参照）。
＜情報処理装置の構成例２．＞
本発明の一態様の情報処理装置の別の構成について、図１３を参照しながら説明する。
図１３（Ａ）は、本発明の一態様のプログラムを説明するフローチャートである。図１３
（Ａ）は、図１２（Ｂ）に示す割り込み処理とは異なる割り込み処理を説明するフローチ
ャートである。
なお、情報処理装置の構成例３は、供給された所定のイベントに基づいて、モードを変更
するステップを割り込み処理に有する点が、図１２（Ｂ）を参照しながら説明する割り込
み処理とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いるこ
とができる部分について上記の説明を援用する。
《割り込み処理》
割り込み処理は以下の第６のステップ乃至第８のステップを備える（図１３（Ａ）参照）
。
［第６のステップ］
第６のステップにおいて、所定のイベントが供給された場合は、第７のステップに進み、
所定のイベントが供給されなかった場合は、第８のステップに進む（図１３（Ａ）（Ｕ６
）参照）。例えば、所定の期間に所定のイベントが供給されたか否かを条件に用いること
ができる。具体的には、５秒以下、１秒以下または０．５秒以下好ましくは０．１秒以下
であって０秒より長い期間を所定の期間とすることができる。
［第７のステップ］
第７のステップにおいて、モードを変更する（図１３（Ａ）（Ｕ７）参照）。具体的には
、第１のモードを選択していた場合は、第２のモードを選択し、第２のモードを選択して
いた場合は、第１のモードを選択する。
例えば、表示部２３０の一部の領域について、表示モードを変更することができる。具体
的には、駆動回路ＧＤＡ、駆動回路ＧＤＢ、および駆動回路ＧＤＣを備える表示部２３０
の一の駆動回路が選択信号を供給する領域について、表示モードを変更することができる
（図１３（Ｂ）参照）。
例えば、駆動回路ＧＤＢが選択信号を供給する領域と重なる領域にある入力部２４０に、
所定のイベントが供給された場合に、駆動回路ＧＤＢが選択信号を供給する領域の表示モ
ードを変更することができる。具体的には、指等を用いてタッチパネルに供給する「タッ
プ」イベント等に応じて、駆動回路ＧＤＢが供給する選択信号の頻度を変更することがで
きる。これにより、例えば、駆動回路ＧＤＡおよび駆動回路ＧＤＣが選択信号を供給する
ことなく、駆動回路ＧＤＢが選択信号を供給することができる。または、駆動回路ＧＤＡ
、駆動回路ＧＤＣおよび駆動回路ＧＤＤが選択信号を供給する領域の表示を変えることな
く、駆動回路ＧＤＢが選択信号を供給する領域の表示を更新することができる。または、
駆動回路が消費する電力を抑制することができる。
［第８のステップ］
第８のステップにおいて、割り込み処理を終了する（図１３（Ａ）（Ｕ８）参照）。なお
、主の処理を実行している期間に割り込み処理を繰り返し実行してもよい。
《所定のイベント》
例えば、マウス等のポインティング装置を用いて供給する、「クリック」や「ドラッグ」
等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラッ
グ」または「スワイプ」等のイベントを用いることができる。
また、例えば、ポインタが指し示すスライドバーの位置、スワイプの速度、ドラッグの速
度等を用いて、所定のイベントに関連付けられた命令の引数を与えることができる。
例えば、検知部２５０が検知した情報をあらかじめ設定された閾値と比較して、比較結果
をイベントに用いることができる。
具体的には、筐体に押し込むことができるように配設されたボタン等に接する感圧検知器
等を検知部２５０に用いることができる。
《所定のイベントに関連付ける命令》
例えば、終了命令を、特定のイベントに関連付けることができる。
例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめく
り命令」を、所定のイベントに関連付けることができる。なお、「ページめくり命令」を
実行する際に用いるページをめくる速度などを決定する引数を、所定のイベントを用いて
与えることができる。
例えば、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続する
他の部分を表示する「スクロール命令」などを、所定のイベントに関連付けることができ
る。なお、「スクロール命令」を実行する際に用いる表示位置を移動する速度などを決定
する引数を、所定のイベントを用いて与えることができる。
例えば、表示方法を設定する命令または画像情報を生成する命令などを、所定のイベント
に関連付けることができる。なお、生成する画像の明るさを決定する引数を所定のイベン
トに関連付けることができる。また、生成する画像の明るさを決定する引数を、検知部２
５０が検知する環境の明るさに基づいて決定してもよい。
例えば、プッシュ型のサービスを用いて配信される情報を、通信部２９０を用いて取得す
る命令などを、所定のイベントに関連付けることができる。
なお、情報を取得する資格の有無を、検知部２５０が検知する位置情報を用いて判断して
もよい。具体的には、ユーザーが特定の教室、学校、会議室、企業、建物等の内部または
領域にいる場合に、情報を取得する資格を有すると判断してもよい。これにより、例えば
、学校または大学等の教室で配信される教材を受信して、情報処理装置２００を教科書等
に用いることができる（図１１（Ｃ）参照）。または、企業等の会議室で配信される資料
を受信して、会議資料に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態７）
本実施の形態では、本発明の一態様の表示パネルの作製方法について、図１４乃至図２１
を参照しながら説明する。
図１４および図１５は、本発明の一態様の表示パネルの作製方法を説明するフローチャー
トである。図１４は、基材５１０上に機能層５２０を作製する方法を説明するフローチャ
ートであり、図１５は、機能層５２０上に表示素子を形成して表示パネルを作製する方法
を説明するフローチャートである。
図１６乃至図２１は、作製工程中の本発明の一態様の表示パネルの構成を説明する図であ
る。図１６、図１８、および図２０は、図１（Ａ）の切断線Ｘ１－Ｘ２、切断線Ｘ３－Ｘ
４、図４の切断線Ｘ５－Ｘ６における断面図である。また、図１７、図１９および図２１
は、図４の切断線Ｘ７－Ｘ８、図１（Ａ）の切断線Ｘ９－Ｘ１０における断面図である。
＜表示パネルの作製方法＞
本実施の形態で説明する表示パネルの作製方法は、以下のステップを有する。
［第１のステップ］
第１のステップにおいて、第１の導電膜等を形成する（図１４（Ｖ１）、図１６（Ａ）お
よび図１７（Ａ）参照）。
例えば、絶縁膜５０１Ｃを基材５１０の上に形成し、透光性を備える導電膜および金属膜
を、絶縁膜５０１Ｃの上に形成する。
次いで、第１のフォトマスクを用いて厚さの薄い領域を備えるレジストマスク１１を形成
する。具体的には、グレートーンマスクまたはハーフトーンマスク等と感光性樹脂を用い
る。これにより、例えばポジ型の感光性樹脂に露光量が異なる領域を形成することができ
る、または、１枚のフォトマスクを用いて、厚さの異なる領域を備えるレジストマスク１
１を形成することができる。
次いで、レジストマスク１１を用いて、透光性を備える導電膜および金属膜を所望の形状
に加工する。
次いで、レジストマスク１１の形状を変え、レジストマスク１２を形成する。具体的には
、厚さの薄い領域をアッシング法等を用いて除去する。これにより、レジストマスクの形
状を変えることができる。
次いで、レジストマスク１２を用いて、レジストマスク１２から露出した金属膜を所望の
形状に加工して、導電膜５２４Ｂおよび導電膜５２４を形成する。これにより、一枚のフ
ォトマスクを用いて、金属膜を備える配線等と、透光性を備える配線等と、を形成するこ
とができる。または、フォトマスクの枚数を削減することができる。
［第２のステップ］
第２のステップにおいて、半導体膜５０８を形成する（図１４（Ｖ２）、図１６（Ｂ）お
よび図１７（Ｂ）参照）。
例えば、絶縁膜５０１Ｄを導電膜５２４等の上に形成し、半導体膜を絶縁膜５０１Ｄの上
に形成する。具体的には、Ｉｎ－Ｇａ－Ｚｎ酸化物をターゲットに用いるスパッタリング
法を用いて、半導体膜を形成することができる。
次いで、第２のフォトマスクを用いてレジストマスクを形成する。これを用いて半導体膜
を所望の形状に加工して半導体膜５０８を形成する。
［第３のステップ］
第３のステップにおいて、第２の導電膜等を形成する（図１４（Ｖ３）、図１６（Ｃ）お
よび図１７（Ｃ）参照）。
例えば、絶縁膜を半導体膜５０８等の上に形成し、当該絶縁膜の上に導電膜を形成する。
次いで、第３のフォトマスクを用いてレジストマスクを形成する。これを用いて導電膜お
よび絶縁膜を所望の形状に加工して導電膜５０４および絶縁膜５０６を形成する。なお、
絶縁膜５０６の外形は、導電膜５０４の外形と自己整合する。
次いで、第１の領域５０８Ａおよび第２の領域５０８Ｂを、半導体膜５０８に形成する。
例えば、半導体膜５０８をプラズマ処理する方法、イオン注入法またはイオンドーピング
法等を用いて不純物を添加する方法を用いて、第１の領域５０８Ａおよび第２の領域５０
８Ｂを形成することができる。具体的には、半導体膜５０８のアルゴンプラズマに曝され
た領域を第１の領域５０８Ａおよび第２の領域５０８Ｂにすることができる。なお、半導
体膜５０８の絶縁膜５０６と重なる領域はアルゴンプラズマに曝されない。これにより、
領域５０８Ｃを形成することができる。
［第４のステップ］
第４のステップにおいて、絶縁膜５１６および第１の開口部群等を形成する（図１４（Ｖ
４）、図１８（Ａ）および図１９（Ａ）参照）。
例えば、絶縁膜を導電膜５２４等の上に形成する。
次いで、第４のフォトマスクを用いてレジストマスクを形成する。これを用いて絶縁膜を
所望の形状に加工して絶縁膜５１６を形成する。例えば、開口部５２３Ａ、開口部５２３
Ｂ、開口部５２３Ｃ、開口部５２３Ｄ、開口部５２３Ｅ、開口部５２３Ｆ、開口部５２３
Ｇ、開口部５２３Ｈおよび開口部５２３Ｉを絶縁膜に形成する。
なお、例えば、絶縁膜５１６Ａおよび絶縁膜５１６Ｂが積層された絶縁膜を絶縁膜５１６
に用いることができる。
［第５のステップ］
第５のステップにおいて、第３の導電膜等を形成する（図１４（Ｖ５）、図１８（Ｂ）、
図１８（Ｃ）、図１９（Ｂ）および図１９（Ｃ）参照）。
例えば、透光性を備える導電膜および金属膜を、絶縁膜５１６の上に形成する。
次いで、第５のフォトマスクを用いて厚さの薄い領域を備えるレジストマスク１３を形成
する。具体的には、グレートーンマスクまたはハーフトーンマスク等と感光性樹脂を用い
る。これにより、例えばポジ型の感光性樹脂に露光量が異なる領域を形成することができ
る、または、１枚のフォトマスクを用いて、厚さの薄い領域を備えるレジストマスク１３
を形成することができる。
次いで、レジストマスク１３を用いて透光性を備える導電膜および金属膜を所望の形状に
加工する。
次いで、レジストマスク１３の形状を変え、レジストマスク１４を形成する。具体的には
、厚さの薄い領域をアッシング法等を用いて除去する。これにより、レジストマスクの形
状を変えることができる。
次いで、レジストマスク１４を用いて導電膜５１２Ａ、導電膜５１２Ｂ、導電膜５１２Ｃ
、導電膜５１２Ｄ、導電膜５１２Ｅおよび導電膜５１２Ｆを形成する。これにより、一枚
のフォトマスクを用いて、金属膜を備える配線等と、透光性を備える配線等と、を形成す
ることができる。または、フォトマスクの枚数を削減することができる。
［第６のステップ］
第６のステップにおいて、絶縁膜５１８、絶縁膜５２１および第２の開口部群を形成する
（図１４（Ｖ６）、図２０（Ａ）および図２１（Ａ）参照）。
例えば、絶縁膜５１８を導電膜５１２Ａまたは導電膜５１２Ｅ等の上に形成する。また、
絶縁膜５２１を絶縁膜５１８上に形成する。具体的には、第６のフォトマスクおよび感光
性樹脂を用いて、開口部５２２Ａ（１）を備える絶縁膜５２１を形成する（図７（Ａ）参
照）。
次いで、絶縁膜５２１をマスクに用いて、開口部５２２Ａ（２）を絶縁膜５１８に形成す
る。これにより、一枚のフォトマスクを用いて、開口部５２２Ａ（１）を備える絶縁膜５
２１と、開口部５２２Ａ（２）を備える絶縁膜５１８を形成することができる。または、
フォトマスクの枚数を削減することができる。
なお、例えば、着色材料を含む樹脂を用いて、絶縁膜５２１を形成することができる。具
体的には、赤色の光を透過する材料を含む樹脂を用いて、赤色の表示をする画素７０２（
ｉ，ｊ）の絶縁膜５２１を形成し、緑色の光を透過する材料を含む樹脂を用いて、緑色の
表示をする画素７０２（ｉ，ｊ＋１）の絶縁膜５２１を形成し、青色の光を透過する材料
を含む樹脂を用いて、青色の表示をする画素７０２（ｉ，ｊ＋２）の絶縁膜５２１を形成
することができる。これにより、絶縁膜５２１をカラーフィルタに用いることができる。
または、絶縁膜５２１を形成するためのフォトマスクを、カラーフィルタを形成するため
のフォトマスクの一部に用いることができる。具体的には、３枚のフォトマスクを用いて
、異なる光を透過する３種類の絶縁膜５１８を形成することができる。または、フォトマ
スクの枚数を削減することができる。
［第７のステップ］
第７のステップにおいて、電極５５１（ｉ，ｊ）を形成する（図１４（Ｖ７）、図２０（
Ｂ）および図２１（Ｂ）参照）。
例えば、導電膜を開口部５２２Ａに露出した導電膜５１２Ａの上および絶縁膜５２１等の
上に形成する。具体的には、透光性を備える導電膜を形成する。
次いで、第７のフォトマスクを用いてレジストマスクを形成する。これを用いて導電膜を
所望の形状に加工して、電極５５１（ｉ，ｊ）を形成する。
［第８のステップ］
第８のステップにおいて、絶縁膜５２８を形成する（図１４（Ｖ８）、図２０（Ｃ）およ
び図２１（Ｃ）参照）。
なお、絶縁膜を形成する前に、例えば、電極５５１（ｉ，ｊ）をマスクに用いて、絶縁膜
５２１を加工する。具体的には、電極５５１（ｉ，ｊ）と重ならない領域にある絶縁膜５
２１を薄くする。例えば、樹脂を絶縁膜５２１に用いる場合、アッシング法等を用いて加
工する。これにより、電極５５１（ｉ，ｊ）と重ならない領域にある絶縁膜５２１を薄く
することができる。または、電極５５１（ｉ，ｊ）の外周に沿って、絶縁膜５２１に段差
を形成することができる。
絶縁膜を電極５５１（ｉ，ｊ）の上に形成する。例えば、酸化珪素を含む膜を、化学気相
成長法を用いて形成する。これにより、電極５５１（ｉ，ｊ）の外周に沿って形成された
段差を覆う絶縁膜を形成することができる。
次いで、第８のフォトマスクを用いてレジストマスクを形成する。これを用いて絶縁膜を
所望の形状に加工して、絶縁膜５２８を形成する。これにより、電極５５１（ｉ，ｊ）と
重なる領域に開口部を備え、電極５５１（ｉ，ｊ）の外周に沿って形成された絶縁膜を覆
う絶縁膜５２８を形成することができる。
［第９のステップ］
第９のステップにおいて、発光性の材料を含む層５５３（ｊ）を形成する（図１５（Ｗ１
）参照）。例えば、白色の光を射出する構成を発光性の材料を含む層５５３（ｊ）に用い
る。これにより、発光性の材料を含む層５５３（ｊ）を隣接する画素に、同一の工程で形
成することができる。または、別の工程で発光性の材料を含む層５５３（ｊ）を隣接する
画素に形成する方法と比較して、歩留りを高めることができる。
例えば、真空蒸着法、コーティング法、印刷法またはインクジェット法などを用いて、発
光性の材料を含む層５５３（ｊ）を形成することができる。または、例えば、連続的に材
料を吐出するノズルを用いて、発光性の材料を含む層５５３（ｊ）を形成することができ
る。
電極５５１（ｉ，ｊ）の外周に沿って形成された段差において、発光性の材料を含む層５
５３（ｊ）の厚さを薄くすることができる。具体的には、当該段差の側面において、発光
性の材料を含む層５５３（ｊ）の厚さを薄くすることができる。これにより、発光性の材
料を含む層５５３（ｊ）を介して隣接する画素に流れる電流を抑制することができる。ま
たは、隣接する画素に流れる電流によって、隣接する画素が備える表示素子が意図しない
表示をしてしまう不具合の発生を抑制することができる。または、クロストーク現象の発
生を防止することができる。
［第１０のステップ］
第１０のステップにおいて、第４の導電膜等を形成する（図１５（Ｗ２）参照）。
例えば、発光性の材料を含む層５５３（ｊ）の上に導電膜を形成し、電極５５２を形成す
る。
［第１１のステップ］
第１１のステップにおいて、接合層５０５を用いて基材５１０および基材７７０を貼り合
わせる（図１５（Ｗ３）参照）。なお、基材５１０、基材７７０および接合層５０５に囲
まれた領域に、乾燥剤５７８が配設されるように貼り合わせる。
以上の工程で、表示パネルを作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態８）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図２２および図２３
を参照しながら説明する。
図２２および図２３は、本発明の一態様の情報処理装置の構成を説明する図である。図２
２（Ａ）は情報処理装置のブロック図であり、図２２（Ｂ）乃至図２２（Ｅ）は情報処理
装置の構成を説明する斜視図である。また、図２３（Ａ）乃至図２３（Ｅ）は情報処理装
置の構成を説明する斜視図である。
＜情報処理装置＞
本実施の形態で説明する情報処理装置５２００Ｂは、演算装置５２１０と、入出力装置５
２２０とを、有する（図２２（Ａ）参照）。
演算装置５２１０は、操作情報を供給される機能を備え、操作情報に基づいて画像情報を
供給する機能を備える。
入出力装置５２２０は、表示部５２３０、入力部５２４０、検知部５２５０、通信部５２
９０、操作情報を供給する機能および画像情報を供給される機能を備える。また、入出力
装置５２２０は、検知情報を供給する機能、通信情報を供給する機能および通信情報を供
給される機能を備える。
入力部５２４０は操作情報を供給する機能を備える。例えば、入力部５２４０は、情報処
理装置５２００Ｂの使用者の操作に基づいて操作情報を供給する。
具体的には、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ
、音声入力装置、視線入力装置などを、入力部５２４０に用いることができる。
表示部５２３０は表示パネルおよび画像情報を表示する機能を備える。例えば、実施の形
態１において説明する表示パネルを表示部５２３０に用いることができる。
検知部５２５０は検知情報を供給する機能を備える。例えば、情報処理装置が使用されて
いる周辺の環境を検知して、検知情報として供給する機能を備える。
具体的には、照度センサ、撮像装置、姿勢検出装置、圧力センサ、人感センサなどを検知
部５２５０に用いることができる。
通信部５２９０は通信情報を供給される機能および供給する機能を備える。例えば、無線
通信または有線通信により、他の電子機器または通信網と接続する機能を備える。具体的
には、無線構内通信、電話通信、近距離無線通信などの機能を備える。
《情報処理装置の構成例１．》
例えば、円筒状の柱などに沿った外形を表示部５２３０に適用することができる（図２２
（Ｂ）参照）。また、使用環境の照度に応じて、表示方法を変更する機能を備える。また
、人の存在を検知して、表示内容を変更する機能を備える。これにより、例えば、建物の
柱に設置することができる。または、広告または案内等を表示することができる。または
、デジタル・サイネージ等に用いることができる。
《情報処理装置の構成例２．》
例えば、使用者が使用するポインタの軌跡に基づいて画像情報を生成する機能を備える（
図２２（Ｃ）参照）。具体的には、対角線の長さが２０インチ以上、好ましくは４０イン
チ以上、より好ましくは５５インチ以上の表示パネルを用いることができる。または、複
数の表示パネルを並べて１つの表示領域に用いることができる。または、複数の表示パネ
ルを並べてマルチスクリーンに用いることができる。これにより、例えば、電子黒板、電
子掲示板、電子看板等に用いることができる。
《情報処理装置の構成例３．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２２（Ｄ）参照
）。これにより、例えば、スマートウオッチの消費電力を低減することができる。または
、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をス
マートウオッチに表示することができる。
《情報処理装置の構成例４．》
表示部５２３０は、例えば、筐体の側面に沿って緩やかに曲がる曲面を備える（図２２（
Ｅ）参照）。または、表示部５２３０は表示パネルを備え、表示パネルは、例えば、前面
、側面および上面に表示する機能を備える。これにより、例えば、携帯電話の前面だけで
なく、側面および上面に画像情報を表示することができる。
《情報処理装置の構成例５．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２３（Ａ）参照
）。これにより、スマートフォンの消費電力を低減することができる。または、例えば、
晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートフォ
ンに表示することができる。
《情報処理装置の構成例６．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２３（Ｂ）参照
）。これにより、晴天の日に屋内に差し込む強い外光が当たっても好適に使用できるよう
に、映像をテレビジョンシステムに表示することができる。
《情報処理装置の構成例７．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２３（Ｃ）参照
）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるよ
うに、画像をタブレットコンピュータに表示することができる。
《情報処理装置の構成例８．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２３（Ｄ）参照
）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に閲覧できるよ
うに、被写体をデジタルカメラに表示することができる。
《情報処理装置の構成例９．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図２３（Ｅ）参照
）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるよ
うに、画像をパーソナルコンピュータに表示することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
本実施例では、作製した本発明の一態様の表示パネルを、表５および図３７を参照しなが
ら説明する。
＜表示パネルの構成＞
作製した本発明の一態様の表示パネルは、表示領域、ゲートドライバおよびソースドライ
バを有する（表５参照）。なお、ゲートドライバを駆動回路ＧＤと、ソースドライバを駆
動回路ＳＤということができる。
《表示領域の構成》
表示領域は１３．３インチの長さを対角に備える。表示領域は７６８０個の画素を行方向
に備え、４３２０個の画素を列方向に備える。表示領域は列方向に延びる複数の信号線を
備える。
《画素の構成》
画素は、赤色を表示する副画素、緑色を表示する副画素および青色を表示する副画素を行
方向に備える。
列方向に並ぶ複数の副画素は、一の信号線と電気的に接続される。
副画素は画素回路を備える。副画素は２５．９％の開口率を備え、赤色、緑色または青色
の光を透過する着色材料を含む絶縁膜を備える。副画素はタンデム型の有機エレクトロル
ミネッセンス素子を備える。タンデム型の有機エレクトロルミネッセンス素子は白色の光
を射出する。
画素回路は容量素子および２つのトランジスタを備える。トランジスタはトップゲート型
の構造を備える。なお、トランジスタの半導体にＣＡＣ－ＯＳを用いた。
《ゲートドライバ》
ゲートドライバは選択信号を画素に供給する機能を備える。例えば、６０Ｈｚまたは１２
０Ｈｚの頻度で選択信号を供給する機能を備える。また、ゲートドライバは画素回路に用
いるトランジスタと同一の工程で形成した半導体を備える。
《ソースドライバ》
ソースドライバは画像信号を生成し、供給する機能を備える。また、シリコン単結晶を半
導体に備える集積回路をソースドライバに用いることができる。なお、ソースドライバは
ＣＯＦ法を用いて信号線と電気的に接続されている。
Figure 2022160411000006
＜評価＞
画像を作製した表示パネルに表示した結果を示す（図３７参照）。いわゆる８Ｋ画像を良
好に表示することができた。
ｄ０ 距離
ｄ１ 距離
ＤＣ 検知回路
ＯＳＣ 発振回路
Ｐ１ 位置情報
ＳＤ 駆動回路
ＧＤ 駆動回路
ＧＤＡ 駆動回路
ＧＤＢ 駆動回路
ＧＤＣ 駆動回路
ＧＤＤ 駆動回路
ＣＰ 導電材料
ＡＮＯ 導電膜
ＳＳ 制御情報
ＡＣＦ１ 導電材料
Ｃ２１ 容量素子
Ｇ２（ｉ） 走査線
Ｓ１ 検知情報
Ｓ２（ｊ） 信号線
Ｓ２１（ｊ） 信号線
Ｓ２２（ｊ） 信号線
ＳＤ２ 駆動回路
ＳＷ２ スイッチ
Ｖ０ 配線
ＶＤＤ 共通配線
ＶＳＳ 共通配線
Ｖ１ 画像情報
Ｖ１２ 情報
ＶＣＯＭ２ 導電膜
ＦＰＣ１ フレキシブルプリント基板
２００ 情報処理装置
２１０ 演算装置
２１１ 演算部
２１２ 記憶部
２１４ 伝送路
２１５ 入出力インターフェース
２２０ 入出力装置
２３０ 表示部
２３１ 表示領域
２３４ 伸張回路
２３５Ｍ 画像処理回路
２３８ 制御部
２４０ 入力部
２４１ 検知領域
２５０ 検知部
２９０ 通信部
５０１Ｃ 絶縁膜
５０１Ｄ 絶縁膜
５０４ 導電膜
５０４Ｅ 導電膜
５０５ 接合層
５０６ 絶縁膜
５０８ 半導体膜
５０８Ａ 領域
５０８Ｂ 領域
５０８Ｃ 領域
５１０ 基材
５１１Ｂ 導電膜
５１２Ａ 導電膜
５１２Ｂ 導電膜
５１２Ｃ 導電膜
５１２Ｄ 導電膜
５１２Ｅ 導電膜
５１２Ｆ 導電膜
５１６ 絶縁膜
５１６Ａ 絶縁膜
５１６Ｂ 絶縁膜
５１８ 絶縁膜
５１９Ｂ 端子
５２０ 機能層
５２０Ｔ 透光性領域
５２１ 絶縁膜
５２１Ｒ 絶縁膜
５２１Ｇ 絶縁膜
５２１Ｂ 絶縁膜
５２１ＰＲ 開口部
５２１ＰＧ 開口部
５２１ＰＢ 開口部
５２２Ａ 開口部
５２３Ａ 開口部
５２３Ｂ 開口部
５２３Ｃ 開口部
５２３Ｄ 開口部
５２３Ｅ 開口部
５２３Ｆ 開口部
５２３Ｇ 開口部
５２３Ｈ 開口部
５２３Ｉ 開口部
５２４ 導電膜
５２４Ｂ 導電膜
５２４Ｃ 導電膜
５２８ 絶縁膜
５３０（ｉ，ｊ） 画素回路
５５０（ｉ，ｊ） 表示素子
５５１ 電極
５５２ 電極
５５３（ｊ） 発光性の材料を含む層
５５３Ｂ 発光性の材料を含む層
５５３ＩＬ 中間層
５５３Ｙ 発光性の材料を含む層
７００ 表示パネル
７００Ｂ 表示パネル
７０２（ｉ，ｊ） 画素
７７０ 基材
７７０Ｐ 機能膜
７７５（ｇ，ｈ） 検知素子
５２００Ｂ 情報処理装置
５２１０ 演算装置
５２２０ 入出力装置
５２３０ 表示部
５２４０ 入力部
５２５０ 検知部
５２９０ 通信部

Claims (3)

  1. 画素を有し、
    前記画素は、機能層および表示素子を備え、
    前記機能層は、可視光を透過する透光性領域を備え、
    前記機能層は、画素回路および第１の絶縁膜を備え、
    前記画素回路は、導電膜およびトランジスタを備え、
    前記導電膜は、可視光を透過する領域を前記透光性領域に備え、
    前記トランジスタは、半導体膜、第１の電極、第２の電極およびゲート電極を備え、
    前記半導体膜は、第１の領域および第２の領域を備え、
    前記半導体膜は、前記第１の領域および前記第２の領域の間に、前記ゲート電極と重なる領域を備え、
    前記第１の領域は、前記第１の電極と電気的に接続される領域を含み、
    前記第１の領域は、前記第１の電極、前記第２の電極および前記ゲート電極のいずれとも重ならず、且つ可視光を透過する領域を前記透光性領域に備え、
    前記第２の領域は、前記第２の電極と電気的に接続される領域を含み、
    前記第２の領域は、前記第１の電極、前記第２の電極および前記ゲート電極のいずれとも重ならず、且つ可視光を透過する領域を前記透光性領域に備え、
    前記表示素子は、前記画素回路と電気的に接続され、
    前記表示素子は、前記透光性領域を介して、可視光を射出する機能を備え、
    前記表示素子は、前記第１の絶縁膜上の第３の電極と、前記第３の電極と重なる領域に開口部を有する第２の絶縁膜と、前記第３の電極上および前記第２の絶縁膜上に設けられた発光性の材料を含む層と、前記発光性の材料を含む層上の第４の電極と、を有し、
    前記第１の絶縁膜は、前記第３の電極の外周に沿うように設けられた段差を有する表示パネル。
  2. 前記半導体膜は、２．５ｅＶ以上のバンドギャップを備え、
    前記導電膜は、導電性酸化物を含む、請求項１に記載の表示パネル。
  3. 前記透光性領域は、赤色の光、緑色の光または青色のいずれかの色の光に対し６０％以上の透過率を備える、請求項１または請求項２に記載の表示パネル。
JP2022107058A 2016-12-27 2022-07-01 表示装置 Withdrawn JP2022160411A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2016253066 2016-12-27
JP2016253066 2016-12-27
JP2017006410 2017-01-18
JP2017006410 2017-01-18
JP2017074196 2017-04-04
JP2017074196 2017-04-04
JP2017248959A JP2018159910A (ja) 2016-12-27 2017-12-26 表示パネル、表示装置、入出力装置、情報処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017248959A Division JP2018159910A (ja) 2016-12-27 2017-12-26 表示パネル、表示装置、入出力装置、情報処理装置

Publications (1)

Publication Number Publication Date
JP2022160411A true JP2022160411A (ja) 2022-10-19

Family

ID=62629977

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017248959A Withdrawn JP2018159910A (ja) 2016-12-27 2017-12-26 表示パネル、表示装置、入出力装置、情報処理装置
JP2022107058A Withdrawn JP2022160411A (ja) 2016-12-27 2022-07-01 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017248959A Withdrawn JP2018159910A (ja) 2016-12-27 2017-12-26 表示パネル、表示装置、入出力装置、情報処理装置

Country Status (4)

Country Link
US (2) US11075255B2 (ja)
JP (2) JP2018159910A (ja)
TW (1) TWI764969B (ja)
WO (1) WO2018122665A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7054361B2 (ja) * 2018-04-10 2022-04-13 キヤノン株式会社 表示装置、及び、その製造方法
CN108447895B (zh) * 2018-05-21 2021-09-17 京东方科技集团股份有限公司 一种显示面板及显示装置
CN109147700B (zh) * 2018-09-20 2020-09-25 厦门天马微电子有限公司 阵列基板和显示面板
WO2020188643A1 (ja) * 2019-03-15 2020-09-24 シャープ株式会社 表示装置
CN110400775A (zh) * 2019-07-10 2019-11-01 深圳市华星光电半导体显示技术有限公司 柔性阵列基板的制作方法及柔性阵列基板和柔性显示装置
WO2021097790A1 (zh) * 2019-11-22 2021-05-27 京东方科技集团股份有限公司 玻璃背板及其制备方法、显示装置
WO2021181224A1 (en) * 2020-03-09 2021-09-16 3M Innovative Properties Company Reflective polarizer and display system
TWI774535B (zh) * 2020-09-09 2022-08-11 元太科技工業股份有限公司 觸控顯示裝置及其感測方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009093145A (ja) * 2007-09-20 2009-04-30 Mitsubishi Electric Corp 表示装置及び表示装置の製造方法
JP2011142316A (ja) * 2009-12-11 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2013016822A (ja) * 2009-07-31 2013-01-24 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014026902A (ja) * 2012-07-30 2014-02-06 Sony Corp 表示装置、表示装置の製造方法および電子機器
JP2015050011A (ja) * 2013-08-30 2015-03-16 株式会社ジャパンディスプレイ エレクトロルミネセンス装置およびその製造方法
JP2015187701A (ja) * 2013-12-02 2015-10-29 株式会社半導体エネルギー研究所 表示装置およびその作製方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001296551A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 液晶表示装置
SG107573A1 (en) * 2001-01-29 2004-12-29 Semiconductor Energy Lab Light emitting device
US7442950B2 (en) * 2004-12-06 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7612368B2 (en) * 2004-12-29 2009-11-03 E.I. Du Pont De Nemours And Company Organic bottom emission electronic device
US7531959B2 (en) * 2005-06-29 2009-05-12 Eastman Kodak Company White light tandem OLED display with filters
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5683179B2 (ja) * 2009-09-24 2015-03-11 株式会社半導体エネルギー研究所 表示装置の作製方法
TW201133439A (en) * 2010-03-17 2011-10-01 Century Display Shenzhen Co Pixel array structure and driving method thereof
DE112012002065T5 (de) * 2011-05-13 2014-02-20 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
EP2894862B1 (en) * 2012-09-04 2019-11-06 Nippon Hoso Kyokai Video signal transmitting device, video signal receiving device, video signal transmitting method, video signal receiving method, program and recording medium
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP6232590B2 (ja) * 2014-01-09 2017-11-22 株式会社Ｊｏｌｅｄ 表示装置および表示方法
KR102289838B1 (ko) * 2015-04-28 2021-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105177521B (zh) * 2015-10-15 2018-09-07 京东方科技集团股份有限公司 薄膜的蒸镀监测装置和方法及薄膜蒸镀装置和方法
KR102358088B1 (ko) 2016-04-13 2022-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009093145A (ja) * 2007-09-20 2009-04-30 Mitsubishi Electric Corp 表示装置及び表示装置の製造方法
JP2013016822A (ja) * 2009-07-31 2013-01-24 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011142316A (ja) * 2009-12-11 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2014026902A (ja) * 2012-07-30 2014-02-06 Sony Corp 表示装置、表示装置の製造方法および電子機器
JP2015050011A (ja) * 2013-08-30 2015-03-16 株式会社ジャパンディスプレイ エレクトロルミネセンス装置およびその製造方法
JP2015187701A (ja) * 2013-12-02 2015-10-29 株式会社半導体エネルギー研究所 表示装置およびその作製方法

Also Published As

Publication number Publication date
TWI764969B (zh) 2022-05-21
US11075255B2 (en) 2021-07-27
US20180182834A1 (en) 2018-06-28
WO2018122665A1 (en) 2018-07-05
US20210288124A1 (en) 2021-09-16
JP2018159910A (ja) 2018-10-11
TW201830367A (zh) 2018-08-16

Similar Documents

Publication Publication Date Title
JP2022160411A (ja) 表示装置
JP7433406B2 (ja) 表示パネル
US11778878B2 (en) Display panel, display device, input/output device, and data processing device
US20240112629A1 (en) Display Panel, Display Device, Input/Output Device, and Data Processing Device
JP2024032708A (ja) 表示装置
WO2019234555A1 (ja) 表示パネル、表示装置、入出力装置、情報処理装置
WO2019215537A1 (ja) 表示パネル、表示装置、入出力装置、情報処理装置
JP2019040027A (ja) 表示装置、入出力装置、情報処理装置
JP2018077361A (ja) 表示パネル、表示装置、入出力装置、情報処理装置
US11209877B2 (en) Electrical module, display panel, display device, input/output device, data processing device, and method of manufacturing electrical module
JP2018077360A (ja) 表示パネル、表示装置、入出力装置、情報処理装置
JP6839973B2 (ja) 表示パネル
JP2018049208A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230725

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20231023