JP2022135521A - 転写システム、転写位置決定装置、および転写方法 - Google Patents

転写システム、転写位置決定装置、および転写方法 Download PDF

Info

Publication number
JP2022135521A
JP2022135521A JP2021035380A JP2021035380A JP2022135521A JP 2022135521 A JP2022135521 A JP 2022135521A JP 2021035380 A JP2021035380 A JP 2021035380A JP 2021035380 A JP2021035380 A JP 2021035380A JP 2022135521 A JP2022135521 A JP 2022135521A
Authority
JP
Japan
Prior art keywords
light emitting
transfer
holding means
emitting elements
transferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021035380A
Other languages
English (en)
Inventor
浩光 和田
Hiromitsu Wada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2021035380A priority Critical patent/JP2022135521A/ja
Priority to KR1020237029859A priority patent/KR20230150975A/ko
Priority to CN202180094785.1A priority patent/CN116888749A/zh
Priority to PCT/JP2021/047870 priority patent/WO2022185686A1/ja
Publication of JP2022135521A publication Critical patent/JP2022135521A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical & Material Sciences (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】発光素子の歩留まりを高く維持しつつむらを発生させないディスプレイを形成することができる転写システム、転写位置決定装置、および転写方法を提供する。【解決手段】保持手段３によって保持された複数の発光素子２を被転写基板４へ転写させる転写システム１であり、保持手段３に保持された状態の各々の発光素子２の発光特性を測定する発光特性測定部２０と、発光特性測定部２０によって得られた保持手段３上の各々の発光素子２の発光特性の情報をもとに、各々の発光素子２に対し転写可否および／または被転写基板４上の転写位置情報を作成する転写位置決定部３０と、転写位置決定部３０によって作成された転写位置情報をもとに、保持手段３から被転写基板４へ発光素子２を転写させる転写部１０と、を備える。【選択図】図１

Description

本発明は、ＬＥＤなどの発光素子を配線基板などに転写する、転写システムおよび転写方法に関する。
近年、従来の液晶ディスプレイに代わる次世代表示方法として、ＬＥＤを使用したディスプレイの開発が進んでいる。ＬＥＤディスプレイでは、ＦＨＤ（Ｆｕｌｌ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）パネルで１９２０×１０８０個、４Ｋパネルでは３８４０×２１６０個もの赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤがそれぞれ格子状の配列にて配線基板に高密度に実装されている。
このように配線基板へ高密度に実装される各色ＬＥＤは、たとえば約５０ｕｍ×５０ｕｍといった微小寸法を有する、いわゆるマイクロＬＥＤであり、特許文献１に示すようにサファイアなどの成長基板上に窒化ガリウムの結晶をエピタキシャル成長させる工程などを経て得られ、基板上で上記寸法のチップ状にダイシングされる。このように形成されたＬＥＤチップは、１回もしくは複数回の転写工程を経て成長基板から配線基板へ転写される。その後、熱圧着などの実装工程を経て、配線基板にＬＥＤチップが固定される。
特開２００２－１７０９９３号公報
このようなＬＥＤディスプレイは、むらが無く均一に発光することが求められている。しかしながら、ＬＥＤチップ自体はその特性上、同一の成長基板から得られる多量のＬＥＤチップであっても発光波長には少なからず個体差がある。ここで、ＬＥＤチップが配線基板上に実装された状態において、発光波長の分布における最頻値（モード値）の発光波長から大きく外れた発光波長で発光するＬＥＤチップが所定数以上集合していた場合には、その集合部分はディスプレイの発光時に人間にはむらとして視認され、むら範囲のＬＥＤチップを交換しない限りそのディスプレイは製品として活用することができない。
一方、最頻値の発光波長と所定長以上の差がある発光波長のＬＥＤチップを配線基板への転写には利用しないようにすることによって、むらの発生を軽減することは可能だが、この場合ＬＥＤチップの歩留まりが悪化するため、ＬＥＤディスプレイの製造コストが高くなってしまうという問題があった。
本願発明は、上記問題点を鑑み、発光素子の歩留まりを高く維持しつつむらを発生させないディスプレイを形成するための転写システム、転写位置決定装置、および転写方法を提供することを目的とする。
上記課題を解決するために本発明の転写システムは、保持手段によって保持された複数の発光素子を被転写基板へ転写させる転写システムであり、前記保持手段に保持された状態の各々の前記発光素子の発光特性を測定する発光特性測定部と、前記発光特性測定部によって得られた前記保持手段上の各々の前記発光素子の発光特性の情報をもとに、各々の前記発光素子に対し転写可否および／または前記被転写基板上の転写位置情報を作成する転写位置決定部と、前記転写位置決定部によって作成された転写位置情報をもとに、前記保持手段から前記被転写基板へ前記発光素子を転写させる転写部と、を備えることを特徴としている。
この転写システムにより、各々の発光素子の発光特性を測定して得られた情報をもとに、各々の前記発光素子に対し転写可否および／または被転写基板上の転写位置情報を作成することにより、製品にむらが生じない範囲で比較的発光特性に差がある発光素子もディスプレイの形成に用いるように転写位置情報の作成を行うことで、発光素子の歩留まりを高く維持しつつむらを発生させないディスプレイを形成することができる。
また、前記発光特性測定部は、前記保持手段に保持された状態の各々の前記発光素子に活性エネルギー線を照射することにより前記発光素子から発光される蛍光や燐光の波長を測定する波長測定部であると良い。
こうすることにより、保持手段上で各発光素子を結線することなく各発光素子の発光特性を容易に確認することができる。
また、前記転写部は、レーザーリフトオフにより前記保持手段上の各々の前記発光素子を前記被転写基板へ転写させても良い。
また、前記転写部は、熱圧着により前記保持手段上の各々の前記発光素子を前記被転写基板へ転写させても良い。
また、前記転写部は、超音波により前記保持手段上の各々の前記発光素子を前記被転写基板へ転写させても良い。
また、上記課題を解決するために本発明の転写位置決定装置は、保持手段によって保持された複数の発光素子を被転写基板へ転写させるにあたり、前記保持手段上の各々の前記発光素子の発光特性の情報をもとに、各々の前記発光素子に対し転写可否および／または前記被転写基板上の転写位置情報を作成することを特徴としている。
この転写位置決定装置により、各々の発光素子の発光特性を測定して得られた情報をもとに、各々の発光素子に対し転写可否および／または被転写基板上の転写位置情報を作成することにより、製品にむらが生じない範囲で比較的発光特性に差がある発光素子もディスプレイの形成に用いるように転写位置情報の作成を行うことで、発光素子の歩留まりを高く維持しつつむらを発生させないディスプレイを形成するための情報を下流の工程に渡すことができる。
また、上記課題を解決するために本発明の転写方法は、保持手段によって保持された複数の発光素子を被転写基板へ転写させる転写方法であり、前記保持手段に保持された状態の各々の前記発光素子の発光特性を測定する発光特性測定工程と、前記発光特性測定工程によって得られた前記保持手段上の各々の前記発光素子の発光特性の情報をもとに、各々の前記発光素子に対し転写可否および／または前記被転写基板上の転写位置情報を作成する転写位置決定工程と、前記転写位置決定工程によって作成された転写位置情報をもとに、前記保持手段から前記被転写基板へ前記発光素子を転写させる転写工程と、を備えることを特徴としている。
この転写方法により、各々の発光素子の発光特性を測定して得られた情報をもとに、各々の発光素子に対し転写可否および／または被転写基板上の転写位置情報を作成することにより、製品にむらが生じない範囲で比較的発光特性に差がある発光素子もディスプレイの形成に用いるように転写位置情報の作成を行うことで、発光素子の歩留まりを高く維持しつつむらを発生させないディスプレイを形成することができる。
本発明の転写システム、転写位置決定装置、および転写方法により、むらを発生させないディスプレイを形成することができる。
本発明の一実施形態における転写システムを説明する図である。 転写システムが有する波長測定部によって得られた保持手段上の発光素子の発光波長分布および転写位置決定部によるグループ分けの結果を示す図である。 転写位置決定部によるグループ分けを反映した保持手段上の発光素子を示す図である。 転写位置決定部により決定された転写位置情報が反映されて発光素子が転写された被転写基板の一例を示す図である。 本発明の一実施形態における転写方法を説明する図である。 他の実施形態における転写位置決定部によるグループ分けの結果を示す図である。
本発明の一実施形態における転写システム１について、図１を参照して説明する。
本実施形態の転写システム１は、転写部１０、波長測定部２０、および転写位置決定部３０を有し、保持手段３によって保持されている複数の発光素子２を転写部１０によって被転写基板４へ転写する。また、保持手段３上での発光素子２の配置（レイアウト）をそのまま被転写基板４上のレイアウトに反映するわけでなく、波長測定部２０が保持手段３上での各発光素子２の発光波長を測定し、そこで得られた各発光素子２の発光波長の情報に基づいて、転写位置決定部３０が各発光素子２の被転写基板４上での転写位置を決定する。この転写位置情報に基づいて、転写部１０が各発光素子２を被転写基板４へ転写する。
ここで、本実施形態では、発光素子２はマイクロＬＥＤチップであり、被転写基板４はディスプレイ用の回路基板である。被転写基板４には、赤色、緑色、青色の発光素子２が配置され、配置される個数は、被転写基板４がＦＨＤ（Ｆｕｌｌ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）パネル向けの回路基板であった場合は各色１９２０×１０８０個、４Ｋパネル向けの回路基板であった場合は３８４０×２１６０個にも及ぶ。
また、保持手段３は、ＬＥＤチップをエピタキシャル成長させるベースとなる成長基板でも良く、また、複数回の転写を経て成長基板から回路基板への発光素子２の転写を完了させる場合の中間基板であっても良い。また、保持手段３の形状は、ウェハ状であっても良く、四角の板状であっても良い。また、保持手段３による発光素子２の保持形態は、本実施形態ではレーザーアブレーションを生じさせることが可能な公知の形態が適用されている。
なお、本説明では、水平方向であり互いに直交する方向をそれぞれＸ軸方向、Ｙ軸方向と呼び、鉛直方向をＺ軸方向と呼ぶ。
転写部１０は、本実施形態ではレーザーリフトオフを利用することによって保持手段３が保持する発光素子２を被転写基板４へ転写するものであり、レーザー光源１１、ガルバノミラー１２、Ｆθレンズ１３、吸着ハンド１４、および載置部１５を備える。
この転写部１０内では、保持手段３は、発光素子２が保持されている面（表面とする）が水平かつ下向きとなるように、吸着ハンド１４によって裏面が吸着把持されている。また、被転写基板４は、発光素子２が転写される面（表面とする）が水平かつ上向きとなるように、載置部１５によって裏面が吸着把持されている。また、保持手段３と被転写基板４は上下に対向し、保持手段３の方が上側に位置する。
レーザー光源１１は、１本のレーザー光Ｌ１を出射する装置であり、本実施形態ではＹＡＧレーザー、可視光レーザー、紫外線レーザーなどのレーザー光を出射する。
ガルバノミラー１２は、２枚のミラーを有し、これらミラーの位置および角度を制御することにより、入射される光線を任意の方向へ出射させる。
レーザー光源１１から発せられたパルス状のレーザー光Ｌ１は、ガルバノミラー１２およびＦθレンズ１３を経由し、吸着ハンド１４に把持された保持手段３に照射される。そして、保持手段３に照射されたレーザー光Ｌ１は、保持手段３を透過して保持手段３と発光素子２との界面に到達し、この界面においてレーザーアブレーションを生じさせる。このレーザーアブレーションにより、発光素子２は付勢されて保持手段３から分離し、直下の被転写基板４に転写される。なお、本説明では、このようにレーザーアブレーションによって保持手段３から発光素子２を分離させることをレーザーリフトオフと呼ぶ。
ここで、レーザー光Ｌ１は、ガルバノミラー１２によって光路が制御され、保持手段３の任意の位置に照射可能となっている。このようにガルバノミラー１２を有することにより、保持手段３に保持された任意の位置の発光素子２をレーザーリフトオフさせることができる。
また、載置部１５は移動ステージ１６によってＸ軸方向およびＹ軸方向に移動可能となっており、保持手段３に対して被転写基板４をＸ軸方向およびＹ軸方向に相対移動させる。この移動ステージ１６による被転写基板４の位置制御および上記のガルバノミラー１２によるレーザー光Ｌ１の照射位置制御を組み合わせることにより、保持手段３に保持されている任意の位置の発光素子２を被転写基板４上の任意の位置に転写することが可能である。
波長測定部２０は本説明でいう発光特性測定部の一実施形態であって、本実施形態ではフォトルミネッセンスを利用して保持手段３上の各発光素子２の発光特性の一種である発光波長を測定するものであり、レーザー光源２１、波長測定器２２、および載置部２３を備える。
この波長測定部２０内では、保持手段３は、発光素子２が保持されている面（表面）が水平かつ上向きとなるように、載置部２３によって裏面が吸着把持されている。
レーザー光源２１は、１本のレーザー光Ｌ２を出射する装置であり、本実施形態ではＹＡＧレーザー、可視光レーザー、紫外線レーザーなどのレーザー光を出射する。
上記レーザー光は、本発明における活性エネルギー線の一実施形態であり、レーザー光以外に、活性エネルギー線は電磁波や粒子線、量子ビーム、素粒子ビーム等も含む。
波長測定器２２は、自身に入射した光の波長を測定するものであり、公知の光波長計が適用される。
保持手段３上の所定の位置の発光素子２にレーザー光Ｌ２が入射されると、発光素子２内の電子が励起される。この電子が基底状態に戻る際に蛍光や燐光といった放出光Ｌ３を放出する（いわゆるフォトルミネッセンス）。この放出光Ｌ３を波長測定器２２で取り込み、この放出光Ｌ３の波長を測定することにより、発光素子２を結線することなく所定の発光素子２の発光波長を測定することが可能である。
また、載置部２３は移動ステージ２４によってＸ軸方向およびＹ軸方向に移動可能となっており、レーザー光源２１および波長測定器２２に対して保持手段３をＸ軸方向およびＹ軸方向に相対移動させる。この移動ステージ２４による保持手段３の位置制御により、保持手段３に保持されている任意の位置の発光素子２の発光波長を測定することが可能である。この波長測定部２０により、保持手段３が保持する全ての発光素子２の発光波長が測定される。
転写位置決定部３０は本説明では転写位置決定装置とも呼び、本実施形態では転写部１０および波長測定部２０の動作を制御するコンピュータであって、波長測定部２０によって得られた保持手段３上の各発光素子２の発光波長の情報をもとに、各発光素子２の被転写基板４上の転写位置の情報（転写位置情報）を作成するプログラムを有する。この転写位置情報をもとに、転写部１０は保持手段３上の所定の発光素子２を被転写基板４上の所定の位置に転写する。
次に、転写位置決定部３０による転写位置情報の作成プロセスを図２乃至４を用いて説明する。
図２は、波長測定部２０によって得られた保持手段３上の発光素子２の発光波長の分布を示すグラフである。横軸は発光波長、縦軸は各発光波長で発光する発光素子２の個数（素子数）である。
同一の成長基板からエピタキシャル成長した同一色の発光素子２であっても、発光波長には各発光素子２で多少の差があり、図２に示すような正規分布に似た分布が形成される。
ここで、この分布に対して最頻値（モード値）をとる発光波長を含む所定の波長範囲のグループＡとグループＡより外側のグループであるグループＢと２つのグループに分類したとする。そして、グループＡに属する発光波長の発光素子２をモード素子２Ａ、グループＢに属する発光波長の発光素子２を非モード素子２Ｂと呼ぶ。このとき、モード素子２Ａの数の方が非モード素子２Ｂの数よりも少なくなるよう、グループＡとグループＢの境界値が設定されている。
図３は、上記のグループ分けを反映したときの保持手段３上の発光素子２の配列の一例を示す図であり、非モード素子２Ｂにはハッチングをかけている。
図３のように保持手段３上で非モード素子２Ｂが密集していた場合、仮に保持手段３上のこの配列の通り被転写基板４上に転写してしまうと、被転写基板４上の発光素子２を発光させたときに非モード素子２Ｂの集合とその周囲のモード素子２Ａとの間で色味の差が目立ち、むらとして視認されてしまうおそれがある。これに対し、本発明では転写位置決定部３０が保持手段３上の各々の発光素子２の発光特性の情報をもとに、最終製品であるディスプレイでむらが生じない範囲で非モード素子２Ｂを被転写基板４へ配置するよう、転写位置情報を作成する。
図４は、転写位置決定部３０により決定された転写位置情報が反映されて発光素子２が転写された被転写基板４の一例を示す図である。
ディスプレイの外周部は、人間の視覚上、中央部などと比較してむらが目立ちにくい。そこで図４に示す例では、被転写基板４の外周部には非モード素子２Ｂが優先的に利用、転写されるよう、転写位置決定部３０により転写位置情報が作成され、それに従って保持手段３から被転写基板４へ発光素子２が転写されている。
このように、むらが目立ちにくい外周部が有効に活用されることにより、非モード素子２Ｂもディスプレイの形成に利用することが可能であり、発光素子の歩留まりを高く維持しつつむらを発生させないディスプレイを形成することができる。
ここで、本実施形態では、図２におけるグループＡとグループＢの境界となる発光波長は、発光波長の分布を鑑みて手動で設定することが可能となっている。たとえば、赤色ＬＥＤでは６００ｎｍ～７８０ｎｍ、緑色ＬＥＤでは５０５ｎｍ～５３０ｎｍ、青色ＬＥＤでは４７０～４８５ｎｍの発光波長の範囲をグループＡとし、その範囲から外れる発光波長の範囲をグループＢと手動で設定して、転写位置決定部３０はこの条件をもとにモード素子２Ａと非モード素子２Ｂの配置を計算する。また、このような発光波長の範囲は、転写位置決定部３０が自動で決定するようにしても良い。
図５は、上記の実施形態の転写システムを用いた転写方法を説明するフロー図である。
図５（ａ）は、保持手段３から被転写基板４への発光素子２の転写に関する一連のプロセスを示すフロー図である。
まず、波長測定部２０へ保持手段３が投入され（ステップＳ１）、波長測定部２０にて保持手段３上の各発光素子２の発光波長が測定される（ステップＳ２）。なお、本説明ではこのステップＳ２のように保持手段３によって保持された状態の各発光素子２の発光波長といった発光特性を測定する工程を発光特性測定工程と呼ぶ。
次に、上記発光特性測定工程で得られた各発光素子２の発光波長の情報をもとに各発光素子２の分類を行い、被転写基板４への転写位置を決定する。具体的には、分類の条件が設定され（ステップＳ３）、この分類によって非モード素子２Ｂと識別された発光素子２が被転写基板４の外周部に配置されるよう、転写位置決定部３０が各々の発光素子２の被転写基板４への転写位置情報を作成する（ステップＳ４）。なお、本説明ではこのステップＳ４のように各々の発光素子２の被転写基板４への転写位置情報を作成する工程を転写位置決定工程と呼ぶ。
ステップＳ３における分類条件設定の詳細を図５（ｂ）に示す。この工程では、図２におけるグループＡとグループＢとを識別する境界値が各色の発光素子２に対して設定される。本実施形態では発光素子２は赤色素子、緑色素子、青色素子の３種類があり、それぞれの色の発光素子２に対してグループ分け（分類）の境界値が設定される（ステップＳ１１、ステップＳ１２、ステップＳ１３）。この境界値の設定は手動で行われても良く、また、たとえば転写位置決定部３０が自動で行っても良い。また、本実施形態では一連のプロセスの中にこの分類条件設定の工程が組まれているが、ステップＳ１よりも前の段階で予めこの設定が行われていても良い。
図５（ａ）のフローの説明に戻る。ステップＳ４で転写位置情報が作成された後、保持手段３は波長測定部２０から取り出され、転写部１０へ投入される。また、被転写基板４も転写部１０へ投入される（ステップＳ５）。そして最後に、転写位置情報に従って転写部１０は保持手段３から被転写基板４へモード素子２Ａ、非モード素子２Ｂを転写させる（ステップＳ６）。本説明では、このステップＳ６のように転写位置決定工程によって得られた転写位置情報をもとに、保持手段３から被転写基板４へ発光素子２を転写させる工程を転写工程と呼ぶ。
この転写工程が完了することにより、むらが視認されることが無いように発光素子２が転写された被転写基板４が完成する。この後は実装などの後工程に移っても良く、また、万が一の不具合を検出するためにむら検査が実施されても良い。
図６は、他の実施形態における転写位置決定部３０によるグループ分けの結果を示す図である。
発光素子２の発光波長の分布に対するグループ分けは、必ずしも２グループでなくとも良い。本実施形態では、保持手段３上の発光素子２は、最頻値の発光波長を含む範囲のグループであるグループＤ、グループＤの外側に隣接する発光波長範囲のグループであるグループＥ、グループＥの外側に隣接する発光波長範囲のグループであるグループＦの３つのグループに分類されている。
そして、発光素子２を被転写基板４に転写する際、発光波長の最頻値から最も離れた波長範囲のグループであるグループＦに属する発光素子２を除いて、グループＤに属するモード素子とグループＥに属する非モード素子のみを転写するよう、転写位置決定部３０は転写位置情報を作成する。このように、転写位置決定部３０は被転写基板４への転写位置のみならず転写可否も情報として作成しても良い。
こうすることにより、歩留まりは若干低くなるものの、非モード素子の数を比較的少なくすることができるため、むらが生じないように非モード素子群が配置された転写位置情報を転写位置決定部３０が容易に形成できる。
以上の転写システム、転写位置決定装置、および転写方法により、発光素子の歩留まりを高く維持しつつむらを発生させないディスプレイを形成することが可能である。
ここで、本発明の転写システム、転写位置決定装置、および転写方法は、以上で説明した形態に限らず本発明の範囲内において他の形態のものであってもよい。たとえば、発光特性測定部によって測定する発光素子２の発光特性は、発光波長に限らず、たとえば各々の発光素子２の発光輝度などを測定しても良い。
また、転写部１０による発光素子２の転写手法は、レーザーリフトオフに限らず他の公知の手法が用いられても良い。たとえば、熱圧着や超音波などを利用した、いわゆるボンディングにより発光素子２を転写しても良い。
１ 転写システム
２ 発光素子
２Ａ モード素子
２Ｂ 非モード素子
３ 保持手段
４ 被転写基板
１０ 転写部
１１ レーザー光源
１２ ガルバノミラー
１３ Ｆθレンズ
１４ 吸着ハンド
１５ 載置部
１６ 移動ステージ
２０ 波長測定部
２１ レーザー光源
２２ 波長測定器
２３ 載置部
２４ 移動ステージ
３０ 転写位置決定部
Ａ グループ
Ｂ グループ
Ｃ グループ
Ｄ グループ
Ｅ グループ
Ｌ１ レーザー光
Ｌ２ レーザー光
Ｌ３ 放出光
Ｗ 距離

Claims (7)

  1. 保持手段によって保持された複数の発光素子を被転写基板へ転写させる転写システムであり、
    前記保持手段に保持された状態の各々の前記発光素子の発光特性を測定する発光特性測定部と、
    前記発光特性測定部によって得られた前記保持手段上の各々の前記発光素子の発光特性の情報をもとに、各々の前記発光素子に対し転写可否および／または前記被転写基板上の転写位置情報を作成する転写位置決定部と、
    前記転写位置決定部によって作成された転写位置情報をもとに、前記保持手段から前記被転写基板へ前記発光素子を転写させる転写部と、
    を備えることを特徴とする、転写システム。
  2. 前記発光特性測定部は、前記保持手段に保持された状態の各々の前記発光素子に活性エネルギー線を照射することにより前記発光素子から発光される蛍光や燐光の波長を測定する波長測定部であることを特徴とする、請求項１に記載の転写システム。
  3. 前記転写部は、レーザーリフトオフにより前記保持手段上の各々の前記発光素子を前記被転写基板へ転写させることを特徴とする、請求項１もしくは２に記載の転写システム。
  4. 前記転写部は、熱圧着により前記保持手段上の各々の前記発光素子を前記被転写基板へ転写させることを特徴とする、請求項１もしくは２に記載の転写システム。
  5. 前記転写部は、超音波により前記保持手段上の各々の前記発光素子を前記被転写基板へ転写させることを特徴とする、請求項１もしくは２に記載の転写システム。
  6. 保持手段によって保持された複数の発光素子を被転写基板へ転写させるにあたり、前記保持手段上の各々の前記発光素子の発光特性の情報をもとに、各々の前記発光素子に対し転写可否および／または前記被転写基板上の転写位置情報を作成することを特徴とする、転写位置決定装置。
  7. 保持手段によって保持された複数の発光素子を被転写基板へ転写させる転写方法であり、
    前記保持手段に保持された状態の各々の前記発光素子の発光特性を測定する発光特性測定工程と、
    前記発光特性測定工程によって得られた前記保持手段上の各々の前記発光素子の発光特性の情報をもとに、各々の前記発光素子に対し転写可否および／または前記被転写基板上の転写位置情報を作成する転写位置決定工程と、
    前記転写位置決定工程によって作成された転写位置情報をもとに、前記保持手段から前記被転写基板へ前記発光素子を転写させる転写工程と、
    を備えることを特徴とする、転写方法。
JP2021035380A 2021-03-05 2021-03-05 転写システム、転写位置決定装置、および転写方法 Pending JP2022135521A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021035380A JP2022135521A (ja) 2021-03-05 2021-03-05 転写システム、転写位置決定装置、および転写方法
KR1020237029859A KR20230150975A (ko) 2021-03-05 2021-12-23 전사 시스템, 전사 위치 결정 장치, 및 전사 방법
CN202180094785.1A CN116888749A (zh) 2021-03-05 2021-12-23 转印系统、转印位置决定装置以及转印方法
PCT/JP2021/047870 WO2022185686A1 (ja) 2021-03-05 2021-12-23 転写システム、転写位置決定装置、および転写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021035380A JP2022135521A (ja) 2021-03-05 2021-03-05 転写システム、転写位置決定装置、および転写方法

Publications (1)

Publication Number Publication Date
JP2022135521A true JP2022135521A (ja) 2022-09-15

Family

ID=83153939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021035380A Pending JP2022135521A (ja) 2021-03-05 2021-03-05 転写システム、転写位置決定装置、および転写方法

Country Status (4)

Country Link
JP (1) JP2022135521A (ja)
KR (1) KR20230150975A (ja)
CN (1) CN116888749A (ja)
WO (1) WO2022185686A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4431925B2 (ja) 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
JP5196262B2 (ja) * 2008-09-30 2013-05-15 ソニー株式会社 表示装置の製造方法
KR101881065B1 (ko) * 2011-12-21 2018-07-24 삼성전자주식회사 광원 모듈 및 백라이트 유닛
JP6139323B2 (ja) * 2013-08-06 2017-05-31 三菱電機株式会社 映像表示装置およびその製造方法

Also Published As

Publication number Publication date
WO2022185686A1 (ja) 2022-09-09
CN116888749A (zh) 2023-10-13
KR20230150975A (ko) 2023-10-31

Similar Documents

Publication Publication Date Title
TWI735695B (zh) 用於在基板間轉移電子元件的方法及設備
KR102369934B1 (ko) 칩 실장장치 및 이를 이용한 칩 실장방법
JP6983811B2 (ja) 発光デバイスアセンブリ上の選択的ダイ修理
JP2019530201A (ja) マイクロデバイスのマスクレス並列ピックアンドプレース移載
US10720468B2 (en) Redundancy in inorganic light emitting diode displays
JP6985031B2 (ja) Ｌｅｄディスプレーパネルの製造方法
US10580825B2 (en) Method of manufacturing display device Including Photoluminescence measurement
JP6911003B2 (ja) 素子アレイの製造方法と特定素子の除去方法
JP7486521B2 (ja) 集光レンズの高さ調整方法およびチップ転写方法ならびに集光レンズの高さ調整装置およびチップ転写装置
CN104439696B (zh) 激光加工装置、及具有图案的基板的加工条件设定方法
KR102652723B1 (ko) 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법
KR20210023375A (ko) 레이저 전사 장치 및 이를 이용한 전사 방법
WO2022185686A1 (ja) 転写システム、転写位置決定装置、および転写方法
TW202242441A (zh) 點測與分類發光二極體晶片的系統與方法
JP6542971B1 (ja) 検査装置及び検査方法
JP2020095223A (ja) 素子アレイの製造装置と特定素子の除去装置
JP2022115687A (ja) 転写装置
US20220246460A1 (en) Apparatus for transferring light-emitting diode chip
KR102529649B1 (ko) 검사 장치 및 검사 방법
KR102653341B1 (ko) 마스크를 포함하는 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법
EP3489998A1 (en) Assembling of strip of micro light emitting diodes onto backplane
WO2021193135A1 (ja) 実装方法、実装装置、および転写装置
TWI844728B (zh) 晶片移轉方法以及裝置
TW202301004A (zh) 顯示裝置之製造方法及保持基板
TW202115818A (zh) 晶片移轉方法以及裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231208