JP2022126407A - 光半導体装置 - Google Patents

光半導体装置 Download PDF

Info

Publication number
JP2022126407A
JP2022126407A JP2021024461A JP2021024461A JP2022126407A JP 2022126407 A JP2022126407 A JP 2022126407A JP 2021024461 A JP2021024461 A JP 2021024461A JP 2021024461 A JP2021024461 A JP 2021024461A JP 2022126407 A JP2022126407 A JP 2022126407A
Authority
JP
Japan
Prior art keywords
region
optical semiconductor
semiconductor device
electrodes
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021024461A
Other languages
English (en)
Inventor
文孝 西尾
Fumitaka Nishio
雅嗣 高塚
Masatsugu Takatsuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2021024461A priority Critical patent/JP2022126407A/ja
Priority to US17/665,885 priority patent/US20220262961A1/en
Priority to KR1020220018175A priority patent/KR20220118319A/ko
Publication of JP2022126407A publication Critical patent/JP2022126407A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】信頼性を確保することができると共に、フラックスの通気孔への侵入を抑制することができる光半導体装置を提供する。【解決手段】光半導体装置１は、第１表面及び第２表面２４を有する配線基板２と、第１表面と向かい合うように配置されたカバーと、第１表面上に配置された光半導体素子と、第２表面２４上に配置された複数の電極５と、第２表面２４上に配置され、少なくとも複数の電極５の間に位置するレジスト層６と、を備える。配線基板２には、第１表面と第２表面２４との間を貫通する通気孔２５が形成されている。第２表面２４は、レジスト層６が配置された配置領域６１と、レジスト層６が配置されていない非配置領域６２と、を有する。非配置領域６２は、通気孔２５が配置された第１領域６３と、第１領域６３から第２表面２４の縁２４ａに至る第２領域６４と、を含んでいる。【選択図】図３

Description

本発明は、光半導体装置に関する。
特許文献１に記載された半導体装置は、絶縁性基板と、絶縁性基板上に配置された半導体素子及び補強リングと、半導体素子及び補強リング上に配置されたキャップと、を備えており、半導体装置の側面に通気孔が形成されている。この半導体装置では、通気孔が形成されていることにより、半導体装置の内部が高圧化することが抑制されている。
特開平１１－１２６８３５号公報
特許文献１に記載の半導体装置では、通気孔が半導体装置の側面に形成されている。これは、通気孔を絶縁性基板に形成すると、半導体装置をプリント基板にハンダにより実装する際にフラックスが通気孔に侵入してしまい、通気性が低下するおそれがあるためである。一方、通気孔が半導体装置の側面に形成されている場合、例えば絶縁性基板の切断時等に、通気孔から異物が混入するおそれがある。信頼性の確保の観点から、そのような異物の混入は抑制されることが好ましい。
本発明は、信頼性を確保することができると共に、フラックスの通気孔への侵入を抑制することができる光半導体装置を提供することを目的とする。
本発明の光半導体装置は、第１表面、及び第１表面とは反対側の第２表面を有する配線基板と、第１表面と向かい合うように配置され、第１表面との間に収容空間を画定するカバーと、第１表面上に配置され、収容空間に位置する光半導体素子と、第２表面上に配置された複数の電極と、第２表面上に配置され、少なくとも複数の電極の間に位置するレジスト層と、を備え、配線基板には、第１表面と第２表面との間を貫通する通気孔が形成されており、第２表面は、レジスト層が配置された配置領域と、レジスト層が配置されていない非配置領域と、を有し、非配置領域は、通気孔が配置された第１領域と、第１領域から第２表面の縁に至る第２領域と、を含んでいる。
この光半導体装置では、配線基板に通気孔が形成されている。これにより、例えば配線基板の切断時等に通気孔から異物が混入することを抑制することができ、信頼性を確保することができる。また、配線基板の第２表面が、レジスト層が配置された配置領域と、レジスト層が配置されていない非配置領域と、を有し、非配置領域が、通気孔が配置された第１領域と、第１領域から第２表面の縁に至る第２領域と、を含んでいる。非配置領域にはフラックスが流れ込み難いことから、第１領域に通気孔が配置されていることで、通気孔へのフラックスの侵入を抑制することができる。また、第１領域から第２表面の縁に至る第２領域が設けられているため、外部から第２領域に空気が流れ込み易く、その結果、流れ込む空気によって通気孔へのフラックスの侵入を抑制することができる。更に、第１領域から第２表面の縁に至る第２領域が設けられており、収容空間が通気孔及び非配置領域を介して外部と接続されるため、熱による膨張収縮及び結露に対する信頼性を高めることができる。よって、この光半導体装置によれば、信頼性を確保することができると共に、フラックスの通気孔への侵入を抑制することができる。
第２表面は、複数の縁を有し、第２領域は、複数の縁のうち通気孔に最も近い縁以外の縁に至っていてもよい。この場合、通気孔へのフラックスの侵入を効果的に抑制することができる。
複数の電極は、通気孔に最も近い縁に沿って配置された電極を含んでいてもよい。この光半導体装置によれば、そのような場合でも、通気孔へのフラックスの侵入を抑制することができる。
第２表面は、複数の縁を有し、第２領域は、複数の縁のうち通気孔から最も遠い縁に至っていてもよい。この場合、通気孔へのフラックスの侵入を効果的に抑制することができる。
第１表面上に配置され、光半導体装置に電気的に接続された電極パッドを更に備え、電極パッドは、配線基板の厚さ方向において非配置領域と重ならない位置に配置されていてもよい。この場合、第２表面における電極パッドに対応する位置にレジスト層が配置されるため、電極パッドにワイヤ又はバンプ等を良好に接続することができる。
非配置領域の面積は、第２表面の面積の４０％以下であってもよい。この場合、フラックスが流れ込む領域としての配置領域の面積を確保することができ、通気孔へのフラックスの侵入を効果的に抑制することができる。
第２領域は、第１領域の幅よりも狭い幅を有する部分を含んでいてもよい。この場合、通気孔に近い第１領域では非配置領域の幅を確保しつつ、通気孔から遠い位置においては配置領域の面積を確保することができ、通気孔へのフラックスの侵入を効果的に抑制することができる。
第２表面において複数の電極が配置された領域の面積は、第２表面の面積の１５％以上であってもよい。第２表面において複数の電極が配置された領域の面積が大きい場合、通気孔にフラックスが侵入する事態が生じ易いが、この光半導体装置によれば、そのような場合でも、通気孔へのフラックスの侵入を抑制することができる。
第１領域は、複数の角部を有する多角形状に形成されていてもよい。この場合、例えば第１領域が円形状に形成されている場合と比べて、通気孔へのフラックスの侵入を効果的に抑制することができる。
複数の角部は、複数の電極のうち通気孔から最も近い位置に配置された電極に向けて突出した角部を含んでいてもよい。この場合、当該電極側から角部に到達したフラックスが角部の両側に流れ易くなるため、通気孔へのフラックスの侵入を効果的に抑制することができる。
第２領域は、第１領域から延在する延在部と、延在部の幅よりも広い幅を有する拡幅部と、を含んでいてもよい。この場合、拡幅部側から第２領域にフラックスが侵入した場合でも、フラックスによって第２領域が塞がれてしまう事態を抑制することができる。
拡幅部は、第２表面の中心を通る直線に関して第１領域と対称な位置に配置されていてもよい。この場合、実装時におけるフラックスの流れを対称化することができ、実装時における位置ずれの発生を抑制することができる。
拡幅部は、第２表面の中心を通る直線に関して第１領域と対称な形状を有していてもよい。この場合、実装時における位置ずれの発生を一層抑制することができる。
通気孔と複数の電極のうち通気孔から最も近い位置に配置された電極との間の距離は、通気孔と第２表面の中心との間の距離よりも短くてもよい。通気孔と通気孔から最も近い位置に配置された電極との間の距離が短い場合、通気孔にフラックスが侵入する事態が生じ易いが、この光半導体装置によれば、そのような場合でも、通気孔へのフラックスの侵入を抑制することができる。
本発明によれば、信頼性を確保することができると共に、フラックスの通気孔への侵入を抑制することができる光半導体装置を提供することが可能となる。
実施形態に係る光半導体装置の断面図である。 （ａ）は、光半導体装置をＸ方向から見た場合の側面図であり、（ｂ）は、光半導体装置をＹ方向から見た場合の側面図である。 光半導体装置の底面図である。 図１のIV－IV線に沿っての断面図である。 （ａ）は、第１変形例に係る光半導体装置の底面図であり、（ｂ）は、第２変形例に係る光半導体装置の底面図である。 第３変形例に係る光半導体装置の底面図である。
以下、本発明の一実施形態について、図面を参照しつつ詳細に説明する。以下の説明において、同一又は相当要素には同一符号を用い、重複する説明を省略する。
図１～図４に示されるように、光半導体装置１は、配線基板２と、カバー３と、光半導体素子４ａと、読出素子４ｂと、複数の電極５と、レジスト層６と、を備えている。配線基板２は、本体部２１と側壁部２２とを有している。
本体部２１は、矩形板状に形成されており、第１表面２３と、第１表面２３とは反対側の第２表面２４と、を有している。第１表面２３及び第２表面２４は、例えば、互いに平行な平坦面である。第２表面２４は長方形状であり、４つの縁２４ａ，２４ｂ，２４ｃ，２４ｄを有している。縁２４ａ，２４ｂは、互いに向かい合い、第２表面２４の短辺を構成している。縁２４ｃ，２４ｄは、互いに向かい合い、第２表面２４の長辺を構成している。以下、縁２４ａ，２４ｂに平行な方向をＹ方向とし、縁２４ｃ，２４ｄに平行な方向をＸ方向として説明する。
側壁部２２は、第１表面２３の縁に沿うように第１表面２３上に配置されており、配線基板２の厚さ方向Ｄ（第１表面２３及び第２表面２４に垂直な方向）から見た場合に矩形枠状を呈している。配線基板２は、例えば、共にガラスエポキシ樹脂からなる本体部２１と側壁部２２とを積層することによって形成されている。
本体部２１には、第１表面２３と第２表面２４との間を厚さ方向Ｄに沿って貫通する通気孔２５が形成されている。通気孔２５は、例えば円形状の断面を有する空気孔であり、第１表面２３及び第２表面２４に開口している。通気孔２５は、厚さ方向Ｄから見た場合に、縁２４ａよりも縁２４ｂに近く、かつ縁２４ｃよりも縁２４ｄに近い位置に形成されている。通気孔２５と縁２４ａ，２４ｂ，２４ｃ，２４ｄとの間の距離をそれぞれ距離Ｌ１，Ｌ２，Ｌ３，Ｌ４とすると、距離Ｌ１～距離Ｌ４は、Ｌ１＞Ｌ３＞Ｌ４＞Ｌ２の関係を有し、縁２４ａ～２４ｄの中で縁２４ａが通気孔２５から最も遠く、縁２４ｂが通気孔２５に最も近い。なお、距離Ｌ３は距離Ｌ４よりも短くてもよいし、距離Ｌ４と等しくてもよい。
カバー３は、第１表面２３と向かい合うように配置された蓋部材であり、第１表面２３との間に収容空間（キャビティ）Ｓを画定している。カバー３は、例えば、ガラス等の光透過性を有する材料により、矩形板状に形成されている。カバー３は、側壁部２２の開口２２ａを塞ぐように側壁部２２の頂面２２ｂ上に配置されており、接着剤３１により頂面２２ｂに固定されている。これにより、カバー３と頂面２２ｂとの間は気密に封止されている。収容空間Ｓは、本体部２１、側壁部２２及びカバー３によって画定されている。収容空間Ｓは、通気孔２５を介して光半導体装置１の外部と連通している。
光半導体素子４ａ及び読出素子４ｂは、第１表面２３上に配置されており、収容空間Ｓに位置している。光半導体素子４ａは、例えば、アバランシェフォトダイオード（ＡＰＤ）等の受光素子（光検出素子）であり、受光部が半導体基板に作り込まれた半導体チップである。読出素子４ｂは、光半導体素子４ａから信号を読み出すための読出し回路を構成する素子である。光半導体素子４ａ及び読出素子４ｂは、ダイボンド樹脂３２により第１表面２３上に固定されている。光半導体素子４ａと読出素子４ｂとは、Ｙ方向において向かい合うように、離間して配置されている。
光半導体素子４ａ及び読出素子４ｂの各々の上面には、複数の電極パッド４１が設けられている。これらの電極パッド４１は、それぞれ、第１表面２３上に配置された複数の電極パッド１１にワイヤ１２を介して電気的に接続されている。複数の電極パッド１１は、読出素子４ｂの周辺に並んで配置された電極パッド１１ａと、光半導体素子４ａと読出素子４ｂとの間に並んで配置された電極パッド１１ｂと、を含んでいる。電極パッド１１ａは、第１表面２３上に配置された配線１３を介して、後述する電極５に電気的に接続されている。電極パッド１１ｂは、光半導体素子４ａ及び読出素子４ｂの各々の電極パッド４１にワイヤ１２を介して電気的に接続されている。光半導体素子４ａと読出素子４ｂとは、電極パッド１１ｂ及びワイヤ１２を介して互いに電気的に接続されている。
光半導体素子４ａ及び読出素子４ｂの各々の底面からは、配線１４が引き出されている。配線１４は、底面において光半導体素子４ａ及び読出素子４ｂに電気的に接続されており、光半導体素子４ａ及び読出素子４ｂから第２表面２４の縁に向かって延在している。配線１４は、後述する電極５に電気的に接続されている。
複数の電極５は、配線基板２の表面上に形成された金属層（メタライズ層）であり、光半導体素子４ａ及び読出素子４ｂと外部との間の電気的な接続のために設けられている。図２及び図３では、電極５が配置された領域がハッチングで示されている。各電極５は、第１部分５１と第２部分５２とを有している。第１部分５１は、略矩形状に形成されており、第２表面２４上に配置されている。第１部分５１は、第２表面２４の縁２４ａ～２４ｄの各々に沿って等間隔で並んでいる。第２部分５２は、略矩形状に形成されており、第１部分５１から厚さ方向Ｄに沿って延在するように、配線基板２の本体部２１の側面２１ａ上に配置されている。第２部分５２には、上述した配線１３又は配線１４が電気的に接続されている。すなわち、複数の電極５は、配線１３又は配線１４を介して光半導体素子４ａ及び読出素子４ｂに電気的に接続された電極５を含んでいる。複数の電極５は、光半導体素子４ａ及び読出素子４ｂに電気的に接続されていない電極５を含んでいてもよい。
レジスト層６は、第２表面２４上に配置されている。図３では、レジスト層６が配置された領域が破線のハッチングで示されている。レジスト層６は、ハンダに対して低い濡れ性を有する絶縁性材料により、層状に形成されている。レジスト層６は、電極５同士の間の絶縁性を確保するために、少なくとも複数の電極５の間に位置している。すなわち、レジスト層６は、隣り合う電極５の間の領域に配置された部分６ａを有している。
配線基板２の第２表面２４は、レジスト層６が配置された配置領域６１と、レジスト層６が配置されていない非配置領域６２と、を有している。すなわち、通常、レジスト層６は第２表面２４の全面にわたって配置されるが、光半導体装置１では、レジスト層６が配置されていない非配置領域６２が設けられている。上述したとおり、配置領域６１は、隣り合う電極５の間の領域を含んでいる。
非配置領域６２は、第１領域６３と第２領域６４とを含んでいる。第１領域６３には通気孔２５が配置されている。第１領域６３は、複数の角部を有する多角形状（この例では略六角形状）に形成されている。当該複数の角部は、電極５Ａに向けて突出した角部６３ｓを含んでいる。電極５Ａは、複数の電極５のうち、通気孔２５から最も近い位置に配置された電極である。電極５Ａの第１部分５１は、通気孔２５と縁２４ｂとの間に配置されている。角部６３ｓは、電極５Ａに対応して配置されており、Ｘ方向において電極５Ａと向かい合っている。通気孔２５は、第１領域６３の内側に配置されており、第１領域６３の全ての縁から離間している。通気孔２５と電極５Ａとの間の距離は、通気孔２５と第２表面２４の中心Ｃとの間の距離よりも短い。
第２領域６４は、第１領域６３から第２表面２４の縁２４ａに至るように延在している。すなわち、第２領域６４は、第２表面２４の縁２４ａ～２４ｄのうち、通気孔２５から最も遠い縁２４ａに至っている。第２領域６４は、第１領域６３に接続された第１延在部６５と、第１延在部６５に接続された拡幅部６６と、拡幅部６６から縁２４ａに至るように延在する第２延在部６７と、を含んでいる。
第１延在部６５は、第１領域６３からＸ方向に沿って直線状に延在している。拡幅部６６は、第２表面２４の中心Ｃを通りＹ方向に平行な直線に関して第１領域６３と対称な位置に配置されており、当該直線に関して第１領域６３と対称な形状を有している。第２延在部６７は、第１部分６７ａと第２部分６７ｂとを含んでいる。第１部分６７ａは、拡幅部６６と第２部分６７ｂとの間をＸ方向に沿って直線状に延在している。第２部分６７ｂは、電極５よりも一回り大きな矩形状の領域であり、第２部分６７ｂ内には１つの電極５（第１部分５１）が配置されている。第２部分６７ｂは、縁２４ａに至っている。他の電極５についても同様に、レジスト層６が配置されていない矩形状の領域内に配置されている。
非配置領域６２における第２延在部６７を除く部分は、第２表面２４の中心Ｃを通りＹ方向に平行な直線に関して対称な形状を有している。第１延在部６５の幅Ｗ２は、第１領域６３の幅Ｗ１よりも狭い。第１延在部６５の幅Ｗ２とは、第１延在部６５の延在方向（この例ではＸ方向）に垂直な方向における第１延在部６５の長さ（最大長さ）である。第１領域６３の幅Ｗ１とは、第１延在部６５の延在方向に垂直な方向における第１領域６３の長さ（最大長さ）である。第２延在部６７の幅（第１部分６７ａ及び第２部分６７ｂの各々の幅）は、第１領域６３の幅Ｗ１よりも狭い。上述したとおりこの例では拡幅部６６の幅は第１領域６３の幅Ｗ１と等しく、第１延在部６５の幅Ｗ２よりも広い。拡幅部６６の幅とは、第１延在部６５の延在方向に垂直な方向における拡幅部６６の長さ（最大長さ）である。
非配置領域６２の面積は、第２表面２４の面積の４０％以下である。「非配置領域６２の面積」とは、第１領域６３及び第２領域６４からなる領域の面積との意味であり、電極５が配置された、レジスト層６が配置されていない領域の面積は含まれない。第２表面２４おいて複数の電極５が配置された領域の面積は、第２表面２４の面積の１５％以上である。
非配置領域６２は、厚さ方向Ｄにおいて電極パッド１１と重ならない位置に配置されている。換言すれば、電極パッド１１は、厚さ方向Ｄにおいて非配置領域６２と重ならない位置に配置されている。すなわち、厚さ方向Ｄから見た場合に、非配置領域６２は電極パッド１１と重ならない。図１では、第１表面２３における非配置領域６２に対応する領域が破線で示されている。
光半導体装置１は、例えばプリント基板等の実装基板に実装される。具体的には、複数の電極５を実装基板の電極に例えばリフローによりハンダ付けすることで、光半導体装置１が実装基板に電気的に接続される。このハンダ付けには、酸化膜を除去するためのフラックスを含むハンダが用いられる。或いは、フラックスを供給しつつ、ハンダ付けが行われる。光半導体装置１が実装基板に実装された状態において、収容空間Ｓは、通気孔２５及び非配置領域６２を介して外部と連通し、収容空間Ｓと外部との間における空気の流通が可能となる。
［作用及び効果］
光半導体装置１では、配線基板２に通気孔２５が形成されている。これにより、例えば配線基板２の切断時等に通気孔２５から異物が混入することを抑制することができ、信頼性を確保することができる。また、カバー３に通気孔２５を形成する場合と比べて、通気孔２５を容易に形成することができる。また、配線基板２の第２表面２４が、レジスト層６が配置された配置領域６１と、レジスト層６が配置されていない非配置領域６２と、を有し、非配置領域６２が、通気孔２５が配置された第１領域６３と、第１領域６３から第２表面２４の縁２４ａに至る第２領域６４と、を含んでいる。非配置領域６２にはフラックスが流れ込み難いことから、第１領域６３に通気孔２５が配置されていることで、通気孔２５へのフラックスの侵入を抑制することができる。また、第１領域６３から第２表面２４の縁２４ａに至る第２領域６４が設けられているため、外部から第２領域６４に空気が流れ込み易く、その結果、流れ込む空気によって通気孔２５へのフラックスの侵入を抑制することができる。光半導体装置１を実装基板に実装するためのリフロー後の冷却時に通気孔２５から吸い込まれる空気の量を十分に確保することができる。更に、第１領域６３から第２表面２４の縁２４ａに至る第２領域６４が設けられており、収容空間Ｓが通気孔２５及び非配置領域６２を介して外部と接続されるため、光半導体装置１が実装対象に実装された状態においても、熱による膨張収縮及び結露に対する信頼性を高めることができる。よって、光半導体装置１によれば、信頼性を確保することができると共に、フラックスの通気孔２５への侵入を抑制することができる。すなわち、フラックスが通気孔２５を介して収容空間Ｓ内に侵入すると、カバー３の脱落、内部結露、端子や電極パッドの腐食、フラックスの異物化による感度低下等が発生し得るが、光半導体装置１によれば、それらの発生を抑制することができる。
第２領域６４が、第２表面２４の複数の縁２４ａ～２４ｄのうち通気孔２５に最も近い縁２４ｂ以外の縁である縁２４ａに至っている。これにより、通気孔２５へのフラックスの侵入を効果的に抑制することができる。すなわち、第２領域６４が縁２４ｂ以外の縁に至っていることで、通気孔２５と当該縁との間の距離を確保することができ、当該縁側から通気孔２５にフラックスが侵入することを抑制することができる。また、通気孔２５と通気孔２５に最も近い縁２４ｂとの間にレジスト層６が配置されることによっても、通気孔２５へのフラックスの侵入を効果的に抑制することができる。
複数の電極５が、通気孔２５に最も近い縁２４ｂに沿って並んで配置された電極５を含んでいる。縁２４ｂに沿って電極５が配置されている場合、縁２４ｂ側から通気孔２５にフラックスが侵入し易いが、光半導体装置１によれば、そのような場合でも、通気孔２５へのフラックスの侵入を抑制することができる。
第２領域６４が、第２表面２４の複数の縁２４ａ～２４ｄのうち通気孔２５から最も遠い縁２４ａに至っている。これにより、通気孔２５へのフラックスの侵入を効果的に抑制することができる。
第１表面２３上に配置された電極パッド１１が、配線基板２の厚さ方向Ｄにおいて非配置領域６２と重ならない位置に配置されている。これにより、第２表面２４における電極パッド１１に対応する位置にレジスト層６が配置されるため、電極パッド１１にワイヤ又はバンプ等を良好に接続することができる。すなわち、電極パッド１１にワイヤ又はバンプ等を接続する際には、接続時に作用する力を受けるために、第２表面２４における電極パッド１１に対応する位置にレジスト層６が配置されていることが好ましい。また、第２表面２４における電極パッド１１に対応する位置にレジスト層６が配置されていることは、ワイヤボンディング時に超音波を伝わり易くする観点からも好ましい。
非配置領域６２の面積が、第２表面２４の面積の４０％以下である。これにより、フラックスが流れ込む領域（フラックスの逃げ領域）としての配置領域６１の面積を確保することができ、通気孔２５へのフラックスの侵入を効果的に抑制することができる。
第２領域６４が、第１領域６３の幅Ｗ１よりも狭い幅Ｗ２を有する第１延在部６５を含んでいる。これにより、通気孔２５に近い第１領域６３では非配置領域６２の幅を確保しつつ、通気孔２５から遠い位置においては配置領域６１の面積を確保することができ、通気孔２５へのフラックスの侵入を効果的に抑制することができる。
第２表面２４において複数の電極５が配置された領域の面積が、第２表面２４の面積の１５％以上である。第２表面２４において複数の電極５が配置された領域の面積が大きい場合、通気孔２５にフラックスが侵入する事態が生じ易いが、光半導体装置１によれば、そのような場合でも、通気孔２５へのフラックスの侵入を抑制することができる。
第１領域６３が、複数の角部を有する多角形状に形成されている。これにより、例えば第１領域６３が円形状に形成されている場合と比べて、通気孔２５へのフラックスの侵入を効果的に抑制することができる。
第１領域６３の複数の角部が、複数の電極５のうち通気孔２５から最も近い位置に配置された電極５Ａに向けて突出した角部６３ｓを含んでいる。これにより、電極５Ａ側から角部６３ｓに到達したフラックスが角部６３ｓの両側に流れ易くなるため、通気孔２５へのフラックスの侵入を効果的に抑制することができる。
第２領域６４が、第１領域６３から延在する第１延在部６５と、第１延在部６５の幅Ｗ２よりも広い幅を有する拡幅部６６と、を含んでいる。これにより、拡幅部６６側から第２領域６４にフラックスが侵入した場合でも、フラックスによって第２領域６４が塞がれてしまう事態を抑制することができる。特に、上記実施形態のように第２延在部６７の第２部分６７ｂに電極５が配置されている場合、実装時に当該電極５側から第２領域６４にフラックスが流れ込み易い。
拡幅部６６が、第２表面２４の中心Ｃを通る直線に関して第１領域６３と対称な位置に配置されている。これにより、実装時におけるフラックスの流れを対称化することができ、実装時における位置ずれの発生を抑制することができる。
拡幅部６６が、第２表面２４の中心Ｃを通る直線に関して第１領域６３と対称な形状を有している。これにより、実装時における位置ずれの発生を一層抑制することができる。
通気孔２５と複数の電極５のうち通気孔２５から最も近い位置に配置された電極５Ａとの間の距離が、通気孔２５と第２表面２４の中心Ｃとの間の距離よりも短い。通気孔２５と電極５Ａとの間の距離が短い場合、通気孔２５にフラックスが侵入する事態が生じ易いが、光半導体装置１によれば、そのような場合でも、通気孔２５へのフラックスの侵入を抑制することができる。
［変形例］
第２領域６４は、第２表面２４の縁２４ａ～２４ｄの少なくとも１つに至っていればよい。例えば、図５（ａ）に示される第１変形例のように、第２領域６４は、縁２４ａ～２４ｄのうち、通気孔２５に最も近い縁２４ｂに至っていてもよい。或いは、図５（ｂ）に示される第２変形例のように、第２領域６４は、縁２４ｃに至っていてもよい。第１変形例及び第２変形例では、第１領域６３は、円形状に形成されている。第２表面２４の４つの角部にも、電極５が配置されている。
図６に示される第３変形例のように非配置領域６２が構成されてもよい。第３変形例では、第２領域６４は、第２表面２４の縁２４ｂに至っている。第１領域６３は、矩形状の領域６３ａと、縁２４ｂ側において領域６３ａに接続され、縁２４ｂに近づくほど幅が狭くなる領域６３ｂと、を有している。通気孔２５は、領域６３ｂに配置されている。
本発明は、上記実施形態に限られない。例えば、各構成の材料及び形状には、上述した材料及び形状に限らず、様々な材料及び形状を採用することができる。上記実施形態において、光半導体素子４ａは発光素子であってもよく、この場合、素子４ｂは光半導体素子４ａを駆動するための駆動回路を構成する駆動素子であってもよい。素子４ａ，４ｂの両方が光半導体素子（受光素子、発光素子等）であってもよい。或いは、素子４ｂが省略されて光半導体素子４ａのみが設けられてもよい。
上記実施形態において、第１領域６３の幅Ｗ１は第１延在部６５の幅Ｗ２と等しくてもよい。この場合でも、通気孔２５が配置された領域を第１領域６３とみなし、第１領域６３から延在する部分を第１延在部６５とみなすことができる。上記実施形態において、拡幅部６６は設けられなくてもよく、例えば第１延在部６５が縁２４ａに至るように延在していてもよい。第１領域６３の形状は、六角形状以外の多角形状、又は円形状等の任意の形状であってもよい。第２延在部６７の第２部分６７ｂには電極５が配置されていなくてもよい。すなわち、第２領域６４内に電極５が配置されていなくてもよい。拡幅部６６は、第２表面２４の中心Ｃを通る直線に関して第１領域６３と対称な形状を有していなくてもよく、任意の形状に形成されてよい。
１…光半導体装置、２…配線基板、３…カバー、４ａ…光半導体素子、５，５Ａ…電極、６…レジスト層、１１，１１ａ，１１ｂ…電極パッド、２３…第１表面、２４…第２表面、２４ａ～２４ｄ…縁、２５…通気孔、６１…配置領域、６２…非配置領域、６３…第１領域、６３ｓ…角部、６４…第２領域、６５…第１延在部、６６…拡幅部、Ｃ…中心、Ｄ…厚さ方向、Ｓ…収容空間。

Claims (14)

  1. 第１表面、及び前記第１表面とは反対側の第２表面を有する配線基板と、
    前記第１表面と向かい合うように配置され、前記第１表面との間に収容空間を画定するカバーと、
    前記第１表面上に配置され、前記収容空間に位置する光半導体素子と、
    前記第２表面上に配置された複数の電極と、
    前記第２表面上に配置され、少なくとも前記複数の電極の間に位置するレジスト層と、を備え、
    前記配線基板には、前記第１表面と前記第２表面との間を貫通する通気孔が形成されており、
    前記第２表面は、前記レジスト層が配置された配置領域と、前記レジスト層が配置されていない非配置領域と、を有し、
    前記非配置領域は、前記通気孔が配置された第１領域と、前記第１領域から前記第２表面の縁に至る第２領域と、を含んでいる、光半導体装置。
  2. 前記第２表面は、複数の縁を有し、
    前記第２領域は、前記複数の縁のうち前記通気孔に最も近い縁以外の縁に至っている、請求項１に記載の光半導体装置。
  3. 前記複数の電極は、前記通気孔に最も近い前記縁に沿って配置された電極を含んでいる、請求項２に記載の光半導体装置。
  4. 前記第２表面は、複数の縁を有し、
    前記第２領域は、前記複数の縁のうち前記通気孔から最も遠い縁に至っている、請求項１～３のいずれか一項に記載の光半導体装置。
  5. 前記第１表面上に配置され、前記光半導体装置に電気的に接続された電極パッドを更に備え、
    前記電極パッドは、前記配線基板の厚さ方向において前記非配置領域と重ならない位置に配置されている、請求項１～４のいずれか一項に記載の光半導体装置。
  6. 前記非配置領域の面積は、前記第２表面の面積の４０％以下である、請求項１～５のいずれか一項に記載の光半導体装置。
  7. 前記第２領域は、前記第１領域の幅よりも狭い幅を有する部分を含んでいる、請求項１～６のいずれか一項に記載の光半導体装置。
  8. 前記第２表面において前記複数の電極が配置された領域の面積は、前記第２表面の面積の１５％以上である、請求項１～７のいずれか一項に記載の光半導体装置。
  9. 前記第１領域は、複数の角部を有する多角形状に形成されている、請求項１～８のいずれか一項に記載の光半導体装置。
  10. 前記複数の角部は、前記複数の電極のうち前記通気孔から最も近い位置に配置された電極に向けて突出した角部を含んでいる、請求項９に記載の光半導体装置。
  11. 前記第２領域は、第１領域から延在する延在部と、前記延在部の幅よりも広い幅を有する拡幅部と、を含んでいる、請求項１～１０のいずれか一項に記載の光半導体装置。
  12. 前記拡幅部は、前記第２表面の中心を通る直線に関して前記第１領域と対称な位置に配置されている、請求項１１に記載の光半導体装置。
  13. 前記拡幅部は、前記第２表面の中心を通る直線に関して前記第１領域と対称な形状を有している、請求項１１又は１２に記載の光半導体装置。
  14. 前記通気孔と前記複数の電極のうち前記通気孔から最も近い位置に配置された電極との間の距離は、前記通気孔と前記第２表面の中心との間の距離よりも短い、請求項１～１３のいずれか一項に記載の光半導体装置。
JP2021024461A 2021-02-18 2021-02-18 光半導体装置 Pending JP2022126407A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021024461A JP2022126407A (ja) 2021-02-18 2021-02-18 光半導体装置
US17/665,885 US20220262961A1 (en) 2021-02-18 2022-02-07 Optical semiconductor device
KR1020220018175A KR20220118319A (ko) 2021-02-18 2022-02-11 광 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021024461A JP2022126407A (ja) 2021-02-18 2021-02-18 光半導体装置

Publications (1)

Publication Number Publication Date
JP2022126407A true JP2022126407A (ja) 2022-08-30

Family

ID=82800577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021024461A Pending JP2022126407A (ja) 2021-02-18 2021-02-18 光半導体装置

Country Status (3)

Country Link
US (1) US20220262961A1 (ja)
JP (1) JP2022126407A (ja)
KR (1) KR20220118319A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101112661B1 (ko) * 2009-11-05 2012-02-15 주식회사 아모럭스 발광 다이오드를 사용한 조명장치
US9793427B1 (en) * 2016-07-25 2017-10-17 Stmicroelectronics Pte Ltd Air venting on proximity sensor
US10373883B2 (en) * 2017-10-26 2019-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Also Published As

Publication number Publication date
US20220262961A1 (en) 2022-08-18
KR20220118319A (ko) 2022-08-25

Similar Documents

Publication Publication Date Title
US9847282B2 (en) Semiconductor device
JP2004319530A (ja) 光半導体装置およびその製造方法
JP2011054925A (ja) 光学デバイス、固体撮像装置、及び方法
JP3173006U (ja) センサ素子
JP2013161903A (ja) 半導体装置およびその製造方法
TWI569475B (zh) 發光裝置、電路基板、發光裝置用封裝陣列、及發光裝置用封裝陣列之製造方法
JP2004363400A (ja) 半導体装置およびその製造方法
KR101543563B1 (ko) 광전자 반도체 컴포넌트
JP2009277950A (ja) 光学半導体装置
CN115398758A (zh) 用于半导体侧面发射激光的气密表面贴装封装及形成气密表面贴装封装的方法
JP2022126407A (ja) 光半導体装置
JP2010093285A (ja) 半導体装置の製造方法
JP7182712B2 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP6413935B2 (ja) 半導体装置およびその製造方法
JP4147171B2 (ja) 固体撮像装置およびその製造方法
JP2005197604A (ja) 半導体装置
WO2011108051A1 (ja) 半導体装置
CN115116991B (zh) 一种传感器及其制造方法
CN210668351U (zh) 一种集成电路基板
KR102485123B1 (ko) 이미지 센서 어셈블리
KR20000011229A (ko) 반도체장치
CN219351838U (zh) 芯片组件、摄像头模组及电子设备
JP7312708B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP7257288B2 (ja) 光センサ用パッケージ、多数個取り配線基板、光センサ装置および電子モジュール
WO2021065272A1 (ja) 光検出器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240213