JP2022126098A - Icカード、データの送信方法およびicチップ - Google Patents

Icカード、データの送信方法およびicチップ Download PDF

Info

Publication number
JP2022126098A
JP2022126098A JP2021023977A JP2021023977A JP2022126098A JP 2022126098 A JP2022126098 A JP 2022126098A JP 2021023977 A JP2021023977 A JP 2021023977A JP 2021023977 A JP2021023977 A JP 2021023977A JP 2022126098 A JP2022126098 A JP 2022126098A
Authority
JP
Japan
Prior art keywords
input
output port
card
time
connection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021023977A
Other languages
English (en)
Other versions
JP7409335B2 (ja
Inventor
雄介 橋村
Yusuke Hashimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2021023977A priority Critical patent/JP7409335B2/ja
Publication of JP2022126098A publication Critical patent/JP2022126098A/ja
Application granted granted Critical
Publication of JP7409335B2 publication Critical patent/JP7409335B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Information Transfer Systems (AREA)

Abstract

【課題】ICカードと接続装置との間におけるコリジョンの発生を防止できるICカードを提供する。【解決手段】ICカード1は、データの送信を開始する際、入出力ポート121の機能を入力ポートに設定して、入出力ポート121のレベルがHighレベルになっている時間を計測し、時間が判定時間に達すると、入出力ポート121の機能を出力ポートに設定して、データを送信する処理を開始する送信処理部10を備えている。なお、ISO/IEC 7816 Part3に規定されている「Block Guard Time」を判定時間とすることが好適である。【選択図】図3

Description

本発明は、端末などの接続装置とデータを送受信するICカードに関する。
近年、半導体集積回路であるICチップを実装したICカードの用途は広がり、ICカードが送受信するデータのサイズは増加傾向にある。更に、ICカードが物理的に過酷な環境で使用されることも増加している。
例えば、IoT機器に実装するICカードであるSAM(Secure Application Module)には、インターネットで標準的に利用されているプロトコルであるTLS(Transport Layer Security)の相互認証に用いる暗号鍵およびデジタル証明書が格納される。暗号鍵(公開鍵)の鍵長にもよるが、鍵長が1024ビットの場合、デジタル証明書のサイズは約1Kバイトになる。また、SAMを実装するIoT機器は、屋外など、物理的に過酷な環境に設置されることが多い。
特殊なICカードでない限り、ICカードは、半二重通信方式で接続装置とシリアル通信する。半二重通信方式のシリアル通信に対応したICカードでは、ICカードと接続装置との間におけるコリジョン(ICカードと接続装置がほぼ同時にデータを送信すること)を回避するために、送信モードと受信モードを切り替えている。ICカードに係る国際規格である非特許文献1では、ICカードおよび接続装置は,データの送信が完了すると受信モードに切り替え、データの受信が完了すると送信モードに切り替える。
ISO/IEC 7816 Part3
ICカードが物理的に過酷な環境で使用されると、ICカードは、ノイズの影響を受け易くなる。ICカードがデータを送信している途中でノイズが発生すると、ノイズの影響により、ICカードと接続装置との間におけるコリジョンが発生し易くなる。これは、ノイズにより、接続装置またはICカードが誤動作するためと考えられる。当然のことながら、ICカードが送信するデータのサイズが増加すると、ICカードがデータを送受信している途中でノイズが発生し易くなり、ICカードと接続装置との間におけるコリジョンが発生し易くなる。
そこで、本発明は、ICカードが送受信するデータのサイズが大きく、かつ、ICカードが物理的に過酷な環境で使用されても、ICカードと接続装置との間におけるコリジョンの発生を防止できるICカード、データの送信方法およびICカード用のICチップを提供することを目的とする。
上述した課題を解決する第1発明は、データの送信を開始する際、入出力ポートの機能を入力ポートに設定して、入出力ポートのレベルがHighレベルになっている時間を計測し、前記時間が判定時間に達すると、入出力ポートの機能を出力ポートに設定して、データを送信する処理を開始する送信処理部を備えたことを特徴とするICカードである。なお、第1発明において、ISO/IEC 7816 Part3に規定されている「Block Guard Time」を判定時間とすることが好適である。
上述した課題を解決する第2発明は、データの送信を開始する際、入出力ポートの機能を入力ポートに設定して、入出力ポートのレベルがHighレベルになっている時間を計測するステップ、前記時間が判定時間に達すると、入出力ポートの機能を出力ポートに設定して、データを送信する処理を開始するステップを備えたことを特徴とするデータの送信方法である。なお、第2発明において、ISO/IEC 7816 Part3に規定されている「Block Guard Time」を判定時間とすることが好適である。
上述した課題を解決する第3発明は、データの送信を開始する際、入出力ポートの機能を入力ポートに設定して、入出力ポートのレベルがHighレベルになっている時間を計測し、前記時間が判定時間に達すると、入出力ポートの機能を出力ポートに設定して、データを送信する処理を開始する送信処理部を備えたICチップである。なお、第3発明において、ISO/IEC 7816 Part3に規定されている「Block Guard Time」を判定時間とすることが好適である。
上述した本発明によれば、ICカードは、データの送信を開始する前に、接続装置からデータが送信されていないこと、および、ノイズが発生していないことを確認できる。よって、本発明によれば、ICカードが送受信するデータのサイズが大きく、かつ、ICカードが物理的に過酷な環境で使用されても、ICカードと接続装置との間におけるコリジョンの発生を防止できる
本実施形態に係るICカードと接続装置の接続を説明する図。 ICカードに実装するICチップを説明する図。 ICカードが備える送信処理部の動作を説明する図。
ここから,本発明に係る実施形態について記載する。本実施形態は,本発明の理解を容易にするためのものである。本発明は,本実施形態に限定されるものではない。特に限定しない限り、各々の構成要素は単数でも複数でもよい。また,特に断りのない限り,図面は,本発明の理解を容易にするために描かれた模式的な図である。
図1は、本実施形態に係るICカード1と接続装置2の接続を説明する図である。接続装置2は、ICカード1と電気的に接続する端末になる。接続装置2には、通信装置または各種機器(例えば,IoT機器)が含まれる。ICカード1は、信号線20により接続装置2と接続する。このため、ICカード1の表面には、樹脂モールドしたICチップ12を実装した外部端子11が設けられている。
図1で図示したICカード1の形状は、ISO7810で規定されたID-000型になっている。ISO7810で規定されたID-000型は、スマートフォン、IoT機器などに実装されるSIMの形状である。ICカード1の形状は、図1で図示した形状に限定されない。例えば、ICカード1の形状は、クレジットカードおよびキャッシュカードで利用されているID-1型でもよい。更に、ICカード1は、eSIM(Embedded SIM)でもよい。
図1で図示した外部端子11は、ISO7816-3に準じたものになっている。外部端子11に設けられた端子の数は8個であるが、本実施形態に係るICカード1が使用する端子の数は5個である。ICカード1に設けた外部端子11には、供給電圧端子C1、リセット端子C2、クロック端子C3、グランド端子C5および入出力端子C7が、ISO7816-3に従い配置されている。なお、本実施形態のICカード1では、端子C4、C6,C8は使用しないが、これらの少なくとも一つを使用する形態も想定できる。また、外部端子11の形状も任意である。
接続装置2との接続に使用する5個の端子は、接続装置2とそれぞれ信号線20により接続している。外部端子11の供給電圧端子C1は、接続装置2の供給電圧端子T1と接続している。外部端子11のリセット端子C2は、接続装置2のリセット端子T2と接続している。外部端子11のクロック端子C3は、接続装置2のクロック端子T3と接続している。外部端子11のグランド端子C5は、接続装置2のグランド端子T5と接続している。外部端子11の入出力端子C7は、接続装置2の入出力端子T7と接続している。
図2は、ICカード1に実装するICチップ12を説明する図である。ICカード1に実装するICチップ12は、CPU120(Central Processing Unit),入出力ポート121,クロックパルスジェネレータ123(図2では、CPG: Clock Pulse Generator)、ROM124(Read Only Memory),RAM125(Random Access Memory)、NVM126(Non-volatile memory)、タイマー122、および、これらが接続するバス127を含んでいる。また、ICチップ12は、ICカード1の外部端子11と接続するパッドとして、供給電圧パッドP1、グランドパッドP5、リセットパッドP2、クロックパッドP3および入出力パッドP7を含んでいる。
CPU120は、データや命令を処理する回路である。ROM124は、電気的に書き換えできない不揮発性メモリである。RAM125は、揮発性メモリである。NVM126は、電気的に書き換え可能な不揮発性メモリである。タイマー122は時間を計測する回路である。
外部端子11のグランド端子C5は、ICチップ12のグランドパッドP5と接続し、ICカード1と接続装置2において基準電圧は同じになる。外部端子11の供給電圧端子C1は、ICチップ12の供給電圧パッドP1と接続する。接続装置2から供給電圧端子C1を介して供給電圧パッドP1に供給された供給電圧がICチップ12の動作電圧になる。
外部端子11のリセット端子C2は、ICチップ12のリセットパッドP2と接続している。リセットパッドP2はCPU120と接続している。接続装置2が外部端子11のリセット端子C2に入力したリセット信号は、リセットパッドP2を介して少なくともCPU120に入力される。
外部端子11のクロック端子C3は、ICチップ12のクロックパッドP3と接続している。クロックパッドP3はクロックパルスジェネレータ123と接続している。接続装置2が外部端子11のクロック端子C3に入力したクロック信号は、クロックパッドP3を介してクロックパルスジェネレータ123入力される。クロックパルスジェネレータ123は、クロックパッドP3に入力されたクロック信号から、CPU120が用いる内部クロックを生成する。
接続装置2と接続する外部端子11の入出力端子C7は、ICチップ12の入出力パッドP7と接続している。入出力パッドP7は、CPU120の外部インタフェースとなる回路である入出力ポート121と接続している。
入出力ポート121は、外部端子11と接続している接続装置2とシリアルな半二重通信方式の通信を行えるように構成されている。入出力ポート121に係るレジスタの設定により、入出力ポート121は、入力ポートまたは出力ポートのいずれかとして機能する。
入出力ポート121の論理的なレベルは、LowレベルとHighレベルの2つである。CPU120の動作電圧に応じて、Lowレベルの電圧最大値とHighレベルの電圧最小値が定められるのが一般的である。出力ポートとして機能するとき、入出力ポート121は、入出力パッドP7にかける電圧を制御することで、出力する入出力ポート121のレベルを制御できる。入力ポートとして機能するとき、入出力ポート121は、入出力パッドP7にかかっている電圧を読み取ることで、入出力ポート121のレベルを判別できる。
ICカード1は、入出力ポート121を制御してデータを送信する機能である送信処理部10を備えている。送信処理部10は、CPU120を動作させるコンピュータプログラムにより実現される。このコンピュータプログラムは,ROM124またはNVM126などに記憶される。CPU120がこのコンピュータプログラムを実行することで、CPU120は、送信処理部10として機能する。なお、送信処理部10に係る機能は、ICカード1のオペレーティングシステムによって提供されるのが一般的である。
本発明の目的を達成するために、ICカード1が備える送信処理部10は、入出力ポート121を制御してデータを送信する処理を開始する前に、入出力ポート121のレベルを監視し、接続装置2からデータが送信されていないこと、および、ノイズが発生していないことを確認する。
接続装置2とICカード1の間でデータの送受信が行われないとき、入出力ポート121のレベルはHighレベルである。接続装置2がデータを送信するとき、接続装置2によって入出力ポート121のレベルはLowレベルになる。また、接続装置2とICカード1を電気的に接続する信号線20にノイズがのることで、入出力ポート121のレベルがHighレベルからLowレベルに変わることがある。よって、入出力ポート121を制御してデータを送信する処理を開始する前に、入出力ポート121のレベルがLowレベルでないことを確認すれば、ICカード1の送信処理部10は、入出力ポート121を制御してデータを送信する処理を開始する前に、接続装置2からデータが送信されていないこと、および、ノイズが発生していないことを確認できる。
具体的に、ICカード1の送信処理部10は、入出力ポート121を制御してデータを送信する処理を開始する際、Highレベルが続いている時間を計測する。そして、ICカード1が備える送信処理部10は、この時間が判定時間に達すると、判定時間の間、入出力ポート121のレベルはLowレベルにならなかったと判定し、データを送信する処理を開始する。
図3は、ICカード1が備える送信処理部10の動作を説明する図である。図3の説明は、本発明に係るデータの送信方法の説明も兼ねている。
本実施形態に係る送信処理部10は、データの送信を開始する際、まず、最初のステップS1として、入出力ポート121の機能を入力ポートに設定する。
次のステップS2にて、ICカード1の送信処理部10は、入出力ポート121のレベルがHighレベルになっている時間を計測するために、タイマー122の計測時間を初期化してから、タイマー122を作動させる。
次のステップS3にて、ICカード1の送信処理部10は、入出力ポート121のレベルを確認する。入出力ポート121のレベルがLowレベルの場合、ICカード1の送信処理部10は、ステップ4にてタイマー122を停止させて、ステップS2に処理を戻す。入出力ポート121のレベルがHighレベルの場合、ステップS5にて、ICカード1の送信処理部10は、タイマー122の計測時間を確認する。ICカード1の送信処理部10は、タイマー122の計測時間が判定時間に達していない場合、ステップS3に処理を戻す。ICカード1の送信処理部10は、タイマー122の計測時間が判定時間に達している場合、ステップS6にて、入出力ポート121の機能を出力ポートに設定する。そして、ICカード1の送信処理部10は、ステップS7にて、データを送信する処理を開始して、図3の手順は終了する。データを送信する処理において、ICカード1の送信処理部10は、入出力ポート121を制御して、1ビットずつデータをビット順に送信する。
判定時間としては、例えば、ISO/IEC 7816 Part3に規定されている「Block Guard Time」を用いることが望ましい。「Block Guard Time」は接続装置2とICカード1の間における逆方向の連続したキャラクタの先頭エッジの最小間隔のことである。ISO/IEC 7816 Part3では、接続装置2からキャラクタを受信した後、ICカード1は、データを送信する前に「Block Guard Time」が経過するまで少なくとも待つ必要があるため、判定時間として、「Block Guard Time」を用いることが望ましいと言える。
1 ICカード
10 送信処理部
11 外部端子
C7 入出力端子
12 ICチップ
120 CPU
121 入出力ポート
122 タイマー
P7 入出力パッド
2 接続装置

Claims (6)

  1. データの送信を開始する際、入出力ポートの機能を入力ポートに設定して、入出力ポートのレベルがHighレベルになっている時間を計測し、前記時間が判定時間に達すると、入出力ポートの機能を出力ポートに設定して、データを送信する処理を開始する送信処理部を備えたことを特徴とするICカード。
  2. ISO/IEC 7816 Part3に規定されている「Block Guard Time」を判定時間とすることを特徴とする、請求項1に記載したICカード。
  3. データの送信を開始する際、入出力ポートの機能を入力ポートに設定して、入出力ポートのレベルがHighレベルになっている時間を計測するステップ、前記時間が判定時間に達すると、入出力ポートの機能を出力ポートに設定して、データを送信する処理を開始するステップを備えたことを特徴とするデータの送信方法。
  4. ISO/IEC 7816 Part3に規定されている「Block Guard Time」を判定時間とすることを特徴とする、請求項3に記載したデータの送信方法。
  5. データの送信を開始する際、入出力ポートの機能を入力ポートに設定して、入出力ポートのレベルがHighレベルになっている時間を計測し、前記時間が判定時間に達すると、入出力ポートの機能を出力ポートに設定して、データを送信する処理を開始する送信処理部を備えたICチップ。
  6. ISO/IEC 7816 Part3に規定されている「Block Guard Time」を判定時間とすることを特徴とする、請求項5に記載したICチップ。
JP2021023977A 2021-02-18 2021-02-18 Icカード、データの送信方法およびicチップ Active JP7409335B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021023977A JP7409335B2 (ja) 2021-02-18 2021-02-18 Icカード、データの送信方法およびicチップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021023977A JP7409335B2 (ja) 2021-02-18 2021-02-18 Icカード、データの送信方法およびicチップ

Publications (2)

Publication Number Publication Date
JP2022126098A true JP2022126098A (ja) 2022-08-30
JP7409335B2 JP7409335B2 (ja) 2024-01-09

Family

ID=83058759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021023977A Active JP7409335B2 (ja) 2021-02-18 2021-02-18 Icカード、データの送信方法およびicチップ

Country Status (1)

Country Link
JP (1) JP7409335B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59228443A (ja) * 1983-06-10 1984-12-21 Canon Inc 同期化装置
JP2003099740A (ja) * 2001-09-21 2003-04-04 Toshiba Corp 携帯可能電子装置及びその初期応答の出力方法
JP2008016032A (ja) * 2006-07-07 2008-01-24 Samsung Electronics Co Ltd スマートカード、スマートカードのデータ通信方法及びシステム
JP2009077097A (ja) * 2007-09-20 2009-04-09 Toshiba Corp 電子装置の通信方法
JP2009181332A (ja) * 2008-01-30 2009-08-13 Sony Corp 記憶媒体並びに競合制御方法
CN103186753A (zh) * 2011-12-28 2013-07-03 中兴通讯股份有限公司 一种psam卡初始速率的检测方法和装置
CN103218638A (zh) * 2013-04-16 2013-07-24 江苏中京智能科技有限公司 一种利用mcu和双界面cpu实现不同射频数据传输的方法
JP2014021593A (ja) * 2012-07-13 2014-02-03 Dainippon Printing Co Ltd Icカード

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4904966B2 (ja) 2006-07-26 2012-03-28 大日本印刷株式会社 モード変更機能を備えたicカード、および、icカードプログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59228443A (ja) * 1983-06-10 1984-12-21 Canon Inc 同期化装置
JP2003099740A (ja) * 2001-09-21 2003-04-04 Toshiba Corp 携帯可能電子装置及びその初期応答の出力方法
JP2008016032A (ja) * 2006-07-07 2008-01-24 Samsung Electronics Co Ltd スマートカード、スマートカードのデータ通信方法及びシステム
JP2009077097A (ja) * 2007-09-20 2009-04-09 Toshiba Corp 電子装置の通信方法
JP2009181332A (ja) * 2008-01-30 2009-08-13 Sony Corp 記憶媒体並びに競合制御方法
CN103186753A (zh) * 2011-12-28 2013-07-03 中兴通讯股份有限公司 一种psam卡初始速率的检测方法和装置
JP2014021593A (ja) * 2012-07-13 2014-02-03 Dainippon Printing Co Ltd Icカード
CN103218638A (zh) * 2013-04-16 2013-07-24 江苏中京智能科技有限公司 一种利用mcu和双界面cpu实现不同射频数据传输的方法

Also Published As

Publication number Publication date
JP7409335B2 (ja) 2024-01-09

Similar Documents

Publication Publication Date Title
EP2105892B1 (en) Apparatus and method for initializing an IC card
JP4222509B2 (ja) 記憶装置
US9529734B2 (en) Smart storage device
US8162227B2 (en) Intelligent controller system and method for smart card memory modules
EP1480162B1 (en) Universal serial bus (USB) smart card having enhanced testing features and related system, integrated circuit, and methods
US8840031B2 (en) Smart card and a method for operating a smart card
US6783078B1 (en) Universal serial bus (USB) smart card having read back testing features and related system, integrated circuit, and methods
US8060664B2 (en) Integrated circuit having a plurality of interfaces and integrated circuit card having the same
JP2000194799A (ja) 携帯型信号処理装置
US7624211B2 (en) Method for bus width negotiation of data storage devices
JP2003030613A (ja) 記憶装置及び記憶装置を備えたデータ処理装置
EP1477883B1 (en) Smart card with enhanced security features and related system, integrated circuit, and methods
JP7409335B2 (ja) Icカード、データの送信方法およびicチップ
KR20160146404A (ko) 입출력라인 테스트 장치 및 방법
JP2008152525A (ja) 監視している状態を出力する機能を備えたデバイス、及び、コンピュータ機器
JP2012093857A (ja) Icチップ、icチップにおけるメモリ初期化方法、icチップ用処理プログラム、携帯端末
CN114391149A (zh) 具有加密电路的生物计量装置
KR20100107908A (ko) 스마트 카드
US8332662B2 (en) Semiconductor integrated circuit and testing method thereof
JP7444197B2 (ja) 電子情報記憶媒体、暗号演算方式選択方法、及びプログラム
CN114723443A (zh) 基于支付令牌执行支付的支付终端和支付装置及其操作方法
JP5787692B2 (ja) Icカード、携帯可能電子装置、及びicカードの制御方法
KR20050008130A (ko) 스마트카드
JP2014071522A (ja) Icカード、icカードの処理プログラム、及び通信方法
JP2008269060A (ja) 半導体集積回路及び該半導体集積回路を搭載したicカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230414

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231204

R150 Certificate of patent or registration of utility model

Ref document number: 7409335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150