JP2022122306A - 回路装置、電子機器及び画像処理方法 - Google Patents

回路装置、電子機器及び画像処理方法 Download PDF

Info

Publication number
JP2022122306A
JP2022122306A JP2021019425A JP2021019425A JP2022122306A JP 2022122306 A JP2022122306 A JP 2022122306A JP 2021019425 A JP2021019425 A JP 2021019425A JP 2021019425 A JP2021019425 A JP 2021019425A JP 2022122306 A JP2022122306 A JP 2022122306A
Authority
JP
Japan
Prior art keywords
image data
circuit
processed
processing
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021019425A
Other languages
English (en)
Inventor
セブダニ マムード マズロエイ
Mahmood Mazrouei Sebdani
クマー アナンダバイラバサミー アナンド
Kumar Anandabairavasamy Anand
秀樹 松田
Hideki Matsuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2021019425A priority Critical patent/JP2022122306A/ja
Priority to EP22155538.6A priority patent/EP4044601A1/en
Priority to CN202210121246.9A priority patent/CN114944885B/zh
Priority to US17/667,817 priority patent/US20220270231A1/en
Publication of JP2022122306A publication Critical patent/JP2022122306A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/60—Editing figures and text; Combining figures or text
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/11—Region-based segmentation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20021—Dividing image into blocks, subimages or windows

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Probability & Statistics with Applications (AREA)
  • Image Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

Figure 2022122306000001
【課題】画像の内容を変化させる画像処理であっても、ＣＲＣを用いて画像処理の正誤判定を実施できる回路装置等を提供すること。
【解決手段】回路装置１００は画像処理回路１０とＣＲＣ演算回路２０と判定回路３０とを含む。画像処理回路１０は、有効画像データＩＭＩＮに対して既知画像データＫＩＰが追加された処理対象画像データＴＧＩＮが入力され、処理対象画像データＴＧＩＮに対して画像処理を行う。画像処理回路１０は、画像処理が施された有効画像データＩＭＩＮである処理後有効画像データと、画像処理が施された既知画像データＫＩＰである処理後既知画像データとを出力する。ＣＲＣ演算回路２０は、処理後既知画像データＴＧＱからＣＲＣ値ＣＣを求める。判定回路３０は、ＣＲＣ値ＣＣと、処理後既知画像データのＣＲＣ期待値ＣＥとを比較することで、画像処理の正誤を判定する。
【選択図】 図１

Description

本発明は、回路装置、電子機器及び画像処理方法等に関する。
データの送受信において、ＣＲＣを用いて通信エラーを検査する技術が知られている。ＣＲＣはCyclic Redundancy Checkの略である。この技術において、データを受信する装置は、ＣＲＣ期待値と、受信データから求めたＣＲＣ値とを比較することで、送信データに対して受信データに誤りが発生していないかを検査する。このような技術は、例えば特許文献１に開示されている。
特開２００２－１６４８６９号公報
送受信されるデータが画像データであり、データを受信する装置が画像処理装置であるとする。この場合、データを送信する装置は、送信画像データと共に、その送信画像データのＣＲＣ期待値を送信する。データを受信する画像処理装置は、ＣＲＣ期待値と、受信画像データから求めたＣＲＣ値とを比較することで、送信画像データに対する受信画像データの正誤を判断できる。このような正誤判断は、通信の前後において装置が画像データを変化させないことが前提となっており、その前提が満たされる場合においてのみ利用可能である。しかし、画像処理装置内の画像処理モジュールには画像データを変化させるものがあり、そのような画像処理モジュールが出力するデータに対しては、ＣＲＣを用いた正誤判断を用いることができないという課題がある。
本開示の一態様は、有効画像データに対して既知画像データが追加された処理対象画像データが入力され、前記処理対象画像データに対して画像処理を行うことで、前記画像処理が施された前記有効画像データである処理後有効画像データと、前記画像処理が施された前記既知画像データである処理後既知画像データとを出力する画像処理回路と、前記処理後既知画像データからＣＲＣ値を求めるＣＲＣ演算回路と、前記ＣＲＣ値と、前記処理後既知画像データのＣＲＣ期待値とを比較することで、前記画像処理の正誤を判定する判定回路と、を含む回路装置に関係する。
また本開示の他の態様は、有効画像データを受信する受信回路と、前記有効画像データに対して既知画像データを追加して、処理対象画像データを出力する既知画像追加回路と、第１～第ｎ画像処理回路（ｎは２以上の整数）と、第１～第ｎＣＲＣ演算回路と、第１～第ｎ判定回路と、既知画像除去回路と、送信回路と、を含み、前記第１～第ｎ画像処理回路の第１画像処理回路は、前記処理対象画像データに対して第１画像処理を行うことで、前記第１画像処理が施された前記有効画像データである第１処理後有効画像データと、前記第１画像処理が施された前記既知画像データである第１処理後既知画像データとを含む第１処理後画像データを出力し、前記第１～第ｎ画像処理回路の第ｉ画像処理回路（ｉは２以上ｎ以下の整数）は、第ｉ－１処理後画像データに対して第ｉ画像処理を行うことで、前記第ｉ画像処理が施された第ｉ－１処理後有効画像データである第ｉ処理後有効画像データと、前記第ｉ画像処理が施された第ｉ－１処理後既知画像データである第ｉ処理後既知画像データとを含む第ｉ処理後画像データを出力し、前記第１～第ｎＣＲＣ演算回路の第ｋＣＲＣ演算回路（ｋは１以上ｎ以下の整数）は、第ｋ処理後既知画像データから第ｋＣＲＣ値を求め、前記第１～第ｎ判定回路の第ｋ判定回路は、前記第ｋ処理後既知画像データの第ｋＣＲＣ期待値と、前記第ｋＣＲＣ値とを比較することで、第ｋ画像処理の正誤を判定し、前記既知画像除去回路は、第ｋ処理後画像データのうち前記第ｋ処理後既知画像データを除去することで、第ｋ処理後有効画像データを抽出し、前記送信回路は、前記既知画像除去回路が抽出した前記第ｋ処理後有効画像データを送信する回路装置に関係する。
また本開示の更に他の態様は、上記のいずれかに記載された回路装置を含む電子機器に関係する。
また本開示の更に他の態様は、有効画像データに対して既知画像データが追加された処理対象画像データに対して画像処理を行うことで、前記画像処理が施された前記有効画像データである処理後有効画像データと、前記画像処理が施された前記既知画像データである処理後既知画像データとを出力し、前記処理後既知画像データからＣＲＣ値を求め、前記ＣＲＣ値と、前記処理後既知画像データのＣＲＣ期待値とを比較することで、前記画像処理の正誤を判定する画像処理方法に関係する。
回路装置の構成例。 処理対象画像データを説明する図。 有効画像データと既知画像データの配置の変形例。 回路装置の第１詳細構成例。 画像処理方法のフローチャート。 回路装置の変形構成例。 回路装置の第２詳細構成例。 ソフトウェアツールを実行する処理装置の構成例。 電子機器の第１構成例。 電子機器の第２構成例。
以下、本開示の好適な実施形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
１．回路装置
図１は、回路装置１００の構成例である。回路装置１００は、画像処理回路１０とＣＲＣ演算回路２０と判定回路３０とレジスター４０とを含む。
処理装置等が出力する画像データに対して順次に複数の画像処理が行われた後、表示装置に表示される場合において、その順次に行われる複数の画像処理を画像処理パイプラインと呼ぶこととする。回路装置１００は、そのような画像処理パイプラインを構成する１又は複数の回路装置のうちの１つである。回路装置１００は、例えば複数の回路素子が半導体基板に集積された集積回路装置である。
画像処理回路１０には、処理対象画像データＴＧＩＮが入力される。図２は、処理対象画像データＴＧＩＮを説明する図である。処理対象画像データＴＧＩＮは、有効画像データＩＭＩＮに対して既知画像データＫＩＰが追加された画像データとなっている。有効画像データＩＭＩＮは、画像処理パイプラインにより処理された後に表示装置に表示される画像データである。既知画像データＫＩＰは、本実施形態においてＣＲＣによる正誤判断を行うために予め用意された画像データであって、表示装置には表示されない。
処理対象画像データＴＧＩＮの１フレームの総画素数をＶＨ×ＶＶとし、有効画像データＩＭＩＮの画素数をＡＨ×ＡＶとする。このとき、ＡＨ×ＡＶの領域を有効画像領域ＡＤＲとし、ＶＨ×ＶＶの領域内であって且つ有効画像領域ＡＤＲ以外の領域を、ブランキング期間に対応した非表示領域ＶＤＲとする。既知画像データＫＩＰは非表示領域ＶＤＲに追加されており、図２ではハッチングを付して示している。なお、図２では非表示領域ＶＤＲの全体に既知画像データＫＩＰが追加されているが、非表示領域ＶＤＲの一部のみに既知画像データＫＩＰが追加されていてもよい。
ＶＨは、水平総画素数であり、ブランキング期間を含む水平走査方向の総画素数を意味する。水平総画素数はVirtual Horizontal Resolutionとも呼ばれる。ＡＨは、水平アクティブ画素数であり、Actual Horizontal Resolutionとも呼ばれる。ＶＶは、垂直総ライン数であり、ブランキング期間を含む１フレームの総ライン数を意味する。垂直総ライン数はVirtual Vertical Resolutionとも呼ばれる。ＡＶは、垂直アクティブライン数であり、Actual Vertical Resolutionとも呼ばれる。なお、ブランキング期間等の期間と画素数とは、画素クロックの１パルスを１画素と考えることで、等価に扱うことが可能である。
図１において、画像処理回路１０は、処理対象画像データＴＧＩＮに対して、画像の内容を変化させる画像処理を行い、その結果である処理後画像データＴＧＱを出力する。有効画像データＩＭＩＮと既知画像データＫＩＰの両方が画像処理されるので、処理後画像データＴＧＱは、画像処理された有効画像データＩＭＩＮである処理後有効画像データに、画像処理された既知画像データＫＩＰである処理後既知画像データが追加された画像データとなっている。画像の内容を変化させる画像処理とは、画像データを構成する画素データを変化させる画像処理であって、画像データのフォーマット等を変更する等の画素データそのものを変化させない処理を含まない。画像の内容を変化させる画像処理は、例えば、ガンマ補正処理、ＦＲＣ処理、ＯＳＤ処理、スケーリング処理、ホワイトバランス処理、画像合成処理、又はこれらのうち任意の２以上の処理の組み合わせ等である。ＦＲＣはFrame Rate Controlの略である。ＯＳＤはOn-Screen Displayの略である。
ＣＲＣ演算回路２０は、処理後画像データＴＧＱのうちの処理後既知画像データからＣＲＣ値ＣＣを演算する。ＣＲＣ演算回路２０は、例えば、非表示領域ＶＤＲに存在する処理後既知画像データの全体からＣＲＣ値ＣＣを求める。或いは、ＣＲＣ演算回路２０は、非表示領域ＶＤＲのうち一部の領域における処理後既知画像データからＣＲＣ値ＣＣを求めてもよい。その場合、ＣＲＣ演算回路２０は、１フレームにおいて複数箇所の領域における処理後既知画像データから複数のＣＲＣ値ＣＣを求めてもよい。例えば、ＣＲＣ演算回路２０は、各ラインの処理後既知画像データから、ライン毎のＣＲＣ値ＣＣを求めてもよい。
レジスター４０は、ＣＲＣ値ＣＣの期待値であるＣＲＣ期待値ＣＥを予め記憶している。処理後既知画像データがどのような画像データとなるかは、画像処理回路１０の処理パラメーター等から予めシミュレートすることが可能であり、その処理後既知画像データから求められるＣＲＣ期待値ＣＥも予め演算しておくことが可能である。このようにして用意されたＣＲＣ期待値ＣＥが、例えば外部の処理装置から予めレジスター４０に書き込まれている。
判定回路３０は、ＣＲＣ値ＣＣとＣＲＣ期待値ＣＥとを比較することで、画像処理回路１０における画像処理の正誤を判定する。即ち、判定回路３０は、ＣＲＣ値ＣＣとＣＲＣ期待値ＣＥとが一致する場合には、画像処理が正常に終了し、正常な処理後有効画像データが得られたと判定する。判定回路３０は、ＣＲＣ値ＣＣとＣＲＣ期待値ＣＥとが一致しない場合には、画像処理に異常が発生し、正常な処理後有効画像データが得られなかったと判定する。画像処理の異常としては、例えばショート又はノイズ等によるデータ異常が想定される。判定回路３０は、判定結果を判定信号ＤＴＱとして出力する。
なお、ＶＨ×ＶＶの領域における有効画像データＩＭＩＮと既知画像データＫＩＰの配置は図２に限定されない。図３に変形例の一例を示す。図３において、有効画像領域は、水平走査方向に３つの領域ＡＤＲ１、ＡＤＲ２、ＡＤＲ３に分割されており、それぞれ画素数はＡＨ１×ＡＶ、ＡＨ２×ＡＶ、ＡＨ３×ＡＶである。ＡＨ１＋ＡＨ２＋ＡＨ３＝ＡＨであり、例えばＡＨ１＝ＡＨ２＝ＡＨ３であるが、ＡＨ１とＡＨ２とＡＨ３は互いに異なっていてもよい。領域ＡＤＲ１、ＡＤＲ２、ＡＤＲ３は、１フレームの有効画像データが３つに分割された有効画像データＩＭＩＮ１、ＩＭＩＮ２、ＩＭＩＮ３に対応している。領域ＡＤＲ１と領域ＡＤＲ２の間、及び領域ＡＤＲ２と領域ＡＤＲ３の間は、非表示領域ＶＤＲの一部となっている。画像処理パイプラインの後において既知画像データが除去される際に、３つに分割された有効画像データが連結される。
図３のような配置を用いることで、ノイズ等による一時的な処理異常が検出されやすくなる。一方、ショート等による非一時的な処理異常に対しては図２又は図３のいずれの配置が用いられてもよい。これら図２又は図３の配置は、例えば、想定される処理異常又は検出したい処理異常に応じて予め設定される。ＣＲＣ演算回路２０は、その設定情報に基づいて、処理後画像データＴＧＱのＶＨ×ＶＶの領域のうち処理後既知画像データが配置される非表示領域ＶＤＲを判断し、その非表示領域ＶＤＲの処理後既知画像データからＣＲＣ値ＣＣを演算できる。
以上の本実施形態では、回路装置１００は画像処理回路１０とＣＲＣ演算回路２０と判定回路３０とを含む。画像処理回路１０は、有効画像データＩＭＩＮに対して既知画像データＫＩＰが追加された処理対象画像データＴＧＩＮが入力され、処理対象画像データＴＧＩＮに対して画像処理を行う。画像処理回路１０は、画像処理が施された有効画像データＩＭＩＮである処理後有効画像データと、画像処理が施された既知画像データＫＩＰである処理後既知画像データとを出力する。ＣＲＣ演算回路２０は、処理後既知画像データからＣＲＣ値ＣＣを求める。判定回路３０は、ＣＲＣ値ＣＣと、処理後既知画像データのＣＲＣ期待値ＣＥとを比較することで、画像処理の正誤を判定する。
本実施形態によれば、画像の内容を変化させる画像処理であっても、ＣＲＣを用いて画像処理の正誤判定を実施できる。画像処理パイプラインにおいて種々の画像処理が行われるが、いずれの画像処理回路に対してもＣＲＣ判定を適用できる。これにより、画像処理パイプラインのいずれの画像処理回路において異常が発生したのかを検出可能となる。また、画像処理パイプラインを通してエラー検出手法をＣＲＣ判定に統一できるため、各画像処理に対して専用のエラー検出手法を開発する必要がなくなり、エラー検出手法の開発が簡素化される。
なお、図１では１つの画像処理回路１０のみ示しているが、その前段に別の画像処理回路が設けられていてもよい。その場合、前段の画像処理回路が出力する処理後画像データが処理対象画像データとして画像処理回路１０に入力されることになる。即ち、画像処理回路１０に入力される既知画像データは、前段の画像処理回路によって画像処理された後の既知画像データであってもよい。前段の画像処理の内容、及び画像処理回路１０が行う画像処理の内容は、各々の画像処理パラメーターによって知ることが可能である。このため、後述するソフトウェアツール等を用いて、画像処理回路１０が出力する処理後既知画像データを予め計算することが可能であり、その処理後既知画像データからＣＲＣ期待値を予め求めておくことが可能である。
また本実施形態では、処理対象画像データＴＧＩＮに対応した画像領域は、有効画像データＩＭＩＮに対応した有効画像領域ＡＤＲと、有効画像データＩＭＩＮが表示されない領域である非表示領域ＶＤＲとを含む。既知画像データＫＩＰは、非表示領域ＶＤＲに追加されている。
有効画像データＩＭＩＮは表示画像に応じて変化することから、処理後有効画像データのＣＲＣ期待値を事前に知ることができない。本実施形態によれば、非表示領域ＶＤＲに既知画像データＫＩＰが追加されることで、表示画像とは関係のない既知画像データＫＩＰをＣＲＣ判定に用いることが可能となっている。即ち、処理後既知画像データのＣＲＣ期待値を事前に求めておくことが可能となっている。
なお、処理対象画像データＴＧＩＮに対応した画像領域とは、１フレーム分の処理対象画像データＴＧＩＮに対応した画像領域のことであり、図２又は図３におけるＶＨ×ＶＶの領域である。非表示領域ＶＤＲは、上述したようにブランキング期間に対応した領域であり、処理対象画像データＴＧＩＮに対応した画像領域において有効画像領域ＡＤＲ以外の領域と言うこともできる。また、画像領域とは、水平走査方向の画素位置をｘとし、垂直走査方向の画素位置をｙとしたときのｘｙ平面における領域を意味する。画素位置ｘとｙは、画素クロック、水平同期信号及び垂直同期信号によって管理される。即ち、垂直同期信号に基づいてフレームが管理され、そのフレームにおける水平同期信号に基づいてライン数つまり画素位置ｙが管理され、各水平走査期間における画素クロックのパルス数に基づいて画素位置ｘが管理される。
また本実施形態では、非表示領域ＶＤＲは、ブランキング期間に対応した領域である。
ブランキング期間は、有効画像データが存在しない期間であることから、ブランキング期間に対応した非表示領域ＶＤＲに既知画像データＫＩＰが追加されたとしても、その既知画像データＫＩＰは表示装置に表示されない。このような非表示領域ＶＤＲを用いることで、既知画像データＫＩＰを用いたＣＲＣ判定が可能となっている。
なお、ブランキング期間に対応した領域とは、有効画像領域ＡＤＲ以外の領域であり、例えば図２のようにフロントポーチ期間及びバックポーチ期間に対応した領域である。但し、ブランキング期間に対応した領域は図２に限定されず、図３のようにフロントポーチ期間及びバックポーチ期間に対応した領域以外にも、有効画像領域ＡＤＲ１～ＡＤＲ３の間の領域等を含んでもよい。
また本実施形態では、有効画像領域は、第１～第ｍ有効画像領域ＡＤＲ１～ＡＤＲｍに分割されてもよい。ｍは２以上の整数である。非表示領域は、第１～第ｍ有効画像領域ＡＤＲ１～ＡＤＲｍの間の領域を含んでもよい。なお、図３にはｍ＝３の例が示されている。
本実施形態によれば、第１～第ｍ有効画像領域ＡＤＲ１～ＡＤＲｍの間の領域にも既知画像データＫＩＰが追加され、ＣＲＣ演算回路２０は、その既知画像データＫＩＰからＣＲＣ値ＣＣを演算できる。これにより、図２の例に比べて、既知画像データＫＩＰがより分散されて配置されるため、ノイズ等による一時的なエラーが検出されやすくなる。
また本実施形態では、回路装置１００はレジスター４０を含む。レジスター４０は、ＣＲＣ期待値ＣＥを予め記憶する。
本実施形態によれば、レジスター４０は、後述するソフトウェアツール等により予め求められたＣＲＣ期待値ＣＥを、記憶しておくことができる。そして、その予めレジスター４０に記憶されたＣＲＣ期待値ＣＥを用いて、判定回路３０がＣＲＣ判定を実行できる。
２．第１詳細構成例
図４は、回路装置１００の第１詳細構成例である。回路装置１００は、処理回路１１０と受信回路１２０と送信回路１３０とインターフェース回路１４０とを含む。以下、図１と異なる部分について説明し、図１と同様な部分についての説明を適宜に省略する。
処理回路１１０は、画像処理回路１０とＣＲＣ演算回路２０と判定回路３０とレジスター４０と既知画像追加回路５０と既知画像除去回路６０とを含む。処理回路１１０はロジック回路である。例えば、処理回路１１０に含まれる各回路が個別のロジック回路により構成されてもよい。或いは、処理回路１１０がＤＳＰ等のプロセッサーであり、各回路の機能が記述されたプログラムや命令セットが不図示のメモリーに記憶され、そのプログラムや命令セットをプロセッサーが実行することで、各回路の機能が実現されてもよい。ＤＳＰはDigital Signal Processorの略である。
受信回路１２０は、回路装置１００の外部の処理装置から有効画像データＩＭＩＮを受信する。受信回路１２０は、様々な通信インターフェースの受信回路であってよいが、一例としてはＬＶＤＳ、ＤＶＩ、ディスプレイポート、ＧＭＳＬ又はＧＶＩＦ等の受信回路である。ＬＶＤＳはLow voltage differential signalingの略であり、ＤＶＩはDigital Visual Interfaceの略であり、ＧＭＳＬはGigabit Multimedia Serial Linkであり、ＧＶＩＦはGigabit Video InterFaceの略である。
既知画像追加回路５０は、有効画像データＩＭＩＮに対して既知画像データＫＩＰを追加することで処理対象画像データＴＧＩＮを生成する。既知画像データＫＩＰは、外部の処理装置等から受信回路１２０又はインターフェース回路１４０を介して不図示のメモリーに予め書き込まれており、既知画像追加回路５０は、そのメモリーに記憶された既知画像データＫＩＰを非表示領域ＶＤＲに追加する。なお、既知画像追加回路５０が省略されてもよい。その場合、外部の処理装置は、既知画像データＫＩＰを追加した処理対象画像データＴＧＩＮを回路装置１００に送信し、受信回路１２０は、受信した処理対象画像データＴＧＩＮを画像処理回路１０に出力する。
既知画像除去回路６０は、処理後画像データＴＧＱの非表示領域ＶＤＲから処理後既知画像データを除去することで、処理後有効画像データを抽出する。既知画像除去回路６０は、抽出した処理後有効画像データＩＭＱを出力する。
送信回路１３０は、回路装置１００の後段の装置に処理後有効画像データＩＭＱを送信する。送信回路１３０は、様々な通信インターフェースの送信回路であってよいが、一例としてはＬＶＤＳ、ＤＶＩ、ディスプレイポート、ＧＭＳＬ又はＧＶＩＦ等の送信回路である。
インターフェース回路１４０は、回路装置１００のホスト装置と回路装置１００との間の通信を行う。ホスト装置は、有効画像データＩＭＩＮを回路装置１００に送信する処理装置と同じであってもよいし、異なってもよい。インターフェース回路１４０は、ホスト装置からＣＲＣ期待値ＣＥを受信し、そのＣＲＣ期待値ＣＥをレジスター４０に書き込む。またインターフェース回路１４０は、レジスター４０に書き込まれたＣＲＣ期待値ＣＥを用いて判定回路３０が判定した判定信号ＤＴＱを、ホスト装置に出力する。インターフェース回路１４０は、様々な通信インターフェースのインターフェース回路であってよいが、一例としてはＩ２Ｃ又はＳＰＩ等のインターフェース回路である。Ｉ２ＣはInter Integrated Circuitの略であり、ＳＰＩはSerial Peripheral Interfaceの略である。
図５は、回路装置１００が実行する画像処理方法のフローチャートである。画像処理方法はステップＳ１～Ｓ６を含む。
ステップＳ１において、既知画像追加回路５０が有効画像データＩＭＩＮに既知画像データＫＩＰを追加することで処理対象画像データＴＧＩＮを生成する。ステップＳ２において、画像処理回路１０が処理対象画像データＴＧＩＮに対して画像処理を行い、その結果を処理後画像データＴＧＱとして出力する。ステップＳ３において、ＣＲＣ演算回路２０が、処理対象画像データＴＧＩＮの処理後既知画像データからＣＲＣ値ＣＣを演算する。またステップＳ４において、判定回路３０がレジスター４０からＣＲＣ期待値ＣＥを取得する。ステップＳ５において、判定回路３０がＣＲＣ値ＣＣとＣＲＣ期待値ＣＥを比較することで画像処理の正誤を判定する。ステップＳ６において、既知画像除去回路６０が処理後画像データＴＧＱから処理後既知画像データを除去することで、処理後有効画像データを抽出する。なお、後述する図７のように回路装置１００が複数の画像処理回路を含む場合には、その画像処理回路の数だけ図５のステップＳ２～Ｓ５が繰り返される。
以上の本実施形態では、回路装置１００は既知画像追加回路５０を含む。既知画像追加回路５０は、有効画像データＩＭＩＮに対して既知画像データＫＩＰを追加して、処理対象画像データＴＧＩＮを出力する。
本実施形態によれば、既知画像追加回路５０が、表示画像に応じた有効画像データＩＭＩＮに対して、表示画像とは関係のない既知画像データＫＩＰを追加することで、その既知画像データＫＩＰを用いたＣＲＣ判定が可能となる。
また本実施形態では、回路装置１００は既知画像除去回路６０を含む。既知画像除去回路６０は、画像処理回路１０が出力した処理後画像データＴＧＱから処理後既知画像データを除去することで、処理後有効画像データを抽出する。
本実施形態によれば、画像処理パイプライン後において表示装置に表示されない既知画像データが除去されることで、表示装置に表示される有効画像データのみを回路装置１００の後段の装置に送信できる。
３．変形構成例
図６は、回路装置１００の変形構成例である。この変形構成例では、回路装置１００は、図１のレジスター４０に代えてＣＲＣ抽出回路７０を含む。この変形構成例は、図４の第１詳細構成例、又は後述する図７の第２詳細構成例のいずれにも適用可能である。
図６で、処理対象画像データＴＧＩＮの非表示領域ＶＤＲには、既知画像データＫＩＰと共にＣＲＣ期待値ＣＥが追加されている。図４のように回路装置１００が既知画像追加回路５０を含む場合には、既知画像追加回路５０が有効画像データＩＭＩＮに対して既知画像データＫＩＰとＣＲＣ期待値ＣＥを追加する。外部の処理装置が処理対象画像データＴＧＩＮを回路装置１００に送信する場合には、外部の処理装置が有効画像データＩＭＩＮに対して既知画像データＫＩＰとＣＲＣ期待値ＣＥを追加することで処理対象画像データＴＧＩＮを生成する。
ＣＲＣ抽出回路７０は、処理対象画像データＴＧＩＮの非表示領域ＶＤＲからＣＲＣ期待値ＣＥを抽出し、そのＣＲＣ期待値ＣＥを判定回路３０に出力する。
なお、画像処理回路１０の前段に別の画像処理回路が設けられる場合には、ＣＲＣ抽出回路７０は、画像処理回路１０に入力される処理対象画像データからＣＲＣ期待値ＣＥを抽出してもよいし、いずれの画像処理も施される前の最初の既知画像データを含む処理対象画像データからＣＲＣ期待値ＣＥを抽出してもよい。前者の場合には、前段の画像処理を考慮して、画像処理回路１０に入力される時点において正しいＣＲＣ期待値ＣＥとなるデータが非表示領域ＶＤＲに追加される。後者の場合には、いずれの画像処理も施される前の最初の既知画像データを含む処理対象画像データにおいて、非表示領域ＶＤＲにＣＲＣ期待値ＣＥが追加されている。
以上の本実施形態では、ＣＲＣ期待値ＣＥは、非表示領域ＶＤＲに、既知画像データＫＩＰと共に追加されている。
本実施形態によれば、図１のレジスター４０に予めＣＲＣ期待値ＣＥを記憶させておく必要がなく、ＣＲＣ抽出回路７０が処理対象画像データＴＧＩＮからＣＲＣ期待値ＣＥを取得できる。例えば、外部の処理装置が既知画像データと共にＣＲＣ期待値を処理対象画像データに追加して回路装置１００に送信してもよい。この場合、回路装置１００の既知画像追加回路５０は省略される。
４．第２詳細構成例
図７は、回路装置１００の第２詳細構成例である。回路装置１００は、処理回路１１０と受信回路１２０と送信回路１３０とインターフェース回路１４０とを含む。以下、図１又は図４と異なる部分について説明し、図１又は図４と同様な部分についての説明を適宜に省略する。
処理回路１１０は、第１画像処理回路１１と第２画像処理回路１２と第３画像処理回路１３と第１ＣＲＣ演算回路２１と第２ＣＲＣ演算回路２２と第３ＣＲＣ演算回路２３と第１判定回路３１と第２判定回路３２と第３判定回路３３とレジスター４０と既知画像追加回路５０と既知画像除去回路６０とを含む。なお、処理回路１１０は第１～第ｎ画像処理回路と第１～第ｎＣＲＣ演算回路と第１～第ｎ判定回路とを含んでよい。ｎは２以上の整数である。図７にはｎ＝３の例を示している。
レジスター４０は、第１ＣＲＣ期待値ＣＥ１と第２ＣＲＣ期待値ＣＥ２と第３ＣＲＣ期待値ＣＥ３とを記憶している。
第１画像処理回路１１は、処理対象画像データＴＧＩＮに対して第１画像処理を行い、その結果を第１処理後画像データＴＧＱ１として出力する。第１画像処理は、画像の内容を変化させる画像処理である。第１処理後画像データＴＧＱ１は、有効画像データＩＭＩＮに対して第１画像処理が施された結果である第１処理後有効画像データと、既知画像データＫＩＰに対して第１画像処理が施された結果である第１処理後既知画像データとを含む。
第１ＣＲＣ演算回路２１は、第１処理後既知画像データから第１ＣＲＣ値ＣＣ１を演算する。第１判定回路３１は、第１ＣＲＣ値ＣＣ１と第１ＣＲＣ期待値ＣＥ１とを比較することで、第１画像処理の正誤を判定し、判定結果を第１判定信号ＤＴＱ１として出力する。
第２画像処理回路１２は、第１処理後画像データＴＧＱ１に対して第２画像処理を行い、その結果を第２処理後画像データＴＧＱ２として出力する。第２画像処理は、画像の内容を変化させる画像処理である。第２画像処理は、例えば第１画像処理とは種類が異なる画像処理であってもよいし、或いは第１画像処理と種類が同じであり且つ画像処理パラメーターが異なる画像処理であってもよい。第２処理後画像データＴＧＱ２は、第１処理後有効画像データに対して第２画像処理が施された結果である第２処理後有効画像データと、第１処理後既知画像データに対して第２画像処理が施された結果である第２処理後既知画像データとを含む。このように、第２詳細構成例では、前段の第１画像処理回路１１が出力した第１処理後既知画像データが、その次の第２画像処理回路１２において既知画像データとして用いられる。第２画像処理回路１２は、その既知画像データに対して第２画像処理を施すことで第２処理後既知画像データを出力する。
第２ＣＲＣ演算回路２２は、第２処理後既知画像データから第２ＣＲＣ値ＣＣ２を演算する。第２判定回路３２は、第２ＣＲＣ値ＣＣ２と第２ＣＲＣ期待値ＣＥ２とを比較することで、第２画像処理の正誤を判定し、判定結果を第２判定信号ＤＴＱ２として出力する。
第３画像処理回路１３は、第２処理後画像データＴＧＱ２に対して第３画像処理を行い、その結果を第３処理後画像データＴＧＱ３として出力する。第３画像処理は、画像の内容を変化させる画像処理である。第３画像処理は、例えば第１画像処理又は第２画像処理とは種類が異なる画像処理であってもよいし、或いは第１画像処理又は第２画像処理と種類が同じであり且つ画像処理パラメーターが異なる画像処理であってもよい。第３処理後画像データＴＧＱ３は、第２処理後有効画像データに対して第３画像処理が施された結果である第３処理後有効画像データと、第２処理後既知画像データに対して第３画像処理が施された結果である第３処理後既知画像データとを含む。このように、第２詳細構成例では、前段の第２画像処理回路１２が出力した第２処理後既知画像データが、その次の第３画像処理回路１３において既知画像データとして用いられる。第３画像処理回路１３は、その既知画像データに対して第３画像処理を施すことで第３処理後既知画像データを出力する。
第３ＣＲＣ演算回路２３は、第３処理後既知画像データから第３ＣＲＣ値ＣＣ３を演算する。第３判定回路３３は、第３ＣＲＣ値ＣＣ３と第３ＣＲＣ期待値ＣＥ３とを比較することで、第３画像処理の正誤を判定し、判定結果を第３判定信号ＤＴＱ３として出力する。
インターフェース回路１４０は、第１判定信号ＤＴＱ１と第２判定信号ＤＴＱ２と第３判定信号ＤＴＱ３とをホスト装置に送信する。
以上の本実施形態では、回路装置１００は受信回路１２０と既知画像追加回路５０と第１～第ｎ画像処理回路と第１～第ｎＣＲＣ演算回路と第１～第ｎ判定回路と既知画像除去回路６０と送信回路１３０とを含む。受信回路１２０は、有効画像データＩＭＩＮを受信する。既知画像追加回路５０は、有効画像データＩＭＩＮに対して既知画像データＫＩＰを追加して、処理対象画像データＴＧＩＮを出力する。第１画像処理回路１１は、処理対象画像データＴＧＩＮに対して第１画像処理を行うことで、第１処理後画像データＴＧＱ１を出力する。第１処理後画像データＴＧＱ１は、第１画像処理が施された有効画像データＩＭＩＮである第１処理後有効画像データと、第１画像処理が施された既知画像データＫＩＰである第１処理後既知画像データとを含む。ｉを２以上ｎ以下の整数とする。第ｉ画像処理回路は、第ｉ－１処理後画像データＴＧＱｉ－１に対して第ｉ画像処理を行うことで、第ｉ処理後画像データＴＧＱｉを出力する。第ｉ処理後画像データＴＧＱｉは、第ｉ画像処理が施された第ｉ－１処理後有効画像データである第ｉ処理後有効画像データと、第ｉ画像処理が施された第ｉ－１処理後既知画像データである第ｉ処理後既知画像データとを含む。ｋを１以上ｎ以下の整数とする。第ｋＣＲＣ演算回路は、第ｋ処理後既知画像データから第ｋＣＲＣ値ＣＣｋを求める。第ｋ判定回路は、第ｋ処理後既知画像データの第ｋＣＲＣ期待値ＣＥｋと、第ｋＣＲＣ値ＣＣｋとを比較することで、第ｋ画像処理の正誤を判定する。既知画像除去回路６０は、第ｎ処理後画像データＴＧＱｎから第ｎ処理後既知画像データを除去することで、第ｎ処理後有効画像データを抽出する。送信回路１３０は、既知画像除去回路６０が抽出した第ｎ処理後有効画像データＩＭＱを送信する。
本実施形態によれば、第１～第ｎ画像処理回路が画像処理パイプラインに含まれ、その画像処理パイプライン上の各画像処理回路に対して、ＣＲＣ判定によるエラー検出が行われる。これにより、画像処理パイプラインのいずれの画像処理回路において異常が発生したのかを検出可能となる。また、画像処理パイプラインを通してエラー検出手法をＣＲＣ判定に統一できるため、各画像処理に対して専用のエラー検出手法を開発する必要がなくなり、エラー検出手法の開発が簡素化される。
５．ソフトウェアツール
図８は、ＣＲＣ期待値を生成するためのソフトウェアツールを実行する処理装置３００の構成例である。処理装置３００は、プロセッサー３１０と記憶装置３２０とを含む。処理装置３００は、例えばパーソナルコンピューター等の情報処理装置、或いはタブレット型端末等の携帯型情報処理端末である。
記憶装置３２０は、例えば半導体メモリー、ハードディスクドライブ又は光学ディスクドライブである。記憶装置３２０は、既知画像データＫＩＰと、エリアパラメーターＡＲＰと、第１～第ｎ画像処理パラメーターＰＡＲ１～ＰＡＲｎと、ソフトウェアツールプログラムＳＴＬとを記憶している。エリアパラメーターＡＲＰは、既知画像データＫＩＰが配置される非表示領域ＶＤＲの位置を示す。第１～第ｎ画像処理パラメーターＰＡＲ１～ＰＡＲｎは、第１～第ｎ画像処理の動作又は内容等を設定するための設定パラメーターである。ソフトウェアツールプログラムＳＴＬは、ＣＲＣ期待値を生成する処理が記述されたプログラムである。
プロセッサー３１０は、ＣＰＵ、マイクロコンピューター又はＤＳＰ等である。ＣＰＵはCentral Processing Unitの略であり、ＤＳＰはDigital Signal Processorの略である。プロセッサー３１０は、記憶装置３２０から読み出したソフトウェアツールプログラムＳＴＬを実行することで、既知画像データＫＩＰから第１～第ｎＣＲＣ期待値ＣＥ１～ＣＥｎを求める。例えば、ソフトウェアツールプログラムＳＴＬには第１～第ｎ画像処理回路及び第１～第ｎＣＲＣ演算回路における処理内容が記述されている。プロセッサー３１０がソフトウェアツールプログラムＳＴＬを実行することで第１～第ｎ画像処理回路と同様な処理を実行し、第１～第ｎ処理後既知画像データを取得し、第１～第ｎＣＲＣ演算回路と同様な処理を実行し、第１～第ｎＣＲＣ値を演算する。プロセッサー３１０は、この第１～第ｎＣＲＣ値を第１～第ｎＣＲＣ期待値ＣＥ１～ＣＥｎとして出力する。
６．電子機器
図９は、回路装置１００が適用される電子機器５００の第１構成例である。電子機器５００は、処理装置５１０と電気光学装置５２０とを含む。
電気光学装置５２０は液晶ディスプレイ又はＥＬディスプレイ等である。ＥＬはElectro Luminescenceの略である。電子機器５００は、上記のようなディスプレイを搭載した様々な機器であってよいが、一例としては車載クラスターパネルに設けられたディスプレイ、パーソナルコンピューター等の情報処理装置、又はタブレット型端末等の携帯型情報処理端末である。
電気光学装置５２０は表示コントローラー５２１とドライバー５２２と電気光学パネル５２３とを含む。処理装置５１０は、ＣＰＵ、マイクロコンピューター又はＤＳＰ等であり、表示画像の画像データを表示コントローラー５２１に送信する。表示コントローラー５２１は画像データに対して画像処理を行い、その結果の画像データと共に表示制御信号をドライバー５２２に出力する。表示制御信号は例えば垂直同期信号、水平同期信号及び画素クロック信号である。ドライバー５２２は、受信した画像データと表示制御信号に基づいて電気光学パネル５２３を駆動する。
本実施形態の回路装置１００は、例えば図９において表示コントローラー５２１に適用できる。
図１０は、回路装置１００が適用される電子機器５００の第２構成例である。電子機器５００は、処理装置５１０とＨＵＤ５３０とを含む。ＨＵＤはHead Up Displayの略である。
ＨＵＤ５３０は、ＨＵＤコントローラー５３１と投影装置５３２とを含む。処理装置５１０は、表示画像の画像データをＨＵＤコントローラー５３１に送信する。ＨＵＤコントローラー５３１は画像データに対して画像処理を行い、その結果の画像データと共に表示制御信号を投影装置５３２に出力する。投影装置５３２は、例えばドライバーと液晶表示パネルと光源と光学装置とを含む。ドライバーは、ＨＵＤコントローラー５３１から受信した画像データと表示制御信号に基づいて液晶表示パネルに画像を表示させる。光源は液晶表示パネルに投影光を出射し、液晶表示パネルを透過した投影光は光学装置に入射する。光学装置は、液晶表示パネルを透過した投影光をスクリーンに投影する。スクリーンは例えば移動体のフロントガラスであるが、専用のスクリーンが設けられてもよい。移動体は自動車、飛行機又は船舶等である。
本実施形態の回路装置１００は、例えば図１０においてＨＵＤコントローラー５３１に適用できる。
以上に説明した本実施形態の回路装置は、画像処理回路とＣＲＣ演算回路と判定回路とを含む。画像処理回路は、有効画像データに対して既知画像データが追加された処理対象画像データが入力され、処理対象画像データに対して画像処理を行うことで、画像処理が施された有効画像データである処理後有効画像データと、画像処理が施された既知画像データである処理後既知画像データとを出力する。ＣＲＣ演算回路は、処理後既知画像データからＣＲＣ値を求める。判定回路は、ＣＲＣ値と、処理後既知画像データのＣＲＣ期待値とを比較することで、画像処理の正誤を判定する。
本実施形態によれば、画像の内容を変化させる画像処理であっても、ＣＲＣを用いて画像処理の正誤判定を実施できる。画像処理パイプラインにおいて種々の画像処理が行われるが、いずれの画像処理回路に対してもＣＲＣ判定を適用できる。これにより、画像処理パイプラインのいずれの画像処理回路において異常が発生したのかを検出可能となる。また、画像処理パイプラインを通してエラー検出手法をＣＲＣ判定に統一できるため、各画像処理に対して専用のエラー検出手法を開発する必要がなくなり、エラー検出手法の開発が簡素化される。
また本実施形態では、処理対象画像データに対応した画像領域は、有効画像データに対応した有効画像領域と、有効画像データが表示されない領域である非表示領域とを含んでもよい。既知画像データは、非表示領域に追加されていてもよい。
本実施形態によれば、非表示領域に既知画像データが追加されることで、表示画像とは関係のない既知画像データをＣＲＣ判定に用いることが可能となっている。即ち、処理後既知画像データのＣＲＣ期待値を事前に求めておくことが可能となっている。
また本実施形態では、非表示領域は、ブランキング期間に対応した領域であってもよい。
ブランキング期間は、有効画像データが存在しない期間であることから、ブランキング期間に対応した非表示領域に既知画像データが追加されたとしても、その既知画像データは表示装置に表示されない。このような非表示領域を用いることで、既知画像データを用いたＣＲＣ判定が可能となっている。
また本実施形態では、有効画像領域は、第１～第ｍ有効画像領域に分割されてもよい。ｍは２以上の整数である。非表示領域は、第１～第ｍ有効画像領域の間の領域を含んでもよい。
本実施形態によれば、第１～第ｍ有効画像領域の間の領域にも既知画像データが追加され、ＣＲＣ演算回路は、その既知画像データからＣＲＣ値を演算できる。これにより、有効画像領域が分割されない場合に比べて、既知画像データがより分散されて配置されるため、ノイズ等による一時的なエラーが検出されやすくなる。
また本実施形態の回路装置は、ＣＲＣ期待値を予め記憶するレジスターを含んでもよい。
本実施形態によれば、レジスターは、後述するソフトウェアツール等により予め求められたＣＲＣ期待値を、記憶しておくことができる。そして、その予めレジスターに記憶されたＣＲＣ期待値を用いて、判定回路がＣＲＣ判定を実行できる。
また本実施形態では、ＣＲＣ期待値は、非表示領域に、既知画像データと共に追加されていてもよい。
本実施形態によれば、レジスターに予めＣＲＣ期待値を記憶させておく必要がなく、処理対象画像データからＣＲＣ期待値を取得することが可能となる。
また本実施形態の回路装置は既知画像追加回路を含んでもよい。既知画像追加回路は、有効画像データに対して既知画像データを追加して、処理対象画像データを出力してもよい。
本実施形態によれば、既知画像追加回路が、表示画像に応じた有効画像データに対して、表示画像とは関係のない既知画像データを追加することで、その既知画像データを用いたＣＲＣ判定が可能となる。
また本実施形態の回路装置は既知画像除去回路を含んでもよい。既知画像除去回路は、画像処理回路が出力した処理後画像データから処理後既知画像データを除去することで、処理後有効画像データを抽出してもよい。
本実施形態によれば、画像処理パイプライン後において表示装置に表示されない既知画像データが除去されることで、表示装置に表示される有効画像データのみを回路装置の後段の装置に送信できる。
また本実施形態の回路装置は、上記画像処理回路である第１画像処理回路と、第２画像処理回路と、を含んでもよい。第１画像処理回路は、処理対象画像データが入力され、処理対象画像データに対して、画像処理である第１画像処理を行うことで、処理後有効画像データである第１処理後有効画像データと、処理後既知画像データである第１処理後既知画像データとを含む第１処理後画像データを出力してもよい。第２画像処理回路は、第１処理後画像データに対して第２画像処理を行うことで、第２画像処理が施された第１処理後有効画像データである第２処理後有効画像データと、第２画像処理が施された第１処理後既知画像データである第２処理後既知画像データとを含む第２処理後画像データを出力してもよい。
また本実施形態の回路装置は、上記ＣＲＣ演算回路である第１ＣＲＣ演算回路と、上記判定回路である第１判定回路と、第２ＣＲＣ演算回路と、第２判定回路とを含んでもよい。第１ＣＲＣ演算回路は、上記ＣＲＣ値である第１ＣＲＣ値を演算してもよい。第１判定回路は、第１ＣＲＣ値と、上記ＣＲＣ期待値である第１ＣＲＣ期待値とを比較することで、第１画像処理の正誤を判定してもよい。第２ＣＲＣ演算回路は、第２処理後既知画像データから第２ＣＲＣ値を求めてもよい。第２判定回路は、第２ＣＲＣ値と、第２処理後既知画像データの第２ＣＲＣ期待値とを比較することで、第２画像処理の正誤を判定してもよい。
また本実施形態の回路装置は、有効画像データを受信する受信回路と、既知画像追加回路と、第１～第ｎ画像処理回路と、第１～第ｎＣＲＣ演算回路と、第１～第ｎ判定回路と、既知画像除去回路と、送信回路と、を含んでもよい。ｎは２以上の整数である。既知画像追加回路は、有効画像データに対して既知画像データを追加して、処理対象画像データを出力してもよい。第１～第ｎ画像処理回路の第１画像処理回路は、処理対象画像データに対して第１画像処理を行うことで、第１画像処理が施された有効画像データである第１処理後有効画像データと、第１画像処理が施された既知画像データである第１処理後既知画像データとを含む第１処理後画像データを出力してもよい。第１～第ｎ画像処理回路の第ｉ画像処理回路は、第ｉ－１処理後画像データに対して第ｉ画像処理を行うことで、第ｉ画像処理が施された第ｉ－１処理後有効画像データである第ｉ処理後有効画像データと、第ｉ画像処理が施された第ｉ－１処理後既知画像データである第ｉ処理後既知画像データとを含む第ｉ処理後画像データを出力してもよい。ｉは２以上ｎ以下の整数である。第１～第ｎＣＲＣ演算回路の第ｋＣＲＣ演算回路は、第ｋ処理後既知画像データから第ｋＣＲＣ値を求めてもよい。ｋは１以上ｎ以下の整数である。第１～第ｎ判定回路の第ｋ判定回路は、第ｋ処理後既知画像データの第ｋＣＲＣ期待値と、第ｋＣＲＣ値とを比較することで、第ｋ画像処理の正誤を判定してもよい。既知画像除去回路は、第ｎ処理後画像データから第ｎ処理後既知画像データを除去することで、第ｎ処理後有効画像データを抽出してもよい。送信回路は、既知画像除去回路が抽出した第ｎ処理後有効画像データを送信してもよい。
これらの本実施形態によれば、複数の画像処理回路が画像処理パイプラインに含まれ、その画像処理パイプライン上の各画像処理回路に対して、ＣＲＣ判定によるエラー検出が行われる。これにより、画像処理パイプラインのいずれの画像処理回路において異常が発生したのかを検出可能となる。また、画像処理パイプラインを通してエラー検出手法をＣＲＣ判定に統一できるため、各画像処理に対して専用のエラー検出手法を開発する必要がなくなり、エラー検出手法の開発が簡素化される。
また本実施形態の電子機器は、上記のいずれかに記載された回路装置を含む。
また本実施形態の画像処理方法は、有効画像データに対して既知画像データが追加された処理対象画像データに対して画像処理を行うことで、画像処理が施された有効画像データである処理後有効画像データと、画像処理が施された既知画像データである処理後既知画像データとを出力する。画像処理方法は、処理後既知画像データからＣＲＣ値を求める。画像処理方法は、ＣＲＣ値と、処理後既知画像データのＣＲＣ期待値とを比較することで、画像処理の正誤を判定する。
なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また回路装置又は電子機器等の構成又は動作等、又は画像処理方法の処理手順等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
１０…画像処理回路、１１…第１画像処理回路、１２…第２画像処理回路、１３…第３画像処理回路、２０…ＣＲＣ演算回路、２１…第１ＣＲＣ演算回路、２２…第２ＣＲＣ演算回路、２３…第３ＣＲＣ演算回路、３０…判定回路、３１…第１判定回路、３２…第２判定回路、３３…第３判定回路、４０…レジスター、５０…既知画像追加回路、６０…既知画像除去回路、７０…ＣＲＣ抽出回路、１００…回路装置、１１０…処理回路、１２０…受信回路、１３０…送信回路、１４０…インターフェース回路、３００…処理装置、３１０…プロセッサー、３２０…記憶装置、５００…電子機器、５１０…処理装置、５２０…電気光学装置、５２１…表示コントローラー、５２２…ドライバー、５２３…電気光学パネル、５３０…ＨＵＤ、５３１…ＨＵＤコントローラー、５３２…投影装置、ＡＤＲ…有効画像領域、ＣＣ…ＣＲＣ値、ＣＣ１…第１ＣＲＣ値、ＣＣ２…第２ＣＲＣ値、ＣＣ３…第３ＣＲＣ値、ＣＥ…ＣＲＣ期待値、ＣＥ１…第１ＣＲＣ期待値、ＣＥ２…第２ＣＲＣ期待値、ＣＥ３…第３ＣＲＣ期待値、ＤＴＱ…判定信号、ＤＴＱ１…第１判定信号、ＤＴＱ２…第２判定信号、ＤＴＱ３…第３判定信号、ＩＭＩＮ…有効画像データ、ＩＭＱ…処理後有効画像データ、ＫＩＰ…既知画像データ、ＴＧＩＮ…処理対象画像データ、ＴＧＱ…処理後画像データ、ＴＧＱ１…第１処理後画像データ、ＴＧＱ２…第２処理後画像データ、ＴＧＱ３…第３処理後画像データ、ＶＤＲ…非表示領域

Claims (13)

  1. 有効画像データに対して既知画像データが追加された処理対象画像データが入力され、前記処理対象画像データに対して画像処理を行うことで、前記画像処理が施された前記有効画像データである処理後有効画像データと、前記画像処理が施された前記既知画像データである処理後既知画像データとを出力する画像処理回路と、
    前記処理後既知画像データからＣＲＣ値を求めるＣＲＣ演算回路と、
    前記ＣＲＣ値と、前記処理後既知画像データのＣＲＣ期待値とを比較することで、前記画像処理の正誤を判定する判定回路と、
    を含むことを特徴とする回路装置。
  2. 請求項１に記載された回路装置において、
    前記処理対象画像データに対応した画像領域は、前記有効画像データに対応した有効画像領域と、前記有効画像データが表示されない領域である非表示領域とを含み、
    前記既知画像データは、前記非表示領域に追加されていることを特徴とする回路装置。
  3. 請求項２に記載された回路装置において、
    前記非表示領域は、ブランキング期間に対応した領域であることを特徴とする回路装置。
  4. 請求項２に記載された回路装置において、
    前記有効画像領域は、第１～第ｍ有効画像領域（ｍは２以上の整数）に分割され、
    前記非表示領域は、前記第１～第ｍ有効画像領域の間の領域を含むことを特徴とする回路装置。
  5. 請求項１乃至４のいずれか一項に記載された回路装置において、
    前記ＣＲＣ期待値を予め記憶するレジスターを含むことを特徴とする回路装置。
  6. 請求項２乃至４のいずれか一項に記載された回路装置において、
    前記ＣＲＣ期待値は、前記非表示領域に、前記既知画像データと共に追加されていることを特徴とする回路装置。
  7. 請求項１乃至６のいずれか一項に記載された回路装置において、
    前記有効画像データに対して前記既知画像データを追加して、前記処理対象画像データを出力する既知画像追加回路を含むことを特徴とする回路装置。
  8. 請求項１乃至７のいずれか一項に記載された回路装置において、
    前記画像処理回路が出力した処理後画像データから前記処理後既知画像データを除去することで、前記処理後有効画像データを抽出する既知画像除去回路を含むことを特徴とする回路装置。
  9. 請求項１乃至８のいずれか一項に記載された回路装置において、
    前記画像処理回路である第１画像処理回路と、
    第２画像処理回路と、
    を含み、
    前記第１画像処理回路は、
    前記処理対象画像データが入力され、前記処理対象画像データに対して、前記画像処理である第１画像処理を行うことで、前記処理後有効画像データである第１処理後有効画像データと、前記処理後既知画像データである第１処理後既知画像データとを含む第１処理後画像データを出力し、
    前記第２画像処理回路は、
    前記第１処理後画像データに対して第２画像処理を行うことで、前記第２画像処理が施された前記第１処理後有効画像データである第２処理後有効画像データと、前記第２画像処理が施された前記第１処理後既知画像データである第２処理後既知画像データとを含む第２処理後画像データを出力することを特徴とする回路装置。
  10. 請求項９に記載された回路装置において、
    前記ＣＲＣ演算回路であって、前記ＣＲＣ値である第１ＣＲＣ値を演算する第１ＣＲＣ演算回路と、
    前記判定回路であって、前記第１ＣＲＣ値と、前記ＣＲＣ期待値である第１ＣＲＣ期待値とを比較することで、前記第１画像処理の正誤を判定する第１判定回路と、
    前記第２処理後既知画像データから第２ＣＲＣ値を求める第２ＣＲＣ演算回路と、
    前記第２ＣＲＣ値と、前記第２処理後既知画像データの第２ＣＲＣ期待値とを比較することで、前記第２画像処理の正誤を判定する第２判定回路と、
    を含むことを特徴とする回路装置。
  11. 有効画像データを受信する受信回路と、
    前記有効画像データに対して既知画像データを追加して、処理対象画像データを出力する既知画像追加回路と、
    第１～第ｎ画像処理回路（ｎは２以上の整数）と、
    第１～第ｎＣＲＣ演算回路と、
    第１～第ｎ判定回路と、
    既知画像除去回路と、
    送信回路と、
    を含み、
    前記第１～第ｎ画像処理回路の第１画像処理回路は、
    前記処理対象画像データに対して第１画像処理を行うことで、前記第１画像処理が施された前記有効画像データである第１処理後有効画像データと、前記第１画像処理が施された前記既知画像データである第１処理後既知画像データとを含む第１処理後画像データを出力し、
    前記第１～第ｎ画像処理回路の第ｉ画像処理回路（ｉは２以上ｎ以下の整数）は、
    第ｉ－１処理後画像データに対して第ｉ画像処理を行うことで、前記第ｉ画像処理が施された第ｉ－１処理後有効画像データである第ｉ処理後有効画像データと、前記第ｉ画像処理が施された第ｉ－１処理後既知画像データである第ｉ処理後既知画像データとを含む第ｉ処理後画像データを出力し、
    前記第１～第ｎＣＲＣ演算回路の第ｋＣＲＣ演算回路（ｋは１以上ｎ以下の整数）は、
    第ｋ処理後既知画像データから第ｋＣＲＣ値を求め、
    前記第１～第ｎ判定回路の第ｋ判定回路は、
    前記第ｋ処理後既知画像データの第ｋＣＲＣ期待値と、前記第ｋＣＲＣ値とを比較することで、第ｋ画像処理の正誤を判定し、
    前記既知画像除去回路は、
    第ｎ処理後画像データから第ｎ処理後既知画像データを除去することで、第ｎ処理後有効画像データを抽出し、
    前記送信回路は、
    前記既知画像除去回路が抽出した前記第ｎ処理後有効画像データを送信することを特徴とする回路装置。
  12. 請求項１乃至１１のいずれか一項に記載された回路装置を含むことを特徴とする電子機器。
  13. 有効画像データに対して既知画像データが追加された処理対象画像データに対して画像処理を行うことで、前記画像処理が施された前記有効画像データである処理後有効画像データと、前記画像処理が施された前記既知画像データである処理後既知画像データとを出力し、
    前記処理後既知画像データからＣＲＣ値を求め、
    前記ＣＲＣ値と、前記処理後既知画像データのＣＲＣ期待値とを比較することで、前記画像処理の正誤を判定することを特徴とする画像処理方法。
JP2021019425A 2021-02-10 2021-02-10 回路装置、電子機器及び画像処理方法 Pending JP2022122306A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021019425A JP2022122306A (ja) 2021-02-10 2021-02-10 回路装置、電子機器及び画像処理方法
EP22155538.6A EP4044601A1 (en) 2021-02-10 2022-02-08 Circuit device, electronic apparatus, and image processing method
CN202210121246.9A CN114944885B (zh) 2021-02-10 2022-02-09 电路装置、电子设备以及图像处理方法
US17/667,817 US20220270231A1 (en) 2021-02-10 2022-02-09 Circuit Device, Electronic Apparatus, And Image Processing Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021019425A JP2022122306A (ja) 2021-02-10 2021-02-10 回路装置、電子機器及び画像処理方法

Publications (1)

Publication Number Publication Date
JP2022122306A true JP2022122306A (ja) 2022-08-23

Family

ID=80445494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021019425A Pending JP2022122306A (ja) 2021-02-10 2021-02-10 回路装置、電子機器及び画像処理方法

Country Status (4)

Country Link
US (1) US20220270231A1 (ja)
EP (1) EP4044601A1 (ja)
JP (1) JP2022122306A (ja)
CN (1) CN114944885B (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164869A (ja) 2000-11-28 2002-06-07 Matsushita Electric Ind Co Ltd データ処理装置、エラー検出装置及びデータ送信装置
KR100469427B1 (ko) * 2002-06-24 2005-02-02 엘지전자 주식회사 이동통신 시스템의 동영상 재생 방법
CN106559733B (zh) * 2015-09-25 2021-02-12 北京三星通信技术研究有限公司 V2x通信方法及装置
US10778247B2 (en) * 2015-12-15 2020-09-15 Seiko Epson Corporation Circuit device, electro-optical device, electronic apparatus, mobile body, and error detection method
KR102001914B1 (ko) * 2017-09-07 2019-07-19 엘지전자 주식회사 차량 av시스템의 오류 검출 ic
JP2019080291A (ja) * 2017-10-27 2019-05-23 ルネサスエレクトロニクス株式会社 データ処理装置及びデータ処理方法
JP2020027176A (ja) * 2018-08-10 2020-02-20 セイコーエプソン株式会社 回路装置、表示制御システム、電子機器及び移動体
JP2021019425A (ja) 2019-07-19 2021-02-15 トヨタ自動車株式会社 ロータの製造方法

Also Published As

Publication number Publication date
US20220270231A1 (en) 2022-08-25
EP4044601A1 (en) 2022-08-17
CN114944885A (zh) 2022-08-26
CN114944885B (zh) 2023-11-28

Similar Documents

Publication Publication Date Title
US9955150B2 (en) Testing of display subsystems
US10199005B2 (en) Display driving circuit configured to secure sufficient time to stabilize channel amplifiers and display device comprising the same
US8775879B2 (en) Method and apparatus for transmitting data between timing controller and source driver, having bit error rate test function
US10134139B2 (en) Data content integrity in display subsystem for safety critical use cases
US7627799B2 (en) Panel driving circuit that generates panel test pattern and panel test method thereof
KR20170024920A (ko) 디스플레이 구동 회로 및 디스플레이 장치
JP4577154B2 (ja) 検証シミュレータ及び検証シミュレーション方法
JP2010156959A (ja) 表示装置およびその駆動方法
CN110827738B (zh) 电路装置、显示控制系统、电子设备和移动体
CN111243470B (zh) 电路装置、电光装置、电子设备及移动体
US11232726B2 (en) Semiconductor integrated circuit
US9471960B2 (en) Display apparatus and method of controlling the same
US20190197929A1 (en) Driving apparatus of display panel and operation method thereof
US11069270B2 (en) Control circuit, drive circuit, electro-optical device, electronic apparatus including electro-optical device, movable body including electronic apparatus, and error detection method
JP2022122306A (ja) 回路装置、電子機器及び画像処理方法
TWI435090B (zh) 快門眼鏡的測試架構、方法及系統
JP4561533B2 (ja) 検証シミュレータ及び検証シミュレーション方法
CN115131255A (zh) 图像处理电路、电路装置以及电子设备
US11749231B2 (en) Device and method for foveated rendering
CN212570348U (zh) 一种多屏显示检测装置
US20150269909A1 (en) Display drive device, display drive system, integrated circuit device, and display drive method
JP2017111219A (ja) 回路装置、電気光学装置、電子機器、移動体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231215