CN114944885B - 电路装置、电子设备以及图像处理方法 - Google Patents

电路装置、电子设备以及图像处理方法 Download PDF

Info

Publication number
CN114944885B
CN114944885B CN202210121246.9A CN202210121246A CN114944885B CN 114944885 B CN114944885 B CN 114944885B CN 202210121246 A CN202210121246 A CN 202210121246A CN 114944885 B CN114944885 B CN 114944885B
Authority
CN
China
Prior art keywords
image data
circuit
processed
processing
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210121246.9A
Other languages
English (en)
Other versions
CN114944885A (zh
Inventor
S·M·马佐伊
K·A·安纳德
松田秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN114944885A publication Critical patent/CN114944885A/zh
Application granted granted Critical
Publication of CN114944885B publication Critical patent/CN114944885B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/60—Editing figures and text; Combining figures or text
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/11—Region-based segmentation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20021—Dividing image into blocks, subimages or windows

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Probability & Statistics with Applications (AREA)
  • Image Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

提供电路装置、电子设备以及图像处理方法。电路装置包含图像处理电路、CRC运算电路和判定电路。图像处理电路被输入对有效图像数据追加已知图像数据而成的处理对象图像数据，对处理对象图像数据进行图像处理。图像处理电路输出被实施了图像处理的有效图像数据即处理后有效图像数据和被实施了图像处理的已知图像数据即处理后已知图像数据。CRC运算电路根据处理后已知图像数据求出CRC值。判定电路通过将CRC值与处理后已知图像数据的CRC期待值进行比较，判定图像处理的正误。

Description

电路装置、电子设备以及图像处理方法
技术领域
本发明涉及电路装置、电子设备以及图像处理方法等。
背景技术
在数据的发送接收中，已知有使用CRC来检查通信错误的技术。CRC是CyclicRedundancy Check(循环冗余校验)的缩写。在该技术中，接收数据的装置通过将CRC期待值与根据接收数据求出的CRC值进行比较，来检查接收数据相对于发送数据是否发生了错误。例如在专利文献1中公开了这样的技术。
专利文献1：日本特开2002-164869号公报
假设发送和接收的数据是图像数据，并且接收数据的装置是图像处理装置。在该情况下，发送数据的装置将发送图像数据的CRC期待值与该发送图像数据一起发送。接收数据的图像处理装置通过将CRC期待值与根据接收图像数据求出的CRC值进行比较，能够判断接收图像数据相对于发送图像数据的正误。这样的正误判断以在通信的前后装置不使图像数据变化为前提，仅在满足该前提的情况下能够利用。但是，在图像处理装置内的图像处理模块中存在使图像数据变化的图像处理模块，对于这样的图像处理模块输出的数据，存在无法使用利用了CRC的正误判断的课题。
发明内容
本公开的一个方式涉及一种电路装置，该电路装置包含：图像处理电路，其被输入对有效图像数据追加已知图像数据而成的处理对象图像数据，通过对所述处理对象图像数据进行图像处理，输出被实施了所述图像处理的所述有效图像数据即处理后有效图像数据和被实施了所述图像处理的所述已知图像数据即处理后已知图像数据；CRC运算电路，其根据所述处理后已知图像数据求出CRC值；以及判定电路，其通过对所述CRC值和所述处理后已知图像数据的CRC期待值进行比较，判定所述图像处理的正误。
另外，本公开的其他方式涉及一种电路装置，该电路装置包含：接收电路，其接收有效图像数据；已知图像追加电路，其对所述有效图像数据追加已知图像数据，输出处理对象图像数据；第一图像处理电路～第n图像处理电路，其中，n为2以上的整数；第一CRC运算电路～第n CRC运算电路；第一判定电路～第n判定电路；已知图像去除电路；以及发送电路，所述第一图像处理电路～第n图像处理电路的第一图像处理电路通过对所述处理对象图像数据进行第一图像处理，输出包含被实施了所述第一图像处理的所述有效图像数据即第一处理后有效图像数据和被实施了所述第一图像处理的所述已知图像数据即第一处理后已知图像数据的第一处理后图像数据，所述第一图像处理电路～第n图像处理电路的第i图像处理电路通过对第i-1处理后图像数据进行第i图像处理，输出包含被实施了所述第i图像处理的第i-1处理后有效图像数据即第i处理后有效图像数据和被实施了所述第i图像处理的第i-1处理后已知图像数据即第i处理后已知图像数据的第i处理后图像数据，其中，i为2以上n以下的整数，所述第一CRC运算电路～第n CRC运算电路的第k CRC运算电路根据第k处理后已知图像数据求出第k CRC值，其中，k为1以上且n以下的整数，所述第一判定电路～第n判定电路的第k判定电路通过对所述第k处理后已知图像数据的第k CRC期待值和所述第k CRC值进行比较，判定第k图像处理的正误，所述已知图像去除电路通过从第n处理后图像数据去除第n处理后已知图像数据，提取第n处理后有效图像数据，所述发送电路发送所述已知图像去除电路提取出的所述第n处理后有效图像数据。
此外，本公开的另一其他方式涉及一种电子设备，该电子设备包含上述任意一项所述的电路装置。
此外，本公开的另一其他方式涉及一种图像处理方法，通过对针对有效图像数据追加已知图像数据而成的处理对象图像数据进行图像处理，输出被实施了所述图像处理的所述有效图像数据即处理后有效图像数据和被实施了所述图像处理的所述已知图像数据即处理后已知图像数据，根据所述处理后已知图像数据求出CRC值，通过对所述CRC值和所述处理后已知图像数据的CRC期待值进行比较，判定所述图像处理的正误。
附图说明
图1是电路装置的结构例。
图2是说明处理对象图像数据的图。
图3是有效图像数据和已知图像数据的配置的变形例。
图4是电路装置的第一详细结构例。
图5是图像处理方法的流程图。
图6是电路装置的变形结构例。
图7是电路装置的第二详细结构例。
图8是执行软件工具的处理装置的结构例。
图9是电子设备的第一结构例。
图10是电子设备的第二结构例。
标号说明
10：图像处理电路；11：第一图像处理电路；12：第二图像处理电路；13：第三图像处理电路；20：CRC运算电路；21：第一CRC运算电路；22：第二CRC运算电路；23：第三CRC运算电路；30：判定电路；31：第一判定电路；32：第二判定电路；33：第三判定电路；40：寄存器；50：已知图像追加电路；60：已知图像去除电路；70：CRC提取电路；100：电路装置；110：处理电路；120：接收电路；130：发送电路；140：接口电路；300：处理装置；310：处理器；320：存储装置；500：电子设备；510：处理装置；520：电光装置；521：显示控制器；522：驱动器；523：电光面板；530：HUD；531：HUD控制器；532：投影装置；ADR有效图像区域；CC：CRC值；CC1：第一CRC值；CC2：第二CRC值；CC3：第三CRC值；CE：CRC期待值；CE1：第一CRC期待值；CE2：第二CRC期待值；CE3：第三CRC期待值；DTQ：判定信号；DTQ1：第一判定信号；DTQ2：第二判定信号；DTQ3：第三判定信号；IMIN：有效图像数据；IMQ：处理后有效图像数据；KIP：已知图像数据；TGIN：处理对象图像数据；TGQ：处理后图像数据；TGQ1：第一处理后图像数据；TGQ2：第二处理后图像数据；TGQ3：第三处理后图像数据；VDR：非显示区域。
具体实施方式
以下，对本公开的优选实施方式进行详细说明。另外，以下所说明的本实施方式并不是对权利要求书中所记载的内容进行不当限定，在本实施方式中所说明的全部结构并不一定都是必要构成要件。
1.电路装置
图1是电路装置100的结构例。电路装置100包含图像处理电路10、CRC运算电路20、判定电路30和寄存器40。
在对处理装置等输出的图像数据依次进行了多个图像处理之后，显示于显示装置的情况下，将该依次进行的多个图像处理称为图像处理流水线。电路装置100是构成这样的图像处理流水线的1个或多个电路装置之一。电路装置100例如是在半导体基板上集成有多个电路元件的集成电路装置。
向图像处理电路10输入处理对象图像数据TGIN。图2是说明处理对象图像数据TGIN的图。处理对象图像数据TGIN是对有效图像数据IMIN追加了已知图像数据KIP的图像数据。有效图像数据IMIN是由图像处理流水线处理后显示在显示装置上的图像数据。已知图像数据KIP是在本实施方式中为了进行基于CRC的正误判断而预先准备的图像数据，不显示于显示装置。
设处理对象图像数据TGIN的1帧的总像素数为VH×VV，有效图像数据IMIN的像素数为AH×AV。此时，设AH×AV的区域为有效图像区域ADR，VH×VV的区域内且有效图像区域ADR以外的区域为与消隐期间对应的非显示区域VDR。已知图像数据KIP被追加到非显示区域VDR，在图2中标注阴影线来表示。另外，在图2中，对非显示区域VDR的整体追加了已知图像数据KIP，但也可以仅对非显示区域VDR的一部分追加已知图像数据KIP。
VH是水平总像素数，是指包含消隐期间的水平扫描方向的总像素数。水平总像素数也称为虚拟水平分辨率(Virtual Horizontal Resolution)。AH是水平有效像素数，也被称为实际水平分辨率(Actual Horizontal Resolution)。VV是垂直总行数，意味着包含消隐期间的1帧的总行数。垂直总行数也被称为虚拟垂直分辨率(Virtual VerticalResolution)。AV是垂直有效行数，也被称为实际垂直分辨率(Actual VerticalResolution)。另外，消隐期间等期间和像素数能够通过将像素时钟的1个脉冲考虑为1个像素而等效地处理。
在图1中，图像处理电路10对处理对象图像数据TGIN进行使图像的内容变化的图像处理，输出作为其结果的处理后图像数据TGQ。由于对有效图像数据IMIN和已知图像数据KIP双方进行图像处理，因此处理后图像数据TGQ成为对图像处理后的有效图像数据IMIN即处理后有效图像数据追加了图像处理后的已知图像数据KIP即处理后已知图像数据的图像数据。使图像的内容变化的图像处理是指使构成图像数据的像素数据变化的图像处理，不包含变更图像数据的格式等不使像素数据本身变化的处理。使图像的内容变化的图像处理例如是伽马校正处理、FRC处理、OSD处理、缩放处理、白平衡处理、图像合成处理、或者它们中的任意2个以上的处理的组合等。FRC是Frame Rate Control(帧率控制)的缩写。OSD是On-Screen Display(屏幕显示)的缩写。
CRC运算电路20根据处理后图像数据TGQ中的处理后已知图像数据来运算CRC值CC。CRC运算电路20例如根据存在于非显示区域VDR的处理后已知图像数据的整体求出CRC值CC。或者，CRC运算电路20也可以根据非显示区域VDR中的一部分区域中的处理后已知图像数据求出CRC值CC。在该情况下，CRC运算电路20也可以根据1帧中多处区域中的处理后已知图像数据求出多个CRC值CC。例如，CRC运算电路20也可以根据各行的处理后已知图像数据来求出每行的CRC值CC。
寄存器40预先存储有作为CRC值CC的期待值的CRC期待值CE。能够根据图像处理电路10的处理参数等预先模拟处理后已知图像数据成为怎样的图像数据，还能够预先运算根据该处理后已知图像数据求出的CRC期待值CE。这样准备的CRC期待值CE例如从外部的处理装置预先写入寄存器40。
判定电路30通过对CRC值CC与CRC期待值CE进行比较，来判定图像处理电路10中的图像处理的正误。即，判定电路30在CRC值CC与CRC期待值CE一致的情况下，判定为图像处理正常结束，得到了正常的处理后有效图像数据。判定电路30在CRC值CC与CRC期待值CE不一致的情况下，判定为图像处理发生异常，未得到正常的处理后有效图像数据。作为图像处理的异常，例如设想由短路或噪声等引起的数据异常。判定电路30将判定结果作为判定信号DTQ输出。
另外，VH×VV的区域中的有效图像数据IMIN和已知图像数据KIP的配置不限于图2。图3表示变形例的一例。在图3中，有效图像区域在水平扫描方向上被分割为3个区域ADR1、ADR2、ADR3，分别是像素数AH1×AV、AH2×AV、AH3×AV。AH1+AH2+AH3＝AH，例如AH1＝AH2＝AH3，但AH1、AH2和AH3也可以相互不同。区域ADR1、ADR2、ADR3对应于将1帧的有效图像数据分割为3个的有效图像数据IMIN1、IMIN2、IMIN3。区域ADR1与区域ADR2之间、以及区域ADR2与区域ADR3之间成为非显示区域VDR的一部分。在图像处理流水线之后去除已知图像数据时，分割为3个的有效图像数据被连结起来。
通过使用图3那样的配置，容易检测由噪声等引起的暂时性的处理异常。另一方面，对于由短路等引起的非暂时性的处理异常，可以使用图2或图3中的任一个配置。这些图2或图3的配置例如根据设想的处理异常或想要检测的处理异常而预先设定。CRC运算电路20能够基于该设定信息来判断处理后图像数据TGQ的VH×VV的区域中的配置有处理后已知图像数据的非显示区域VDR，根据该非显示区域VDR的处理后已知图像数据来运算CRC值CC。
在以上的本实施方式中，电路装置100包含图像处理电路10、CRC运算电路20和判定电路30。图像处理电路10被输入对有效图像数据IMIN追加了已知图像数据KIP的处理对象图像数据TGIN，对处理对象图像数据TGIN进行图像处理。图像处理电路10输出被实施了图像处理的有效图像数据IMIN即处理后有效图像数据和被实施了图像处理的已知图像数据KIP即处理后已知图像数据。CRC运算电路20根据处理后已知图像数据求出CRC值CC。判定电路30通过将CRC值CC与处理后已知图像数据的CRC期待值CE进行比较，来判定图像处理的正误。
根据本实施方式，即使是使图像的内容变化的图像处理，也能够使用CRC来实施图像处理的正误判定。在图像处理流水线中进行各种图像处理，但对于任意的图像处理电路都能够应用CRC判定。由此，能够检测在图像处理流水线的哪个图像处理电路中发生了异常。另外，由于能够通过图像处理流水线将错误检测方法统一为CRC判定，因此不需要针对各图像处理开发专用的错误检测方法，简化了错误检测方法的开发。
另外，在图1中仅示出了1个图像处理电路10，但也可以在其前级设置其他图像处理电路。在该情况下，前级的图像处理电路输出的处理后图像数据作为处理对象图像数据被输入到图像处理电路10。即，输入到图像处理电路10的已知图像数据也可以是由前级的图像处理电路进行图像处理后的已知图像数据。前级的图像处理的内容以及图像处理电路10进行的图像处理的内容能够通过各个图像处理参数来获知。因此，能够使用后述的软件工具等，预先计算图像处理电路10输出的处理后已知图像数据，能够根据该处理后已知图像数据预先求出CRC期待值。
此外，在本实施方式中，与处理对象图像数据TGIN对应的图像区域包含与有效图像数据IMIN对应的有效图像区域ADR、和作为不显示有效图像数据IMIN的区域的非显示区域VDR。已知图像数据KIP被追加到非显示区域VDR。
由于有效图像数据IMIN根据显示图像而变化，因此无法事先知道处理后有效图像数据的CRC期待值。根据本实施方式，通过对非显示区域VDR追加已知图像数据KIP，能够将与显示图像无关的已知图像数据KIP用于CRC判定。即，能够事先求出处理后已知图像数据的CRC期待值。
另外，与处理对象图像数据TGIN对应的图像区域是指与1帧的量的处理对象图像数据TGIN对应的图像区域，是图2或图3中的VH×VV的区域。如上所述，非显示区域VDR是与消隐期间对应的区域，也能够称为在与处理对象图像数据TGIN对应的图像区域中的有效图像区域ADR以外的区域。另外，图像区域是指设水平扫描方向的像素位置为x、垂直扫描方向的像素位置为y时的xy平面上的区域。像素位置x和y由像素时钟、水平同步信号和垂直同步信号管理。即，基于垂直同步信号来管理帧，基于该帧中的水平同步信号来管理行数即像素位置y，基于各水平扫描期间中的像素时钟的脉冲数来管理像素位置x。
另外，在本实施方式中，非显示区域VDR是与消隐期间对应的区域。
消隐期间是不存在有效图像数据的期间，因此即使在与消隐期间对应的非显示区域VDR中追加了已知图像数据KIP，该已知图像数据KIP也不显示于显示装置。通过使用这样的非显示区域VDR，能够进行使用了已知图像数据KIP的CRC判定。
此外，与消隐期间对应的区域是指有效图像区域ADR以外的区域，例如如图2那样是与前沿期间以及后沿期间对应的区域。但是，与消隐期间对应的区域并不限定于图2，也可以如图3那样除了与前沿期间以及后沿期间对应的区域以外，还包含有效图像区域ADR1～ADR3之间的区域等。
另外，在本实施方式中，有效图像区域也可以被分割为第一～第m有效图像区域ADR1～ADRm。m为2以上的整数。非显示区域也可以包含第一～第m有效图像区域ADR1～ADRm之间的区域。另外，在图3中示出m＝3的例子。
根据本实施方式，在第一～第m有效图像区域ADR1～ADRm之间的区域也追加已知图像数据KIP，CRC运算电路20能够根据该已知图像数据KIP运算CRC值CC。由此，与图2的例子相比，已知图像数据KIP被更分散地配置，因此容易检测噪声等引起的暂时性的错误。
此外，在本实施方式中，电路装置100包含寄存器40。寄存器40预先存储CRC期待值CE。
根据本实施方式，寄存器40能够事先存储通过后述的软件工具等预先求出的CRC期待值CE。并且，判定电路30能够使用该预先存储于寄存器40的CRC期待值CE来执行CRC判定。
2.第一详细结构例
图4是电路装置100的第一详细结构例。电路装置100包含处理电路110、接收电路120、发送电路130和接口电路140。以下，对与图1不同的部分进行说明，适当省略对与图1相同的部分的说明。
处理电路110包含图像处理电路10、CRC运算电路20、判定电路30、寄存器40、已知图像追加电路50和已知图像去除电路60。处理电路110是逻辑电路。例如，处理电路110所包含的各电路也可以由单独的逻辑电路构成。或者，也可以是，处理电路110是DSP等处理器，记述有各电路的功能的程序、指令集存储于未图示的存储器，处理器执行该程序、指令集，由此实现各电路的功能。DSP是Digital Signal Processor(数字信号处理器)的缩写。
接收电路120从电路装置100的外部的处理装置接收有效图像数据IMIN。接收电路120可以是各种通信接口的接收电路，作为一例，是LVDS、DVI、显示端口、GMSL或GVIF等接收电路。LVDS是Low voltage differential signaling(低电压差分信号)的缩写，DVI是Digital Visual Interface(数字视觉接口)的缩写，GMSL是Gigabit Multimedia SerialLink(千兆多媒体串行链路)的缩写，GVIF是Gigabit Video InterFace(千兆视频接口)的缩写。
已知图像追加电路50通过对有效图像数据IMIN追加已知图像数据KIP来生成处理对象图像数据TGIN。已知图像数据KIP从外部的处理装置等经由接收电路120或接口电路140预先写入未图示的存储器，已知图像追加电路50将存储在该存储器中的已知图像数据KIP追加到非显示区域VDR。另外，也可以省略已知图像追加电路50。在该情况下，外部的处理装置将追加了已知图像数据KIP的处理对象图像数据TGIN发送到电路装置100，接收电路120将接收到的处理对象图像数据TGIN输出到图像处理电路10。
已知图像去除电路60通过从处理后图像数据TGQ的非显示区域VDR去除处理后已知图像数据，提取处理后有效图像数据。已知图像去除电路60输出提取出的处理后有效图像数据IMQ。
发送电路130向电路装置100的后级的装置发送处理后有效图像数据IMQ。发送电路130可以是各种通信接口的发送电路，作为一例，是LVDS、DVI、显示端口、GMSL或GVIF等发送电路。
接口电路140进行电路装置100的主装置与电路装置100之间的通信。主装置可以与向电路装置100发送有效图像数据IMIN的处理装置相同，也可以不同。接口电路140从主装置接收CRC期待值CE，并将该CRC期待值CE写入寄存器40。此外，接口电路140将判定电路30使用写入到寄存器40中的CRC期待值CE而判定出的判定信号DTQ输出到主装置。接口电路140可以是各种通信接口的接口电路，作为一例，是I2C或SPI等接口电路。I2C是InterIntegrated Circuit(集成电路总线)的简称，SPI是Serial Peripheral Interface(串行外设接口)的简称。
图5是电路装置100执行的图像处理方法的流程图。图像处理方法包含步骤S1～S6。
在步骤S1中，已知图像追加电路50通过对有效图像数据IMIN追加已知图像数据KIP来生成处理对象图像数据TGIN。在步骤S2中，图像处理电路10对处理对象图像数据TGIN进行图像处理，将其结果作为处理后图像数据TGQ输出。在步骤S3中，CRC运算电路20根据处理对象图像数据TGIN的处理后已知图像数据来运算CRC值CC。此外，在步骤S4中，判定电路30从寄存器40取得CRC期待值CE。在步骤S5中，判定电路30通过比较CRC值CC和CRC期待值CE来判定图像处理的正误。在步骤S6中，已知图像去除电路60从处理后图像数据TGQ中去除处理后已知图像数据，由此提取处理后有效图像数据。此外，在如后述的图7那样电路装置100包含多个图像处理电路的情况下，按照该图像处理电路的数量反复进行图5的步骤S2～S5。
在以上的本实施方式中，电路装置100包含已知图像追加电路50。已知图像追加电路50对有效图像数据IMIN追加已知图像数据KIP，输出处理对象图像数据TGIN。
根据本实施方式，已知图像追加电路50通过对与显示图像对应的有效图像数据IMIN追加与显示图像无关的已知图像数据KIP，能够进行使用了该已知图像数据KIP的CRC判定。
此外，在本实施方式中，电路装置100包含已知图像去除电路60。已知图像去除电路60通过从图像处理电路10输出的处理后图像数据TGQ中去除处理后已知图像数据，提取处理后有效图像数据。
根据本实施方式，通过去除在图像处理流水线后不显示于显示装置的已知图像数据，能够仅将要显示于显示装置的有效图像数据发送到电路装置100的后级的装置。
3.变形结构例
图6是电路装置100的变形结构例。在该变形结构例中，电路装置100包含CRC提取电路70来代替图1的寄存器40。该变形结构例能够应用于图4的第一详细结构例或者后述的图7的第二详细结构例中的任一个。
在图6中，在处理对象图像数据TGIN的非显示区域VDR中，与已知图像数据KIP一起追加了CRC期待值CE。如图4所示，在电路装置100包含已知图像追加电路50的情况下，已知图像追加电路50对有效图像数据IMIN追加已知图像数据KIP和CRC期待值CE。在外部的处理装置向电路装置100发送处理对象图像数据TGIN的情况下，外部的处理装置通过对有效图像数据IMIN追加已知图像数据KIP和CRC期待值CE来生成处理对象图像数据TGIN。
CRC提取电路70从处理对象图像数据TGIN的非显示区域VDR提取CRC期待值CE，并将该CRC期待值CE输出到判定电路30。
另外，在图像处理电路10的前级设置其他图像处理电路的情况下，CRC提取电路70可以从输入到图像处理电路10的处理对象图像数据中提取CRC期待值CE，也可以从包含实施任何图像处理之前的最初的已知图像数据的处理对象图像数据中提取CRC期待值CE。在前者的情况下，考虑到前级的图像处理，在输入到图像处理电路10的时刻将成为正确的CRC期待值CE的数据追加到非显示区域VDR。在后者的情况下，在包含实施任何图像处理之前的最初的已知图像数据的处理对象图像数据中，在非显示区域VDR中追加有CRC期待值CE。
在以上的本实施方式中，CRC期待值CE与已知图像数据KIP一起被追加到非显示区域VDR。
根据本实施方式，不需要在图1的寄存器40中预先存储CRC期待值CE，CRC提取电路70能够从处理对象图像数据TGIN取得CRC期待值CE。例如，也可以是外部的处理装置将CRC期待值与已知图像数据一起追加到处理对象图像数据而发送到电路装置100。在该情况下，省略电路装置100的已知图像追加电路50。
4.第二详细结构例
图7是电路装置100的第二详细结构例。电路装置100包含处理电路110、接收电路120、发送电路130和接口电路140。以下，对与图1或图4不同的部分进行说明，适当省略对与图1或图4相同的部分的说明。
处理电路110包含第一图像处理电路11、第二图像处理电路12、第三图像处理电路13、第一CRC运算电路21、第二CRC运算电路22、第三CRC运算电路23、第一判定电路31、第二判定电路32、第三判定电路33、寄存器40、已知图像追加电路50以及已知图像去除电路60。另外，处理电路110可以包含第一～第n图像处理电路、第一～第n CRC运算电路和第一～第n判定电路。n为2以上的整数。图7示出n＝3的例子。
寄存器40存储有第一CRC期待值CE1、第二CRC期待值CE2和第三CRC期待值CE3。
第一图像处理电路11对处理对象图像数据TGIN进行第一图像处理，将其结果作为第一处理后图像数据TGQ1输出。第一图像处理是使图像的内容变化的图像处理。第一处理后图像数据TGQ1包含对有效图像数据IMIN实施了第一图像处理的结果即第一处理后有效图像数据、和对已知图像数据KIP实施了第一图像处理的结果即第一处理后已知图像数据。
第一CRC运算电路21根据第一处理后已知图像数据来运算第一CRC值CC1。第一判定电路31通过比较第一CRC值CC1与第一CRC期待值CE1，判定第一图像处理的正误，将判定结果作为第一判定信号DTQ1输出。
第二图像处理电路12对第一处理后图像数据TGQ1进行第二图像处理，将其结果作为第二处理后图像数据TGQ2输出。第二图像处理是使图像的内容变化的图像处理。第二图像处理例如可以是种类与第一图像处理不同的图像处理，或者也可以是种类与第一图像处理相同且图像处理参数不同的图像处理。第二处理后图像数据TGQ2包含对第一处理后有效图像数据实施了第二图像处理的结果即第二处理后有效图像数据、和对第一处理后已知图像数据实施了第二图像处理的结果即第二处理后已知图像数据。这样，在第二详细结构例中，前级的第一图像处理电路11输出的第一处理后已知图像数据在接下来的第二图像处理电路12中被用作已知图像数据。第二图像处理电路12通过对该已知图像数据实施第二图像处理而输出第二处理后已知图像数据。
第二CRC运算电路22根据第二处理后已知图像数据来运算第二CRC值CC2。第二判定电路32通过比较第二CRC值CC2与第二CRC期待值CE2，判定第二图像处理的正误，将判定结果作为第二判定信号DTQ2输出。
第三图像处理电路13对第二处理后图像数据TGQ2进行第三图像处理，将其结果作为第三处理后图像数据TGQ3输出。第三图像处理是使图像的内容变化的图像处理。第三图像处理例如可以是种类与第一图像处理或第二图像处理不同的图像处理，或者也可以是种类与第一图像处理或第二图像处理相同且图像处理参数不同的图像处理。第三处理后图像数据TGQ3包含对第二处理后有效图像数据实施了第三图像处理的结果即第三处理后有效图像数据、和对第二处理后已知图像数据实施了第三图像处理的结果即第三处理后已知图像数据。这样，在第二详细结构例中，前级的第二图像处理电路12输出的第二处理后已知图像数据在接下来的第三图像处理电路13中被用作已知图像数据。第三图像处理电路13通过对该已知图像数据实施第三图像处理而输出第三处理后已知图像数据。
第三CRC运算电路23根据第三处理后已知图像数据来运算第三CRC值CC3。第三判定电路33通过比较第三CRC值CC3与第三CRC期待值CE3，判定第三图像处理的正误，并将判定结果作为第三判定信号DTQ3输出。
接口电路140将第一判定信号DTQ1、第二判定信号DTQ2和第三判定信号DTQ3发送到主装置。
在以上的本实施方式中，电路装置100包含接收电路120、已知图像追加电路50、第一～第n图像处理电路、第一～第n CRC运算电路、第一～第n判定电路、已知图像去除电路60和发送电路130。接收电路120接收有效图像数据IMIN。已知图像追加电路50对有效图像数据IMIN追加已知图像数据KIP，输出处理对象图像数据TGIN。第一图像处理电路11通过对处理对象图像数据TGIN进行第一图像处理，输出第一处理后图像数据TGQ1。第一处理后图像数据TGQ1包含被实施了第一图像处理的有效图像数据IMIN即第一处理后有效图像数据和被实施了第一图像处理的已知图像数据KIP即第一处理后已知图像数据。设i为2以上且n以下的整数。第i图像处理电路通过对第i-1处理后图像数据TGQi-1进行第i图像处理，输出第i处理后图像数据TGQi。第i处理后图像数据TGQi包含被实施了第i图像处理的第i-1处理后有效图像数据即第i处理后有效图像数据和被实施了第i图像处理的第i-1处理后已知图像数据即第i处理后已知图像数据。设k为1以上且n以下的整数。第k CRC运算电路根据第k处理后已知图像数据求出第k CRC值CCk。第k判定电路通过对第k处理后已知图像数据的第k CRC期待值CEk与第k CRC值CCk进行比较，来判定第k图像处理的正误。已知图像去除电路60通过从第n处理后图像数据TGQn中去除第n处理后已知图像数据，提取第n处理后有效图像数据。发送电路130发送已知图像去除电路60提取出的第n处理后有效图像数据IMQ。
根据本实施方式，第一～第n图像处理电路包含在图像处理流水线中，对该图像处理流水线上的各图像处理电路进行基于CRC判定的错误检测。由此，能够检测在图像处理流水线的哪个图像处理电路中发生了异常。另外，由于能够在图像处理流水线中将错误检测方法统一为CRC判定，因此不需要针对各图像处理开发专用的错误检测方法，简化了错误检测方法的开发。
5.软件工具
图8是执行用于生成CRC期待值的软件工具的处理装置300的结构例。处理装置300包含处理器310和存储装置320。处理装置300例如是个人计算机等信息处理装置、或者平板型终端等便携式信息处理终端。
存储装置320例如是半导体存储器、硬盘驱动器或光盘驱动器。存储装置320存储已知图像数据KIP、区域参数ARP、第一～第n图像处理参数PAR1～PARn以及软件工具程序STL。区域参数ARP表示配置已知图像数据KIP的非显示区域VDR的位置。第一～第n图像处理参数PAR1～PARn是用于设定第一～第n图像处理的动作或内容等的设定参数。软件工具程序STL是记述有生成CRC期待值的处理的程序。
处理器310是CPU、微型计算机或DSP等。CPU是中央处理单元的缩写，DSP是数字信号处理器的缩写。处理器310通过执行从存储装置320读出的软件工具程序STL，根据已知图像数据KIP求出第一～第n CRC期待值CE1～CEn。例如，在软件工具程序STL中记述有第一～第n图像处理电路以及第一～第n CRC运算电路中的处理内容。处理器310通过执行软件工具程序STL来执行与第一～第n图像处理电路同样的处理，取得第一～第n处理后已知图像数据，执行与第一～第n CRC运算电路同样的处理，运算第一～第n CRC值。处理器310将该第一～第n CRC值作为第一～第nCRC期待值CE1～CEn输出。
6.电子设备
图9是应用电路装置100的电子设备500的第一结构例。电子设备500包含处理装置510和电光装置520。
电光装置520是液晶显示器或EL显示器等。EL是Electro Luminescence(电致发光)的缩写。电子设备500可以是搭载有上述那样的显示器的各种设备，作为一例，是设置于车载集群面板的显示器、个人计算机等信息处理装置、或者平板型终端等便携式信息处理终端。
电光装置520包含显示控制器521、驱动器522和电光面板523。处理装置510是CPU、微型计算机或DSP等，将显示图像的图像数据发送到显示控制器521。显示控制器521对图像数据进行图像处理，将显示控制信号与作为图像处理的结果的图像数据一起输出至驱动器522。显示控制信号例如为垂直同步信号、水平同步信号及像素时钟信号。驱动器522根据接收到的图像数据和显示控制信号而对电光面板523进行驱动。
本实施方式的电路装置100例如能够应用于图9中的显示控制器521。
图10是应用电路装置100的电子设备500的第二结构例。电子设备500包含处理装置510和HUD 530。HUD是Head Up Display(平视显示器)的简称。
HUD 530包含HUD控制器531和投影装置532。处理装置510将显示图像的图像数据发送至HUD控制器531。HUD控制器531对图像数据进行图像处理，将显示控制信号与作为该图像处理的结果的图像数据一起输出到投影装置532。投影装置532例如包含驱动器、液晶显示面板、光源和光学装置。驱动器基于从HUD控制器531接收到的图像数据和显示控制信号使液晶显示面板显示图像。光源向液晶显示面板射出投影光，透过了液晶显示面板的投影光入射到光学装置。光学装置将透过液晶显示面板的投影光投影到屏幕上。屏幕例如是移动体的挡风玻璃，但也可以设置专用的屏幕。移动体是汽车、飞机或船舶等。
本实施方式的电路装置100例如在图10中能够应用于HUD控制器531。
以上说明的本实施方式的电路装置包含图像处理电路、CRC运算电路和判定电路。图像处理电路被输入对有效图像数据追加已知图像数据而成的处理对象图像数据，通过对处理对象图像数据进行图像处理，输出被实施了图像处理的有效图像数据即处理后有效图像数据和被实施了图像处理的已知图像数据即处理后已知图像数据。CRC运算电路根据处理后已知图像数据求出CRC值。判定电路通过将CRC值与处理后已知图像数据的CRC期待值进行比较，来判定图像处理的正误。
根据本实施方式，即使是使图像的内容变化的图像处理，也能够使用CRC来实施图像处理的正误判定。在图像处理流水线中进行各种图像处理，对于任意的图像处理电路都能够应用CRC判定。由此，能够检测在图像处理流水线的哪个图像处理电路中发生了异常。另外，由于能够在图像处理流水线中将错误检测方法统一为CRC判定，因此不需要针对各图像处理开发专用的错误检测方法，简化了错误检测方法的开发。
另外，在本实施方式中，与处理对象图像数据对应的图像区域也可以包含与有效图像数据对应的有效图像区域和不显示有效图像数据的区域即非显示区域。已知图像数据也可以被追加到非显示区域。
根据本实施方式，通过对非显示区域追加已知图像数据，能够将与显示图像无关的已知图像数据用于CRC判定。即，能够事先求出处理后已知图像数据的CRC期待值。
此外，在本实施方式中，非显示区域也可以是与消隐期间对应的区域。
消隐期间是不存在有效图像数据的期间，因此即使在与消隐期间对应的非显示区域中追加了已知图像数据，该已知图像数据也不显示于显示装置。通过使用这样的非显示区域，能够进行使用了已知图像数据的CRC判定。
另外，在本实施方式中，有效图像区域也可以被分割为第一～第m有效图像区域。m为2以上的整数。非显示区域也可以包含第一～第m有效图像区域之间的区域。
根据本实施方式，在第一～第m有效图像区域之间的区域中也追加已知图像数据，CRC运算电路能够根据该已知图像数据来运算CRC值。由此，与有效图像区域未被分割的情况相比，已知图像数据被更分散地配置，因此容易检测噪声等引起的暂时性的错误。
此外，本实施方式的电路装置也可以包含预先存储CRC期待值的寄存器。
根据本实施方式，寄存器能够存储通过后述的软件工具等预先求出的CRC期待值。并且，判定电路能够使用该预先存储在寄存器中的CRC期待值来执行CRC判定。
此外，在本实施方式中，CRC期待值也可以与已知图像数据一起追加到非显示区域。
根据本实施方式，不需要在寄存器中预先存储CRC期待值，能够根据处理对象图像数据取得CRC期待值。
此外，本实施方式的电路装置也可以包含已知图像追加电路。已知图像追加电路也可以对有效图像数据追加已知图像数据，输出处理对象图像数据。
根据本实施方式，已知图像追加电路通过对与显示图像对应的有效图像数据追加与显示图像无关的已知图像数据，能够进行使用了该已知图像数据的CRC判定。
此外，本实施方式的电路装置也可以包含已知图像去除电路。已知图像去除电路也可以通过从图像处理电路输出的处理后图像数据中去除处理后已知图像数据，提取处理后有效图像数据。
根据本实施方式，通过去除在图像处理流水线后不显示于显示装置的已知图像数据，能够仅将要显示于显示装置的有效图像数据发送到电路装置的后级的装置。
此外，本实施方式的电路装置也可以包含作为上述图像处理电路的第一图像处理电路和第二图像处理电路。第一图像处理电路也可以被输入处理对象图像数据，通过对处理对象图像数据进行作为图像处理的第一图像处理，输出包含作为处理后有效图像数据的第一处理后有效图像数据和作为处理后已知图像数据的第一处理后已知图像数据的第一处理后图像数据。第二图像处理电路也可以通过对第一处理后图像数据进行第二图像处理，输出包含被实施了第二图像处理的第一处理后有效图像数据即第二处理后有效图像数据和被实施了第二图像处理的第一处理后已知图像数据即第二处理后已知图像数据的第二处理后图像数据。
此外，本实施方式的电路装置也可以包含作为上述CRC运算电路的第一CRC运算电路、作为上述判定电路的第一判定电路、第二CRC运算电路以及第二判定电路。第一CRC运算电路可以运算作为上述CRC值的第一CRC值。第一判定电路也可以通过比较第一CRC值和作为上述CRC期待值的第一CRC期待值，来判定第一图像处理的正误。第二CRC运算电路也可以根据第二处理后已知图像数据求出第二CRC值。第二判定电路也可以通过对第二CRC值和第二处理后已知图像数据的第二CRC期待值进行比较，来判定第二图像处理的正误。
此外，本实施方式的电路装置也可以包含：接收电路，其接收有效图像数据；已知图像追加电路；第一图像处理电路～第n图像处理电路；第一CRC运算电路～第n CRC运算电路；第一判定电路～第n判定电路；已知图像去除电路；以及发送电路。n为2以上的整数。已知图像追加电路也可以对有效图像数据追加已知图像数据，输出处理对象图像数据。第一～第n图像处理电路中的第一图像处理电路也可以通过对处理对象图像数据进行第一图像处理，输出包含被实施了第一图像处理的有效图像数据即第一处理后有效图像数据和被实施了第一图像处理的已知图像数据即第一处理后已知图像数据的第一处理后图像数据。第一～第n图像处理电路中的第i图像处理电路也可以通过对第i-1处理后图像数据进行第i图像处理，输出包含被实施了第i图像处理的第i-1处理后有效图像数据即第i处理后有效图像数据和被实施了第i图像处理的第i-1处理后已知图像数据即第i处理后已知图像数据的第i处理后图像数据。i为2以上n以下的整数。第一～第n CRC运算电路中的第k CRC运算电路也可以根据第k处理后已知图像数据求出第k CRC值。k为1以上n以下的整数。第一～第n判定电路中的第k判定电路也可以通过比较第k处理后已知图像数据的第k CRC期待值和第k CRC值来判定第k图像处理的正误。已知图像去除电路也可以通过从第n处理后图像数据中去除第n处理后已知图像数据来提取第n处理后有效图像数据。发送电路也可以发送已知图像除去电路提取出的第n处理后有效图像数据。
根据这些实施例，多个图像处理电路被包含在图像处理流水线中，针对图像处理流水线上的每个图像处理电路进行基于CRC判定的错误检测。由此，能够检测在图像处理流水线的哪个图像处理电路中发生了异常。另外，由于能够在图像处理流水线中将错误检测方法统一为CRC判定，因此不需要针对各图像处理开发专用的错误检测方法，简化了错误检测方法的开发。
此外，本实施方式的电子设备包含上述任意一项所述的电路装置。
另外，本实施方式的图像处理方法通过对向有效图像数据追加已知图像数据而成的处理对象图像数据进行图像处理，输出被实施了图像处理的有效图像数据即处理后有效图像数据和被实施了图像处理的已知图像数据即处理后已知图像数据。图像处理方法根据处理后已知图像数据求出CRC值。图像处理方法通过将CRC值与处理后已知图像数据的CRC期待值进行比较，来判定图像处理的正误。
此外，如上述那样对本实施方式详细地进行了说明，但本领域技术人员能够容易地理解，能够进行实质上不脱离本公开的新事项以及效果的多种变形。因此，这样的变形例全部包含在本公开的范围内。例如，在说明书或附图中，至少一次与更广义或同义的不同用语一起记载的用语在说明书或附图的任何位置都能够置换为该不同用语。另外，本实施方式以及变形例的全部组合也包含于本公开的范围。另外，电路装置或电子设备等的结构或动作等、或者图像处理方法的处理步骤等也不限于本实施方式中说明的内容，能够实施各种变形。

Claims (13)

1.一种电路装置，其特征在于，该电路装置包含：
图像处理电路，其被输入对有效图像数据追加已知图像数据而成的处理对象图像数据，所述有效图像数据是经过所述图像处理电路处理后显示在显示装置上的图像数据，所述已知图像数据是为了进行基于CRC的正误判断而预先准备的图像数据，不显示在显示装置上，所述图像处理电路通过对所述处理对象图像数据进行图像处理，输出被实施了所述图像处理的所述有效图像数据即处理后有效图像数据和被实施了所述图像处理的所述已知图像数据即处理后已知图像数据；
CRC运算电路，其根据所述处理后已知图像数据求出CRC值；以及
判定电路，其通过对所述CRC值和所述处理后已知图像数据的CRC期待值进行比较，判定所述图像处理的正误。
2.根据权利要求1所述的电路装置，其特征在于，
与所述处理对象图像数据对应的图像区域包含与所述有效图像数据对应的有效图像区域和不显示所述有效图像数据的区域即非显示区域，
所述已知图像数据被追加到所述非显示区域。
3.根据权利要求2所述的电路装置，其特征在于，
所述非显示区域是与消隐期间对应的区域。
4.根据权利要求2所述的电路装置，其特征在于，
所述有效图像区域被分割为第一有效图像区域～第m有效图像区域，其中，m为2以上的整数，
所述非显示区域包含所述第一有效图像区域～第m有效图像区域之间的区域。
5.根据权利要求1至4中的任一项所述的电路装置，其特征在于，
所述电路装置包含预先存储所述CRC期待值的寄存器。
6.根据权利要求2至4中的任一项所述的电路装置，其特征在于，
所述CRC期待值与所述已知图像数据一起被追加到所述非显示区域。
7.根据权利要求1至4中的任一项所述的电路装置，其特征在于，
所述电路装置包含已知图像追加电路，该已知图像追加电路对所述有效图像数据追加所述已知图像数据，输出所述处理对象图像数据。
8.根据权利要求1至4中的任一项所述的电路装置，其特征在于，
所述电路装置包含已知图像去除电路，该已知图像去除电路通过从所述图像处理电路输出的处理后图像数据去除所述处理后已知图像数据，提取所述处理后有效图像数据。
9.根据权利要求1至4中的任一项所述的电路装置，其特征在于，
所述电路装置包含：
作为所述图像处理电路的第一图像处理电路；以及
第二图像处理电路，
所述第一图像处理电路被输入所述处理对象图像数据，通过对所述处理对象图像数据进行作为所述图像处理的第一图像处理，输出包含作为所述处理后有效图像数据的第一处理后有效图像数据和作为所述处理后已知图像数据的第一处理后已知图像数据的第一处理后图像数据，
所述第二图像处理电路通过对所述第一处理后图像数据进行第二图像处理，输出包含被实施了所述第二图像处理的所述第一处理后有效图像数据即第二处理后有效图像数据和被实施了所述第二图像处理的所述第一处理后已知图像数据即第二处理后已知图像数据的第二处理后图像数据。
10.根据权利要求9所述的电路装置，其特征在于，
所述电路装置包含：
作为所述CRC运算电路的第一CRC运算电路，其运算作为所述CRC值的第一CRC值；
作为所述判定电路的第一判定电路，其通过对所述第一CRC值和作为所述CRC期待值的第一CRC期待值进行比较，判定所述第一图像处理的正误；
第二CRC运算电路，其根据所述第二处理后已知图像数据求出第二CRC值；以及
第二判定电路，其通过对所述第二CRC值和所述第二处理后已知图像数据的第二CRC期待值进行比较，判定所述第二图像处理的正误。
11.一种电路装置，其特征在于，该电路装置包含：
接收电路，其接收有效图像数据，所述有效图像数据是经过图像处理电路处理后显示在显示设备上的图像数据；
已知图像追加电路，其对所述有效图像数据追加已知图像数据，输出处理对象图像数据，所述已知图像数据是为了进行基于CRC的正误判断而预先准备的图像数据，不显示在显示装置上；
第一图像处理电路～第n图像处理电路，其中，n为2以上的整数；
第一CRC运算电路～第n CRC运算电路；
第一判定电路～第n判定电路；
已知图像去除电路；以及
发送电路，
所述第一图像处理电路～第n图像处理电路中的第一图像处理电路通过对所述处理对象图像数据进行第一图像处理，输出包含被实施了所述第一图像处理的所述有效图像数据即第一处理后有效图像数据和被实施了所述第一图像处理的所述已知图像数据即第一处理后已知图像数据的第一处理后图像数据，
所述第一图像处理电路～第n图像处理电路中的第i图像处理电路通过对第i-1处理后图像数据进行第i图像处理，输出包含被实施了所述第i图像处理的第i-1处理后有效图像数据即第i处理后有效图像数据和被实施了所述第i图像处理的第i-1处理后已知图像数据即第i处理后已知图像数据的第i处理后图像数据，其中，i为2以上且n以下的整数，
所述第一CRC运算电路～第n CRC运算电路中的第k CRC运算电路根据第k处理后已知图像数据求出第k CRC值，其中，k为1以上且n以下的整数，
所述第一判定电路～第n判定电路中的第k判定电路通过对所述第k处理后已知图像数据的第k CRC期待值和所述第k CRC值进行比较，判定第k图像处理的正误，
所述已知图像去除电路通过从第n处理后图像数据去除第n处理后已知图像数据，提取第n处理后有效图像数据，
所述发送电路发送所述已知图像去除电路提取出的所述第n处理后有效图像数据。
12.一种电子设备，其特征在于，该电子设备包含权利要求1至11中的任一项所述的电路装置。
13.一种图像处理方法，其特征在于，
通过对针对有效图像数据追加已知图像数据而成的处理对象图像数据进行图像处理，输出被实施了所述图像处理的所述有效图像数据即处理后有效图像数据和被实施了所述图像处理的所述已知图像数据即处理后已知图像数据，所述有效图像数据是经过图像处理电路处理后显示在显示装置上的图像数据，所述已知图像数据是为了进行基于CRC的正误判断而预先准备的图像数据，不显示在显示装置上，
根据所述处理后已知图像数据求出CRC值，
通过对所述CRC值和所述处理后已知图像数据的CRC期待值进行比较，判定所述图像处理的正误。
CN202210121246.9A 2021-02-10 2022-02-09 电路装置、电子设备以及图像处理方法 Active CN114944885B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-019425 2021-02-10
JP2021019425A JP2022122306A (ja) 2021-02-10 2021-02-10 回路装置、電子機器及び画像処理方法

Publications (2)

Publication Number Publication Date
CN114944885A CN114944885A (zh) 2022-08-26
CN114944885B true CN114944885B (zh) 2023-11-28

Family

ID=80445494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210121246.9A Active CN114944885B (zh) 2021-02-10 2022-02-09 电路装置、电子设备以及图像处理方法

Country Status (4)

Country Link
US (1) US20220270231A1 (zh)
EP (1) EP4044601A1 (zh)
JP (1) JP2022122306A (zh)
CN (1) CN114944885B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722851A (zh) * 2002-06-24 2006-01-18 Lg电子株式会社 移动通信系统的错误检测方法
WO2017052078A1 (en) * 2015-09-25 2017-03-30 Samsung Electronics Co., Ltd. V2x communication method and apparatus
CN108369795A (zh) * 2015-12-15 2018-08-03 精工爱普生株式会社 电路装置、电光装置、电子设备、移动体及错误检测方法
EP3477882A1 (en) * 2017-10-27 2019-05-01 Renesas Electronics Corporation Data processing device and data processing method
CN111316247A (zh) * 2017-09-07 2020-06-19 Lg电子株式会社 车辆av系统的错误检测ic

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164869A (ja) 2000-11-28 2002-06-07 Matsushita Electric Ind Co Ltd データ処理装置、エラー検出装置及びデータ送信装置
JP2018198406A (ja) * 2017-05-24 2018-12-13 ルネサスエレクトロニクス株式会社 監視カメラシステムおよび画像処理装置
JP2020027176A (ja) * 2018-08-10 2020-02-20 セイコーエプソン株式会社 回路装置、表示制御システム、電子機器及び移動体
JP2021019425A (ja) 2019-07-19 2021-02-15 トヨタ自動車株式会社 ロータの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722851A (zh) * 2002-06-24 2006-01-18 Lg电子株式会社 移动通信系统的错误检测方法
WO2017052078A1 (en) * 2015-09-25 2017-03-30 Samsung Electronics Co., Ltd. V2x communication method and apparatus
CN108369795A (zh) * 2015-12-15 2018-08-03 精工爱普生株式会社 电路装置、电光装置、电子设备、移动体及错误检测方法
CN111316247A (zh) * 2017-09-07 2020-06-19 Lg电子株式会社 车辆av系统的错误检测ic
EP3477882A1 (en) * 2017-10-27 2019-05-01 Renesas Electronics Corporation Data processing device and data processing method

Also Published As

Publication number Publication date
CN114944885A (zh) 2022-08-26
JP2022122306A (ja) 2022-08-23
US20220270231A1 (en) 2022-08-25
EP4044601A1 (en) 2022-08-17

Similar Documents

Publication Publication Date Title
TWI651702B (zh) 顯示裝置、驅動控制器及驅動方法
US10199005B2 (en) Display driving circuit configured to secure sufficient time to stabilize channel amplifiers and display device comprising the same
US9955150B2 (en) Testing of display subsystems
CN110827738B (zh) 电路装置、显示控制系统、电子设备和移动体
US20160351129A1 (en) Display device
US10778247B2 (en) Circuit device, electro-optical device, electronic apparatus, mobile body, and error detection method
JP4577154B2 (ja) 検証シミュレータ及び検証シミュレーション方法
US11069270B2 (en) Control circuit, drive circuit, electro-optical device, electronic apparatus including electro-optical device, movable body including electronic apparatus, and error detection method
JP2007212433A (ja) 信号処理装置、液晶表示装置及び液晶表示装置のテストシステム
US11232726B2 (en) Semiconductor integrated circuit
US10070018B2 (en) Device for vertical and horizontal synchronization in display system
CN114267306B (zh) 显示装置及其显示控制方法
CN114944885B (zh) 电路装置、电子设备以及图像处理方法
US20190197929A1 (en) Driving apparatus of display panel and operation method thereof
JP4561533B2 (ja) 検証シミュレータ及び検証シミュレーション方法
JP2018072460A (ja) 回路装置、電気光学装置、電子機器、移動体及びエラー検出方法
CN115131255A (zh) 图像处理电路、电路装置以及电子设备
CN111656780B (zh) 半导体装置、显示装置、图形处理器、电子设备、图像处理方法
TW201303316A (zh) 測試架構、方法及系統
US11922898B2 (en) Display device and source driver
EP4439543A1 (en) A display processing device, a data transmission method, and an image data inspection method
KR102714286B1 (ko) 리셋기능을 포함하는 패널구동장치 및 패널구동시스템
US20100091026A1 (en) Detecting method for display device using driving circuit
KR20240141471A (ko) 디스플레이 처리 장치, 디스플레이 구동 장치, 데이터 전송 방법 및 이미지 데이터 검사 방법
JP2018074274A (ja) 回路装置、電気光学装置、電子機器、移動体及びエラー検出方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant