JP2022121424A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2022121424A
JP2022121424A JP2022070003A JP2022070003A JP2022121424A JP 2022121424 A JP2022121424 A JP 2022121424A JP 2022070003 A JP2022070003 A JP 2022070003A JP 2022070003 A JP2022070003 A JP 2022070003A JP 2022121424 A JP2022121424 A JP 2022121424A
Authority
JP
Japan
Prior art keywords
layer
light
display
transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022070003A
Other languages
Japanese (ja)
Other versions
JP7274645B2 (en
Inventor
舜平 山崎
Shunpei Yamazaki
大介 久保田
Daisuke Kubota
広樹 安達
Hiroki Adachi
欣聡 及川
Yoshiaki Oikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022121424A publication Critical patent/JP2022121424A/en
Application granted granted Critical
Publication of JP7274645B2 publication Critical patent/JP7274645B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens

Abstract

PROBLEM TO BE SOLVED: To provide a display device with high visibility.
SOLUTION: A display device includes a first substrate, a second substrate, a first display element, a second display element, and an input device. The first substrate includes a part of the first display element and the second display element. The second substrate includes the input device. The first display element and the second display element are provided between a first surface of the first substrate and a first surface of the second substrate. The first display element has a function of reflecting visible light. The second display element has a function of emitting visible light. A second surface of the second substrate, which is opposite to the first surface, includes an anti-reflection layer.
SELECTED DRAWING: Figure 1
COPYRIGHT: (C)2022,JPO&INPIT

Description

新規性喪失の例外適用申請有り There is an application for exception to loss of novelty

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシ
ン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特
に、本発明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、それら
の駆動方法、またはそれらの作製方法に関する。特に、曲面に表示が可能な表示装置(表
示パネル)に関する。または、曲面に表示が可能な表示装置を備える電子機器、発光装置
、照明装置、またはそれらの作製方法に関する。
The present invention relates to an article, method or method of manufacture. Alternatively, the invention relates to a process, machine, manufacture or composition of matter. In particular, one embodiment of the present invention relates to semiconductor devices, light-emitting devices, display devices, electronic devices, lighting devices, driving methods thereof, or manufacturing methods thereof. In particular, the present invention relates to a display device (display panel) capable of displaying on a curved surface. Alternatively, the present invention relates to an electronic device, a light-emitting device, a lighting device, or a manufacturing method thereof, which includes a display device capable of displaying images on a curved surface.

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態
様である。また、発光装置、表示装置、電子機器、照明装置および電子機器は半導体装置
を有している場合がある。
Note that in this specification and the like, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics. A transistor, a semiconductor circuit, an arithmetic device, a memory device, or the like is one mode of a semiconductor device. Light-emitting devices, display devices, electronic devices, lighting devices, and electronic devices may include semiconductor devices.

近年、スマートフォンやタブレット型端末などの電子機器が広く普及し、屋外で情報通
信を利用する機会が増えている。また、電子機器が備える表示装置の分野においては、限
られた容量のバッテリで長時間の動作が可能な低消費電力技術の開発が競われている。例
えば、酸化物半導体を有するオフ電流の低いトランジスタを画素に用いることで、画像信
号を長時間保持する低消費電力の液晶表示装置が特許文献1に開示されている。
In recent years, electronic devices such as smart phones and tablet terminals have become widely used, and opportunities to use information communication outdoors are increasing. In addition, in the field of display devices provided in electronic devices, there is competition for the development of low power consumption technology that enables long-term operation with a battery of limited capacity. For example, Patent Document 1 discloses a low power consumption liquid crystal display device in which an image signal is held for a long time by using a transistor including an oxide semiconductor with low off-state current for a pixel.

特開2011-141522号公報JP 2011-141522 A

電子機器が備える表示装置には、バックライトを光源とした透過型の液晶素子や自発光
型の有機EL素子などが多く用いられている。これらの表示素子は屋内での視認性は良好
であるが、晴天時の屋外などの強光下では表示面における外光反射が強いため、表示装置
の内部から放たれる光(表示)の視認性が低下する。
2. Description of the Related Art Transmissive liquid crystal elements using a backlight as a light source, self-luminous organic EL elements, and the like are often used in display devices provided in electronic devices. These display elements have good visibility indoors, but under strong light such as outdoors on a clear day, the reflection of external light on the display surface is strong. diminished sexuality.

そのため、強光下では外光の反射を利用した反射型の表示素子を用いることが好ましい
。例えば、反射型の液晶素子を用いた表示装置は、外光強度が強いほど視認性は向上する
。ただし、表示装置の表示面は数%の反射率を有するガラス基板や樹脂基板などが用いら
れるため、外光反射が表示に影響を与える。
Therefore, it is preferable to use a reflective display element that utilizes reflection of external light under strong light. For example, in a display device using a reflective liquid crystal element, visibility improves as the intensity of outside light increases. However, since the display surface of the display device uses a glass substrate or a resin substrate having a reflectance of several percent, reflection of external light affects the display.

また、反射型の表示素子は外光強度の弱い屋内での視認性が十分でない。 In addition, the reflective display element does not have sufficient visibility indoors where the intensity of outside light is weak.

したがって、本発明の一態様では、強光下でも視認性の良好な表示装置を提供すること
を目的の一つとする。または、可視光を発する機能を有する表示素子および可視光を反射
する機能を有する表示素子を備えた表示装置を提供することを目的の一つとする。または
、低消費電力の表示システムを提供することを目的の一つとする。または、新規な表示装
置を提供することを目的の一つとする。または、新規な電子機器を提供することを目的の
一つとする。
Therefore, an object of one embodiment of the present invention is to provide a display device with good visibility even under strong light. Another object is to provide a display device including a display element having a function of emitting visible light and a display element having a function of reflecting visible light. Another object is to provide a display system with low power consumption. Another object is to provide a novel display device. Another object is to provide a novel electronic device.

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様
は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明
細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を
抽出することが可能である。
The description of these problems does not preclude the existence of other problems. One aspect of the present invention does not need to solve all of these problems. Further, problems other than the above are naturally clarified from the description of the specification or the like, and it is possible to extract problems other than the above from the description of the specification or the like.

本発明の一態様は、可視光を発する機能を有する表示装置、可視光を反射する機能を有
する表示装置、または可視光を発する機能および可視光を反射する機能を有する表示装置
に関する。また、当該表示装置を有する電子機器に関する。より詳細には以下の通りであ
る。
One embodiment of the present invention relates to a display device having a function of emitting visible light, a display device having a function of reflecting visible light, or a display device having a function of emitting visible light and a function of reflecting visible light. The present invention also relates to an electronic device having the display device. More details are as follows.

本発明の一態様は、第1の基板と、第2の基板と、第1の表示素子と、第2の表示素子
と、入力装置と、を有する表示装置であって、第1の基板は、第1の表示素子の一部、及
び第2の表示素子を有し、第2の基板は、入力装置を有し、第1の表示素子及び第2の表
示素子は、第1の基板の第1の面と第2の基板の第1の面との間に設けられ、第1の表示
素子は、可視光を反射する機能を有し、第2の表示素子は、可視光を発する機能を有し、
第2の基板の第1の面に対向する第2の面には反射防止層が設けられる、表示装置である
One embodiment of the present invention is a display device including a first substrate, a second substrate, a first display element, a second display element, and an input device, wherein the first substrate , a portion of the first display element, and a second display element, the second substrate having an input device, the first display element and the second display element being a portion of the first substrate. Provided between the first surface and the first surface of the second substrate, the first display element has a function of reflecting visible light, and the second display element has a function of emitting visible light has
The display device includes an antireflection layer provided on a second surface of the second substrate that faces the first surface.

上記態様において、第1の表示素子、及び第2の表示素子は、同一の画素ユニット内に
設けられると好ましい。
In the above aspect, the first display element and the second display element are preferably provided in the same pixel unit.

また、上記態様において、さらに駆動回路を有し、駆動回路は、第1の表示素子、第2
の表示素子、及び入力装置を駆動する機能を有すると好ましい。
Further, in the above aspect, a driver circuit is further provided, and the driver circuit is provided for driving the first display element and the second display element.
and a function to drive the display element and the input device.

また、上記態様において、第1の表示素子は、液晶材料を有し、第2の表示素子は、E
L材料を有し、液晶材料は、二色性色素を有すると好ましい。
Further, in the above aspect, the first display element has a liquid crystal material, and the second display element has an E
It is preferred to have the L material and the liquid crystal material to have a dichroic dye.

また、上記態様において、反射防止層は、凸部を有すると好ましい。 Moreover, in the above aspect, the antireflection layer preferably has a convex portion.

また、上記態様において、第1の表示素子と入力装置との間に、光拡散板、偏光板、ま
たは着色膜の中から選ばれる一つまたは複数を有すると好ましい。
Further, in the above mode, it is preferable to have one or more selected from a light diffusion plate, a polarizing plate, and a colored film between the first display element and the input device.

また、上記態様において、第1の表示素子、及び第2の表示素子は、それぞれ独立に、
チャネルが形成される半導体層に金属酸化物を含むトランジスタと電気的に接続されると
好ましい。
Further, in the above aspect, the first display element and the second display element are each independently
A semiconductor layer in which a channel is formed is preferably electrically connected to a transistor including a metal oxide.

また、本発明の他の一態様は、上記記載のいずれか一つの表示装置と、筐体と、ヒンジ
部と、を有する電子機器であって、筐体及びヒンジ部は、表示装置を収納できる領域を有
する、電子機器である。
Another aspect of the present invention is an electronic device including any one of the display devices described above, a housing, and a hinge, wherein the housing and the hinge can accommodate the display device. It is an electronic device having a region.

なお、本明細書中において、表示素子にコネクター、例えばFPC(Flexible
printed circuit)もしくはTCP(Tape Carrier Pa
ckage)が取り付けられたモジュール、TCPの先にプリント配線板が設けられたモ
ジュール、または表示素子が形成された基板にCOG(Chip On Glass)方
式によりIC(集積回路)が直接実装されたモジュールも表示装置に含む場合がある。
In this specification, a connector such as FPC (Flexible
printed circuit) or TCP (Tape Carrier Pa
ckage), a module with a printed wiring board on top of the TCP, or a module with an IC (integrated circuit) mounted directly on a board with a display element formed by the COG (Chip On Glass) method. It may be included in the display device.

本発明の一態様を用いることで、強光下でも視認性の良好な表示装置を提供することが
できる。または、可視光を発する機能を有する表示素子および可視光を反射する機能を有
する表示素子を備えた表示装置を提供することができる。または、低消費電力の表示シス
テムを提供することができる。または、新規な表示装置を提供することができる。または
、新規な電子機器を提供することができる。
By using one embodiment of the present invention, a display device with good visibility even under strong light can be provided. Alternatively, a display device including a display element having a function of emitting visible light and a display element having a function of reflecting visible light can be provided. Alternatively, a display system with low power consumption can be provided. Alternatively, a novel display device can be provided. Alternatively, a novel electronic device can be provided.

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
Note that the description of these effects does not preclude the existence of other effects. Note that one embodiment of the present invention does not necessarily have all of these effects. Effects other than these are self-evident from the descriptions of the specification, drawings, claims, etc., and it is possible to extract effects other than these from the descriptions of the specification, drawings, claims, etc. is.

表示装置を説明する図。4A and 4B illustrate a display device; 反射防止層を説明する図。The figure explaining an antireflection layer. 表示装置を説明する図。4A and 4B illustrate a display device; タッチセンサの構成を説明する図。4A and 4B are diagrams for explaining a configuration of a touch sensor; FIG. タッチセンサの構成を説明する図。4A and 4B are diagrams for explaining a configuration of a touch sensor; FIG. 駆動回路とFPCの接続例を説明する図。FIG. 4 is a diagram for explaining an example of connection between a driver circuit and an FPC; アイドリングストップ駆動を説明する図。The figure explaining an idling stop drive. 表示装置の作製方法を説明する図。4A and 4B illustrate a method for manufacturing a display device; 表示装置の作製方法を説明する図。4A and 4B illustrate a method for manufacturing a display device; 表示装置の作製方法を説明する図。4A and 4B illustrate a method for manufacturing a display device; 表示装置の作製方法を説明する図。4A and 4B illustrate a method for manufacturing a display device; 表示装置の作製方法を説明する図。4A and 4B illustrate a method for manufacturing a display device; 表示装置の作製方法を説明する図。4A and 4B illustrate a method for manufacturing a display device; 表示装置の作製方法を説明する図。4A and 4B illustrate a method for manufacturing a display device; 表示装置の作製方法を説明する図。4A and 4B illustrate a method for manufacturing a display device; 画素ユニットを説明する図。4A and 4B are diagrams for explaining a pixel unit; FIG. 画素ユニットを説明する図。4A and 4B are diagrams for explaining a pixel unit; FIG. 表示装置の回路を説明する図および画素の上面図。1A and 1B are a diagram illustrating a circuit of a display device and a top view of a pixel; 表示装置の回路を説明する図。4A and 4B illustrate a circuit of a display device; 表示装置の回路を説明する図および画素の上面図。1A and 1B are a diagram illustrating a circuit of a display device and a top view of a pixel; 表示装置の構成を説明する図。4A and 4B illustrate the structure of a display device; 表示装置の構成を説明する図。4A and 4B illustrate the structure of a display device; 金属酸化物の構成の概念図。Schematic diagram of the structure of a metal oxide. 試料のXRDスペクトルの測定結果を説明する図。FIG. 4 is a diagram for explaining measurement results of XRD spectra of samples; 試料のTEM像、および電子線回折パターンを説明する図。4A and 4B are TEM images of samples and diagrams for explaining electron beam diffraction patterns; FIG. 試料のEDXマッピングを説明する図。The figure explaining the EDX mapping of a sample. 液晶素子の動作を説明する図。4A and 4B are diagrams for explaining the operation of a liquid crystal element; トランジスタを説明する図。4A and 4B illustrate a transistor; トランジスタを説明する図。4A and 4B illustrate a transistor; トランジスタを説明する図。4A and 4B illustrate a transistor; トランジスタを説明する図。4A and 4B illustrate a transistor; トランジスタを説明する図。4A and 4B illustrate a transistor; トランジスタを説明する図。4A and 4B illustrate a transistor; トランジスタを説明する図。4A and 4B illustrate a transistor; 表示モジュールの構成例を説明する図。4A and 4B are diagrams for explaining a configuration example of a display module; FIG. 電子機器を説明する図。1A and 1B are diagrams for explaining an electronic device; 電子機器を説明する図。1A and 1B are diagrams for explaining an electronic device; 電子機器を説明する図。1A and 1B are diagrams for explaining an electronic device; 電子機器を説明する図。1A and 1B are diagrams for explaining an electronic device; 電子機器を説明する図。1A and 1B are diagrams for explaining an electronic device;

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に
変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。
Embodiments will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and those skilled in the art will readily understand that various changes can be made in form and detail without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the descriptions of the embodiments shown below.

なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分に
は同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同
様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
In the configuration of the invention described below, the same reference numerals are used in common for the same parts or parts having similar functions in different drawings, and repeated description thereof will be omitted. Moreover, when referring to similar functions, the hatch patterns may be the same and no particular reference numerals may be attached.

なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
In each drawing described in this specification, the size, layer thickness, or region of each configuration is
May be exaggerated for clarity. Therefore, it is not necessarily limited to that scale.

なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避ける
ために付すものであり、数的に限定するものではない。
Note that ordinal numbers such as “first” and “second” in this specification and the like are used to avoid confusion of constituent elements, and are not numerically limited.

(実施の形態1)
本実施の形態では、本発明の一態様の表示装置について、図1乃至図7を参照して説明
する。
(Embodiment 1)
In this embodiment, a display device of one embodiment of the present invention will be described with reference to FIGS.

<1-1.表示装置の構成例1>
本発明の一態様の表示装置は、第1の基板と、第2の基板と、第1の表示素子と、第2
の表示素子と、入力装置と、駆動回路と、を有する。
<1-1. Configuration Example 1 of Display Device>
A display device of one embodiment of the present invention includes a first substrate, a second substrate, a first display element, and a second substrate.
, an input device, and a drive circuit.

第1の表示素子は、可視光を反射する機能を有し、第2の表示素子は、可視光を発する
機能を有する。したがって、強光下では第1の表示素子を動作させ、弱光下では第2の表
示素子を動作させるなど、低消費電力で視認性が良好な表示を行うことができる。
The first display element has a function of reflecting visible light, and the second display element has a function of emitting visible light. Therefore, display with low power consumption and good visibility can be performed by operating the first display element under strong light and operating the second display element under weak light.

第1の表示素子、第2の表示素子および入力装置は、第1の基板の第1面と第2の基板
の第1面との間に設けられる。第2の基板の第1面と対向する第2面には反射防止層が設
けられる。したがって、強光下において、表示面の外光反射を十分に抑えることができ、
さらに視認性を向上させることができる。
A first display element, a second display element and an input device are provided between the first surface of the first substrate and the first surface of the second substrate. An antireflection layer is provided on the second surface of the second substrate, which faces the first surface. Therefore, the external light reflection on the display surface can be sufficiently suppressed under strong light,
Furthermore, visibility can be improved.

図1(A)は、本発明の一態様の表示装置を説明する図である。図1(A)に示す表示
装置10は、第1の基板11と、第2の基板12と、層20と、駆動回路30と、FPC
31と、FPC32を有する。
FIG. 1A illustrates a display device of one embodiment of the present invention. A display device 10 illustrated in FIG. 1A includes a first substrate 11, a second substrate 12, a layer 20, a driver circuit 30, and an FPC.
31 and FPC 32 .

第1の基板11および第2の基板12には、例えばガラス基板を用いることができる。
または、可撓性を有する樹脂基板であってもよい。なお、表示装置10では第2の基板1
2側を表示側(視認側)とするため、少なくとも第2の基板12には透光性を有する材料
を用いる。
A glass substrate, for example, can be used for the first substrate 11 and the second substrate 12 .
Alternatively, a flexible resin substrate may be used. In addition, in the display device 10, the second substrate 1
Since the second side is the display side (visible side), at least the second substrate 12 is made of a material having translucency.

また、第2の基板12の第1面および第2面の両方、または第2面には、反射防止層1
3が設けられる。反射防止層13は、例えば図2(A)乃至(F)に示す構成とすること
ができる。
Moreover, both the first surface and the second surface of the second substrate 12, or on the second surface, the antireflection layer 1
3 is provided. The antireflection layer 13 can have a structure shown in FIGS. 2A to 2F, for example.

図2(A)は、表示装置10の上面である第2の基板12の第2面に透光性を有する誘
電体層13aを設けた例である。誘電体層13aとして適切な厚さの多層の誘電体層を設
けることで、光の干渉効果により反射光を抑えることができる。ガラス基板片面の反射率
は、4乃至5%程度であるが、第2の基板12の第2面に透光性を有する誘電体層13a
を設けることで0.05乃至0.5%程度まで反射率を抑えることができる。
FIG. 2A shows an example in which a light-transmitting dielectric layer 13a is provided on the second surface of the second substrate 12, which is the top surface of the display device 10. FIG. By providing a multilayer dielectric layer having an appropriate thickness as the dielectric layer 13a, it is possible to suppress reflected light due to the light interference effect. The reflectance of one side of the glass substrate is about 4 to 5%, but the second side of the second substrate 12 has a dielectric layer 13a having translucency.
is provided, the reflectance can be suppressed to about 0.05 to 0.5%.

また、図2(B)に示すように、第2の基板12の第1面にも透光性を有する誘電体層
13bを設けることで、ガラス基板の裏面側の反射率を抑えることができる。この場合、
第2の基板12の表裏で反射率を0.1乃至1.0%程度まで抑えることができる。した
がって、外光の映り込みを抑えることができ、表示の視認性を向上させることができる。
Further, as shown in FIG. 2B, by providing a dielectric layer 13b having a light-transmitting property also on the first surface of the second substrate 12, the reflectance on the back side of the glass substrate can be suppressed. . in this case,
The reflectance on the front and back of the second substrate 12 can be suppressed to about 0.1 to 1.0%. Therefore, reflection of external light can be suppressed, and visibility of display can be improved.

または、図2(C)に示すように、微細な突起で形成されるアンチグレアパターン13
cを第2の基板12の第2面に設けてもよい。アンチグレアパターン13cにより反射光
を散乱させることができ、反射の表示素子による表示を見やすくすることができる。また
、指紋などの汚れを付きにくくすることができる。なお、図2(C)では、第2の基板1
2の第2面を加工してアンチグレアパターン13cを設ける例を示しているが、図2(D
)に示すように、アンチグレアパターンが形成されたフィルム13dを第2の基板12の
第2面に貼り付けてもよい。
Alternatively, as shown in FIG. 2C, an anti-glare pattern 13 formed of fine projections
c may be provided on the second surface of the second substrate 12 . Reflected light can be scattered by the anti-glare pattern 13c, and display by the reflective display element can be made easier to see. In addition, dirt such as fingerprints can be made less likely to adhere. In addition, in FIG. 2C, the second substrate 1
2 shows an example in which the second surface of 2 is processed to provide an anti-glare pattern 13c.
), a film 13d having an antiglare pattern formed thereon may be attached to the second surface of the second substrate 12. As shown in FIG.

アンチグレアパターン13cに設けられる微細な突起としては、例えば、シリコンと、
酸素とを含むシリカ粒子などを用いればよい。当該シリカ粒子の粒径としては、1μm以
上100μm以下、好ましくは、3μm以上50μm以下である。
The fine projections provided on the anti-glare pattern 13c include, for example, silicon,
Silica particles containing oxygen may be used. The particle size of the silica particles is 1 μm or more and 100 μm or less, preferably 3 μm or more and 50 μm or less.

また、図2(E)に示すように、アンチグレアパターン13cと誘電体層13bを組み
合わせてもよい。また、図2(F)に示すように、アンチグレアパターンが形成されたフ
ィルム13dと誘電体層13bを組み合わせてもよい。
Alternatively, as shown in FIG. 2E, the anti-glare pattern 13c and the dielectric layer 13b may be combined. Alternatively, as shown in FIG. 2(F), a film 13d having an anti-glare pattern and a dielectric layer 13b may be combined.

再び、図1(A)(B)の説明に戻る。第1の基板11と第2の基板12との間には、
層20が設けられる。層20について、図1(B)を用いて説明する。図1(B)は、図
1(A)に示すX1-X2位置の断面の拡大図に相当する。層20は、素子層21、素子
層22、入力装置25、および接着層26を有する。
Returning to the description of FIGS. 1A and 1B. Between the first substrate 11 and the second substrate 12,
A layer 20 is provided. The layer 20 will be described with reference to FIG. 1(B). FIG. 1(B) corresponds to an enlarged cross-sectional view taken along line X1-X2 shown in FIG. 1(A). Layer 20 includes device layer 21 , device layer 22 , input device 25 and adhesion layer 26 .

素子層21は、FET層21a、LC層21b、LC層21b_LCおよびOLED層
21cを有する。FET層21aは、画素回路を構成するトランジスタ等を有する。LC
層21bは、第1の表示素子の一部を有し、LC層21b_LCは、第1の表示素子の他
部を有する。なお、第1の表示素子は、LC層21b、及びLC層21b_LCによって
構成される。OLED層21cは、第2の表示素子を有する。第1の表示素子および第2
の表示素子は、FET層21aが有するトランジスタと電気的に接続される。
The device layer 21 has an FET layer 21a, an LC layer 21b, an LC layer 21b_LC and an OLED layer 21c. The FET layer 21a has transistors and the like that constitute a pixel circuit. LC
The layer 21b comprises part of the first display element and the LC layer 21b_LC comprises the other part of the first display element. Note that the first display element is composed of the LC layer 21b and the LC layer 21b_LC. The OLED layer 21c has a second display element. the first display element and the second
is electrically connected to a transistor included in the FET layer 21a.

第1の表示素子としては、例えば反射型の液晶素子を用いることができる。また、第2
の表示素子としては、例えば発光素子を用いることができる。反射型の液晶素子は低消費
電力で、晴天時の太陽光下でも視認性の高い表示を行うことができる。発光素子は室内光
下や曇天時の屋外などで視認性の高い表示を行うことができる。
As the first display element, for example, a reflective liquid crystal element can be used. Also, the second
As the display element, for example, a light emitting element can be used. A reflective liquid crystal element consumes less power and can display images with high visibility even under sunlight on a sunny day. The light-emitting element can perform display with high visibility under indoor light or outdoors in cloudy weather.

また、反射型の液晶素子としては、ゲスト・ホスト液晶モードを用いて駆動すると好適
である。ゲスト・ホスト液晶モードを用いることで、偏光板を用いることなく反射型の表
示素子を提供することができる。偏光板を用いないため、液晶装置の表示を明るくするこ
とができる。ただし、本発明の一態様の反射型の液晶素子は、ゲスト・ホスト液晶モード
に限定されず、TN(Twisted Nematic)モード、OCB(Optica
lly Compensated Birefringence)モード、垂直配向(V
A)モードなどの駆動方法を用いて駆動させてもよい。
Further, as a reflective liquid crystal element, it is preferable to drive using a guest-host liquid crystal mode. By using the guest-host liquid crystal mode, a reflective display element can be provided without using a polarizing plate. Since no polarizing plate is used, the display of the liquid crystal device can be brightened. However, the reflective liquid crystal element of one embodiment of the present invention is not limited to the guest-host liquid crystal mode, and may be a TN (Twisted Nematic) mode, an OCB (Optical
fully compensated birefringence) mode, vertical alignment (V
It may be driven using a driving method such as A) mode.

なお、図1(A)(B)に示す構成とすることで、外光の強弱の環境によらず、視認性
の高い表示が行える表示装置を提供することができる。特に、当該表示装置は、強光下で
も視認性が良好であり、低消費電力で動作させることができる。
Note that with the structures shown in FIGS. 1A and 1B, a display device capable of displaying images with high visibility can be provided regardless of the intensity of external light. In particular, the display device has good visibility even under strong light and can be operated with low power consumption.

また、図1(A)(B)に示す表示装置10は、第2の基板12側に反射防止層13、
入力装置25、及び素子層22が設けられる構成である。当該構成とすることで、第2の
基板12を比較的簡易的な工程で作製することができる。したがって、製造コストを低減
することができる。また、第2の基板12を薄膜基板(例えば、0.7mm未満、好まし
くは、0.1mm以上0.5mm以下、さらに好ましくは0.1mm以上0.3mm以下
)とすることで、第2の基板12を薄くする工程、代表的には研磨工程を削減することが
できる。研磨工程を削減することで、表示装置10の歩留まりを高めることができる。
Further, the display device 10 shown in FIGS. 1A and 1B includes an antireflection layer 13 and
It has a configuration in which an input device 25 and an element layer 22 are provided. With this structure, the second substrate 12 can be manufactured through relatively simple steps. Therefore, manufacturing costs can be reduced. Further, by using a thin film substrate (for example, less than 0.7 mm, preferably 0.1 mm or more and 0.5 mm or less, more preferably 0.1 mm or more and 0.3 mm or less) as the second substrate 12, the second substrate 12 A step of thinning the substrate 12, typically a polishing step, can be eliminated. By reducing the polishing process, the yield of the display device 10 can be increased.

入力装置25としては、例えば、静電容量型のタッチセンサを用いることができる。入
力装置25は表示部と重ねて設けられ、表示部をユーザーがタッチする動作を電気信号に
変換して出力する機能を有する。
As the input device 25, for example, a capacitive touch sensor can be used. The input device 25 is provided so as to overlap the display section, and has a function of converting a user's touch operation on the display section into an electric signal and outputting the electric signal.

入力装置25は、第2の基板12の第1面に設けることができる。または、前述した誘
電体層13b上に設けられていてもよい。静電容量型のタッチセンサとしては、配線およ
び電極として透光性導電膜を用いることもできるが、より抵抗が低く大型の表示装置にも
適用可能なメタルメッシュを用いることが好ましい。なお、一般的にメタルは反射率が大
きい材料であるが、酸化処理などを施すことにより暗色にすることができる。したがって
、表示装置を第2の基板側から視認した場合においても、外光の反射による視認性の低下
を抑えることができる。
The input device 25 can be provided on the first surface of the second substrate 12 . Alternatively, it may be provided on the dielectric layer 13b described above. As a capacitive touch sensor, a light-transmitting conductive film can be used as wiring and electrodes, but it is preferable to use a metal mesh that has a lower resistance and can be applied to a large display device. Although metal is generally a material with high reflectance, it can be made darker by subjecting it to an oxidation treatment or the like. Therefore, even when the display device is viewed from the second substrate side, deterioration in visibility due to reflection of external light can be suppressed.

図4は、基板上に設けた静電容量型タッチセンサの一例を示す図であり、一部を拡大し
て図示している。図5(A)は当該タッチセンサの上面図であり、近接センサを有する構
成となっている。図5(B)は図5(A)に示す切断線X3-X4における断面図である
。なお、当該タッチセンサを設ける基板は、図1等に示す第2の基板12とすることがで
きる。
FIG. 4 is a diagram showing an example of a capacitive touch sensor provided on a substrate, with a part thereof being enlarged. FIG. 5A is a top view of the touch sensor, which includes a proximity sensor. FIG. 5B is a cross-sectional view taken along the line X3-X4 shown in FIG. 5A. Note that the substrate provided with the touch sensor can be the second substrate 12 shown in FIG. 1 and the like.

図5(B)に示す絶縁膜501Bは、図1等に示す接着層26に相当する。また、絶縁
膜572は、絶縁膜501Bおよび近接センサ575の間に挟まれる領域を備える。
An insulating film 501B shown in FIG. 5B corresponds to the adhesive layer 26 shown in FIG. 1 and the like. Also, the insulating film 572 has a region sandwiched between the insulating film 501B and the proximity sensor 575 .

近接するものがもたらす静電容量、照度、磁力、電波または圧力等の変化を検知して、
検知した物理量に基づく信号を供給する検知素子を近接センサ575に用いることができ
る。
Detect changes in capacitance, illuminance, magnetic force, radio waves, pressure, etc. caused by nearby objects,
A sensing element that provides a signal based on a sensed physical quantity can be used in the proximity sensor 575 .

例えば、導電膜、光電変換素子、磁気検知素子、圧電素子または共振器等を検知素子に
用いることができる。
For example, a conductive film, a photoelectric conversion element, a magnetic sensing element, a piezoelectric element, a resonator, or the like can be used as the sensing element.

例えば、導電膜に寄生する静電容量に基づいて変化する信号を供給する機能を備える検
知回路を、近接センサ575に用いることができる。制御信号を第1の電極に供給し、供
給された制御信号および静電容量に基づいて変化する第2の電極の電位または電流などを
検知して、検知信号として供給することができる。これにより、大気中において導電膜に
近接する指などを、静電容量の変化を用いて検知できる。
For example, the proximity sensor 575 can be a sensing circuit capable of providing a signal that varies based on the parasitic capacitance of the conductive film. A control signal can be supplied to the first electrode, and the potential or current of the second electrode, which changes based on the supplied control signal and capacitance, can be sensed and supplied as a sensing signal. Accordingly, it is possible to detect a finger or the like that is close to the conductive film in the air by using the change in capacitance.

例えば、第1の電極C1(g)と第2の電極C2(h)と、を近接センサ575に用い
ることができる(図4および図5(A)参照)。なお、第2の電極C2(h)は、第1の
電極C1(g)と重ならない部分を備える。また、gおよびhは1以上の自然数である。
For example, the first electrode C1(g) and the second electrode C2(h) can be used for the proximity sensor 575 (see FIGS. 4 and 5A). Note that the second electrode C2(h) has a portion that does not overlap with the first electrode C1(g). Also, g and h are natural numbers of 1 or more.

具体的には、行方向(図中にRで示す矢印の方向)に延在する制御線CL(g)に電気
的に接続される第1の電極C1(g)と、行方向と交差する列方向(図中にCで示す矢印
の方向)に延在する信号線ML(h)に電気的に接続される第2の電極C2(h)とを、
近接センサ575に用いることができる。
Specifically, a first electrode C1(g) electrically connected to a control line CL(g) extending in the row direction (the direction of an arrow indicated by R in the drawing) and a first electrode C1(g) intersecting the row direction. a second electrode C2(h) electrically connected to the signal line ML(h) extending in the column direction (the direction of the arrow indicated by C in the figure),
It can be used for proximity sensor 575 .

例えば、透光性の領域を画素と重なる領域に具備する導電膜を、第1の電極C1(g)
または第2の電極C2(h)に用いることができる。
For example, a conductive film having a light-transmitting region in a region overlapping with a pixel is formed on the first electrode C1 (g).
Alternatively, it can be used for the second electrode C2(h).

例えば、開口部576を画素と重なる領域に具備する網目状の導電膜を、第1の電極C
1(g)または第2の電極C2(h)に用いることができる。
For example, a mesh-like conductive film having openings 576 in regions overlapping with pixels may be used as the first electrode C.
1(g) or second electrode C2(h).

制御線CL(g)は配線BR(g,h)を備える。制御線CL(g)は、配線BR(g
,h)において信号線ML(h)と交差する(図5(B)参照)。
The control line CL(g) has a wiring BR(g,h). The control line CL(g) is connected to the wiring BR(g
, h) cross the signal line ML(h) (see FIG. 5B).

例えば、積層膜を第1の電極C1(g)、第2の電極C2(h)、制御線CL(g)、
信号線ML(h)、および配線BR(g,h)に用いることができる。例えば、導電膜C
L(g)Aを暗色膜CL(g)Bおよび画素の間に挟むように、導電膜CL(g)Aおよ
び暗色膜CL(g)Bを積層した積層膜を用いることができる。
For example, the laminated film is formed of a first electrode C1(g), a second electrode C2(h), a control line CL(g),
It can be used for the signal line ML(h) and the wiring BR(g, h). For example, the conductive film C
A laminated film in which a conductive film CL(g)A and a dark film CL(g)B are laminated such that L(g)A is sandwiched between the dark film CL(g)B and the pixel can be used.

ここで、可視光に対する反射率が導電膜CL(g)Aより低い膜を、暗色膜CL(g)
Bに用いることが好ましい。
Here, a film having a lower reflectance to visible light than the conductive film CL(g)A is referred to as a dark film CL(g).
B is preferred.

また、配線BR(g,h)には、導電膜BR(g,h)Aおよび暗色膜BR(g,h)
Bを積層した積層膜を用いることができる。可視光に対する反射率が導電膜BR(g,h
)Aより低い膜を、暗色膜BR(g,h)Bに用いることが好ましい。
In addition, a conductive film BR(g, h)A and a dark film BR(g, h) are connected to the wiring BR(g, h).
A laminated film in which B is laminated can be used. The reflectance for visible light is the conductive film BR (g, h
) A is preferably used for the dark film BR(g,h)B.

これにより、第1の電極C1(g)、第2の電極C2(h)、制御線CL(g)、信号
線ML(h)、配線BR(g,h)による可視光の反射を弱めることができる。その結果
、表示部の表示を際立たせ、良好な表示をすることができる。
Thereby, the reflection of visible light from the first electrode C1(g), the second electrode C2(h), the control line CL(g), the signal line ML(h), and the wiring BR(g, h) can be weakened. can be done. As a result, the display on the display section can be highlighted and a good display can be obtained.

例えば、導電膜CL(g)Aおよび導電膜BR(g,h)Aとしては、以下に示す材料
を用いることができる。
For example, the following materials can be used for the conductive film CL(g)A and the conductive film BR(g,h)A.

酸化銅を含む膜、塩化銅、塩化テルルまたは酸化ニッケルを含む膜などを暗色膜CL(
g)Bおよび暗色膜BR(g,h)Bに用いることができる。また、暗色膜CL(g)B
および暗色膜BR(g,h)Bは、Ag粒子、Agファイバー、Cu粒子等の金属微粒子
、カーボンナノチューブ(CNT)、グラフェン等のナノ炭素粒子、またはPEDOT、
ポリアニリン、ポリピロールなどの導電性高分子などを用いて形成してもよい。
A film containing copper oxide, a film containing copper chloride, tellurium chloride, or nickel oxide is treated as a dark film CL (
g) Can be used for B and dark film BR(g,h)B. Also, the dark film CL(g)B
and the dark film BR(g,h)B is composed of Ag particles, Ag fibers, metal fine particles such as Cu particles, carbon nanotubes (CNT), nano carbon particles such as graphene, or PEDOT,
It may be formed using a conductive polymer such as polyaniline or polypyrrole.

また、近接センサ575は、配線BR(g,h)および信号線ML(h)の間に絶縁膜
571を備える。これにより、配線BR(g,h)と信号線ML(h)の短絡を防ぐこと
ができる。
The proximity sensor 575 also includes an insulating film 571 between the wiring BR(g,h) and the signal line ML(h). This can prevent a short circuit between the wiring BR(g,h) and the signal line ML(h).

再び、図1(A)(B)の説明に戻る。入力装置25は、第1の表示素子および第2の
表示素子と重なる構成とする。入力装置25は、トランジスタ、第1の表示素子および第
2の表示素子の製造工程とは別工程で作製することができるため、それぞれの要素の歩留
りを向上させることができる。
Returning to the description of FIGS. 1A and 1B. The input device 25 is configured to overlap the first display element and the second display element. Since the input device 25 can be manufactured in processes different from those of the transistor, the first display element, and the second display element, the yield of each element can be improved.

駆動回路30は、第1の表示素子および第2の表示素子に画像データを供給するソース
ドライバとしての機能を有するほか、入力装置25を制御する機能を有していてもよい。
駆動回路30は、例えばシリコンウエハを用いて形成したICチップを実装して設けるこ
とができる。または、第1の基板11上に設けたトランジスタで駆動回路30を形成して
もよい。
The drive circuit 30 may have a function of controlling the input device 25 in addition to functioning as a source driver for supplying image data to the first display element and the second display element.
The drive circuit 30 can be provided by mounting an IC chip formed using a silicon wafer, for example. Alternatively, the driver circuit 30 may be formed using transistors provided over the first substrate 11 .

なお、図1(A)(B)では、駆動回路30として、ベアチップをCOGで実装する形
態を図示しているが、TCPまたはCOF(Chip on Film)を用いて設けて
もよい。
1(A) and 1(B) illustrate a form in which a bare chip is mounted by COG as the drive circuit 30, but it may be provided by using TCP or COF (Chip on Film).

駆動回路30はFPC31を介して画像データを供給する回路等と電気的に接続される
。また、入力装置25はFPC32を介して駆動回路30と電気的に接続される。
The driving circuit 30 is electrically connected through the FPC 31 to a circuit for supplying image data and the like. Also, the input device 25 is electrically connected to the drive circuit 30 via the FPC 32 .

図6(A)乃至(D)は、駆動回路30、FPC31およびFPC32の電気的な接続
を説明する図である。
FIGS. 6A to 6D are diagrams for explaining electrical connections among the drive circuit 30, FPC 31 and FPC 32. FIG.

図6(A)は、駆動回路30が、第1の表示素子および第2の表示素子に画像データを
供給するソースドライバとしての機能および入力装置25を制御する機能を有する場合の
例である。このとき、駆動回路30は、配線33aを介してFPC31と電気的に接続す
ることができる。また、駆動回路30は、配線33bを介してFPC32と電気的に接続
することができる。
FIG. 6A shows an example in which the drive circuit 30 has a function as a source driver for supplying image data to the first display element and the second display element and a function for controlling the input device 25. FIG. At this time, the drive circuit 30 can be electrically connected to the FPC 31 through the wiring 33a. Also, the drive circuit 30 can be electrically connected to the FPC 32 via the wiring 33b.

図6(B)は、駆動回路30が二つに分割された場合の例である。ここで、駆動回路3
0aは、第1の表示素子および第2の表示素子に画像データを供給するソースドライバと
しての機能を有する。また、駆動回路30bは入力装置25を制御する機能を有する。こ
のとき、駆動回路30aは、配線33aを介して、FPC31と電気的に接続することが
できる。また、駆動回路30bは、配線33bを介して、FPC32と電気的に接続する
ことができる。
FIG. 6B shows an example in which the drive circuit 30 is divided into two. Here, drive circuit 3
0a functions as a source driver that supplies image data to the first display element and the second display element. Further, the drive circuit 30b has a function of controlling the input device 25. FIG. At this time, the drive circuit 30a can be electrically connected to the FPC 31 through the wiring 33a. Also, the drive circuit 30b can be electrically connected to the FPC 32 via the wiring 33b.

なお、図6(C)に示すように、駆動回路30aおよび駆動回路30bは、配線33c
を介して電気的に接続されていてもよい。また、図6(D)に示すように、FPC31お
よびFPC32は、配線33dを介して電気的に接続されていてもよい。このような構成
とすることで、電源電圧や信号を供給するための配線を削減することができる。
Note that, as shown in FIG. 6C, the driving circuit 30a and the driving circuit 30b are connected to a wiring 33c.
may be electrically connected via Also, as shown in FIG. 6D, the FPC 31 and the FPC 32 may be electrically connected via a wiring 33d. With such a structure, wiring for supplying power supply voltage and signals can be reduced.

再び、図1(A)(B)の説明に戻る。FET層21aに設けられるトランジスタには
、金属酸化物をチャネル領域に有するトランジスタ(以下、OSトランジスタ)を用いる
ことが好ましい。OSトランジスタは極めてオフ電流が小さく、画像データとして書き込
んだ電位を長時間保持することが可能となる。したがって、複数のフレーム期間において
、新たに画像データを書き込むことなく画像表示が維持できる、所謂アイドリングストッ
プ駆動が可能となる。
Returning to the description of FIGS. 1A and 1B. A transistor including a metal oxide in a channel region (hereinafter referred to as an OS transistor) is preferably used as the transistor provided in the FET layer 21a. An OS transistor has extremely low off-state current and can hold a potential written as image data for a long time. Therefore, so-called idling stop driving, in which image display can be maintained without newly writing image data in a plurality of frame periods, is possible.

アイドリングストップ駆動では、画素に書き込んだ画像データを2フレーム以上に亘り
保持することができる。これにより、画像データの書き換え頻度を少なくすることができ
るため、消費電力を低減することができる。
In idling stop driving, image data written in pixels can be held for two frames or more. As a result, the frequency of rewriting image data can be reduced, and power consumption can be reduced.

第1の表示素子として用いることのできる反射型の液晶素子は、バックライトを必要と
しないため、画素部の消費電力は回路動作の消費電力と等しくなる。したがって、第1の
表示素子を有する画素をアイドリングストップ駆動することが特に好ましく、画素部の消
費電力は書き換え頻度に比例して低減することができる。
Since a reflective liquid crystal element that can be used as the first display element does not require a backlight, the power consumption of the pixel portion is equal to the power consumption of circuit operation. Therefore, it is particularly preferable to drive the pixel having the first display element in idling stop mode, and the power consumption of the pixel portion can be reduced in proportion to the frequency of rewriting.

上述したアイドリングストップ駆動の一例について、図7(A)乃至(C)を用いて説
明する。
An example of the idling stop driving described above will be described with reference to FIGS.

図7(A)は、液晶素子35および画素回路36で構成される画素の回路図を図示して
いる。図7(A)では、信号線SLおよびゲート線GLに接続されたトランジスタM1、
容量素子CsLCおよび液晶素子LCを図示している。
FIG. 7A shows a circuit diagram of a pixel composed of a liquid crystal element 35 and a pixel circuit 36. FIG. In FIG. 7A, the transistor M1 connected to the signal line SL and the gate line GL,
A capacitive element Cs LC and a liquid crystal element LC are shown.

図7(B)は、アイドリングストップ駆動ではない通常駆動モードにおいて、信号線S
Lおよびゲート線GLにそれぞれ与える信号の波形を示すタイミングチャートである。通
常駆動モードでは、通常のフレーム周波数(例えば60Hz)で動作させることができる
FIG. 7B shows the signal line S in the normal drive mode that is not the idling stop drive.
4 is a timing chart showing waveforms of signals respectively applied to L and gate lines GL; In normal drive mode, it can be operated at a normal frame frequency (eg, 60 Hz).

当該フレーム周波数における連続するフレームの各期間をT、T、Tとしたとき
、各フレーム期間でゲート線に走査信号を与え、信号線のデータDを画素に書き込む動
作を行う。この動作は、T、T、Tで同じデータDを書き込む場合であっても、
異なるデータを書き込む場合であっても同じである。
Assuming that the periods of successive frames at the frame frequency are T1, T2 , and T3, scanning signals are applied to the gate lines in each frame period, and the operation of writing the data D1 of the signal line to the pixels is performed. This operation is even when writing the same data D 1 in T 1 , T 2 and T 3 .
The same is true even when writing different data.

図7(C)は、アイドリングストップ駆動において、信号線SLおよびゲート線GLに
それぞれ与える信号の波形を示すタイミングチャートである。アイドリングストップ駆動
では、低速のフレーム周波数(例えば1Hz)で動作させることができる。
FIG. 7C is a timing chart showing waveforms of signals respectively applied to the signal line SL and the gate line GL in idling stop driving. The idling stop drive can be operated at a low frame frequency (eg, 1 Hz).

図7(C)では、当該フレーム周波数におけるフレーム期間をT、その中でデータを
書き込む期間をT、データを保持する期間をTRETで表している。アイドリングスト
ップ駆動は、期間Tでゲート線に走査信号を与え、信号線のデータDを画素に書き込
み、期間TRETでゲート線をローレベルの電圧に固定し、トランジスタM1を非導通状
態として一旦書き込んだデータDを画素に保持させる動作を行う。
In FIG. 7C, the frame period at the frame frequency is T 1 , the data writing period is T W , and the data holding period is T RET . In the idling stop driving, a scanning signal is applied to the gate line during the period TW, the data D1 of the signal line is written in the pixel, and the gate line is fixed at a low level voltage during the period TRET , and the transistor M1 is turned off. An operation of holding the once written data D1 in the pixel is performed.

ここで、トランジスタM1としてOSトランジスタを用いることで、その低いオフ電流
によってデータDを長時間保持することが可能となる。また、図7(A)乃至(C)で
は液晶素子LCを用いた例を示したが、有機EL素子などの発光素子を用いても、同様に
アイドリングストップ駆動は可能である。
Here, by using an OS transistor as the transistor M1, the data D1 can be held for a long time due to its low off-state current. Also, although FIGS. 7A to 7C show an example using the liquid crystal element LC, the idling stop driving can be similarly performed by using a light emitting element such as an organic EL element.

なお、図7(A)に示す回路図において、液晶素子LCはデータDのリークパスとな
る。したがって、適切にアイドリングストップ駆動を行うには、液晶素子LCの抵抗率を
1.0×1014Ω・cm以上とすることが好ましい。
Note that in the circuit diagram shown in FIG. 7A, the liquid crystal element LC is a leak path for the data D1. Therefore, it is preferable that the resistivity of the liquid crystal element LC is set to 1.0×10 14 Ω·cm or more in order to perform idling stop driving appropriately.

上述したトランジスタに用いる金属酸化物としては、例えば、後述するCAC-OS(
Cloud-Aligned Composite-Oxide Semiconduc
tor)などを用いることができる。
Examples of metal oxides used in the above-described transistors include CAC-OS (
Cloud-Aligned Composite-Oxide Semiconductor
tor) and the like can be used.

特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。
シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると
、トランジスタのオフ状態における電流を低減することができる。
In particular, it is preferable to use an oxide semiconductor having a wider bandgap than silicon.
A semiconductor material with a wider bandgap and lower carrier density than silicon can reduce the current in the off-state of a transistor.

また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に
亘って保持することが可能である。このようなトランジスタを画素に適用することで、各
表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。そ
の結果、極めて消費電力の低減された電子機器を実現できる。
In addition, due to the low off-state current, charge accumulated in the capacitor through the transistor can be held for a long time. By applying such a transistor to a pixel, it is possible to stop the driving circuit while maintaining the gradation of an image displayed in each display region. As a result, an electronic device with extremely low power consumption can be realized.

また、上述した画素や、当該画素を駆動する回路に用いられるトランジスタなどの半導
体装置には、多結晶半導体を用いてもよい。例えば、多結晶シリコンなどを用いることが
好ましい。多結晶シリコンは単結晶シリコンに比べて低温で形成でき、かつアモルファス
シリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を
画素に適用することで画素の開口率を向上させることができる。また極めて多くの画素を
有する場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成する
ことが可能となり、電子機器を構成する部品数を低減することができる。
Further, a polycrystalline semiconductor may be used for the above-described pixel and a semiconductor device such as a transistor used in a circuit for driving the pixel. For example, it is preferable to use polycrystalline silicon or the like. Polycrystalline silicon can be formed at a lower temperature than monocrystalline silicon, and has higher field effect mobility and higher reliability than amorphous silicon. By applying such a polycrystalline semiconductor to a pixel, the aperture ratio of the pixel can be improved. Moreover, even when an extremely large number of pixels are provided, the gate driver circuit and the source driver circuit can be formed on the same substrate as the pixels, so that the number of parts constituting the electronic device can be reduced.

以上の構成を用いることで、外光の強弱の環境によらず、視認性の高い表示が行える表
示装置を提供することができる。特に、当該表示装置は、強光下でも視認性が良好であり
、低消費電力で動作させることができる利点を有する。
By using the above structure, it is possible to provide a display device capable of displaying images with high visibility regardless of the intensity of external light. In particular, the display device has favorable visibility even under strong light and can operate with low power consumption.

<1-2.表示装置の構成例2>
また、図1(A)(B)に示す表示装置10においては、第1の基板11と第2の基板
12との間に設けられる層20の一態様について例示したが、これに限定されない。例え
ば、層20を図3に示す構成としてもよい。
<1-2. Configuration Example 2 of Display Device>
In addition, in the display device 10 shown in FIGS. 1A and 1B, one mode of the layer 20 provided between the first substrate 11 and the second substrate 12 is illustrated, but the present invention is not limited to this. For example, layer 20 may be configured as shown in FIG.

図3は、図1(B)に示す拡大図と異なる、図1(A)に示すX1-X2位置の断面の
拡大図に相当する。
FIG. 3 corresponds to an enlarged cross-sectional view taken along line X1-X2 shown in FIG. 1(A), which is different from the enlarged view shown in FIG. 1(B).

図3に示す層20は、素子層21、素子層22、光拡散板23、入力装置25、及び接
着層26、26aを有する。なお、図1(B)に示す層20の構成と、光拡散板23と、
入力装置25と、接着層26aの構成が異なる。それ以外の構成については、図1(B)
に示す構成と同様であり、同様の効果を奏する。
The layer 20 shown in FIG. 3 has an element layer 21, an element layer 22, a light diffusion plate 23, an input device 25, and adhesive layers 26 and 26a. Note that the structure of the layer 20 shown in FIG. 1B, the light diffusion plate 23,
The configuration of the input device 25 is different from that of the adhesive layer 26a. For other configurations, see Fig. 1(B).
is the same as the configuration shown in , and the same effect is achieved.

光拡散板23は、液晶素子の反射電極で反射した光を拡散する機能を有する。当該機能
により、反射型の液晶素子でも自然な発色を行うことができる。また、白紙に近い白色を
表示させることができる。
The light diffusion plate 23 has a function of diffusing light reflected by the reflective electrode of the liquid crystal element. This function enables natural color development even in a reflective liquid crystal element. In addition, it is possible to display a white color close to white paper.

また、図3に示す入力装置25は、入力装置25aと、偏光板25bと、を有する。入
力装置25aとしては、先に示す入力装置25と同様の構成とすることができる。
Further, the input device 25 shown in FIG. 3 has an input device 25a and a polarizing plate 25b. The input device 25a may have the same configuration as the input device 25 described above.

偏光板25bとしては、例えば円偏光板を用いることができる。円偏光板および液晶に
よる偏向角の変化を利用することによって、反射光を利用した表示を行うことができる。
A circularly polarizing plate, for example, can be used as the polarizing plate 25b. Display using reflected light can be performed by using a circularly polarizing plate and a change in deflection angle by the liquid crystal.

なお、偏光板25bが設けられる位置については、図3に示す構成に限定されない。例
えば、入力装置25aと光拡散板23との間、または光拡散板23と素子層22との間に
設ける構成としてもよい。
Note that the position where the polarizing plate 25b is provided is not limited to the configuration shown in FIG. For example, it may be provided between the input device 25 a and the light diffusion plate 23 or between the light diffusion plate 23 and the element layer 22 .

接着層26aは、接着層26と同様の構成とすればよい。 The adhesive layer 26 a may have the same configuration as the adhesive layer 26 .

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.

(実施の形態2)
本実施の形態では、本発明の一態様の表示装置が有する入力装置の作製方法について、
図8乃至図15を参照して説明する。なお、ここでは、入力装置として静電容量式のタッ
チセンサを適用する場合について説明する。
(Embodiment 2)
In this embodiment, a method for manufacturing an input device included in a display device of one embodiment of the present invention is described.
Description will be made with reference to FIGS. 8 to 15. FIG. Here, a case where a capacitive touch sensor is applied as an input device will be described.

<2-1.作製方法1>
まず、図8乃至図11を用いて、本発明の一態様の作製方法の一例について説明を行う
<2-1. Production method 1>
First, an example of a manufacturing method of one embodiment of the present invention is described with reference to FIGS.

最初に、基板161を準備する。基板161は、比較的平坦な表面を有すると好ましい
。基板161としては、ガラス基板または樹脂基板のほか、金属基板、セラミック基板な
どの非透光性の基板を用いることもできる。次に、基板161上に、剥離層162、被剥
離層163および絶縁層164を積層する(図8(A)参照)。
First, substrate 161 is prepared. Substrate 161 preferably has a relatively flat surface. As the substrate 161, in addition to a glass substrate or a resin substrate, a non-light-transmitting substrate such as a metal substrate or a ceramic substrate can be used. Next, a separation layer 162, a layer to be separated 163, and an insulating layer 164 are stacked over the substrate 161 (see FIG. 8A).

剥離層162と被剥離層163は、これらの界面で剥離可能な組み合わせの材料を用い
る。剥離層162としては金属または金属酸化物を用い、被剥離層163としてはポリイ
ミドなどの樹脂材料を用いることが好ましい。両者の密着性を変化させることで剥離可能
な構成とすることができる。
For the peeling layer 162 and the layer to be peeled 163, a combination of materials that can be peeled at their interface is used. It is preferable to use a metal or a metal oxide as the peeling layer 162 and use a resin material such as polyimide as the layer 163 to be peeled. By changing the adhesiveness between the two, it is possible to make a configuration in which they can be peeled off.

剥離層162に用いることのできる材料としては、例えば、チタン、モリブデン、アル
ミニウム、タングステン、タンタルなどの各種金属、または合金を用いることができる。
Examples of materials that can be used for the release layer 162 include various metals such as titanium, molybdenum, aluminum, tungsten, and tantalum, or alloys.

また、剥離層162に用いることのできる材料としては、各種金属の酸化物を用いるこ
とができる。例えば、酸化チタン、酸化モリブデン、酸化アルミニウム、酸化タングステ
ン、インジウム錫酸化物、インジウム亜鉛酸化物、In-Ga-Zn酸化物等が挙げられ
る。特に、剥離層162としては、チタンまたは酸化チタンを用いると好適である。
As a material that can be used for the separation layer 162, oxides of various metals can be used. Examples include titanium oxide, molybdenum oxide, aluminum oxide, tungsten oxide, indium tin oxide, indium zinc oxide, and In--Ga--Zn oxide. In particular, it is preferable to use titanium or titanium oxide as the separation layer 162 .

または、剥離層162としてタングステンなどの金属を用い、被剥離層163として酸
化シリコンなどの酸化物を用いる。このとき、金属の表面が酸化物との接触により酸化さ
れ、該金属の酸化物(例えば酸化タングステン)が形成される。なお、被剥離層163を
形成した後に熱処理を施し、酸化反応を促進させてもよい。ここで、剥離層162を物理
的に剥離する外力を加えることにより、剥離層162と被剥離層163との界面で剥離を
行うことができる。
Alternatively, a metal such as tungsten is used as the separation layer 162 and an oxide such as silicon oxide is used as the layer 163 to be separated. At this time, the surface of the metal is oxidized by contact with the oxide to form an oxide of the metal (eg, tungsten oxide). Note that heat treatment may be performed after the layer 163 to be peeled is formed to accelerate the oxidation reaction. Here, by applying an external force that physically separates the separation layer 162 , separation can be performed at the interface between the separation layer 162 and the layer to be separated 163 .

本実施の形態では、剥離層162として酸化チタン、被剥離層163としてポリイミド
を用いる。なお、被剥離層163の厚さとしては、好ましくは10μm以下、さらに好ま
しくは0.1μm以上5μm以下、さらに好ましくは0.5μm以上3μm以下である。
被剥離層163の厚さを上記範囲とすることで、剥離層162と、被剥離層163との界
面で分離したのち、被剥離層163を好適に除去することができる。なお、当該除去とし
ては、例えば、酸素プラズマ処理、または薬液によるウェットエッチング処理などが挙げ
られる。
In this embodiment mode, titanium oxide is used as the separation layer 162 and polyimide is used as the layer 163 to be separated. The thickness of the layer 163 to be peeled is preferably 10 μm or less, more preferably 0.1 μm or more and 5 μm or less, and still more preferably 0.5 μm or more and 3 μm or less.
By setting the thickness of the layer to be peeled 163 within the above range, the layer to be peeled 163 can be preferably removed after separation at the interface between the layer 162 and the layer to be peeled 163 . Note that the removal includes, for example, an oxygen plasma treatment, a wet etching treatment using a chemical solution, or the like.

絶縁層164には可視光に対して透光性を有する絶縁膜を用いることができる。例えば
、酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁膜のほか、樹脂などの
有機絶縁膜なども用いることができる。
An insulating film having a property of transmitting visible light can be used for the insulating layer 164 . For example, in addition to inorganic insulating films such as silicon oxide, silicon nitride, and aluminum oxide, organic insulating films such as resin can also be used.

次に、被剥離層163に達する開口部165を絶縁層164に形成する(図8(B)参
照)。
Next, an opening 165 reaching the layer 163 to be peeled is formed in the insulating layer 164 (see FIG. 8B).

開口部165を設けることで、タッチセンサと外部との電気的な接続を行う接続部を設
けることができる。
By providing the opening 165, a connection portion for electrically connecting the touch sensor to the outside can be provided.

次に、絶縁層164上に導電層179a、導電層179b、絶縁層180、遮光層18
1、着色層182、絶縁層183、及び導電層170を形成する(図8(C)参照)。
Next, over the insulating layer 164, a conductive layer 179a, a conductive layer 179b, an insulating layer 180, and a light shielding layer 18 are formed.
1. A colored layer 182, an insulating layer 183, and a conductive layer 170 are formed (see FIG. 8C).

なお、導電層179a、導電層179b、絶縁層180、遮光層181、着色層182
、及び絶縁層183は、図1(B)に示す素子層22に相当する。
Note that the conductive layer 179a, the conductive layer 179b, the insulating layer 180, the light-blocking layer 181, and the colored layer 182
, and the insulating layer 183 correspond to the element layer 22 shown in FIG.

導電層179aは、画素電極としての機能を有し、導電層179bは、接続電極として
の機能を有する。導電層179a、179bとしては、例えば、酸化インジウム、インジ
ウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、In-Sn-Si酸化物などの可視光
を透過する導電膜を用いればよい。
The conductive layer 179a functions as a pixel electrode, and the conductive layer 179b functions as a connection electrode. As the conductive layers 179a and 179b, a conductive film that transmits visible light, such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, and In--Sn--Si oxide, may be used.

絶縁層180としては、無機材料、有機材料などにより形成される。無機材料としては
、例えば、酸化シリコン、酸化窒化シリコン、窒化シリコンなどが挙げられる。有機材料
としては、アクリル樹脂、ポリイミドなどが挙げられる。
The insulating layer 180 is made of an inorganic material, an organic material, or the like. Examples of inorganic materials include silicon oxide, silicon oxynitride, and silicon nitride. Examples of organic materials include acrylic resins and polyimides.

遮光層181としては、光の透過を抑制する材料を用いることができる。これにより、
遮光層181をブラックマトリクスに用いることができる。具体的には、顔料または染料
を含む樹脂を遮光層181に用いることができる。例えば、カーボンブラックを分散した
樹脂を遮光膜に用いることができる。または、無機化合物、無機酸化物、複数の無機酸化
物の固溶体を含む複合酸化物等を遮光層181に用いることができる。具体的には、黒色
クロム膜、酸化第2銅を含む膜、塩化銅または塩化テルルを含む膜を遮光層181に用い
ることができる。
As the light shielding layer 181, a material that suppresses transmission of light can be used. This will
A light shielding layer 181 can be used for a black matrix. Specifically, a resin containing pigments or dyes can be used for the light shielding layer 181 . For example, a resin in which carbon black is dispersed can be used for the light shielding film. Alternatively, an inorganic compound, an inorganic oxide, a composite oxide containing a solid solution of a plurality of inorganic oxides, or the like can be used for the light shielding layer 181 . Specifically, a black chromium film, a film containing cupric oxide, or a film containing copper chloride or tellurium chloride can be used as the light shielding layer 181 .

着色層182としては、所定の色の光を透過する材料を用いることができる。これによ
り、着色層182をカラーフィルターに用いることができる。
A material that transmits light of a predetermined color can be used for the colored layer 182 . Accordingly, the colored layer 182 can be used as a color filter.

例えば、青色の光を透過する材料、緑色の光を透過する材料または赤色の光を透過する
材料を、着色層182に用いることができる。これにより、着色層182を透過する光の
スペクトルの幅を狭くすることができ、表示を鮮やかにすることができる。
For example, a material that transmits blue light, a material that transmits green light, or a material that transmits red light can be used for the colored layer 182 . As a result, the width of the spectrum of light transmitted through the colored layer 182 can be narrowed, and the display can be made vivid.

また、例えば、青色の光を吸収する材料、緑色の光を吸収する材料または赤色の光を吸
収する材料を、着色層182に用いることができる。具体的には、イエローの光を透過す
る材料、マゼンタの光を透過する材料またはシアンの光を透過する材料を、着色層182
に用いることができる。これにより、着色層182に吸収される光のスペクトルの幅を狭
くすることができ、表示を明るくすることができる。
Further, for example, a material that absorbs blue light, a material that absorbs green light, or a material that absorbs red light can be used for the colored layer 182 . Specifically, a material that transmits yellow light, a material that transmits magenta light, or a material that transmits cyan light is used as the colored layer 182 .
can be used for Thereby, the width of the spectrum of light absorbed by the colored layer 182 can be narrowed, and the display can be brightened.

絶縁層183としては、絶縁層180と同様の材料を用いればよい。 A material similar to that of the insulating layer 180 may be used for the insulating layer 183 .

導電層170としては、銅またはニッケルなどの金属層を用いることが好ましい。導電
層170は、導電膜を形成後、縦方向の配線および横方向の配線となるように加工して島
状に形成する。また、導電層170の一部は、延在して導電層179bと接するように設
けられる。
A metal layer such as copper or nickel is preferably used as the conductive layer 170 . After a conductive film is formed, the conductive layer 170 is processed to form a vertical wiring and a horizontal wiring to form an island shape. Part of the conductive layer 170 is provided so as to extend and be in contact with the conductive layer 179b.

次に、導電層170の表面を酸化処理して、暗色層171b、暗色層172b、及び暗
色層173bを形成する(図8(D)参照)。
Next, the surface of the conductive layer 170 is oxidized to form a dark layer 171b, a dark layer 172b, and a dark layer 173b (see FIG. 8D).

上記酸化処理には、酸素プラズマ処理などを用いることができる。暗色層171b、暗
色層172b、及び暗色層173bを形成することにより、導電層170の反射率を低減
させることができる。なお、暗色層171b、暗色層172b、及び暗色層173bは、
十分な導電性を示さなくなる場合もある。また、酸化処理により酸化されず、導電層17
0と同等の導電性を残す領域を導電層171a、導電層172a、及び導電層173aと
する。
Oxygen plasma treatment or the like can be used for the oxidation treatment. By forming the dark layer 171b, the dark layer 172b, and the dark layer 173b, the reflectance of the conductive layer 170 can be reduced. The dark layer 171b, the dark layer 172b, and the dark layer 173b are
In some cases, it does not exhibit sufficient conductivity. In addition, the conductive layer 17 is not oxidized by the oxidation treatment.
The conductive layers 171a, 172a, and 173a are the regions where the conductivity equal to 0 is left.

なお、導電層171a、及び暗色層171bを有する導電層を配線171とする。また
、導電層172a、及び暗色層172bを有する導電層を配線172とする。また、導電
層173a、及び暗色層173bを有する導電層を配線173とする。
Note that a conductive layer including the conductive layer 171 a and the dark layer 171 b is the wiring 171 . A conductive layer including the conductive layer 172 a and the dark layer 172 b is used as the wiring 172 . A conductive layer including the conductive layer 173 a and the dark layer 173 b is used as the wiring 173 .

次に、配線171、172、173上に絶縁層166を形成する。絶縁層166は被剥
離層163と同じ材料で形成することができる。その後、配線171と配線173とを電
気的に接続する配線174を形成する(図8(E)参照)。
Next, an insulating layer 166 is formed over the wirings 171 , 172 and 173 . The insulating layer 166 can be formed using the same material as the layer 163 to be separated. After that, a wiring 174 that electrically connects the wiring 171 and the wiring 173 is formed (see FIG. 8E).

なお、配線171、172、173、絶縁層166、及び配線174は、図1(B)に
示す入力装置25に相当する。
Note that the wirings 171, 172, 173, the insulating layer 166, and the wiring 174 correspond to the input device 25 shown in FIG.

配線174は絶縁層166、暗色層171bおよび暗色層173bに設けられた開口部
に導電層を設ける工程、所望の形状に加工する工程、および酸化処理を行う工程により形
成することができる。配線174は、配線171などと同様に、導電層174aおよび酸
化処理により設けられた導電層174bを有する。暗色層171bに開口部を設けること
により、導電層174aと導電層171aは電気的に接続することができる。また、暗色
層173bに開口部を設けることにより、導電層174aと導電層173aは電気的に接
続することができる。
The wiring 174 can be formed through a step of providing a conductive layer in openings provided in the insulating layer 166, the dark layers 171b, and 173b, a process of processing into a desired shape, and a process of oxidation treatment. Similarly to the wiring 171 and the like, the wiring 174 has a conductive layer 174a and a conductive layer 174b provided by oxidation treatment. By providing the opening in the dark layer 171b, the conductive layer 174a and the conductive layer 171a can be electrically connected. Further, by providing an opening in the dark layer 173b, the conductive layer 174a and the conductive layer 173a can be electrically connected.

次に、絶縁層166および配線174上に接着層187を介して基板168を貼り合わ
せる(図9(A)参照)。
Next, a substrate 168 is attached over the insulating layer 166 and the wiring 174 with an adhesive layer 187 interposed therebetween (see FIG. 9A).

ここで、基板168は、図1(A)(B)等に示す第2の基板12に相当する。 Here, the substrate 168 corresponds to the second substrate 12 shown in FIGS.

次に、基板161側から加工領域(剥離層162および被剥離層163を含む領域)に
光照射を行う(図9(B)参照)。
Next, the processing region (the region including the peeling layer 162 and the layer to be peeled 163) is irradiated with light from the substrate 161 side (see FIG. 9B).

当該光照射により、剥離層162、被剥離層163、およびその界面が加熱されること
による構造変化により、両者の密着性を低下させることができる。
The light irradiation heats the peeling layer 162, the layer to be peeled 163, and the interface between them, which causes structural changes, which can reduce adhesion between them.

ここで照射する光は、例えば短波長のレーザ光を用いることができる。代表的には波長
351nm乃至353nm(XeF)、308nm(XeCl)などの光を照射できるエ
キシマレーザを用いることができる。または、固体レーザ(YAGレーザ、ファイバーレ
ーザなど)の二倍波(515nm、532nmなど)または三倍波(343nm、355
nmなど)を用いてもよい。
For example, short-wavelength laser light can be used as the light to be irradiated here. Typically, an excimer laser capable of emitting light with a wavelength of 351 nm to 353 nm (XeF), 308 nm (XeCl), or the like can be used. Alternatively, double wave (515 nm, 532 nm, etc.) or triple wave (343 nm, 355 nm, etc.) of solid-state laser (YAG laser, fiber laser, etc.)
nm, etc.) may be used.

ここで、レーザ光は線状ビームとすることが好ましい。線状ビームを照射しながら線状
ビームの短軸方向に水平に加工物を移動させることで、効率良く加工物の全面にレーザ照
射を行うことができる。
Here, it is preferable that the laser light be a linear beam. By moving the workpiece horizontally in the minor axis direction of the linear beam while irradiating the linear beam, the entire surface of the workpiece can be efficiently irradiated with the laser.

次に、剥離層162と被剥離層163との界面、または界面近傍で剥離を行う(図9(
C)参照)。
Next, separation is performed at or near the interface between the separation layer 162 and the layer to be separated 163 (FIG. 9 (
C)).

例えば、基板161を吸着ステージ等で固定し、基板168側を上方に移動させるよう
な物理的な力を加えることで当該剥離を行うことができる。
For example, the separation can be performed by fixing the substrate 161 with a suction stage or the like and applying a physical force to move the substrate 168 side upward.

次に、被剥離層163をアッシング処理により取り除き、絶縁層164および開口部1
65に形成された導電層179bを露出させる(図9(D)参照)。
Next, the layer to be peeled 163 is removed by ashing, and the insulating layer 164 and the opening 1 are removed.
The conductive layer 179b formed in 65 is exposed (see FIG. 9D).

以上の工程により、基板168の一方の面に、素子層22及び入力装置25を形成する
ことができる。
Through the above steps, the element layer 22 and the input device 25 can be formed on one surface of the substrate 168 .

次に、図1(A)(B)に示す素子層21と、素子層22及び入力装置25とを、貼り
合わせる工程について、図10(A)乃至(C)を用いて説明する。なお、図10(A)
乃至(C)は、図1(A)に示すX1-X2位置の断面工程図に相当する。
Next, a process of bonding the element layer 21, the element layer 22, and the input device 25 shown in FIGS. 1A and 1B will be described with reference to FIGS. In addition, FIG.
1A to 1C correspond to cross-sectional process diagrams taken along line X1-X2 in FIG. 1A.

まず、第1の基板11上に素子層21を設ける(図10(A)参照)。 First, the element layer 21 is provided over the first substrate 11 (see FIG. 10A).

なお、第1の基板11上には、配線33bが設けられている。 A wiring 33 b is provided on the first substrate 11 .

次に、素子層21と、素子層22及び入力装置25が設けられた基板168とを貼り合
わせる。また、基板11と基板168の下方に形成された絶縁層164とが接着層26を
用いて封止される。その後、LC層21bと、絶縁層164との間にLC層21b_LC
を形成する(図10(B)参照)。
Next, the element layer 21 and the substrate 168 provided with the element layer 22 and the input device 25 are bonded together. Also, the substrate 11 and the insulating layer 164 formed below the substrate 168 are sealed using the adhesive layer 26 . After that, an LC layer 21b_LC is formed between the LC layer 21b and the insulating layer 164.
is formed (see FIG. 10(B)).

次に、駆動回路30を基板11上に設けられた配線33bと電気的に接続するように実
装する。その後、入力装置25として機能するタッチセンサの配線173の導電層173
aと電気的に接続された導電層179bと、配線33bとをFPC32を用いて電気的に
接続させる(図10(C)参照)。
Next, the drive circuit 30 is mounted so as to be electrically connected to the wiring 33b provided on the substrate 11. Next, as shown in FIG. After that, the conductive layer 173 of the wiring 173 of the touch sensor functioning as the input device 25 is formed.
The conductive layer 179b electrically connected to a and the wiring 33b are electrically connected using the FPC 32 (see FIG. 10C).

以上の工程により、図1(A)(B)に示す表示装置10を形成することができる。 Through the above steps, the display device 10 shown in FIGS. 1A and 1B can be formed.

なお、図8乃至図10に示す工程においては、被剥離層163に達する開口部165を
設ける構成について説明したが、これに限定されず、開口部165を設けない構成として
もよい。開口部165を設けない構成の一例を図11に示す。
Note that although the structure in which the opening 165 reaching the layer 163 to be peeled is provided in the steps shown in FIGS. FIG. 11 shows an example of a configuration in which the opening 165 is not provided.

図11は、図10(C)に示す表示装置10の変形例の断面図である。図11において
は、絶縁層164及び開口部165を設けずに、被剥離層163上に導電層179a、1
79bを設ける。その後、剥離層162と、被剥離層163を分離し、被剥離層163を
除去することで表示装置10を形成することができる。図11に示す構成の場合、LC層
21bと、画素電極として機能する導電層179aとが接する構造となる。
FIG. 11 is a cross-sectional view of a modification of the display device 10 shown in FIG. 10(C). In FIG. 11, conductive layers 179 a and 179 a and 179 a are formed on the layer 163 to be peeled without providing the insulating layer 164 and the opening 165 .
79b is provided. After that, the separation layer 162 and the layer 163 to be separated are separated, and the layer 163 to be separated is removed, whereby the display device 10 can be formed. In the case of the structure shown in FIG. 11, the LC layer 21b and the conductive layer 179a functioning as a pixel electrode are in contact with each other.

<2-2.作製方法2>
次に、<2-1.作製方法1>に示す作製方法と異なる態様について、図12乃至図1
5を用いて説明を行う。図12乃至図15は、図3に示す表示装置10の作製方法を説明
する断面図である。
<2-2. Production method 2>
Next, <2-1. 12 to 1 for a mode different from the manufacturing method shown in Manufacturing Method 1>
5 will be used for explanation. 12 to 15 are cross-sectional views explaining a method of manufacturing the display device 10 shown in FIG.

最初に基板161aを準備する。次に、基板161a上に、剥離層162a、被剥離層
163a、及び絶縁層164aを形成する(図12(A)参照)。
First, the substrate 161a is prepared. Next, a separation layer 162a, a layer to be separated 163a, and an insulating layer 164a are formed over the substrate 161a (see FIG. 12A).

基板161a、剥離層162a、被剥離層163a、及び絶縁層164aとしては、先
に説明した基板161、剥離層162、被剥離層163、及び絶縁層164と同様の手法
により形成することができる。
The substrate 161a, the separation layer 162a, the layer to be separated 163a, and the insulating layer 164a can be formed by a method similar to that of the substrate 161, the separation layer 162, the layer to be separated 163, and the insulating layer 164 described above.

次に、絶縁層164a上に導電層179、絶縁層180a、遮光層181a、着色層1
82a、及び絶縁層183aを形成する(図12(B)参照)。
Next, a conductive layer 179, an insulating layer 180a, a light shielding layer 181a, and a colored layer 1 are formed on the insulating layer 164a.
82a and an insulating layer 183a are formed (see FIG. 12B).

なお、絶縁層164a上の導電層179、絶縁層180a、遮光層181a、着色層1
82a、及び絶縁層183aは、図3に示す素子層22に相当する。
Note that the conductive layer 179, the insulating layer 180a, the light-shielding layer 181a, and the colored layer 1 over the insulating layer 164a
82a and the insulating layer 183a correspond to the element layer 22 shown in FIG.

導電層179、絶縁層180a、遮光層181a、着色層182a、及び絶縁層183
aとしては、先に説明した導電層179a、179b、絶縁層180、遮光層181、着
色層182、及び絶縁層183と同様の手法により形成することができる。
A conductive layer 179, an insulating layer 180a, a light shielding layer 181a, a colored layer 182a, and an insulating layer 183
a can be formed by the same method as the conductive layers 179a and 179b, the insulating layer 180, the light shielding layer 181, the colored layer 182, and the insulating layer 183 described above.

次に、絶縁層183a上に接着層184、及び光拡散板185を形成する。なお、光拡
散板185は、図3に示す光拡散板23に相当し、接着層184は、図3に示す接着層2
6aに相当する。
Next, an adhesive layer 184 and a light diffusion plate 185 are formed on the insulating layer 183a. The light diffusion plate 185 corresponds to the light diffusion plate 23 shown in FIG. 3, and the adhesive layer 184 corresponds to the adhesive layer 2 shown in FIG.
6a.

次に、剥離層162aと、被剥離層163aとを、分離する(図12(D)(E)参照
)。
Next, the peeling layer 162a and the layer to be peeled 163a are separated (see FIGS. 12D and 12E).

剥離層162aと、被剥離層163aとの分離する工程については、先に説明した、剥
離層162aと、被剥離層163aとの分離する工程と同様の手法により実施することが
できる。
The step of separating the peeling layer 162a and the layer to be peeled 163a can be performed by the same method as the step of separating the peeling layer 162a and the layer to be peeled 163a described above.

なお、図12(E)に示すように、素子層22、接着層26a、及び光拡散板23が順
に形成される。
In addition, as shown in FIG. 12E, the element layer 22, the adhesive layer 26a, and the light diffusion plate 23 are formed in order.

次に、基板161bを準備する。その後、基板161b上に剥離層162b、被剥離層
163b、及び絶縁層164を形成する(図13(A)参照)。
Next, a substrate 161b is prepared. After that, a separation layer 162b, a layer to be separated 163b, and an insulating layer 164 are formed over the substrate 161b (see FIG. 13A).

次に、絶縁層164に開口部165を形成する(図13(B)参照)。 Next, an opening 165 is formed in the insulating layer 164 (see FIG. 13B).

次に、絶縁層164上に、導電層170、配線171、配線172、配線173、絶縁
層166、及び配線174を形成する(図13(C)(D)(E)参照)。
Next, a conductive layer 170, a wiring 171, a wiring 172, a wiring 173, an insulating layer 166, and a wiring 174 are formed over the insulating layer 164 (see FIGS. 13C, 13D, and 13E).

なお、導電層170、配線171、配線172、配線173、絶縁層166、及び配線
174は、図3に示す入力装置25aに相当する。
Note that the conductive layer 170, the wiring 171, the wiring 172, the wiring 173, the insulating layer 166, and the wiring 174 correspond to the input device 25a shown in FIG.

次に、絶縁層166、及び配線174上に偏光板167、接着層169、及び基板16
8を形成する(図14(A)参照)。
Next, the polarizing plate 167, the adhesive layer 169, and the substrate 16 are formed over the insulating layer 166 and the wiring 174.
8 is formed (see FIG. 14(A)).

なお、偏光板167は、図3に示す偏光板25bに相当する。また、偏光板167とし
ては、例えば、直線偏光板または円偏光板を用いればよい。特に反射型の液晶素子の場合
には、円偏光板を好適に用いることができる。円偏光板としては、例えば直線偏光板と1
/4波長位相差板を積層したものを用いることができる。円偏光板を用いることにより、
外光反射を好適に抑制する効果を付加することができる。
The polarizing plate 167 corresponds to the polarizing plate 25b shown in FIG. As the polarizing plate 167, for example, a linear polarizing plate or a circular polarizing plate may be used. Especially in the case of a reflective liquid crystal element, a circularly polarizing plate can be preferably used. As a circularly polarizing plate, for example, a linearly polarizing plate and 1
A laminate of /4 wavelength retardation plates can be used. By using a circularly polarizing plate,
An effect of suitably suppressing external light reflection can be added.

また、偏光板167としては、分子の長軸が、所定の一方向に配列した二色性色素を有
する有機層を用いてもよい。当該有機層は、偏光子としての機能を有する。なお、二色性
色素の分子の長軸を所定の一方向に配列させるために液晶材料を用いると好ましい。液晶
材料によって分子の長軸を所定の一方向に配列させた後、二色性色素と共に添加されるモ
ノマーを硬化させ、ポリマー化させてもよい。
Further, as the polarizing plate 167, an organic layer having a dichroic dye whose molecular long axes are aligned in a predetermined direction may be used. The organic layer has a function as a polarizer. In addition, it is preferable to use a liquid crystal material in order to align the major axes of the molecules of the dichroic dye in one predetermined direction. After aligning the long axes of the molecules in one predetermined direction with the liquid crystal material, the monomer added together with the dichroic dye may be cured and polymerized.

接着層169としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化
型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。接着層169に
用いることのできる材料の詳細については、後述する。
As the adhesive layer 169, various curable adhesives such as a photocurable adhesive such as an ultraviolet curable adhesive, a reactive curable adhesive, a thermosetting adhesive, and an anaerobic adhesive can be used. Details of materials that can be used for the adhesive layer 169 will be described later.

基板168としては、アンチリフレクション処理またはアンチグレア処理が施された薄
膜基板を用いればよい。なお、基板168としては、図1(A)(B)に示す第2の基板
12に相当する。
As the substrate 168, a thin film substrate to which antireflection treatment or antiglare treatment is applied may be used. Note that the substrate 168 corresponds to the second substrate 12 shown in FIGS.

次に、剥離層162bと、被剥離層163bとを分離する(図14(B)(C)(D)
参照)。
Next, the peeling layer 162b and the layer to be peeled 163b are separated (see FIGS. 14B, 14C, and 14D).
reference).

剥離層162bと、被剥離層163bとの分離方法は、先に説明した剥離層162と、
被剥離層163と同様とすることができる。
The peeling layer 162b and the layer to be peeled 163b are separated by separating the peeling layer 162 described above,
It can be the same as the layer to be peeled 163 .

なお、図14(D)に示す基板168の下方には、図3に示す入力装置25に相当する
素子が形成される。なお、図14(D)に示すように、入力装置25の一部には、接着層
169が含まれる構成としてもよい。
Elements corresponding to the input device 25 shown in FIG. 3 are formed below the substrate 168 shown in FIG. 14(D). In addition, as shown in FIG. 14D, a part of the input device 25 may include an adhesive layer 169 .

次に、基板168と、素子層22とを、接着層186を用いて貼り合わせる(図15(
A)参照)。
Next, the substrate 168 and the element layer 22 are bonded together using an adhesive layer 186 (FIG. 15 (
A)).

なお、接着層186は、光拡散板185と、絶縁層164との間に設けられる。 Note that the adhesive layer 186 is provided between the light diffusion plate 185 and the insulating layer 164 .

次に、素子層21と、入力装置25、及び素子層22が設けられた基板168とを貼り
合わせる。また、基板11と基板168の下方に形成された絶縁層164とが接着層26
を用いて封止される。その後、LC層21bと、導電層179との間にLC層21b_L
Cを形成する(図15(B)参照)。
Next, the element layer 21 and the substrate 168 provided with the input device 25 and the element layer 22 are bonded together. Also, the substrate 11 and the insulating layer 164 formed below the substrate 168 form the adhesive layer 26 .
is sealed using After that, the LC layer 21b_L is formed between the LC layer 21b and the conductive layer 179.
C is formed (see FIG. 15B).

次に、駆動回路30を基板11上に設けられた配線33bと電気的に接続するように実
装する。その後、入力装置25として機能するタッチセンサの配線173の導電層173
aと、配線33bとをFPC32を用いて電気的に接続させる(図15(C)参照)。
Next, the drive circuit 30 is mounted so as to be electrically connected to the wiring 33b provided on the substrate 11. Next, as shown in FIG. After that, the conductive layer 173 of the wiring 173 of the touch sensor functioning as the input device 25 is formed.
a and the wiring 33b are electrically connected using the FPC 32 (see FIG. 15C).

以上の工程により、図3に示す表示装置10を形成することができる。 Through the above steps, the display device 10 shown in FIG. 3 can be formed.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.

(実施の形態3)
本実施の形態では、本発明の一態様の表示装置、および表示装置の駆動方法について説
明する。
(Embodiment 3)
In this embodiment, a display device of one embodiment of the present invention and a method for driving the display device will be described.

<3-1.表示装置の概念について>
本発明の一態様の表示装置としては、例えば、ハイブリッドディスプレイを好適に用い
ることができる。なお、当該ハイブリッドディスプレイは、ハイブリッド表示を行うこと
ができる。
<3-1. About the concept of the display device>
For example, a hybrid display can be preferably used as a display device of one embodiment of the present invention. Note that the hybrid display can perform hybrid display.

ハイブリッド表示とは、1つのパネルにおいて、反射光と、自発光とを併用して、色調
または光強度を互いに補完して、文字または画像を表示する方法である。または、ハイブ
リッド表示とは、同一画素または同一副画素において複数の表示素子から、それぞれの光
を用いて、文字および/または画像を表示する方法である。ただし、ハイブリッド表示を
行っているハイブリッドディスプレイを局所的にみると、複数の表示素子のいずれか一を
用いて表示される画素または副画素と、複数の表示素子の二以上を用いて表示される画素
または副画素と、を有する場合がある。
Hybrid display is a method of displaying characters or images on a single panel by using both reflected light and self-luminous light to complement each other in color tone or light intensity. Alternatively, the hybrid display is a method of displaying characters and/or images from a plurality of display elements in the same pixel or the same sub-pixel using respective lights. However, when looking locally at a hybrid display that performs hybrid display, a pixel or sub-pixel displayed using any one of a plurality of display elements and a display using two or more of the plurality of display elements pixels or sub-pixels.

なお、本明細書等において、上記構成のいずれか1つまたは複数の表現を満たすものを
、ハイブリッド表示という。
In this specification and the like, a display that satisfies any one or more of the above configurations is referred to as a hybrid display.

また、ハイブリッドディスプレイは、同一画素または同一副画素に複数の表示素子を有
する。なお、複数の表示素子としては、例えば、光を反射する反射型素子と、光を射出す
る自発光素子とが挙げられる。なお、反射型素子と、自発光素子とは、それぞれ独立に制
御することができる。ハイブリッドディスプレイは、表示部において、反射光、及び自発
光のいずれか一方または双方を用いて、文字および/または画像を表示する機能を有する
Also, a hybrid display has a plurality of display elements in the same pixel or the same sub-pixel. Note that examples of the plurality of display elements include a reflective element that reflects light and a self-luminous element that emits light. Note that the reflective element and the self-luminous element can be controlled independently. A hybrid display has a function of displaying characters and/or images using either one or both of reflected light and self-luminescence in a display section.

本発明の一態様の表示装置は、可視光を反射する第1の表示素子が設けられた画素を有
することができる。または、可視光を発する第2の表示素子が設けられた画素を有するこ
とができる。または、第1の表示素子および第2の表示素子が設けられた画素を有するこ
とができる。
A display device of one embodiment of the present invention can include a pixel provided with a first display element that reflects visible light. Alternatively, a pixel can be provided with a second display element that emits visible light. Alternatively, it can have a pixel provided with a first display element and a second display element.

本実施の形態では、可視光を反射する第1の表示素子と、可視光を発する第2の表示素
子とを有する表示装置について説明する。
In this embodiment mode, a display device including a first display element that reflects visible light and a second display element that emits visible light will be described.

表示装置は、第1の表示素子が反射する第1の光と、第2の表示素子が発する第2の光
のうち、いずれか一方、または両方により、画像を表示する機能を有する。または、表示
装置は、第1の表示素子が反射する第1の光の光量と、第2の表示素子が発する第2の光
の光量と、をそれぞれ制御することにより、階調を表現する機能を有する。
A display device has a function of displaying an image using one or both of first light reflected by a first display element and second light emitted by a second display element. Alternatively, the display device has a function of expressing gradation by controlling the amount of first light reflected by the first display element and the amount of second light emitted by the second display element. have

また、表示装置は、第1の表示素子の反射光の光量を制御することにより階調を表現す
る第1の画素と、第2の表示素子からの発光の光量を制御することにより階調を表現する
第2の画素を有する構成とすることが好ましい。第1の画素および第2の画素は、例えば
それぞれマトリクス状に複数配置され、表示部を構成する。
In addition, the display device includes a first pixel that expresses gradation by controlling the amount of reflected light from the first display element, and a second pixel that expresses gradation by controlling the amount of light emitted from the second display element. It is preferable to have a configuration having a second pixel to express. A plurality of the first pixels and the second pixels are arranged in a matrix, for example, and form a display section.

また、第1の画素と第2の画素は、同数且つ同ピッチで、表示領域内に配置されている
ことが好ましい。このとき、隣接する第1の画素と第2の画素を合わせて、画素ユニット
と呼ぶことができる。これにより、後述するように複数の第1の画素のみで表示された画
像と、複数の第2の画素のみで表示された画像、ならびに複数の第1の画素および複数の
第2の画素の両方で表示された画像のそれぞれは、同じ表示領域に表示することができる
Moreover, it is preferable that the first pixels and the second pixels are arranged in the display area in the same number and at the same pitch. At this time, a combination of adjacent first pixels and second pixels can be called a pixel unit. Accordingly, as described later, an image displayed only with a plurality of first pixels, an image displayed only with a plurality of second pixels, and both the plurality of first pixels and the plurality of second pixels Each of the images displayed in can be displayed in the same display area.

第1の画素が有する第1の表示素子には、外光を反射して表示する素子を用いることが
できる。このような素子は、光源を持たないため、表示の際の消費電力を極めて小さくす
ることが可能となる。
An element that reflects external light for display can be used for the first display element included in the first pixel. Since such an element does not have a light source, power consumption during display can be extremely reduced.

第1の表示素子には、代表的には反射型の液晶素子を用いることができる。または、第
1の表示素子として、シャッター方式のMEMS(Micro Electro Mec
hanical Systems)素子、光干渉方式のMEMS素子の他、マイクロカプ
セル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体(登録商標)方式
等を適用した素子などを用いることができる。
A reflective liquid crystal element can be typically used for the first display element. Alternatively, a shutter-type MEMS (Micro Electro Mechanism) is used as the first display element.
hanical Systems) elements, light interference type MEMS elements, and elements using microcapsule, electrophoresis, electrowetting, electronic liquid powder (registered trademark) methods, and the like can be used.

第2の画素が有する第2の表示素子は光源を有し、その光源からの光を利用して表示す
る素子を用いることができる。特に、電界を印加することにより発光性の物質から発光を
取り出すことのできる、電界発光素子を用いることが好ましい。このような画素が射出す
る光は、その輝度や色度が外光に左右されることがないため、色再現性が高く(色域が広
く)、且つコントラストの高い、つまり鮮やかな表示を行うことができる。
A second display element included in the second pixel has a light source, and an element that uses light from the light source for display can be used. In particular, it is preferable to use an electroluminescent element that can extract light from a light-emitting substance by applying an electric field. Since the brightness and chromaticity of the light emitted by such pixels are not affected by external light, they have high color reproducibility (wide color gamut) and high contrast, that is, vivid display. be able to.

第2の表示素子には、例えばOLED(Organic Light Emittin
g Diode)、LED(Light Emitting Diode)、QLED(
Quantum-dot Light Emitting Diode)、半導体レーザ
などの自発光性の発光素子を用いることができる。または、第2の画素が有する表示素子
として、光源であるバックライトと、バックライトからの光の透過光の光量を制御する透
過型の液晶素子とを組み合わせたものを用いてもよい。
For the second display element, for example, an OLED (Organic Light Emitting
g Diode), LED (Light Emitting Diode), QLED (
Quantum-dot Light Emitting Diode), a semiconductor laser, or other self-luminous light emitting device can be used. Alternatively, as the display element included in the second pixel, a combination of a backlight which is a light source and a transmissive liquid crystal element which controls the amount of light transmitted from the backlight may be used.

第1の画素は、例えば白色(W)を呈する副画素、または例えば赤色(R)、緑色(G
)、青色(B)の3色の光をそれぞれ呈する副画素を有する構成とすることができる。ま
た、第2の画素も同様に、例えば白色(W)を呈する副画素、または例えば赤色(R)、
緑色(G)、青色(B)の3色の光をそれぞれ呈する副画素を有する構成とすることがで
きる。なお、第1の画素および第2の画素がそれぞれ有する副画素は、4色以上であって
もよい。副画素の種類が多いほど、消費電力を低減することが可能で、また色再現性を高
めることができる。
The first pixel is, for example, a sub-pixel exhibiting white (W), or red (R), green (G
) and blue (B). Similarly, the second pixel is a sub-pixel exhibiting, for example, white (W), or red (R), for example.
A structure having sub-pixels emitting three colors of green (G) and blue (B) can be employed. Note that the sub-pixels included in each of the first pixel and the second pixel may have four or more colors. As the number of sub-pixel types increases, power consumption can be reduced and color reproducibility can be improved.

本発明の一態様は、第1の画素で画像を表示する第1のモード、第2の画素で画像を表
示する第2のモード、および第1の画素および第2の画素で画像を表示する第3のモード
を切り替えることができる。また、実施の形態1で示したように、第1の画素および第2
の画素のそれぞれに異なる画像信号を入力し、合成画像を表示することもできる。
One aspect of the present invention provides a first mode of displaying an image with first pixels, a second mode of displaying an image with second pixels, and a mode of displaying an image with first pixels and second pixels. A third mode can be switched. Further, as shown in Embodiment 1, the first pixel and the second
It is also possible to display a composite image by inputting different image signals to each of the pixels.

第1のモードは、第1の表示素子による反射光を用いて画像を表示するモードである。
第1のモードは光源が不要であるため、極めて低消費電力な駆動モードである。例えば、
外光の照度が十分高く、且つ外光が白色光またはその近傍の光である場合に有効である。
第1のモードは、例えば本や書類などの文字情報を表示することに適した表示モードであ
る。また、反射光を用いるため、目に優しい表示を行うことができ、目が疲れにくいとい
う効果を奏する。
A first mode is a mode in which an image is displayed using light reflected by the first display element.
Since the first mode does not require a light source, it is a drive mode with extremely low power consumption. for example,
This is effective when the illuminance of outside light is sufficiently high and the outside light is white light or light in the vicinity thereof.
The first mode is a display mode suitable for displaying character information such as books and documents. In addition, since reflected light is used, display that is easy on the eyes can be performed, and there is an effect that the eyes are less tired.

第2のモードでは、第2の表示素子による発光を利用して画像を表示するモードである
。そのため、外光の照度や色度によらず、極めて鮮やかな(コントラストが高く、且つ色
再現性の高い)表示を行うことができる。例えば、夜間や暗い室内など、外光の照度が極
めて小さい場合などに有効である。また外光が暗い場合、明るい表示を行うと使用者が眩
しく感じてしまう場合がある。これを防ぐために、第2のモードでは輝度を抑えた表示を
行うことが好ましい。またこれにより、眩しさを抑えることに加え、消費電力も低減する
ことができる。第2のモードは、鮮やかな画像や滑らかな動画などを表示することに適し
たモードである。
The second mode is a mode in which an image is displayed using light emitted by the second display element. Therefore, extremely vivid display (high contrast and high color reproducibility) can be performed regardless of the illuminance and chromaticity of external light. For example, it is effective when the illuminance of outside light is extremely low, such as at night or in a dark room. In addition, when the outside light is dark, the user may feel dazzled by bright display. In order to prevent this, it is preferable to perform display with suppressed luminance in the second mode. In addition to suppressing glare, power consumption can also be reduced. The second mode is suitable for displaying vivid images, smooth moving images, and the like.

第3のモードでは、第1の表示素子による反射光と、第2の表示素子による発光の両方
を利用して表示を行うモードである。具体的には、第1の画素が呈する光と、第1の画素
と隣接する第2の画素が呈する光を混色させることにより、1つの色を表現するように駆
動する。第1のモードよりも鮮やかな表示をしつつ、第2のモードよりも消費電力を抑え
ることができる。例えば、室内照明下や、朝方や夕方の時間帯など、外光の照度が比較的
低い場合や、外光の色度が白色ではない場合などに有効である。
The third mode is a mode in which display is performed using both reflected light from the first display element and light emission from the second display element. Specifically, the light emitted by the first pixel and the light emitted by the second pixel adjacent to the first pixel are mixed to drive to express one color. Power consumption can be suppressed more than in the second mode while displaying more vividly than in the first mode. For example, it is effective under indoor lighting, when the illuminance of outside light is relatively low, such as in the morning or evening, or when the chromaticity of outside light is not white.

<3-2.表示装置の構成例>
以下では、本発明の一態様のより具体的な例について、図面を参照して説明する。
<3-2. Configuration example of display device>
A more specific example of one embodiment of the present invention will be described below with reference to the drawings.

図16は、本発明の一態様の表示装置が有する画素アレイ40を説明する図である。画
素アレイ40は、マトリクス状に配置された複数の画素ユニット45を有する。画素ユニ
ット45は、画素46と、画素47を有する。
FIG. 16 illustrates the pixel array 40 included in the display device of one embodiment of the present invention. The pixel array 40 has a plurality of pixel units 45 arranged in a matrix. Pixel unit 45 has pixels 46 and pixels 47 .

図16では、画素46および画素47が、それぞれ赤色(R)、緑色(G)、青色(B
)の3色に対応する表示素子を有する場合の例を示している。
In FIG. 16, pixels 46 and 47 are red (R), green (G), and blue (B), respectively.
) has display elements corresponding to three colors.

画素46は、赤色(R)に対応する表示素子46R、緑色(G)に対応する表示素子4
6G、青色(B)に対応する表示素子46Bを有する。表示素子46R、46G、46B
はそれぞれ、光源の光を利用した第1の表示素子である。
The pixel 46 includes a display element 46R corresponding to red (R) and a display element 46R corresponding to green (G).
It has a display element 46B corresponding to 6G and blue (B). Display elements 46R, 46G, 46B
are first display elements using light from a light source.

画素47は、赤色(R)に対応する表示素子47R、緑色(G)に対応する表示素子4
7G、青色(B)に対応する表示素子47Bを有する。表示素子47R、47G、47B
はそれぞれ、外光の反射を利用した第2の表示素子である。
The pixel 47 includes a display element 47R corresponding to red (R) and a display element 47R corresponding to green (G).
7G and a display element 47B corresponding to blue (B). Display elements 47R, 47G, 47B
are second display elements utilizing reflection of external light.

以上が表示装置の構成例についての説明である。 The above is the description of the configuration example of the display device.

<3-3.画素ユニットの構成例>
続いて、図17(A)、(B)、(C)を用いて画素ユニット45について説明する。
図17(A)、(B)、(C)は、画素ユニット45の構成例を示す模式図である。
<3-3. Configuration Example of Pixel Unit>
Next, the pixel unit 45 will be described with reference to FIGS. 17(A), (B), and (C).
17A, 17B, and 17C are schematic diagrams showing configuration examples of the pixel unit 45. FIG.

画素46は、表示素子46R、表示素子46G、表示素子46Bを有する。表示素子4
6Rは、光源を有し、画素46に入力される第2の階調値に含まれる赤色に対応する階調
値に応じた輝度の赤色の光R2を、表示面側に射出する。表示素子46G、表示素子46
Bも同様に、それぞれ緑色の光G2または青色の光B2を、表示面側に射出する。
The pixel 46 has a display element 46R, a display element 46G, and a display element 46B. Display element 4
6R has a light source and emits red light R2 having a brightness corresponding to a gradation value corresponding to red included in the second gradation value input to the pixel 46 to the display surface side. Display element 46G, display element 46
Similarly, B emits green light G2 or blue light B2 to the display surface side.

画素47は、表示素子47R、表示素子47G、表示素子47Bを有する。表示素子4
7Rは、外光を反射し、画素47に入力される第1の階調値に含まれる赤色に対応する階
調値に応じた輝度の赤色の光R1を、表示面側に射出する。表示素子47G、表示素子4
7Bも同様に、それぞれ緑色の光G1または青色の光B1を、表示面側に射出する。
The pixel 47 has a display element 47R, a display element 47G, and a display element 47B. Display element 4
7R reflects external light and emits red light R1 having luminance corresponding to a gradation value corresponding to red included in the first gradation value input to the pixel 47 to the display surface side. Display element 47G, display element 4
7B similarly emits green light G1 or blue light B1 to the display surface side.

[第1のモード]
図17(A)は、外光を反射する表示素子47R、表示素子47G、表示素子47Bを
駆動して画像を表示する動作モードの例を示している。図17(A)に示すように、画素
ユニット45は、例えば外光の照度が十分に高い場合などでは、画素46を駆動させずに
、画素47からの光(光R1、光G1、および光B1)のみを混色させることにより、所
定の色の光55を表示面側に射出することもできる。これにより、極めて低消費電力な駆
動を行うことができる。
[First Mode]
FIG. 17A shows an example of an operation mode in which an image is displayed by driving the display elements 47R, 47G, and 47B that reflect external light. As shown in FIG. 17A, the pixel unit 45 does not drive the pixel 46 when, for example, the illuminance of the outside light is sufficiently high. By mixing only B1), light 55 of a predetermined color can be emitted to the display surface side. As a result, driving with extremely low power consumption can be performed.

[第2のモード]
図17(B)は、表示素子46R、表示素子46G、表示素子46Bを駆動して画像を
表示する動作モードの例を示している。図17(B)に示すように、画素ユニット45は
、例えば外光の照度が極めて小さい場合などでは、画素47を駆動させずに、画素46か
らの光(光R2、光G2、および光B2)のみを混色させることにより、所定の色の光5
5を表示面側に射出することもできる。これにより鮮やかな表示を行うことができる。ま
た外光の照度が小さい場合に輝度を低くすることで、使用者が感じる眩しさを抑えると共
に消費電力を低減できる。
[Second mode]
FIG. 17B shows an example of an operation mode in which an image is displayed by driving the display elements 46R, 46G, and 46B. As shown in FIG. 17B, the pixel unit 45 does not drive the pixel 47 when, for example, the illuminance of the outside light is extremely low, and the light from the pixel 46 (light R2, light G2, and light B2) is not driven. ), the predetermined color light 5
5 can also be projected to the display surface side. This enables vivid display. In addition, by lowering the brightness when the illuminance of the outside light is low, it is possible to suppress glare felt by the user and reduce power consumption.

[第3のモード]
図17(C)は、外光を反射する表示素子47R、表示素子47G、表示素子47Bと
、光を発する表示素子46R、表示素子46G、表示素子46Bの両方を駆動して画像を
表示する動作モードの例を示している。図17(C)に示すように、画素ユニット45は
、光R1、光G1、光B1、光R2、光G2、および光B2の6つの光を混色させること
により、所定の色の光55を表示面側に射出することができる。
[Third mode]
FIG. 17C shows an operation of driving both the display element 47R, the display element 47G, and the display element 47B that reflect external light and the display element 46R, the display element 46G, and the display element 46B that emit light to display an image. Examples of modes are shown. As shown in FIG. 17C, the pixel unit 45 mixes six lights of light R1, light G1, light B1, light R2, light G2, and light B2 to produce light 55 of a predetermined color. It can be ejected to the display surface side.

以上が画素ユニット45の構成例についての説明である。 The above is the description of the configuration example of the pixel unit 45 .

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.

(実施の形態4)
以下では、本発明の一態様の表示装置に用いることのできる表示パネルの例について説
明する。以下で例示する表示パネルは、反射型の液晶素子と、発光素子の両方を有し、透
過モードと反射モードの両方の表示を行うことのできる、表示パネルである。
(Embodiment 4)
Examples of the display panel that can be used for the display device of one embodiment of the present invention are described below. A display panel exemplified below has both a reflective liquid crystal element and a light-emitting element and is capable of displaying in both a transmissive mode and a reflective mode.

<4-1.表示装置の構成例>
図18(A)は、表示装置400の構成の一例を示すブロック図である。表示装置40
0は、表示部362にマトリクス状に配列した複数の画素410を有する。また表示装置
400は、回路GDと、回路SDを有する。また、方向Rに配列した複数の画素410、
回路GDと電気的に接続する複数の配線G1、複数の配線G2、複数の配線ANO、およ
び複数の配線CSCOMを有する。また、方向Cに配列した複数の画素410、回路SD
と電気的に接続する複数の配線S1、および複数の配線S2を有する。
<4-1. Configuration example of display device>
FIG. 18A is a block diagram showing an example of the configuration of the display device 400. As shown in FIG. Display device 40
0 has a plurality of pixels 410 arranged in a matrix in the display portion 362 . The display device 400 also includes a circuit GD and a circuit SD. Also, a plurality of pixels 410 arranged in the direction R,
It has a plurality of wirings G1, a plurality of wirings G2, a plurality of wirings ANO, and a plurality of wirings CSCOM electrically connected to the circuit GD. Also, a plurality of pixels 410 arranged in the direction C, the circuit SD
and a plurality of wirings S1 and a plurality of wirings S2 electrically connected to each other.

なお、ここでは簡単のために回路GDと回路SDを1つずつ有する構成を示したが、液
晶素子を駆動する回路GDおよび回路SDと、発光素子を駆動する回路GDおよび回路S
Dとを、別々に設けてもよい。
For the sake of simplicity, the configuration having one circuit GD and one circuit SD is shown here.
and D may be provided separately.

画素410は、反射型の液晶素子と、発光素子を有する。画素410において、液晶素
子と発光素子とは、互いに重なる部分を有する。
The pixel 410 has a reflective liquid crystal element and a light emitting element. In the pixel 410, the liquid crystal element and the light emitting element overlap with each other.

図18(B1)は、画素410が有する導電層311bの構成例を示す。導電層311
bは、画素410における液晶素子の反射電極として機能する。また導電層311bには
、開口451が設けられている。
FIG. 18B1 shows a structural example of the conductive layer 311b included in the pixel 410. FIG. Conductive layer 311
b functions as a reflective electrode of the liquid crystal element in the pixel 410 . An opening 451 is provided in the conductive layer 311b.

図18(B1)には、導電層311bと重なる領域に位置する発光素子360を破線で
示している。発光素子360は、導電層311bが有する開口451と重ねて配置されて
いる。これにより、発光素子360が発する光は、開口451を介して表示面側に射出さ
れる。
In FIG. 18B1, the light-emitting element 360 located in a region overlapping with the conductive layer 311b is indicated by a dashed line. The light-emitting element 360 overlaps with the opening 451 of the conductive layer 311b. Thereby, the light emitted by the light emitting element 360 is emitted to the display surface side through the opening 451 .

図18(B1)では、方向Rに隣接する画素410が異なる色に対応する画素である。
このとき、図18(B1)に示すように、方向Rに隣接する2つの画素において、開口4
51が一列に配列されないように、導電層311bの異なる位置に設けられていることが
好ましい。これにより、2つの発光素子360を離すことが可能で、発光素子360が発
する光が隣接する画素410が有する着色層に入射してしまう現象(クロストークともい
う)を抑制することができる。また、隣接する2つの発光素子360を離して配置するこ
とができるため、発光素子360のEL層を遮蔽マスク等により作り分ける場合であって
も、高い精細度の表示装置を実現できる。
In FIG. 18B1, pixels 410 adjacent in the direction R are pixels corresponding to different colors.
At this time, as shown in FIG.
51 are preferably provided at different positions on the conductive layer 311b so that they are not arranged in a line. Accordingly, the two light-emitting elements 360 can be separated, and a phenomenon (also referred to as crosstalk) in which light emitted from the light-emitting elements 360 is incident on the colored layers of the adjacent pixels 410 can be suppressed. In addition, since two adjacent light emitting elements 360 can be arranged apart from each other, a high-definition display device can be realized even when the EL layers of the light emitting elements 360 are separately formed using a shielding mask or the like.

また、図18(B2)に示すような配列としてもよい。 Alternatively, an arrangement as shown in FIG. 18B2 may be used.

非開口部の総面積に対する開口451の総面積の比の値が大きすぎると、液晶素子を用
いた表示が暗くなってしまう。また、非開口部の総面積に対する開口451の総面積の比
の値が小さすぎると、発光素子360を用いた表示が暗くなってしまう。
If the ratio of the total area of the apertures 451 to the total area of the non-apertures is too large, the display using the liquid crystal element will be dark. Also, if the ratio of the total area of the apertures 451 to the total area of the non-apertures is too small, the display using the light emitting element 360 will be dark.

また、反射電極として機能する導電層311bに設ける開口451の面積が小さすぎる
と、発光素子360が射出する光から取り出せる光の効率が低下してしまう。
Further, if the area of the opening 451 provided in the conductive layer 311b functioning as a reflective electrode is too small, the efficiency of light extracted from the light emitted from the light emitting element 360 is reduced.

開口451の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とする
ことができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、
開口451を隣接する画素に寄せて配置してもよい。好ましくは、開口451を同じ色を
表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。
The shape of the opening 451 can be, for example, polygonal, rectangular, elliptical, circular, or cross-shaped. Further, it may be elongated strip-like, slit-like, or checkered. again,
Apertures 451 may be arranged closer to adjacent pixels. Preferably, apertures 451 are placed close to other pixels displaying the same color. Thereby, crosstalk can be suppressed.

<4-2.画素の回路構成例>
図19は、画素410の構成例を示す回路図である。図19では、隣接する2つの画素
410を示している。
<4-2. Circuit Configuration Example of Pixel>
FIG. 19 is a circuit diagram showing a configuration example of the pixel 410. As shown in FIG. FIG. 19 shows two adjacent pixels 410 .

画素410は、スイッチSW1、容量素子C1、液晶素子340、スイッチSW2、ト
ランジスタM、容量素子C2、および発光素子360等を有する。また、画素410には
、配線G1、配線G2、配線ANO、配線CSCOM、配線S1、および配線S2が電気
的に接続されている。また、図19では、液晶素子340と電気的に接続する配線VCO
M1、および発光素子360と電気的に接続する配線VCOM2を示している。
The pixel 410 includes a switch SW1, a capacitor C1, a liquid crystal element 340, a switch SW2, a transistor M, a capacitor C2, a light emitting element 360, and the like. The pixel 410 is electrically connected to the wiring G1, the wiring G2, the wiring ANO, the wiring CSCOM, the wiring S1, and the wiring S2. In addition, in FIG. 19, a wiring VCO electrically connected to the liquid crystal element 340
A wiring VCOM2 electrically connected to M1 and the light emitting element 360 is shown.

図19では、スイッチSW1およびスイッチSW2に、トランジスタを用いた場合の例
を示している。
FIG. 19 shows an example in which transistors are used for the switches SW1 and SW2.

スイッチSW1は、ゲートが配線G1と接続され、ソースまたはドレインの一方が配線
S1と接続され、ソースまたはドレインの他方が容量素子C1の一方の電極、および液晶
素子340の一方の電極と接続されている。容量素子C1は、他方の電極が配線CSCO
Mと接続されている。液晶素子340は、他方の電極が配線VCOM1と接続されている
The switch SW1 has a gate connected to the wiring G1, one of the source and the drain connected to the wiring S1, and the other of the source and the drain connected to one electrode of the capacitive element C1 and one electrode of the liquid crystal element 340. there is The capacitive element C1 has the other electrode connected to the wiring CSCO.
connected to M. The other electrode of the liquid crystal element 340 is connected to the wiring VCOM1.

また、スイッチSW2は、ゲートが配線G2と接続され、ソースまたはドレインの一方
が配線S2と接続され、ソースまたはドレインの他方が、容量素子C2の一方の電極、ト
ランジスタMのゲートと接続されている。容量素子C2は、他方の電極がトランジスタM
のソースまたはドレインの一方、および配線ANOと接続されている。トランジスタMは
、ソースまたはドレインの他方が発光素子360の一方の電極と接続されている。発光素
子360は、他方の電極が配線VCOM2と接続されている。
The switch SW2 has a gate connected to the wiring G2, one of the source and the drain connected to the wiring S2, and the other of the source and the drain connected to one electrode of the capacitive element C2 and the gate of the transistor M. . The capacitive element C2 has the other electrode connected to the transistor M
, and the wiring ANO. The transistor M has the other of its source and drain connected to one electrode of the light emitting element 360 . The other electrode of the light emitting element 360 is connected to the wiring VCOM2.

図19では、トランジスタMが半導体を挟む2つのゲートを有し、これらが接続されて
いる例を示している。これにより、トランジスタMが流すことのできる電流を増大させる
ことができる。
FIG. 19 shows an example in which the transistor M has two gates sandwiching a semiconductor and these are connected. Thereby, the current that the transistor M can flow can be increased.

配線G1には、スイッチSW1を導通状態または非導通状態に制御する信号を与えるこ
とができる。配線VCOM1には、所定の電位を与えることができる。配線S1には、液
晶素子340が有する液晶の配向状態を制御する信号を与えることができる。配線CSC
OMには、所定の電位を与えることができる。
A signal for controlling the switch SW1 to be on or off can be applied to the wiring G1. A predetermined potential can be applied to the wiring VCOM1. A signal for controlling the alignment state of the liquid crystal of the liquid crystal element 340 can be applied to the wiring S1. Wiring CSC
A predetermined potential can be applied to OM.

配線G2には、スイッチSW2を導通状態または非導通状態に制御する信号を与えるこ
とができる。配線VCOM2および配線ANOには、発光素子360が発光する電位差が
生じる電位をそれぞれ与えることができる。配線S2には、トランジスタMの導通状態を
制御する信号を与えることができる。
A signal for controlling the switch SW2 to be on or off can be applied to the wiring G2. The wiring VCOM2 and the wiring ANO can be supplied with potentials that cause a potential difference at which the light emitting element 360 emits light. A signal for controlling the on state of the transistor M can be applied to the wiring S2.

図19に示す画素410は、例えば、反射モードの表示を行う場合には、配線G1およ
び配線S1に与える信号により駆動し、液晶素子340による光学変調を利用して表示す
ることができる。また、透過モードで表示を行う場合には、配線G2および配線S2に与
える信号により駆動し、発光素子360を発光させて表示することができる。また、両方
のモードで駆動する場合には、配線G1、配線G2、配線S1および配線S2のそれぞれ
に与える信号により駆動することができる。
The pixels 410 shown in FIG. 19 can be driven by signals applied to the wirings G1 and S1 and can be displayed using optical modulation by the liquid crystal element 340, for example, when displaying in the reflection mode. Further, in the case of performing display in a transmissive mode, the light emitting element 360 can be driven by a signal given to the wiring G2 and the wiring S2 to emit light for display. In the case of driving in both modes, driving can be performed by signals given to the wiring G1, the wiring G2, the wiring S1, and the wiring S2.

なお、図19では一つの画素410に、一つの液晶素子340と一つの発光素子360
とを有する例を示したが、これに限られない。図20(A)は、一つの画素410に一つ
の液晶素子340と4つの発光素子360(発光素子360r、360g、360b、3
60w)を有する例を示している。
Note that in FIG. 19, one liquid crystal element 340 and one light emitting element 360 are included in one pixel 410 .
Although the example which has and was shown, it is not restricted to this. In FIG. 20A, one pixel 410 includes one liquid crystal element 340 and four light emitting elements 360 (light emitting elements 360r, 360g, 360b, and 360b).
60w).

図20(A)では図19の例に加えて、画素410に配線G3および配線S3が接続さ
れている。
In FIG. 20A, a wiring G3 and a wiring S3 are connected to the pixel 410 in addition to the example in FIG.

図20(A)に示す例では、例えば4つの発光素子360を、それぞれ赤色(R)、緑
色(G)、青色(B)、および白色(W)を呈する発光素子を用いることができる。また
液晶素子340として、白色を呈する反射型の液晶素子を用いることができる。これによ
り、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。ま
た透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。
In the example shown in FIG. 20A, for example, the four light emitting elements 360 can be red (R), green (G), blue (B), and white (W) light emitting elements. Alternatively, a reflective liquid crystal element exhibiting white color can be used as the liquid crystal element 340 . As a result, when performing display in the reflective mode, it is possible to perform white display with high reflectance. In addition, in the case of performing display in the transmissive mode, display with high color rendering can be performed with low power.

また、図20(B)には、画素410の構成例を示している。画素410は、電極31
1が有する開口部と重なる発光素子360wと、電極311の周囲に配置された発光素子
360r、発光素子360g、および発光素子360bとを有する。発光素子360r、
発光素子360g、および発光素子360bは、発光面積がほぼ同等であることが好まし
い。
In addition, FIG. 20B shows a configuration example of the pixel 410 . The pixel 410 is the electrode 31
and a light-emitting element 360r, a light-emitting element 360g, and a light-emitting element 360b arranged around the electrode 311 . light emitting element 360r,
It is preferable that the light emitting element 360g and the light emitting element 360b have substantially the same light emitting area.

<4-3.表示パネルの構成例>
図21は、本発明の一態様の表示パネル300の斜視概略図である。表示パネル300
は、基板351と基板361とが貼り合わされた構成を有する。図21では、基板361
を破線で明示している。
<4-3. Configuration example of display panel>
FIG. 21 is a schematic perspective view of a display panel 300 of one embodiment of the present invention. display panel 300
has a configuration in which a substrate 351 and a substrate 361 are bonded together. In FIG. 21, substrate 361
is indicated by a dashed line.

表示パネル300は、表示部362、回路364、配線365等を有する。基板351
には、例えば回路364、配線365、および画素電極として機能する導電層311b等
が設けられる。また図21では基板351上にIC373とFPC372が実装されてい
る例を示している。そのため、図21に示す構成は、表示パネル300とFPC372お
よびIC373を有する表示モジュールと言うこともできる。
The display panel 300 includes a display portion 362, a circuit 364, wirings 365, and the like. substrate 351
is provided with, for example, a circuit 364, a wiring 365, a conductive layer 311b functioning as a pixel electrode, and the like. Also, FIG. 21 shows an example in which an IC 373 and an FPC 372 are mounted on the substrate 351 . Therefore, the configuration shown in FIG. 21 can also be said to be a display module having the display panel 300, the FPC 372 and the IC 373. FIG.

回路364は、例えば走査線駆動回路として機能する回路を用いることができる。 For the circuit 364, for example, a circuit functioning as a scanning line driver circuit can be used.

配線365は、表示部362や回路364に信号や電力を供給する機能を有する。当該
信号や電力は、FPC372を介して外部、またはIC373から配線365に入力され
る。
The wiring 365 has a function of supplying signals and power to the display portion 362 and the circuit 364 . The signal and power are input to the wiring 365 from the outside through the FPC 372 or from the IC 373 .

また、図21では、COG(Chip On Glass)方式等により、基板351
にIC373が設けられている例を示している。IC373は、例えば走査線駆動回路、
または信号線駆動回路などとしての機能を有するICを適用できる。なお表示パネル30
0が走査線駆動回路および信号線駆動回路として機能する回路を備える場合や、走査線駆
動回路や信号線駆動回路として機能する回路を外部に設け、FPC372を介して表示パ
ネル300を駆動するための信号を入力する場合などでは、IC373を設けない構成と
してもよい。また、IC373を、COF(Chip On Film)方式等により、
FPC372に実装してもよい。
Further, in FIG. 21, the substrate 351 is formed by a COG (Chip On Glass) method or the like.
shows an example in which an IC 373 is provided in . The IC 373 is, for example, a scanning line driving circuit,
Alternatively, an IC having a function as a signal line driver circuit or the like can be applied. Note that the display panel 30
0 includes a circuit functioning as a scanning line driving circuit and a signal line driving circuit, or a circuit functioning as a scanning line driving circuit and a signal line driving circuit is provided externally to drive the display panel 300 via the FPC 372. In the case of inputting a signal, the IC 373 may be omitted. In addition, IC373, by the COF (Chip On Film) method, etc.
It may be mounted on the FPC 372 .

図21には、表示部362の一部の拡大図を示している。表示部362には、複数の表
示素子が有する導電層311bがマトリクス状に配置されている。導電層311bは、可
視光を反射する機能を有し、後述する液晶素子340の反射電極として機能する。
FIG. 21 shows an enlarged view of part of the display section 362. As shown in FIG. In the display portion 362, conductive layers 311b included in a plurality of display elements are arranged in matrix. The conductive layer 311b has a function of reflecting visible light and functions as a reflective electrode of the liquid crystal element 340, which will be described later.

また、図21に示すように、導電層311bは開口を有する。さらに導電層311bの
基板351側に、発光素子360を有する。発光素子360からの光は、導電層311b
の開口を介して基板361側に射出される。
Also, as shown in FIG. 21, the conductive layer 311b has an opening. Further, a light-emitting element 360 is provided on the substrate 351 side of the conductive layer 311b. Light from the light emitting element 360 passes through the conductive layer 311b.
is injected to the substrate 361 side through the opening of .

また、基板361上にはタッチセンサを設けることができる。例えば、シート状の静電
容量方式のタッチセンサ366を表示部362に重ねて設ける構成とすればよい。または
、基板361と基板351との間にタッチセンサを設けてもよい。基板361と基板35
1との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサのほか、光電変換
素子を用いた光学式のタッチセンサを適用してもよい。
A touch sensor can be provided over the substrate 361 . For example, a sheet-like capacitive touch sensor 366 may be provided so as to overlap the display portion 362 . Alternatively, a touch sensor may be provided between the substrate 361 and the substrate 351 . Substrate 361 and substrate 35
1, an optical touch sensor using a photoelectric conversion element may be applied in addition to the capacitive touch sensor.

<4-4.断面構成例>
図22に、図21で例示した表示パネルの、FPC372を含む領域の一部、回路36
4を含む領域の一部、表示部362を含む領域の一部およびタッチセンサ366をそれぞ
れ切断したときの断面の一例を示す。
<4-4. Example of cross-sectional configuration>
FIG. 22 shows part of the region including the FPC 372 of the display panel illustrated in FIG.
4, a part of the region including the display unit 362, and the touch sensor 366 are cut.

表示パネルは、基板351と基板560の間に、絶縁層220を有する。また基板35
1と絶縁層220の間に、発光素子360、トランジスタ201、トランジスタ205、
トランジスタ206、着色層134等を有する。また絶縁層220と基板560の間に、
液晶素子340、絶縁層180、着色層131、絶縁層121、タッチセンサ366等を
有する。またタッチセンサ366と絶縁層121は接着層176を介して接着され、基板
351と発光素子360は接着層142を介して接着されている。
The display panel has an insulating layer 220 between substrates 351 and 560 . Also the substrate 35
1 and the insulating layer 220, the light emitting element 360, the transistor 201, the transistor 205,
It has a transistor 206, a coloring layer 134, and the like. Also, between the insulating layer 220 and the substrate 560,
It has a liquid crystal element 340, an insulating layer 180, a colored layer 131, an insulating layer 121, a touch sensor 366, and the like. Also, the touch sensor 366 and the insulating layer 121 are adhered via the adhesive layer 176 , and the substrate 351 and the light emitting element 360 are adhered via the adhesive layer 142 .

トランジスタ206は、液晶素子340と電気的に接続し、トランジスタ205は、発
光素子360と電気的に接続する。トランジスタ205とトランジスタ206は、いずれ
も絶縁層220の基板351側の面上に形成されているため、これらを同一の工程を用い
て作製することができる。
The transistor 206 is electrically connected to the liquid crystal element 340 and the transistor 205 is electrically connected to the light emitting element 360 . Since the transistors 205 and 206 are both formed over the surface of the insulating layer 220 on the substrate 351 side, they can be manufactured using the same process.

基板560には、タッチセンサ366、着色層131、遮光層132、絶縁層121、
絶縁層180、液晶素子340の共通電極として機能する導電層313、配向膜133b
、絶縁層117等が設けられている。絶縁層117は、液晶素子340のセルギャップを
保持するためのスペーサとして機能する。
The substrate 560 includes the touch sensor 366, the colored layer 131, the light shielding layer 132, the insulating layer 121,
The insulating layer 180, the conductive layer 313 functioning as a common electrode for the liquid crystal element 340, and the alignment film 133b
, an insulating layer 117 and the like are provided. The insulating layer 117 functions as a spacer for holding the cell gap of the liquid crystal element 340 .

絶縁層220の基板351側には、絶縁層211、絶縁層212、絶縁層213、絶縁
層214、絶縁層215等の絶縁層が設けられている。絶縁層211は、その一部が各ト
ランジスタのゲート絶縁層として機能する。絶縁層212、絶縁層213、および絶縁層
214は、各トランジスタを覆って設けられている。また絶縁層214を覆って絶縁層2
15が設けられている。絶縁層214および絶縁層215は、平坦化層としての機能を有
する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層212、絶縁層213
、絶縁層214の3層を有する場合について示しているが、これに限られず4層以上であ
ってもよいし、単層、または2層であってもよい。また平坦化層として機能する絶縁層2
14は、不要であれば設けなくてもよい。
Insulating layers such as an insulating layer 211 , an insulating layer 212 , an insulating layer 213 , an insulating layer 214 , and an insulating layer 215 are provided on the substrate 351 side of the insulating layer 220 . Part of the insulating layer 211 functions as a gate insulating layer of each transistor. An insulating layer 212, an insulating layer 213, and an insulating layer 214 are provided over each transistor. In addition, insulating layer 2 covers insulating layer 214 .
15 are provided. The insulating layer 214 and the insulating layer 215 function as planarization layers. Note that here, the insulating layers 212 and 213 are used as the insulating layers that cover the transistors and the like.
, and the insulating layer 214 are shown, but the present invention is not limited to this, and may have four or more layers, a single layer, or two layers. Insulating layer 2 that also functions as a planarization layer
14 may be omitted if unnecessary.

また、トランジスタ201、トランジスタ205、およびトランジスタ206は、一部
がゲートとして機能する導電層221、一部がソースまたはドレインとして機能する導電
層222、半導体層231を有する。ここでは、同一の導電膜を加工して得られる複数の
層に、同じハッチングパターンを付している。
The transistors 201 , 205 , and 206 each include a conductive layer 221 partly functioning as a gate, a conductive layer 222 partly functioning as a source or a drain, and a semiconductor layer 231 . Here, the same hatching pattern is applied to a plurality of layers obtained by processing the same conductive film.

液晶素子340は反射型の液晶素子である。液晶素子340は、導電層311a、液晶
312、導電層313が積層された積層構造を有する。また、導電層311aの基板35
1側に接して、可視光を反射する導電層311bが設けられている。導電層311bは開
口251を有する。また、導電層311aおよび導電層313は可視光を透過する材料を
含む。また、液晶312と導電層311aの間に配向膜133aが設けられ、液晶312
と導電層313の間に配向膜133bが設けられている。
The liquid crystal element 340 is a reflective liquid crystal element. The liquid crystal element 340 has a stacked structure in which a conductive layer 311a, a liquid crystal 312, and a conductive layer 313 are stacked. Moreover, the substrate 35 of the conductive layer 311a
A conductive layer 311b that reflects visible light is provided in contact with the first side. Conductive layer 311b has opening 251 . In addition, the conductive layers 311a and 313 contain a material that transmits visible light. Further, an alignment film 133a is provided between the liquid crystal 312 and the conductive layer 311a so that the liquid crystal 312
and the conductive layer 313, an alignment film 133b is provided.

液晶素子340において、導電層311bは可視光を反射する機能を有し、導電層31
3は可視光を透過する機能を有する。基板560側から入射した光は、導電層313、液
晶312を透過し、導電層311bで反射する。そして、液晶312および導電層313
を再度透過して、基板560に達する。このとき、導電層311bと導電層313の間に
与える電圧によって液晶312の配向を制御し、光の光学変調を制御することができる。
すなわち、基板560を介して射出される光の強度を制御することができる。また光は着
色層131によって特定の波長領域以外の光が吸収されることにより、取り出される光は
、例えば赤色を呈する光となる。
In the liquid crystal element 340, the conductive layer 311b has a function of reflecting visible light, and the conductive layer 311b has a function of reflecting visible light.
3 has a function of transmitting visible light. Light incident from the substrate 560 side passes through the conductive layer 313 and the liquid crystal 312 and is reflected by the conductive layer 311b. Then, liquid crystal 312 and conductive layer 313
again to reach the substrate 560 . At this time, the orientation of the liquid crystal 312 can be controlled by a voltage applied between the conductive layer 311b and the conductive layer 313, so that the optical modulation of light can be controlled.
That is, the intensity of light emitted through substrate 560 can be controlled. In addition, the colored layer 131 absorbs light other than the light in the specific wavelength range, so that the extracted light becomes, for example, red light.

発光素子360は、ボトムエミッション型の発光素子である。発光素子360は、絶縁
層220側から導電層191、EL層192、および導電層193bの順に積層された積
層構造を有する。また導電層193bを覆って導電層193aが設けられている。導電層
193bは可視光を反射する材料を含み、導電層191および導電層193aは可視光を
透過する材料を含む。発光素子360が発する光は、着色層134、絶縁層220、開口
251、導電層313等を介して、基板560側に射出される。
The light emitting element 360 is a bottom emission type light emitting element. The light-emitting element 360 has a stacked structure in which a conductive layer 191, an EL layer 192, and a conductive layer 193b are stacked in this order from the insulating layer 220 side. A conductive layer 193a is provided to cover the conductive layer 193b. The conductive layer 193b contains a material that reflects visible light, and the conductive layers 191 and 193a contain a material that transmits visible light. Light emitted by the light emitting element 360 is emitted to the substrate 560 side through the colored layer 134, the insulating layer 220, the opening 251, the conductive layer 313, and the like.

ここで、図22に示すように、開口251には可視光を透過する導電層311aが設け
られていることが好ましい。これにより、開口251と重なる領域においてもそれ以外の
領域と同様に液晶312が配向するため、これらの領域の境界部で液晶の配向不良が生じ
、意図しない光が漏れてしまうことを抑制できる。
Here, as shown in FIG. 22, the opening 251 is preferably provided with a conductive layer 311a that transmits visible light. As a result, the liquid crystal 312 is oriented in the region overlapping the opening 251 in the same manner as in the other regions, so that it is possible to prevent the liquid crystal from being oriented poorly at the boundary between these regions and causing unintended leakage of light.

基板560の外側の面には、アンチグレアパターンが形成されたフィルム13dを配置
する。アンチグレアパターンが形成されたフィルム13dにより反射光を散乱させること
ができ、反射の表示素子による表示を見やすくすることができる。また、指紋などの汚れ
を付きにくくすることができる。
A film 13d having an anti-glare pattern is disposed on the outer surface of the substrate 560. As shown in FIG. Reflected light can be scattered by the film 13d on which the anti-glare pattern is formed, and the display by the reflective display element can be made easier to see. In addition, dirt such as fingerprints can be made less likely to adhere.

導電層191の端部を覆う絶縁層216上には、絶縁層217が設けられている。絶縁
層217は、絶縁層220と基板351が必要以上に接近することを抑制するスペーサと
しての機能を有する。またEL層192や導電層193aを遮蔽マスク(メタルマスク)
を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能を
有していてもよい。なお、絶縁層217は不要であれば設けなくてもよい。
An insulating layer 217 is provided over the insulating layer 216 covering the end portion of the conductive layer 191 . The insulating layer 217 functions as a spacer that prevents the insulating layer 220 and the substrate 351 from approaching each other more than necessary. In addition, the EL layer 192 and the conductive layer 193a are covered with a shielding mask (metal mask).
may have a function of preventing the shielding mask from coming into contact with the formation surface. Note that the insulating layer 217 may be omitted if unnecessary.

トランジスタ205のソースまたはドレインの一方は、導電層224を介して発光素子
360の導電層191と電気的に接続されている。
One of the source and the drain of the transistor 205 is electrically connected to the conductive layer 191 of the light emitting element 360 through the conductive layer 224 .

トランジスタ206のソースまたはドレインの一方は、接続部207を介して導電層3
11bと電気的に接続されている。導電層311bと導電層311aは接して設けられ、
これらは電気的に接続されている。ここで、接続部207は、絶縁層220に設けられた
開口を介して、絶縁層220の両面に設けられる導電層同士を接続する部分である。
One of the source and the drain of the transistor 206 is connected to the conductive layer 3 through the connection portion 207.
11b are electrically connected. The conductive layer 311b and the conductive layer 311a are provided in contact,
These are electrically connected. Here, the connecting portion 207 is a portion that connects the conductive layers provided on both surfaces of the insulating layer 220 through an opening provided in the insulating layer 220 .

基板351と基板560が重ならない領域には、接続部204が設けられている。接続
部204は接続部207と同様の構成を有している。接続部204の上面は、導電層31
1aと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部20
4とFPC372とを接続層242を介して電気的に接続することができる。
A connection portion 204 is provided in a region where the substrate 351 and the substrate 560 do not overlap. The connecting portion 204 has a configuration similar to that of the connecting portion 207 . The upper surface of the connecting portion 204 is the conductive layer 31
A conductive layer obtained by processing the same conductive film as 1a is exposed. As a result, the connecting portion 20
4 and the FPC 372 can be electrically connected via the connection layer 242 .

接着層141が設けられる一部の領域には、接続部252が設けられている。接続部2
52において、導電層311aと同一の導電膜を加工して得られた導電層と、導電層31
3の一部が、接続体243により電気的に接続されている。したがって、基板560側に
形成された導電層313に、基板351側に接続されたFPC372から入力される信号
または電位を、接続部252を介して供給することができる。
A connection portion 252 is provided in a part of the region where the adhesive layer 141 is provided. Connection part 2
In 52, a conductive layer obtained by processing the same conductive film as the conductive layer 311a, and the conductive layer 311a.
3 are electrically connected by a connector 243 . Therefore, a signal or potential input from the FPC 372 connected to the substrate 351 side can be supplied to the conductive layer 313 formed on the substrate 560 side through the connection portion 252 .

接続体243としては、例えば導電性の粒子を用いることができる。導電性の粒子とし
ては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることが
できる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。ま
たニッケルをさらに金で被覆するなど、2種類以上の金属材料を層状に被覆させた粒子を
用いることが好ましい。また接続体243として、弾性変形、または塑性変形する材料を
用いることが好ましい。このとき導電性の粒子である接続体243は、図22に示すよう
に上下方向に潰れた形状となる場合がある。こうすることで、接続体243と、これと電
気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良など
の不具合の発生を抑制することができる。
As the connector 243, for example, conductive particles can be used. As the conductive particles, particles such as organic resin or silica whose surface is coated with a metal material can be used. It is preferable to use nickel or gold as the metal material because the contact resistance can be reduced. In addition, it is preferable to use particles coated with two or more kinds of metal materials in layers, such as coating nickel with gold. Further, it is preferable to use a material that is elastically deformable or plastically deformable as the connecting body 243 . At this time, the connector 243, which is a conductive particle, may have a vertically crushed shape as shown in FIG. By doing so, the contact area between the connector 243 and the conductive layer electrically connected thereto is increased, the contact resistance can be reduced, and the occurrence of defects such as poor connection can be suppressed.

接続体243は、接着層141に覆われるように配置することが好ましい。例えば、硬
化前の接着層141に接続体243を分散させておけばよい。
The connection body 243 is preferably arranged so as to be covered with the adhesive layer 141 . For example, the connecting members 243 may be dispersed in the adhesive layer 141 before curing.

図22では、回路364の例としてトランジスタ201が設けられている例を示してい
る。
FIG. 22 shows an example in which the transistor 201 is provided as an example of the circuit 364 .

図22では、トランジスタ201およびトランジスタ205の例として、チャネルが形
成される半導体層231を2つのゲートで挟持する構成が適用されている。一方のゲート
は導電層221により、他方のゲートは絶縁層212を介して半導体層231と重なる導
電層223により構成されている。このような構成とすることで、トランジスタのしきい
値電圧を制御することができる。このとき、2つのゲートを接続し、これらに同一の信号
を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のト
ランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させる
ことができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回
路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用する
ことで、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各
配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
In FIG. 22, as an example of the transistor 201 and the transistor 205, a structure in which a semiconductor layer 231 in which a channel is formed is sandwiched between two gates is applied. One gate is composed of the conductive layer 221, and the other gate is composed of the conductive layer 223 overlapping with the semiconductor layer 231 with the insulating layer 212 interposed therebetween. With such a structure, the threshold voltage of the transistor can be controlled. At this time, the transistor may be driven by connecting two gates and supplying the same signal to them. Such a transistor can increase field-effect mobility and increase on-current compared to other transistors. As a result, a circuit that can be driven at high speed can be manufactured. Furthermore, it is possible to reduce the area occupied by the circuit section. By using a transistor with a large on-current, it is possible to reduce the signal delay in each wiring even if the number of wiring increases when the display panel becomes larger or has higher definition, thereby suppressing display unevenness. can do.

なお、回路364が有するトランジスタと、表示部362が有するトランジスタは、同
じ構造であってもよい。また回路364が有する複数のトランジスタは、全て同じ構造で
あってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部
362が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のト
ランジスタを組み合わせて用いてもよい。
Note that the transistor included in the circuit 364 and the transistor included in the display portion 362 may have the same structure. Further, the plurality of transistors included in the circuit 364 may all have the same structure, or transistors with different structures may be used in combination. Further, the plurality of transistors included in the display portion 362 may all have the same structure, or transistors with different structures may be used in combination.

各トランジスタを覆う絶縁層212、絶縁層213のうち少なくとも一方は、水や水素
などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層212また
は絶縁層213はバリア膜として機能させることができる。このような構成とすることで
、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能と
なり、信頼性の高い表示パネルを実現できる。
At least one of the insulating layer 212 and the insulating layer 213 covering each transistor is preferably made of a material into which impurities such as water and hydrogen are difficult to diffuse. That is, the insulating layer 212 or the insulating layer 213 can function as a barrier film. By adopting such a structure, it is possible to effectively suppress the diffusion of impurities from the outside into the transistor, and a highly reliable display panel can be realized.

<4-5.各構成要素について>
以下では、上記に示す各構成要素について説明する。
<4-5. About each component>
Below, each component shown above is demonstrated.

[基板]
表示パネルが有する基板には、平坦面を有する材料を用いることができる。表示素子か
らの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、
セラミック、サファイヤ、有機樹脂などの材料を用いることができる。
[substrate]
A material having a flat surface can be used for a substrate included in the display panel. A material that transmits the light is used for the substrate on the side from which the light from the display element is extracted. For example, glass, quartz,
Materials such as ceramics, sapphire, and organic resins can be used.

厚さの薄い基板を用いることで、表示パネルの軽量化、薄型化を図ることができる。さ
らに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示パネルを実
現できる。
By using a thin substrate, the weight and thickness of the display panel can be reduced. Furthermore, a flexible display panel can be realized by using a substrate that is thick enough to be flexible.

また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙
げた基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全
体に熱を容易に伝導できるため、表示パネルの局所的な温度上昇を抑制することができ、
好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、10μm以上200μm
以下が好ましく、20μm以上50μm以下であることがより好ましい。
In addition, since the substrate on the side from which emitted light is not extracted does not need to have a light-transmitting property, a metal substrate or the like can be used in addition to the above substrates. Since the metal substrate has high thermal conductivity and can easily conduct heat to the entire substrate, local temperature rise in the display panel can be suppressed.
preferable. In order to obtain flexibility and bendability, the thickness of the metal substrate should be between 10 μm and 200 μm.
The following is preferable, and 20 μm or more and 50 μm or less is more preferable.

金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニ
ッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用い
ることができる。
The material constituting the metal substrate is not particularly limited, but metals such as aluminum, copper, and nickel, or alloys such as aluminum alloys and stainless steel can be preferably used.

また、金属基板の表面を酸化する、または表面に絶縁膜を形成するなどにより、絶縁処
理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、
電着法、蒸着法、またはスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素
雰囲気で放置するまたは加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を
形成してもよい。
Alternatively, a substrate subjected to an insulating treatment such as by oxidizing the surface of a metal substrate or forming an insulating film on the surface thereof may be used. For example, coating methods such as spin coating and dipping,
An insulating film may be formed using an electrodeposition method, a vapor deposition method, a sputtering method, or the like, or an oxide film may be formed on the surface of the substrate by leaving or heating in an oxygen atmosphere, or by an anodic oxidation method or the like. good too.

可撓性を有し、可視光に対する透過性を有する材料としては、例えば、ポリエチレンテ
レフタレート(PET)、ポリエチレンナフタレート(PEN)等のポリエステル樹脂、
ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカー
ボネート(PC)樹脂、ポリエーテルスルホン(PES)樹脂、ポリアミド樹脂、シクロ
オレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリ
テトラフルオロエチレン(PTFE)樹脂等が挙げられる。特に、熱膨張係数の低い材料
を用いることが好ましく、例えば、熱膨張係数が30×10-6/K以下であるポリアミ
ドイミド樹脂、ポリイミド樹脂、PET等を好適に用いることができる。また、ガラス繊
維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基
板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を
用いた表示パネルも軽量にすることができる。
Materials having flexibility and transparency to visible light include, for example, polyester resins such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN);
Polyacrylonitrile resin, polyimide resin, polymethylmethacrylate resin, polycarbonate (PC) resin, polyethersulfone (PES) resin, polyamide resin, cycloolefin resin, polystyrene resin, polyamideimide resin, polyvinyl chloride resin, polytetrafluoroethylene ( PTFE) resin and the like. In particular, it is preferable to use a material with a low coefficient of thermal expansion. For example, polyamideimide resin, polyimide resin, PET, etc., having a coefficient of thermal expansion of 30×10 −6 /K or less can be preferably used. A substrate obtained by impregnating glass fibers with an organic resin, or a substrate obtained by mixing an inorganic filler with an organic resin to reduce the coefficient of thermal expansion can also be used. Since a substrate using such a material is light in weight, a display panel using the substrate can also be light in weight.

上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強
度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のこ
とを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリア
ミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキ
サゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Eガラ
ス、Sガラス、Dガラス、Qガラス等を用いたガラス繊維が挙げられる。これらは、織布
または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可
撓性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からな
る構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ま
しい。
When a fibrous body is included in the material, the fibrous body uses high-strength fibers of an organic compound or an inorganic compound. High-strength fibers specifically refer to fibers having a high tensile modulus or Young's modulus, and representative examples include polyvinyl alcohol fibers, polyester fibers, polyamide fibers, polyethylene fibers, aramid fibers, Polyparaphenylenebenzobisoxazole fibers, glass fibers, or carbon fibers may be mentioned. Examples of glass fibers include glass fibers using E glass, S glass, D glass, Q glass, and the like. These may be used in the form of woven fabric or non-woven fabric, and a structure obtained by impregnating this fibrous body with a resin and curing the resin may be used as a flexible substrate. It is preferable to use a structure made of a fibrous body and a resin as the substrate having flexibility, because the reliability against damage due to bending or local pressure is improved.

または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。ま
たは、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。
Alternatively, a thin glass, metal, or the like having flexibility can be used for the substrate. Alternatively, a composite material in which glass and a resin material are bonded together by an adhesive layer may be used.

可撓性を有する基板に、表示パネルの表面を傷などから保護するハードコート層(例え
ば、窒化シリコン、酸化アルミニウムなど)や、押圧を分散可能な材質の層(例えば、ア
ラミド樹脂など)等が積層されていてもよい。また、水分等による表示素子の寿命の低下
等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい
。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒
化アルミニウム等の無機絶縁材料を用いることができる。
A flexible substrate has a hard coat layer (for example, silicon nitride, aluminum oxide, etc.) that protects the surface of the display panel from scratches, and a layer made of a material that can disperse pressure (for example, aramid resin). It may be laminated. In addition, an insulating film with low water permeability may be laminated on a flexible substrate in order to suppress deterioration in the life of the display element due to moisture or the like. For example, an inorganic insulating material such as silicon nitride, silicon oxynitride, silicon nitride oxide, aluminum oxide, or aluminum nitride can be used.

基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とする
と、水や酸素に対するバリア性を向上させ、信頼性の高い表示パネルとすることができる
The substrate can also be used by laminating a plurality of layers. In particular, when a structure including a glass layer is employed, barrier properties against water and oxygen can be improved, and a highly reliable display panel can be obtained.

[トランジスタ]
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として
機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する
絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示し
ている。
[Transistor]
A transistor includes a conductive layer functioning as a gate electrode, a semiconductor layer, a conductive layer functioning as a source electrode, a conductive layer functioning as a drain electrode, and an insulating layer functioning as a gate insulating layer. The above description shows a case where a transistor with a bottom-gate structure is applied.

なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例
えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよい
し、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート
型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設
けられていてもよい。
Note that there is no particular limitation on the structure of the transistor included in the display device of one embodiment of the present invention. For example, a planar transistor, a staggered transistor, or an inverted staggered transistor may be used. Further, the transistor structure may be either a top-gate type or a bottom-gate type. Alternatively, gate electrodes may be provided above and below the channel.

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、
結晶性を有する半導体(微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶
領域を有する半導体)のいずれを用いてもよい。結晶性を有する半導体を用いると、トラ
ンジスタ特性の劣化を抑制できるため好ましい。
The crystallinity of the semiconductor material used for the transistor is not particularly limited, and amorphous semiconductors,
Any crystalline semiconductor (a microcrystalline semiconductor, a polycrystalline semiconductor, a single-crystal semiconductor, or a semiconductor partially including a crystal region) may be used. It is preferable to use a crystalline semiconductor because deterioration of transistor characteristics can be suppressed.

また、トランジスタに用いる半導体材料としては、エネルギーギャップが2eV以上、
好ましくは2.5eV以上、より好ましくは3eV以上である金属酸化物を用いることが
できる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するCA
C-OSなどを用いることができる。
In addition, semiconductor materials used for transistors have an energy gap of 2 eV or more,
Metal oxides with a voltage of preferably 2.5 eV or higher, more preferably 3 eV or higher can be used. Typically, it is an oxide semiconductor containing indium or the like.
C-OS or the like can be used.

シリコンよりもバンドギャップが広く、且つキャリア密度の小さい酸化物半導体を用い
たトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子
に蓄積した電荷を長期間に亘って保持することが可能である。
A transistor including an oxide semiconductor, which has a wider bandgap and a lower carrier density than silicon, can retain charge accumulated in a capacitor connected in series with the transistor for a long time due to low off-state current. is possible.

半導体層は、例えばインジウム、亜鉛およびM(アルミニウム、チタン、ガリウム、ゲ
ルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたは
ハフニウム等の金属)を含むIn-M-Zn系酸化物で表記される膜とすることができる
The semiconductor layer is represented by an In--M--Zn oxide containing, for example, indium, zinc and M (a metal such as aluminum, titanium, gallium, germanium, yttrium, zirconium, lanthanum, cerium, tin, neodymium or hafnium). It can be a membrane.

半導体層を構成する酸化物半導体がIn-M-Zn系酸化物の場合、In-M-Zn酸
化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧
M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素
の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、I
n:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4
.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5
:1:8等が好ましい。なお、成膜される半導体層の金属元素の原子数比はそれぞれ、上
記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の
変動を含む。
When the oxide semiconductor constituting the semiconductor layer is an In--M--Zn oxide, the atomic ratio of the metal elements in the sputtering target used for forming the In--M--Zn oxide is In≧
It is preferable to satisfy M, Zn≧M. The atomic ratios of the metal elements in such a sputtering target are In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, I
n:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4
. 1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5
:1:8 and the like are preferred. It should be noted that the atomic ratio of the metal elements in the semiconductor layer to be deposited includes a variation of plus or minus 40% of the atomic ratio of the metal elements contained in the sputtering target.

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるた
め好ましい。またこのとき酸化物半導体を用いることで、多結晶シリコンよりも低温で形
成でき、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料
を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面
積のガラス基板などを好適に用いることができる。
The bottom-gate transistor described as an example in this embodiment is preferable because the number of manufacturing steps can be reduced. In addition, by using an oxide semiconductor at this time, it can be formed at a lower temperature than polycrystalline silicon, and a material with low heat resistance can be used as a material for wiring and electrodes in a layer below the semiconductor layer and a material for the substrate. , the range of material selection can be expanded. For example, a glass substrate having an extremely large area can be suitably used.

半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は
、キャリア密度が1×1017/cm以下、好ましくは1×1015/cm以下、さ
らに好ましくは1×1013/cm以下、より好ましくは1×1011/cm以下、
さらに好ましくは1×1010/cm未満であり、1×10-9/cm以上の酸化物
半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高
純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため
、安定な特性を有する酸化物半導体であるといえる。
As the semiconductor layer, an oxide semiconductor film with low carrier density is used. For example, the semiconductor layer has a carrier density of 1×10 17 /cm 3 or less, preferably 1×10 15 /cm 3 or less, more preferably 1×10 13 /cm 3 or less, more preferably 1×10 11 /cm 3 or less. 3 or less,
More preferably, it is less than 1×10 10 /cm 3 , and an oxide semiconductor with 1×10 −9 /cm 3 or more can be used. Such an oxide semiconductor is called a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor. Accordingly, the oxide semiconductor has a low impurity concentration and a low defect state density, and thus has stable characteristics.

なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性(電界
効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要と
するトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠
陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ま
しい。
Note that the material is not limited to these, and a material having an appropriate composition may be used according to the required semiconductor characteristics and electrical characteristics (field effect mobility, threshold voltage, etc.) of the transistor. In addition, in order to obtain the required semiconductor characteristics of the transistor, it is preferable to appropriately set the carrier density, impurity concentration, defect density, atomic ratio of metal elements and oxygen, interatomic distance, density, etc. of the semiconductor layer. .

半導体層を構成する酸化物半導体において、第14族元素の一つであるシリコンや炭素
が含まれると、半導体層において酸素欠損が増加し、n型化してしまう。このため、半導
体層におけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2
×1018atoms/cm以下、好ましくは2×1017atoms/cm以下と
する。
If silicon or carbon, which is one of Group 14 elements, is contained in an oxide semiconductor forming a semiconductor layer, oxygen vacancies increase in the semiconductor layer, and the semiconductor layer becomes n-type. Therefore, the concentration of silicon and carbon in the semiconductor layer (concentration obtained by secondary ion mass spectrometry) is
×10 18 atoms/cm 3 or less, preferably 2 × 10 17 atoms/cm 3 or less.

また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを
生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半
導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金
属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms
/cm以下にする。
Further, when an alkali metal and an alkaline earth metal are bonded to an oxide semiconductor, carriers may be generated, which may increase the off-state current of the transistor. Therefore, the concentration of alkali metals or alkaline earth metals obtained by secondary ion mass spectrometry in the semiconductor layer is 1×10 18 atoms/cm 3 or less, preferably 2×10 16 atoms/cm 3 .
/ cm 3 or less.

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子
が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物
半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層にお
ける二次イオン質量分析法により得られる窒素濃度は、5×1018atoms/cm
以下にすることが好ましい。
Further, when nitrogen is contained in the oxide semiconductor forming the semiconductor layer, electrons as carriers are generated, the carrier density increases, and the oxide semiconductor tends to be n-type. As a result, a transistor including an oxide semiconductor containing nitrogen tends to have normally-on characteristics. Therefore, the nitrogen concentration in the semiconductor layer obtained by secondary ion mass spectrometry is 5×10 18 atoms/cm 3 .
It is preferable to:

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、c軸に配
向した結晶を有するCAAC-OS(C-Axis Aligned Crystall
ine Oxide Semiconductor)、多結晶構造、微結晶構造、または
非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CA
AC-OSは最も欠陥準位密度が低い。
The semiconductor layer may also have a non-single-crystal structure, for example. The non-single-crystal structure is, for example, CAAC-OS (C-Axis Aligned Crystalline
ine Oxide Semiconductor), polycrystalline, microcrystalline, or amorphous structures. Among the non-single-crystal structures, the amorphous structure has the highest density of defect states, CA
AC-OS has the lowest defect level density.

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さな
い。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さ
ない。
An oxide semiconductor film having an amorphous structure, for example, has disordered atomic arrangement and no crystalline component. Alternatively, an oxide film with an amorphous structure, for example, has a completely amorphous structure and does not have a crystal part.

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAA
C-OSの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混
合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積
層構造を有する場合がある。
Note that the semiconductor layer includes a region having an amorphous structure, a region having a microcrystalline structure, a region having a polycrystalline structure, and a CAA region.
A mixed film containing two or more of the C—OS region and the single crystal structure region may be used. The mixed film may have, for example, a single-layer structure or a laminated structure containing two or more of the above-described regions.

[CAC-OSの構成]
以下では、本発明の一態様で開示されるトランジスタの半導体層に用いることができる
CAC構成を有する金属酸化物の詳細について図23を用いて説明する。ここでは、CA
C構成を有する金属酸化物の代表例として、絶縁膜106上に形成されるCAC-OSを
用いて説明する。
[Configuration of CAC-OS]
Details of the metal oxide having a CAC structure that can be used for the semiconductor layer of the transistor disclosed in one embodiment of the present invention are described below with reference to FIGS. Here, CA
A CAC-OS formed over the insulating film 106 will be described as a representative example of the metal oxide having the C structure.

つまり、CAC-OSとは、例えば、金属酸化物を構成する元素が偏在することで、各
元素を主成分とする領域101、および領域102を形成し、各領域が、混合し、モザイ
ク状に形成または分散される。つまり、金属酸化物を構成する元素が、0.5nm以上1
0nm以下、好ましくは、0.5nm以上3nm以下、またはその近傍のサイズで偏在し
た材料の一構成である。
That is, the CAC-OS is, for example, uneven distribution of elements constituting a metal oxide to form a region 101 and a region 102 containing each element as a main component, and the regions are mixed and arranged in a mosaic shape. formed or dispersed. That is, the element that constitutes the metal oxide has a thickness of 0.5 nm or more.
This is one configuration of a material unevenly distributed with a size of 0 nm or less, preferably 0.5 nm or more and 3 nm or less, or in the vicinity thereof.

特定の元素が偏在した領域は、該元素が有する性質により、物理特性が決定する。例え
ば、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した
領域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体とな
る傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、および誘電
体領域がモザイク状に混合することで、材料としては、半導体として機能する。
The physical properties of a region where a specific element is unevenly distributed are determined by the properties of the element. For example, a region in which an element that tends to be an insulator relatively among elements constituting a metal oxide is unevenly distributed becomes a dielectric region. On the other hand, among the elements constituting the metal oxide, a region in which elements relatively tend to be conductors are unevenly distributed becomes a conductor region. In addition, the conductor region and the dielectric region are mixed in a mosaic shape, and the material functions as a semiconductor.

つまり、本発明の一態様における金属酸化物は、物理特性が異なる材料が混合した、マ
トリックス複合材(matrix composite)、または金属マトリックス複合
材(metal matrix composite)の一種である。
That is, the metal oxide in one aspect of the present invention is a kind of matrix composite or metal matrix composite in which materials with different physical properties are mixed.

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム
および亜鉛を含むことが好ましい。また、それらに加えて、元素M(Mは、ガリウム、ア
ルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、
鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジ
ム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、
または複数種)が含まれていてもよい。
Note that the oxide semiconductor preferably contains at least indium. Indium and zinc are particularly preferred. In addition to them, element M (M is gallium, aluminum, silicon, boron, yttrium, copper, vanadium, beryllium, titanium,
one selected from iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, etc.;
or multiple species) may be included.

例えば、In-Ga-Zn酸化物におけるCAC-OS(CAC-OSの中でもIn-
Ga-Zn酸化物を、特にCAC-IGZOと呼称してもよい。)とは、インジウム酸化
物(以下、InOX1(X1は0よりも大きい実数)とする。)、またはインジウム亜鉛
酸化物(以下、InX2ZnY2Z2(X2、Y2、およびZ2は0よりも大きい実数
)とする。)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とす
る。)、またはガリウム亜鉛酸化物(以下、GaX4ZnY4Z4(X4、Y4、およ
びZ4は0よりも大きい実数)とする。)などと、に材料が分離することでモザイク状と
なり、モザイク状のInOX1、またはInX2ZnY2Z2が、膜中に均一に分布し
た構成(以下、クラウド状ともいう。)である。
For example, CAC-OS in In--Ga--Zn oxide (In--
Ga--Zn oxide may be specifically referred to as CAC-IGZO. ) refers to indium oxide (hereinafter, InO X1 (X1 is a real number greater than 0)) or indium zinc oxide (hereinafter, In X2 Zn Y2 O Z2 (X2, Y2, and Z2 are greater than 0). ), gallium oxide (hereinafter referred to as GaO X3 (X3 is a real number greater than 0)), or gallium zinc oxide (hereinafter referred to as Ga X4 Zn Y4 O Z4 (X4, Y4 , and Z4 is a real number greater than 0.) and so on, and the material is separated into a mosaic shape, and the mosaic InO X1 or In X2 Zn Y2 O Z2 is uniformly distributed in the film. It is a configuration (hereinafter also referred to as a cloud shape).

つまり、CAC-OSは、GaOX3が主成分である領域と、InX2ZnY2Z2
、またはInOX1が主成分である領域とが、混合している構成を有する複合酸化物半導
体である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数
比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、
第2の領域と比較して、Inの濃度が高いとする。
That is, CAC-OS has a region mainly composed of GaO X3 and a region containing In X2 Zn Y2 O Z2
, or a region containing InO X1 as its main component. In this specification, for example, the first region means that the atomic ratio of In to the element M in the first region is greater than the atomic ratio of In to the element M in the second region.
Assume that the In concentration is higher than that of the second region.

なお、IGZOは通称であり、In、Ga、Zn、およびOによる1つの化合物をいう
場合がある。代表例として、InGaO(ZnO)m1(m1は自然数)、またはIn
(1+x0)Ga(1-x0)(ZnO)m0(-1≦x0≦1、m0は任意数)で
表される結晶性の化合物が挙げられる。
Note that IGZO is a common name, and may refer to one compound of In, Ga, Zn, and O. As a representative example, InGaO 3 (ZnO) m1 (m1 is a natural number), or In
(1+x0) Ga (1−x0) O 3 (ZnO) m0 (−1≦x0≦1, m0 is an arbitrary number).

上記結晶性の化合物は、単結晶構造、多結晶構造、またはCAAC構造を有する。なお
、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa-b面におい
ては配向せずに連結した結晶構造である。
The crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC structure. The CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have c-axis orientation and are connected without being oriented in the ab plane.

一方、CAC-OSは、酸化物半導体の材料構成に関する。CAC-OSとは、In、
Ga、Zn、およびOを含む材料構成において、一部にGaを主成分とするナノ粒子状領
域が観察され、一部にInを主成分とするナノ粒子状領域が観察され、それぞれモザイク
状にランダムに分散している構成をいう。したがって、CAC-OSにおいて、結晶構造
は副次的な要素である。
On the other hand, CAC-OS relates to the material composition of oxide semiconductors. CAC-OS is In,
In the material structure containing Ga, Zn, and O, nanoparticulate regions containing Ga as the main component are partially observed, and nanoparticulate regions containing In as the main component are partially observed, each in a mosaic pattern. Refers to a randomly distributed configuration. Therefore, in CAC-OS the crystal structure is a secondary factor.

なお、CAC-OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする
。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含
まない。
Note that CAC-OS does not include a stacked structure of two or more films with different compositions. For example, it does not include a structure consisting of two layers, a film containing In as a main component and a film containing Ga as a main component.

なお、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1
が主成分である領域とは、明確な境界が観察できない場合がある。
Note that a region containing GaO X3 as a main component and In X2 Zn Y2 O Z2 or InO X1
In some cases, a clear boundary cannot be observed with the region where is the main component.

なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、銅、バ
ナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデ
ン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグ
ネシウムなどから選ばれた一種、または複数種が含まれている場合、CAC-OSは、一
部に該元素を主成分とするナノ粒子状領域が観察され、一部にInを主成分とするナノ粒
子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。
Instead of gallium, aluminum, silicon, boron, yttrium, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, etc. When one or more of these elements are included, the CAC-OS has a nanoparticulate region containing the element as a main component in part and a nanoparticulate region containing In as a main component in part. are observed, and are randomly dispersed in a mosaic pattern.

[CAC-OSの解析]
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結
果について説明する。
[Analysis of CAC-OS]
Next, measurement results of an oxide semiconductor deposited over a substrate using various measurement methods are described.

[試料の構成と作製方法]
以下では、本発明の一態様に係る9個の試料について説明する。各試料は、それぞれ、
酸化物半導体を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。
なお、試料は、基板と、基板上の酸化物半導体と、を有する構造である。
[Sample structure and preparation method]
Nine samples according to one embodiment of the present invention are described below. Each sample, respectively,
The substrate temperature and the oxygen gas flow ratio are different when the oxide semiconductor is deposited.
Note that the sample has a structure including a substrate and an oxide semiconductor over the substrate.

各試料の作製方法について、説明する。 A method for manufacturing each sample will be described.

まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラ
ス基板上に酸化物半導体として、厚さ100nmのIn-Ga-Zn酸化物を形成する。
成膜条件は、チャンバー内の圧力を0.6Paとし、ターゲットには、酸化物ターゲット
(In:Ga:Zn=4:2:4.1[原子数比])を用いる。また、スパッタリング装
置内に設置された酸化物ターゲットに2500WのAC電力を供給する。
First, a glass substrate is used as a substrate. Subsequently, a 100-nm-thick In--Ga--Zn oxide is formed as an oxide semiconductor over the glass substrate using a sputtering apparatus.
The film formation conditions are such that the pressure in the chamber is 0.6 Pa, and an oxide target (In:Ga:Zn=4:2:4.1 [atomic ratio]) is used as the target. Also, AC power of 2500 W is supplied to the oxide target installed in the sputtering apparatus.

なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度(以下
、室温またはR.T.ともいう。)、130℃、または170℃とした。また、Arと酸
素の混合ガスに対する酸素ガスの流量比(以下、酸素ガス流量比ともいう。)を、10%
、30%、または100%とすることで、9個の試料を作製する。
Note that, as conditions for forming the oxide film, the substrate temperature was set to a temperature that is not intentionally heated (hereinafter, also referred to as room temperature or R.T.), 130° C., or 170° C. In addition, the flow rate ratio of oxygen gas to the mixed gas of Ar and oxygen (hereinafter also referred to as oxygen gas flow rate ratio) was 10%.
, 30%, or 100% to make 9 samples.

[X線回折による解析]
本項目では、9個の試料に対し、X線回折(XRD:X-ray diffracti
on)測定を行った結果について説明する。なお、XRD装置として、Bruker社製
D8 ADVANCEを用いた。また、条件は、Out-of-plane法によるθ/
2θスキャンにて、走査範囲を15deg.乃至50deg.、ステップ幅を0.02d
eg.、走査速度を3.0deg./分とした。
[Analysis by X-ray diffraction]
In this item, X-ray diffraction (XRD: X-ray diffracti
on) Describe the results of the measurement. In addition, D8 ADVANCE by Bruker was used as an XRD apparatus. In addition, the conditions are θ/
In 2θ scanning, the scanning range is 15 degrees. to 50deg. , a step width of 0.02d
eg. , a scanning speed of 3.0 deg. / minutes.

図24にOut-of-plane法を用いてXRDスペクトルを測定した結果を示す
。なお、図24において、上段には成膜時の基板温度条件が170℃の試料における測定
結果、中段には成膜時の基板温度条件が130℃の試料における測定結果、下段には成膜
時の基板温度条件がR.T.の試料における測定結果を示す。また、左側の列には酸素ガ
ス流量比の条件が10%の試料における測定結果、中央の列には酸素ガス流量比の条件が
30%の試料における測定結果、右側の列には酸素ガス流量比の条件が100%の試料に
おける測定結果、を示す。
FIG. 24 shows the results of XRD spectrum measurement using the out-of-plane method. In FIG. 24, the upper part shows the measurement results of the sample with a substrate temperature condition of 170° C. during film formation, the middle part shows the measurement results of the sample with a substrate temperature condition of 130° C. during film formation, and the lower part shows the measurement results during film formation. The substrate temperature condition of R.I. T. shows the measurement results for the sample. In addition, the left column shows the measurement results of the sample with an oxygen gas flow rate ratio of 10%, the middle column shows the measurement results of the sample with an oxygen gas flow rate ratio of 30%, and the right column shows the oxygen gas flow rate. Measurement results for a sample with a ratio condition of 100% are shown.

図24に示すXRDスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸
素ガス流量比の割合を大きくすることで、2θ=31°付近のピーク強度が高くなる。な
お、2θ=31°付近のピークは、被形成面または上面に略垂直方向に対してc軸に配向
した結晶性IGZO化合物(CAAC(c-axis aligned crystal
line)-IGZOともいう。)であることに由来することが分かっている。
The XRD spectrum shown in FIG. 24 increases the peak intensity near 2θ=31° by increasing the substrate temperature during film formation or increasing the ratio of the oxygen gas flow rate during film formation. The peak near 2θ=31° is that of a crystalline IGZO compound (CAAC (c-axis aligned crystal
line)-IGZO. ).

また、図24に示すXRDスペクトルは、成膜時の基板温度が低い、または、酸素ガス
流量比が小さいほど、明確なピークが現れなかった。したがって、成膜時の基板温度が低
い、または、酸素ガス流量比が小さい試料は、測定領域のa-b面方向、およびc軸方向
の配向は見られないことが分かる。
Further, in the XRD spectrum shown in FIG. 24, a clear peak did not appear as the substrate temperature during film formation was lower or as the oxygen gas flow ratio was smaller. Therefore, it can be seen that no orientation in the ab plane direction and the c-axis direction of the measurement region is observed in the sample with a low substrate temperature or a low oxygen gas flow rate during film formation.

[電子顕微鏡による解析]
本項目では、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料
を、HAADF(High-Angle Annular Dark Field)-S
TEM(Scanning Transmission Electron Micro
scope)によって観察、および解析した結果について説明する(以下、HAADF-
STEMによって取得した像は、TEM像ともいう。)。
[Analysis by electron microscope]
In this item, the substrate temperature R.O.D. T. , and a sample prepared with an oxygen gas flow rate ratio of 10%, HAADF (High-Angle Annular Dark Field)-S
TEM (Scanning Transmission Electron Microscope)
scope) will explain the results of observation and analysis (hereinafter referred to as HAADF-
An image acquired by STEM is also called a TEM image. ).

HAADF-STEMによって取得した平面像(以下、平面TEM像ともいう。)、お
よび断面像(以下、断面TEM像ともいう。)の画像解析を行った結果について説明する
。なお、TEM像は、球面収差補正機能を用いて観察した。なお、HAADF-STEM
像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡JEM-ARM200Fを
用いて、加速電圧200kV、ビーム径約0.1nmφの電子線を照射して行った。
The result of image analysis of a planar image (hereinafter also referred to as a planar TEM image) and a cross-sectional image (hereinafter also referred to as a cross-sectional TEM image) obtained by HAADF-STEM will be described. The TEM image was observed using a spherical aberration correction function. In addition, HAADF-STEM
The images were taken using an atomic resolution analytical electron microscope JEM-ARM200F manufactured by JEOL Ltd. with an accelerating voltage of 200 kV and an electron beam with a beam diameter of about 0.1 nmφ.

図25(A)は、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した
試料の平面TEM像である。図25(B)は、成膜時の基板温度R.T.、および酸素ガ
ス流量比10%で作製した試料の断面TEM像である。
FIG. 25A shows the substrate temperature R.D. during film formation. T. , and a planar TEM image of a sample produced with an oxygen gas flow ratio of 10%. FIG. 25B shows the substrate temperature R.D. during film formation. T. , and a cross-sectional TEM image of a sample produced with an oxygen gas flow ratio of 10%.

[電子線回折パターンの解析]
本項目では、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料
に、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を照射することで、電
子線回折パターンを取得した結果について説明する。
[Analysis of electron beam diffraction pattern]
In this item, the substrate temperature R.O.D. T. , and an oxygen gas flow ratio of 10%, and an electron beam with a probe diameter of 1 nm (also referred to as a nanobeam electron beam) to obtain an electron beam diffraction pattern.

図25(A)に示す、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製
した試料の平面TEM像において、黒点a1、黒点a2、黒点a3、黒点a4、および黒
点a5で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子
線を照射しながら0秒の位置から35秒の位置まで一定の速度で移動させながら行う。黒
点a1の結果を図25(C)、黒点a2の結果を図25(D)、黒点a3の結果を図25
(E)、黒点a4の結果を図25(F)、および黒点a5の結果を図25(G)に示す。
As shown in FIG. 25(A), the substrate temperature R.D. T. , and an electron beam diffraction pattern indicated by black point a1, black point a2, black point a3, black point a4, and black point a5 in the planar TEM images of the samples produced at an oxygen gas flow ratio of 10%. The observation of the electron beam diffraction pattern is performed while moving at a constant speed from the position of 0 seconds to the position of 35 seconds while irradiating the electron beam. FIG. 25(C) shows the result of black point a1, FIG. 25(D) shows the result of black point a2, and FIG. 25 shows the result of black point a3.
(E), the result of black point a4 is shown in FIG. 25(F), and the result of black point a5 is shown in FIG. 25(G).

図25(C)、図25(D)、図25(E)、図25(F)、および図25(G)より
、円を描くように(リング状に)輝度の高い領域が観測できる。また、リング状の領域に
複数のスポットが観測できる。
25(C), 25(D), 25(E), 25(F), and 25(G), a circular (ring-like) region with high brightness can be observed. Also, a plurality of spots can be observed in a ring-shaped area.

また、図25(B)に示す、成膜時の基板温度R.T.、および酸素ガス流量比10%
で作製した試料の断面TEM像において、黒点b1、黒点b2、黒点b3、黒点b4、お
よび黒点b5で示す電子線回折パターンを観察する。黒点b1の結果を図25(H)、黒
点b2の結果を図25(I)、黒点b3の結果を図25(J)、黒点b4の結果を図25
(K)、および黒点b5の結果を図25(L)に示す。
Also, the substrate temperature R.D. during film formation shown in FIG. T. , and an oxygen gas flow rate ratio of 10%
In the cross-sectional TEM image of the sample prepared in 1., electron beam diffraction patterns indicated by black points b1, black points b2, black points b3, black points b4, and black points b5 are observed. FIG. 25(H) shows the result of black point b1, FIG. 25(I) shows the result of black point b2, FIG. 25(J) shows the result of black point b3, and FIG. 25 shows the result of black point b4.
(K) and the result of black point b5 are shown in FIG. 25(L).

図25(H)、図25(I)、図25(J)、図25(K)、および図25(L)より
、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観
測できる。
25(H), 25(I), 25(J), 25(K), and 25(L), a ring-shaped region with high brightness can be observed. Also, a plurality of spots can be observed in a ring-shaped area.

ここで、例えば、InGaZnOの結晶を有するCAAC-OSに対し、試料面に平
行にプローブ径が300nmの電子線を入射させると、InGaZnOの結晶の(00
9)面に起因するスポットが含まれる回折パターンが見られる。つまり、CAAC-OS
は、c軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることがわ
かる。一方、同じ試料に対し、試料面に垂直にプローブ径が300nmの電子線を入射さ
せると、リング状の回折パターンが確認される。つまり、CAAC-OSは、a軸および
b軸は配向性を有さないことがわかる。
Here, for example, when an electron beam with a probe diameter of 300 nm is incident parallel to the sample surface to a CAAC -OS having an InGaZnO 4 crystal , the (00
9) A diffraction pattern is seen that contains spots due to the surface. In other words, CAAC-OS
has c-axis orientation, and the c-axis is oriented in a direction substantially perpendicular to the formation surface or upper surface. On the other hand, when an electron beam with a probe diameter of 300 nm is incident on the same sample perpendicularly to the sample surface, a ring-shaped diffraction pattern is confirmed. In other words, it can be seen that the CAAC-OS has no orientation along the a-axis and the b-axis.

また、微結晶を有する酸化物半導体(nano crystalline oxide
semiconductor。以下、nc-OSという。)に対し、大きいプローブ径
(例えば50nm以上)の電子線を用いる電子線回折を行うと、ハローパターンのような
回折パターンが観測される。また、nc-OSに対し、小さいプローブ径の電子線(例え
ば50nm未満)を用いるナノビーム電子線回折を行うと、輝点(スポット)が観測され
る。また、nc-OSに対しナノビーム電子線回折を行うと、円を描くように(リング状
に)輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観
測される場合がある。
In addition, an oxide semiconductor having microcrystals (nano crystalline oxide
semiconductor. Hereinafter, it will be referred to as nc-OS. ), a diffraction pattern like a halo pattern is observed when electron beam diffraction is performed using an electron beam with a large probe diameter (for example, 50 nm or more). Also, when nanobeam electron diffraction using an electron beam with a small probe diameter (for example, less than 50 nm) is performed on the nc-OS, bright points (spots) are observed. In addition, when nanobeam electron diffraction is performed on the nc-OS, a circular (ring-like) region with high brightness may be observed. Furthermore, a plurality of bright spots may be observed in the ring-shaped area.

成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の電子線回折
パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。したが
って、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料は、電子
線回折パターンが、nc-OSになり、平面方向、および断面方向において、配向性は有
さない。
Substrate temperature R.D. during film formation T. , and an oxygen gas flow ratio of 10%, the electron beam diffraction pattern has a ring-shaped region of high brightness and a plurality of bright spots in the ring region. Therefore, the substrate temperature R.D. T. , and an oxygen gas flow ratio of 10%, the electron beam diffraction pattern is nc-OS, and does not have orientation in the planar direction and the cross-sectional direction.

以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体は
、アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異な
る性質を有すると推定できる。
As described above, an oxide semiconductor with a low substrate temperature or a low oxygen gas flow rate during deposition has properties that are clearly different from those of an oxide semiconductor film with an amorphous structure and an oxide semiconductor film with a single crystal structure. can be estimated.

[元素分析]
本項目では、エネルギー分散型X線分光法(EDX:Energy Dispersi
ve X-ray spectroscopy)を用い、EDXマッピングを取得し、評
価することによって、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製し
た試料の元素分析を行った結果について説明する。なお、EDX測定には、元素分析装置
として日本電子株式会社製エネルギー分散型X線分析装置JED-2300Tを用いる。
なお、試料から放出されたX線の検出にはSiドリフト検出器を用いる。
[Elemental analysis]
In this item, energy dispersive X-ray spectroscopy (EDX: Energy Dispersi
EDX mapping was acquired and evaluated using X-ray spectroscopy) to determine the substrate temperature during film formation. T. , and the results of elemental analysis of the samples produced at an oxygen gas flow ratio of 10% will be described. For the EDX measurement, an energy dispersive X-ray analyzer JED-2300T manufactured by JEOL Ltd. is used as an elemental analyzer.
A Si drift detector is used to detect X-rays emitted from the sample.

EDX測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する
試料の特性X線のエネルギーと発生回数を測定し、各点に対応するEDXスペクトルを得
る。本実施の形態では、各点のEDXスペクトルのピークを、In原子のL殻への電子遷
移、Ga原子のK殻への電子遷移、Zn原子のK殻への電子遷移及びO原子のK殻への電
子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対
象領域について行うことにより、各原子の比率の分布が示されたEDXマッピングを得る
ことができる。
In the EDX measurement, an electron beam is irradiated to each point in the region to be analyzed of the sample, and the energy and the number of occurrences of characteristic X-rays generated from the sample are measured to obtain an EDX spectrum corresponding to each point. In this embodiment, the peaks of the EDX spectrum at each point are defined as the electronic transition to the L shell of the In atom, the electronic transition to the K shell of the Ga atom, the electronic transition to the K shell of the Zn atom, and the K shell of the O atom. and calculate the ratio of each atom at each point. By performing this on the analysis target region of the sample, EDX mapping showing the distribution of the ratio of each atom can be obtained.

図26には、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料
の断面におけるEDXマッピングを示す。図26(A)は、Ga原子のEDXマッピング
(全原子に対するGa原子の比率は1.18乃至18.64[atomic%]の範囲と
する。)である。図26(B)は、In原子のEDXマッピング(全原子に対するIn原
子の比率は9.28乃至33.74[atomic%]の範囲とする。)である。図26
(C)は、Zn原子のEDXマッピング(全原子に対するZn原子の比率は6.69乃至
24.99[atomic%]の範囲とする。)である。また、図26(A)、図26(
B)、および図26(C)は、成膜時の基板温度R.T.、および酸素ガス流量比10%
で作製した試料の断面において、同範囲の領域を示している。なお、EDXマッピングは
、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように
、明暗で元素の割合を示している。また、図26に示すEDXマッピングの倍率は720
万倍である。
FIG. 26 shows the substrate temperature R.D. during film formation. T. , and an EDX mapping of a cross-section of a sample produced at an oxygen gas flow rate of 10%. FIG. 26A is EDX mapping of Ga atoms (the ratio of Ga atoms to all atoms is in the range of 1.18 to 18.64 [atomic %]). FIG. 26B is EDX mapping of In atoms (the ratio of In atoms to all atoms is in the range of 9.28 to 33.74 [atomic %]). Figure 26
(C) is EDX mapping of Zn atoms (the ratio of Zn atoms to all atoms is in the range of 6.69 to 24.99 [atomic %]). 26(A) and 26(
B) and FIG. 26C show the substrate temperature R.D. during film formation. T. , and an oxygen gas flow rate ratio of 10%
The same area is shown in the cross section of the sample prepared in . The EDX mapping shows the ratio of elements by light and dark so that the more elements measured in the range, the brighter the area, and the less elements measured, the darker the area. Also, the EDX mapping magnification shown in FIG.
Ten thousand times.

図26(A)、図26(B)、および図26(C)に示すEDXマッピングでは、画像
に相対的な明暗の分布が見られ、成膜時の基板温度R.T.、および酸素ガス流量比10
%で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここ
で、図26(A)、図26(B)、および図26(C)に示す実線で囲む範囲と破線で囲
む範囲に注目する。
In the EDX mapping shown in FIGS. 26(A), 26(B), and 26(C), a distribution of relative light and dark can be seen in the image, and the substrate temperature R.F. T. , and oxygen gas flow ratio 10
It can be confirmed that each atom is present with a distribution in the sample prepared by %. 26A, 26B, and 26C, attention is paid to the range surrounded by solid lines and the range surrounded by broken lines.

図26(A)では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲
は、相対的に明るい領域を多く含む。また、図26(B)では実線で囲む範囲は、相対的
に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
In FIG. 26A, the range surrounded by solid lines includes many relatively dark areas, and the range surrounded by dashed lines includes many relatively bright areas. In FIG. 26B, the range surrounded by solid lines includes many relatively bright areas, and the range surrounded by broken lines includes many relatively dark areas.

つまり、実線で囲む範囲はIn原子が相対的に多い領域であり、破線で囲む範囲はIn
原子が相対的に少ない領域である。ここで、図26(C)では、実線で囲む範囲において
、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。したがって、実線
で囲む範囲は、InX2ZnY2Z2、またはInOX1などが主成分である領域であ
る。
In other words, the area surrounded by the solid line is the area with relatively many In atoms, and the area surrounded by the dashed line is the area of In atoms.
It is a region with relatively few atoms. Here, in FIG. 26C, in the range enclosed by the solid line, the right side is a relatively bright area and the left side is a relatively dark area. Therefore, the range surrounded by the solid line is a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component.

また、実線で囲む範囲はGa原子が相対的に少ない領域であり、破線で囲む範囲はGa
原子が相対的に多い領域である。図26(C)では、破線で囲む範囲において、左上の領
域は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。したがっ
て、破線で囲む範囲は、GaOX3、またはGaX4ZnY4Z4などが主成分である
領域である。
In addition, the range surrounded by the solid line is a region with relatively few Ga atoms, and the range surrounded by the dashed line is a region of Ga atoms.
It is a region with a relatively large number of atoms. In FIG. 26C, in the range enclosed by the dashed line, the upper left area is a relatively bright area, and the lower right area is a relatively dark area. Therefore, the range enclosed by the dashed line is a region where the main component is GaO X3 or Ga X4 Zn Y4 O Z4 .

また、図26(A)、図26(B)、および図26(C)より、In原子の分布は、G
a原子よりも、比較的、均一に分布しており、InOX1が主成分である領域は、In
ZnY2Z2が主成分となる領域を介して、互いに繋がって形成されているように見
える。このように、InX2ZnY2Z2、またはInOX1が主成分である領域は、
クラウド状に広がって形成されている。
26(A), 26(B), and 26(C), the distribution of In atoms is
InX _
2ZnY2OZ2 appears to be connected to each other via a region containing 2ZnY2OZ2 as a main component. Thus, the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component is
It is formed spreading like a cloud.

このように、GaOX3などが主成分である領域と、InX2ZnY2Z2、または
InOX1が主成分である領域とが、偏在し、混合している構造を有するIn-Ga-Z
n酸化物を、CAC-OSと呼称することができる。
In—Ga—Z having a structure in which a region containing GaO X3 or the like as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component are unevenly distributed and mixed.
The n-oxide can be called CAC-OS.

また、CAC-OSにおける結晶構造は、nc構造を有する。CAC-OSが有するn
c構造は、電子線回折像において、単結晶、多結晶、またはCAAC構造を含むIGZO
に起因する輝点(スポット)以外にも、数か所以上の輝点(スポット)を有する。または
、数か所以上の輝点(スポット)に加え、リング状に輝度の高い領域が現れるとして結晶
構造が定義される。
In addition, the crystal structure of CAC-OS has an nc structure. n that CAC-OS has
The c structure is an IGZO containing a single crystal, polycrystal, or CAAC structure in the electron diffraction pattern.
In addition to the luminescent spots (spots) caused by , there are several luminescent spots (spots). Alternatively, the crystal structure is defined as a ring-shaped region of high brightness appearing in addition to several or more bright points (spots).

また、図26(A)、図26(B)、および図26(C)より、GaOX3などが主成
分である領域、及びInX2ZnY2Z2、またはInOX1が主成分である領域のサ
イズは、0.5nm以上10nm以下、または1nm以上3nm以下で観察される。なお
、好ましくは、EDXマッピングにおいて、各元素が主成分である領域の径は、1nm以
上2nm以下とする。
26(A), 26(B), and 26(C), a region containing GaO X3 or the like as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component Sizes are observed between 0.5 nm and 10 nm, or between 1 nm and 3 nm. In EDX mapping, the diameter of the region containing each element as a main component is preferably 1 nm or more and 2 nm or less.

以上より、CAC-OSは、金属元素が均一に分布したIGZO化合物とは異なる構造
であり、IGZO化合物と異なる性質を有する。つまり、CAC-OSは、GaOX3
どが主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領
域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
As described above, the CAC-OS has a structure different from that of the IGZO compound in which the metal element is uniformly distributed, and has properties different from those of the IGZO compound. That is, the CAC-OS is phase-separated into a region containing GaO 2 X3 or the like as a main component and a region containing In X2 Zn Y2 O Z2 or InO 2 X1 as a main component, and a region containing each element as a main component. has a mosaic structure.

ここで、InX2ZnY2Z2、またはInOX1が主成分である領域は、GaO
などが主成分である領域と比較して、導電性が高い領域である。つまり、InX2Zn
Y2Z2、またはInOX1が主成分である領域を、キャリアが流れることにより、酸
化物半導体としての導電性が発現する。したがって、InX2ZnY2Z2、またはI
nOX1が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電
界効果移動度(μ)が実現できる。
Here, the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component is GaO X
3 or the like as the main component, the region has high conductivity. In other words, In X2 Zn
When carriers flow through a region containing Y2OZ2 or InO2X1 as a main component, conductivity as an oxide semiconductor is developed. Therefore, In X2 Zn Y2 O Z2 , or I
A high field-effect mobility (μ) can be realized by distributing the regions containing nO X1 as a main component in the form of clouds in the oxide semiconductor.

一方、GaOX3などが主成分である領域は、InX2ZnY2Z2、またはInO
X1が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3など
が主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好な
スイッチング動作を実現できる。
On the other hand, a region containing GaO X3 or the like as a main component is In X2 Zn Y2 O Z2 or InO
This region has a higher insulating property than the region containing X1 as the main component. That is, by distributing a region containing GaOx3 or the like as a main component in the oxide semiconductor, leakage current can be suppressed and favorable switching operation can be realized.

したがって、CAC-OSを半導体素子に用いた場合、GaOX3などに起因する絶縁
性と、InX2ZnY2Z2、またはInOX1に起因する導電性とが、相補的に作用
することにより、高いオン電流(Ion)、および高い電界効果移動度(μ)を実現する
ことができる。
Therefore, when the CAC-OS is used for a semiconductor element, the insulating properties caused by GaO X3 and the like and the conductivity caused by In X2 Zn Y2 O Z2 or InO X1 act in a complementary manner. On-current (I on ) and high field effect mobility (μ) can be achieved.

また、CAC-OSを用いた半導体素子は、信頼性が高い。したがって、CAC-OS
は、ディスプレイをはじめとするさまざまな半導体装置に最適である。
In addition, a semiconductor element using CAC-OS has high reliability. Therefore, the CAC-OS
is ideal for various semiconductor devices including displays.

または、トランジスタのチャネルが形成される半導体にシリコンを用いてもよい。シリ
コンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用い
ることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用
いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき
、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
Alternatively, silicon may be used for a semiconductor in which a channel of a transistor is formed. Although amorphous silicon may be used as silicon, it is particularly preferable to use crystalline silicon. For example, microcrystalline silicon, polycrystalline silicon, single crystal silicon, or the like is preferably used. In particular, polycrystalline silicon can be formed at a lower temperature than monocrystalline silicon, and has higher field effect mobility and higher reliability than amorphous silicon.

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるた
め好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも
低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐
熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例え
ば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型
のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを
低減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンな
どを用いる場合に適している。
The bottom-gate transistor described as an example in this embodiment is preferable because the number of manufacturing steps can be reduced. In addition, by using amorphous silicon at this time, since it can be formed at a lower temperature than polycrystalline silicon, it is possible to use a material with low heat resistance as a material for wiring and electrodes in a layer below the semiconductor layer and a material for the substrate. , the range of material selection can be expanded. For example, a glass substrate having an extremely large area can be suitably used. On the other hand, a top-gate transistor is preferable because an impurity region can be easily formed in a self-aligned manner and variations in characteristics can be reduced. At this time, it is particularly suitable when using polycrystalline silicon, single crystal silicon, or the like.

[導電層]
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線お
よび電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロ
ム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタ
ングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの
材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを
含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タン
グステン膜上にアルミニウム膜を積層する二層構造、銅-マグネシウム-アルミニウム合
金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン
膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミ
ニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三
層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または
銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造
等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。ま
た、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい
[Conductive layer]
In addition to the gate, source and drain of transistors, materials that can be used for conductive layers such as various wirings and electrodes that constitute display devices include aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, A metal such as tantalum or tungsten, or an alloy containing this as a main component can be used. Also, a film containing these materials can be used as a single layer or as a laminated structure. For example, a single-layer structure of an aluminum film containing silicon, a two-layer structure in which an aluminum film is stacked over a titanium film, a two-layer structure in which an aluminum film is stacked over a tungsten film, and a copper film over a copper-magnesium-aluminum alloy film. A two-layer structure, a two-layer structure in which a copper film is laminated on a titanium film, a two-layer structure in which a copper film is laminated on a tungsten film, a titanium film or a titanium nitride film, and an aluminum film or a copper film overlaid thereon and further a titanium film or a titanium nitride film is formed thereon, a molybdenum film or a molybdenum nitride film is laminated thereon, an aluminum film or a copper film is laminated thereon, and a molybdenum film or a There is a three-layer structure that forms a molybdenum nitride film, and the like. Note that an oxide such as indium oxide, tin oxide, or zinc oxide may be used. Further, it is preferable to use copper containing manganese because the controllability of the shape by etching is increased.

また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、イ
ンジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物または
グラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タ
ングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの
金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒
化物(例えば、窒化チタン)などを用いてもよい。なお、金属材料、合金材料(またはそ
れらの窒化物)を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材
料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とイン
ジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。
これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導
電層(画素電極や共通電極として機能する導電層)にも用いることができる。
As the light-transmitting conductive material, a conductive oxide such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, zinc oxide to which gallium is added, or graphene can be used. Alternatively, metal materials such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, or titanium, or alloy materials containing such metal materials can be used. Alternatively, a nitride of the metal material (eg, titanium nitride) or the like may be used. Note that when a metal material or an alloy material (or a nitride thereof) is used, it may be thin enough to have translucency. Alternatively, a stacked film of any of the above materials can be used as the conductive layer. For example, it is preferable to use a laminated film of a silver-magnesium alloy and indium tin oxide, because the conductivity can be increased.
These can also be used for conductive layers such as various wirings and electrodes that constitute a display device, and conductive layers of display elements (conductive layers functioning as pixel electrodes and common electrodes).

[絶縁層]
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの
樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シ
リコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
[Insulating layer]
Examples of insulating materials that can be used for each insulating layer include resins such as acrylic and epoxy, resins having a siloxane bond, and inorganic insulating materials such as silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, and aluminum oxide. Materials can also be used.

また、発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。
これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を
抑制できる。
Further, the light-emitting element is preferably provided between a pair of insulating films with low water permeability.
As a result, it is possible to prevent impurities such as water from entering the light-emitting element, and to prevent deterioration of the reliability of the device.

透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を
含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、
酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
Examples of the insulating film with low water permeability include a film containing nitrogen and silicon such as a silicon nitride film and a silicon nitride oxide film, a film containing nitrogen and aluminum such as an aluminum nitride film, and the like. again,
A silicon oxide film, a silicon oxynitride film, an aluminum oxide film, or the like may be used.

例えば、透水性の低い絶縁膜の水蒸気透過量は、1×10-5[g/(m・day)
]以下、好ましくは1×10-6[g/(m・day)]以下、より好ましくは1×1
-7[g/(m・day)]以下、さらに好ましくは1×10-8[g/(m・d
ay)]以下とする。
For example, the water vapor permeation amount of an insulating film with low water permeability is 1×10 −5 [g/(m 2 ·day)
] or less, preferably 1×10 −6 [g/(m 2 day)] or less, more preferably 1×1
0 −7 [g/(m 2 ·day)] or less, more preferably 1×10 −8 [g/(m 2 ·d
ay)] below.

[液晶素子]
液晶素子としては、例えば垂直配向(VA:Vertical Alignment)
モードが適用された液晶素子を用いることができる。垂直配向モードとしては、MVA(
Multi-Domain Vertical Alignment)モード、PVA(
Patterned Vertical Alignment)モード、ASV(Adv
anced Super View)モードなどを用いることができる。
[Liquid crystal element]
As a liquid crystal element, for example, vertical alignment (VA)
A mode-applied liquid crystal element can be used. As a vertical alignment mode, MVA (
Multi-Domain Vertical Alignment) mode, PVA (
Patterned Vertical Alignment) mode, ASV (Adv
Anced Super View) mode or the like can be used.

また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例え
ばVAモードのほかに、TN(Twisted Nematic)モード、IPS(In
-Plane-Switching)モード、FFS(Fringe Field Sw
itching)モード、ASM(Axially Symmetric aligne
d Micro-cell)モード、OCB(Optically Compensat
ed Birefringence)モード、FLC(Ferroelectric L
iquid Crystal)モード、AFLC(AntiFerroelectric
Liquid Crystal)モード等が適用された液晶素子を用いることができる
Liquid crystal elements to which various modes are applied can be used as the liquid crystal element. For example, in addition to VA mode, TN (Twisted Nematic) mode, IPS (In
-Plane-Switching) mode, FFS (Fringe Field Sw
etching) mode, ASM (Axially Symmetric alignment)
d Micro-cell) mode, OCB (Optically Compensated)
ed Birefringence) mode, FLC (Ferroelectric L
Liquid Crystal) mode, AFLC (Anti-Ferroelectric
A liquid crystal element to which a Liquid Crystal mode or the like is applied can be used.

なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素
子である。なお、液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の
電界または斜め方向の電界を含む)によって制御される。なお、液晶素子に用いる液晶と
しては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC
:Polymer Dispersed Liquid Crystal)、強誘電性液
晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレス
テリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す
Note that the liquid crystal element is an element that controls transmission or non-transmission of light by the optical modulation action of liquid crystal. Note that the optical modulation action of the liquid crystal is controlled by an electric field applied to the liquid crystal (including a horizontal electric field, a vertical electric field, or an oblique electric field). Liquid crystals used in liquid crystal elements include thermotropic liquid crystals, low-molecular-weight liquid crystals, polymer liquid crystals, and polymer-dispersed liquid crystals (PDLC).
: Polymer Dispersed Liquid Crystal), ferroelectric liquid crystal, antiferroelectric liquid crystal, and the like can be used. These liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, etc., depending on conditions.

また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく
、適用するモードや設計に応じて最適な液晶材料を用いればよい。
As the liquid crystal material, either positive liquid crystal or negative liquid crystal may be used, and an optimum liquid crystal material may be used according to the mode and design to be applied.

また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を
採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相
の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転
移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範
囲を改善するために数重量%以上のカイラル剤を混合させた液晶組成物を液晶層に用いる
。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方
性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不
要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不
要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作
製工程中の液晶表示装置の不良や破損を軽減することができる。
In addition, an alignment film can be provided to control the alignment of liquid crystals. Note that when the horizontal electric field method is employed, liquid crystal exhibiting a blue phase without using an alignment film may be used. The blue phase is one of the liquid crystal phases, and is a phase that appears immediately before the cholesteric phase transitions to the isotropic phase when the temperature of the cholesteric liquid crystal is increased. Since the blue phase is expressed only in a narrow temperature range, a liquid crystal composition mixed with a chiral agent of several weight % or more is used for the liquid crystal layer in order to improve the temperature range. A liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a short response speed and is optically isotropic. Further, a liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent does not require alignment treatment and has a small viewing angle dependency. In addition, rubbing treatment is not required because an alignment film is not required, so that electrostatic damage caused by rubbing treatment can be prevented, and defects and breakage of the liquid crystal display device during the manufacturing process can be reduced. .

また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶
素子などを用いることができる。
As the liquid crystal element, a transmissive liquid crystal element, a reflective liquid crystal element, a transflective liquid crystal element, or the like can be used.

本発明の一態様では、特に反射型の液晶素子を用いることができる。 In one embodiment of the present invention, in particular, a reflective liquid crystal element can be used.

透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、2つの偏光
板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、
直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい
。LED(Light Emitting Diode)を備える直下型のバックライト
を用いると、ローカルディミングが容易となり、コントラストを高めることができるため
好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジ
ュールの厚さを低減できるため好ましい。
In the case of using a transmissive or transflective liquid crystal element, two polarizing plates are provided so as to sandwich a pair of substrates. A backlight is provided outside the polarizing plate. As a backlight
It may be a direct type backlight or an edge light type backlight. It is preferable to use a direct type backlight equipped with LEDs (Light Emitting Diodes) because local dimming can be facilitated and contrast can be increased. Further, it is preferable to use an edge-light type backlight because the thickness of the module including the backlight can be reduced.

反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、
表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。
When a reflective liquid crystal element is used, a polarizing plate is provided on the display surface side. Apart from this,
Placing a light diffusion plate on the display surface side is preferable because visibility can be improved.

また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロン
トライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを
用いることが好ましい。LED(Light Emitting Diode)を備える
フロントライトを用いると、消費電力を低減できるため好ましい。
Further, when a reflective or transflective liquid crystal element is used, a front light may be provided outside the polarizing plate. As the front light, it is preferable to use an edge light type front light. It is preferable to use a front light equipped with an LED (Light Emitting Diode) because power consumption can be reduced.

また、本発明の一態様では、特に、二色性色素を液晶材料に含むと好適である。なお、
二色性色素を含む液晶材料をゲスト・ホスト液晶という。具体的には、当該二色性色素は
、分子の長軸方向に大きな吸光度を有する材料と、長軸方向と直交する短軸方向に小さな
吸光度を有する材料と、を有する。好ましくは、10以上の二色性比を有する材料を二色
性色素に用いることができ、より好ましくは、20以上の二色性比を有する材料を二色性
色素に用いることができる。
In one embodiment of the present invention, the liquid crystal material preferably contains a dichroic dye. note that,
A liquid crystal material containing a dichroic dye is called a guest-host liquid crystal. Specifically, the dichroic dye includes a material having a large absorbance in the long axis direction of the molecule and a material having a small absorbance in the short axis direction orthogonal to the long axis direction. Preferably, a material having a dichroic ratio of 10 or more can be used for the dichroic dye, more preferably a material having a dichroic ratio of 20 or more can be used for the dichroic dye.

例えば、アゾ系色素、アントラキノン系色素、ジオキサジン系色素等を、二色性色素に
用いることができる。または、ホモジニアス配向した二色性色素を含む二層の液晶層を、
配向方向が互いに直交するように重ねた構造を、液晶材料を含む層に用いることができる
。これにより、全方位について光を吸収しやすくすることができる。または、コントラス
トを高めることができる。
For example, azo dyes, anthraquinone dyes, dioxazine dyes, and the like can be used as dichroic dyes. Alternatively, two liquid crystal layers containing homogeneously aligned dichroic dyes,
A structure in which the alignment directions are perpendicular to each other can be used for the layer containing the liquid crystal material. Thereby, light can be easily absorbed in all directions. Alternatively, contrast can be enhanced.

また、相転移型ゲスト・ホスト液晶や、ゲスト・ホスト液晶を含む液滴を高分子に分散
した高分子液晶を、液晶材料に用いてもよい。
Further, a phase transition type guest/host liquid crystal or a polymer liquid crystal obtained by dispersing droplets containing a guest/host liquid crystal in a polymer may be used as the liquid crystal material.

ここで、液晶素子の液晶材料に二色性色素を有する構成について、図27を用いて説明
を行う。
Here, a structure in which a liquid crystal material of a liquid crystal element contains a dichroic dye will be described with reference to FIG.

図27(A)(B)は、本発明の一態様の液晶素子780の動作を説明する図である。 27A and 27B are diagrams illustrating the operation of the liquid crystal element 780 of one embodiment of the present invention.

図27(A)(B)に示す液晶素子780は、一対の電極(電極781及び電極782
)の間に、液晶層783と、配向膜785a、785bと、を有する。また、液晶層78
3は、液晶材料LCと、二色性色素DDと、を有する。なお、ここでは、電極781を反
射性の電極とし、電極782を透光性の電極として説明する。
A liquid crystal element 780 shown in FIGS. 27A and 27B includes a pair of electrodes (an electrode 781 and an electrode 782).
), a liquid crystal layer 783 and alignment films 785a and 785b are provided. Also, the liquid crystal layer 78
3 comprises a liquid crystal material LC and a dichroic dye DD. Note that here, the electrode 781 is assumed to be a reflective electrode, and the electrode 782 is assumed to be a translucent electrode.

なお、図27(A)は、液晶層783の動作状態を説明する図であり、図27(B)は
、図27(A)と異なる動作状態を説明する図である。
Note that FIG. 27A is a diagram for explaining the operating state of the liquid crystal layer 783, and FIG. 27B is a diagram for explaining an operating state different from FIG. 27A.

図27(A)に示すように、二色性色素DDは、厚さ方向に進行する光784に対して
、光の吸収が少なくなるように配向する。例えば、電界を用いて、ホスト材料として用い
る液晶材料LCを配向し、ゲスト材料として用いる二色性色素の配向を制御する。これに
より、透過してくる光を電極781によって反射させることができる。したがって、偏光
板を用いることなく反射型の液晶素子を形成することができる。
As shown in FIG. 27A, the dichroic dye DD is oriented so as to absorb less light 784 traveling in the thickness direction. For example, an electric field is used to align the liquid crystal material LC used as host material and to control the alignment of the dichroic dye used as guest material. Thereby, the transmitted light can be reflected by the electrode 781 . Therefore, a reflective liquid crystal element can be formed without using a polarizing plate.

なお、先に説明のハイブリッドディスプレイを想定する場合、液晶素子780の下方に
は、発光素子が設けられる構成となる。当該構成の場合、二色性色素DDの吸収が少なく
なるよう配向させることで、発光素子が射出する光の減衰を抑制することができる。した
がって、偏光板等によって発光素子が射出する光を遮られることが無いため、発光素子が
射出する光を多く利用することが可能となる。
Note that when the hybrid display described above is assumed, a light-emitting element is provided below the liquid crystal element 780 . In the case of this structure, the attenuation of the light emitted from the light emitting element can be suppressed by orienting the dichroic dye DD so that the absorption thereof is reduced. Therefore, since the light emitted from the light emitting element is not blocked by the polarizing plate or the like, it is possible to use much of the light emitted from the light emitting element.

また、図27(B)に示すように、二色性色素DDは、厚さ方向に進行する光784に
対して、光の吸収が多くなるように配向する。例えば、電界を用いて、ホスト材料として
用いる液晶材料LCを配向し、ゲスト材料として用いる二色性色素の配向を制御する。こ
れにより、透過してくる光を二色性色素DDによって吸収し、電極781に入射する光を
弱めることができる。したがって、偏光板を用いることなく反射型の液晶素子を形成する
ことができる。
Further, as shown in FIG. 27B, the dichroic dye DD is oriented so as to absorb more light 784 traveling in the thickness direction. For example, an electric field is used to align the liquid crystal material LC used as host material and to control the alignment of the dichroic dye used as guest material. As a result, the transmitted light can be absorbed by the dichroic dye DD, and the light incident on the electrode 781 can be weakened. Therefore, a reflective liquid crystal element can be formed without using a polarizing plate.

[発光素子]
発光素子としては、自発光が可能な素子を用いることができ、電流または電圧によって
輝度が制御される素子をその範疇に含んでいる。例えば、LED、有機EL素子、無機E
L素子等を用いることができる。
[Light emitting element]
As the light-emitting element, an element capable of emitting light by itself can be used, and an element whose luminance is controlled by current or voltage is included in its category. For example, LED, organic EL element, inorganic E
An L element or the like can be used.

発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型
などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を
取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。
Light-emitting elements include top emission type, bottom emission type, dual emission type, and the like. A conductive film that transmits visible light is used for the electrode on the light extraction side. A conductive film that reflects visible light is preferably used for the electrode on the side from which light is not extracted.

EL層は少なくとも発光層を有する。EL層は、発光層以外の層として、正孔注入性の
高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入
性の高い物質、またはバイポーラ性の物質(電子輸送性および正孔輸送性が高い物質)等
を含む層をさらに有していてもよい。
The EL layer has at least a light-emitting layer. The EL layer is a layer other than the light-emitting layer, which includes a substance with a high hole-injection property, a substance with a high hole-transport property, a hole-blocking material, a substance with a high electron-transport property, a substance with a high electron-injection property, or a bipolar material. A layer containing a substance (a substance having a high electron-transport property and a high hole-transport property) or the like may be further included.

EL層には低分子系化合物および高分子系化合物のいずれを用いることもでき、無機化
合物を含んでいてもよい。EL層を構成する層は、それぞれ、蒸着法(真空蒸着法を含む
)、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
Either a low-molecular-weight compound or a high-molecular-weight compound can be used in the EL layer, and an inorganic compound may be included. Each of the layers constituting the EL layer can be formed by a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an inkjet method, a coating method, or the like.

陰極と陽極の間に、発光素子のしきい値電圧より高い電圧を印加すると、EL層に陽極
側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はEL層に
おいて再結合し、EL層に含まれる発光物質が発光する。
When a voltage higher than the threshold voltage of the light-emitting element is applied between the cathode and the anode, holes are injected into the EL layer from the anode side and electrons are injected from the cathode side. The injected electrons and holes recombine in the EL layer, and the light-emitting substance contained in the EL layer emits light.

発光素子として、白色発光の発光素子を適用する場合には、EL層に2種類以上の発光
物質を含む構成とすることが好ましい。例えば2以上の発光物質の各々の発光が補色の関
係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、
それぞれR(赤)、G(緑)、B(青)、Y(黄)、O(橙)等の発光を示す発光物質、
またはR、G、Bのうち2以上の色のスペクトル成分を含む発光を示す発光物質のうち、
2以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の
波長(例えば350nm乃至750nm)の範囲内に2以上のピークを有する発光素子を
適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトル
は、緑色および赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。
When a light-emitting element emitting white light is used as the light-emitting element, the EL layer preferably contains two or more kinds of light-emitting substances. For example, white light emission can be obtained by selecting light-emitting substances such that the light emitted from each of two or more light-emitting substances has a complementary color relationship. for example,
Luminous substances that emit light such as R (red), G (green), B (blue), Y (yellow), O (orange), etc.
or among luminescent substances that emit light containing spectral components of two or more colors selected from among R, G, and B,
It preferably contains two or more. Further, it is preferable to use a light-emitting element in which the spectrum of light emitted from the light-emitting element has two or more peaks within the wavelength range of visible light (eg, 350 nm to 750 nm). Moreover, the emission spectrum of the material having a peak in the yellow wavelength region is preferably a material having spectral components in the green and red wavelength regions as well.

EL層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含
む発光層とが積層された構成とすることが好ましい。例えば、EL層における複数の発光
層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して
積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層また
は燐光発光層と同一の材料(例えばホスト材料、アシスト材料)を含み、且ついずれの発
光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易に
なり、また、駆動電圧が低減される。
The EL layer preferably has a structure in which a light-emitting layer containing a light-emitting material that emits light of one color and a light-emitting layer containing a light-emitting material that emits light of another color are stacked. For example, a plurality of light-emitting layers in the EL layer may be laminated in contact with each other, or may be laminated via a region that does not contain any light-emitting material. For example, a configuration in which a region is provided between a fluorescent-emitting layer and a phosphorescent-emitting layer and contains the same material as the fluorescent-emitting layer or the phosphorescent-emitting layer (e.g., host material, assist material) and does not contain any of the emitting materials. good too. This facilitates fabrication of the light-emitting element and reduces the driving voltage.

また、発光素子は、EL層を1つ有するシングル素子であってもよいし、複数のEL層
が電荷発生層を介して積層されたタンデム素子であってもよい。
Further, the light emitting element may be a single element having one EL layer, or may be a tandem element in which a plurality of EL layers are laminated via a charge generation layer.

可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウ
ム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができ
る。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン
、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む
合金、またはこれら金属材料の窒化物(例えば、窒化チタン)等も、透光性を有する程度
に薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用い
ることができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを
用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよ
い。
The conductive film that transmits visible light can be formed using, for example, indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, gallium-added zinc oxide, or the like. In addition, metal materials such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, or titanium, alloys containing these metal materials, or nitrides of these metal materials (for example, Titanium nitride) or the like can also be used by forming it thin enough to have translucency. Alternatively, a stacked film of any of the above materials can be used as the conductive layer. For example, it is preferable to use a laminated film of a silver-magnesium alloy and indium tin oxide, because the conductivity can be increased. Alternatively, graphene or the like may be used.

可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タング
ステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、ま
たはこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ラ
ンタン、ネオジム、またはゲルマニウム等が添加されていてもよい。また、チタン、ニッ
ケル、またはネオジムと、アルミニウムを含む合金(アルミニウム合金)を用いてもよい
。また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合
金は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に
接して金属膜または金属酸化物膜を積層することで、酸化を抑制することができる。この
ような金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。ま
た、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀
とインジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜
などを用いることができる。
For the conductive film that reflects visible light, metal materials such as aluminum, gold, platinum, silver, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, or palladium, or alloys containing these metal materials are used. can be done. Further, lanthanum, neodymium, germanium, or the like may be added to the metal material or alloy. Alternatively, an alloy containing titanium, nickel, or neodymium and aluminum (aluminum alloy) may be used. An alloy containing copper, palladium, magnesium, and silver may also be used. An alloy containing silver and copper is preferred because of its high heat resistance. Furthermore, by stacking a metal film or metal oxide film in contact with the aluminum film or aluminum alloy film, oxidation can be suppressed. Examples of materials for such metal films and metal oxide films include titanium and titanium oxide. Alternatively, a conductive film that transmits visible light and a film made of a metal material may be stacked. For example, a laminated film of silver and indium tin oxide, a laminated film of an alloy of silver and magnesium and indium tin oxide, or the like can be used.

電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、イ
ンクジェット法などの吐出法、スクリーン印刷法などの印刷法、またはメッキ法を用いて
形成することができる。
The electrodes may be formed using a vapor deposition method or a sputtering method. In addition, it can be formed using an ejection method such as an inkjet method, a printing method such as a screen printing method, or a plating method.

なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電
子輸送性の高い物質、および電子注入性の高い物質、バイポーラ性の物質等を含む層は、
それぞれ量子ドットなどの無機化合物や、高分子化合物(オリゴマー、デンドリマー、ポ
リマー等)を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料
として機能させることもできる。
In addition, the layer containing the above-described light-emitting layer, a substance with high hole-injection property, a substance with high hole-transport property, a substance with high electron-transport property, a substance with high electron-injection property, a bipolar substance, etc.
Each may have an inorganic compound such as a quantum dot, or a polymer compound (oligomer, dendrimer, polymer, etc.). For example, by using quantum dots in the light-emitting layer, it can function as a light-emitting material.

なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、
コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また
、12族と16族、13族と15族、または14族と16族の元素グループを含む材料を
用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、
鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。
The quantum dot materials include colloidal quantum dot materials, alloy quantum dot materials,
A core-shell quantum dot material, a core quantum dot material, or the like can be used. Also, materials containing element groups of groups 12 and 16, 13 and 15, or 14 and 16 may be used. or cadmium, selenium, zinc, sulfur, phosphorus, indium, tellurium,
Quantum dot materials containing elements such as lead, gallium, arsenic, and aluminum may also be used.

[接着層]
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着
剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としては
エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミ
ド樹脂、PVC(ポリビニルクロライド)樹脂、PVB(ポリビニルブチラル)樹脂、E
VA(エチレンビニルアセテート)樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性
が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を
用いてもよい。
[Adhesion layer]
As the adhesive layer, various curable adhesives such as photocurable adhesives such as ultraviolet curable adhesives, reaction curable adhesives, thermosetting adhesives, and anaerobic adhesives can be used. These adhesives include epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, E
VA (ethylene vinyl acetate) resin and the like. In particular, a material with low moisture permeability such as epoxy resin is preferable. Also, a two-liquid mixed type resin may be used. Alternatively, an adhesive sheet or the like may be used.

また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物(酸
化カルシウムや酸化バリウム等)のように、化学吸着によって水分を吸着する物質を用い
ることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を
吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入
することを抑制でき、表示パネルの信頼性が向上するため好ましい。
Moreover, the resin may contain a desiccant. For example, a substance that adsorbs moisture by chemisorption, such as oxides of alkaline earth metals (calcium oxide, barium oxide, etc.) can be used. Alternatively, a substance that adsorbs moisture by physical adsorption, such as zeolite or silica gel, may be used. If a desiccant is contained, it is possible to prevent impurities such as moisture from entering the element, and the reliability of the display panel is improved, which is preferable.

また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出
し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジ
ルコニウム等を用いることができる。
Further, by mixing a filler having a high refractive index or a light scattering member with the above resin, the light extraction efficiency can be improved. For example, titanium oxide, barium oxide, zeolite, zirconium, etc. can be used.

[接続層]
接続層としては、異方性導電フィルム(ACF:Anisotropic Condu
ctive Film)や、異方性導電ペースト(ACP:Anisotropic C
onductive Paste)などを用いることができる。
[Connection layer]
As the connection layer, an anisotropic conductive film (ACF: Anisotropic Condu
Active Film) and anisotropic conductive paste (ACP: Anisotropic C
conductive paste) or the like can be used.

[着色層]
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含
まれた樹脂材料などが挙げられる。
[Colored layer]
Materials that can be used for the colored layer include metal materials, resin materials, and resin materials containing pigments or dyes.

[遮光層]
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、
金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層
は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。ま
た、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の
光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料
を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで
、装置を共通化できるほか工程を簡略化できるため好ましい。
[Light shielding layer]
Materials that can be used as the light shielding layer include carbon black, titanium black,
Examples include metals, metal oxides, composite oxides containing solid solutions of multiple metal oxides, and the like. The light shielding layer may be a film containing a resin material, or a thin film of an inorganic material such as metal. Alternatively, a laminated film of films containing a material for the colored layer can be used as the light shielding layer. For example, a layered structure of a film containing a material used for a colored layer that transmits light of a certain color and a film containing a material used for a colored layer that transmits light of another color can be used. By using a common material for the colored layer and the light-shielding layer, it is possible to use a common apparatus and to simplify the process, which is preferable.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.

(実施の形態5)
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることの
できるトランジスタの一例について、図面を用いて説明する。
(Embodiment 5)
In this embodiment, examples of transistors that can be used in place of the transistors described in the above embodiments will be described with reference to drawings.

本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トラ
ンジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存
の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換え
ることができる。
A display device of one embodiment of the present invention can be manufactured using various types of transistors such as a bottom-gate transistor and a top-gate transistor. Therefore, it is possible to easily replace the material of the semiconductor layer and the transistor structure to be used in accordance with the existing manufacturing line.

<5-1.ボトムゲート型トランジスタ>
図28(A1)は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトラ
ンジスタ810のチャネル長方向の断面図である。また、図28(A2)(B1)(B2
)(C1)(C2)は、それぞれ、ボトムゲート型のトランジスタのチャネル長方向の断
面図である。
<5-1. Bottom-gate transistor>
FIG. 28A1 is a cross-sectional view of a channel-protective transistor 810, which is a type of bottom-gate transistor, in the channel length direction. 28 (A2) (B1) (B2)
) (C1) and (C2) are cross-sectional views of the bottom-gate transistor in the channel length direction.

図28(A1)において、トランジスタ810は基板771上に形成されている。また
、トランジスタ810は、基板771上に絶縁層772を介して電極746を有する。ま
た、電極746上に絶縁層726を介して半導体層742を有する。電極746はゲート
電極として機能できる。絶縁層726はゲート絶縁層として機能できる。
The transistor 810 is formed over the substrate 771 in FIG. The transistor 810 also has an electrode 746 over the substrate 771 with an insulating layer 772 interposed therebetween. In addition, a semiconductor layer 742 is provided over the electrode 746 with the insulating layer 726 interposed therebetween. Electrode 746 can function as a gate electrode. The insulating layer 726 can function as a gate insulating layer.

また、半導体層742のチャネル形成領域上に絶縁層741を有する。また、半導体層
742の一部と接して、絶縁層726上に電極744aおよび電極744bを有する。電
極744aは、ソース電極またはドレイン電極の一方として機能できる。電極744bは
、ソース電極またはドレイン電極の他方として機能できる。電極744aの一部、および
電極744bの一部は、絶縁層741上に形成される。
In addition, an insulating layer 741 is provided over the channel formation region of the semiconductor layer 742 . Further, an electrode 744 a and an electrode 744 b are provided over the insulating layer 726 in contact with part of the semiconductor layer 742 . Electrode 744a can function as either a source electrode or a drain electrode. Electrode 744b can function as the other of a source electrode or a drain electrode. A portion of the electrode 744 a and a portion of the electrode 744 b are formed over the insulating layer 741 .

絶縁層741は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層74
1を設けることで、電極744aおよび電極744bの形成時に生じる半導体層742の
露出を防ぐことができる。よって、電極744aおよび電極744bの形成時に、半導体
層742のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態
様によれば、電気特性の良好なトランジスタを実現することができる。
The insulating layer 741 can function as a channel protective layer. An insulating layer 74 on the channel forming region
By providing 1, the semiconductor layer 742 can be prevented from being exposed when the electrodes 744a and 744b are formed. Therefore, the channel formation region of the semiconductor layer 742 can be prevented from being etched when the electrodes 744a and 744b are formed. According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be obtained.

また、トランジスタ810は、電極744a、電極744bおよび絶縁層741上に絶
縁層728を有し、絶縁層728の上に絶縁層729を有する。
In addition, the transistor 810 has an insulating layer 728 over the electrodes 744 a and 744 b and the insulating layer 741 and an insulating layer 729 over the insulating layer 728 .

半導体層742に酸化物半導体を用いる場合、電極744aおよび電極744bの、少
なくとも半導体層742と接する部分に、半導体層742の一部から酸素を奪い、酸素欠
損を生じさせることが可能な材料を用いることが好ましい。半導体層742中の酸素欠損
が生じた領域はキャリア濃度が増加し、当該領域はn型化し、n型領域(n層)となる
。したがって、当該領域はソース領域またはドレイン領域として機能することができる。
半導体層742に酸化物半導体を用いる場合、半導体層742から酸素を奪い、酸素欠損
を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることがで
きる。
In the case where an oxide semiconductor is used for the semiconductor layer 742, a material capable of depriving oxygen from part of the semiconductor layer 742 to cause oxygen vacancies is used for at least portions of the electrodes 744a and 744b which are in contact with the semiconductor layer 742. is preferred. A region in which oxygen deficiency occurs in the semiconductor layer 742 has an increased carrier concentration, the region becomes n-type, and becomes an n-type region (n + layer). Therefore, the region can function as a source region or a drain region.
In the case where an oxide semiconductor is used for the semiconductor layer 742, examples of materials that can deprive the semiconductor layer 742 of oxygen and cause oxygen vacancies include tungsten, titanium, and the like.

半導体層742にソース領域およびドレイン領域が形成されることにより、電極744
aおよび電極744bと半導体層742の接触抵抗を低減することができる。よって、電
界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすること
ができる。
An electrode 744 is formed by forming a source region and a drain region in the semiconductor layer 742 .
a and the contact resistance between the electrode 744b and the semiconductor layer 742 can be reduced. Therefore, electrical characteristics of the transistor such as field-effect mobility and threshold voltage can be improved.

半導体層742にシリコンなどの半導体を用いる場合は、半導体層742と電極744
aの間、および半導体層742と電極744bの間に、n型半導体またはp型半導体とし
て機能する層を設けることが好ましい。n型半導体またはp型半導体として機能する層は
、トランジスタのソース領域またはドレイン領域として機能することができる。
In the case of using a semiconductor such as silicon for the semiconductor layer 742 , the semiconductor layer 742 and the electrode 744
A layer functioning as an n-type semiconductor or a p-type semiconductor is preferably provided between a and between the semiconductor layer 742 and the electrode 744b. A layer that functions as an n-type semiconductor or a p-type semiconductor can function as the source or drain region of a transistor.

絶縁層729は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機
能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層729を省
略することもできる。
The insulating layer 729 is preferably formed using a material that has a function of preventing or reducing diffusion of impurities from the outside into the transistor. Note that the insulating layer 729 can be omitted as necessary.

図28(A2)に示すトランジスタ811は、絶縁層729上にバックゲート電極とし
て機能できる電極723を有する点が、トランジスタ810と異なる。電極723は、電
極746と同様の材料および方法で形成することができる。
A transistor 811 illustrated in FIG. 28A2 is different from the transistor 810 in that an electrode 723 that can function as a back gate electrode is provided over an insulating layer 729 . Electrode 723 can be formed with a material and method similar to electrode 746 .

一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導
体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート
電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位
としてもよいし、接地電位(GND電位)や、任意の電位としてもよい。また、バックゲ
ート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのし
きい値電圧を変化させることができる。
In general, the back gate electrode is formed of a conductive layer and arranged so as to sandwich a channel formation region of a semiconductor layer between the gate electrode and the back gate electrode. Therefore, the back gate electrode can function similarly to the gate electrode. The potential of the back gate electrode may be the same as that of the gate electrode, the ground potential (GND potential), or any other potential. In addition, by changing the potential of the back gate electrode independently of the potential of the gate electrode, the threshold voltage of the transistor can be changed.

ここで、トランジスタ810のチャネル幅方向の断面図を図29(A1)に、トランジ
スタ811のチャネル幅方向の断面図を図29(A2)に、トランジスタ820のチャネ
ル幅方向の断面図を図29(B1)に、トランジスタ821のチャネル幅方向の断面図を
図29(B2)に、トランジスタ825のチャネル幅方向の断面図を図29(C1)に、
トランジスタ826のチャネル幅方向の断面図を図29(C2)に、それぞれ示す。
29A1 shows a cross-sectional view of the transistor 810 in the channel width direction, FIG. 29A2 shows a cross-sectional view of the transistor 811 in the channel width direction, and FIG. 29A shows a cross-sectional view of the transistor 820 in the channel width direction. B1), a cross-sectional view of the transistor 821 in the channel width direction is shown in FIG. 29B2, a cross-sectional view of the transistor 825 in the channel width direction is shown in FIG.
FIG. 29C2 shows a cross-sectional view of the transistor 826 in the channel width direction.

図29(B2)及び図29(C2)に示す構造では、ゲート電極とバックゲート電極と
が接続され、ゲート電極とバックゲート電極との電位が同電位となる。
In the structures shown in FIGS. 29B2 and 29C2, the gate electrode and the back gate electrode are connected and have the same potential.

また、図29(B2)及び図29(C2)に示す構造では、半導体層742は、ゲート
電極とバックゲート電極と挟まれている。また、ゲート電極及びバックゲート電極のそれ
ぞれのチャネル幅方向の長さは、半導体層742のチャネル幅方向の長さよりも長く、半
導体層742のチャネル幅方向全体は、絶縁層726、741、728、729を間に挟
んでゲート電極またはバックゲート電極に覆われた構成である。当該構成とすることで、
トランジスタに含まれる半導体層742を、ゲート電極及びバックゲート電極の電界によ
って電気的に取り囲むことができる。
29B2 and 29C2, the semiconductor layer 742 is sandwiched between the gate electrode and the back gate electrode. In addition, the length of each of the gate electrode and the back gate electrode in the channel width direction is longer than the length of the semiconductor layer 742 in the channel width direction. It is covered with a gate electrode or a back gate electrode with 729 interposed therebetween. With this configuration,
A semiconductor layer 742 included in the transistor can be electrically surrounded by electric fields of the gate electrode and the back gate electrode.

トランジスタ821またはトランジスタ826のように、ゲート電極及びバックゲート
電極の電界によって、チャネル領域が形成される半導体層742を電気的に取り囲むトラ
ンジスタのデバイス構造をSurrounded channel(S-channel
)構造と呼ぶことができる。
A device structure of a transistor that electrically surrounds a semiconductor layer 742 in which a channel region is formed by an electric field of a gate electrode and a back gate electrode, such as the transistor 821 or the transistor 826, is called a surrounded channel (S-channel).
) structure.

S-channel構造とすることで、ゲート電極及びバックゲート電極の一方または
双方によってチャネルを誘起させるための電界を効果的に半導体層742に印加すること
ができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可
能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化する
ことが可能となる。また、S-channel構造とすることで、トランジスタの機械的
強度を高めることができる。
With the S-channel structure, an electric field for inducing a channel can be effectively applied to the semiconductor layer 742 by one or both of the gate electrode and the back gate electrode, so that the current driving capability of the transistor is improved. , it is possible to obtain high on-current characteristics. In addition, since the on current can be increased, the transistor can be miniaturized. In addition, the S-channel structure can increase the mechanical strength of the transistor.

また、電極746および電極723は、どちらもゲート電極として機能することができ
る。よって、絶縁層726、絶縁層728、および絶縁層729は、それぞれがゲート絶
縁層として機能することができる。なお、電極723は、絶縁層728と絶縁層729の
間に設けてもよい。
Both the electrode 746 and the electrode 723 can function as gate electrodes. Thus, each of the insulating layers 726, 728, and 729 can function as a gate insulating layer. Note that the electrode 723 may be provided between the insulating layer 728 and the insulating layer 729 .

なお、電極746または電極723の一方を、「ゲート電極」という場合、他方を「バ
ックゲート電極」という。例えば、トランジスタ811において、電極723を「ゲート
電極」と言う場合、電極746を「バックゲート電極」と言う。また、電極723を「ゲ
ート電極」として用いる場合は、トランジスタ811をトップゲート型のトランジスタの
一種と考えることができる。また、電極746および電極723のどちらか一方を、「第
1のゲート電極」といい、他方を「第2のゲート電極」という場合がある。
Note that when one of the electrode 746 and the electrode 723 is called a "gate electrode", the other is called a "back gate electrode". For example, in the transistor 811, when the electrode 723 is called the "gate electrode", the electrode 746 is called the "back gate electrode". Further, when the electrode 723 is used as a "gate electrode," the transistor 811 can be considered to be a type of top-gate transistor. Further, one of the electrode 746 and the electrode 723 is sometimes referred to as a "first gate electrode" and the other is referred to as a "second gate electrode".

半導体層742を挟んで電極746および電極723を設けることで、更には、電極7
46および電極723を同電位とすることで、半導体層742においてキャリアの流れる
領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、
トランジスタ811のオン電流が大きくなると共に、電界効果移動度が高くなる。
By providing the electrode 746 and the electrode 723 with the semiconductor layer 742 interposed therebetween, the electrode 7
46 and the electrode 723 are set at the same potential, the area through which carriers flow in the semiconductor layer 742 becomes larger in the film thickness direction, so that the movement amount of carriers increases. As a result,
As the on current of the transistor 811 increases, the field effect mobility increases.

したがって、トランジスタ811は、占有面積に対して大きいオン電流を有するトラン
ジスタである。すなわち、求められるオン電流に対して、トランジスタ811の占有面積
を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さく
することができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現す
ることができる。
Therefore, the transistor 811 is a transistor having a large on-current with respect to its occupied area. That is, the area occupied by the transistor 811 can be reduced with respect to the required on-current. According to one embodiment of the present invention, the area occupied by the transistor can be reduced. Therefore, according to one embodiment of the present invention, a highly integrated semiconductor device can be achieved.

また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部
で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能(特に静電
気などに対する電界遮蔽機能)を有する。なお、バックゲート電極を半導体層よりも大き
く形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができ
る。
In addition, since the gate electrode and the back gate electrode are formed of conductive layers, they have a function of preventing an electric field generated outside the transistor from acting on the semiconductor layer in which the channel is formed (particularly an electric field shielding function against static electricity). . By forming the back gate electrode larger than the semiconductor layer and covering the semiconductor layer with the back gate electrode, the electric field shielding function can be enhanced.

また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電
極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を
防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができ
る。
In addition, by forming the back gate electrode using a light-blocking conductive film, light can be prevented from entering the semiconductor layer from the back gate electrode side. Therefore, photodegradation of the semiconductor layer can be prevented, and deterioration of electrical characteristics such as shift of the threshold voltage of the transistor can be prevented.

本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また
、信頼性の良好な半導体装置を実現することができる。
According to one embodiment of the present invention, a highly reliable transistor can be achieved. Moreover, a highly reliable semiconductor device can be realized.

図28(B1)に、ボトムゲート型のトランジスタの1つであるチャネル保護型のトラ
ンジスタ820の断面図を示す。トランジスタ820は、トランジスタ810とほぼ同様
の構造を有しているが、絶縁層741が半導体層742の端部を覆っている点が異なる。
また、半導体層742と重なる絶縁層741の一部を選択的に除去して形成した開口部に
おいて、半導体層742と電極744aが電気的に接続している。また、半導体層742
と重なる絶縁層741一部を選択的に除去して形成した他の開口部において、半導体層7
42と電極744bが電気的に接続している。絶縁層741の、チャネル形成領域と重な
る領域は、チャネル保護層として機能できる。
FIG. 28B1 shows a cross-sectional view of a channel-protective transistor 820 which is one of bottom-gate transistors. The transistor 820 has almost the same structure as the transistor 810 except that the insulating layer 741 covers the edge of the semiconductor layer 742 .
In addition, the semiconductor layer 742 and the electrode 744a are electrically connected to each other through an opening formed by selectively removing a part of the insulating layer 741 overlapping with the semiconductor layer 742 . Also, the semiconductor layer 742
In another opening formed by selectively removing a part of the insulating layer 741 overlapping with the semiconductor layer 741
42 and the electrode 744b are electrically connected. A region of the insulating layer 741 overlapping with the channel formation region can function as a channel protective layer.

図28(B2)に示すトランジスタ821は、絶縁層729上にバックゲート電極とし
て機能できる電極723を有する点が、トランジスタ820と異なる。
A transistor 821 illustrated in FIG. 28B2 is different from the transistor 820 in that an electrode 723 that can function as a back gate electrode is provided over an insulating layer 729 .

絶縁層741を設けることで、電極744aおよび電極744bの形成時に生じる半導
体層742の露出を防ぐことができる。よって、電極744aおよび電極744bの形成
時に半導体層742の薄膜化を防ぐことができる。
By providing the insulating layer 741, the semiconductor layer 742 can be prevented from being exposed when the electrodes 744a and 744b are formed. Therefore, thinning of the semiconductor layer 742 can be prevented when the electrodes 744a and 744b are formed.

また、トランジスタ820およびトランジスタ821は、トランジスタ810およびト
ランジスタ811よりも、電極744aと電極746の間の距離と、電極744bと電極
746の間の距離が長くなる。よって、電極744aと電極746の間に生じる寄生容量
を小さくすることができる。また、電極744bと電極746の間に生じる寄生容量を小
さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現
できる。
In the transistors 820 and 821 , the distance between the electrodes 744 a and 746 and the distance between the electrodes 744 b and 746 are longer than those of the transistors 810 and 811 . Therefore, parasitic capacitance generated between the electrode 744a and the electrode 746 can be reduced. In addition, parasitic capacitance generated between the electrodes 744b and 746 can be reduced. According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be realized.

図28(C1)に示すトランジスタ825は、ボトムゲート型のトランジスタの1つで
あるチャネルエッチング型のトランジスタである。トランジスタ825は、絶縁層741
を用いずに電極744aおよび電極744bを形成する。このため、電極744aおよび
電極744bの形成時に露出する半導体層742の一部がエッチングされる場合がある。
一方、絶縁層741を設けないため、トランジスタの生産性を高めることができる。
A transistor 825 illustrated in FIG. 28C1 is a channel-etched transistor which is one of bottom-gate transistors. Transistor 825 is isolated from insulating layer 741
Electrodes 744a and 744b are formed without using . Therefore, part of the semiconductor layer 742 that is exposed when the electrodes 744a and 744b are formed may be etched.
On the other hand, since the insulating layer 741 is not provided, the productivity of transistors can be improved.

図28(C2)に示すトランジスタ826は、絶縁層729上にバックゲート電極とし
て機能できる電極723を有する点が、トランジスタ825と異なる。
A transistor 826 illustrated in FIG. 28C2 is different from the transistor 825 in that an electrode 723 that can function as a back gate electrode is provided over an insulating layer 729 .

<5-2.トップゲート型トランジスタ>
図30(A1)に、トップゲート型のトランジスタの一種であるトランジスタ830の
チャネル長方向の断面図を示す。トランジスタ830は、絶縁層772の上に半導体層7
42を有し、半導体層742および絶縁層772上に、半導体層742の一部に接する電
極744a、および半導体層742の一部に接する電極744bを有し、半導体層742
、電極744a、および電極744b上に絶縁層726を有し、絶縁層726上に電極7
46を有する。また、図30(A2)(A3)(B1)(B2)は、それぞれ、トップゲ
ート型のトランジスタのチャネル長方向の断面図である。
<5-2. Top-gate transistor>
FIG. 30A1 shows a cross-sectional view of a transistor 830, which is a type of top-gate transistor, in the channel length direction. The transistor 830 has the semiconductor layer 7 over the insulating layer 772 .
42 , and has an electrode 744 a in contact with part of the semiconductor layer 742 and an electrode 744 b in contact with part of the semiconductor layer 742 over the semiconductor layer 742 and the insulating layer 772 .
, an electrode 744a, and an insulating layer 726 on the electrode 744b, and an electrode 726 on the insulating layer 726.
46. 30A2, 30A3, 30B1, and 30B2 are cross-sectional views of top-gate transistors in the channel length direction.

トランジスタ830は、電極746および電極744a、並びに、電極746および電
極744bが重ならないため、電極746および電極744aの間に生じる寄生容量、並
びに、電極746および電極744bの間に生じる寄生容量を小さくすることができる。
また、電極746を形成した後に、電極746をマスクとして用いて不純物755を半導
体層742に導入することで、半導体層742中に自己整合(セルフアライメント)的に
不純物領域を形成することができる(図30(A3)参照)。本発明の一態様によれば、
電気特性の良好なトランジスタを実現することができる。
Transistor 830 reduces parasitic capacitance between electrodes 746 and 744a and between electrodes 746 and 744b because electrodes 746 and 744a and electrodes 746 and 744b do not overlap. be able to.
Further, after the electrode 746 is formed, impurity regions 755 can be introduced into the semiconductor layer 742 using the electrode 746 as a mask, so that impurity regions can be formed in the semiconductor layer 742 in a self-aligned manner ( See FIG. 30 (A3)). According to one aspect of the invention,
A transistor with favorable electrical characteristics can be realized.

なお、不純物755の導入は、イオン注入装置、イオンドーピング装置またはプラズマ
処理装置を用いて行うことができる。
Note that the impurity 755 can be introduced using an ion implantation apparatus, an ion doping apparatus, or a plasma treatment apparatus.

不純物755としては、例えば、第13族元素または第15族元素のうち、少なくとも
一種類の元素を用いることができる。また、半導体層742に酸化物半導体を用いる場合
は、不純物755として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を
用いることも可能である。
As the impurity 755, for example, at least one element selected from group 13 elements and group 15 elements can be used. In the case where an oxide semiconductor is used for the semiconductor layer 742, at least one element selected from a rare gas, hydrogen, and nitrogen can be used as the impurity 755. FIG.

図30(A2)に示すトランジスタ831は、電極723および絶縁層727を有する
点がトランジスタ830と異なる。トランジスタ831は、絶縁層772の上に形成され
た電極723を有し、電極723上に形成された絶縁層727を有する。電極723は、
バックゲート電極として機能することができる。よって、絶縁層727は、ゲート絶縁層
として機能することができる。絶縁層727は、絶縁層726と同様の材料および方法に
より形成することができる。
A transistor 831 illustrated in FIG. 30A2 is different from the transistor 830 in that an electrode 723 and an insulating layer 727 are included. The transistor 831 has an electrode 723 formed over the insulating layer 772 and an insulating layer 727 formed over the electrode 723 . The electrode 723 is
It can function as a back gate electrode. Therefore, the insulating layer 727 can function as a gate insulating layer. The insulating layer 727 can be formed using a material and a method similar to those of the insulating layer 726 .

トランジスタ811と同様に、トランジスタ831は、占有面積に対して大きいオン電
流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ
831の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの
占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半
導体装置を実現することができる。
Similar to transistor 811, transistor 831 is a transistor that has a large on-current relative to its area of occupation. That is, the area occupied by the transistor 831 can be reduced with respect to the required on-current. According to one embodiment of the present invention, the area occupied by the transistor can be reduced. Therefore, according to one embodiment of the present invention, a highly integrated semiconductor device can be achieved.

図30(B1)に例示するトランジスタ840は、トップゲート型のトランジスタの1
つである。トランジスタ840は、電極744aおよび電極744bを形成した後に半導
体層742を形成する点が、トランジスタ830と異なる。また、図30(B2)に例示
するトランジスタ841は、電極723および絶縁層727を有する点が、トランジスタ
840と異なる。トランジスタ840およびトランジスタ841において、半導体層74
2の一部は電極744a上に形成され、半導体層742の他の一部は電極744b上に形
成される。
A transistor 840 illustrated in FIG. 30B1 is a top-gate transistor.
is one. The transistor 840 is different from the transistor 830 in that the semiconductor layer 742 is formed after the electrodes 744a and 744b are formed. A transistor 841 illustrated in FIG. 30B2 is different from the transistor 840 in that an electrode 723 and an insulating layer 727 are included. In the transistors 840 and 841, the semiconductor layer 74
2 is formed over electrode 744a and another portion of semiconductor layer 742 is formed over electrode 744b.

トランジスタ811と同様に、トランジスタ841は、占有面積に対して大きいオン電
流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ
841の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの
占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半
導体装置を実現することができる。
Similar to transistor 811, transistor 841 is a transistor that has a large on-current relative to its area of occupation. That is, the area occupied by the transistor 841 can be reduced with respect to the required on-current. According to one embodiment of the present invention, the area occupied by the transistor can be reduced. Therefore, according to one embodiment of the present invention, a highly integrated semiconductor device can be achieved.

また、図30(A1)に示すトランジスタ830のチャネル幅方向の断面図を図31(
A1)に、図30(A2)に示すトランジスタ831のチャネル幅方向の断面図を図31
(A2)に、図30(B1)に示すトランジスタ840のチャネル幅方向の断面図を図3
1(B1)に、図30(B2)に示すトランジスタ841のチャネル幅方向の断面図を図
31(B2)に、それぞれ示す。
A cross-sectional view of the transistor 830 shown in FIG. 30A1 in the channel width direction is shown in FIG.
A1) shows a cross-sectional view in the channel width direction of the transistor 831 shown in FIG.
3A2 is a cross-sectional view in the channel width direction of the transistor 840 illustrated in FIG. 30B1.
1B1, and FIG. 31B2 shows a cross-sectional view of the transistor 841 shown in FIG. 30B2 in the channel width direction.

なお、トランジスタ831及びトランジスタ841は、それぞれ先に説明したS-ch
annel構造である。ただし、これに限定されず、トランジスタ831及びトランジス
タ841をS-channel構造としなくてもよい。
Note that the transistors 831 and 841 are the S-ch transistors described above.
It is an channel structure. However, the present invention is not limited to this, and the transistors 831 and 841 do not have to have an S-channel structure.

次に、図30及び図31に示すトランジスタと異なる態様のトップゲート型のトランジ
スタを図32及び図33に示す。
Next, FIGS. 32 and 33 show top-gate transistors that are different from the transistors shown in FIGS.

図32(A1)は、トランジスタ842のチャネル長方向の断面図であり、図32(A
2)は、トランジスタ843のチャネル長方向の断面図であり、図32(B1)は、トラ
ンジスタ844のチャネル長方向の断面図であり、図32(B2)は、トランジスタ84
5のチャネル長方向の断面図であり、図32(C1)は、トランジスタ846のチャネル
長方向の断面図であり、図32(C2)は、トランジスタ847のチャネル長方向の断面
図である。
FIG. 32A1 is a cross-sectional view of the transistor 842 in the channel length direction.
2) is a cross-sectional view of the transistor 843 in the channel length direction, FIG. 32B1 is a cross-sectional view of the transistor 844 in the channel length direction, and FIG.
32C1 is a cross-sectional view of the transistor 846 in the channel length direction, and FIG. 32C2 is a cross-sectional view of the transistor 847 in the channel length direction.

また、図32(A3)は、トランジスタ842のチャネル長方向の作製工程を説明する
断面図である。
FIG. 32A3 is a cross-sectional view illustrating a manufacturing process of the transistor 842 in the channel length direction.

図32(A1)に示すトランジスタ842は、絶縁層729を形成した後に電極744
aおよび電極744bを形成する点がトランジスタ830やトランジスタ840と異なる
。電極744aおよび電極744bは、絶縁層728および絶縁層729に形成した開口
部において半導体層742と電気的に接続する。
In the transistor 842 illustrated in FIG. 32A1, the electrode 744 is formed after the insulating layer 729 is formed.
It differs from the transistor 830 and the transistor 840 in that a and an electrode 744b are formed. The electrodes 744 a and 744 b are electrically connected to the semiconductor layer 742 through openings formed in the insulating layers 728 and 729 .

また、電極746と重ならない絶縁層726の一部を除去し、電極746と残りの絶縁
層726をマスクとして用いて不純物755を半導体層742に導入することで、半導体
層742中に自己整合(セルフアライメント)的に不純物領域を形成することができる(
図32(A3)参照)。トランジスタ842は、絶縁層726が電極746の端部を越え
て延伸する領域を有する。不純物755を半導体層742に導入する際に、半導体層74
2の絶縁層726を介して不純物755が導入された領域の不純物濃度は、絶縁層726
を介さずに不純物755が導入された領域よりも小さくなる。よって、半導体層742に
は、電極746と重ならない領域にLDD(Lightly Doped Drain)
領域が形成される。
In addition, a part of the insulating layer 726 that does not overlap with the electrode 746 is removed, and an impurity 755 is introduced into the semiconductor layer 742 using the electrode 746 and the remaining insulating layer 726 as a mask, so that the semiconductor layer 742 is self-aligned ( Impurity regions can be formed in a self-aligned manner (
See FIG. 32 (A3)). Transistor 842 has regions where insulating layer 726 extends beyond the edge of electrode 746 . When introducing the impurity 755 into the semiconductor layer 742 , the semiconductor layer 74
The impurity concentration of the region into which the impurity 755 is introduced through the insulating layer 726 of No. 2 is equal to that of the insulating layer 726
becomes smaller than the region into which the impurity 755 is introduced without intervening. Therefore, the semiconductor layer 742 has an LDD (Lightly Doped Drain) in a region that does not overlap with the electrode 746 .
A region is formed.

図32(A2)に示すトランジスタ843は、電極723を有する点がトランジスタ8
42と異なる。トランジスタ843は、基板771の上に形成された電極723を有し、
絶縁層772を介して半導体層742と重なる。電極723は、バックゲート電極として
機能することができる。
A transistor 843 illustrated in FIG.
42 different. Transistor 843 has electrode 723 formed over substrate 771,
It overlaps with the semiconductor layer 742 with the insulating layer 772 interposed therebetween. The electrode 723 can function as a back gate electrode.

また、図32(B1)に示すトランジスタ844および図32(B2)に示すトランジ
スタ845のように、電極746と重ならない領域の絶縁層726を除去してもよい。ま
た、図32(C1)に示すトランジスタ846および図32(C2)に示すトランジスタ
847のように、絶縁層726を残してもよい。
Alternatively, the insulating layer 726 may be removed from a region that does not overlap with the electrode 746, like the transistor 844 in FIG. 32B1 and the transistor 845 in FIG. 32B2. Alternatively, the insulating layer 726 may be left as in the transistor 846 in FIG. 32C1 and the transistor 847 in FIG. 32C2.

トランジスタ842乃至トランジスタ847も、電極746を形成した後に、電極74
6をマスクとして用いて不純物755を半導体層742に導入することで、半導体層74
2中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気
特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集
積度の高い半導体装置を実現することができる。
For the transistors 842 to 847 as well, the electrode 74 is formed after the electrode 746 is formed.
6 as a mask, an impurity 755 is introduced into the semiconductor layer 742 to form the semiconductor layer 74
Impurity regions can be formed in 2 in a self-aligned manner. According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be obtained. Further, according to one embodiment of the present invention, a highly integrated semiconductor device can be achieved.

また、図32(A1)に示すトランジスタ842のチャネル幅方向の断面図を図33(
A1)に、図32(A2)に示すトランジスタ843のチャネル幅方向の断面図を図33
(A2)に、図32(B1)に示すトランジスタ844のチャネル幅方向の断面図を図3
3(B1)に、図32(B2)に示すトランジスタ845のチャネル幅方向の断面図を図
33(B2)に、図32(C1)に示すトランジスタ846のチャネル幅方向の断面図を
図33(C1)に、図32(C2)に示すトランジスタ847のチャネル幅方向の断面図
を図33(C2)に、それぞれ示す。
A cross-sectional view in the channel width direction of the transistor 842 shown in FIG. 32A1 is shown in FIG.
A1) shows a cross-sectional view in the channel width direction of the transistor 843 shown in FIG.
(A2) is a cross-sectional view of the transistor 844 in the channel width direction shown in FIG.
3B1 is a cross-sectional view of the transistor 845 illustrated in FIG. 32B2 in the channel width direction, and FIG. 33C is a cross-sectional view of the transistor 846 illustrated in FIG. C1) and FIG. 33C2 show cross-sectional views of the transistor 847 shown in FIG. 32C2 in the channel width direction.

なお、トランジスタ843、トランジスタ845、及びトランジスタ847は、それぞ
れ先に説明したS-channel構造である。ただし、これに限定されず、トランジス
タ843、トランジスタ845、及びトランジスタ847をS-channel構造とし
なくてもよい。
Note that the transistors 843, 845, and 847 each have the S-channel structure described above. However, the present invention is not limited to this, and the transistors 843, 845, and 847 do not have to have an S-channel structure.

また、図32(B2)及び図33(B2)に示すトランジスタ845の変形例を図34
(A1)(A2)に示す。図34(A1)は、トランジスタ845Aのチャネル長方向の
断面図であり、図34(A2)は、トランジスタ845Aのチャネル幅方向の断面図であ
る。
A modification of the transistor 845 shown in FIGS. 32B2 and 33B2 is shown in FIG.
(A1) and (A2). FIG. 34A1 is a cross-sectional view of the transistor 845A in the channel length direction, and FIG. 34A2 is a cross-sectional view of the transistor 845A in the channel width direction.

図34(A1)(A2)に示すトランジスタ845Aは、絶縁層729と絶縁層728
との位置がトランジスタ845と異なり、それ以外の点については、トランジスタ845
と同じである。
A transistor 845A illustrated in FIGS.
is different from that of the transistor 845, and the position of the transistor 845 is otherwise the same.
is the same as

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.

(実施の形態6)
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールにつ
いて説明する。
(Embodiment 6)
In this embodiment, a display module that can be manufactured using one embodiment of the present invention will be described.

<6.表示モジュール>
図35(A)に示す表示モジュール6000は、上部カバー6001と下部カバー60
02との間に、FPC6005に接続された表示パネル6006、フレーム6009、プ
リント基板6010、及びバッテリ6011を有する。
<6. Display module>
A display module 6000 shown in FIG. 35A includes an upper cover 6001 and a lower cover 60
02, a display panel 6006 connected to the FPC 6005, a frame 6009, a printed circuit board 6010, and a battery 6011 are provided.

例えば、本発明の一態様を用いて作製された表示装置を、表示パネル6006に用いる
ことができる。これにより、高い歩留まりで表示モジュールを作製することができる。
For example, a display device manufactured using one embodiment of the present invention can be used for the display panel 6006 . Thereby, the display module can be manufactured with a high yield.

上部カバー6001及び下部カバー6002は、表示パネル6006のサイズに合わせ
て、形状や寸法を適宜変更することができる。
The shape and dimensions of the upper cover 6001 and the lower cover 6002 can be appropriately changed according to the size of the display panel 6006 .

フレーム6009は、表示パネル6006の保護機能の他、プリント基板6010の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム6009は、放熱板としての機能を有していてもよい。
The frame 6009 has a function of protecting the display panel 6006 as well as a function as an electromagnetic shield for blocking electromagnetic waves generated by the operation of the printed circuit board 6010 . The frame 6009 may also function as a heat sink.

プリント基板6010は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ6011による電源であってもよい。バッテリ6011は
、商用電源を用いる場合には、省略可能である。
The printed circuit board 6010 has a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal. A power supply for supplying power to the power supply circuit may be an external commercial power supply, or may be a power supply using a separately provided battery 6011 . The battery 6011 can be omitted when a commercial power source is used.

また、表示モジュール6000は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
Further, the display module 6000 may be additionally provided with members such as a polarizing plate, a retardation plate, and a prism sheet.

また、表示パネル6006は、実施の形態1に示すように入力装置としてタッチセンサ
を有する。当該タッチセンサとしては、抵抗膜方式または静電容量方式とすればよい。
Further, the display panel 6006 has a touch sensor as an input device as described in Embodiment 1. FIG. As the touch sensor, a resistive film type or a capacitive type may be used.

また、表示パネル6006にタッチセンサを設けずに、図35(B)に示す構成として
もよい。図35(B)は、光学式のタッチセンサを備える表示モジュール6000の断面
概略図である。また、図示しないが、静電容量方式のタッチセンサと、光学式のタッチセ
ンサとを組み合わせて用いてもよい。
Alternatively, the structure shown in FIG. 35B may be employed without providing the touch sensor on the display panel 6006 . FIG. 35B is a schematic cross-sectional view of a display module 6000 including an optical touch sensor. Also, although not shown, a capacitive touch sensor and an optical touch sensor may be used in combination.

図35(B)に示す表示モジュール6000は、プリント基板6010に設けられた発
光部6015及び受光部6016を有する。また、上部カバー6001と下部カバー60
02により囲まれた領域に一対の導光部(導光部6017a、導光部6017b)を有す
る。
A display module 6000 illustrated in FIG. 35B includes a light-emitting portion 6015 and a light-receiving portion 6016 provided over a printed circuit board 6010 . Also, the upper cover 6001 and the lower cover 60
02 has a pair of light guide portions (light guide portion 6017a, light guide portion 6017b).

上部カバー6001と下部カバー6002は、例えばプラスチック等を用いることがで
きる。また、上部カバー6001と下部カバー6002とは、それぞれ薄く(例えば0.
5mm以上5mm以下)することが可能である。そのため、表示モジュール6000を極
めて軽量にすることが可能となる。また少ない材料で上部カバー6001と下部カバー6
002を作製できるため、作製コストを低減できる。
For the upper cover 6001 and the lower cover 6002, for example, plastic or the like can be used. Also, the upper cover 6001 and the lower cover 6002 are each thin (for example, 0.
5 mm or more and 5 mm or less). Therefore, it is possible to make the display module 6000 extremely lightweight. Moreover, the upper cover 6001 and the lower cover 6 can be manufactured with a small amount of material.
002, the manufacturing cost can be reduced.

表示パネル6006は、フレーム6009を間に介してプリント基板6010やバッテ
リ6011と重ねて設けられている。表示パネル6006とフレーム6009は、導光部
6017a、導光部6017bに固定されている。
A display panel 6006 is provided so as to overlap a printed circuit board 6010 and a battery 6011 with a frame 6009 interposed therebetween. The display panel 6006 and the frame 6009 are fixed to the light guide portions 6017a and 6017b.

発光部6015から発せられた光6018は、導光部6017aにより表示パネル60
06の上部を経由し、導光部6017bを通って受光部6016に達する。例えば指やス
タイラスなどの被検知体により、光6018が遮られることにより、タッチ操作を検出す
ることができる。
The light 6018 emitted from the light emitting portion 6015 is transmitted to the display panel 60 by the light guide portion 6017a.
06, and reaches the light receiving portion 6016 through the light guide portion 6017b. For example, a touch operation can be detected when the light 6018 is blocked by a sensing object such as a finger or a stylus.

発光部6015は、例えば表示パネル6006の隣接する2辺に沿って複数設けられる
。受光部6016と、発光部6015とは、表示パネル6006の両端の位置に複数設け
られる。これにより、タッチ操作がなされた位置の情報を取得することができる。
A plurality of light emitting units 6015 are provided, for example, along two adjacent sides of the display panel 6006 . A plurality of light receiving portions 6016 and light emitting portions 6015 are provided at both ends of the display panel 6006 . Accordingly, it is possible to acquire information on the position where the touch operation is performed.

発光部6015は、例えばLED素子などの光源を用いることができる。特に、発光部
6015として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光
源を用いることが好ましい。
A light source such as an LED element can be used for the light emitting unit 6015, for example. In particular, as the light emitting unit 6015, it is preferable to use a light source that emits infrared rays that are invisible to the user and harmless to the user.

受光部6016は、発光部6015が発する光を受光し、電気信号に変換する光電素子
を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることが
できる。
The light receiving unit 6016 can use a photoelectric element that receives light emitted by the light emitting unit 6015 and converts it into an electric signal. Preferably, a photodiode capable of receiving infrared rays can be used.

導光部6017a、導光部6017bとしては、少なくとも光6018を透過する部材
を用いることができる。導光部6017a及び導光部6017bを用いることで、発光部
6015と受光部6016とを表示パネル6006の下側に配置することができ、外光が
受光部6016に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を
吸収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤
動作をより効果的に抑制できる。
A member that transmits at least the light 6018 can be used as the light guide portion 6017a and the light guide portion 6017b. By using the light guide portion 6017a and the light guide portion 6017b, the light emitting portion 6015 and the light receiving portion 6016 can be arranged below the display panel 6006, and external light reaches the light receiving portion 6016, causing the touch sensor to malfunction. can be suppressed. In particular, it is preferable to use a resin that absorbs visible light and transmits infrared light. Thereby, malfunction of the touch sensor can be suppressed more effectively.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.

(実施の形態7)
本実施の形態では、本発明の一態様の表示装置を適用可能な電子機器について、図36
乃至図40を用いて説明する。
(Embodiment 7)
In this embodiment, electronic devices to which the display device of one embodiment of the present invention can be applied are described in FIGS.
Description will be made with reference to FIG.

<7-1.電子機器1>
まず、図36及び図37を用いて電子機器の一例について説明する。本発明の一態様の
表示装置は、外光の強さによらず、高い視認性を実現することができる。そのため、携帯
型の電子機器、装着型の電子機器(ウェアラブル機器)、及び電子書籍端末、テレビジョ
ン装置、デジタルサイネージ、などに好適に用いることができる。
<7-1. Electronic device 1>
First, an example of an electronic device will be described with reference to FIGS. 36 and 37. FIG. The display device of one embodiment of the present invention can achieve high visibility regardless of the intensity of external light. Therefore, it can be suitably used for portable electronic devices, wearable electronic devices (wearable devices), electronic book terminals, television devices, digital signage, and the like.

図36(A)、(B)に、携帯情報端末1800の一例を示す。携帯情報端末1800
は、筐体1801、筐体1802、表示部1803、表示部1804、及びヒンジ部18
05等を有する。
36A and 36B show an example of a portable information terminal 1800. FIG. Portable information terminal 1800
includes a housing 1801, a housing 1802, a display portion 1803, a display portion 1804, and a hinge portion 18
05, etc.

筐体1801と筐体1802は、ヒンジ部1805で連結されている。携帯情報端末1
800は、図36(A)に示すように折り畳んだ状態から、図36(B)に示すように筐
体1801と筐体1802を開くことができる。
The housing 1801 and the housing 1802 are connected by a hinge portion 1805 . Portable information terminal 1
800 can open housings 1801 and 1802 as shown in FIG. 36(B) from the folded state as shown in FIG. 36(A).

例えば表示部1803及び表示部1804に、文書情報を表示することが可能であり、
電子書籍端末としても用いることができる。また、表示部1803及び表示部1804に
静止画像や動画像を表示することもできる。
For example, document information can be displayed on the display units 1803 and 1804.
It can also be used as an electronic book terminal. Still images and moving images can also be displayed on the display portions 1803 and 1804 .

このように、携帯情報端末1800は、持ち運ぶ際には折り畳んだ状態にできるため、
汎用性に優れる。
As described above, the portable information terminal 1800 can be folded when being carried.
Excellent versatility.

なお、筐体1801及び筐体1802には、電源ボタン、操作ボタン、外部接続ポート
、スピーカ、マイク等を有していてもよい。
Note that the housing 1801 and the housing 1802 may have a power button, an operation button, an external connection port, a speaker, a microphone, and the like.

図36(C)に携帯情報端末の一例を示す。図36(C)に示す携帯情報端末1810
は、筐体1811、表示部1812、操作ボタン1813、外部接続ポート1814、ス
ピーカ1815、マイク1816、カメラ1817等を有する。
FIG. 36C shows an example of a portable information terminal. Portable information terminal 1810 shown in FIG.
includes a housing 1811, a display portion 1812, operation buttons 1813, an external connection port 1814, a speaker 1815, a microphone 1816, a camera 1817, and the like.

表示部1812に、本発明の一態様の表示装置を備える。 A display device of one embodiment of the present invention is provided in the display portion 1812 .

携帯情報端末1810は、表示部1812にタッチセンサを備える。電話を掛ける、或
いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部1812に触れ
ることで行うことができる。
A mobile information terminal 1810 includes a touch sensor in a display portion 1812 . Any operation such as making a call or inputting characters can be performed by touching the display portion 1812 with a finger, a stylus, or the like.

また、操作ボタン1813の操作により、電源のON、OFF動作や、表示部1812
に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メイ
ンメニュー画面に切り替えることができる。
In addition, by operating the operation button 1813, the power is turned on and off, and the display unit 1812 is turned on.
You can switch the type of image displayed in the . For example, it is possible to switch from the mail creation screen to the main menu screen.

また、携帯情報端末1810の内部に、ジャイロセンサまたは加速度センサ等の検出装
置を設けることで、携帯情報端末1810の向き(縦か横か)を判断して、表示部181
2の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向
きの切り替えは、表示部1812を触れること、操作ボタン1813の操作、またはマイ
ク1816を用いた音声入力等により行うこともできる。
In addition, by providing a detection device such as a gyro sensor or an acceleration sensor inside the mobile information terminal 1810, the orientation (vertical or horizontal) of the mobile information terminal 1810 is determined, and the display unit 181
2 can be automatically switched. In addition, switching of the screen display direction can be performed by touching the display portion 1812, operating the operation button 1813, voice input using the microphone 1816, or the like.

携帯情報端末1810は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一
つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。
携帯情報端末1810は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生
、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行すること
ができる。
The mobile information terminal 1810 has one or more functions selected from, for example, a telephone, notebook, information viewing device, and the like. Specifically, it can be used as a smartphone.
Personal digital assistant 1810 is capable of executing various applications such as mobile phone, e-mail, text viewing and composition, music playback, video playback, Internet communication, and games, for example.

図36(D)に、カメラの一例を示す。カメラ1820は、筐体1821、表示部18
22、操作ボタン1823、シャッターボタン1824等を有する。またカメラ1820
には、着脱可能なレンズ1826が取り付けられている。
FIG. 36(D) shows an example of a camera. The camera 1820 includes a housing 1821, a display unit 18
22, an operation button 1823, a shutter button 1824, and the like. Also camera 1820
A detachable lens 1826 is attached to the .

表示部1822に、本発明の一態様の表示装置を備える。 The display portion 1822 includes the display device of one embodiment of the present invention.

ここではカメラ1820として、レンズ1826を筐体1821から取り外して交換す
ることが可能な構成としたが、レンズ1826と筐体が一体となっていてもよい。
Here, the camera 1820 has a configuration in which the lens 1826 can be removed from the housing 1821 and replaced, but the lens 1826 and the housing may be integrated.

カメラ1820は、シャッターボタン1824を押すことにより、静止画、または動画
を撮像することができる。また、表示部1822はタッチパネルとしての機能を有し、表
示部1822をタッチすることにより撮像することも可能である。
The camera 1820 can capture still images or moving images by pressing the shutter button 1824 . Further, the display portion 1822 has a function as a touch panel, and an image can be captured by touching the display portion 1822 .

なお、カメラ1820は、ストロボ装置や、ビューファインダーなどを別途装着するこ
とができる。または、これらが筐体1821に組み込まれていてもよい。
Note that the camera 1820 can be separately equipped with a strobe device, a viewfinder, and the like. Alternatively, these may be incorporated in housing 1821 .

図37(A)に、テレビジョン装置1830を示す。テレビジョン装置1830は、表
示部1831、筐体1832、スピーカ1833等を有する。さらに、LEDランプ、操
作キー(電源スイッチ、または操作スイッチを含む)、接続端子、各種センサ、マイクロ
フォン等を有することができる。
FIG. 37A shows a television set 1830. FIG. A television set 1830 includes a display portion 1831, a housing 1832, speakers 1833, and the like. Furthermore, it can have an LED lamp, an operation key (including a power switch or an operation switch), connection terminals, various sensors, a microphone, and the like.

またテレビジョン装置1830は、リモコン操作機1834により、操作することがで
きる。
Also, the television device 1830 can be operated by a remote controller 1834 .

テレビジョン装置1830が受信できる放送電波としては、地上波、または衛星から送
信される電波などが挙げられる。また放送電波として、アナログ放送、デジタル放送など
があり、また映像及び音声、または音声のみの放送などがある。例えばUHF帯(約30
0MHz~3GHz)またはVHF帯(30MHz~300MHz)のうちの特定の周波
数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で
受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情
報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表
示部1831に表示させることができる。例えば、4K、8K、16K、またはそれ以上
の解像度を有する映像を表示させることができる。
Broadcast radio waves that can be received by the television device 1830 include terrestrial waves and radio waves transmitted from satellites. Broadcast radio waves include analog broadcasting, digital broadcasting, and the like, as well as broadcasting of video and audio, or audio only. For example, UHF band (about 30
0 MHz to 3 GHz) or VHF band (30 MHz to 300 MHz). Also, for example, by using a plurality of data received in a plurality of frequency bands, the transfer rate can be increased and more information can be obtained. Accordingly, an image having a resolution higher than full high definition can be displayed on the display portion 1831 . For example, images having resolutions of 4K, 8K, 16K, or higher can be displayed.

また、インターネットやLAN(Local Area Network)、Wi-F
i(登録商標)などのコンピュータネットワークを介したデータ伝送技術により送信され
た放送のデータを用いて、表示部1831に表示する画像を生成する構成としてもよい。
このとき、テレビジョン装置1830にチューナを有さなくてもよい。
In addition, the Internet, LAN (Local Area Network), Wi-F
An image to be displayed on the display unit 1831 may be generated using broadcast data transmitted by data transmission technology via a computer network such as i (registered trademark).
At this time, television device 1830 may not have a tuner.

図37(B)は円柱状の柱1842に取り付けられたデジタルサイネージ1840を示
している。デジタルサイネージ1840は、表示部1841を有する。
FIG. 37(B) shows a digital signage 1840 attached to a cylindrical post 1842. FIG. The digital signage 1840 has a display section 1841 .

表示部1841が広いほど、一度に提供できる情報量を増やすことができる。また、表
示部1841が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることが
できる。
As the display portion 1841 is wider, the amount of information that can be provided at one time can be increased. Also, the wider the display portion 1841, the more conspicuous it is, and the more effective the advertisement can be, for example.

表示部1841にタッチパネルを適用することで、表示部1841に画像または動画を
表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報
もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によ
りユーザビリティを高めることができる。
By applying a touch panel to the display portion 1841, not only an image or a moving image can be displayed on the display portion 1841 but also the user can intuitively operate the display portion 1841, which is preferable. Further, when used for providing information such as route information or traffic information, usability can be enhanced by intuitive operation.

図37(C)はノート型のパーソナルコンピュータ1850を示している。パーソナル
コンピュータ1850は、表示部1851、筐体1852、タッチパッド1853、接続
ポート1854等を有する。
FIG. 37C shows a notebook personal computer 1850 . A personal computer 1850 includes a display portion 1851, a housing 1852, a touch pad 1853, a connection port 1854, and the like.

タッチパッド1853は、ポインティングデバイスや、ペンタブレット等の入力手段と
して機能し、指やスタイラス等で操作することができる。
A touch pad 1853 functions as a pointing device, an input means such as a pen tablet, and can be operated with a finger, a stylus, or the like.

また、タッチパッド1853には表示素子が組み込まれている。図37(C)に示すよ
うに、タッチパッド1853の表面に入力キー1855を表示することで、タッチパッド
1853をキーボードとして使用することができる。このとき、入力キー1855に触れ
た際に、振動により触感を実現するため、振動モジュールがタッチパッド1853に組み
込まれていてもよい。
A display element is incorporated in the touch pad 1853 . As shown in FIG. 37C, by displaying input keys 1855 on the surface of the touch pad 1853, the touch pad 1853 can be used as a keyboard. At this time, a vibration module may be incorporated in the touch pad 1853 in order to realize a tactile sensation by vibration when the input key 1855 is touched.

<7-2.電子機器2>
次に、図38及び図39を用いて電子機器の一例について説明する。図38は、折り畳
みが可能な電子機器を示している。
<7-2. Electronic device 2>
Next, an example of an electronic device will be described with reference to FIGS. 38 and 39. FIG. FIG. 38 shows a foldable electronic device.

図38に示す電子機器920は、ヒンジ923により連結された筐体921aと筐体9
21bに亘って、フレキシブルな表示部922が設けられている。
An electronic device 920 shown in FIG.
A flexible display 922 is provided over 21b.

図38では、筐体921aと筐体921bとを開いたときに、表示部922が大きく湾
曲した形態で保持されている。例えば、曲率半径を1mm以上50mm以下、好ましくは
5mm以上30mm以下の状態で、表示部922が保持された状態とすることができる。
表示部922の一部は、筐体921aから筐体921bにかけて、連続的に画素が配置さ
れ、曲面状の表示を行うことができる。
In FIG. 38, when the housings 921a and 921b are opened, the display unit 922 is held in a greatly curved form. For example, the display unit 922 can be held with a radius of curvature of 1 mm or more and 50 mm or less, preferably 5 mm or more and 30 mm or less.
In part of the display portion 922, pixels are arranged continuously from the housing 921a to the housing 921b, so that curved display can be performed.

なお、ヒンジ923は、筐体921aと筐体921bとを開いたときに、これらの角度
が所定の角度よりも大きい角度にならないように、ロック機構を有することが好ましい。
例えば、ロックがかかる(それ以上に開かない)角度は、90度以上180度未満である
ことが好ましく、代表的には、90度、120度、135度、160度、または175度
などとすることができる。これにより、利便性、安全性、及び信頼性を高めることができ
る。
Hinge 923 preferably has a locking mechanism so that when housing 921a and housing 921b are opened, these angles do not become larger than a predetermined angle.
For example, the angle at which the lock is applied (does not open further) is preferably 90 degrees or more and less than 180 degrees, typically 90 degrees, 120 degrees, 135 degrees, 160 degrees, or 175 degrees. be able to. This can improve convenience, safety, and reliability.

ヒンジ923は、上述したロック機構を有しているため、表示部922に無理な力がか
かることなく、表示部922が破損することを防ぐことができる。そのため、信頼性の高
い電子機器を実現できる。
Since the hinge 923 has the locking mechanism described above, it is possible to prevent damage to the display section 922 without applying excessive force to the display section 922 . Therefore, a highly reliable electronic device can be realized.

また、図39(A)(B)は、携帯型のゲーム機として機能する、またはタブレット型
の情報端末として機能する電子機器950を示している。なお、電子機器950は、携帯
性を高めるために、2つに折り畳むことが可能であり、図39(A)は、2つに折り畳ん
だ状態の斜視図であり、図39(B)は、電子機器950を160°乃至175°程度に
広げた状態の斜視図である。
39A and 39B show an electronic device 950 that functions as a portable game machine or a tablet information terminal. Note that the electronic device 950 can be folded in two to improve portability. FIG. 39A is a perspective view of the state in which it is folded in two, and FIG. 12 is a perspective view of the electronic device 950 when it is spread about 160° to 175°;

電子機器950は、筐体952a、筐体952b、表示部954、ヒンジ部953等を
有する。なお、電子機器950が有する表示部954は、表示領域が矩形ではなく、ヒン
ジ部953が位置する領域のみ表示領域が小さくなるような形状を有する。
An electronic device 950 includes a housing 952a, a housing 952b, a display portion 954, a hinge portion 953, and the like. Note that the display area of the display portion 954 included in the electronic device 950 is not rectangular, but has a shape such that only the area where the hinge portion 953 is positioned has a smaller display area.

また、表示部954は、表面に凸部を有する。また、表示部954は、筐体952a及
び筐体952bと重なる領域が平面を有し、ヒンジ部953と重なる領域が曲面を有する
In addition, the display portion 954 has a convex portion on its surface. Further, the display portion 954 has a flat surface in a region overlapping with the housings 952a and 952b and a curved surface in a region overlapping with the hinge portion 953 .

図40(A)に、図39(B)と異なる態様の電子機器950の斜視図を示す。また、
図40(B)は、図40(A)に示す電子機器950の側面図である。
FIG. 40A shows a perspective view of an electronic device 950 that is different from FIG. 39B. again,
FIG. 40B is a side view of the electronic device 950 shown in FIG. 40A.

図40(A)は、図39(B)に示す電子機器950が有する表示部954の表面に凸
部が設けられた構造の斜視図である。
FIG. 40A is a perspective view of a structure in which projections are provided on the surface of the display portion 954 of the electronic device 950 shown in FIG. 39B.

図40(A)に示すように、表示部954は、複数の凸部954aを有する。なお、図
40(A)においては、凸部954aを複数個配置する構成を例示したが、これに限定さ
れず、単数の凸部954aとしてもよい。
As shown in FIG. 40A, the display portion 954 has a plurality of convex portions 954a. Although FIG. 40A illustrates a configuration in which a plurality of protrusions 954a are arranged, the configuration is not limited to this, and a single protrusion 954a may be provided.

凸部954aは、使用者に位置を認識させる機能を有する。例えば、表示部954がタ
ッチセンサを有する構成であるため、表示部954を操作することで、電子機器950に
入力などの操作を行うことができる。ただし、凸部954aを設けない構成の場合、表示
部954を視認しないと、操作場所が分からないといったことが生じる。一方で、凸部9
54aを設けることで、表示部954を視認しなくても、表示部954上に設けられた凸
部954aを触れるだけで、操作場所を認識することができ、簡便に入力などの操作を行
うことができる。
The convex portion 954a has a function of allowing the user to recognize the position. For example, since the display portion 954 includes a touch sensor, an operation such as an input can be performed on the electronic device 950 by operating the display portion 954 . However, in the case of a configuration in which the convex portion 954a is not provided, the operation location cannot be known unless the display portion 954 is viewed. On the other hand, the convex portion 9
54a, it is possible to recognize the operation place by simply touching the convex portion 954a provided on the display portion 954 without visually recognizing the display portion 954, and to easily perform operations such as input. can be done.

別言すると、図40(A)に示す電子機器950は、表示部954と、表示部954上
に設けられた凸部954aとを有し、凸部954aを触ることで、表示部954に入力す
ることができる機能を有する。
In other words, the electronic device 950 shown in FIG. 40A has a display portion 954 and a convex portion 954a provided on the display portion 954. By touching the convex portion 954a, an input is made to the display portion 954. It has a function that can

なお、凸部954aを設けることによって、ゲームなどに用いる物理ボタンを設ける必
要がなくなるため、物理ボタンに用いる各種材料を削減することができ好適である。
Note that the provision of the convex portion 954a eliminates the need to provide a physical button used for a game or the like, which is preferable because various materials used for the physical button can be reduced.

また、凸部954aは、例えば、図2(C)および図2(E)に示す反射防止層のアン
チグレアパターン13cの突起と兼ねると好適である。例えば、アンチグレアパターン1
3cの突起のそれぞれを1μm以上100μm以下の粒径で形成し、凸部954aの領域
に、アンチグレアパターン13cの複数の突起を密集させることで、凸部954aを形成
することができる。ただし、凸部954aの構成はこれに限定されず、アクリル、または
ポリイミド等の樹脂材料で構造体を形成し、使用者が認識可能な大きさで表示部954上
に形成してもよい。また、アンチグレアパターン13cの複数の突起を密集させなくても
、凸部954aを形成出来る場合には、単数の突起でもよい。この場合、使用者が認識可
能な程度の大きさのシリカ粒子などを表示部954上に設ければよい。
Moreover, it is preferable that the projections 954a also serve as projections of the anti-glare pattern 13c of the antireflection layer shown in FIGS. 2C and 2E, for example. For example, anti-glare pattern 1
Each projection 3c is formed with a grain size of 1 μm or more and 100 μm or less, and a plurality of projections of the anti-glare pattern 13c are densely packed in the region of the projection 954a, whereby the projection 954a can be formed. However, the configuration of the convex portion 954a is not limited to this, and a structural body may be formed of a resin material such as acrylic or polyimide and formed on the display portion 954 in a size that can be recognized by the user. Also, if the protrusions 954a can be formed without assembling a plurality of protrusions of the anti-glare pattern 13c, a single protrusion may be used. In this case, silica particles having a size that can be recognized by the user may be provided on the display portion 954 .

また、図40(B)に示すように、表示部954は、凸部954aと、曲面を有する。
図40(B)は、電子機器950の側面図であり、点線で囲まれた領域961と、点線で
囲まれた領域962とを拡大して表示している。
Further, as shown in FIG. 40B, the display portion 954 has a convex portion 954a and a curved surface.
FIG. 40B is a side view of the electronic device 950, in which a region 961 surrounded by dotted lines and a region 962 surrounded by dotted lines are enlarged.

領域961は、凸部954aの拡大した側面図であり、領域962はヒンジ部953近
傍の表示部954の拡大図である。
A region 961 is an enlarged side view of the convex portion 954 a , and a region 962 is an enlarged view of the display portion 954 near the hinge portion 953 .

領域961に示すように、凸部954aは、筐体952bよりも突出していると、操作
性が向上するため好ましい。また、領域962に示すように、表示部954は、ヒンジ部
953近傍で曲面を有する形状であると好ましい。表示部954が曲面を有する構成とす
ることで、筐体952aと重なる領域の表示部954と、筐体952bと重なる領域の表
示部954とを連続して視認することが可能となる。また、表示部954が曲面を有する
ことで、表示部954が折れ曲がることが無く、表示部954の信頼性を向上させること
が可能となる。
As shown in a region 961, it is preferable that the convex portion 954a protrudes more than the housing 952b because it improves the operability. Further, as shown in region 962 , display portion 954 preferably has a shape having a curved surface near hinge portion 953 . When the display portion 954 has a curved surface, the display portion 954 in the region overlapping with the housing 952a and the display portion 954 in the region overlapping with the housing 952b can be continuously viewed. In addition, since the display portion 954 has a curved surface, the display portion 954 is not bent, and the reliability of the display portion 954 can be improved.

また、筐体952a、筐体952b、及びヒンジ部953は、表示部954の曲面部分
が収納できる構成であると好適である。別言すると、筐体952a、筐体952b、及び
ヒンジ部953は、表示部954を収納できる領域を有すると好適である。
Further, it is preferable that the housing 952a, the housing 952b, and the hinge section 953 have a configuration in which the curved surface portion of the display section 954 can be accommodated. In other words, it is preferable that the housing 952a, the housing 952b, and the hinge portion 953 have a region in which the display portion 954 can be accommodated.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.

10 表示装置
11 基板
12 基板
13 反射防止層
13a 誘電体層
13b 誘電体層
13c アンチグレアパターン
13d フィルム
20 層
21 素子層
21a FET層
21b LC層
21b_LC LC層
21c OLED層
22 素子層
23 光拡散板
25 入力装置
25a 入力装置
25b 偏光板
26 接着層
26a 接着層
30 駆動回路
30a 駆動回路
30b 駆動回路
31 FPC
32 FPC
33a 配線
33b 配線
33c 配線
33d 配線
35 液晶素子
36 画素回路
40 画素アレイ
45 画素ユニット
46 画素
46B 表示素子
46G 表示素子
46R 表示素子
47 画素
47B 表示素子
47G 表示素子
47R 表示素子
55 光
101 領域
102 領域
106 絶縁膜
117 絶縁層
121 絶縁層
131 着色層
132 遮光層
133a 配向膜
133b 配向膜
134 着色層
141 接着層
142 接着層
161 基板
161a 基板
161b 基板
162 剥離層
162a 剥離層
162b 剥離層
163 被剥離層
163a 被剥離層
163b 被剥離層
164 絶縁層
164a 絶縁層
165 開口部
166 絶縁層
167 偏光板
168 基板
169 接着層
170 導電層
171 配線
171a 導電層
171b 暗色層
172 配線
172a 導電層
172b 暗色層
173 配線
173a 導電層
173b 暗色層
174 配線
174a 導電層
174b 導電層
176 接着層
179 導電層
179a 導電層
179b 導電層
180 絶縁層
180a 絶縁層
181 遮光層
181a 遮光層
182 着色層
182a 着色層
183 絶縁層
183a 絶縁層
184 接着層
185 光拡散板
186 接着層
187 接着層
191 導電層
192 EL層
193a 導電層
193b 導電層
201 トランジスタ
204 接続部
205 トランジスタ
206 トランジスタ
207 接続部
211 絶縁層
212 絶縁層
213 絶縁層
214 絶縁層
215 絶縁層
216 絶縁層
217 絶縁層
220 絶縁層
221 導電層
222 導電層
223 導電層
224 導電層
231 半導体層
242 接続層
243 接続体
251 開口
252 接続部
300 表示パネル
311 電極
311a 導電層
311b 導電層
312 液晶
313 導電層
340 液晶素子
351 基板
360 発光素子
360b 発光素子
360g 発光素子
360r 発光素子
360w 発光素子
361 基板
362 表示部
364 回路
365 配線
366 タッチセンサ
372 FPC
373 IC
400 表示装置
410 画素
451 開口
501B 絶縁膜
560 基板
571 絶縁膜
572 絶縁膜
575 近接センサ
576 開口部
723 電極
726 絶縁層
727 絶縁層
728 絶縁層
729 絶縁層
741 絶縁層
742 半導体層
744a 電極
744b 電極
746 電極
755 不純物
771 基板
772 絶縁層
780 液晶素子
781 電極
782 電極
783 液晶層
784 光
785a 配向膜
785b 配向膜
810 トランジスタ
811 トランジスタ
820 トランジスタ
821 トランジスタ
825 トランジスタ
826 トランジスタ
830 トランジスタ
831 トランジスタ
840 トランジスタ
841 トランジスタ
842 トランジスタ
843 トランジスタ
844 トランジスタ
845 トランジスタ
845A トランジスタ
846 トランジスタ
847 トランジスタ
920 電子機器
921a 筐体
921b 筐体
922 表示部
923 ヒンジ
950 電子機器
952a 筐体
952b 筐体
953 ヒンジ部
954 表示部
954a 凸部
961 領域
962 領域
1800 携帯情報端末
1801 筐体
1802 筐体
1803 表示部
1804 表示部
1805 ヒンジ部
1810 携帯情報端末
1811 筐体
1812 表示部
1813 操作ボタン
1814 外部接続ポート
1815 スピーカ
1816 マイク
1817 カメラ
1820 カメラ
1821 筐体
1822 表示部
1823 操作ボタン
1824 シャッターボタン
1826 レンズ
1830 テレビジョン装置
1831 表示部
1832 筐体
1833 スピーカ
1834 リモコン操作機
1840 デジタルサイネージ
1841 表示部
1842 柱
1850 パーソナルコンピュータ
1851 表示部
1852 筐体
1853 タッチパッド
1854 接続ポート
1855 入力キー
6000 表示モジュール
6001 上部カバー
6002 下部カバー
6005 FPC
6006 表示パネル
6009 フレーム
6010 プリント基板
6011 バッテリ
6015 発光部
6016 受光部
6017a 導光部
6017b 導光部
6018 光
10 display device 11 substrate 12 substrate 13 antireflection layer 13a dielectric layer 13b dielectric layer 13c antiglare pattern 13d film 20 layer 21 element layer 21a FET layer 21b LC layer 21b_LC LC layer 21c OLED layer 22 element layer 23 light diffusion plate 25 input Device 25a Input device 25b Polarizing plate 26 Adhesive layer 26a Adhesive layer 30 Drive circuit 30a Drive circuit 30b Drive circuit 31 FPC
32 FPCs
33a Wiring 33b Wiring 33c Wiring 33d Wiring 35 Liquid crystal element 36 Pixel circuit 40 Pixel array 45 Pixel unit 46 Pixel 46B Display element 46G Display element 46R Display element 47 Pixel 47B Display element 47G Display element 47R Display element 55 Light 101 Region 102 Region 106 Insulation Film 117 Insulating layer 121 Insulating layer 131 Colored layer 132 Light shielding layer 133a Alignment film 133b Alignment film 134 Colored layer 141 Adhesive layer 142 Adhesive layer 161 Substrate 161a Substrate 161b Substrate 162 Separation layer 162a Separation layer 162b Separation layer 163 Layer to be peeled 163a To be peeled Layer 163b Layer to be separated 164 Insulating layer 164a Insulating layer 165 Opening 166 Insulating layer 167 Polarizing plate 168 Substrate 169 Adhesive layer 170 Conductive layer 171 Wiring 171a Conductive layer 171b Dark layer 172 Wiring 172a Conductive layer 172b Dark layer 173 Wiring 173a Conductive layer 173b Dark layer 174 Wiring 174a Conductive layer 174b Conductive layer 176 Adhesive layer 179 Conductive layer 179a Conductive layer 179b Conductive layer 180 Insulating layer 180a Insulating layer 181 Light shielding layer 181a Light shielding layer 182 Colored layer 182a Colored layer 183 Insulating layer 183a Insulating layer 184 Adhesive layer 185 Light diffusion plate 186 Adhesive layer 187 Adhesive layer 191 Conductive layer 192 EL layer 193a Conductive layer 193b Conductive layer 201 Transistor 204 Connection 205 Transistor 206 Transistor 207 Connection 211 Insulating layer 212 Insulating layer 213 Insulating layer 214 Insulating layer 215 Insulating layer 216 Insulation Layer 217 Insulating layer 220 Insulating layer 221 Conductive layer 222 Conductive layer 223 Conductive layer 224 Conductive layer 231 Semiconductor layer 242 Connection layer 243 Connector 251 Opening 252 Connection section 300 Display panel 311 Electrode 311a Conductive layer 311b Conductive layer 312 Liquid crystal 313 Conductive layer 340 Liquid crystal element 351 Substrate 360 Light emitting element 360b Light emitting element 360g Light emitting element 360r Light emitting element 360w Light emitting element 361 Substrate 362 Display section 364 Circuit 365 Wiring 366 Touch sensor 372 FPC
373 IC
400 Display device 410 Pixel 451 Opening 501B Insulating film 560 Substrate 571 Insulating film 572 Insulating film 575 Proximity sensor 576 Opening 723 Electrode 726 Insulating layer 727 Insulating layer 728 Insulating layer 729 Insulating layer 741 Insulating layer 742 Semiconductor layer 744a Electrode 744b Electrode 746 Electrode 755 impurity 771 substrate 772 insulating layer 780 liquid crystal element 781 electrode 782 electrode 783 liquid crystal layer 784 light 785a alignment film 785b alignment film 810 transistor 811 transistor 820 transistor 821 transistor 825 transistor 826 transistor 830 transistor 831 transistor 840 transistor 841 transistor 842 transistor 843 transistor 844 Transistor 845 Transistor 845A Transistor 846 Transistor 847 Transistor 920 Electronic device 921a Housing 921b Housing 922 Display portion 923 Hinge 950 Electronic device 952a Housing 952b Housing 953 Hinge portion 954 Display portion 954a Projecting portion 961 Region 962 Region 1800 Portable information terminal 1801 Housing 1802 Housing 1803 Display 1804 Display 1805 Hinge 1810 Portable information terminal 1811 Housing 1812 Display 1813 Operation button 1814 External connection port 1815 Speaker 1816 Microphone 1817 Camera 1820 Camera 1821 Housing 1822 Display 1823 Operation button 1824 Shutter Button 1826 Lens 1830 Television device 1831 Display unit 1832 Housing 1833 Speaker 1834 Remote controller 1840 Digital signage 1841 Display unit 1842 Column 1850 Personal computer 1851 Display unit 1852 Housing 1853 Touch pad 1854 Connection port 1855 Input key 6000 Display module 6001 Top Cover 6002 Lower cover 6005 FPC
6006 display panel 6009 frame 6010 printed circuit board 6011 battery 6015 light emitting section 6016 light receiving section 6017a light guide section 6017b light guide section 6018 light

Claims (2)

第1の基板と、第2の基板と、第1の表示素子と、第2の表示素子と、入力装置と、を有する表示装置であって、
前記第1の基板は、前記第1の表示素子の一部、及び前記第2の表示素子を有し、
前記第2の基板は、前記入力装置を有し、
前記第1の表示素子及び前記第2の表示素子は、
前記第1の基板の第1の面と前記第2の基板の第1の面との間に設けられ、
前記第1の表示素子は、可視光を反射する機能を有し、
前記第2の表示素子は、可視光を発する機能を有し、
前記第2の基板の前記第1の面に対向する第2の面には反射防止層が設けられる、表示装置。
A display device comprising a first substrate, a second substrate, a first display element, a second display element, and an input device,
The first substrate has a part of the first display element and the second display element,
The second substrate has the input device,
The first display element and the second display element are
provided between the first surface of the first substrate and the first surface of the second substrate;
The first display element has a function of reflecting visible light,
The second display element has a function of emitting visible light,
A display device, wherein an antireflection layer is provided on a second surface of the second substrate that faces the first surface.
請求項1において、
前記第1の表示素子、及び前記第2の表示素子は、同一の画素ユニット内に設けられる、表示装置。
In claim 1,
The display device, wherein the first display element and the second display element are provided in the same pixel unit.
JP2022070003A 2016-10-04 2022-04-21 Display device Active JP7274645B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016196512 2016-10-04
JP2016196512 2016-10-04
JP2017194093A JP2018060203A (en) 2016-10-04 2017-10-04 Display device and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017194093A Division JP2018060203A (en) 2016-10-04 2017-10-04 Display device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2022121424A true JP2022121424A (en) 2022-08-19
JP7274645B2 JP7274645B2 (en) 2023-05-16

Family

ID=61908897

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017194093A Withdrawn JP2018060203A (en) 2016-10-04 2017-10-04 Display device and electronic apparatus
JP2022070003A Active JP7274645B2 (en) 2016-10-04 2022-04-21 Display device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017194093A Withdrawn JP2018060203A (en) 2016-10-04 2017-10-04 Display device and electronic apparatus

Country Status (2)

Country Link
JP (2) JP2018060203A (en)
TW (2) TWI761320B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11940688B1 (en) 2022-10-05 2024-03-26 Japan Display Inc. Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826140B (en) * 2022-11-23 2023-12-11 友達光電股份有限公司 Display panel

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215303A (en) * 2002-01-18 2003-07-30 Dainippon Printing Co Ltd Antireflection article
WO2004053819A1 (en) * 2002-12-06 2004-06-24 Citizen Watch Co., Ltd. Liquid crystal display
JP2012037743A (en) * 2010-08-09 2012-02-23 Nissan Motor Co Ltd Display device
JP2012073487A (en) * 2010-09-29 2012-04-12 Dainippon Printing Co Ltd Antireflection article and display device
JP2012185338A (en) * 2011-03-07 2012-09-27 Nissan Motor Co Ltd Display device
WO2014050408A1 (en) * 2012-09-28 2014-04-03 富士フイルム株式会社 Optical compensation plate
JP2014123077A (en) * 2012-12-21 2014-07-03 Asahi Kasei E-Materials Corp Anti-reflection body and manufacturing method therefor
JP2016071369A (en) * 2014-09-26 2016-05-09 大日本印刷株式会社 Anti-reflection film, display device, method of selecting anti-reflection film for display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05203940A (en) * 1991-05-29 1993-08-13 Matsushita Electric Works Ltd Liquid crystal display element
TW544944B (en) * 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
JP2008140327A (en) * 2006-12-05 2008-06-19 Smk Corp Touch panel
WO2008069221A1 (en) * 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Plasma display panel and field emission display
US8035590B2 (en) * 2007-11-02 2011-10-11 Sony Corporation Color liquid crystal display device assembly
TWI433010B (en) * 2010-04-21 2014-04-01 Pixart Imaging Inc Optical touch display apparatus
JP2013246610A (en) * 2012-05-25 2013-12-09 Toppan Printing Co Ltd Electrostatic capacitance type touch panel substrate, display device and method of manufacturing electrostatic capacitance type touch panel substrate
KR20150006726A (en) * 2013-07-09 2015-01-19 삼성디스플레이 주식회사 Organic light emitting diode display
JP2015184560A (en) * 2014-03-25 2015-10-22 ソニー株式会社 Light guide device, image display device, and display device
CN110310962A (en) * 2014-06-13 2019-10-08 株式会社半导体能源研究所 Display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215303A (en) * 2002-01-18 2003-07-30 Dainippon Printing Co Ltd Antireflection article
WO2004053819A1 (en) * 2002-12-06 2004-06-24 Citizen Watch Co., Ltd. Liquid crystal display
JP2012037743A (en) * 2010-08-09 2012-02-23 Nissan Motor Co Ltd Display device
JP2012073487A (en) * 2010-09-29 2012-04-12 Dainippon Printing Co Ltd Antireflection article and display device
JP2012185338A (en) * 2011-03-07 2012-09-27 Nissan Motor Co Ltd Display device
WO2014050408A1 (en) * 2012-09-28 2014-04-03 富士フイルム株式会社 Optical compensation plate
JP2014123077A (en) * 2012-12-21 2014-07-03 Asahi Kasei E-Materials Corp Anti-reflection body and manufacturing method therefor
JP2016071369A (en) * 2014-09-26 2016-05-09 大日本印刷株式会社 Anti-reflection film, display device, method of selecting anti-reflection film for display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11940688B1 (en) 2022-10-05 2024-03-26 Japan Display Inc. Display device

Also Published As

Publication number Publication date
JP7274645B2 (en) 2023-05-16
TW201824218A (en) 2018-07-01
TWI761320B (en) 2022-04-21
JP2018060203A (en) 2018-04-12
TW202234360A (en) 2022-09-01

Similar Documents

Publication Publication Date Title
US11550181B2 (en) Display device and electronic device
JP7250415B2 (en) Display device
US10460647B2 (en) Display device and electronic device
JP7274645B2 (en) Display device
US10163989B2 (en) Display device and electronic device
JP7240542B2 (en) Display device
JP2017227888A (en) Display device, method of driving the same, and electronic apparatus
TWI764877B (en) display device
JP2018031944A (en) Display system and electronic apparatus
TW201824219A (en) Display device and electronic device include a signal generation circuit, a first gate driver, a second gate driver, and a second display section stopping the first scanning signal outputted by the first gate driver and the second scanning signal outputted by the second gate driver, etc.
JP2018060198A (en) Display device and electronic apparatus
JP2018049267A (en) Display system, electronic apparatus, and display method
JP2018072462A (en) Display device
JP2018040867A (en) Display device, electronic apparatus, and information provision method
JP2018036583A (en) Display device
JP2018036584A (en) Display device
JP2018049208A (en) Display divice
JP2018022090A (en) Display device and electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230501

R150 Certificate of patent or registration of utility model

Ref document number: 7274645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150