JP2022117853A - 診断回路、電子デバイス及び診断方法 - Google Patents
診断回路、電子デバイス及び診断方法 Download PDFInfo
- Publication number
- JP2022117853A JP2022117853A JP2021014595A JP2021014595A JP2022117853A JP 2022117853 A JP2022117853 A JP 2022117853A JP 2021014595 A JP2021014595 A JP 2021014595A JP 2021014595 A JP2021014595 A JP 2021014595A JP 2022117853 A JP2022117853 A JP 2022117853A
- Authority
- JP
- Japan
- Prior art keywords
- data
- multiplexer
- comparison
- input
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002405 diagnostic procedure Methods 0.000 title claims description 16
- 238000003745 diagnosis Methods 0.000 claims description 7
- 230000001133 acceleration Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000012806 monitoring device Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
【課題】診断回路の小型化を図る。【解決手段】診断回路10は、第1マルチプレクサ1の診断を行う診断回路である。第1マルチプレクサ1は、複数の入力データD1の入力を受け付け、複数の入力データD1の1つを選択して選択データD2として出力する。診断回路10は、比較部3と、第2マルチプレクサ2と、を備える。比較部3は、第1マルチプレクサ1に入力される複数の入力データD1の各々と第1マルチプレクサ1から出力される選択データD2とを比較する。第2マルチプレクサ2は、複数の入力データD1に対する比較部3の複数の比較結果に一対一に対応する複数の比較データD3の入力を受け付け、複数の比較データD3のうち、第1マルチプレクサ1で選択された入力データD1と選択データD2との比較結果を含む比較データD3を結果データD4として出力する。【選択図】図1
Description
本開示は、一般に診断回路、電子デバイス及び診断方法に関し、より詳細には、マルチプレクサの診断を行う診断回路、診断回路を備える電子デバイス、及び診断回路に用いられる診断方法に関する。
特許文献1には、複数の電池セルを直列に接続した蓄電器を監視する蓄電器監視装置が記載されている。特許文献1に記載の蓄電器監視装置は、複数のバランシングスイッチにより複数の電池セルのいずれか1つを放電状態とし、残りの電池セルを放電停止状態としたときに、放電経路をバランシング用マルチプレクサにより順次選択し、差動増幅器及びAD変換器を用いて各バランシングスイッチの両端電圧を測定する。そして、この蓄電器監視装置は、各バランシングスイッチの両端電圧の測定値を所定の期待値と比較し、その比較結果に基づいてバランシング用マルチプレクサが正常であるか否かを診断する。
特許文献1に記載の蓄電器監視装置のように、マルチプレクサ(バランシング用マルチプレクサ)が正常であるか否かを診断する場合において、診断対象となるマルチプレクサと同じマルチプレクサを用いて診断することが可能である。この場合、2つのマルチプレクサの出力が一致しているか否かによって、診断対象のマルチプレクサが正常であるか否かを診断することができる。
ところで、近年では、このようなマルチプレクサを用いた電子デバイス(例えば、センサ)の高精度化、高分解能化が求められており、電子デバイス内のデジタル信号処理で扱われるデータのビット数も増加傾向にある。さらに、デジタル信号処理では、高精度化のために演算が複雑化することで、扱われるデータ数も増加し、データ選択のためのマルチプレクサの個数も増加する。そして、各マルチプレクサが扱うデータのビット数及びデータ数が増加するにしたがって、各マルチプレクサが大型化するという問題があった。
このため、上述のような診断において、診断用のマルチプレクサとして、診断対象のマルチプレクサと同じマルチプレクサが用いられると、診断対象のマルチプレクサが扱うデータのビット数及びデータ数が増加するにしたがって、診断用のマルチプレクサが大型化する。その結果、診断用のマルチプレクサを備える診断回路も大型化するという問題があった。
本開示の目的は、小型化を図ることが可能な診断回路、電子デバイス及び診断方法を提供することにある。
本開示の一態様に係る診断回路は、第1マルチプレクサの診断を行う診断回路である。前記第1マルチプレクサは、複数の入力データの入力を受け付け、前記複数の入力データの1つを選択して選択データとして出力する。前記診断回路は、比較部と、第2マルチプレクサと、を備える。前記比較部は、前記第1マルチプレクサに入力される前記複数の入力データの各々と前記第1マルチプレクサから出力される前記選択データとを比較する。前記第2マルチプレクサは、前記複数の入力データに対する前記比較部の複数の比較結果に一対一に対応する複数の比較データの入力を受け付け、前記複数の比較データのうち、前記第1マルチプレクサで選択された入力データと前記選択データとの比較結果を含む比較データを結果データとして出力する。
本開示の一態様に係る電子デバイスは、前記診断回路と、前記第1マルチプレクサと、を備える。
本開示の一態様に係る診断方法は、マルチプレクサの診断を行う診断回路の診断方法である。前記マルチプレクサは、複数の入力データの入力を受け付け、前記複数の入力データの1つを選択して選択データとして出力する。前記診断方法は、比較ステップと、出力ステップと、を有する。前記比較ステップは、前記マルチプレクサに入力される前記複数の入力データの各々と前記マルチプレクサから出力される前記選択データとを前記診断回路にて比較するステップである。前記出力ステップは、前記診断回路にて前記複数の入力データに対する前記比較ステップの複数の比較結果に一対一に対応する複数の比較データのうち、前記マルチプレクサで選択された入力データと前記選択データとの比較結果を含む比較データを結果データとして出力するステップである。
本開示の一態様に係る診断回路、電子デバイス及び診断方法によれば、診断回路の小型化を図ることが可能となる。
(実施形態)
(1)概要
まず、実施形態に係る診断回路10及び電子デバイス100の概要について、図1を参照して説明する。
(1)概要
まず、実施形態に係る診断回路10及び電子デバイス100の概要について、図1を参照して説明する。
実施形態に係る診断回路10は、電子デバイス100に用いられる。電子デバイス100は、例えば、加速度を検出する加速度センサ、又は角速度を検出する角速度センサ(ジャイロセンサ)である。実施形態では一例として、電子デバイス100は、加速度センサである。電子デバイス100は、図1に示すように、第1マルチプレクサ1と、診断回路10と、を備えている。第1マルチプレクサ1は、複数(例えば、3つ)の入力データD1の入力を受け付け、複数の入力データD1の1つを選択データD2として選択して出力する。複数の入力データD1及び選択データD2の各々は、n1ビットのデータである。n1は2以上の自然数であり、一例として、n1は20である。すなわち、実施形態に係る診断回路10では、複数の入力データD1及び選択データD2の各々は、20ビットのデータである。
診断回路10は、例えば、第1マルチプレクサ1の故障診断を行うための診断回路である。診断回路10は、図1に示すように、比較部3と、第2マルチプレクサ2と、を備えている。比較部3は、複数(例えば、3つ)の比較回路31を含む。実施形態に係る診断回路10では、複数の比較回路31は、複数の入力データD1と一対一に対応している。すなわち、実施形態に係る診断回路10では、複数の入力データD1の個数と、複数の比較回路31の個数とが同数である。
複数の比較回路31の各々は、複数の入力データD1のうち対応する入力データD1と選択データD2とを比較し、比較結果である比較データD3を出力する。すなわち、比較部3は、第1マルチプレクサ1に入力される複数の入力データD1の各々と第1マルチプレクサ1から出力される選択データD2とを比較する。第2マルチプレクサ2は、複数(例えば、3つ)の比較データD3の入力を受け付け、複数の比較データD3のうち、第1マルチプレクサ1で選択された入力データD1と選択データD2との比較結果を含む比較データD3を結果データD4として出力する。複数の比較データD3は、複数の入力データD1に対する比較部3の複数の比較結果に一対一に対応している。複数の比較データD3及び結果データD4は、複数の入力データD1と選択データD2との比較結果であり、n2ビットのデータである。n2はn1より小さい自然数であり、一例として、n2は1である。すなわち、実施形態に係る診断回路10では、複数の比較データD3及び結果データD4の各々は、1ビットのデータである。
例えば、比較データD3は、入力データD1と選択データD2とが一致している場合に「0」であり、一致していない場合に「1」である。なお、比較データD3は、入力データD1と選択データD2とが一致している場合に「1」であり、一致していない場合に「0」であってもよい。
実施形態に係る診断回路10及び電子デバイス100では、上述したように、第2マルチプレクサ2は、複数の比較データD3のうち、第1マルチプレクサ1で選択された入力データD1と選択データD2との比較結果である比較データD3を結果データD4として出力する。そして、複数の比較データD3の各々は、n1より小さいn2ビットのデータである。したがって、複数のn1ビットの入力データを第2マルチプレクサに入力し、第1マルチプレクサの出力と第2マルチプレクサの出力とを比較する場合に比べて、第2マルチプレクサ2を小型化することが可能となる。その結果、第2マルチプレクサ2を備える診断回路10及び電子デバイス100の小型化を図ることが可能となる。
(2)詳細
次に、実施形態に係る診断回路10及び電子デバイス100の構成について、図1及び図2を参照して説明する。
次に、実施形態に係る診断回路10及び電子デバイス100の構成について、図1及び図2を参照して説明する。
実施形態に係る電子デバイス100は、上述したように、第1マルチプレクサ1と、診断回路10と、を備えている。また、電子デバイス100は、第1マルチプレクサ1及び診断回路10が実装されるプリント配線板を更に備えている。すなわち、プリント配線板には、診断回路10を構成する複数の比較回路31及び第2マルチプレクサ2も実装される。
(2.1)第1マルチプレクサ
第1マルチプレクサ1は、上述したように、複数の入力データD1の入力を受け付け、受け付けた複数の入力データD1の1つを選択して選択データD2として出力する。複数の入力データD1の個数はmである。mは2以上の自然数であり、一例として、mは3である。すなわち、実施形態に係る電子デバイス100では、複数の入力データD1の個数は3である。要するに、実施形態に係る電子デバイス100では、第1マルチプレクサ1は、3つの入力データD1の入力を受け付け、受け付けた3つの入力データD1の1つを選択して選択データD2として出力する。第1マルチプレクサ1は、選択信号S1,S2に基づいて、複数の入力データD1の中から選択データD2として出力する入力データD1を選択する。選択信号S1,S2は、例えば、電子デバイス100の外部に設けられた制御回路から出力される。
第1マルチプレクサ1は、上述したように、複数の入力データD1の入力を受け付け、受け付けた複数の入力データD1の1つを選択して選択データD2として出力する。複数の入力データD1の個数はmである。mは2以上の自然数であり、一例として、mは3である。すなわち、実施形態に係る電子デバイス100では、複数の入力データD1の個数は3である。要するに、実施形態に係る電子デバイス100では、第1マルチプレクサ1は、3つの入力データD1の入力を受け付け、受け付けた3つの入力データD1の1つを選択して選択データD2として出力する。第1マルチプレクサ1は、選択信号S1,S2に基づいて、複数の入力データD1の中から選択データD2として出力する入力データD1を選択する。選択信号S1,S2は、例えば、電子デバイス100の外部に設けられた制御回路から出力される。
複数の入力データD1の各々は、上述したように、n1ビットのデータである。複数の入力データD1の各々は、一例として、20ビットのデータである。したがって、第1マルチプレクサ1から出力される選択データD2も、20ビットのデータである。第1マルチプレクサ1から出力された選択データD2は、例えば、加速度又は角速度を演算するための演算回路に入力される。以下の説明において、複数の入力データD1を区別する必要がある場合には、複数の入力データD1の各々を、「入力データD11,D12,D13」と称することもある。なお、第1マルチプレクサ1の回路構成は、後述する第2マルチプレクサ2と同様であるため、ここでは説明を省略する。
複数の入力データD1の各々は、例えば、センサデータ、補正係数、フィルタ係数、制御データ及び処理データを含む。センサデータは、3軸(X軸、Y軸、Z軸)の加速度データである。補正係数は、加速度データを補正するための係数である。フィルタ係数は、加速度データからノイズ成分を除去するための係数である。制御データは、上述の演算回路等を制御するためのデータである。処理データは、電子デバイス100の処理に要するデータである。
(2.2)診断回路
診断回路10は、上述したように、比較部3と、第2マルチプレクサ2と、を備えている。また、比較部3は、上述したように、複数の比較回路31を含む。
診断回路10は、上述したように、比較部3と、第2マルチプレクサ2と、を備えている。また、比較部3は、上述したように、複数の比較回路31を含む。
複数の比較回路31の各々は、図1に示すように、入力データD1と選択データD2とを比較するための回路である。上述したように、入力データD1及び選択データD2の各々は、n1ビットのデータである。したがって、複数の比較回路31の各々は、(2×n1-1)個のEXOR回路(exclusive-OR circuit)で構成されている。実施形態に係る診断回路10では、入力データD1及び選択データD2の各々は、20ビットのデータであり、複数の比較回路31の各々は、39個のEXOR回路で構成されている。複数の比較回路31の各々は、入力データD1と選択データD2との比較結果である比較データD3を出力する。比較データD3は、上述したように、1ビットのデータである。複数の比較回路31の各々から出力される比較データD3は、第2マルチプレクサ2に入力される。以下の説明において、複数の比較回路31を区別する必要がある場合には、複数の比較回路31の各々を、「比較回路31A,31B,31C」と称することもある。
第2マルチプレクサ2は、上述したように、比較部3の複数の比較結果に一対一に対応する複数の比較データD3の入力を受け付け、受け付けた複数の入力データD1のうち、第1マルチプレクサ1で選択された入力データと選択データD2との比較結果を含む比較データD3を結果データD4として出力する。実施形態に係る診断回路10では、複数の比較データD3の個数は3つである。すなわち、実施形態に係る診断回路10では、第2マルチプレクサ2は、3つの比較データD3の中から選択した1つの比較データD3を結果データD4として出力する。第2マルチプレクサ2は、選択信号S1,S2に基づいて、複数の比較データD3の中から結果データD4として出力する比較データD3を選択する。すなわち、実施形態に係る電子デバイス100では、複数の入力データD1の中から選択データD2を選択する際に第1マルチプレクサ1に入力される選択信号S1,S2と、複数の比較データD3の中から結果データD4を選択する際に第2マルチプレクサ2に入力される選択信号S1,S2と、が同一の信号である。複数の比較データD3の各々は、上述したように、1ビットのデータである。したがって、第2マルチプレクサ2から出力される結果データD4も、1ビットのデータである。以下の説明において、複数の比較データD3を区別する必要がある場合には、複数の比較データD3の各々を、「比較データD31,D32,D33」と称することもある。
(2.3)第2マルチプレクサの回路構成
次に、第2マルチプレクサ2の回路構成について、図2を参照して説明する。
次に、第2マルチプレクサ2の回路構成について、図2を参照して説明する。
第2マルチプレクサ2は、上述したように、3つの比較データD3の入力を受け付け、受け付けた3つの比較データD3のうち、第1マルチプレクサ1で選択された入力データD1と選択データD2との比較結果である比較データD3を結果データD4として出力する。また、3つの比較データD3の各々は、上述したように、1ビットのデータである。したがって、実施形態に係る診断回路10では、第2マルチプレクサ2は、図2に示すように、2つの単位回路21,22によって構成される。単位回路21は、2つのAND回路211,212と、OR回路213と、NOT回路214と、を含む。単位回路22は、2つのAND回路221,222と、OR回路223と、NOT回路224と、を含む。
AND回路211は、2つの入力端子2111,2112と、出力端子2113と、を有している。入力端子2111は、上述の比較データD31を第2マルチプレクサ2に入力するための端子である。入力端子2112は、選択信号S1を第2マルチプレクサ2に入力するための端子である。出力端子2113は、OR回路213の入力端子2131に接続されている。
AND回路212は、2つの入力端子2121,2122と、出力端子2123と、を有している。入力端子2121は、上述の比較データD32を第2マルチプレクサ2に入力するための端子である。入力端子2122は、NOT回路214の出力端子2142に接続されている。出力端子2123は、OR回路213の入力端子2132に接続されている。
OR回路213は、2つの入力端子2131,2132と、出力端子2133と、を有している。入力端子2131は、上述したように、AND回路211の出力端子2113に接続されている。入力端子2132は、上述したように、AND回路212の出力端子2123に接続されている。出力端子2133は、単位回路22のAND回路222の入力端子2221に接続されている。
NOT回路214は、入力端子2141と、出力端子2142と、を有している。入力端子2141は、選択信号S1を第2マルチプレクサ2に入力するための端子である。出力端子2142は、上述したように、AND回路212の入力端子2122に接続されている。
AND回路221は、2つの入力端子2211,2212と、出力端子2213と、を有している。入力端子2211は、上述の比較データD33を第2マルチプレクサ2に入力するための端子である。入力端子2212は、選択信号S2を第2マルチプレクサ2に入力するための端子である。出力端子2213は、OR回路223の入力端子2231に接続されている。
AND回路222は、2つの入力端子2221,2222と、出力端子2223と、を有している。入力端子2221は、上述したように、単位回路21のOR回路213の出力端子に接続されている。入力端子2222は、NOT回路224の出力端子2242に接続されている。出力端子2223は、OR回路223の入力端子2232に接続されている。
OR回路223は、2つの入力端子2231,2232と、出力端子2233と、を有している。入力端子2231は、上述したように、AND回路221の出力端子2213に接続されている。入力端子2232は、上述したように、AND回路222の出力端子2223に接続されている。出力端子2233は、結果データD4を第2マルチプレクサ2から出力するための端子である。
NOT回路224は、入力端子2241と、出力端子2242と、を有している。入力端子2241は、選択信号S2を第2マルチプレクサ2に入力するための端子である。出力端子2242は、上述したように、AND回路222の入力端子2222に接続されている。
2つの単位回路21,22で構成される第2マルチプレクサ2は、上述したように、第1マルチプレクサ1及び複数の比較回路31と共にプリント配線板に実装される。
ここで、実施形態に係る診断回路10では、上述したように、第2マルチプレクサ2に入力される比較データD3の個数は3つである。これに対して、第2マルチプレクサ2を構成する単位回路の個数は2つである。また、第2マルチプレクサ2に入力される比較データの個数が2つの場合、第2マルチプレクサ2を構成する単位回路の個数は1つである。すなわち、第2マルチプレクサ2に入力される比較データD3の個数が1つ増加するたびに、単位回路の個数も1つ増加することになる。したがって、第2マルチプレクサ2に入力される比較データD3の個数が増加するたびに、プリント配線板における第2マルチプレクサ2の実装面積も増加することになる。
また、第2マルチプレクサ2のようなマルチプレクサでは、一般的に、マルチプレクサに入力されるデータのビット数が増加するたびに、マルチプレクサの単位回路の個数も増加することになり、プリント配線板におけるマルチプレクサの実装面積も増加する。
このため、例えば、第1マルチプレクサの出力と第2マルチプレクサの出力とを比較することにより第1マルチプレクサの故障診断を行う場合(比較例)では、第1マルチプレクサへの入力が第2マルチプレクサに入力されるため、第2マルチプレクサに入力されるデータのビット数が大きくなり、プリント配線板における第2マルチプレクサの実装面積も大きくなる。その結果、診断回路及び電子デバイスが大型化するという問題があった。
これに対して、実施形態に係る診断回路10及び電子デバイス100は、上述したように、1ビットの比較データD3を第2マルチプレクサ2に入力するように構成されている。したがって、第1マルチプレクサの出力と第2マルチプレクサの出力とを比較する場合(比較例)に比べて、第2マルチプレクサ2に入力されるデータのビット数を小さくすることが可能となり、その結果、第2マルチプレクサ2を小型化することが可能となる。これにより、プリント配線板における第2マルチプレクサ2の実装面積を小さくすることが可能となり、その結果、第2マルチプレクサ2を備える診断回路10、及び診断回路10を備える電子デバイス100の小型化を図ることが可能となる。
ここで、第2マルチプレクサ2に入力される入力データD1の個数は10以上であることが好ましい。この場合、第1マルチプレクサの出力と第2マルチプレクサの出力とを比較することにより第1マルチプレクサの故障診断を行う場合に比べて、プリント配線板における診断回路10の実装面積を2割以上削減することが可能となる。ここで、プリント配線板における診断回路10の実装面積には、第2マルチプレクサ2の実装面積、及び複数の比較回路31の実装面積に加えて、複数の比較回路31と第2マルチプレクサ2との間の配線の実装面積も含まれている。
(3)動作
次に、実施形態に係る診断回路10の動作について、図3を参照して説明する。
次に、実施形態に係る診断回路10の動作について、図3を参照して説明する。
まず、複数の比較回路31の各々は、複数の入力データD1のうち対応する入力データD1と選択データD2とを比較する(比較ステップST1)。より具体的には、比較回路31Aは、入力データD11と選択データD2とを比較し、比較結果である比較データD31を第2マルチプレクサ2に出力する。また、比較回路31Bは、入力データD12と選択データD2とを比較し、比較結果である比較データD32を第2マルチプレクサ2に出力する。また、比較回路31Cは、入力データD13と選択データD2とを比較し、比較結果である比較データD33を第2マルチプレクサ2に出力する。
第2マルチプレクサ2は、上述の制御回路からの選択信号S1,S2によって、3つの比較データD3の中から1つの比較データD3を選択する(選択ステップST2)。ここで、選択信号S1,S2の各々は、1ビットの信号であって、「0」又は「1」である。第2マルチプレクサ2は、例えば、選択信号S1が「1」で、選択信号S2が「0」であれば、比較データD31を選択する。また、第2マルチプレクサ2は、例えば、選択信号S1が「0」で、選択信号S2が「0」であれば、比較データD32を選択する。また、第2マルチプレクサ2は、例えば、選択信号S1が「0」で、選択信号S2が「1」であれば、比較データD33を選択する。そして、第2マルチプレクサ2は、上述の選択ステップST2で選択した比較データD3を結果データD4として出力する(出力ステップST3)。このように、第2マルチプレクサ2は、選択信号S1,S2によって順番に選択される比較データD3を結果データD4として順番に出力する。
すなわち、実施形態に係る診断方法は、上述したように、第1マルチプレクサ1の診断を行う診断回路10の診断方法である。第1マルチプレクサ1は、複数の入力データD1(D11,D12,D13)の入力を受け付け、複数の入力データD1の1つを選択して選択データD2として出力する。この診断方法は、比較ステップST1と、出力ステップST3と、を有する。比較ステップST1は、第1マルチプレクサ1に入力される複数の入力データD1の各々と第1マルチプレクサ1から出力される選択データD2とを診断回路10にて比較するステップである。出力ステップST3は、診断回路10にて複数の入力データD1に対する比較ステップST1の複数の比較結果に一対一に対応する複数の比較データD3のうち、第1マルチプレクサ1で選択された入力データD1と選択データD2との比較結果を含む比較データD3を結果データD4として出力するステップである。
(4)効果
実施形態に係る診断回路10は、上述したように、比較部3の比較結果である複数の比較データD3が第2マルチプレクサ2に入力されるように構成されている。そして、複数の比較データD3の各々は、上述したように、1ビットのデータである。一方で、第1マルチプレクサ1に入力される複数の入力データD1の各々は、上述したように、20ビットのデータである。したがって、実施形態に係る診断回路10によれば、20ビットの入力データを第2マルチプレクサに入力し、第1マルチプレクサの出力と第2マルチプレクサの出力とを比較する場合(比較例)に比べて、第2マルチプレクサ2を小型化することが可能となる。これにより、第2マルチプレクサ2を備える診断回路10、及び診断回路10を備える電子デバイス100の小型化を図ることが可能となる。特に、入力データD1の個数が10以上であれば、プリント配線板における第2マルチプレクサ2の実装面積を2割以上削減することが可能となる。
実施形態に係る診断回路10は、上述したように、比較部3の比較結果である複数の比較データD3が第2マルチプレクサ2に入力されるように構成されている。そして、複数の比較データD3の各々は、上述したように、1ビットのデータである。一方で、第1マルチプレクサ1に入力される複数の入力データD1の各々は、上述したように、20ビットのデータである。したがって、実施形態に係る診断回路10によれば、20ビットの入力データを第2マルチプレクサに入力し、第1マルチプレクサの出力と第2マルチプレクサの出力とを比較する場合(比較例)に比べて、第2マルチプレクサ2を小型化することが可能となる。これにより、第2マルチプレクサ2を備える診断回路10、及び診断回路10を備える電子デバイス100の小型化を図ることが可能となる。特に、入力データD1の個数が10以上であれば、プリント配線板における第2マルチプレクサ2の実装面積を2割以上削減することが可能となる。
また、実施形態に係る診断回路10では、上述したように、複数の入力データD1と複数の比較回路31とが一対一に対応している。すなわち、複数の入力データD1の個数と複数の比較回路31の個数とが同数である。この場合、複数の入力データD1と選択データD2との比較を同時に行うことが可能であり、複数の入力データの個数が比較回路の個数よりも多い場合に比べて、入力データD1と選択データD2との比較処理に要する時間を短縮することが可能となる。
また、実施形態に係る診断回路10では、複数の入力データD1の中から選択データD2を選択する際に第1マルチプレクサ1に入力される選択信号S1,S2と、複数の比較データD3の中から結果データD4を選択する際に第2マルチプレクサ2に入力される選択信号S1,S2と、が同一の信号である。これにより、第1マルチプレクサ1から選択データD2を出力するタイミングで、この選択データD2について第1マルチプレクサ1が正常であるか否かを診断することが可能となる。
(5)変形例
上述の実施形態は、本開示の様々な実施形態の一つにすぎない。上述の実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。以下、上述の実施形態の変形例を列挙する。以下に説明する変形例は、適宜組み合わせて適用可能である。
上述の実施形態は、本開示の様々な実施形態の一つにすぎない。上述の実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。以下、上述の実施形態の変形例を列挙する。以下に説明する変形例は、適宜組み合わせて適用可能である。
第1マルチプレクサ1への入力データの個数は、上述の実施形態では3つであるが、3つに限らない。第1マルチプレクサ1への入力データの個数は、1つ又は2つであってもよいし、4つ以上であってもよい。このような場合であっても、第1マルチプレクサの出力と第2マルチプレクサの出力とを比較する場合(比較例)に比べて、プリント配線板における第2マルチプレクサ2の実装面積を削減することが可能となる。これにより、診断回路10の小型化を図ることが可能となる。
上述したように、第1マルチプレクサ1への入力データの個数が10個以上であれば、第1マルチプレクサの出力と第2マルチプレクサの出力とを比較する場合(比較例)に比べて、プリント配線板における第2マルチプレクサ2の実装面積を2割以上削減することが可能となる。これにより、第1マルチプレクサへの入力データの個数が10個よりも少ない場合に比べて、診断回路10の更なる小型化を図ることが可能となる。
複数の入力データD1の各々のビット数は、上述の実施形態では20であるが、20に限らない。複数の入力データD1の各々のビット数は、例えば、30、50又は100であってもよいし、それ以外であってもよい。
上述の実施形態では、複数の入力データD1の個数と比較回路31の個数とが同数であるが、複数の入力データD1の個数と比較回路31の個数とが異なっていてもよい。より具体的には、複数の比較回路31の個数が複数の入力データD1の個数よりも少なくてもよい。
(態様)
本明細書には、以下の態様が開示されている。
本明細書には、以下の態様が開示されている。
第1の態様に係る診断回路(10)は、第1マルチプレクサ(1)の診断を行う診断回路(10)である。第1マルチプレクサ(1)は、複数の入力データ(D1)の入力を受け付け、複数の入力データ(D1)の1つを選択して選択データ(D2)として出力する。診断回路(10)は、比較部(3)と、第2マルチプレクサ(2)と、を備える。比較部(3)は、第1マルチプレクサ(1)に入力される複数の入力データ(D1)の各々と第1マルチプレクサ(1)から出力される選択データ(D2)とを比較する。第2マルチプレクサ(2)は、複数の入力データ(D1)に対する比較部(3)の複数の比較結果に一対一に対応する複数の比較データ(D3)の入力を受け付け、複数の比較データ(D3)のうち、第1マルチプレクサ(1)で選択された入力データ(D1)と選択データ(D2)との比較結果を含む比較データ(D3)を結果データ(D4)として出力する。
この態様によれば、診断回路(10)の小型化を図ることが可能となる。
第2の態様に係る診断回路(10)では、第1の態様において、比較部(3)は、複数の比較回路(31)を含む。複数の比較回路(31)は、複数の入力データ(D1)と一対一に対応する。複数の比較回路(31)の各々は、複数の入力データ(D1)のうち対応する入力データ(D1)と選択データ(D2)とを比較し、対応する入力データ(D1)に対する比較結果を出力する。
この態様によれば、入力データ(D1)と選択データ(D2)との比較処理に要する時間を短くすることが可能となる。
第3の態様に係る診断回路(10)では、第1又は第2の態様において、複数の入力データ(D1)の各々は、n1(n1は2以上の自然数)ビットのデータである。複数の比較データ(D3)の各々は、n2(n2はn1より小さい自然数)ビットのデータである。
この態様によれば、診断回路(10)の小型化を図ることが可能となる。
第4の態様に係る診断回路(10)では、第3の態様において、複数の比較データ(D3)の各々は、1ビットのデータである。
この態様によれば、診断回路(10)の小型化を図ることが可能となる。
第5の態様に係る電子デバイス(100)は、第1~第4の態様のいずれか1つの診断回路(10)と、第1マルチプレクサ(1)と、を備える。
この態様によれば、診断回路(10)を備えているので、電子デバイス(100)の小型化を図ることが可能となる。
第6の態様に係る電子デバイス(100)では、第5の態様において、複数の入力データ(D1)の中から選択データ(D2)を選択する際に第1マルチプレクサ(1)に入力される選択信号(S1,S2)と、複数の比較データ(D3)の中から結果データ(D4)を選択する際に第2マルチプレクサ(2)に入力される選択信号(S1,S2)と、が同一の信号である。
この態様によれば、第1マルチプレクサ(1)から選択データ(D2)を出力するタイミングで、この選択データ(D2)について第1マルチプレクサ(1)が正常であるか否かを診断することが可能となる。
第7の態様に係る電子デバイス(100)では、第5又は第6の態様において、複数の入力データ(D1)の個数は、10以上である。
この態様によれば、複数の入力データ(D1)の個数が10よりも小さい場合に比べて、電子デバイス(100)の更なる小型化を図ることが可能となる。
第8の態様に係る診断方法は、マルチプレクサ(1)の診断を行う診断回路(10)の診断方法である。マルチプレクサ(1)は、複数の入力データ(D1)の入力を受け付け、複数の入力データ(D1)の1つを選択して選択データ(D2)として出力する。診断方法は、比較ステップ(ST1)と、出力ステップ(ST3)と、を有する。比較ステップ(ST1)は、マルチプレクサ(1)に入力される複数の入力データ(D1)の各々とマルチプレクサ(1)から出力される選択データ(D2)とを診断回路(10)にて比較するステップである。出力ステップ(ST3)は、診断回路(10)にて複数の入力データ(D1)に対する比較ステップ(ST1)の複数の比較結果に一対一に対応する複数の比較データ(D3)のうち、マルチプレクサ(1)で選択された入力データ(D1)と選択データ(D2)との比較結果を含む比較データ(D3)を結果データ(D4)として出力するステップである。
この態様によれば、診断回路(10)の小型化を図ることが可能となる。
第2~第4の態様に係る構成については、診断回路(10)に必須の構成ではなく、適宜省略可能である。
第6~第7の態様に係る構成については、電子デバイス(100)に必須の構成ではなく、適宜省略可能である。
1 第1マルチプレクサ
2 第2マルチプレクサ
3 比較部
10 診断回路
31,31A,31B,31C 比較回路
100 電子デバイス
D1,D11,D12,D13 入力データ
D2 選択データ
D3,D31,D32,D33 比較データ
D4 結果データ
S1,S2 選択信号
ST1 比較ステップ
ST3 出力ステップ
2 第2マルチプレクサ
3 比較部
10 診断回路
31,31A,31B,31C 比較回路
100 電子デバイス
D1,D11,D12,D13 入力データ
D2 選択データ
D3,D31,D32,D33 比較データ
D4 結果データ
S1,S2 選択信号
ST1 比較ステップ
ST3 出力ステップ
Claims (8)
- 複数の入力データの入力を受け付け、前記複数の入力データの1つを選択して選択データとして出力する第1マルチプレクサの診断を行う診断回路であって、
前記第1マルチプレクサに入力される前記複数の入力データの各々と前記第1マルチプレクサから出力される前記選択データとを比較する比較部と、
前記複数の入力データに対する前記比較部の複数の比較結果に一対一に対応する複数の比較データの入力を受け付け、前記複数の比較データのうち、前記第1マルチプレクサで選択された入力データと前記選択データとの比較結果を含む比較データを結果データとして出力する第2マルチプレクサと、を備える、
診断回路。 - 前記比較部は、
前記複数の入力データと一対一に対応する複数の比較回路を含み、
前記複数の比較回路の各々は、前記複数の入力データのうち対応する入力データと前記選択データとを比較し、対応する入力データに対する比較結果を出力する、
請求項1に記載の診断回路。 - 前記複数の入力データの各々は、n1(n1は2以上の自然数)ビットのデータであり、
前記複数の比較データの各々は、n2(n2はn1より小さい自然数)ビットのデータである、
請求項1又は2に記載の診断回路。 - 前記複数の比較データの各々は、1ビットのデータである、
請求項3に記載の診断回路。 - 請求項1~4のいずれか1項に記載の診断回路と、
前記第1マルチプレクサと、を備える、
電子デバイス。 - 前記複数の入力データの中から前記選択データを選択する際に前記第1マルチプレクサに入力される選択信号と、
前記複数の比較データの中から前記結果データを選択する際に前記第2マルチプレクサに入力される選択信号と、が同一の信号である、
請求項5に記載の電子デバイス。 - 前記複数の入力データの個数は、10以上である、
請求項5又は6に記載の電子デバイス。 - 複数の入力データの入力を受け付け、前記複数の入力データの1つを選択して選択データとして出力するマルチプレクサの診断を行う診断回路の診断方法であって、
前記マルチプレクサに入力される前記複数の入力データの各々と前記マルチプレクサから出力される前記選択データとを前記診断回路にて比較する比較ステップと、
前記診断回路にて前記複数の入力データに対する前記比較ステップの複数の比較結果に一対一に対応する複数の比較データのうち、前記マルチプレクサで選択された入力データと前記選択データとの比較結果を含む比較データを結果データとして出力する出力ステップと、有する、
診断方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021014595A JP2022117853A (ja) | 2021-02-01 | 2021-02-01 | 診断回路、電子デバイス及び診断方法 |
CN202111629511.6A CN114839532A (zh) | 2021-02-01 | 2021-12-28 | 诊断电路、电子设备和诊断方法 |
US17/584,942 US11645177B2 (en) | 2021-02-01 | 2022-01-26 | Diagnosis circuit for making a diagnosis of a multiplexer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021014595A JP2022117853A (ja) | 2021-02-01 | 2021-02-01 | 診断回路、電子デバイス及び診断方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022117853A true JP2022117853A (ja) | 2022-08-12 |
Family
ID=82562146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021014595A Pending JP2022117853A (ja) | 2021-02-01 | 2021-02-01 | 診断回路、電子デバイス及び診断方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11645177B2 (ja) |
JP (1) | JP2022117853A (ja) |
CN (1) | CN114839532A (ja) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4897842A (en) * | 1987-11-05 | 1990-01-30 | Ampex Corporation | Integrated circuit signature analyzer for testing digital circuitry |
JP2831767B2 (ja) * | 1990-01-10 | 1998-12-02 | 株式会社アドバンテスト | 半導体メモリ試験装置 |
KR0137630B1 (ko) * | 1992-03-31 | 1998-06-15 | 오오우라 히로시 | Ic시험장치 |
US5570294A (en) * | 1994-03-11 | 1996-10-29 | Advanced Micro Devices | Circuit configuration employing a compare unit for testing variably controlled delay units |
DE19948902C1 (de) * | 1999-10-11 | 2001-07-12 | Infineon Technologies Ag | Schaltungszelle zur Testmuster-Generierung und Testmuster-Kompression |
EP1148649A1 (en) * | 2000-04-17 | 2001-10-24 | I-Data International A/S | Method and apparatus for data compression |
US7451373B2 (en) * | 2005-06-17 | 2008-11-11 | Infineon Technologies Ag | Circuit for compression and storage of circuit diagnosis data |
KR100679324B1 (ko) * | 2005-09-23 | 2007-02-05 | 엠텍비젼 주식회사 | 다중 비교기 |
WO2009063533A1 (ja) * | 2007-11-14 | 2009-05-22 | Advantest Corporation | 試験装置 |
EP2674855B1 (en) * | 2012-06-14 | 2016-11-23 | Telefonaktiebolaget LM Ericsson (publ) | An element selection unit and a method therein |
JP6238231B2 (ja) | 2014-01-28 | 2017-11-29 | 日立オートモティブシステムズ株式会社 | 蓄電器監視装置 |
JP6536481B2 (ja) * | 2016-05-18 | 2019-07-03 | 株式会社デンソー | 組電池の電圧監視装置 |
JP6496687B2 (ja) * | 2016-07-21 | 2019-04-03 | 矢崎総業株式会社 | 電池監視システム |
US10001523B2 (en) * | 2016-08-16 | 2018-06-19 | International Business Machines Corporation | Adjusting latency in a scan cell |
US10901692B2 (en) * | 2018-07-12 | 2021-01-26 | Texas Instruments Incorporated | Bitonic sorting accelerator |
US10591541B2 (en) * | 2018-08-13 | 2020-03-17 | Micron Technology, Inc. | Comparator |
US20220019407A1 (en) * | 2020-07-14 | 2022-01-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-memory computation circuit and method |
-
2021
- 2021-02-01 JP JP2021014595A patent/JP2022117853A/ja active Pending
- 2021-12-28 CN CN202111629511.6A patent/CN114839532A/zh active Pending
-
2022
- 2022-01-26 US US17/584,942 patent/US11645177B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN114839532A (zh) | 2022-08-02 |
US20220245039A1 (en) | 2022-08-04 |
US11645177B2 (en) | 2023-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7479908B2 (en) | Semiconductor device including A/D converter | |
US9838028B1 (en) | A/D conversion circuit | |
JP2010263531A (ja) | A/d変換回路及びテスト方法 | |
US10771079B2 (en) | Ad converter | |
US9325337B1 (en) | Self-referenced digital to analog converter | |
JP2022117853A (ja) | 診断回路、電子デバイス及び診断方法 | |
JP2010154441A (ja) | A/d入力回路の故障診断装置及び故障診断方法 | |
JP2003346916A (ja) | セル電圧検出回路の故障診断装置および故障診断方法 | |
US10006966B2 (en) | Battery voltage detection device | |
US11658649B2 (en) | Pin state configuration circuit and configuration method, and electronic device | |
JP2005318582A (ja) | パイプラインadc較正方法およびその装置 | |
JP2022123504A (ja) | 電池監視装置 | |
CN111406219B (zh) | 电压检测电路 | |
JP2000209090A (ja) | A/dコンバ―タ | |
JP6536481B2 (ja) | 組電池の電圧監視装置 | |
EP4054081A1 (en) | Ad converter and semiconductor device including the same | |
JP6772993B2 (ja) | アナログ−デジタル変換装置 | |
JP2003133920A (ja) | ノイズ除去装置 | |
JP2009117883A (ja) | 演算処理装置 | |
JP2013042277A (ja) | アナログ/デジタル変換回路及び半導体装置 | |
JP2023078570A (ja) | 断線検出プログラム、断線検出方法及び断線検出装置 | |
JP2010252196A (ja) | Cv変換回路 | |
JP2010010739A (ja) | 半導体試験モジュール | |
JP2000338188A (ja) | 半導体集積回路の試験回路 | |
JPH0522133A (ja) | Ad変換器およびアナログ・デイジタル混在ic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240604 |