JP2022113598A - Multilayer ceramic capacitor and manufacturing method thereof - Google Patents
Multilayer ceramic capacitor and manufacturing method thereof Download PDFInfo
- Publication number
- JP2022113598A JP2022113598A JP2021009932A JP2021009932A JP2022113598A JP 2022113598 A JP2022113598 A JP 2022113598A JP 2021009932 A JP2021009932 A JP 2021009932A JP 2021009932 A JP2021009932 A JP 2021009932A JP 2022113598 A JP2022113598 A JP 2022113598A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- end surface
- capacitive element
- ceramic capacitor
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 119
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000919 ceramic Substances 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 15
- 238000010304 firing Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 194
- 238000007747 plating Methods 0.000 description 12
- 239000003795 chemical substances by application Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000000843 powder Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 238000010030 laminating Methods 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 229910000952 Be alloy Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、積層セラミックコンデンサに関し、更に詳しくは、耐湿性の向上をはかった積層セラミックコンデンサに関する。 TECHNICAL FIELD The present invention relates to a multilayer ceramic capacitor, and more particularly to a multilayer ceramic capacitor with improved moisture resistance.
また、本発明は、本発明の積層セラミックコンデンサを製造するのに適した積層セラミックコンデンサの製造方法に関する。 The present invention also relates to a method for manufacturing a multilayer ceramic capacitor suitable for manufacturing the multilayer ceramic capacitor of the present invention.
一般的な積層セラミックコンデンサは、セラミックからなる複数の誘電体層と複数の内部電極とが積層された容量素子を備え、容量素子の表面に外部電極が形成されている。内部電極は、容量素子の端面や側面に引出されて、外部電極と電気的に接続されている。 A typical multilayer ceramic capacitor includes a capacitive element in which a plurality of dielectric layers made of ceramic and a plurality of internal electrodes are laminated, and external electrodes are formed on the surface of the capacitive element. The internal electrodes are drawn out to end faces and side faces of the capacitive element and electrically connected to the external electrodes.
外部電極は、たとえば、導電性ペーストを塗布し、焼成して形成された下地電極層と、下地電極層の表面に形成されためっき電極層とで構成される。めっき電極層は、必要に応じて、複数の層で構成される場合がある。 The external electrodes are composed of, for example, a base electrode layer formed by applying a conductive paste and baking the paste, and a plated electrode layer formed on the surface of the base electrode layer. The plating electrode layer may be composed of multiple layers as required.
たとえば、特許文献1(特開2017-168488号公報)には、Niなどを主成分とする下地電極層と、下地電極層の表面に形成されたCuめっき電極層と、Cuめっき電極層の表面に形成されたNiめっき電極層と、Niめっき電極層の表面に形成されたSnめっき電極層とで構成された外部電極を備えた積層セラミックコンデンサが開示されている。 For example, Patent Document 1 (Japanese Patent Application Laid-Open No. 2017-168488) describes a base electrode layer containing Ni or the like as a main component, a Cu-plated electrode layer formed on the surface of the base electrode layer, and a surface of the Cu-plated electrode layer. and a Sn-plated electrode layer formed on the surface of the Ni-plated electrode layer.
上述した従来の積層セラミックコンデンサは、主に、外部電極の下地電極層とCuめっき電極層とで耐湿性を維持している。すなわち、内部電極に向って浸入してくる水分を、下地電極層とCuめっき電極層とで防いでいる。 In the conventional multilayer ceramic capacitor described above, the moisture resistance is mainly maintained by the base electrode layer and the Cu-plated electrode layer of the external electrodes. In other words, the base electrode layer and the Cu-plated electrode layer prevent moisture from entering the internal electrodes.
しかしながら、下地電極層を、容量素子の端面に、たとえばディップによって導電性ペーストを塗布し、その導電性ペーストを焼成して形成した場合、容量素子の端面において、下地電極層の厚みが不均一になるという問題があった。すなわち、端面の中央部の下地電極層の厚みは大きいが、端面の外周近傍の下地電極層の厚みが小さくなるという問題があった。 However, when the base electrode layer is formed by applying a conductive paste, for example, by dipping, to the end face of the capacitor and firing the conductive paste, the thickness of the base electrode layer becomes uneven on the end face of the capacitor. There was a problem of becoming That is, there is a problem that the thickness of the underlying electrode layer in the central portion of the end face is large, but the thickness of the underlying electrode layer near the periphery of the end face is small.
そして、下地電極層の厚みが小さい部分の耐湿性が低くなってしまい、その部分から水分が内部電極に浸入し、積層セラミックコンデンサのIR(絶縁抵抗)が低下してしまうという問題があった。以下に、図面を使って説明する。 In addition, there is a problem that the moisture resistance of the portion where the thickness of the underlying electrode layer is small becomes low, and moisture enters the internal electrode from that portion, resulting in a decrease in the IR (insulation resistance) of the multilayer ceramic capacitor. Below, it demonstrates using drawing.
図12に、従来の積層セラミックコンデンサ1000を示す。ただし、図12は、積層セラミックコンデンサ1000の側面と平行な断面を示す断面図である。なお、図12は、本件出願人が作成したものであり、特許文献1に記載されたものではない。
FIG. 12 shows a conventional laminated
積層セラミックコンデンサ1000は、容量素子101を備えている。容量素子101は、セラミックからなる誘電体層101aと、第1の内部電極102と、第2の内部電極103とが積層されたものからなる。第1の内部電極102が容量素子101の一方の端面に引き出され、第2の内部電極103が容量素子の他方の端面に引き出されている。なお、図12の断面図は、第1の内部電極102が引き出された、容量素子101の一方の端面側を示している。
A multilayer
容量素子101の両端面に、それぞれ、外部電極104が形成されている。容量素子101の一方の端面に形成された外部電極104は、第1の内部電極102と電気的に接続されている。容量素子101の他方の端面に形成された外部電極104は、第2の内部電極103と電気的に接続されている。
外部電極104は、導電性ペーストを塗布し、焼成して形成した、Niなどを主成分とする下地電極層108と、下地電極層108の上に形成されたCuめっき電極層109と、Cuめっき電極層109の上に形成されたNiめっき電極層110と、Niめっき電極層110の上に形成されたSnめっき電極層111とで構成されている。
The
図12から分かるように、下地電極層108は、端面の中央部の厚みMは大きいが、端面の外周近傍の厚みNが小さい。上述したとおり、積層セラミックコンデンサ1000は、主に、下地電極層108とCuめっき電極層109とで耐湿性を維持しているが、下地電極層108の端面の外周近傍の厚みNが小さい部分から内部に水分が浸入してしまうという問題があった。そして、IRが低下してしまうという問題があった。
As can be seen from FIG. 12, the
本発明は上述した従来の問題を解決するためになされたものであり、その手段として本発明の一実施態様にかかる積層セラミックコンデンサは、高さ方向に相対する第1の主面および第2の主面と、高さ方向に直交する幅方向に相対する第1の側面および第2の側面と、高さ方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面とを有し、高さ方向に複数の誘電体層が積層された容量素子と、複数の誘電体層から任意に選ばれた複数の誘電体層上に配置され、容量素子の内部に位置し、第1の端面に露出した第1の内部電極と、複数の誘電体層から任意に選ばれた複数の誘電体層上に配置され、容量素子の内部に位置し、第2の端面に露出した第2の内部電極と、第1の端面上に配置され、第1の内部電極と電気的に接続された第1の外部電極と、第2の端面上に配置され、第2の内部電極と電気的に接続された第2の外部電極と、を有する積層セラミックコンデンサであって、第1の外部電極および第2の外部電極は、それぞれ、金属成分とセラミック成分とを有する下地電極層と、下地電極層上に配置されたCuめっき電極層と、Cuめっき電極層上に配置されたNiめっき電極層と、Niめっき電極層上に配置されたSnめっき電極層と、を有し、容量素子の第1の端面および第2の端面に、それぞれ、凹部が形成され、凹部内に、下地電極層が入り込んでいるものとする。 SUMMARY OF THE INVENTION The present invention has been made to solve the above-described conventional problems. A main surface, a first side surface and a second side surface facing each other in a width direction perpendicular to the height direction, and a first end surface and a second end surface facing each other in a length direction perpendicular to the height direction and the width direction. a capacitive element in which a plurality of dielectric layers are stacked in the height direction; , a first internal electrode exposed on the first end surface, and a plurality of dielectric layers arbitrarily selected from the plurality of dielectric layers, positioned inside the capacitor, and exposed on the second end surface; a second internal electrode disposed on the first end face and electrically connected to the first internal electrode; and a second internal electrode disposed on the second end face and electrically connected to the first internal electrode. and a second external electrode electrically connected to a multilayer ceramic capacitor, wherein the first external electrode and the second external electrode are respectively a base electrode layer having a metal component and a ceramic component; a Cu-plated electrode layer disposed on the base electrode layer, a Ni-plated electrode layer disposed on the Cu-plated electrode layer, and a Sn-plated electrode layer disposed on the Ni-plated electrode layer; It is assumed that recesses are formed in the first end surface and the second end surface of the element, respectively, and that the base electrode layer is inserted into the recesses.
また、本発明の本発明の一実施態様にかかる積層セラミックコンデンサの製造方法は、複数のセラミックグリーンシートを作製する工程と、複数のセラミックグリーンシートから任意に選ばれた複数のセラミックグリーンシートの主面に、内部電極を形成するための導電性ペーストを所望の形状に塗布する工程と、複数のセラミックグリーンシートを積層し、一体化させて、第1の主面および第2の主面と、第1の側面および第2の側面と、第1の端面および第2の端面とを有する未焼成容量素子を作製する工程と、未焼成容量素子の第1の端面および第2の端面を切削し、それぞれに未焼成凹部を形成する工程と、未焼成凹部を含む、第1の端面および第2の端面に、それぞれ、外部電極の下地電極層を形成するための導電性ペーストを塗布する工程と、未焼成容量素子を焼成し、第1の主面および第2の主面と、第1の側面および第2の側面と、第1の端面および第2の端面とを有し、内部に、複数の誘電体層と、複数の第1の内部電極と、複数の第2の内部電極とが積層され、第1の端面および第2の端面にそれぞれ凹部が形成され、凹部を含む第1の端面に第1の外部電極の下地電極層が形成され、凹部を含む第2の端面に第2の外部電極の下地電極層が形成された、容量素子を作製する工程と、下地電極層の上に、Cuめっき電極層を形成する工程と、Cuめっき電極層の上に、Niめっき電極層を形成する工程と、Niめっき電極層の上に、Snめっき電極層を形成する工程と、を備えたものとする。 Further, a method for manufacturing a multilayer ceramic capacitor according to one embodiment of the present invention includes steps of producing a plurality of ceramic green sheets, A step of applying a conductive paste for forming internal electrodes on the surface in a desired shape, laminating and integrating a plurality of ceramic green sheets to form a first main surface and a second main surface; forming a green capacitor element having first and second side surfaces and first and second end surfaces; and cutting the first and second end surfaces of the green capacitor element. and applying a conductive paste for forming a base electrode layer of the external electrode to each of the first end face and the second end face including the unfired recess. , firing an unfired capacitive element, having first and second main surfaces, first and second side surfaces, and first and second end surfaces; A plurality of dielectric layers, a plurality of first internal electrodes, and a plurality of second internal electrodes are laminated, recesses are formed in the first end face and the second end face, respectively, and the first end face including the recess is formed. forming a base electrode layer for a first external electrode on an end surface and forming a base electrode layer for a second external electrode on a second end surface including a recess; a step of forming a Cu plating electrode layer; a step of forming a Ni plating electrode layer on the Cu plating electrode layer; and a step of forming a Sn plating electrode layer on the Ni plating electrode layer. shall be assumed.
また、本発明の本発明の別の実施態様にかかる積層セラミックコンデンサの製造方法は、複数のセラミックグリーンシートを作製する工程と、前記複数のセラミックグリーンシートから任意に選ばれたセラミックグリーンシートの主面上の任意に選ばれた領域に、剥離剤を所望の形状に塗布する工程と、複数のセラミックグリーンシートから任意に選ばれた複数のセラミックグリーンシートの主面、および/または、塗布された剥離剤上に、内部電極を形成するための導電性ペーストを所望の形状に塗布する工程と、複数のセラミックグリーンシートを積層し、一体化させて、第1の主面および第2の主面と、第1の側面および第2の側面と、第1の端面および第2の端面とを有する未焼成容量素子を作製する工程と、未焼成容量素子に振動を加え、剥離剤が塗布された部分において、積層されたセラミックグリーンシートとセラミックグリーンシートとを部分的に剥離させ、第1の端面および第2の端面に、それぞれ未焼成凹部を形成する工程と、未焼成凹部を含む、第1の端面および第2の端面に、それぞれ、外部電極の下地電極層を形成するための導電性ペーストを塗布する工程と、未焼成容量素子を焼成し、第1の主面および第2の主面と、第1の側面および第2の側面と、第1の端面および第2の端面とを有し、内部に、複数の誘電体層と、複数の第1の内部電極と、複数の第2の内部電極とが積層され、第1の端面および第2の端面にそれぞれ凹部が形成され、凹部を含む第1の端面に第1の外部電極の下地電極層が形成され、凹部を含む第2の端面に第2の外部電極の下地電極層が形成された、容量素子を作製する工程と、下地電極層の上に、Cuめっき電極層を形成する工程と、Cuめっき電極層の上に、Niめっき電極層を形成する工程と、Niめっき電極層の上に、Snめっき電極層を形成する工程と、を備えたものとする。 In addition, a method for manufacturing a laminated ceramic capacitor according to another embodiment of the present invention includes the steps of producing a plurality of ceramic green sheets, A step of applying a release agent in a desired shape to an arbitrarily selected region on the surface, a main surface of a plurality of ceramic green sheets arbitrarily selected from a plurality of ceramic green sheets, and / or A step of applying a conductive paste for forming internal electrodes on a release agent in a desired shape, and laminating and integrating a plurality of ceramic green sheets to form a first main surface and a second main surface. and a step of fabricating a green capacitive element having first and second side surfaces and first and second end faces; vibrating the green capacitive element to apply a release agent; a step of partially separating the laminated ceramic green sheets and the ceramic green sheets in the part to form unfired concave portions in the first end surface and the second end surface, respectively; a step of applying a conductive paste for forming a base electrode layer of the external electrode to each of the end faces and the second end face of the, and firing the unfired capacitive element to form the first principal face and the second principal face , a first side surface, a second side surface, a first end surface and a second end surface, and inside, a plurality of dielectric layers, a plurality of first internal electrodes, and a plurality of second are laminated, recesses are formed in the first end surface and the second end surface, respectively, a base electrode layer of the first external electrode is formed in the first end surface including the recess, and a second electrode layer including the recess is formed. a step of forming a capacitive element in which a base electrode layer of a second external electrode is formed on an end face of the; a step of forming a Cu plated electrode layer on the base electrode layer; a step of forming a Cu plated electrode layer on the Cu plated electrode layer; The method includes a step of forming a Ni-plated electrode layer, and a step of forming a Sn-plated electrode layer on the Ni-plated electrode layer.
なお、上記別の実施態様にかかる積層セラミックコンデンサの製造方法において、セラミックグリーンシートの主面上に剥離剤を塗布する工程と、セラミックグリーンシートの主面上に導電性ペーストを塗布する工程とは、順番を入れ替えてもよい。 In the method for manufacturing a laminated ceramic capacitor according to another embodiment, the step of applying a release agent onto the main surfaces of the ceramic green sheets and the step of applying a conductive paste onto the main surfaces of the ceramic green sheets are different. , the order may be changed.
本発明の一実施態様にかかる積層セラミックコンデンサは、容量素子の端面に凹部が形成され、凹部内に外部電極の下地電極層が入り込んでいるため、その部分で下地電極層の厚みが大きくなっており、優れた耐湿性を備えている。そのため、本発明の一実施態様にかかる積層セラミックコンデンサは、大きなIRを備えている。 In the laminated ceramic capacitor according to one embodiment of the present invention, the concave portion is formed in the end face of the capacitive element, and the base electrode layer of the external electrode is inserted into the concave portion, so that the thickness of the base electrode layer is increased at that portion. and has excellent moisture resistance. Therefore, the multilayer ceramic capacitor according to one embodiment of the present invention has a large IR.
また、本発明の一実施態様または別の実施態様にかかる積層セラミックコンデンサの製造方法によれば、本発明の積層セラミックコンデンサを容易に製造することができる。 Further, according to the manufacturing method of a laminated ceramic capacitor according to one embodiment or another embodiment of the present invention, the laminated ceramic capacitor of the present invention can be easily produced.
以下、図面とともに、本発明を実施するための形態について説明する。なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。 Embodiments for carrying out the present invention will be described below with reference to the drawings. Each embodiment is an example of an embodiment of the present invention, and the present invention is not limited to the content of the embodiment. Moreover, it is also possible to combine the contents described in different embodiments, and the contents of the implementation in that case are also included in the present invention. In addition, the drawings are intended to aid understanding of the specification, and may be schematically drawn, and the drawn components or the dimensional ratios between the components may not be the same as those described in the specification. The proportions of those dimensions may not match. In addition, there are cases where constituent elements described in the specification are omitted in the drawings, or where the number of constituent elements is omitted.
[第1実施形態]
図1(A)~(C)、図2、図3、図4に、第1実施形態にかかる積層セラミックコンデンサ100を示す。ただし、図1(A)は、積層セラミックコンデンサ100の平面図である。図1(B)は、積層セラミックコンデンサ100の側面図である。図1(C)は、積層セラミックコンデンサ100の正面図である。図2は積層セラミックコンデンサ100の断面図であり、図1(A)、(C)の一点鎖線矢印で示すX-X部分を示している。図3は、積層セラミックコンデンサ100の要部断面図である。図4は、第1の外部電極4(第2の外部電極5)を取り除いた、積層セラミックコンデンサ100の分解正面図である。
[First embodiment]
1A to 1C, 2, 3 and 4 show a multilayer
なお、これらの図面においては、積層セラミックコンデンサ100の容量素子1の一方の端面を示した図を正面図、一方の主面を示した図を平面図、一方の側面を示した図を側面図としている。また、各図には、積層セラミックコンデンサ100(容量素子1)の高さ方向T、長さ方向L、幅方向Wを示しており、以下の説明において、これらの方向に言及する場合がある。
In these drawings, a view showing one end face of the
積層セラミックコンデンサ100は、直方体形状からなる容量素子1を備えている。容量素子1は、高さ方向Tにおいて相対する第1の主面1A、第2の主面1Bと、高さ方向Tに直交する幅方向Wにおいて相対する第1の側面1C、第2の側面1Dと、高さ方向Tおよび幅方向Wの両方に直交する長さ方向Lにおいて相対する第1の端面1E、第2の端面1Fと、を有している。
A multilayer
積層セラミックコンデンサ100の寸法は任意である。ただし、高さ方向Tの寸法は、たとえば、0.1mm~2.5mm程度とすることができる。幅方向Wの寸法は、たとえば、0.1mm~2.5mm程度とすることができる。長さ方向Lの寸法は、たとえば、0.1mm~3.2mm程度とすることができる。
The dimensions of the multilayer
容量素子1は、複数の誘電体層1aと、複数の第1の内部電極2と、複数の第2の内部電極3とが積層されたものからなる。誘電体層1a、第1の内部電極2、第2の内部電極3は、容量素子1の高さ方向Tに積層されている。
The
容量素子1(誘電体層1a)の材質は任意であるが、たとえば、BaTiO3を主成分とする誘電体セラミックスを使用することができる。ただし、BaTiO3に代えて、CaTiO3、SrTiO3、CaZrO3など、他の材質を主成分とする誘電体セラミックスを使用してもよい。
Any material can be used for the capacitive element 1 (
誘電体層1aの厚みは任意であるが、たとえば、第1の内部電極2、第2の内部電極3が形成された容量形成の実効領域において、0.3μm~2.0μm程度とすることができる。
The thickness of the
誘電体層1aの層数は任意であるが、たとえば、第1の内部電極2、第2の内部電極3が形成された容量形成の実効領域において、1層~6000層程度とすることができる。
Although the number of layers of the
容量素子1の上下両側に、第1の内部電極2、第2の内部電極3が形成されず、誘電体層1aのみで構成された外層(保護層)が設けられている。外層の厚みは任意であるが、たとえば、5μm~150μm程度とすることができる。なお、外層領域の誘電体層1aの厚みは、第1の内部電極2、第2の内部電極3が形成されている容量形成の実効領域の誘電体層1aの厚みよりも大きくしてもよい(ただし、図1(B)、図2、図3、図4においては、外層領域と実効領域とにおいて誘電体層1aの厚みを同じ厚みに示している)。また、外層領域の誘電体層1aの材質は、実効領域の誘電体層1aの材質と異なっていてもよい。
On both upper and lower sides of the
図2から分かるように、第1の内部電極2は、容量素子1の長さ方向Lに伸び、容量素子1の第1の端面1Eに引出されている。第2の内部電極3は、容量素子1の長さ方向Lに伸び、容量素子1の第2の端面1Fに引出されている。なお、第1の内部電極2と第2の内部電極3とは、原則として交互に積層されている。
As can be seen from FIG. 2, the first
第1の内部電極2、第2の内部電極3の主成分(金属成分)の材質は任意であるが、本実施形態においては、Niを使用した。ただし、Niに代えて、Cu、Ag、Pd、Auなど、他の金属を使用してもよい。また、NiやCu、Ag、Pd、Auなどは、他の金属との合金であってもよい。第1の内部電極2、第2の内部電極3は、金属成分の外に、セラミックなどの他の成分を含んでいてもよい。
Although the material of the main component (metal component) of the first
第1の内部電極2、第2の内部電極3の厚みは任意であるが、たとえば、0.3μm~1.5μm程度とすることができる。
The thickness of the first
容量素子1の第1の端面1Eに、第1の外部電極4が形成されている。第2の端面1Fに、第2の外部電極5が形成されている。
A first
第1の外部電極4は、キャップ形状に形成されており、縁の部分が、容量素子1の第1の端面1Eから、第1の主面1A、第2の主面1B、第1の側面1C、第2の側面1Dに延出され、折返し部4aが形成されている。
The first
第2の外部電極5は、キャップ形状に形成されており、縁の部分が、容量素子1の第2の端面1Fから、第1の主面1A、第2の主面1B、第1の側面1C、第2の側面1Dに延出され、折返し部5aが形成されている。
The second
積層セラミックコンデンサ100は、容量素子1の第1の端面1Eに引出された第1の内部電極2が、第1の外部電極4と電気的に接続されている。容量素子1の第2の端面1Fに引出された第2の内部電極3が、第2の外部電極5と電気的に接続されている。
In the multilayer
第1の外部電極4、第2の外部電極5は、同一の多層構造を有している。具体的には、第1の外部電極4、第2の外部電極5は、図2、図3に示すように、それぞれ、容量素子1の表面に形成された下地電極層8と、下地電極層8の上に形成されたCuめっき電極層9と、Cuめっき電極層9の上に形成されNiめっき電極層10と、Niめっき電極層10の上に形成されたSnめっき電極層11とを有している。
The first
下地電極層8は、第1の外部電極4、第2の外部電極5のベースとなる部分である。下地電極層8は、耐湿性を向上させる機能も果たしている。Cuめっき電極層9は、主に耐湿性を向上させる機能を果たしている。Niめっき電極層10は、主に、はんだ耐熱性を向上させるとともに、接合性を向上させる機能を果たしている。Snめっき電極層11は、主にはんだ付け性を向上させる機能を果たしている。
The
下地電極層8は、金属成分とセラミック成分とを有している。本実施形態においては、Niを、金属成分の主成分にしている。ただし、下地電極層8の金属成分の主成分の材質は任意であり、Niに代えて、たとえば、Cu、Agなどを主成分にしていてもよい。また、NiやCu、Agなどは、他の金属との合金であってもよい。また、下地電極層8のセラミック成分の主成分も任意である。ただし、たとえば、容量素子1(誘電体層1a)の材質と同じものを使用することができる。
The
下地電極層8の厚みは任意であるが、たとえば、第1の端面1Eや第2の端面1Fの中央部の厚みの大きい領域で、2μm~150μm程度とすることができる。
Although the thickness of the
Cuめっき電極層9の厚みは任意であるが、たとえば、2μm~20μm程度とすることができる。
Although the thickness of the Cu plating
Niめっき電極層10の厚みは任意であるが、たとえば、2μm~7μm程度とすることができる。
Although the thickness of the Ni-plated
Snめっき電極層11の厚みは任意であるが、たとえば、1μm~8μm程度とすることができる。
Although the thickness of the Sn-plated
積層セラミックコンデンサ100は、第1の端面1Eに凹部6が形成され、第2の端面1Fに凹部7が形成されている。本実施形態においては、第1の端面1Eに2つの凹部6が形成され、第2の端面1Fに2つの凹部7が形成されているが、凹部6、7の個数は任意であり、それぞれ増減させてもよい。
A multilayer
図4に示すように、本実施形態においては、凹部6、7が、幅FWと、幅FWよりも長い長さFLとを有している。なお、図4は、第1の端面1Eに形成された凹部6を示しているが、第2の端面1Fに形成された凹部7も同様の形状をしている。凹部6、7の、幅FW、および、長さFLの大きさは任意であり、自由に設定することができる。
As shown in FIG. 4, in this embodiment, the
図4から分かるように、第1の端面1Eに形成された凹部6の長さFLの方向が、第1の端面1Eに露出した第1の内部電極2が延びる方向と、同じ方向である。同様に、第2の端面1Fに形成された凹部7の長さFLの方向が、第2の端面1Fに露出した第2の内部電極3が延びる方向と、同じ方向である。ただし、凹部6、7の長さFLの方向は任意であり、自由に設定することができる。
As can be seen from FIG. 4, the direction of the length FL of the
図2、図3から分かるように、凹部6、7の深さFDの方向は、第1の内部電極2および第2の内部電極3が延びる方向と、同じ方向である。
As can be seen from FIGS. 2 and 3, the direction of depth FD of
図2、図3から分かるように、凹部6に、第1の外部電極4の下地電極層8の部分8aと、Cuめっき電極層9の部分9aとが入り込んでいる。同様に、凹部7に、第1の外部電極4の下地電極層8の部分8aと、Cuめっき電極層9の部分9aとが入り込んでいる。
As can be seen from FIGS. 2 and 3, a
凹部6に入り込んだ、第1の外部電極4の下地電極層8の部分8aが、第1の内部電極2と電気的に接続されている。同様に、凹部7に入り込んだ、第2の外部電極5の下地電極層8の部分8aが、第2の内部電極3と電気的に接続されている。
A
凹部6、7は、その部分において、第1の外部電極4および第2の外部電極5の下地電極層8(あるいは下地電極層8およびCuめっき電極層9)の厚みを大きくして、耐湿性を向上させるために形成されたものである。すなわち、凹部6、7に入り込んだ下地電極層8の部分8aの深さも、下地電極層8の厚みに加えることにより、下地電極層8の実質的な厚みが大きくなる。したがって、凹部6、7は、容量素子1の第1の端面1Eおよび第2の端面1Fにおいて、下地電極層8の厚みが小さくなりやすい、外周近傍に設けることが好ましい。
The
なお、凹部6に入り込んだ下地電極層8の部分8aと、第1の内部電極2とは、必ずしも電気的に接続される必要はない。ただし、凹部6に入り込んだ下地電極層8の部分8aは、第2の内部電極3と電気的に絶縁される必要がある。同様に、凹部7に入り込んだ下地電極層8の部分8aと、第2の内部電極3とは、必ずしも電気的に接続される必要はない。ただし、凹部7に入り込んだ下地電極層8の部分8aは、第1の内部電極2と電気的に絶縁される必要がある。
It should be noted that the
図2から分かるように、本実施形態においては、凹部6に入り込んだ下地電極層8の部分8aと、最も第1の主面1A側に配置された第1の内部電極2、および、最も第2の主面1B側に配置された第1の内部電極2とが、それぞれ電気的に接続されている。同様に、凹部7に入り込んだ下地電極層8の部分8aと、最も第1の主面1A側に配置された第2の内部電極3、および、最も第2の主面1B側に配置された第2の内部電極3とが、それぞれ電気的に接続されている。これらの領域は、下地電極層8の厚みが小さくなりやすいので、凹部6、7を形成し、下地電極層8の実質的な厚みを大きくして、耐湿性を向上させているのである。
As can be seen from FIG. 2, in the present embodiment, the
本実施形態においては、凹部6に入り込んだ下地電極層8の部分8aと、1つの第1の内部電極2とが電気的に接続されているが、これに代えて、凹部6に入り込んだ下地電極層8の部分8aと、複数の第1の内部電極2とを電気的に接続させてもよい。同様に、凹部7に入り込んだ下地電極層8の部分8aと、1つの第2の内部電極3とが電気的に接続されているが、これに代えて、凹部7に入り込んだ下地電極層8の部分8aと、複数の第2の内部電極3とを電気的に接続させてもよい。
In the present embodiment, the
凹部6、7の深さFDの大きさは任意であり、自由に設定することができる。ただし、図3に示すように、凹部6、7の深さFDは、その部分における、第1の端面1Eまたは第2の端面1Fを基準とした、下地電極層8の厚みPよりも大きいことが好ましい。この場合には、良好に耐湿性を向上させることができるからである。また、凹部6、7の深さFDは、第1の外部電極4、第2の外部電極5の折返し部4a、5aの長さQよりも小さいことが好ましい。凹部6、7の深さFDを大きくし過ぎると、短絡防止のために、第1の内部電極2、第2の内部電極3の長さを短くしなければならず、積層セラミックコンデンサ100の容量が小さくなってしまう虞があるからである。
The size of the depth F D of the
本実施形態にかかる積層セラミックコンデンサ100は、耐湿性が向上しており、IRが大きくなっている。
The multilayer
(積層セラミックコンデンサ100の製造方法の一例)
第1実施形態にかかる積層セラミックコンデンサ100は、たとえば、図5(A)~図6(F)に示す製造方法で製造することができる。
(Example of manufacturing method of multilayer ceramic capacitor 100)
The multilayer
まず、図5(A)に示す、未焼成容量素子51を作製する。未焼成容量素子51は、複数のセラミックグリーンシート11aと、第1の内部電極2を形成するための複数の導電性ペースト12と、第2の内部電極3を形成するための複数の導電性ペースト13とが積層され、加圧され、一体化されたものからなる。
First, an
図示は省略するが、まず、誘電体セラミックスの粉末、バインダー樹脂、溶剤などを用意し、これらを湿式混合してセラミックスラリーを作製する。 Although not shown, first, dielectric ceramic powder, binder resin, solvent, etc. are prepared and wet-mixed to prepare ceramic slurry.
次に、キャリアフィルム上に、セラミックスラリーをダイコータ、グラビアコーター、マイクログラビアコーターなどを用いてシート状に塗布し、乾燥させて、セラミックグリーンシートを作製する。 Next, the ceramic slurry is coated on the carrier film in the form of a sheet using a die coater, gravure coater, micro gravure coater, or the like, and dried to produce a ceramic green sheet.
次に、所定のセラミックグリーンシートの主面に、第1の内部電極2、第2の内部電極3を形成するために、予め用意した導電性ペースト12、13を所望のパターン形状に塗布(たとえば印刷)する。なお、外層となるセラミックグリーンシートには、導電性ペーストは塗布しない。なお、導電性ペーストには、たとえば、溶剤、バインダー樹脂、金属粉末(たとえばNi粉末)などを混合したものを使用することができる。
Next, in order to form the first
次に、セラミックグリーンシートを所定の順番に積層し、加熱圧着して一体化させ、図5(A)に示す未焼成容量素子51を作製する。なお、一般的な製造ラインにおいては、多数個の積層セラミックコンデンサ100を高い生産性で製造するために、マザーセラミックグリーンシートを作製し、それらに導電性ペースト12、13を塗布し、マザーセラミックグリーンシートを積層し、加圧し、一体化させてマザー未焼成容量素子を作製し、そのマザー未焼成容量素子を個々に分割して未焼成容量素子51を作製する場合が多い。
Next, the ceramic green sheets are laminated in a predetermined order and integrated by thermocompression bonding to produce an
次に、必要に応じて、図5(B)に示すように、未焼成容量素子51をバレル研磨にかけ、未焼成容量素子51の角部や稜線部に丸みRを形成する。
Next, if necessary, as shown in FIG. 5B, the
次に、図5(C)に示すように、未焼成容量素子51の両端面をブレードなどで部分的に切削し、凹部6、7を形成するための未焼成凹部16、17を形成する。なお、切削に使用する手段はブレードには限られず、レーザー光の照射など、別の手段であってもよい。
Next, as shown in FIG. 5C, both end faces of the
次に、図6(D)に示すように、未焼成容量素子51の両端面に、たとえばディップによって、下地電極層8を形成するための導電性ペースト18を塗布する。なお、導電性ペーストには、たとえば、溶剤、バインダー樹脂、金属粉末(たとえばNi粉末)、セラミック粉末などを混合したものを使用することができる。図6(D)に示すように、導電性ペースト18は、未焼成凹部16、17の内壁や底部にも塗布される。
Next, as shown in FIG. 6D, the
次に、未焼成容量素子51を、所定のプロファイルで焼成して、図6(E)に示す容量素子1を完成させる。このとき、セラミックグリーンシート11aが焼成されて誘電体層1aになり、セラミックグリーンシート11aの主面に塗布された導電性ペースト12、13が同時に焼成されて第1の内部電極2、第2の内部電極3になり、未焼成容量素子51の端面に塗布された導電性ペースト18が同時に焼成されて下地電極層8になる。また、未焼成凹部16、17が凹部6、7になり、凹部6、7の内壁や底部には、下地電極層8の部分8aが形成される。なお、下地電極層8の部分8aは、凹部6、7の内部を埋めきってもよい。
Next, the
次に、図6(F)に示すように、下地電極層8の上にCuめっき電極層9を形成し、Cuめっき電極層9の上にNiめっき電極層10を形成し、Niめっき電極層10の上にSnめっき電極層11を形成し、積層セラミックコンデンサ100を完成させる。下地電極層8の部分8aの内部には、Cuめっき電極層9の部分9aが形成される。
Next, as shown in FIG. 6F, a Cu-plated
(実験1)
本発明の有効性を確認するために、次の実験1をおこなった。
(Experiment 1)
In order to confirm the effectiveness of the present invention, the following
実施例として、上述した積層セラミックコンデンサ100を、20個、作製した。また、比較例として、積層セラミックコンデンサ100から凹部6、7を省略した従来の積層セラミックコンデンサを、20個、作製した。なお、作製した積層セラミックコンデンサは、全て、必要なIRの大きさを備えていた。
As an example, 20 laminated
次に、温度125℃、湿度95%の環境下において、72時間の間、実施例および比較例の各積層セラミックコンデンサに、3.2Vの電圧を印加した。 Next, a voltage of 3.2 V was applied to each of the laminated ceramic capacitors of Examples and Comparative Examples for 72 hours under an environment of 125° C. temperature and 95% humidity.
72時間経過後、各積層セラミックコンデンサのIRを測定し、基準となる大きさを上回ったものを「良」とし、基準となる大きさを下回ったものを「不良」とした。実施例の不良率は0%であった。比較例の不良率は10%であった。 After 72 hours, the IR of each multilayer ceramic capacitor was measured, and those exceeding the standard size were rated as "good", and those below the standard size were rated as "bad". The defective rate of the example was 0%. The defect rate of the comparative example was 10%.
以上より、本発明の有効性が確認された。 From the above, the effectiveness of the present invention was confirmed.
[第2実施形態]
図7に、第2実施形態にかかる積層セラミックコンデンサ200を示す。ただし、積層セラミックコンデンサ200の要部断面図である。
[Second embodiment]
FIG. 7 shows a laminated
第2実施形態にかかる積層セラミックコンデンサ200は、上述した第1実施形態にかかる積層セラミックコンデンサ100の構成の一部に変更を加えた。具体的には、積層セラミックコンデンサ100では、凹部6、7を、それぞれ、ある1層の誘電体層1aと、その上下に積層された誘電体層1aの一部部分とに亘って形成した。積層セラミックコンデンサ200は、これを変更し、凹部26、27を、隣接する2層の誘電体層1aの境界領域に形成した。そして、凹部26、27の内部に、下地電極層8の部分8bと、Cuめっき電極層9の部分9bとを形成した。積層セラミックコンデンサ200の他の構成は、積層セラミックコンデンサ100と同じにした。
A laminated
(積層セラミックコンデンサ200の製造方法の一例)
第2実施形態にかかる積層セラミックコンデンサ200は、たとえば、図8(A)、(B)に示す製造方法で製造することができる。
(Example of manufacturing method of multilayer ceramic capacitor 200)
The laminated
まず、図示しないが、第1実施形態の製造方法で示したのと同じ方法で、セラミックグリーンシート11aを作製する。
First, although not shown, the ceramic
次に、所定のセラミックグリーンシート11aの上側主面または下側主面の凹部26、27を形成しようとする領域に、剥離剤20を塗布する。剥離剤20の材質は任意であり、振動を与えることによって、セラミックグリーンシート11aどうしを部分的に剥離させることができるものであればよい。
Next, a
次に、所定のセラミックグリーンシート11aの主面に、第1の内部電極2、第2の内部電極3を形成するために、予め用意した導電性ペースト12、13を所望のパターン形状に塗布する。なお、セラミックグリーンシート11aの主面上に剥離剤20を塗布する工程と、セラミックグリーンシート11aの主面上に導電性ペースト12、13を塗布する工程とは、順番を入れ替えてもよい。
Next, in order to form the first
次に、図8(A)に示すように、セラミックグリーンシート11aを所定の順番に積層し、加熱圧着して一体化させ、未焼成容量素子51を作製する。
Next, as shown in FIG. 8(A), the ceramic
次に、図8(B)に示すように、未焼成容量素子51をバレル研磨にかけ、未焼成容量素子51の角部や稜線部に丸みRを形成するとともに、バレル研磨の振動によって剥離剤20を塗布した部分のセラミックグリーンシート11aどうしを部分的に剥離させ、未焼成凹部56、57を形成する。なお、このとき、振動によって、未焼成凹部56、57の内部の導電性ペースト12、13も除去される。
Next, as shown in FIG. 8B, the
次に、図示しないが、第1実施形態の製造方法と同じ方法で、未焼成容量素子51の両端面に、たとえばディップによって、下地電極層8を形成するための導電性ペースト18を塗布する。
Next, although not shown, the
次に、未焼成容量素子51を、所定のプロファイルで焼成して、容量素子1を完成させる。このとき、セラミックグリーンシート11aが焼成されて誘電体層1aになり、セラミックグリーンシート11aの主面に塗布された導電性ペースト12、13が同時に焼成されて第1の内部電極2、第2の内部電極3になり、未焼成容量素子51の端面に塗布された導電性ペースト18が同時に焼成されて下地電極層8になる。そして、未焼成凹部56、57が凹部26、27になり、凹部26、27の内壁や底部には、下地電極層8の部分8bが形成される。
Next, the
次に、下地電極層8の上にCuめっき電極層9を形成し、Cuめっき電極層9の上にNiめっき電極層10を形成し、Niめっき電極層10の上にSnめっき電極層を形成し、積層セラミックコンデンサ200を完成させる。下地電極層8の部分8bの内部には、Cuめっき電極層9の部分9bが形成される。
Next, a Cu plated
第2実施形態にかかる積層セラミックコンデンサ200も、第1の外部電極4、第2の外部電極5の凹部26、27を形成した部分の耐湿性が向上しており、IRが大きくなっている。
The multilayer
[第3実施形態]
図9に、第3実施形態にかかる積層セラミックコンデンサ300を示す。ただし、図9は、積層セラミックコンデンサ300の要部断面図である。なお、図9は、容量素子1の第1の端面1Eに形成した凹部36と、第1の外部電極4とを示しているが、容量素子1の第2の端面1Fにも、同様に、凹部37と、第2の外部電極5とが形成されている。
[Third Embodiment]
FIG. 9 shows a laminated
第3実施形態にかかる積層セラミックコンデンサ300も、上述した第1実施形態にかかる積層セラミックコンデンサ100の構成の一部に変更を加えた。具体的には、積層セラミックコンデンサ100では、凹部6(凹部7)の内部に形成された下地電極層8の部分8aが、1つの第1の内部電極2(第2の内部電極3)と電気的に接続されていたが、積層セラミックコンデンサ300はこれを変更し、凹部36(凹部37)の内部に形成された下地電極層8の部分8cを、複数の第1の内部電極2(第2の内部電極3)と電気的に接続させた。なお、下地電極層8の部分8cの内部には、Cuめっき電極層9の部分9cが形成されている。積層セラミックコンデンサ300の他の構成は、積層セラミックコンデンサ100と同じにした。
The multilayer
第3実施形態にかかる積層セラミックコンデンサ300も、第1の外部電極4、第2の外部電極5の凹部36、37を形成した部分の耐湿性が向上しており、IRが大きくなっている。
The multilayer
[第4実施形態]
図10(A)、(B)、図11に、第4実施形態にかかる積層セラミックコンデンサ400を示す。ただし、図10(A)は、積層セラミックコンデンサ400の平面図である。図10(B)は、積層セラミックコンデンサ400の側面図である。図11は、積層セラミックコンデンサ400の断面図であり、図10(A)の一点鎖線矢印で示すY-Y部分を示している。
[Fourth Embodiment]
10A, 10B, and 11 show a multilayer
第1実施形態~第3実施形態にかかる積層セラミックコンデンサ100、200、300は、それぞれ、1対の外部電極である、第1の外部電極4と第2の外部電極5とを備えた積層セラミックコンデンサであった。第4実施形態の積層セラミックコンデンサ400は、第1の外部電極4、第2の外部電極5の他に、更に第3の外部電極40a、40bを形成することによって、3端子型コンデンサを構成している。
Each of the multilayer
積層セラミックコンデンサ100、200、300では、容量素子1の内部に、第1の内部電極2と、第2の内部電極3とが、交互に積層されていた。第4実施形態の積層セラミックコンデンサ400は、これに代えて、容量素子1の内部に、第3の内部電極44と、第1の内部電極2と、第2の内部電極3とを、この順番に繰り返して積層している。
In the multilayer
各第3の内部電極44は、容量素子1の第1の側面1Cと第2の側面1Dとの両側面に引き出されている。そして、第1の側面1Cに引き出された第3の内部電極44が、第3の外部電極40aに接続され、第2の側面1Dに引き出された第3の内部電極44が、第3の外部電極40bに接続されている。なお、第3の外部電極40aと第3の外部電極40bとは、容量素子1の第1の主面1Aおよび/または第2の主面1Bを経由して、相互に電気的に接続されてもよい。
Each third
積層セラミックコンデンサ400は、容量素子1の第1の側面1Cに2つの凹部46が形成され、第2の側面1Dに2つの凹部47が形成されている。
In the laminated
第3の外部電極40a、40bは、第1の外部電極4、第2の外部電極5と同様に、下地電極層8、Cuめっき電極層9と、Niめっき電極層10と、Snめっき電極層11とが積層された構造からなる。そして、凹部46、47に、下地電極層8の部分8dと、Cuめっき電極層9の部分9dとが入り込んでいる。そして、最上に積層された第3の内部電極44および最下に積層された第3の内部電極44が、それぞれ、凹部46の内部に入り込んだ下地電極層8の部分8aと、凹部47の内部に入り込んだ下地電極層8の部分8aとに、それぞれ電気的に接続されている。積層セラミックコンデンサ400の他の構成は、第1実施形態の積層セラミックコンデンサ100と同じにした。
Similar to the first
積層セラミックコンデンサ400は、3端子型コンデンサとして使用することができる。すなわち、積層セラミックコンデンサ400は、回路において電源ラインまたは信号ラインを途中で分断し、分断した一方に第1の外部電極4を接続し、分断した他方に第2の外部電極5を接続し、かつ、第3の外部電極40a、40bをグランドに接続することによって、3端子型コンデンサとして使用することができる。
Multilayer
第4実施形態にかかる積層セラミックコンデンサ400も、第3の外部電極40a、40bの凹部46、47を形成した部分の耐湿性が向上しており、IRが大きくなっている。
The multilayer
以上、第1実施形態~第4実施形態にかかる積層セラミックコンデンサ100、200、300、400について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って種々の変更をなすことができる。
The multilayer
たとえば、積層セラミックコンデンサ100、200、300、400では、下地電極層8の金属成分の主成分にNiを使用したが、金属成分の主成分の種類は任意であり、Niに代えて、たとえば、Cu、Agなどを使用してもよい。
For example, in the multilayer
また、容量素子1に形成する凹部6、7等の延びる方向(長さの方向)も任意であり、各実施形態で示した方向から変更してもよい。また、容量素子1に形成する凹部6、7等の個数も任意であり、各実施形態で示した個数から増減させてもよい。
Further, the extending direction (lengthwise direction) of the
本発明の一実施態様にかかる積層セラミックコンデンサは、「課題を解決するための手段」の欄に記載したとおりである。 A laminated ceramic capacitor according to an embodiment of the present invention is as described in the section "Means for Solving the Problems".
この積層セラミックコンデンサにおいて、凹部内に、下地電極層およびCuめっき電極層が入り込んでいることも好ましい。この場合には、凹部内に入り込んだ、下地電極層およびCuめっき電極層によって、耐湿性を向上させることができる In this multilayer ceramic capacitor, it is also preferable that the base electrode layer and the Cu-plated electrode layer are embedded in the concave portion. In this case, the moisture resistance can be improved by the base electrode layer and the Cu-plated electrode layer that have entered the recess.
また、第1の端面に形成された凹部に入り込んだ下地電極層と、少なくとも1つの第1の内部電極とが電気的に接続され、第2の端面に形成された凹部に入り込んだ下地電極層と、少なくとも1つの第2の内部電極とが電気的に接続されることも好ましい。この場合には、当該第1の内部電極や、当該第2の内部電極に、外部から水分が浸入することが抑制される。 In addition, the underlying electrode layer that has entered into the recess formed in the first end surface is electrically connected to at least one first internal electrode, and the underlying electrode layer has entered into the recess formed in the second end surface. and at least one second internal electrode are also preferably electrically connected. In this case, the intrusion of moisture from the outside into the first internal electrode and the second internal electrode is suppressed.
第1の外部電極を取り除いた第1の端面、または、第2の外部電極を取り除いた第2の端面を見たとき、凹部は、幅と、幅よりも長い長さとを有し、凹部の長さの方向と、第1の端面に露出した第1の内部電極が延びる方向、または、第2の端面に露出した第2の内部電極が延びる方向とが、同じ方向であることも好ましい。この場合には、当該凹部において、第1の内部電極と第1の外部電極との電気的な接続、または、第2の内部電極と第2の外部電極との電気的な接続が、良好におこなわれる。 When viewing the first end face from which the first external electrode is removed or the second end face from which the second external electrode is removed, the recess has a width and a length longer than the width. It is also preferable that the length direction and the direction in which the first internal electrodes exposed on the first end face extend or the direction in which the second internal electrodes exposed on the second end face extend are the same. In this case, the electrical connection between the first internal electrode and the first external electrode or the electrical connection between the second internal electrode and the second external electrode in the recess is good. It is carried out.
第1の側面および第2の側面と平行な容量素子の断面を見たとき、凹部の深さの方向と、第1の内部電極および第2の内部電極の延びる方向とが、同じ方向であることも好ましい。この場合には、当該凹部において、第1の内部電極と第1の外部電極との電気的な接続、または、第2の内部電極と第2の外部電極との電気的な接続が、良好におこなわれる。 When the cross section of the capacitor parallel to the first side surface and the second side surface is viewed, the direction of the depth of the recess is the same as the direction in which the first internal electrode and the second internal electrode extend. is also preferred. In this case, the electrical connection between the first internal electrode and the first external electrode or the electrical connection between the second internal electrode and the second external electrode in the recess is good. It is carried out.
第1の側面および第2の側面と平行な容量素子の断面を見たとき、凹部の深さが、当該凹部が形成された位置における、第1の端面または第2の端面を基準にした、下地電極層の厚みよりも大きいことも好ましい。この場合には、良好に耐湿性を向上させることができる。 When viewing a cross section of the capacitor parallel to the first side surface and the second side surface, the depth of the recess is based on the first end surface or the second end surface at the position where the recess is formed, It is also preferable that the thickness is greater than the thickness of the underlying electrode layer. In this case, moisture resistance can be favorably improved.
第1の端面上に配置された第1の外部電極、および、第2の端面上に配置された第2の外部電極が、それぞれ、第1の主面および第2の主面にそれぞれ延びる、折返し部を有し、第1の側面および第2の側面と平行な容量素子の断面を見たとき、凹部の深さが、折返し部の長さよりも小さいことも好ましい。凹部の深さを大きくし過ぎると、短絡防止のために、第1の内部電極、第2の内部電極の長さを短くしなければならず、積層セラミックコンデンサの容量が小さくなってしまう虞があるからである。 a first external electrode disposed on the first end surface and a second external electrode disposed on the second end surface, respectively, extending to the first major surface and the second major surface, respectively; It is also preferable that the depth of the concave portion is smaller than the length of the folded portion when the cross section of the capacitive element having the folded portion and parallel to the first side surface and the second side surface is viewed. If the depth of the concave portion is too large, the lengths of the first internal electrode and the second internal electrode must be shortened in order to prevent a short circuit, which may reduce the capacity of the multilayer ceramic capacitor. Because there is
第1の側面および第2の側面と平行な容量素子の断面を見たとき、第1の端面に形成された凹部に入り込んだ下地電極層と、最も第1の主面の近くに配置された第1の内部電極、および/または、最も第2の主面の近くに配置された第1の内部電極とが電気的に接続され、第2の端面に形成された凹部に入り込んだ下地電極層と、最も第1の主面の近くに配置された第2の内部電極、および/または、最も第2の主面の近くに配置された第2の内部電極とが電気的に接続されることも好ましい。この場合には、耐湿性が低くなってしまいがちな領域の耐湿性を向上させることができる。 When looking at the cross section of the capacitor parallel to the first side surface and the second side surface, the underlying electrode layer that has entered the recess formed in the first end surface and the underlying electrode layer that is disposed closest to the first main surface The underlying electrode layer electrically connected to the first internal electrode and/or the first internal electrode arranged closest to the second main surface and entering into the recess formed in the second end surface and the second internal electrode closest to the first main surface and/or the second internal electrode closest to the second main surface are electrically connected is also preferred. In this case, it is possible to improve the moisture resistance of the region where the moisture resistance tends to be low.
下地電極層の金属成分が、Niを主成分とすることも好ましい。この場合には、容量素子や内部電極の焼成と同時に、下地電極層を焼成することが可能になり、生産性が向上する。 It is also preferable that the metal component of the underlying electrode layer contains Ni as a main component. In this case, the underlying electrode layer can be fired at the same time as the capacitive element and the internal electrodes are fired, thereby improving productivity.
複数の誘電体層から任意に選ばれた複数の誘電体層上に配置され、容量素子の内部に位置し、第1の側面、および/または、第2の側面に露出した第3の内部電極と、第1の側面上、および/または、第2の側面上に配置され、第3の内部電極と接続された第3の外部電極とを、更に有し、3端子型コンデンサが構成されることも好ましい。この場合には、耐湿性が高く、IRの大きい、3端子型の積層セラミックコンデンサを得ることができる。 A third internal electrode disposed on a plurality of dielectric layers arbitrarily selected from a plurality of dielectric layers, positioned inside the capacitive element, and exposed to the first side surface and/or the second side surface and a third external electrode disposed on the first side surface and/or the second side surface and connected to the third internal electrode, thereby forming a three-terminal capacitor. is also preferred. In this case, it is possible to obtain a three-terminal type multilayer ceramic capacitor with high moisture resistance and large IR.
1・・・容量素子
1A・・・第1の主面
1B・・・第2の主面
1C・・・第1の側面
1D・・・第2の側面
1E・・・第1の端面
1F・・・第2の端面
1a・・・誘電体層
2・・・第1の内部電極
3・・・第2の内部電極
4・・・第1の外部電極
4a・・・折返し部
5・・・第2の外部電極
5a・・・折返し部
6、7、26、27、36、37、46、47・・・凹部
8・・・下地電極層
9・・・Cuめっき層
10・・・Niめっき層
11・・・Snめっき層
40a、40b・・・第3の外部電極
44・・・第3の内部電極
Claims (13)
前記複数の誘電体層から任意に選ばれた複数の誘電体層上に配置され、前記容量素子の内部に位置し、前記第1の端面に露出した第1の内部電極と、
前記複数の誘電体層から任意に選ばれた複数の誘電体層上に配置され、前記容量素子の内部に位置し、前記第2の端面に露出した第2の内部電極と、
前記第1の端面上に配置され、前記第1の内部電極と電気的に接続された第1の外部電極と、
前記第2の端面上に配置され、前記第2の内部電極と電気的に接続された第2の外部電極と、を有する積層セラミックコンデンサであって、
前記第1の外部電極および前記第2の外部電極は、それぞれ、金属成分とセラミック成分とを有する下地電極層と、前記下地電極層上に配置されたCuめっき電極層と、前記Cuめっき電極層上に配置されたNiめっき電極層と、前記Niめっき電極層上に配置されたSnめっき電極層と、を有し、
前記容量素子の前記第1の端面および前記第2の端面に、それぞれ、凹部が形成され、前記凹部内に、前記下地電極層が入り込んでいる、
積層セラミックコンデンサ。 A first main surface and a second main surface facing in the height direction, a first side surface and a second side surface facing in the width direction perpendicular to the height direction, and a side surface perpendicular to the height direction and the width direction a capacitive element having a first end surface and a second end surface facing each other in the length direction, and having a plurality of dielectric layers laminated in the height direction;
a first internal electrode disposed on a plurality of dielectric layers arbitrarily selected from the plurality of dielectric layers, positioned inside the capacitive element, and exposed to the first end surface;
a second internal electrode disposed on a plurality of dielectric layers arbitrarily selected from the plurality of dielectric layers, located inside the capacitive element, and exposed to the second end surface;
a first external electrode disposed on the first end surface and electrically connected to the first internal electrode;
A multilayer ceramic capacitor having a second external electrode disposed on the second end face and electrically connected to the second internal electrode,
The first external electrode and the second external electrode each include a base electrode layer having a metal component and a ceramic component, a Cu-plated electrode layer disposed on the base electrode layer, and the Cu-plated electrode layer. a Ni-plated electrode layer disposed thereon, and a Sn-plated electrode layer disposed on the Ni-plated electrode layer,
a recess is formed in each of the first end surface and the second end surface of the capacitive element, and the base electrode layer is inserted into the recess;
Multilayer ceramic capacitor.
請求項1に記載された積層セラミックコンデンサ。 The base electrode layer and the Cu-plated electrode layer are embedded in the recess,
A laminated ceramic capacitor according to claim 1 .
前記第2の端面に形成された前記凹部に入り込んだ前記下地電極層と、少なくとも1つの前記第2の内部電極とが電気的に接続された、
請求項1または2に記載された積層セラミックコンデンサ。 the underlying electrode layer entering the recess formed in the first end face and at least one of the first internal electrodes are electrically connected,
the base electrode layer entering the recess formed in the second end face and at least one of the second internal electrodes are electrically connected;
A laminated ceramic capacitor according to claim 1 or 2.
前記凹部は、幅と、前記幅よりも長い長さとを有し、
前記凹部の前記長さの方向と、前記第1の端面に露出した前記第1の内部電極が延びる方向、または、前記第2の端面に露出した前記第2の内部電極が延びる方向とが、同じ方向である、
請求項1ないし3のいずれか1項記載された積層セラミックコンデンサ。 When looking at the first end face from which the first external electrode is removed or the second end face from which the second external electrode is removed,
the recess has a width and a length greater than the width;
The direction of the length of the recess and the direction in which the first internal electrode exposed on the first end face extends, or the direction in which the second internal electrode exposed on the second end face extends, in the same direction,
A multilayer ceramic capacitor according to any one of claims 1 to 3.
前記凹部の深さの方向と、前記第1の内部電極および前記第2の内部電極の延びる方向とが、同じ方向である、
請求項1ないし4のいずれか1項に記載された積層セラミックコンデンサ。 When looking at a cross section of the capacitive element parallel to the first side surface and the second side surface,
The direction of the depth of the recess is the same as the direction in which the first internal electrode and the second internal electrode extend,
A multilayer ceramic capacitor according to any one of claims 1 to 4.
前記凹部の深さが、
当該凹部が形成された位置における、前記第1の端面または前記第2の端面を基準にした、前記下地電極層の厚みよりも大きい、
請求項1ないし5のいずれか1項に記載された積層セラミックコンデンサ。 When looking at a cross section of the capacitive element parallel to the first side surface and the second side surface,
The depth of the recess is
larger than the thickness of the base electrode layer, with reference to the first end face or the second end face at the position where the recess is formed;
A multilayer ceramic capacitor according to any one of claims 1 to 5.
前記第1の側面および前記第2の側面と平行な前記容量素子の断面を見たとき、
前記凹部の深さが、
前記折返し部の長さよりも小さい、
請求項1ないし6のいずれか1項に記載された積層セラミックコンデンサ。 The first external electrode arranged on the first end surface and the second external electrode arranged on the second end surface are arranged on the first main surface and the second main surface, respectively. having folded portions each extending on a major surface;
When looking at a cross section of the capacitive element parallel to the first side surface and the second side surface,
The depth of the recess is
smaller than the length of the folded portion,
A multilayer ceramic capacitor according to any one of claims 1 to 6.
前記第1の端面に形成された前記凹部に入り込んだ前記下地電極層と、最も前記第1の主面の近くに配置された前記第1の内部電極、および/または、最も前記第2の主面の近くに配置された前記第1の内部電極とが電気的に接続され、
前記第2の端面に形成された前記凹部に入り込んだ前記下地電極層と、最も前記第1の主面の近くに配置された前記第2の内部電極、および/または、最も前記第2の主面の近くに配置された前記第2の内部電極とが電気的に接続された、
請求項1ないし7のいずれか1項に記載された積層セラミックコンデンサ。 When looking at a cross section of the capacitive element parallel to the first side surface and the second side surface,
The base electrode layer entering the recess formed in the first end surface, the first internal electrode closest to the first main surface, and/or the second main surface closest to the second main surface. electrically connected to the first internal electrode disposed near the surface,
the underlying electrode layer that has entered the recess formed in the second end face, the second internal electrode that is closest to the first principal surface, and/or the second principal electrically connected to the second internal electrode disposed near the surface,
A multilayer ceramic capacitor according to any one of claims 1 to 7.
請求項1ないし8のいずれか1項に記載された積層セラミックコンデンサ。 wherein the metal component of the base electrode layer contains Ni as a main component;
A multilayer ceramic capacitor according to any one of claims 1 to 8.
前記第1の側面上、および/または、前記第2の側面上に配置され、前記第3の内部電極と接続された第3の外部電極とを、更に有し、
3端子型コンデンサが構成された、
請求項1ないし9のいずれか1項に記載された積層セラミックコンデンサ。 a second dielectric layer disposed on a plurality of dielectric layers arbitrarily selected from the plurality of dielectric layers, located inside the capacitive element, and exposed to the first side surface and/or the second side surface; 3 internal electrodes;
a third external electrode disposed on the first side surface and/or the second side surface and connected to the third internal electrode;
A three-terminal capacitor is configured,
A multilayer ceramic capacitor according to any one of claims 1 to 9.
複数のセラミックグリーンシートを作製する工程と、
前記複数のセラミックグリーンシートから任意に選ばれた複数のセラミックグリーンシートの主面に、内部電極を形成するための導電性ペーストを所望の形状に塗布する工程と、
前記複数のセラミックグリーンシートを積層し、一体化させて、第1の主面および第2の主面と、第1の側面および第2の側面と、第1の端面および第2の端面とを有する未焼成容量素子を作製する工程と、
前記未焼成容量素子の前記第1の端面および前記第2の端面を切削し、それぞれに未焼成凹部を形成する工程と、
前記未焼成凹部を含む、前記第1の端面および前記第2の端面に、それぞれ、外部電極の下地電極層を形成するための導電性ペーストを塗布する工程と、
前記未焼成容量素子を焼成し、第1の主面および第2の主面と、第1の側面および第2の側面と、第1の端面および第2の端面とを有し、内部に、複数の誘電体層と、複数の第1の内部電極と、複数の第2の内部電極とが積層され、前記第1の端面および前記第2の端面にそれぞれ凹部が形成され、前記凹部を含む前記第1の端面に第1の外部電極の前記下地電極層が形成され、前記凹部を含む前記第2の端面に第2の外部電極の前記下地電極層が形成された、容量素子を作製する工程と、
前記下地電極層の上に、Cuめっき電極層を形成する工程と、
前記Cuめっき電極層の上に、Niめっき電極層を形成する工程と、
前記Niめっき電極層の上に、Snめっき電極層を形成する工程と、を備えた、
積層セラミックコンデンサの製造方法。 A method for manufacturing a multilayer ceramic capacitor according to any one of claims 1 to 10,
a step of producing a plurality of ceramic green sheets;
a step of applying a conductive paste in a desired shape for forming internal electrodes on the main surfaces of a plurality of ceramic green sheets arbitrarily selected from the plurality of ceramic green sheets;
The plurality of ceramic green sheets are laminated and integrated to form a first main surface, a second main surface, a first side surface, a second side surface, and a first end surface and a second end surface. a step of fabricating an unfired capacitive element having
cutting the first end face and the second end face of the unfired capacitive element to form an unfired concave portion in each;
applying a conductive paste for forming a base electrode layer of an external electrode to each of the first end surface and the second end surface including the unfired concave portion;
firing the unfired capacitive element, having first and second main surfaces, first and second side surfaces, and first and second end surfaces; A plurality of dielectric layers, a plurality of first internal electrodes, and a plurality of second internal electrodes are laminated, and recesses are formed in each of the first end surface and the second end surface, and the recesses are included. fabricating a capacitive element in which the underlying electrode layer of a first external electrode is formed on the first end surface, and the underlying electrode layer of a second external electrode is formed on the second end surface including the concave portion; process and
forming a Cu-plated electrode layer on the underlying electrode layer;
forming a Ni-plated electrode layer on the Cu-plated electrode layer;
forming a Sn-plated electrode layer on the Ni-plated electrode layer,
A manufacturing method for a multilayer ceramic capacitor.
複数のセラミックグリーンシートを作製する工程と、
前記複数のセラミックグリーンシートから任意に選ばれたセラミックグリーンシートの主面上の任意に選ばれた領域に、剥離剤を所望の形状に塗布する工程と、
前記複数のセラミックグリーンシートから任意に選ばれた複数のセラミックグリーンシートの主面、および/または、塗布された前記剥離剤上に、内部電極を形成するための導電性ペーストを所望の形状に塗布する工程と、
前記複数のセラミックグリーンシートを積層し、一体化させて、第1の主面および第2の主面と、第1の側面および第2の側面と、第1の端面および第2の端面とを有する未焼成容量素子を作製する工程と、
前記未焼成容量素子に振動を加え、前記剥離剤が塗布された部分において、積層された前記セラミックグリーンシートと前記セラミックグリーンシートとを部分的に剥離させ、前記第1の端面および前記第2の端面に、それぞれ未焼成凹部を形成する工程と、
前記未焼成凹部を含む、前記第1の端面および前記第2の端面に、それぞれ、外部電極の下地電極層を形成するための導電性ペーストを塗布する工程と、
前記未焼成容量素子を焼成し、第1の主面および第2の主面と、第1の側面および第2の側面と、第1の端面および第2の端面とを有し、内部に、複数の誘電体層と、複数の第1の内部電極と、複数の第2の内部電極とが積層され、前記第1の端面および前記第2の端面にそれぞれ凹部が形成され、前記凹部を含む前記第1の端面に第1の外部電極の前記下地電極層が形成され、前記凹部を含む前記第2の端面に第2の外部電極の前記下地電極層が形成された、容量素子を作製する工程と、
前記下地電極層の上に、Cuめっき電極層を形成する工程と、
前記Cuめっき電極層の上に、Niめっき電極層を形成する工程と、
前記Niめっき電極層の上に、Snめっき電極層を形成する工程と、を備えた、
積層セラミックコンデンサの製造方法。 A method for manufacturing a multilayer ceramic capacitor according to any one of claims 1 to 10,
a step of producing a plurality of ceramic green sheets;
applying a release agent in a desired shape to an arbitrarily selected region on the main surface of a ceramic green sheet arbitrarily selected from the plurality of ceramic green sheets;
A conductive paste for forming internal electrodes is applied in a desired shape on the main surfaces of a plurality of ceramic green sheets arbitrarily selected from the plurality of ceramic green sheets and/or on the applied release agent. and
The plurality of ceramic green sheets are laminated and integrated to form a first main surface, a second main surface, a first side surface, a second side surface, and a first end surface and a second end surface. a step of fabricating an unfired capacitive element having
Vibration is applied to the unfired capacitive element to partially separate the laminated ceramic green sheets from the ceramic green sheets at the portion coated with the release agent, thereby separating the first end surface and the second end surface. forming unfired recesses on the end surfaces, respectively;
applying a conductive paste for forming a base electrode layer of an external electrode to each of the first end surface and the second end surface including the unfired concave portion;
firing the unfired capacitive element, having first and second main surfaces, first and second side surfaces, and first and second end surfaces; A plurality of dielectric layers, a plurality of first internal electrodes, and a plurality of second internal electrodes are laminated, and recesses are formed in each of the first end surface and the second end surface, and the recesses are included. fabricating a capacitive element in which the underlying electrode layer of a first external electrode is formed on the first end surface, and the underlying electrode layer of a second external electrode is formed on the second end surface including the concave portion; process and
forming a Cu-plated electrode layer on the underlying electrode layer;
forming a Ni-plated electrode layer on the Cu-plated electrode layer;
forming a Sn-plated electrode layer on the Ni-plated electrode layer,
A manufacturing method for a multilayer ceramic capacitor.
複数のセラミックグリーンシートを作製する工程と、
前記複数のセラミックグリーンシートから任意に選ばれた複数のセラミックグリーンシートの主面上に、内部電極を形成するための導電性ペーストを所望の形状に塗布する工程と、
前記複数のセラミックグリーンシートから任意に選ばれたセラミックグリーンシートの主面、および/または、塗布された前記導電性ペースト上の任意に選ばれた領域に、剥離剤を所望の形状に塗布する工程と、
前記複数のセラミックグリーンシートを積層し、一体化させて、第1の主面および第2の主面と、第1の側面および第2の側面と、第1の端面および第2の端面とを有する未焼成容量素子を作製する工程と、
前記未焼成容量素子に振動を加え、前記剥離剤が塗布された部分において、積層された前記セラミックグリーンシートと前記セラミックグリーンシートとを部分的に剥離させ、前記第1の端面および前記第2の端面に、それぞれ未焼成凹部を形成する工程と、
前記未焼成凹部を含む、前記第1の端面および前記第2の端面に、それぞれ、外部電極の下地電極層を形成するための導電性ペーストを塗布する工程と、
前記未焼成容量素子を焼成し、第1の主面および第2の主面と、第1の側面および第2の側面と、第1の端面および第2の端面とを有し、内部に、複数の誘電体層と、複数の第1の内部電極と、複数の第2の内部電極とが積層され、前記第1の端面および前記第2の端面にそれぞれ凹部が形成され、前記凹部を含む前記第1の端面に第1の外部電極の前記下地電極層が形成され、前記凹部を含む前記第2の端面に第2の外部電極の前記下地電極層が形成された、容量素子を作製する工程と、
前記下地電極層の上に、Cuめっき電極層を形成する工程と、
前記Cuめっき電極層の上に、Niめっき電極層を形成する工程と、
前記Niめっき電極層の上に、Snめっき電極層を形成する工程と、を備えた、
積層セラミックコンデンサの製造方法。
A method for manufacturing a multilayer ceramic capacitor according to any one of claims 1 to 10,
a step of producing a plurality of ceramic green sheets;
a step of applying a conductive paste in a desired shape for forming internal electrodes onto the main surfaces of a plurality of ceramic green sheets arbitrarily selected from the plurality of ceramic green sheets;
A step of applying a release agent in a desired shape to a main surface of a ceramic green sheet arbitrarily selected from the plurality of ceramic green sheets and/or an arbitrarily selected region on the applied conductive paste. When,
The plurality of ceramic green sheets are laminated and integrated to form a first main surface, a second main surface, a first side surface, a second side surface, and a first end surface and a second end surface. a step of fabricating an unfired capacitive element having
Vibration is applied to the unfired capacitive element to partially separate the laminated ceramic green sheets from the ceramic green sheets at the portion coated with the release agent, thereby separating the first end surface and the second end surface. forming unfired recesses on the end surfaces, respectively;
applying a conductive paste for forming a base electrode layer of an external electrode to each of the first end surface and the second end surface including the unfired concave portion;
firing the unfired capacitive element, having first and second main surfaces, first and second side surfaces, and first and second end surfaces; A plurality of dielectric layers, a plurality of first internal electrodes, and a plurality of second internal electrodes are laminated, and recesses are formed in each of the first end surface and the second end surface, and the recesses are included. fabricating a capacitive element in which the underlying electrode layer of a first external electrode is formed on the first end surface, and the underlying electrode layer of a second external electrode is formed on the second end surface including the concave portion; process and
forming a Cu-plated electrode layer on the underlying electrode layer;
forming a Ni-plated electrode layer on the Cu-plated electrode layer;
forming a Sn-plated electrode layer on the Ni-plated electrode layer,
A manufacturing method for a multilayer ceramic capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021009932A JP7459812B2 (en) | 2021-01-25 | 2021-01-25 | Multilayer ceramic capacitor and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021009932A JP7459812B2 (en) | 2021-01-25 | 2021-01-25 | Multilayer ceramic capacitor and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022113598A true JP2022113598A (en) | 2022-08-04 |
JP7459812B2 JP7459812B2 (en) | 2024-04-02 |
Family
ID=82658123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021009932A Active JP7459812B2 (en) | 2021-01-25 | 2021-01-25 | Multilayer ceramic capacitor and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7459812B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000340449A (en) * | 1999-05-28 | 2000-12-08 | Kyocera Corp | Laminated electronic component |
JP2001044066A (en) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | Multilayer electronic component and manufacture thereof |
-
2021
- 2021-01-25 JP JP2021009932A patent/JP7459812B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000340449A (en) * | 1999-05-28 | 2000-12-08 | Kyocera Corp | Laminated electronic component |
JP2001044066A (en) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | Multilayer electronic component and manufacture thereof |
Also Published As
Publication number | Publication date |
---|---|
JP7459812B2 (en) | 2024-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10431379B2 (en) | Method of manufacturing a multilayer ceramic capacitor | |
JP5420619B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP6496270B2 (en) | Ceramic electronic component and method for manufacturing the same | |
JP6496271B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
KR101659153B1 (en) | Multi-layered ceramic capacitor, manufacturing method of the same and board having the same mounted thereon | |
JP7440180B2 (en) | Multilayer ceramic capacitor | |
US10510488B2 (en) | Multilayer ceramic capacitor | |
JP7533823B2 (en) | Multilayer ceramic capacitor and its manufacturing method | |
JP2021015950A (en) | Multilayer ceramic capacitor | |
JP2020167236A (en) | Three-terminal type multilayer ceramic capacitor and method for manufacturing the same | |
JP2014187216A (en) | Method of manufacturing multilayer ceramic capacitor | |
CN108183024B (en) | Method for manufacturing laminated ceramic electronic component | |
JP2014216637A (en) | Multilayered ceramic electronic component and board for mounting the same | |
KR102597153B1 (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
KR102505445B1 (en) | Multilayer ceramic capacitor and manufacturing method of the same | |
JP7459812B2 (en) | Multilayer ceramic capacitor and method for manufacturing the same | |
KR20160053682A (en) | Multi-layered ceramic capacitor, manufacturing method of the same and board having the same mounted thereon | |
JP7215410B2 (en) | Multilayer ceramic capacitor and method for manufacturing the same | |
JP7058987B2 (en) | Manufacturing method of multilayer ceramic capacitors and multilayer ceramic capacitors | |
JP2005108890A (en) | Laminated ceramic capacitor | |
JP7247559B2 (en) | Multilayer ceramic capacitor and method for manufacturing the same | |
KR20200045403A (en) | Multilayer ceramic electronic component | |
WO2024075427A1 (en) | Multilayer ceramic capacitor | |
WO2024075428A1 (en) | Laminated ceramic capacitor | |
JP2021072325A (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7459812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |