JP2022104584A - １つ又は複数の支持構造を有する半導体構造 - Google Patents

１つ又は複数の支持構造を有する半導体構造 Download PDF

Info

Publication number
JP2022104584A
JP2022104584A JP2021208422A JP2021208422A JP2022104584A JP 2022104584 A JP2022104584 A JP 2022104584A JP 2021208422 A JP2021208422 A JP 2021208422A JP 2021208422 A JP2021208422 A JP 2021208422A JP 2022104584 A JP2022104584 A JP 2022104584A
Authority
JP
Japan
Prior art keywords
layer
support structure
semiconductor
epitaxial
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021208422A
Other languages
English (en)
Inventor
ロドリゲス， フランシスコ ハビエル サントス
javier santos rodriguez Francisco
マルクス ハルフマン，
Harfmann Markus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2022104584A publication Critical patent/JP2022104584A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】１つ又は複数の支持構造を有する半導体構造を提供する。【解決手段】半導体構造のための支持構造を形成するための１つ又は複数の半導体構造及び／又は方法であって、第１の多孔質化層を半導体基板の上に形成することと、第１のエピタキシャル層を第１の多孔質化層の上に形成することと、第２の多孔質化層を第１のエピタキシャル層の第１の部分から形成し、支持構造を第１のエピタキシャル層の第２の部分から形成することと、を含む。【選択図】図１

Description

本開示は半導体ウェハのための支持構造の分野に関する。
様々なタイプの半導体ウェハが様々な厚さを有し得る。例えば、径に依存して、いくつかの半導体ウェハは、シリコン基板のために約７００マイクロメートルそして炭化珪素基板のために約３７０マイクロメートルの厚さを有し得る。絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）又は電界効果トランジスタ（例えばＭＯＳＦＥＴ：ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）などのための薄いウェハ技術により、薄い半導体ウェハはシリコン基板のために約２００マイクロメートル以下又は炭化珪素基板のために約１００マイクロメートル以下の厚さを有し得る。
本概要は、以下の「発明を実施するための形態」においてさらに説明される概念のうちの選択されたものを単純化形式で導入するために提供される。本概要は、請求される主題の主要因又は必須特徴を特定することを目的としていなく、請求される主題の範囲を制限するために使用されることも目的としていない。
いくつかの実施形態によると、方法が提供される。本方法は半導体基板の上に第１の多孔質化層を形成することを含み得る。第１のエピタキシャル層が第１の多孔質化層の上に形成され得る。第２の多孔質化層が第１のエピタキシャル層の第１の部分から形成され得る。支持構造が第１のエピタキシャル層の第２の部分から形成され得る。
前述の及び関連目的の達成のために、以下の説明及び添付図面はいくつかの例示的態様及び実装形態を説明する。これらは１つ又は複数の態様が採用され得る様々なやり方のうちのいくつかだけを指示する。本開示の他の態様、利点及び新規な特徴は添付図面と併せて考察されると以下の詳細説明から明らかになる。
半導体構造のための１つ又は複数の支持構造を形成する例示的方法の図である。 半導体基板の図である。 半導体基板の上に形成された第１の多孔質化層（ｐｏｒｏｓｉｆｉｃａｔｉｏｎ ｌａｙｅｒ）の図である。 第１の多孔質化層の上に形成された第１のエピタキシャル層の図である。 第１のエピタキシャル層の第１の部分から形成された第２の多孔質化層及び第１のエピタキシャル層の第２の部分から形成された支持構造の図である。 支持構造の上に形成されたデバイス層の図である。 デバイス層の上及び／又は内に形成された１つ又は複数のデバイス構造の図である。 半導体構造へ取り付けられたキャリヤの図である。 支持構造を有する半導体構造の図である。 半導体構造の下面視及び上面視の図である。 半導体基板の図である。 半導体基板の上に形成された第１の多孔質化層の図である。 第１の多孔質化層の上に形成された第１のエピタキシャル層の図である。 第１のエピタキシャル層の第１の部分から形成された第２の多孔質化層、並びに第１のエピタキシャル層の第２及び第３の部分から形成された第１の支持構造及び第２の支持構造の図である。 支持構造の上に形成されたデバイス層の図である。 デバイス層の上及び／又は内に形成された１つ又は複数のデバイス構造の図である。 半導体構造へ取り付けられたキャリヤの図である。 支持構造を有する半導体構造の図である。 半導体構造の下面視及び上面視の図である。 半導体基板の図である。 半導体基板の上に形成された第１の多孔質化層の図である。 第１の多孔質化層の上に形成された第１のエピタキシャル層の図である。 第１のエピタキシャル層の第１の部分から形成された第２の多孔質化層、並びに第１のエピタキシャル層の１つ又は複数の他の部分から形成された第１の支持構造及び第２の支持構造の図である。 支持構造の上に形成されたデバイス層の図である。 デバイス層の上及び／又は内に形成された１つ又は複数のデバイス構造の図である。 半導体構造へ取り付けられたキャリヤの図である。 支持構造を有する半導体構造の図である。 支持構造と支持構造同士間の空洞内に充填された金属とを有する半導体構造の図である。 半導体構造の下面視及び上面視の図である。 支持構造と支持構造同士間の空洞内に充填された金属とを有する半導体構造の下面視及び上面視の図である。
ここで請求される主題は添付図面を参照して説明され、ここでは同じ参照符号は本明細書を通じて同じ要素を指すために使用される。以下の説明では、説明の目的のために、請求される主題を十分に理解するために多くの具体的詳細が記載される。しかし、請求される主題がこれらの具体的詳細無しに実施され得るということは明らかであろう。他の事例では、周知の構造及びデバイス構造が、請求される主題を説明することを容易にするためにブロック線図の形式で示される。
薄い半導体ウェハなどの半導体ウェハはこのような半導体ウェハの薄さに起因する反り及び機械的破損に対して脆弱であり得る。例えば、半導体ウェハのいくつかのエリア（例えば縁近くの）に対する機械負荷は髪の毛のように細い亀裂を引き起こし得る及び／又は半導体ウェハを破壊し得る。これは薄い半導体ウェハ（例えば半導体ウェハがシリコン基板のための約２００マイクロメートル以下そして炭化珪素基板のための約１００マイクロメートル以下の厚さを有する場合）にとって特に問題であり得る。
半導体ウェハが製作及び／又は取り扱い中に破損される可能性を低減するために半導体ウェハを強化するために、支持構造が半導体ウェハのために生成され得る（例えば半導体ウェハへ取り付けられ得る又は内へ研削され得る）。例えば、支持構造は半導体ウェハの裏面へ取り付けられ得る。これは追加の複雑性を半導体ウェハの製造プロセスへ加える。さらに、例えば機械的、物理的、又は化学的除去プロセス（例えば研削、エッチング、放電加工）を用いて支持構造が半導体ウェハの裏面内へ生成される場合半導体ウェハの基板は再使用できない。したがって、基板は例えば研削プロセス中の支持材料の機械加工のおかげで再使用できない。半導体ウェハへ支持構造を追加することに伴い発生し得る他の課題は温度制約と熱膨張率との不整合に関係する。
したがって、本明細書において提供されるように、様々な形状、サイズ及び配置に従って、１つ又は複数の支持構造が、半導体構造を強化して反り又は破損の可能性を低減するために、薄い半導体ウェハなどの半導体構造のために形成される。一実施形態では、半導体構造は基板を含む。半導体構造の基板は、半導体ウェハを含み得る又は半導体ウェハ及びまたエピタキシャル層を含み得る。１つ又は複数の支持構造は、基板（半導体構造のエピタキシャル層及び／又は単結晶層など）へ適用される多孔質化プロセスにより形成される。本支持構造は半導体構造の裏面内へ切削されない又は取り付けられないので、半導体構造の半導体基板は再使用できる。支持構造は追加の温度制約を導入しない及び／又は熱膨張率不整合を生成しないプロセスに従って形成され得る。
本支持構造は、半導体構造のその後の処理及び／又は取り扱いから生じる可能性がある機械的破損、反り又は他の構造的問題の可能性を低減するのを助けるために追加の支持／強度を提供する。これらの支持構造は、非常に薄いことのおかげでそうでなければ反り及び機械的破損に対し脆弱である薄い半導体ウェハ（例えばシリコン基板のために約２００マイクロメートル以下の厚さ及び炭化珪素基板のために約１００マイクロメートル以下の厚さを有する薄い半導体ウェハ）にとって特に有用であり得る。
様々な形状、サイズ、配置、及び／又は多数の支持構造が半導体構造のために提供される。１つ又は複数の実施形態では、単一の支持構造又は複数の支持構造など任意数の支持構造が半導体構造のために形成され得る。１つ又は複数の実施形態では、支持構造は、ループ状構造（例えばリング構造）、柱状構造、柱構造などの複数の構造を含む格子状構造、１つ又は複数の構造の周囲（例えば単一柱状構造の周囲又は複数の柱構造又は格子状構造の周囲）に配置されたループ状構造、円筒形状、長方形状など様々な形状を有し得る。
いくつかの実施形態によると、方法が提供される。本方法は、半導体基板の上に第１の多孔質化層を形成すること；第１の多孔質化層の上に第１のエピタキシャル層を形成すること；及び第１のエピタキシャル層の第１の部分から第２の多孔質化層をそして第１のエピタキシャル層の第２の部分から支持構造を形成することを含む。
いくつかの実施形態によると、第１の多孔質化層を形成することは第１の多孔質化プロセスを半導体基板へ適用することを含み、第２の多孔質化層を形成することは第２の多孔質化プロセスを第１のエピタキシャル層へ適用することを含む。一般的に、多孔質化プロセス（例えば第１の多孔質化プロセス又は第２の多孔質化プロセスの少なくとも１つ）はエッチングプロセス（例えば電気化学エッチングを介した及び／又はプラズマエッチングを介した）を含み得る。
いくつかの実施形態によると、支持構造は複数の構造を含む。複数の構造のうちの少なくともいくつかは例えば互いに離間され得る。別々に又は組み合わせで、構造のうちの少なくともいくつかは互いに隣接し得る。
いくつかの実施形態によると、支持構造はループ状構造（例えばリング状構造）を含む。
いくつかの実施形態によると、支持構造は１つ又は複数の構造物／ブリッジを有する格子状構造を含む。例えば、デバイス構造は格子状構造の開口とアライメントされ得、切り溝領域は格子状構造の構造物／ブリッジとアライメントされ得る。
いくつかの実施形態によると、支持構造はループ状構造から離間された第２の構造の周囲に配置されたループ状構造を含む。例えば、ループ状構造はデバイス構造の周囲に配置され得る。
いくつかの実施形態によると、第２の構造は格子状構造である。
いくつかの実施形態によると、本方法は第２の多孔質化層の上に第２のエピタキシャル層を形成することを含む。いくつかの実施形態によると、別の部品（例えば第１の多孔質化層、第１のエピタキシャル層など）の上にエピタキシャル層（例えば第１のエピタキシャル層、第２のエピタキシャル層など）を形成することは、前記部品の上に前記エピタキシャル層を蒸着する蒸着プロセス（例えばエピタキシャル蒸着プロセス）を含み得る。第２のエピタキシャル層が第２の多孔質化層上に直接形成されてもよいし、別のエピタキシャル層が第２のエピタキシャル層と第２の多孔質化層との間に配置されてもよい。
いくつかの実施形態によると、本方法は１つ又は複数のデバイス構造を第２のエピタキシャル層の上及び／又は内に形成することを含む。
いくつかの実施形態によると、本方法は第１の多孔質化層の上側部分を第１の多孔質化層の下側部分から分離することを含む。
いくつかの実施形態によると、装置が提供される。本装置は、第１の多孔質化層を半導体基板の上に形成する手段；第１のエピタキシャル層を第１の多孔質化層の上に形成する手段；及び第１のエピタキシャル層の第１の部分から第２の多孔質化層をそして第１のエピタキシャル層の第２の部分から支持構造を形成する手段を含む。
いくつかの実施形態によると、方法が提供される。本方法は、支持構造を形成することであって多孔質化プロセスを含む形成すること；デバイス層を支持構造の上に形成すること；及び１つ又は複数のデバイス構造をデバイス層の上及び／又は内に形成することを含む。
いくつかの実施形態によると、本方法は支持構造がその上に形成される多孔質化層を提供することを含む。いくつかの実施形態では、支持構造は多孔質化層に直接隣接し得る。しかし、別の部品が支持構造と多孔質化層との間に設けられるということも可能かもしれない。
いくつかの実施形態によると、支持構造を形成することは、多孔質化プロセスが適用される第１のエピタキシャル層を形成することを含む。
いくつかの実施形態によると、多孔質化プロセスは第１のエピタキシャル層の一部だけを多孔質化し、支持構造は第１のエピタキシャル層の非多孔質化部分を含む。
いくつかの実施形態によると、非多孔質化部分は複数の部分を含む。
いくつかの実施形態によると、デバイス層を形成することは第２のエピタキシャル層を形成することを含む。
いくつかの実施形態によると、装置が提供される。本装置は、多孔質化プロセスを使用することにより支持構造を形成する手段；支持構造の上にデバイス層を形成する手段；及び１つ又は複数のデバイス構造をデバイス層の上及び／又は内に形成する手段を含む。
いくつかの実施形態によると、半導体構造が提供される。半導体構造は、第１のエピタキシャル材料を含む支持構造；支持構造の上に配置されるデバイス層であって第２のエピタキシャル材料を含むデバイス層；及びデバイス層の上及び／又は内の１つ又は複数のデバイス構造を含む。
いくつかの実施形態によると、支持構造は第１のエピタキシャル材料から主に構成され、デバイス層は第２のエピタキシャル材料から主に構成される。
いくつかの実施形態によると、第１のエピタキシャル材料及び第２のエピタキシャル材料は同じ材料を含む。
いくつかの実施形態によると、支持構造は複数の部分、ループ状構造、又は格子状構造の構造物／ブリッジのうちの少なくとも１つを含む。
いくつかの実施形態によると、デバイス構造は例えば、垂直方向に沿って近隣デバイス構造間の切り溝領域をダイシングすることにより分離される。ダイシングは、機械的鋸引き、プラズマダイシング、レーザ支援ダイシング（例えばステルスダイシング、熱レーザ分離）のうちの少なくとも１つを含み得る。ダイシングは支持構造を介し（例えば格子状構造の構造物／ブリッジを介し）行われ得る。１つ又は複数の実施形態では、ダイシングは金属層を介し行われ得る。
いくつかの実施形態によると、方法が提供される。本方法は、第１の多孔質化層を基板の上に生成するために第１の多孔質化プロセスを基板上へ行うこと；第１の多孔質化層の上に第１のエピタキシャル層（以下では「エピ層」とも呼ばれる）を形成すること；及び第１のエピ層の第１の部分から第２の多孔質化層と、第１のエピ層の第２の部分を含む支持構造とを形成するために第２の多孔質化プロセスを第１のエピ層上へ行うことを含む。
いくつかの実施形態によると、本方法は第２の多孔質化層の上に第２のエピ層を形成することを含む。
いくつかの実施形態によると、本方法は第２のエピ層上に１つ又は複数のデバイス構造を形成することを含む。デバイス構造は第２のエピ層の上に及び／又は第２のエピ層上に及び／又は内に形成され得る。
いくつかの実施形態によると、本方法は可逆性（ｒｅｖｅｒｓｉｂｌｅ）キャリヤを第２のエピ層へ取り付けることを含む。
いくつかの実施形態によると、本方法は可逆性キャリヤが第２のエピ層へ取り付けられる間に裏面処理を行うことを含む。
いくつかの実施形態によると、本方法は、裏面処理のすべての裏面処理工程を完了したことに応答して又は裏面処理の少なくともいくつか裏面処理工程を完了した後に可逆性キャリヤを除去すること（例えば、追加の裏面処理工程が、可逆性キャリヤが除去された後に行われ得る）を含む。
いくつかの実施形態によると、本方法は基板、第１の多孔質化層及び第２の多孔質化層を除去することを含む。
いくつかの実施形態によると、本方法は、エッチングプロセスを利用することにより第１の多孔質化層又は第２の多孔質化層の少なくとも１つの多孔質化層の少なくとも一部又は全体を除去することを含む。
いくつかの実施形態によると、本方法は、機械的プロセスを利用することにより第１の多孔質化層又は第２の多孔質化層の少なくとも１つの多孔質化層の少なくとも一部又は全体を除去することを含む。
いくつかの実施形態によると、本方法は、流体を利用することにより第１の多孔質化層又は第２の多孔質化層の少なくとも１つの多孔質化層の少なくとも一部又は全体を除去することを含む。
いくつかの実施形態によると、支持構造はリング構造を含む。
いくつかの実施形態によると、支持構造は第２のエピ層の裏面の周囲縁に沿って形成され、支持構造は円形、四角形状又は長方形状のうちの１つを有する。
いくつかの実施形態によると、方法が提供される。本方法は、第１の多孔質化層を基板の上に生成するために第１の多孔質化プロセスを基板上へ行うこと；第１の多孔質化層の上に第１のエピ層を形成すること；及び第１のエピ層の第１の部分から第２の多孔質化層、第１のエピ層の第２の部分から第１の支持構造、及び第１のエピ層の第３の部分から第２の支持構造を形成するために第２の多孔質化プロセスを第１のエピ層上へ行うことを含む。
いくつかの実施形態によると、本方法は、第２の多孔質化層の上に第２のエピ層を形成すること；及び第２のエピ層の上に１つ又は複数のデバイス構造を形成することを含む。
いくつかの実施形態によると、本方法は、第１の支持構造と第２の支持構造との間に空洞を形成するために基板、第１の多孔質化層及び第２の多孔質化層を除去することを含む。
いくつかの実施形態によると、本方法は、空洞内に連続的金属層又は非連続金属層のうちの１つを形成するために空洞を金属により充填することを含む。
いくつかの実施形態によると、方法が提供される。本方法は、第１の多孔質化層を基板の上に生成するために第１の多孔質化プロセスを基板上へ行うこと；第１の多孔質化層の上に第１のエピ層を形成すること；及び第１のエピ層の第１の部分から第２の多孔質化層、第１のエピ層の第２の部分から支持構造、及び第１のエピ層の部分から形成された複数の支持構造を含む格子支持構造を形成するために第２の多孔質化プロセスを第１のエピ層上へ行うことを含む。
いくつかの実施形態によると、本方法は、第２の多孔質化層の上に第２のエピ層を形成すること；及び第２のエピ層の上に１つ又は複数のデバイス構造を形成することを含む
いくつかの実施形態によると、本方法は、格子状支持構造の第１の支持構造と複数の支持構造との間に空洞を形成するために基板、第１の多孔質化層及び第２の多孔質化層を除去することを含む。
いくつかの実施形態によると、本方法は、空洞内に連続的金属層又は非連続金属層のうちの１つを形成するために空洞を金属により充填することを含む。
１つ又は複数の実施形態によると、半導体構造のための１つ又は複数の支持構造を形成する例示的方法１００が、図１により示され、そして図２Ａ～２Ｉ、図３Ａ～３Ｉ、及び図 ４Ａ～４Ｉと併せてさらに説明される。図２Ａ～２Ｉは半導体構造２００を形成するために実施される方法１００を示す。半導体構造２００は図２Ａにより示すように半導体基板２０２を含む。半導体基板２０２は、例えばシリコン、炭化珪素、窒化ガリウム、砒化ガリウム、ガリウム酸化物、燐化インジウム、又は多孔質化プロセスに晒され得る任意の他の支持材料を含み得る。方法１００の１０２において、第１の多孔質化層２０４が図２Ｂにより示すように半導体基板２０２の上に形成される。１つ又は複数の実施形態では、第１の多孔質化層２０４は、第１の多孔質化プロセス（縁無し又は境界無し多孔質化プロセスなど）を半導体基板２０２へ適用することにより形成され、したがって半導体基板２０２の最上部分が第１の多孔質化層２０４へ変換される。
方法１００の１０４において、第１のエピタキシャル層２０６が図２Ｃにより示すように第１の多孔質化層２０４の上に形成される。１つ又は複数の実施形態では、第１のエピタキシャル層２０６は、第１の多孔質化層２０４の上に第１のエピタキシャル層２０６を蒸着する蒸着プロセスにより形成される。方法１００の１０６において、第２の多孔質化層２０８が図２Ｄにより示されるように第１のエピタキシャル層２０６の第１の部分から形成される。１つ又は複数の実施形態では、第２の多孔質化層２０８は、第１のエピタキシャル層２０６の第１の部分へ第２の多孔質化プロセスを適用することにより形成される。多孔質化されない第１のエピタキシャル層２０６の部分（非多孔質化部分）が１つ又は複数の支持構造としてそのまま残る。１つ又は複数の実施形態では、支持構造２０６ａは、第２の多孔質化プロセスにより多孔質化されない第１のエピタキシャル層２０６の第２の部分から形成され、したがって支持構造２０６ａは第１のエピタキシャル層２０６の非多孔質化部分を含む。支持構造２０６ａは第１の多孔質化層２０４の上に形成される。１つ又は複数の実施形態では、支持構造２０６ａは図２Ｉとの関連でさらに説明され示されるループ状構造（例えばリング構造）を含む。任意の数、形状、サイズ、及び／又は配置の支持構造が形成され得るということとこれらの例の少なくともいくつかは図３Ａ～３Ｉ及び図４Ａ～４Ｉとの関連でさらに説明され示されるということとが理解され得る。
方法１００の１０８において、第２のエピタキシャル層２１０が図２Ｅより示されるように第２の多孔質化層２０８の上に形成される。１つ又は複数の実施形態では、第２のエピタキシャル層２１０は支持構造２０６ａの上に形成される。第２のエピタキシャル層２１０は第２の多孔質化層２０８及び／又は支持構造２０６ａの上に第２のエピタキシャル層２１０を蒸着する蒸着プロセスにより形成され得る。１つ又は複数の実施形態では、第２のエピタキシャル層２１０は、第１のエピタキシャル層２０６のエピタキシャル材料（例えば支持構造２０６ａのエピタキシャル材料）と同じであっても異なってもよいエピタキシャル材料を含むデバイス層である。このようにして、支持構造２０６ａは第１のエピタキシャル層２０６のエピタキシャル材料から主に構成され得、デバイス層は第２のエピタキシャル層２１０のエピタキシャル材料から主に構成され得る。いくつかの実施形態では、第２のエピタキシャル層２１０は半導体構造２００の最終エピタキシャル層である。いくつかの実施形態では、１つ又は複数の追加のエピタキシャル層が第１のエピタキシャル層２０６及び第２のエピタキシャル層２１０に加えて形成される（例えば第１のエピタキシャル層２０６及び第２のエピタキシャル層２１０の間に）。任意数のエピタキシャル層が形成され得るということが理解され得る。
方法１００の１１０において、図２Ｆにより示されるように１つ又は複数のデバイス構造２１２が第２のエピタキシャル層２１０の上及び／又は内に（例えばデバイス層の上及び／又は内に）形成される。１つ又は複数の実施形態では、様々なデバイス生成プロセス工程が、１つ又は複数のデバイス構造２１２を形成するために半導体構造２００の前面において行われ得る。１つ又は複数のデバイス構造２１２が形成されると、キャリヤ２１４が図２Ｇより示されるように半導体構造２００の前面へ塗布され得る。１つ又は複数の実施形態では、キャリヤ２１４は半導体構造２００の前面へ取り付け可能な可逆性キャリヤである。キャリヤ２１４は半導体構造２００の前面を支持する（例えば１つ又は複数のその後の処理工程（裏面処理など）が行われる間）。キャリヤ２１４は、キャリヤ２１４が半導体構造２００を破壊することなく後続の処理工程において除去され得るように前面へ取り付けられ得る。１つ又は複数の実施形態では、図２Ｈにより示されるように半導体基板２０２は例えば前面へ取り付けられているキャリヤ２１４により半導体構造２００から除去される／取り外される。
方法１１２の１００において、第１の多孔質化層２０４の少なくとも一部が図２Ｈにより示されるように半導体構造２００から除去される。１つ又は複数の実施形態では、第１の多孔質化層２０４の上側部分が第１の多孔質化層２０４の下側部分から分離される。１つ又は複数の実施形態では、第２の多孔質化層２０８の少なくとも一部が半導体構造２００から除去される。１つ又は複数の実施形態では、選択エッチングプロセスが、第１の多孔質化層２０４の少なくとも一部及び／又は第２の多孔質化層２０８の少なくとも一部を選択的に除去するために利用され得る。１つ又は複数の実施形態では、選択エッチングプロセスはエッチング材料（エッチング物質など）を利用する。エッチング物質は、半導体基板の材料と比較して高い選択性（例えばシリコン、フッ化水素（ＨＦ）、過酸化水素（Ｈ２Ｏ２）の）により多孔質化層をエッチングするように選択され得る、又はエッチング物質（例えばエッチング物質として硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）、水酸化カリウム（ＫＯＨ）、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ））の選択性は低いが選択エッチングプロセスが調整剤及び／又は減速剤（例えば過酸化物、酢酸）及び／又は界面活性剤を介し制御されるように選択され得る。第１の多孔質化層２０４の少なくとも一部及び／又は第２の多孔質化層２０８の少なくとも一部を除去することで支持構造２０６ａを露出する。例えば、支持構造２０６ａは、半導体構造２００の追加的支持及び強度を提供するために半導体構造２００の縁に沿って（例えば第２のエピタキシャル層２１０の縁に沿って）ループするループ状構造であり得る。特に、ループ状構造は支持リングなどのリングの形状を有し得る。
キャリヤ２１４が半導体構造２００の前面へ取り付けられる間、蒸着、エッチング、コンディショニング、リソグラフィ、インプランテーション、焼なまし、及び／又は他の処理工程などの様々な裏面処理工程が行われ得る。裏面処理工程が完了すると、キャリヤ２１４は図２Ｈにより示されるように半導体構造２００から除去され得る。
図２Ｉは半導体構造２００の下面視２５０を示す。１つ又は複数の実施形態では、支持構造２０６ａは、図２Ｈにより示されるように、例えば１つ又は複数のデバイス構造２１２が第２のエピタキシャル層２１０の上に且つ支持構造２０６ａの内部空洞２１３の上に位置決めされる場合半導体構造２００の外縁を囲むリング（例えば、周囲の円）形状を有する。このようにして、支持構造２０６ａは半導体構造２００の外周近くに又は外周に沿って位置決めされ得る。図２Ｉは半導体構造２００の上面視２６０を示す。１つ又は複数の実施形態では、１つ又は複数のデバイス構造２１２は第２のエピタキシャル層２１０（デバイス層）の上及び／又は内に位置決めされる。
図３Ａ～３Ｉは、第１の支持構造３０６ａ及び第２の支持構造３０６ｂを含む半導体構造３００を形成するために実施される方法１００を示す。半導体構造３００は図３Ａにより示すように半導体基板３０２を含む。半導体基板３０２はシリコン、炭化珪素又は任意の他の支持材料を含み得る。方法１００の１０２において、第１の多孔質化層３０４が図３Ｂにより示すように半導体基板３０２の上に形成される。１つ又は複数の実施形態では、第１の多孔質化層３０４が、第１の多孔質化プロセスを半導体基板３０２へ適用することにより形成され、したがって半導体基板３０２の最上部分が第１の多孔質化層３０４へ変換される。このようにして、第１の多孔質化層３０４は、例えば第１の多孔質化層３０４が半導体基板３０２の一部として形成される（例えば、半導体基板３０２の一部が第１の多孔質化層３０４を形成するために修正される）場合半導体基板３０２上に、又はその上に又はそれから形成される。方法１００の１０４において、第１のエピタキシャル層３０６が図３Ｃにより示すように第１の多孔質化層３０４の上に形成される。１つ又は複数の実施形態では、第１のエピタキシャル層３０６は、第１の多孔質化層３０４の上に第１のエピタキシャル層３０６を蒸着する蒸着プロセスにより形成される。
方法１００の１０６において、第２の多孔質化層３０８が図３Ｄにより示されるように第１のエピタキシャル層３０６の第１の部分から形成される。１つ又は複数の実施形態では、第２の多孔質化層３０８は、第１のエピタキシャル層３０６の第１の部分へ第２の多孔質化プロセスを適用することにより形成される。１つ又は複数の実施形態では、第２の多孔質化プロセスは周縁除外（ｍａｒｇｉｎａｌ ｅｘｃｌｕｓｉｏｎ）で行われる。多孔質化されない第１のエピタキシャル層３０６の一部（第１のエピタキシャル層３０６の非多孔質化部分）は１つ又は複数の支持構造として残ったままである。非多孔質化部分は、第２の多孔質化プロセスが非多孔質化部分を多孔化することを阻止するためにハードマスク又はシールリングを利用することにより形成される。１つ又は複数の実施形態では、第１の支持構造３０６ａは第２の多孔質化プロセスにより多孔質化されない第１のエピタキシャル層３０６の第２の部分から形成され、したがって第１の支持構造３０６ａは第１のエピタキシャル層３０６の非多孔質化部分を含む。第１の支持構造３０６ａは第１の多孔質化層３０４の上に形成される。１つ又は複数の実施形態では、第１の支持構造３０６ａは図３Ｉとの関連でさらに説明され示されるループ状構造（例えばリング構造）を含む。
１つ又は複数の実施形態では、第２の支持構造３０６ｂは第２の多孔質化プロセスにより多孔質化されない第１のエピタキシャル層３０６の第３の部分から形成され、したがって第２の支持構造３０６ｂは第１のエピタキシャル層３０６の非多孔質化部分を含む。第２の支持構造３０６ｂは第１の多孔質化層３０４の上に形成される。１つ又は複数の実施形態では、第２の支持構造３０６ｂは、第１の支持構造３０６ａ（ループ状構造）が第２の多孔質化層３０８により配置され離間される柱構造などの構造を含み、このことは図３Ｉとの関連でさらに説明され示される。任意の数、形状、サイズ、及び／又は配置の支持構造が形成され得るということが理解され得る。１つ又は複数の実施形態では、第１の支持構造３０６ａ及び第２の支持構造３０６ｂの両方が図３Ｄにより示されるように形成される。１つ又は複数の実施形態では、第１の支持構造３０６ａではなく第２の支持構造３０６ｂだけが形成され得る。
方法１００の１０８において、第２のエピタキシャル層３１０が図３Ｅより示されるように第２の多孔質化層３０８の上に形成される。１つ又は複数の実施形態では、第２のエピタキシャル層３１０は第１の支持構造３０６ａ及び／又は第２の支持構造３０６ｂの上に形成される。第２のエピタキシャル層３１０は、第２の多孔質化層３０８、第１の支持構造３０６ａ及び／又は第２の支持構造３０６ｂの上に第２のエピタキシャル層３１０を蒸着する蒸着プロセスにより形成され得る。１つ又は複数の実施形態では、第２のエピタキシャル層３１０は、第１のエピタキシャル層３０６のエピタキシャル材料（例えば第１の支持構造３０６ａ及び／又は第２の支持構造３０６ｂのエピタキシャル材料）と同じであっても異なってもよいエピタキシャル材料を含むデバイス層である。このようにして、第１の支持構造３０６ａ及び／又は第２の支持構造３０６ｂは第１のエピタキシャル層３０６のエピタキシャル材料から主に構成され、デバイス層は第２のエピタキシャル層３１０のエピタキシャル材料から主に構成される。
方法１００の１１０において、図３Ｆにより示されるように１つ又は複数のデバイス構造３１２が第２のエピタキシャル層３１０の上及び／又は内に（例えばデバイス層の上及び／又は内に）形成される。１つ又は複数の実施形態では、様々なデバイス生成プロセス工程が、１つ又は複数のデバイス構造３１２を形成するために半導体構造３００の前面上で行われ得る。１つ又は複数のデバイス構造３１２が形成されると、キャリヤ３１４が図３Ｇより示されるように半導体構造３００の前面へ塗布され得る。１つ又は複数の実施形態では、キャリヤ３１４は半導体構造３００の前面へ取り付け可能な可逆性キャリヤである。キャリヤ３１４は半導体構造３００の前面を支持する（例えば１つ又は複数のその後の処理工程が行われる間）。１つ又は複数の実施形態では、半導体基板３０２は図３Ｈにより示されるように半導体構造３００から除去される／取り外される。
方法１１２の１００において、第１の多孔質化層３０４の少なくとも一部が図３Ｈにより示されるように半導体構造３００から除去される。１つ又は複数の実施形態では、第１の多孔質化層３０４の上側部分は第１の多孔質化層３０４の下側部分から分離される。１つ又は複数の実施形態では、第２の多孔質化層３０８の少なくとも一部が半導体構造３００から除去される。１つ又は複数の実施形態では、選択エッチングプロセスが、第１の多孔質化層３０４の少なくとも一部及び／又は第２の多孔質化層３０８の少なくとも一部を選択的に除去するために利用され得る。１つ又は複数の実施形態では、選択エッチングプロセスはエッチング材料（エッチング物質など）を利用する。エッチング物質は、半導体基板の材料と比較して高い選択性（例えばシリコン、フッ化水素（ＨＦ）、過酸化水素（Ｈ２Ｏ２）の）により多孔質化層をエッチングするように選択され得る、又はエッチング物質（例えばエッチング物質として硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）、水酸化カリウム（ＫＯＨ）、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ））の選択性は低いが選択エッチングプロセスは調整剤及び／又は減速剤（例えば過酸化物、酢酸）及び／又は界面活性剤を介し制御されるように選択され得る。第１の多孔質化層３０４の少なくとも一部及び／又は第２の多孔質化層３０８の少なくとも一部を除去することで、半導体構造３００の縁に沿ってループするループ状構造などの第１の支持構造３０６ａ及び柱構造などの第２の支持構造３０６ｂを露出して半導体構造３００の追加的支持及び強度を提供する。
キャリヤ３１４が半導体構造３００の前面へ取り付けられる間、リソグラフィ、インプランテーション、焼なまし、及び／又は他の処理工程などの様々な裏面処理工程が行われ得る。１つ又は複数の実施形態では、裏面金属化が半導体構造３００の裏面上へ行われ得る。１つ又は複数の実施形態では、裏面金属化は第１の支持構造３０６ａと第２の支持構造３０６ｂとの間の空洞３４０を充填し得る。その結果の金属層は、金属が空洞３４０内にであるが第１の支持構造３０６ａ及び第２の支持構造３０６ｂの最上面３４２の上に充填される（例えば、金属は点線３４４まで充填される）連続的金属層、又は金属が空洞３４０内にであるが第１の支持構造３０６ａ及び第２の支持構造３０６ｂの最上面３４２の下に充填される（例えば、金属は点線３４６まで充填される）非連続的金属層であり得る。裏面処理工程が完了すると、キャリヤ３１４は図３Ｈにより示されるように半導体構造３００から除去され得る。
図３Ｉは半導体構造３００の下面視３５０を示す。１つ又は複数の実施形態では、第１の支持構造３０６ａは、第１の支持構造３０６ａが半導体構造３００の縁の周囲（例えば第２のエピタキシャル層３１０（デバイス層）の縁の周囲）をループするようにループ状にされる。１つ又は複数の実施形態では、第２の支持構造３０６ｂは、柱形状を有し、そして第１の支持構造３０６ａが第２の支持構造３０６ｂの周囲をループするように第２のエピタキシャル層３１０により第１の支持構造３０６ａから離間される。図３Ｉは半導体構造３００の上面視３６０を示す。１つ又は複数の実施形態では、１つ又は複数のデバイス構造３１２は第２のエピタキシャル層３１０（デバイス層）の上及び／又は内に位置決めされる。
図４Ａ～４Ｉは、第１の支持構造４０６ａと複数の構造（第１の構造４０６ｂ、第２の構造４０６ｃ、第３の構造４０６ｄ、第４の構造４０６ｅ及び第５の構造４０６ｆなどを含む）を含む第２の支持構造とを含む半導体構造４００を形成するために実施される方法１００を示す。半導体構造４００は図４Ａにより示すように半導体基板４０２を含む。半導体基板４０２はシリコン、炭化珪素又は任意の他の支持材料を含み得る。方法１００の１０２において、第１の多孔質化層４０４が図４Ｂにより示すように半導体基板４０２の上に形成される。１つ又は複数の実施形態では、第１の多孔質化層４０４は、第１の多孔質化プロセスを半導体基板４０２へ適用することにより形成され、したがって半導体基板４０２の最上部分が第１の多孔質化層４０４へ変換される。方法１００の１０４において、第１のエピタキシャル層４０６が図４Ｃにより示すように第１の多孔質化層４０４の上に形成される。１つ又は複数の実施形態では、第１のエピタキシャル層４０６は第１の多孔質化層４０４の上に第１のエピタキシャル層４０６を蒸着する蒸着プロセスにより形成される。
方法１００の１０６において、第２の多孔質化層４０８が図４Ｄにより示されるように第１のエピタキシャル層４０６の第１の部分から形成される。１つ又は複数の実施形態では、第２の多孔質化層４０８は、第１のエピタキシャル層４０６の第１の部分へ第２の多孔質化プロセスを適用することにより形成される。１つ又は複数の実施形態では、第２の多孔質化プロセスは周縁除外で行われる。多孔質化されない第１のエピタキシャル層４０６の一部（非多孔質化部分）は１つ又は複数の支持構造（第１の支持構造４０６ａ及び／又は第２の支持構造など）としてそのまま残る。非多孔質化部分は、第２の多孔質化プロセスが非多孔質化部分を多孔化することを阻止するためにハードマスク又はシールリングを利用することにより形成される。１つ又は複数の実施形態では、第１の支持構造４０６ａは第２の多孔質化プロセスにより多孔質化されない第１のエピタキシャル層４０６の第２の部分から形成され、したがって第１の支持構造４０６ａは第１のエピタキシャル層４０６の非多孔質化部分を含む。第１の支持構造４０６ａは第１の多孔質化層４０４の上に形成される。１つ又は複数の実施形態では、第１の支持構造４０６ａは図４Ｉとの関連でさらに説明され示されるループ状構造（例えばリング構造）を含む。
１つ又は複数の実施形態では、第２の支持構造は第２の多孔質化プロセスにより多孔質化されない第１のエピタキシャル層４０６の１つ又は複数の部分から形成され、したがって第２の支持構造は第１のエピタキシャル層４０６の１つ又は複数の非多孔質化部分を含む。第２の支持構造は第１の多孔質化層４０４の上に形成される。１つ又は複数の実施形態では、第２の支持構造は、図４Ｉとの関連でさらに説明され示される第１の構造４０６ｂ、第２の構造４０６ｃ、第３の構造４０６ｄ、第４の構造４０６ｅ及び第５の構造４０６ｆなど複数の構造（例えば支持領域）を含む格子状構造を含む。このようにして、第２の支持構造は、第２の多孔質化層４０８により第１の支持構造４０６ａ（ループ状構造）から離間された複数の構造を含む。第２の支持構造は任意の数、形状、サイズ、及び／又は配置の構造を含み得るということが理解され得る。１つ又は複数の実施形態では、第１の支持構造４０６ａ及び第２の支持構造の両方が図４Ｄにより示されるように形成される。１つ又は複数の実施形態では、第１の支持構造４０６ａではなく第２の支持構造だけが形成され得る。
方法１００の１０８において、第２のエピタキシャル層４１０が図４Ｅより示されるように第２の多孔質化層４０８の上に形成される。１つ又は複数の実施形態では、第２のエピタキシャル層４１０は第１の支持構造４０６ａ及び／又は第２の支持構造の上に形成される。第２のエピタキシャル層４１０は、第２の多孔質化層４０８、第１の支持構造４０６ａ及び／又は第２の支持構造の上に第２のエピタキシャル層４１０を蒸着する蒸着プロセスにより形成され得る。１つ又は複数の実施形態では、第２のエピタキシャル層４１０は、第１のエピタキシャル層４０６のエピタキシャル材料（例えば第１の支持構造４０６ａ及び／又は第２の支持構造のエピタキシャル材料）と同じであっても異なってもよいエピタキシャル材料を含むデバイス層である。このようにして、第１の支持構造４０６ａ及び／又は第２の支持構造は第１のエピタキシャル層４０６のエピタキシャル材料から主に構成され、デバイス層は第２のエピタキシャル層４１０のエピタキシャル材料から主に構成される。
方法１００の１１０において、図４Ｆにより示されるように１つ又は複数のデバイス構造４１２が第２のエピタキシャル層４１０の上及び／又は内に（例えばデバイス層の上及び／又は内に）形成される。１つ又は複数の実施形態では、様々なデバイス生成プロセス工程が、１つ又は複数のデバイス構造４１２を形成するために半導体構造４００の前面上で行われ得る。１つ又は複数の実施形態では、１つ又は複数のデバイス構造４１２は第２の多孔質化層４０８の上に形成され得る。１つ又は複数の実施形態では、１つ又は複数のデバイス構造４１２は第２の支持構造の構造間に（例えば第１の構造４０６ｂと第２の構造４０６ｃとの間に、第２の構造４０６ｃと第３の構造４０６ｄとの間に、第３の構造４０６ｄと第４の構造４０６ｅとの間に、及び第４の構造４０６ｅと第５の構造４０６ｆとの間に）形成され得る。１つ又は複数の実施形態では、デバイス構造の幅４０５は、図４Ｆにより示されるようにその上にデバイス構造が形成される第２の多孔質化層４０８の多孔質化領域の幅４０７と同じ又は同様であり得る。１つ又は複数の実施形態では、デバイス構造の幅４０５は第２の多孔質化層４０８の多孔質化領域の幅４０７より小さいかもしれない。１つ又は複数の実施形態では、デバイス構造の幅４０５は第２の多孔質化層４０８の多孔質化領域の幅４０７より大きいかもしれなく、したがってデバイス構造は第２の支持構造の１つ又は複数の構造の少なくとも一部の上に形成され得る。１つ又は複数の実施形態では、デバイス構造の幅４０５は図４Ｆにより示されるように第２の支持構造（例えば第５の構造４０６ｆ）の構造の幅４０９より大きいかもしれない。１つ又は複数の実施形態では、デバイス構造の幅４０５は第２の支持構造の構造の幅４０９より小さいかもしれない。１つ又は複数の実施形態では、デバイス構造の幅４０５は第２の支持構造の構造の幅４０９と同じ又は同様であり得る。
１つ又は複数のデバイス構造４１２が形成されると、キャリヤ４１４が図４Ｇより示されるように半導体構造４００の前面へ塗布される。１つ又は複数の実施形態では、キャリヤ４１４は半導体構造４００の前面へ取り付け可能な可逆性キャリヤである。キャリヤ４１４は半導体構造４００の前面を支持する（例えば１つ又は複数のその後の処理工程が行われる間）。１つ又は複数の実施形態では、半導体基板４０２は図４Ｈにより示されるように半導体構造４００から除去される／取り外される。
方法１１２の１００において、第１の多孔質化層４０４の少なくとも一部は図４Ｈにより示されるように半導体構造４００から除去される。１つ又は複数の実施形態では、第１の多孔質化層４０４の上側部分は第１の多孔質化層４０４の下側部分から分離される。１つ又は複数の実施形態では、第２の多孔質化層４０８の少なくとも一部が半導体構造４００から除去される。１つ又は複数の実施形態では、選択エッチングプロセスが、第１の多孔質化層４０４の少なくとも一部及び／又は第２の多孔質化層４０８の少なくとも一部を選択的に除去するために利用され得る。１つ又は複数の実施形態では、選択エッチングプロセスはフッ化水素（ＨＦ）、過酸化水素（Ｈ２Ｏ２）又は他のエッチング材料などのエッチング材料を利用する。第１の多孔質化層４０４の少なくとも一部及び／又は第２の多孔質化層４０８の少なくとも一部を除去することで、半導体構造４００の縁に沿ってループするループ状構造などの第１の支持構造４０６ａ並びに第１の構造４０６ｂ、第２の構造４０６ｃ、第３の構造４０６ｄ、第４の構造４０６ｅ及び第５の構造４０６ｆなどの第２の支持構造を露出し、半導体構造４００の追加的支持及び強度を提供する。
キャリヤ４１４が半導体構造４００の前面へ取り付けられる間、リソグラフィ、インプランテーション、焼なまし、及び／又は他の処理工程などの様々な裏面処理工程が行われ得る。１つ又は複数の実施形態では、裏面金属化が半導体構造４００の裏面上へ行われ得る。１つ又は複数の実施形態では、裏面金属化は、第１の支持構造４０６ａ、第１の構造４０６ｂ、第２の構造４０６ｃ、第３の構造４０６ｄ、第４の構造４０６ｅ及び／又は第５の構造４０６ｆ間の空洞４４０を充填し得る。その結果の金属層は、金属が、空洞４４０内にであるが第１の支持構造４０６ａ、第１の構造４０６ｂ、第２の構造４０６ｃ、第３の構造４０６ｄ、第４の構造４０６ｅ、及び／又は第５の構造４０６ｆの最上面４４２の上に充填される（例えば、金属は点線４４４まで充填される）連続的金属層、又は金属が、空洞４４０内にであるが第１の支持構造４０６ａ、第１の構造４０６ｂ、第２の構造４０６ｃ、第３の構造４０６ｄ、第４の構造４０６ｅ、及び／又は第５の構造４０６ｆの最上面４４２の下に充填される（例えば、金属は点線４４６まで充填される）非連続的金属層であり得る。裏面処理工程が完了すると、キャリヤ４１４は図４Ｈにより示されるように半導体構造４００から除去され得る。
１つ又は複数の実施形態では、ダイシングプロセスが、図４Ｈにより示されるように近隣デバイス構造間の領域をダイシング４３５することにより１つ又は複数のデバイス構造４１２を分離するために行われ得る。１つ又は複数の実施形態では、ダイシング４３５は、線に沿った切断とは対照的に点線４３７により表される／示される材料の除去（例えば、一定厚さの材料が除去され得る）に関与し得る。１つ又は複数の実施形態では、ダイシング４３５は、例えばダイシング４３５が第２のエピタキシャル層４１０のエピタキシャル材料（例えば半導体材料）及び第１のエピタキシャル層４０６からのエピタキシャル材料を含む第２の支持構造のエピタキシャル材料（例えば半導体材料）を介する場合一種類の材料を介し行われ得る。このようにして、ダイシング４３５は１つ又は複数の実施形態では半導体材料だけを介し行われ得る。ダイシング４３５は一種類の材料を介し行われ得るので、ダイシングプロセス及びダイシングツールは材料のタイプに基づき選択され得る。
図４Ｈは半導体構造のために形成された１つ又は複数の支持構造の第１の実施形態を示すということと図４Ｉは半導体構造のために形成された１つ又は複数の支持構造の第２の実施形態（例えば図４Ｈの第１の実施形態とは別個である）を示すということとが理解され得る。しかし、図４Ａ～４Ｇに関連して述べた処理工程の少なくとも一部が図４Ｈの第１の実施形態及び／又は図４Ｉの第２の実施形態の両方へ適用され得るということが理解され得る。
第１の支持構造４０６ａと第２の支持構造との間の空洞（例えば空洞４４０）が金属４１１により任意選択的に充填される１つ又は複数の実施形態では、ダイシング４３５は図４Ｉの第２の実施形態より示されるように２つの材料、例えばエピタキシャル材料（例えば第２のエピタキシャル層４１０のエピタキシャル材料）を介し及び金属４１１を介し行われ得る。
図４Ｊはダイシング４３５線／領域を有する半導体構造４００の下面視４５０を示す。１つ又は複数の実施形態では、半導体構造４００は任意選択的に、半導体構造４００の縁の周囲（例えば第２のエピタキシャル層４１０（デバイス層）の縁の周囲及び第２の支持構造４７７の周囲）をループし得る第１の支持構造４０６ａを含む。１つ又は複数の実施形態では、半導体構造４００は第２の支持構造４７７を含む。１つ又は複数の実施形態では、第２の支持構造４７７は、第１の支持構造４０６ａが第２の支持構造４７７の周囲をループするように第２のエピタキシャル層４１０により第１の支持構造４０６ａから離間される。図４Ｊはダイシング４３５線／領域を有する半導体構造４００の上面視４６０を示す。１つ又は複数の実施形態では、１つ又は複数のデバイス構造４１２は第２のエピタキシャル層４１０（デバイス層）の上及び／又は内に位置決めされる。
図４Ｊが半導体構造のために形成された１つ又は複数の支持構造の第１の実施形態の下面視及び上面視を示すということと図４Ｋが半導体構造のために形成された１つ又は複数の支持構造の第２の実施形態（例えば図４Ｊの第１の実施形態とは別個である）の下面視及び上面視を示すということとが理解され得る。しかし、図４Ａ～４Ｇに関連して述べた処理工程の少なくともいくつかが図４Ｊの第１の実施形態及び／又は図４Ｋの第２の実施形態の両方へ適用され得るということが理解され得る。
図４Ｋは金属４１１が支持構造間の空洞内に充填された半導体構造４００の下面視４９０を示す。１つ又は複数の実施形態では、半導体構造４００は任意選択的に、金属材料が任意選択的に充填され得る多孔質化領域４７９（例えば任意選択的開口）を含む。図４Ｋは金属４１１が支持構造間の空洞内に充填された半導体構造４００の上面視４９５を示す。
本主題は構造的特徴及び／又は方法論的行為に固有の言語で説明されたが、添付の特許請求の範囲において定義される主題は上記特定特徴又は行為に必ずしも限定されないということを理解すべきである。むしろ、上述の特定の特徴及び行為は特許請求の範囲を実施する例示的形式として開示される。
本出願において使用されるように、用語「部品」、「モジュール」「システム」、「インターフェース」などは概して、コンピュータ関連エンティティ（ハードウェア、ハードウェア及びソフトウェアの組み合わせ、ソフトウェア、又は実行中ソフトウェアのいずれか）と呼ばれるように意図されている。１つ又は複数の部品は、１つのコンピュータ上に局所化され得る及び／又は２つ以上のコンピュータ間に分散され得る。
さらに、請求される主題は、コンピュータを制御して開示主題を実現するためにソフトウェア、ファームウェア、ハードウェア又はそれらの任意の組み合せを生成するために標準プログラミング及び／又はエンジニアリング技術を使用することにより方法、装置又は製造品として実現され得る。本明細書において使用される用語「製造品」は、任意のコンピュータ可読デバイス、キャリヤ又は媒体からアクセス可能なコンピュータプログラムを包含するように意図されている。当然、当業者は多くの修正が、請求される主題の範囲又は精神から逸脱することなく本構成に対しなされ得るということを認識することになる。
実施形態の様々な動作が本明細書において提供された。一実施形態では、説明される動作の１つ又は複数は、１つ又は複数のコンピュータ可読体上に格納されるコンピュータ可読命令（コンピュータデバイスにより実行されると説明された動作をコンピュータデバイスに行わせることになる）を構成し得る。動作のいくつか又はすべが説明される順序は、これらの動作が必ず順序依存であるということを意味するように解釈されるべきでない。代替順序付けが、本明細書の利点を有する当業者により理解されることになる。さらに、すべての動作が本明細書に提供される各実施形態内に必ずしも存在しないということが理解される。
「一例」として本明細書に記載されるいかなる態様又は設計も他の態様又は設計を越えて有利であると必ずしもみなされる必要はない。むしろ、単語「例」の使用は、本明細書に提示される技術に関係し得る１つの可能な態様及び／又は実装形態を提示するように意図されている。このような例は、このような技術のために必要ではない、又は制限するように意図されていない。このような技術の様々な実施形態は、このような例を単独で又は他の特徴と組み合わせて含み得る、及び／又は変化し得る、及び／又は示された例を省略し得る。
本出願において使用されるように、用語「又は」は排他的「又は」よりもむしろ包括的「又は」を意味するように意図されている。すなわち、特記しない限り又は文脈から明白でない限り、「ＸがＡ又はＢを採用する」は自然な包括的順列のうちの任意のものを意味するように意図されている。すなわち、ＸがＡを採用すれば；ＸがＢを採用すれば；又はＸがＡ及びＢの両方を採用すれば、「ＸがＡ又はＢを採用する」は上述の事例のうちの任意の事例の条件下で満足される。加えて、本出願において及び添付の特許請求の範囲内で使用される冠詞は通常、特記しない限り又は単数形式に向けられるという文脈から明白でない限り、「１つ又は複数」を意味するように解釈され得る。また、特記しない限り、「第１」「第２」などは時間相、空間的態様、順序付けなどを意味するように意図されていない。むしろ、このような用語は、要素、アイテムなどの識別子、特徴、名称などとして使用されるだけである。例えば、第１の要素及び第２の要素は一般的には要素Ａ及び要素Ｂ又は２つの異なる若しくは２つの同一要素又は同じ要素に対応する。
また、本開示は１つ又は複数の実装形態のために示され説明されたが、等価代替及び修正形態が、本明細書と添付図面とを読むこと及び理解することに基づき、当業者に思い付くことになる。本開示は、すべてのこのような修正及び代替形態を含み、以下の請求項の範囲だけにより制限される。特に、上記説明した部品（要素、資源など）により行われる様々な機能に関し、このような部品を説明するために使用される用語は、別途示さない限り、本開示の示された例示的実装形態における機能を行う開示された構造に構造的に等価でなくても説明した部品（例えば、機能的に等価である）の規定機能を行う任意の部品又は構造に対応するように意図されている。加えて、本開示の特定の特徴はいくつかの実装形態のうちの１つだけのために開示されたかもしれないが、このような特徴は、所与の又は特定の用途に望ましい又は有利かもしれないので他の実装形態の１つ又は複数の他の特徴と組み合わせられ得る。さらに、用語「含む」、「有する」、「備える」、又はその変形が詳細説明又は特許請求の範囲のいずれかにおいて使用される限りにおいて、このような用語は用語「含む」と同様なやり方で包含的であるように意図されている。
１００ 方法
２００、３００、４００ 半導体構造
２０２、３０２、４０２ 半導体基板
２０４、３０４、４０４ 第１の多孔質化層
２０６、３０６、４０６ 第１のエピタキシャル層
２０６ａ 支持構造
２０８、３０８、４０８ 第２の多孔質化層
２１０、３１０、４１０ 第２のエピタキシャル層
２１２、３１２、４１２ デバイス構造
２１３ 内部空洞
２１４、３１４、４１４ キャリヤ
２５０ 下面視
２６０ 上面視
３０６ａ、４０６ａ 第１の支持構造
３０６ｂ、４０６ｂ 第２の支持構造
３４０ 空洞
３４２ 最上面
３４４ 点線
３４６ 点線
３５０ 下面視
４０５ 幅
４０６ｂ 第１の構造
４０６ｃ 第２の構造
４０６ｄ 第３の構造
４０６ｅ 第４の構造
４０６ｆ 第５の構造
４０７ 幅
４０９ 幅
４１１ 金属
４１２ デバイス構造
４３５ ダイシング
４３７ 点線
４４０ 空洞
４４２ 最上面
４４４ 点線
４４６ 点線
４７７ 第２の支持構造
４７９ 多孔質化領域
４９０ 下面視
４９５ 上面視

Claims (20)

  1. 半導体基板の上に第１の多孔質化層を形成すること、
    前記第１の多孔質化層の上に第１のエピタキシャル層を形成すること、及び
    前記第１のエピタキシャル層の第１の部分から第２の多孔質化層を、及び前記第１のエピタキシャル層の第２の部分から支持構造を形成することを含む方法。
  2. 前記第１の多孔質化層を形成することは第１の多孔質化プロセスを前記半導体基板へ適用することを含み、前記第２の多孔質化層を形成することは第２の多孔質化プロセスを前記第１のエピタキシャル層へ適用することを含む、請求項１に記載の方法。
  3. 前記支持構造は複数の部分を含む、請求項１に記載の方法。
  4. 前記支持構造はループ状構造を含む、請求項１に記載の方法。
  5. 前記支持構造は格子状構造を含む、請求項１に記載の方法。
  6. 前記支持構造は、ループ状構造から離間された第２の構造の周囲に配置された前記ループ状構造を含む、請求項１に記載の方法。
  7. 前記第２の構造は格子状構造である、請求項６に記載の方法。
  8. 前記第２の多孔質化層の上に第２のエピタキシャル層を形成することをさらに含む、請求項１に記載の方法。
  9. 前記第２のエピタキシャル層の上及び／又は内に１つ又は複数のデバイス構造を形成することをさらに含む、請求項８に記載の方法。
  10. 前記第１の多孔質化層の上側部分を前記第１の多孔質化層の下側部分から分離することをさらに含む、請求項１に記載の方法。
  11. 多孔質化プロセスを含む、支持構造を形成すること、
    デバイス層を前記支持構造の上に形成すること、及び
    １つ又は複数のデバイス構造を前記デバイス層の上及び／又は内に形成することを含む方法。
  12. 前記支持構造がその上に形成される多孔質化層を提供することをさらに含む、請求項１１に記載の方法。
  13. 前記支持構造を形成することは、前記多孔質化プロセスが適用される第１のエピタキシャル層を形成することを含む、請求項１１に記載の方法。
  14. 前記多孔質化プロセスは前記第１のエピタキシャル層の一部だけを多孔質化し、前記支持構造は前記第１のエピタキシャル層の非多孔質化部分を含む、請求項１３に記載の方法。
  15. 前記非多孔質化部分は複数の部分を含む、請求項１４に記載の方法。
  16. 前記デバイス層を形成することは、第２のエピタキシャル層を形成することを含む、請求項１１に記載の方法。
  17. 第１のエピタキシャル材料を含む支持構造、
    前記支持構造の上に配置されるデバイス層であって、第２のエピタキシャル材料を含むデバイス層、及び
    前記デバイス層の上及び／又は内の１つ又は複数のデバイス構造、
    を含む半導体構造。
  18. 前記支持構造は前記第１のエピタキシャル材料から主に構成され、前記デバイス層は前記第２のエピタキシャル材料から主に構成される、請求項１７に記載の半導体構造。
  19. 前記第１のエピタキシャル材料及び前記第２のエピタキシャル材料は同じ材料を含む、請求項１７に記載の半導体構造。
  20. 前記支持構造は、複数の部分、ループ状構造、又は格子状構造のうちの少なくとも１つを含む、請求項１７に記載の半導体構造。
JP2021208422A 2020-12-28 2021-12-22 １つ又は複数の支持構造を有する半導体構造 Pending JP2022104584A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/135,399 US11626371B2 (en) 2020-12-28 2020-12-28 Semiconductor structure with one or more support structures
US17/135,399 2020-12-28

Publications (1)

Publication Number Publication Date
JP2022104584A true JP2022104584A (ja) 2022-07-08

Family

ID=81972492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021208422A Pending JP2022104584A (ja) 2020-12-28 2021-12-22 １つ又は複数の支持構造を有する半導体構造

Country Status (4)

Country Link
US (1) US11626371B2 (ja)
JP (1) JP2022104584A (ja)
CN (1) CN114695078A (ja)
DE (1) DE102021132180A1 (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US7776746B2 (en) 2007-02-28 2010-08-17 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
US8048775B2 (en) 2007-07-20 2011-11-01 Alpha And Omega Semiconductor Incorporated Process of forming ultra thin wafers having an edge support ring
WO2009141740A2 (en) 2008-05-23 2009-11-26 Florian Bieck Semiconductor wafer and method for producing the same
US8084335B2 (en) 2008-07-11 2011-12-27 Semiconductor Components Industries, Llc Method of thinning a semiconductor wafer using a film frame
US8292690B2 (en) 2008-09-08 2012-10-23 Semiconductor Components Industries, Llc Thinned semiconductor wafer and method of thinning a semiconductor wafer
US8921239B2 (en) * 2009-12-15 2014-12-30 Soitec Process for recycling a substrate
JP5700988B2 (ja) 2010-09-16 2015-04-15 株式会社ディスコ ウエーハの研削方法
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
CN102122691B (zh) * 2011-01-18 2015-06-10 王楚雯 Led外延片、led结构及led结构的形成方法
JP2012146889A (ja) 2011-01-14 2012-08-02 Disco Abrasive Syst Ltd ウエーハの研削方法
DE102018102415B4 (de) 2018-02-02 2022-09-01 Infineon Technologies Ag Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102019102323A1 (de) 2018-02-02 2019-08-08 Infineon Technologies Ag Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen
DE102019110402A1 (de) 2018-05-25 2019-11-28 Infineon Technologies Ag Ein Verfahren zum Bearbeiten eines Halbleiterwafers, eine Halbleiter-Verbundstruktur und eine Stützstruktur für einen Halbleiterwafer
DE102019108754A1 (de) * 2019-03-06 2020-09-10 Infineon Technologies Ag Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung

Also Published As

Publication number Publication date
DE102021132180A1 (de) 2022-06-30
US20220208691A1 (en) 2022-06-30
CN114695078A (zh) 2022-07-01
US11626371B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
KR102109292B1 (ko) 다결정 ＳｉＣ 기판 및 그 제조방법
US8664089B1 (en) Semiconductor die singulation method
US6448155B1 (en) Production method of semiconductor base material and production method of solar cell
TWI640036B (zh) 晶圓之加工方法
JP2006179768A (ja) 半導体チップの製造方法
JP2020004958A (ja) 半導体ウエハを処理する方法、半導体複合構造及び半導体ウエハのための支持構造
JP2020198431A (ja) ワークを処理する方法およびワークを処理するシステム
JP2009529795A (ja) 集積回路を製造する方法
JPH10177974A (ja) ヘテロエピタキシャルウェハ上のデバイスチップ製造方法
JPH03295235A (ja) エピタキシャルウェーハの製造方法
JP6387131B2 (ja) プラズマ加工方法及びこの方法を用いて製造された基板
JP6944768B2 (ja) ペリクルの製造方法
JP2007180273A (ja) 半導体装置の製造方法
EP2461359B1 (en) Method for forming substrate with insulating buried layer
CN109196145B (zh) 基板的制造方法
JP2022104584A (ja) １つ又は複数の支持構造を有する半導体構造
EP2747130B1 (en) Method of producing a removable wafer connection and a wafer-carrier assembly
JP4086242B2 (ja) 半導体製造装置及びこれを利用した半導体基板の薄膜形成方法
CN116856051A (zh) 降低外延层破碎几率的金刚石基氮化镓晶圆的制备方法
JP2018137483A (ja) プラズマ加工方法及びこの方法を用いて製造された基板
WO2022115683A3 (en) Integrated method for low-cost wide band gap semiconductor device manufacturing
CN118545678A (zh) Mems空腔结构的制备方法
TWI771893B (zh) 陣列式晶片的切割方法
JP2011187887A (ja) エピタキシャルウエハの製造方法
TW202425081A (zh) 半導體裝置之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241015