JP2022097473A - 試験測定装置及び校正信号生成方法 - Google Patents

試験測定装置及び校正信号生成方法 Download PDF

Info

Publication number
JP2022097473A
JP2022097473A JP2021206340A JP2021206340A JP2022097473A JP 2022097473 A JP2022097473 A JP 2022097473A JP 2021206340 A JP2021206340 A JP 2021206340A JP 2021206340 A JP2021206340 A JP 2021206340A JP 2022097473 A JP2022097473 A JP 2022097473A
Authority
JP
Japan
Prior art keywords
parameter
value
initial
characteristic
eye diagram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021206340A
Other languages
English (en)
Inventor
スバンカー・ゴース
Ghose Subhankar
アンキット・ダッシュ
Dash Ankit
デイビッド・エム・バウス
M Bouse David
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/549,559 external-priority patent/US20220192486A1/en
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2022097473A publication Critical patent/JP2022097473A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/3171BER [Bit Error Rate] test
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/11Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
    • G06F17/13Differential equations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/267Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203Details of error rate determination, e.g. BER, FER or WER

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Quality & Reliability (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Operations Research (AREA)
  • Algebra (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

【課題】被試験デバイスのコンプライアンス試験用に使用する被ストレスアイ信号の校正信号を、より短時間に生成する試験測定装置及び校正信号生成方法を提供する。【解決手段】第1、第2パラメータを初期値に設定し30、これらを使って初期アイ・ダイヤグラムを生成し32、その第1、第2特性と第1、第2目標特性との間の第1、第2差分を夫々求める34。第1差分をゼロにする次の第1値を推定し36、第1パラメータを次の第1値に設定する38。次のアイ・ダイヤグラムを生成し40、最新の次のアイ・ダイヤグラムの第1特性が第1目標特性内に入るまで、これら推定、設定及び生成を繰り返し、最終第1パラメータ値を最新の次の第1値に設定する44。最新の次のアイ・ダイヤグラムの第2特性が第2目標特性内の場合には、最終第2パラメータ値を初期第2値に設定し58、最終第1及び第2パラメータ値に従って校正信号を生成する。【選択図】図3

Description

本開示技術は、ストレスを受けた試験信号によってレシーバを試験するための試験信号の校正に関し、特に、より迅速に校正された試験信号(校正信号)を生成するための試験測定装置及び校正信号生成方法に関する。
32GT/s(Gigatransfers per second)で動作するPCI Expressデバイスのような高速レシーバ試験では、実際の受信状態を模して、あるいは、実際の受信状態を超えるようなストレスによって意図的に歪ませた試験信号を生成し、これをレシーバに与えて、レシーバのストレスへの耐性を確認する試験が行われる。こうしたストレスを受けた試験信号(被ストレス信号)は、1ミリ・ボルト以下及び1ピコ秒以下を目標(ターゲット)に校正する必要がある。大きな正弦波ジッタ(SJ: Sinusoidal Jitter)、差動モード干渉(DMI: Differential Mode Interference)、シンボル間干渉(ISI)などの「悪い」特性を伴う信号を、本願では「被ストレス・アイ信号」又は「被ストレス信号」と呼ぶ。レシーバ(受信装置)は、これら特性の1つ以上に関する非常に高いストレスを受けたアイを有するデータ信号を検出できることが必要となる。こうした要件を満たすために、レシーバも、これらのストレスを受けたアイ信号で校正される必要がある。この要件は、ビット・エラー・レート(BER)やジッタ耐性(JTOL:Jitter Tolerance)の特性評価といった多数のレシーバ試験手法に適用される。この校正プロセスの最終段階では、特定のBERに合わせて所望の目標のアイ幅とアイ高さ内までアイ・ダイヤグラムを持って行くため、ストレスをいくらか微調整する必要がある。
特開2020-115128号公報 特開2020-112553号公報
被ストレス・アイ信号の校正は、一般に、数時間もかかる手順となっており、高速技術のレシーバ試験のための校正における顧客の非常に厄介な課題となっている。規格の仕様は、被試験デバイスのコンプライアンス試験に、校正されたストレス・レベルの使用を義務付けている。このため、実際に試験を実行する前に、長時間の被ストレス・アイ信号の校正プロセスを実行する必要がある。
ある1つの被ストレス・アイ信号の校正プロセスでは、指定のアイ高さ及びアイ幅の要件を満たすために、選択したパラメータ(通常、SJ及びDMIパラメータ)を連続的に変化(sweep:スイープ)させる。既存の方法では、SJとDMIの調査範囲全体に渡り、ストレス・パラメータの適切な組み合わせを、しらみつぶしに(総当たりで)調べ、目標とするアイ・パラメータに収束するまで、それらを反復するというやり方を中心に展開している。このアプローチは、被ストレス・アイ信号の校正において、長い時間を必要とする最大の原因となっている。
開示される装置及び方法の実施形態は、従来技術の欠点を解決しようとするものである。
以下に、本願で開示される技術の理解に有益な実施例を提示する。この技術の実施形態は、以下で記述する実施例の1つ以上及び任意の組み合わせを含んでいても良い。
実施例1は、試験測定装置であって、ユーザ・インタフェースと、被試験デバイスに接続されるように構成された少なくとも1つのチャンネルと、メモリと、1つ以上のプロセッサとを具え、1つ以上の上記プロセッサが、第1パラメータを初期第1値に設定すると共に第2パラメータを初期第2値に設定する処理と、上記初期第1値及び上記初期第2値を使用して、初期アイ・ダイヤグラムを生成する処理と、上記初期アイ・ダイヤグラムの第1特性と第1目標特性との間の第1差分及び上記初期アイ・ダイヤグラムの第2特性と第2目標特性との間の第2差分を求める処理と、上記第1差分をゼロにする次の第1値を推定する処理と、上記第1パラメータを上記次の第1値に設定する処理と、次のアイ・ダイヤグラムを生成する処理と、最新の次のアイ・ダイヤグラムの第1特性が上記第1目標特性内に入るまで上記推定する処理、上記設定する処理及び上記生成する処理を繰り返す処理と、最終第1パラメータ値を最新の次の第1値に設定する処理と、上記最新の次のアイ・ダイヤグラムの第2特性が上記第2目標特性内にある場合には、最終第2パラメータ値を上記初期第2値に設定する処理と、上記最終第1パラメータ値及び上記最終第2パラメータ値に従って校正信号を生成する処理とを1つ以上の上記プロセッサに行わせるコード(プログラム)を実行するよう構成される。
実施例2は、実施例1の試験測定装置であって、上記最新の次のアイ・ダイヤグラムの第2特性が上記第2目標特性内にない場合には、上記コードが、1つ以上の上記プロセッサに、上記第2差分をゼロにする次の第2値を推定する処理と、上記第2パラメータを上記次の第2値に設定する処理と、次のアイ・ダイヤグラムを生成する処理と、最新の次のアイ・ダイヤグラムの第2特性が上記第2目標特性内に入るまで上記推定する処理、上記設定する処理及び上記生成する処理を繰り返す処理と、上記最終第2パラメータ値を最新の次の第2値に設定する処理とを更に行わせる。
実施例3は、実施例2の試験測定装置であって、上記コードは、1つ以上の上記プロセッサに、上記第1特性と上記第1目標特性との間の差分を一定値に設定する処理を更に行わせる。
実施例4は、実施例1から3のいずれかの試験測定装置であって、上記第1差分をゼロにする上記第1パラメータの上記次の第1値を推定する処理を1つ以上の上記プロセッサに行わせるコードが、上記第1差分及び上記第2差分と相関する上記第1パラメータ及び上記第2パラメータの変化を求める処理と、上記第1パラメータの変化に基づいて上記第1パラメータを推定する処理とを1つ以上の上記プロセッサに行わせるコードを有している。
実施例5は、実施例1から4のいずれかの試験測定装置であって、上記第1パラメータを推定する処理を1つ以上の上記プロセッサに行わせるコードが、上記第1パラメータの変化に基づいて上記第1パラメータを推定する処理と、上記第2パラメータの変化を上記第1パラメータにマッピングする処理とを1つ以上の上記プロセッサに行わせるコードを有している。
実施例6は、実施例1から5のいずれかの試験測定装置であって、上記繰り返し処理は1回だけ行われ、上記最終第2パラメータ値は、上記初期第2値に設定される。
実施例7は、実施例1から6のいずれかの試験測定装置であって、上記第1パラメータは差動モード干渉であり、上記第2パラメータは正弦波ジッタである。
実施例8は、実施例1から7のいずれかの試験測定装置であって、上記第1パラメータは正弦波ジッタであり、上記第2パラメータは振幅である。
実施例9は、実施例1から8のいずれかの試験測定装置であって、上記第1パラメータはランダム・ジッタであり、上記第2パラメータは差動モード干渉である。
実施例10は、校正信号を生成する方法であって、第1パラメータを初期第1値に設定すると共に第2パラメータを初期第2値に設定する処理と、上記初期第1値及び上記初期第2値を使用して、初期アイ・ダイヤグラムを生成する処理と、上記初期アイ・ダイヤグラムの第1特性と第1目標特性との間の第1差分及び上記初期アイ・ダイヤグラムの第2特性と第2目標特性との間の第2差分を求める処理と、上記第1差分をゼロにする次の第1値を推定する処理と、上記第1パラメータを上記次の第1値に設定する処理と、次のアイ・ダイヤグラムを生成する処理と、最新の次のアイ・ダイヤグラムの第1特性が上記第1目標特性内に入るまで上記推定する処理、上記設定する処理及び上記生成する処理を繰り返す処理と、最終第1パラメータ値を最新の次の第1値に設定する処理と、上記最新の次のアイ・ダイヤグラムの第2特性が上記第2目標特性内にある場合には、最終第2パラメータ値を上記初期第2値に設定する処理と、上記最終第1パラメータ値及び上記最終第2パラメータ値に従って校正信号を生成する処理とを具える。
実施例11は、実施例10の方法であって、上記最新の次のアイ・ダイヤグラムの第2特性が上記第2目標特性内にない場合には、上記第2差分をゼロにする次の第2値を推定する処理と、上記第2パラメータを上記次の第2値に設定する処理と、次のアイ・ダイヤグラムを生成する処理と、最新の次のアイ・ダイヤグラムの第2特性が上記第2目標特性内に入るまで上記推定する処理、上記設定する処理及び上記生成する処理を繰り返す処理と、最終第2パラメータ値を最新の次の第2値に設定する処理とを更に具える。
実施例12は、実施例11の方法であって、上記第1特性と上記第1目標特性との間の差分を一定値に設定する処理を更に具える。
実施例13は、実施例10から12のいずれかの方法であって、上記第1差分をゼロにする上記第1パラメータの上記次の第1値を推定する処理が、上記第1差分及び上記第2差分と相関する上記第1パラメータ及び上記第2パラメータの変化を求める処理と、上記第1パラメータの変化に基づいて上記第1パラメータを推定する処理とを有している。
実施例14は、実施例13の方法であって、上記第1パラメータを推定する処理が、上記第1パラメータの変化に基づいて第1パラメータを推定する処理と、上記第2パラメータの変化を第1パラメータにマッピングする処理とを有する。
実施例15は、実施例10から14のいずれかの方法であって、繰り返し処理は1回だけ行われ、上記最終第2パラメータ値は、上記初期第2値に設定される。
実施例16は、実施例10から15のいずれかの方法であって、上記第1パラメータが差動モード干渉であり、上記第2パラメータが正弦波ジッタである。
実施例17は、実施例10から16のいずれかの方法であって、上記第1パラメータは正弦波ジッタであり、上記第2パラメータは振幅である。
実施例18は、実施例10から17のいずれかの方法であって、上記第1パラメータはランダム・ジッタであり、上記第2パラメータは差分モード干渉である。
本発明の実施形態の態様、特徴及び効果は、添付の図面を参照し、以下の実施形態の説明を読むことで明らかとなろう。
図1は、試験測定装置の実施形態を示す。 図2は、2つのパラメータの関数としてのアイ信号の幅又は高さの変動をグラフィカルに示す。 図3は、検査要件を満たすアイ信号のパラメータを調整する方法の実施形態のフローチャートを示す。 図4Aは、検査要件を満たすようにアイ信号のパラメータを調整する方法の具体例のフローチャートを示す。 図4Bは、検査要件を満たすようにアイ信号のパラメータを調整する方法の具体例のフローチャートを示す。 図5は、試験測定装置用のユーザ・インタフェースの実施形態を示す。
32GT/s(Gigatransfers per second)で動作するPCI Expressデバイスなどの高速レシーバの試験では、試験信号に意図的にストレスを与え、その結果として、そのアイ・ダイヤグラムに意図的な歪みを生じている試験信号(被ストレス・アイ信号)を被試験デバイスであるレシーバに供給し、レシーバが、データを復調できるかを確認する。こうした試験では、1ミリ・ボルト以下及び1ピコ秒以下を目標に「ストレスを受けたアイ信号(被ストレス・アイ信号)」を校正する必要がある。電気信号の試験では、信号を繰り返しサンプリングして、それを垂直方向の入力に適用する一方で、データ・レートを使用して水平方向のスイープ(掃引)をトリガすることにより、「アイ・パターン」、「アイ・ダイヤグラム」、「アイ信号」と呼ばれるものが生じる。アイが「開いた」信号は、信号の歪みが小さいことに対応する。大きな正弦波ジッタ(SJ)、差動モード干渉(DMI)、シンボル間干渉(ISI)、ランダム・ジッタ(RJ)のような「悪い」特性を伴う信号は、本願では「被ストレス・アイ信号」又は「被ストレス信号」と呼ぶ。レシーバ(受信装置)は、これら特性の1つ以上に関する非常に高いストレスを受けたアイを有するデータ信号を検出することが必要とされる。レシーバが、こうした要件を満たすためには、ストレスの多いアイ・ダイヤグラムを示す信号(本願では、被ストレス・アイ信号と呼ぶ)で、レシーバを校正する必要がある。
本開示に記載された実施形態の提案された方法では、データを効率よく利用することで、最少の反復回数で、ストレスの適切な組み合わせに到達し、これにより、顧客は、試験を迅速に開始できる。本願の手法を利用することで、顧客は、被ストレス・アイ信号の校正を1時間以内に完了することが可能となり、時間を大幅に節約できる。
これら実施形態では、PCI Express 第5世代のシステムにおいて、SJ及びDMIを使用してクロストークをモデル化する、被ストレス・アイ信号の校正における最終ステップを完了するための効率的な方法を明らかにする。この技術は、種々のストレスを利用してアイ・ダイヤグラムを「閉じる」ことで、他の技術(例えば、IEEE、サンダーボルト、USB、ディスプレイポートなど)に展開するよう一般化することが可能である。つまり、使用されるアイ・ダイヤグラムを、被ストレス・アイ信号の特定の仕様のパラメータと一致させることできる。こうしたものとしては、限定するものではないが、例えば、SJ及び振幅のパラメータを有するUSBや、ランダム・ジッタ(RJ)及びDMIのパラメータを有するPCI第3世代、などがある。
図1は、本発明の方法を実施可能な試験測定装置の実施形態を示す。試験測定装置は、レシーバの試験(Rx試験)を実行する。以下のプロセスは、Rx試験の前に行われる。
試験測定装置10は、オシロスコープその他の試験装置を含んでいても良い。試験測定装置10には、入力チャンネル12があっても良く、これには、プローブ又は他の形式の試験コネクタが接続され、被試験デバイス(DUT)20からの入力データが供給される。入力データは、分析及び表示のために利用される。試験測定装置10の1つ以上のプロセッサ14は、このデータを受けて分析のために動作する。1つ以上のプロセッサ14は、ユーザ・インタフェース(U/I)18からの入力を受けても良い。ユーザ・インタフェース18は、例えば、DUT20で実行する試験用のパラメータをプロセッサ14に提供する。メモリ16は、プロセッサ14によって実行されるコード(プログラム)とDUT20からのデータの両方を記憶しても良い。また、試験測定装置10は、アイ・ダイヤグラムを生成する波形発生装置(信号発生装置)を有していても良い。
以下の説明では、SJ及びDMIパラメータの選択を利用して、PCI Express 第5世代の仕様に対してDUTを試験するのに使用される被ストレス・アイ信号を校正する方法について説明する。しかし、上述のように、これら2つのパラメータは、SJ及びDMIに限定されず、種々のパラメータから構成されても良い。大まかに言って、アイ信号の幅と高さは、SJとDMIの2次元関数であり、以下の説明では、SJとDMIを、S及びDとも呼ぶことがある。
S及びDの両方の変化によって、幅W及び高さHの両方に変化が生じるので、これらは2次元である。よって、関数wが幅Wを表し、関数hが高さHを表すとすると、W=w(S,D)、H=h(S,D)とすることができる。これら幅及び高さは、方法をどちらかの特性に限定するのを避ける意味で、より一般的に、第1特性及び第2特性と呼ぶことがある。同様に、2つのパラメータは、SJとDMIのみに方法の適用を限定するのを避けるために、第1パラメータ及び第2パラメータと呼ぶことがある。以下の説明において、更なる用語として、アイ幅及び高さの増加量としてΔW及びΔHがあり、SJとDMIの増加量としてΔS及びΔDがある。S及びDの初期値は、Snominal及びDnominalと呼び、幅及び高さの目標値(target values)は、wtarget及びhtargetと呼ぶことにする。
図2は、図形の表面上のWの変動を示す。Hも同様に変化するが、表面上の(Snominal,Dnominal)で示される対象点を仮定した場合、その形状は異なることがある。(Snominal,Dnominal)におけるW及びHに関する偏微分を使った1次テイラー級数近似を利用すると、W≒w(Snominal,Dnominal)+ΔWになる。偏微分を使うと、ΔWは、次のように記述できる。
Figure 2022097473000002

ΔSは、S-Snominalに等しく、ΔDは、D-Dnominalに等しい。同様に、H≒h(Snominal,Dnominal)+ΔHと記述でき、ΔHは偏微分を使って、次のように記述できる。
Figure 2022097473000003

よって、次が得られる。
Figure 2022097473000004

ΔW及びΔHの条件が与えられれば、次の式を使用して、付加されるストレス・レベルΔS及びΔDを算出できる。
Figure 2022097473000005
こうして、プロセスは、所望の増加量ΔW及びΔHに関して、先に計算されるようにΔS及びΔDを得る。つまり、ΔW及びΔHで示される幅W及び高さHの所望の変化量がわかっている場合には、数式Iを使って、所望の変化量ΔW及びΔHを達成するのに必要なSJ及びDMIの変化量(つまり、ΔS及びΔD)を夫々求めることができる。
本願で説明する手順によれば、この計算によって、所望のパラメータを得るまでの効率が飛躍的に向上する。この式を使用することで、現在利用されている、あり得る数値を片っ端から(しらみつぶしに)計算して調べる総当たり方式の調査ステップをなくすことができる。これにより、校正過程において、アイ信号を特定の目標に向かって収束させるまでの速度が向上する。この式を使用することで、プロセスは、1回の反復計算で、特定のアイ幅及びアイ高さの目標に向かって、大きく前進することが可能になる。
以下の説明は、SとDの例を使用するが、一般的なプロセスでも適切に動作する。図3は、このプロセスの実施形態のフローチャートを示す。プロセスは、工程30から始まり、第1及び第2パラメータが、初期値(初期第1値及び初期第2値)に設定される。この例の場合では、被ストレス・アイの校正の開始時のS及びDパラメータは、(Snominal,Dnominal)であり、これらに対して、工程32で生成されたアイ・ダイヤグラムについて測定されたアイ幅及びアイ高さを(wnominal,hnominal)と考えることにする。
工程34では、プロセスは、工程32で生成された最初のアイ・ダイヤグラムから得られるアイ高さ及びアイ幅と、目標(Target)とするアイ・ダイヤグラムのアイ高さ及びアイ幅(本願では、目標アイ高さ及び目標アイ幅と呼ぶ)との差分を、次のように求める。

[数式4]
(wSpecTarget-wnominal,hSpecTarget-hnominal)≡(ΔWFirst Diff,ΔHFirst Diff)

ここで、wSpecTargetは、目標アイ幅を表し、hSpecTargetは、目標アイ高さを表す。
次いで、上記の式は、(ΔWFirst Diff,ΔHFirst Diff)の範囲に関して対応する(ΔSFirst Diff,ΔDFirst Diff)を得るのに利用される。
開示するアルゴリズムに課された制約の1つは、校正の終了へと向けて、SJの変動量を最小限に抑えることである。上記プロセスの後に続くプロセスは、次の式を使って、最初の計算で得られたΔSFirst Diffを、最初の計算で得られたΔDFirst Diffの上のΔDMappedで示される付加されるDMIレベルにマッピングすることである。
Figure 2022097473000006
最初の計算の最後に、ストレス・レベル(Snominal,Dnominal+ΔDFirst Diff+ΔDMapped)が求められる。この第1パラメータの推定は、工程36で行われ、この第1パラメータの推定値は、工程38で、アイ高さとアイ幅を測定するのに使用される。この例では、第1パラメータは、調整されることとなるが、これは、DMIパラメータである。別の例及び実施形態では、SJとすることも可能である。
上記のプロセスは、SJはSnominalに維持したままで、工程42においてアイ高さが指定された目標内に入るまで、工程38において、DMIを最新の推定値に設定することによってDMIだけを変化させながら、工程38、40及び42を繰り返す。これによって、この時点では、(Snominal,DFinal)で示されるストレス・レベルが生じる。このとき、第1パラメータ(この例では、Dパラメータ)の最終的な値(この例では、DFinal)が、工程44において、上記プロセスから得られた最新の次の推定値として設定される。ここまでで、アイ高さは、指定された目標内に収まるようになったことになる。
校正処理中のこの時点、工程50においては、アイ幅の関して2つの可能性がある。アイ幅の目標も満たされている場合、プロセスは、第2パラメータ(この場合はS)を、工程58において、最新の次の推定値に設定する。アイ幅の目標が満たされている場合では、Sパラメータは、最初にSnominalに設定されていたので、最終的な値は(Snominal,DFinal)に設定される。
しかし、工程50において、アイ幅の目標(第2特性の目標とも呼ぶ)が、これらパラメータでは満たされない場合には、プロセスは、工程52へと続き、プロセスは、工程52において、差分をゼロにする第2パラメータの値を推定する。例えば、Sは、現在のアイ信号と、その目標との差分に基づいて推定される。本願では、この差分を、「残存(residual)」差分と呼ぶ。アイ幅の目標が満たされず、アイ幅の残存差分(残存幅)「ΔWResidual」が調整すべき状態である場合には、上記数式Iと同様に、次の数式IIIを使って、ベクトル[ΔSResidual,ΔDResidual]を得る。
Figure 2022097473000007
校正処理のこの段階では、アイ高さは、既に満たされているので、この例では、アイ高さの残存差分(残存高さ)「ΔHResidual」は、0.25mVの非常に小さな値に維持されていることに留意されたい。この事実により、DMIのこれ以上の変化を避けるため、よって、アイ高さのこれ以上の変化を避けるために、ΔDResidualは、先ほどと同様に、ΔSMappedにマッピングされる。工程54では、第2パラメータは、工程52で得られた新しい推定値を使用して次の推定値に設定される。アイ信号の測定は、工程56において、新しいアイ信号に関して(Snominal+ΔSMapped,DFinal)の設定によるストレスを使って実行される。上記のプロセスは、工程50において、アイ幅が指定された目標内に収まって収束するまで繰り返され、次に、工程58において第2パラメータが、その最終値に設定される。
図4A及び4Bは、上記の方法をSJ及びDMIの実施形態に適用したフローチャートを示し、より一般的な場合である上記プロセスに対応している。
この方法によれば、試験に使用する校正信号を、現在のプロセスよりもはるかに迅速に得られる。上記の数式Iによって、このプロセスは、所望の信号を得るのに必要なパラメータに迅速に近づくことができる。多くの場合で、プロセスの最初の部分は1回だけしか行われず、その他の場合でも、プロセスの最初の部分は、2回しか行われない。プロセスの第2の部分は、多くの場合、必要でさえもない。これにより、ユーザの時間を節約し、実際の試験を以前よりもはるかに迅速に実行できる。
ユーザーには、上記のプロセスが一切表示されなくても良い。図5は、試験測定装置上のユーザ・インタフェースの例を示す。システムは、「校正」又は他の選択肢を提供しても良いし、又は、ユーザが選択した2つのパラメータの初期値をユーザが入力することができ、その後、ユーザが試験に進むことができるように、システムは、ユーザ・インタフェース上に「答え」を提供する。
本開示技術の態様は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ASIC及び専用ハードウェア・コントローラ等を意図する。本開示技術の態様は、1つ又は複数のコンピュータ(モニタリング・モジュールを含む)その他のデバイスによって実行される、1つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。概して、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、RAMなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ(FPGA)などのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造を使用して、本開示技術の1つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。
開示された態様は、場合によっては、ハードウェア、ファームウェア、ソフトウェア又はこれらの任意の組み合わせで実現されても良い。開示された態様は、1つ以上のプロセッサによって読み取られ、実行され得る1つ又は複数のコンピュータ可読媒体によって運搬されるか又は記憶される命令として実現されても良い。そのような命令は、コンピュータ・プログラム・プロダクトと呼ぶことができる。本願で説明するコンピュータ可読媒体は、コンピューティング装置によってアクセス可能な任意の媒体を意味する。限定するものではないが、一例としては、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含んでいても良い。
コンピュータ記憶媒体とは、コンピュータ読み取り可能な情報を記憶するために使用することができる任意の媒体を意味する。限定するものではないが、例としては、コンピュータ記憶媒体としては、ランダム・アクセス・メモリ(RAM)、読み出し専用メモリ(ROM)、電気消去可能プログラマブル読み出し専用メモリ(EEPROM)、フラッシュメモリやその他のメモリ技術、コンパクト・ディスク読み出し専用メモリ(CD-ROM)、DVD(Digital Versatile Disc)やその他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置やその他の磁気記憶装置、及び任意の技術で実装された任意の他の揮発性又は不揮発性の取り外し可能又は取り外し不能の媒体を含んでいても良い。コンピュータ記憶媒体としては、信号そのもの及び信号伝送の一時的な形態は除外される。
通信媒体とは、コンピュータ可読情報の通信に利用できる任意の媒体を意味する。限定するものではないが、例としては、通信媒体には、電気、光、無線周波数(RF)、赤外線、音又はその他の形式の信号の通信に適した同軸ケーブル、光ファイバ・ケーブル、空気又は任意の他の媒体を含んでも良い。
加えて、本願の記述は、特定の特徴に言及している。本明細書における開示には、これらの特定の特徴の全ての可能な組み合わせが含まれると理解すべきである。ある特定の特徴が特定の態様又は実施例に関連して開示される場合、その特徴は、可能である限り、他の態様及び実施例との関連においても利用できる。
説明の都合上、本発明の具体的な実施例を図示し、説明してきたが、本発明の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本発明は、添付の請求項以外では、限定されるべきではない。
10 試験測定装置
12 入力チャンネル
14 プロセッサ
16 メモリ
18 ユーザ・インタフェース(U/I)
20 被試験デバイス(DUT)

Claims (9)

  1. 試験測定装置であって、
    ユーザ・インタフェースと、
    被試験デバイスに接続されるように構成された少なくとも1つのチャンネルと、
    メモリと、
    1つ以上のプロセッサとを具え、
    1つ以上の上記プロセッサが、
    第1パラメータを初期第1値に設定すると共に第2パラメータを初期第2値に設定する処理と、
    上記初期第1値及び上記初期第2値を使用して、初期アイ・ダイヤグラムを生成する処理と、
    上記初期アイ・ダイヤグラムの第1特性と第1目標特性との間の第1差分及び上記初期アイ・ダイヤグラムの第2特性と第2目標特性との間の第2差分を求める処理と、
    上記第1差分をゼロにする次の第1値を推定する処理と、
    上記第1パラメータを上記次の第1値に設定する処理と、
    次のアイ・ダイヤグラムを生成する処理と、
    最新の次のアイ・ダイヤグラムの第1特性が上記第1目標特性内に入るまで上記推定する処理、上記設定する処理及び上記生成する処理を繰り返す処理と、
    最終第1パラメータ値を最新の次の第1値に設定する処理と、
    上記最新の次のアイ・ダイヤグラムの第2特性が上記第2目標特性内にある場合には、最終第2パラメータ値を上記初期第2値に設定する処理と、
    上記最終第1パラメータ値及び上記最終第2パラメータ値に従って校正信号を生成する処理と
    を1つ以上の上記プロセッサに行わせるコードを実行するよう構成される試験測定装置。
  2. 上記最新の次のアイ・ダイヤグラムの第2特性が上記第2目標特性内にない場合には、上記コードは、1つ以上の上記プロセッサに、
    上記第2差分をゼロにする次の第2値を推定する処理と、
    上記第2パラメータを上記次の第2値に設定する処理と、
    次のアイ・ダイヤグラムを生成する処理と、
    最新の次のアイ・ダイヤグラムの第2特性が上記第2目標特性内に入るまで上記推定する処理、上記設定する処理及び上記生成する処理を繰り返す処理と、
    最終第2パラメータ値を最新の次の第2値に設定する処理と
    を更に行わせる請求項1の試験測定装置。
  3. 上記第1差分をゼロにする上記第1パラメータの上記次の第1値を推定する処理を1つ以上の上記プロセッサに行わせるコードが、1つ以上の上記プロセッサに、
    上記第1差分及び上記第2差分と相関する上記第1パラメータ及び上記第2パラメータの変化を求める処理と、
    上記第1パラメータの変化に基づいて上記第1パラメータを推定する処理と
    を行わせるコードを有する請求項1又は2の試験測定装置。
  4. 上記第1パラメータを推定する処理を1つ以上の上記プロセッサに行わせるコードが、1つ以上の上記プロセッサに、
    上記第1パラメータの変化に基づいて上記第1パラメータを推定する処理と、
    上記第2パラメータの変化を上記第1パラメータにマッピングする処理と
    を行わせるコードを有する請求項1から3のいずれかの試験測定装置。
  5. 上記繰り返し処理は1回だけ行われ、上記最終第2パラメータ値は、上記初期第2値に設定される請求項1から4のいずれかの試験測定装置。
  6. 第1パラメータを初期第1値に設定すると共に第2パラメータを初期第2値に設定する処理と、
    上記初期第1値及び上記初期第2値を使用して、初期アイ・ダイヤグラムを生成する処理と、
    上記初期アイ・ダイヤグラムの第1特性と第1目標特性との間の第1差分及び上記初期アイ・ダイヤグラムの第2特性と第2目標特性との間の第2差分を求める処理と、
    上記第1差分をゼロにする次の第1値を推定する処理と、
    上記第1パラメータを上記次の第1値に設定する処理と、
    次のアイ・ダイヤグラムを生成する処理と、
    最新の次のアイ・ダイヤグラムの第1特性が上記第1目標特性内に入るまで上記推定する処理、上記設定する処理及び上記生成する処理を繰り返す処理と、
    最終第1パラメータ値を最新の次の第1値に設定する処理と、
    上記最新の次のアイ・ダイヤグラムの第2特性が上記第2目標特性内にある場合には、最終第2パラメータ値を上記初期第2値に設定する処理と、
    上記最終第1パラメータ値及び上記最終第2パラメータ値に従って校正信号を生成する処理と
    を具える校正信号生成方法。
  7. 上記最新の次のアイ・ダイヤグラムの第2特性が上記第2目標特性内にない場合に、
    上記第2差分をゼロにする次の第2値を推定する処理と、
    上記第2パラメータを上記次の第2値に設定する処理と、
    次のアイ・ダイヤグラムを生成する処理と、
    最新の次のアイ・ダイヤグラムの第2特性が上記第2目標特性内に入るまで上記推定する処理、上記設定する処理及び上記生成する処理を繰り返す処理と、
    最終第2パラメータ値を最新の次の第2値に設定する処理と
    を更に具える請求項6の校正信号生成方法。
  8. 上記第1差分をゼロにする上記第1パラメータの上記次の第1値を推定する処理が、
    上記第1差分及び上記第2差分と相関する上記第1パラメータ及び上記第2パラメータの変化を求める処理と、
    上記第1パラメータの変化に基づいて上記第1パラメータを推定する処理と
    を有する請求項6又は7の校正信号生成方法。
  9. 上記第1パラメータを推定する処理が、
    上記第1パラメータの変化に基づいて第1パラメータを推定する処理と、
    上記第2パラメータの変化を第1パラメータにマッピングする処理と
    を有する請求項8の校正信号生成方法。
JP2021206340A 2020-12-18 2021-12-20 試験測定装置及び校正信号生成方法 Pending JP2022097473A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IN202021055267 2020-12-18
IN202021055267 2020-12-18
US17/549,559 2021-12-13
US17/549,559 US20220192486A1 (en) 2020-12-18 2021-12-13 Fast stressed-eye calibration for receiving testing

Publications (1)

Publication Number Publication Date
JP2022097473A true JP2022097473A (ja) 2022-06-30

Family

ID=81846829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021206340A Pending JP2022097473A (ja) 2020-12-18 2021-12-20 試験測定装置及び校正信号生成方法

Country Status (3)

Country Link
JP (1) JP2022097473A (ja)
CN (1) CN114647815A (ja)
DE (1) DE102021133708A1 (ja)

Also Published As

Publication number Publication date
CN114647815A (zh) 2022-06-21
DE102021133708A1 (de) 2022-06-23

Similar Documents

Publication Publication Date Title
US9606212B1 (en) Systems and methods for time/frequency indexed pulse calibrations for vector network analyzers
US10042029B2 (en) Calibration of test instrument over extended operating range
US7064555B2 (en) Network analyzer calibration employing reciprocity of a device
US10890642B1 (en) Calibrating impedance measurement device
US9618599B2 (en) Characterization and correction of voltage probe, current probe and cable
US20110238383A1 (en) One-Port De-embedding Using Time Domain Substitution
JP2008545332A (ja) 通信デバイスの試験におけるジッタの補償及び生成
US20210081592A1 (en) Simulation correction using measurements and deep learning
JP2006317452A (ja) トポロジー独立較正システム
WO2012105127A1 (ja) 測定誤差の補正方法及び電子部品特性測定装置
KR20220039591A (ko) 마진 테스트 데이터 태그 지정 및 예측 예상 마진
JP6604725B2 (ja) 試験測定システム及び等化フィルタ計算方法
US9632122B2 (en) Determining operating characteristics of signal generator using measuring device
JP2022097473A (ja) 試験測定装置及び校正信号生成方法
US20130003799A1 (en) Impairment compensation
CN107064610B (zh) 基于群延迟的平均
US9673862B1 (en) System and method of analyzing crosstalk without measuring aggressor signal
US20220192486A1 (en) Fast stressed-eye calibration for receiving testing
US11598805B2 (en) Low frequency S-parameter measurement
CN110441723B (zh) 一种太赫兹探针瞬态响应校准方法和装置
KR101549845B1 (ko) 전기장 프로브 모듈의 캘리브레이션 시스템 및 그 시스템을 이용한 캘리브레이션 방법
JP7292826B2 (ja) 試験測定システム、波形処理方法及びコンピュータ・プログラム
JP2021173746A (ja) 測定システムの不安定性の影響の除去
CN111257812A (zh) 基于矢量网络分析仪测量不确定度二阶段评估方法
JP2006242799A (ja) 測定誤差の補正方法及び電子部品特性測定装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220201