JP2022094713A - 電源制御装置、絶縁型スイッチング電源 - Google Patents

Abstract

【課題】絶縁型スイッチング電源のロードレギュレーションを改善する。
【解決手段】電源制御装置は、例えば、絶縁型スイッチング電源を形成するトランスの一次電圧に応じたモニタ電圧を生成するように構成されたモニタ電圧生成部と、前記モニタ電圧をサンプル／ホールドして帰還電圧を出力するように構成されたサンプル／ホールド部と、前記帰還電圧に応じてオン時間固定方式で前記トランスの一次電流をオン／オフするように構成されたコントローラと、を有する。前記サンプル／ホールド部は、複数の異なるタイミングで前記一次電圧をサンプル／ホールドし、複数の保持値のいずれか一つを前記帰還電圧として出力する。
【選択図】図２

Description

本明細書中に開示されている発明は、電源制御装置及びこれを用いた絶縁型スイッチング電源に関する。

従来、絶縁型スイッチング電源（例えばフライバック電源）は、車両を始めとする様々なアプリケーションに搭載されている。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２００９－９５２２４号公報

しかしながら、従来の絶縁型スイッチング電源は、そのロードレギュレーション（＝負荷変動に対する出力安定度）について、更なる改善の余地があった。

本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、ロードレギュレーションに優れた電源制御装置及びこれを用いた絶縁型スイッチング電源を提供することを目的とする。

本明細書中に開示されている電源制御装置は、例えば、絶縁型スイッチング電源を形成するトランスの一次電圧に応じたモニタ電圧を生成するように構成されたモニタ電圧生成部と、前記モニタ電圧をサンプル／ホールドして帰還電圧を出力するように構成されたサンプル／ホールド部と、前記帰還電圧に応じてオン時間固定方式で前記トランスの一次電流をオン／オフするように構成されたコントローラと、を有し、前記サンプル／ホールド部は、複数の異なるタイミングで前記一次電圧をサンプル／ホールドし、複数の保持値のいずれか一つを前記帰還電圧として出力する構成（第１の構成）とされている。

なお、上記第１の構成から成る電源制御装置において、前記サンプル／ホールド部は、前記複数の保持値のうち最も高いものを前記帰還電圧として出力する構成（第２の構成）にしてもよい。

また、上記第２の構成から成る電源制御装置において、前記サンプル／ホールド部は、前記一次電流のオンデューティが所定の閾値よりも高いときには、前記複数の保持値の比較結果に依ることなく最も遅いタイミングでサンプル／ホールドされた保持値を前記帰還電圧として出力する構成（第３の構成）にしてもよい。

また、上記第１の構成から成る電源制御装置において、前記サンプル／ホールド部は、複数の異なるタイミングで前記モニタ電圧をサンプル／ホールドすることにより前記複数の保持値を出力するように構成された複数組のアナログスイッチ及びキャパシタと、前記複数の保持値を比較して選択信号を生成するように構成された少なくとも一つのコンパレータと、前記選択信号に応じて前記複数の保持値のうち最も高いものを前記帰還電圧として出力するように構成された帰還電圧出力部とを含む構成（第４の構成）にしてもよい。

また、上記第４の構成から成る電源制御装置において、前記帰還電圧出力部は、前記一次電流のオンデューティが所定の閾値よりも高いときには、前記選択信号に依ることなく最も遅いタイミングでサンプル／ホールドされた保持値を前記帰還電圧として出力する構成（第５の構成）にしてもよい。

また、上記第１～第５いずれかの構成から成る電源制御装置において、前記モニタ電圧は、前記一次電圧を鈍らせた電圧信号である構成（第６の構成）にしてもよい。

また、上記第１～第６いずれかの構成から成る電源制御装置は、前記帰還電圧とスロープ状の基準電圧とを比較してセット信号を生成するように構成されたコンパレータをさらに有し、前記コントローラは、前記セット信号に応じて前記一次電流のオンタイミングを決定する構成（第７の構成）にしてもよい。

また、第１～第７いずれかの構成から成る電源制御装置において、前記一次電圧は、前記トランスの一次巻線に現れるスイッチ電圧である構成（第８の構成）にしてもよい。

また、本明細書中に開示されている絶縁型スイッチング電源は、例えば、上記第１～第８いずれかの構成から成る電源制御装置と、一次巻線に直流入力電圧が印加されるように構成されたトランスと、前記トランスの二次巻線に現れる誘起電圧を整流及び平滑して直流出力電圧を生成するように構成された整流平滑回路と、を有する構成（第９の構成）とされている。

また、本明細書中に開示されている車両は、例えば、上記第９の構成から成る絶縁型スイッチング電源を有する構成（第１０の構成）とされている。

本明細書中に開示されている発明によれば、ロードレギュレーションに優れた電源制御装置及びこれを用いた絶縁型スイッチング電源を提供することが可能となる。

絶縁型スイッチング電源の全体構成を示す図 半導体装置の一構成例を示す図 オン時間固定制御の基本動作を示す図 サンプル／ホールド部の第１実施形態（比較例）を示す図 第１実施形態におけるサンプル／ホールド動作の第１例を示す図 第１実施形態におけるサンプル／ホールド動作の第２例を示す図 第１実施形態におけるサンプル／ホールド動作の第３例を示す図 サンプル／ホールド部の第２実施形態を示す図 第２実施形態におけるサンプル／ホールド動作の第１例を示す図 第２実施形態におけるサンプル／ホールド動作の第２例を示す図 車両の外観を示す図

＜絶縁型スイッチング電源＞
図１は、絶縁型スイッチング電源の全体構成を示す図である。本構成例の絶縁型スイッチング電源１は、一次回路系（ＧＮＤ１系）と二次回路系（ＧＮＤ２系）との間を電気的に絶縁しつつ一次回路系に供給される直流入力電圧Ｖｉｎを所望の直流出力電圧Ｖｏｕｔに変換して二次回路系に供給するフライバック電源であり、半導体装置１０と、種々のディスクリート部品（トランスＴＲ、キャパシタＣ１～Ｃ４、ダイオードＤ１～Ｄ３、及び抵抗Ｒ１～Ｒ７）と、を有する。

なお、絶縁型スイッチング電源１に交流入力電圧Ｖａｃが供給される場合には、交流入力電圧Ｖａｃを直流入力電圧Ｖｉｎに変換する整流回路（ダイオードブリッジなど）を前段に設けてもよい。

半導体装置１０は、いわゆる電源制御ＩＣであり、一次回路系に設けられて絶縁型スイッチング電源１の制御主体となる。なお、半導体装置１０は、装置外部との電気的な接続を確立する手段として、電源端子ＶＩＮ、スイッチ端子ＳＷ、帰還端子ＦＢ、接地端子ＰＧＮＤ（パワー回路系）、基準端子ＲＥＦ、接地端子ＡＧＮＤ（アナログ回路系）、負荷補償端子ＬＣＯＭＰ、及び、イネーブル端子ＳＤＸ／ＥＮを備えている。もちろん、半導体装置１０には、必要に応じて上記以外の外部端子を適宜設けても構わない。半導体装置１０の内部構成については、後ほど説明する。

電源端子ＶＩＮは、直流入力電圧Ｖｉｎの印加端とトランスＴＲ（特に後出する一次巻線Ｌｐの第１端）に接続されている。スイッチ端子ＳＷは、トランスＴＲ（特に後出する一次巻線Ｌｐの第２端）に接続されている。接地端子ＰＧＮＤ及びＡＧＮＤは、いずれも一次回路系の接地端ＧＮＤ１に接続されている。

キャパシタＣ１及び抵抗Ｒ１それぞれの第１端は、いずれも直流入力電圧Ｖｉｎのインカ端に接続されている。抵抗Ｒ１の第２端と抵抗Ｒ２の第１端は、いずれもイネーブル端子ＳＤＸ／ＥＮに接続されている。キャパシタＣ１及び抵抗Ｒ２それぞれの第２端は、いずれも一次回路系の接地端ＧＮＤ１に接続されている。

キャパシタＣ２及び抵抗Ｒ３それぞれの第１端は、いずれも負荷補償端子ＬＣＯＭＰに接続されている。キャパシタＣ２及び抵抗Ｒ３それぞれの第２端は、いずれも一次回路系の接地端ＧＮＤ１に接続されている。抵抗Ｒ４の第１端は、基準端子ＲＥＦに接続されている。抵抗Ｒ４の第２端は、一次回路系の接地端ＧＮＤ１に接続されている。

ダイオードＤ１（例えばツェナダイオード）のアノードとキャパシタＣ３の第１端は、いずれも一次巻線Ｌｐの第１端に接続されている。ダイオードＤ１のカソードは、ダイオードＤ２（例えばショットキーバリアダイオード）のカソードに接続されている。キャパシタＣ３の第２端は、抵抗Ｒ５の第１端に接続されている。ダイオードＤ２のアノード、抵抗Ｒ５の第２端、及び、抵抗Ｒ６の第１端は、いずれも一次巻線Ｌｐの第２端に接続されている。抵抗Ｒ６の第２端は、帰還端子ＦＢに接続されている。

トランスＴＲは、一次回路系と二次回路系との間を電気的に絶縁しつつ、互いに磁気結合された一次巻線Ｌｐ（巻数Ｎｐ）と二次巻線Ｌｓ（巻数Ｎｓ）を含む。一次巻線Ｌｐの第１端（巻終端）は、直流入力電圧Ｖｉｎの印加端に接続されている。一次巻線Ｌｐの第２端（巻始端）は、半導体装置１０のスイッチ端子ＳＷに接続されている。このように、一次巻線Ｌｐは、直流入力電圧Ｖｉｎの印加端と半導体装置１０のスイッチ端子ＳＷの間に直列接続されている。

一方、二次巻線Ｌｓの第１端（巻始端）は、ダイオードＤ３（例えばショットキーバリアダイオード）のアノードに接続されている。ダイオードＤ３のカソードとキャパシタＣ４及び抵抗Ｒ７それぞれの第１端は、いずれも直流出力電圧Ｖｏｕｔの出力端に接続されている。二次巻線Ｌｓの第２端（巻終端）とキャパシタＣ４及び抵抗Ｒ７それぞれの第２端は、いずれも二次回路系の接地端ＧＮＤ２に接続されている。このように接続されたダイオードＤ３及びキャパシタＣ４は、トランスＴＲの二次巻線Ｌｓに現れる誘起電圧を整流及び平滑して直流出力電圧Ｖｏｕｔを生成する整流平滑回路として機能する。

なお、トランスＴＲの巻数Ｎｐ及びＮｓについては、所望の直流出力電圧Ｖｏｕｔ（＝Ｖｉｎ×（Ｎｓ／Ｎｐ）×（Ｔｏｎ／Ｔｏｆｆ）、ただしＴｏｎ及びＴｏｆｆは後出する出力スイッチ１１のオン時間及びオフ時間）が得られるように任意に調整すればよい。例えば、巻数Ｎｐが多いほど又は巻数Ｎｓが少ないほど直流出力電圧Ｖｏｕｔは低くなり、逆に、巻数Ｎｐが少ないほど又は巻数Ｎｓが多いほど直流出力電圧Ｖｏｕｔは高くなる。

＜半導体装置＞
図２は、半導体装置１０の一構成例を示す図である。本図の半導体装置１０は、出力スイッチ１１と、コントローラ１２と、ドライバ１３と、内部レギュレータ１４と、モニタ電圧生成部１５と、サンプル／ホールド部１６と、負荷補償部１７と、ソフトスタート部１８と、コンパレータ１９と、周波数ジッタ部１Ａと、短絡／オープン保護部１Ｂと、入力低電圧保護部１Ｃと、温度保護部１Ｄと、過電流／天絡保護部１Ｅを含む。もちろん、半導体装置１０には、必要に応じて上記以外の構成要素を適宜集積化しても構わない。

出力スイッチ１１は、直流入力電圧Ｖｉｎの印加端からトランスＴＲの一次巻線Ｌｐを介して一次回路系の接地端ＧＮＤ１に至る電流経路をゲート信号Ｇ１に応じて導通／遮断することにより、一次巻線Ｌｐに流れる一次電流Ｉｐをオン／オフするスイッチ素子である。出力スイッチ１１としてＮチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタＭ１を用いた場合には、トランジスタＭ１のドレインがスイッチ端子ＳＷに接続されてトランジスタＭ１のソースが接地端子ＰＧＮＤに接続される。この場合、出力スイッチ１１は、ゲート信号Ｇ１がハイレベルであるときにオンとなり、ゲート信号Ｇ１がローレベルであるときにオフとなる。

コントローラ１２は、コンパレータ１９からセット信号Ｓ１の入力を受け付けており、セット信号Ｓ１（延いては帰還電圧Ｖ１）に応じてヒステリシス制御方式（例えばオン時間固定方式で）トランスＴＲの一次電流Ｉｐをオン／オフするように、パルス信号ＰＷＭ（延いてはゲート信号Ｇ１）のデューティ制御を行う。

より具体的に述べると、コントローラ１２は、セット信号Ｓ１（＝帰還電圧Ｖ１と基準電圧Ｖ２との比較結果）に応じて、パルス信号ＰＷＭをハイレベルに立ち上げるタイミング、すなわち出力スイッチ１１（延いては一次電流Ｉｐ）のオンタイミングを決定する。なお、基準電圧Ｖ２は、基本的にパルス信号ＰＷＭを論理反転して鈍らせたスロープ波形（ＣＲ波形）であり、絶縁型スイッチング電源１のスイッチング周波数ｆｓｗ（＝１／Ｔｓｗ＝１／（Ｔｏｎ＋Ｔｏｆｆ））が一定値（基本的にはｔｙｐ値）となるように、パルス信号ＰＷＭのＤＣ成分（＝デューティ情報に相当）に応じて補正されている。

また、コントローラ１２は、出力スイッチ１１（延いては一次電流Ｉｐ）がオンしてから所定のオン時間Ｔｏｎが経過した時点でリセット信号Ｓ２（＝コントローラ１２の内部信号なので不図示）を生成し、パルス信号ＰＷＭをローレベルに立ち下げることにより、出力スイッチ１１（延いては一次電流Ｉｐ）をオフする。

ドライバ１３は、パルス信号ＰＷＭに応じて出力スイッチ１１のゲート信号Ｇ１を生成する。例えば、ドライバ１３は、パルス信号ＰＷＭがハイレベルであるときにゲート信号Ｇ１をハイレベルとして出力スイッチ１１をオンする一方、パルス信号ＰＷＭがローレベルであるときにゲート信号Ｇ１をローレベルとして出力スイッチ１１をオフする。

内部レギュレータ１４は、電源端子ＶＩＮに入力される直流入力電圧Ｖｉｎから所定の内部電源電圧ＶＩＮＴＲＥＦを生成して半導体装置１０の各部に供給する。なお、内部レギュレータ１４の動作可否（延いては半導体装置１０の動作可否）は、イネーブル端子ＳＤＸ／ＥＮに入力されるイネーブル信号により切り替えられる。

モニタ電圧生成部１５は、直流出力電圧Ｖｏｕｔの情報を含むトランスＴＲの一次電圧（例えば一次巻線Ｌｐに現れるスイッチ電圧Ｖｓｗ）に応じたモニタ電圧Ｖ０を生成するように構成された回路ブロックであり、Ｐチャネル型ＭＯＳ電界効果トランジスタ１５１及び１５２と電流源１５３を含む。

トランジスタ１５１のソースは、電源端子ＶＩＮに接続されている。トランジスタ１５２のソースは、帰還端子ＦＢに接続されている。トランジスタ１５１及び１５２それぞれのゲートは、いずれもトランジスタ１５１のドレインに接続されている。トランジスタ１５１のドレインは、電流源１５３の第１端に接続されている。電流源１５３の第２端は、接地端に接続されている。トランジスタ１５２のドレインは、基準端子ＲＥＦ（＝モニタ電圧Ｖ０の出力端）に接続されている。

本構成例のモニタ電圧生成部１５は、電源端子ＶＩＮに印加される直流入力電圧Ｖｉｎと、帰還端子ＦＢに印加されるスイッチ電圧Ｖｓｗとの差分値（＝Ｖｉｎ－Ｖｓｗ）に応じたモニタ電流Ｉ０を生成し、モニタ電流Ｉ０を基準端子ＲＥＦに外付けされた抵抗Ｒ４に流すことにより、モニタ電圧Ｖ０（＝Ｉ０×Ｒ４）を生成する。なお、モニタ電圧Ｖ０は、見かけ上、スイッチ電圧Ｖｓｗを鈍らせた電圧信号となる。

サンプル／ホールド部１６は、モニタ電圧Ｖ０をサンプル／ホールドすることにより、帰還電圧Ｖ１を出力する。帰還電圧Ｖ１は、トランスＴＲのフライバック電圧に所定の係数を乗じた電圧値となる。

負荷補償部１７は、ダイオードＤ３の順方向降下電圧Ｖｆがスイッチ電圧Ｖｓｗのハイレベルに及ぼす影響をキャンセルするように、一次電流Ｉｐに応じてモニタ電流Ｉ０（延いてはモニタ電圧Ｖ０）を調整する。なお、負荷補償部１７は、負荷補償端子ＬＣＯＭＰに外付けされたキャパシタＣ２及び抵抗Ｒ３を構成要素として含む。

ソフトスタート部１８は、イネーブル端子ＳＤＸ／ＥＮに入力されるイネーブル信号がイネーブル時の論理レベル（例えばハイレベル）になると、０Ｖから内部電源電圧ＶＩＮＴＲＥＦまで緩やかに立ち上がるソフトスタート電圧Ｖ３を生成する。このソフトスタート部１８を導入することにより、起動時における突入電流やオーバーシュートを抑制することが可能となる。なお、ソフトスタート時間Ｔｓｓ（＝ソフトスタート電圧Ｖ３が０Ｖから内部電源電圧ＶＩＮＴＲＥＦに達するまでの所要時間）は、半導体装置１０の内部で固定してもよい。

コンパレータ１９は、非反転入力端（＋）に入力される帰還電圧Ｖ１と、第１反転入力端（－）に入力されるスロープ状の基準電圧Ｖ２及び第２反転入力端（－）に入力されるソフトスタート電圧Ｖ３の低い方とを比較することによりセット信号Ｓ１を生成する。セット信号Ｓ１は、例えば、帰還電圧Ｖ１が基準電圧Ｖ２よりも高いときにハイレベルとなり、帰還電圧Ｖ１が基準電圧Ｖ２よりも低いときにローレベルとなる。

周波数ジッタ部１Ａは、出力スイッチ１１のオン時間Ｔｏｎにジッタを持たせることで絶縁型スイッチング電源１のスイッチング周波数ｆｓｗを周期的に変動させる。

短絡／オープン保護部１Ｂは、出力スイッチ１１のオフ時にモニタ電圧Ｖ０が短絡検出閾値よりも低くなると、基準端子ＲＥＦの短絡異常を検出してコントローラ１２に通知する。また、短絡／オープン保護部１Ｂは、出力スイッチ１１のオン時にモニタ電圧Ｖ０がオープン検出閾値よりも高くなると、基準端子ＲＥＦのオープン異常を検出してコントローラ１２に通知する。コントローラ１２は、短絡／オープン異常検出時にスイッチング動作を強制停止する。なお、スイッチング動作を強制停止してから所定の復帰時間が経過すると、ソフトスタート動作を経てスイッチング動作が自動復帰される。

入力低電圧保護部１Ｃは、電源端子ＶＩＮに印加される直流入力電圧ＶｉｎがＵＶＬＯ［under-voltage locked out］検出閾値よりも低くなると、低電圧異常を検出してコントローラ１２に通知する。コントローラ１２は、低電圧検出時にスイッチング動作を強制停止する。なお、直流入力電圧ＶｉｎがＵＶＬＯ解除閾値よりも高くなると、ソフトスタート動作を経てスイッチング動作が自動復帰される。

温度保護部１Ｄは、半導体装置１０のチップ温度（例えば出力スイッチ１１のジャンクション温度Ｔｊ）がＴＳＤ［thermal shut-down］検出閾値よりも高くなると、温度異常を検出してコントローラ１２に通知する。コントローラ１２は、温度異常検出時にスイッチング動作を強制停止する。なお、半導体装置１０のチップ温度がＴＳＤ解除閾値よりも低くなると、ソフトスタート動作を経てスイッチング動作が自動復帰される。

過電流／天絡保護部１Ｅは、出力スイッチ１１のオン時に流れる一次電流Ｉｐが過電流検出閾値よりも大きくなると、一次電流Ｉｐが過電流状態であることを検出してコントローラ１２に通知する。コントローラ１２は、過電流検出時に出力スイッチ１１を強制オフする。過電流検出動作は、スイッチングサイクル毎に行われるので、過電流検出時にはオンデューティが制限されて直流出力電圧Ｖｏｕｔが低下する。

また、過電流／天絡保護部１Ｅは、出力スイッチ１１のオン時に流れる一次電流Ｉｐが天絡検出閾値よりも大きくなると、スイッチ端子ＳＷの天絡異常（＝バッテリショート）を検出してコントローラ１２に通知する。コントローラ１２は、天絡検出時にスイッチング動作を強制停止する。なお、スイッチング動作を強制停止してから所定の復帰時間が経過すると、ソフトスタート動作を経てスイッチング動作が自動復帰される。

＜基本動作＞
絶縁型スイッチング電源１の基本動作について簡単に説明する。出力スイッチ１１のオン時間Ｔｏｎには、直流入力電圧Ｖｉｎの印加端から一次巻線Ｌｐ及び出力スイッチ１１を介して接地端ＧＮＤ１に向けた一次電流Ｉｐが流れるので、一次巻線Ｌｐに電気エネルギが蓄えられる。

その後、出力スイッチ１１がオフされると、一次巻線Ｌｐと磁気結合された二次巻線Ｌｓに誘起電圧が発生し、二次巻線ＬｓからダイオードＤ３及びキャパシタＣ４を介して接地端ＧＮＤ２に向けた二次電流Ｉｓが流れる。このとき、二次巻線Ｌｓの誘起電圧を整流及び平滑した直流出力電圧Ｖｏｕｔが出力される。

以降も、出力スイッチ１１がオン／オフされることにより、上記と同様のスイッチング出力動作が繰り返される。

このように、本実施形態の絶縁型スイッチング電源１によれば、一次回路系と二次回路系との間を電気的に絶縁しつつ、直流入力電圧Ｖｉｎから所望の直流出力電圧Ｖｏｕｔを生成することができる。

＜オン時間固定制御＞
図３は、オン時間固定制御の基本動作を示す図であり、上から順に、スイッチ電圧Ｖｓｗ、帰還電圧Ｖ１（破線）並びに基準電圧Ｖ２（実線）、セット信号Ｓ１、リセット信号Ｓ２、及び、パルス信号ＰＷＭが描写されている。

時刻ｔ１０１において、リセット信号Ｓ２がローレベルに立ち下がると、パルス信号ＰＷＭがローレベルにリセットされる。その結果、出力スイッチ１１がオフするので、スイッチ電圧Ｖｓｗがローレベルからハイレベルに立ち上がる。また、時刻ｔ１０１では、パルス信号ＰＷＭの立ち下がりに伴い、基準電圧Ｖ２が低下から上昇に転じる。ただし、基準電圧Ｖ２が帰還電圧Ｖ１よりも低いので、セット信号Ｓ１はハイレベルに維持される。

時刻ｔ１０２において、基準電圧Ｖ２が帰還電圧Ｖ１よりも高くなると、セット信号Ｓ１がローレベルに立ち下がるので、パルス信号ＰＷＭがハイレベルにセットされる。その結果、出力スイッチ１１がオンするので、スイッチ電圧Ｖｓｗがハイレベルからローレベルに立ち下がる。また、時刻ｔ１０２では、パルス信号ＰＷＭの立ち上がりに伴い、基準電圧Ｖ２が上昇から低下に転じる。

時刻ｔ１０３において、出力スイッチ１１のオンタイミング（＝時刻ｔ１０２）から所定のオン時間Ｔｏｎが経過すると、リセット信号Ｓ２がローレベルに立ち下がる。その結果、先出の時刻ｔ１０１と同様、パルス信号ＰＷＭがローレベルにリセットされるので、出力スイッチ１１がオフしてスイッチ電圧Ｖｓｗがハイレベルに立ち上がるとともに、基準電圧Ｖ２が低下から上昇に転じる。

時刻ｔ１０３以降も、上記一連の動作が繰り返されることにより、絶縁型スイッチング電源１では、オン時間固定制御により、直流入力電圧Ｖｉｎから所望の直流出力電圧Ｖｏｕｔが生成される。

＜サンプリングタイミングに関する考察＞
上記したように、絶縁型スイッチング電源１では、直流出力電圧Ｖｏｕｔの情報を含むスイッチ電圧Ｖｓｗをモニタすることにより、フォトカプラなどを用いることなく一次回路系のみで出力帰還制御が行われる。出力スイッチ１１のオン期間中に得られるスイッチ電圧Ｖｓｗのハイレベルは、以下の（１）式で表すことができる。なお、式中の符号ＶｆはダイオードＤ３の順方向降下電圧を示しており、符号ＥＳＲは二次回路系の総インピーダンス（二次巻線Ｌｓ及び基板のインピーダンス成分）を示している。

Ｖｓｗ＝Ｖｉｎ＋（Ｎｐ／Ｎｓ）×（Ｖｏｕｔ＋Ｖｆ＋Ｉｓ×ＥＳＲ） … （１）

上記（１）式から分かる通り、スイッチ電圧Ｖｓｗのハイレベルは、直流出力電圧Ｖｏｕｔだけでなく、二次電流Ｉｓに依存するパラメータ（＝Ｖｆ＋Ｉｓ×ＥＳＲ）を含む。そのため、できる限り二次電流Ｉｓが流れなくなる直前のタイミングでスイッチ電圧Ｖｓｗをサンプリングすることが理想的である。

ただし、パルス駆動するスイッチ電圧Ｖｓｗを固定タイミングでサンプリングする場合には、アプリケーションの設定や負荷の状態に応じて、サンプル／ホールド部１６から出力される帰還電圧Ｖ１（＝モニタ電圧Ｖ０の保持値）に変動が生じ、直流出力電圧Ｖｏｕｔが目標値からずれてしまう、すなわち、ロードレギュレーションが悪化するおそれがある。以下では、サンプル／ホールド部１６の基本的な回路構成を例示するとともに、ロードレギュレーション悪化の原因について考察する。

＜サンプル／ホールド部（第１実施形態）＞
図４は、サンプル／ホールド部１６の第１実施形態（＝後出の第２実施形態と対比される比較例に相当）を示す図である。本実施形態のサンプル／ホールド部１６は、アナログスイッチ１６１とキャパシタ１６２を含む。アナログスイッチ１６１は、モニタ電圧Ｖ０の入力端と帰還電圧Ｖ１の出力端との間に接続されており、タイミング制御信号Ｓ０に応じてオン／オフされる。キャパシタ１６２は、帰還電圧Ｖ１の出力端と接地端との間に接続されている。

本実施形態のサンプル／ホールド部１６において、アナログスイッチ１６１のオン期間（＝サンプリング期間）には、モニタ電圧Ｖ０によりキャパシタ１６２が充電される。一方、アナログスイッチ１６１のオフ期間（＝ホールド期間）には、キャパシタ１６２の充電電圧が帰還電圧Ｖ１として保持される。

図５は、第１実施形態におけるサンプル／ホールド動作の第１例（＝サンプリングタイミングが適切な例）を示す図であり、上から順に、パルス信号ＰＷＭ、スイッチ電圧Ｖｓｗ、モニタ電圧Ｖ０、タイミング制御信号Ｓ０、及び、帰還電圧Ｖ１が描写されている。

タイミング制御信号Ｓ０は、パルス信号ＰＷＭがローレベルに立ち下がった後、マスク時間Ｔｍが経過した時点でハイレベルに立ち上がり、サンプリング時間Ｔｓが経過した時点でローレベルに立ち下がる。

なお、タイミング制御信号Ｓ０のハイレベル期間がアナログスイッチ１６１のオン期間（＝サンプリング期間）に相当し、タイミング制御信号Ｓ０のローレベル期間がアナログスイッチ１６１のオフ期間（＝ホールド期間）に相当する。

本図で示したように、モニタ電圧Ｖ０のサンプリングタイミングが適切に設定されている場合（＝モニタ電圧Ｖ０のハイレベルを正しくサンプリングすることができる場合）には、帰還電圧Ｖ１が目標値（一点鎖線を参照）と一致するように出力帰還制御が掛かる。

なお、軽負荷時には、出力スイッチ１１のオフ時間Ｔｏｆｆ（＝スイッチ電圧Ｖｓｗのハイレベル期間に相当）が短くなるので、サンプリングタイミングを早める必要がある。一方、重負荷時には、出力スイッチ１１のオフ時に発生するスイッチ電圧Ｖｓｗのサージ成分が大きくなるので、サンプリングタイミングを遅らせる方が望ましい。

また、モニタ電圧Ｖ０は、上記サージ成分の影響を受けにくいようにスイッチ電圧Ｖｓｗを鈍らせた信号波形とされているので、スイッチ電圧Ｖｓｗよりも遅れて立ち上がる。そのため、立ち上がり途中のモニタ電圧Ｖ０をサンプリングしてしまわないようにする意味でも、サンプリングタイミングはできるだけ遅らせる必要がある。

図６は、第１実施形態におけるサンプル／ホールド動作の第２例（＝サンプリングタイミングが早過ぎる例）を示す図であり、先の図５と同じく、上から順に、パルス信号ＰＷＭ、スイッチ電圧Ｖｓｗ、モニタ電圧Ｖ０、タイミング制御信号Ｓ０、及び、帰還電圧Ｖ１が描写されている。

本図で示すように、サンプリングタイミングが早過ぎる場合には、立ち上がり途中のモニタ電圧Ｖ０をサンプリングしてしまう。この場合、帰還電圧Ｖ１が目標値よりも低い値を取るので、直流出力電圧Ｖｏｕｔが目標値よりも高めに出力されてしまう。なお、本図では例示していないが、仮にモニタ電圧Ｖ０がスイッチ電圧Ｖｓｗのサージ成分の影響を受けて跳ね上がっていた場合には、帰還電圧Ｖ１が目標値よりも高い値を取り得る。その場合には、直流出力電圧Ｖｏｕｔが目標値よりも低めに出力されてしまう。

図７は、第１実施形態におけるサンプル／ホールド動作の第３例（＝サンプリングタイミングが遅過ぎる例）を示す図であり、先の図５及び図６と同じく、上から順に、パルス信号ＰＷＭ、スイッチ電圧Ｖｓｗ、モニタ電圧Ｖ０、タイミング制御信号Ｓ０、及び、帰還電圧Ｖ１が描写されている。

本図で示すように、サンプリングタイミングが遅過ぎると、トランスＴＲのフライバック電圧が無くなり、スイッチ電圧Ｖｓｗのハイレベルが低下し始めてから、モニタ電圧Ｖ０のサンプリングが行われることになる。また、極端な例として、サンプリングタイミングが到来するまでに出力スイッチ１１がオンすると、スイッチ電圧Ｖｓｗがローレベルまで低下してしまい、モニタ電圧Ｖ０のサンプリングを行うことができなくなる。いずれの場合においても、帰還電圧Ｖ１が目標値よりも低い値を取るので、直流出力電圧Ｖｏｕｔが目標値よりも高めに出力されてしまう。

このように、サンプリングタイミングが適切に設定されていない場合（図６及び図７）には、スイッチ電圧Ｖｓｗのハイレベル（延いては直流出力電圧Ｖｏｕｔ）を正しくモニタすることができないので、ロードレギュレーション悪化の原因となり得る。なお、図５～図７では、いずれも電流不連続モードを例示したが、電流連続モードでも同様である。

従来のスイッチング電源では、トランスやスナバ回路などを調整してロードレギュレーションの悪化を抑えていたが、以下では、煩雑な調整を要さずにロードレギュレーションを改善することのできるサンプル／ホールド部１６の新規な実施形態を提案する。

＜サンプル／ホールド部（第２実施形態）＞
図８は、サンプル／ホールド部１６の第２実施形態を示す図である。本実施形態のサンプル／ホールド部１６は、複数の異なるタイミングでモニタ電圧Ｖ０をサンプル／ホールドし、複数の保持値のいずれか一つを帰還電圧Ｖ１として出力する回路ブロックである。

本図に即して述べると、本実施形態のサンプル／ホールド部１６は、アナログスイッチ１６１ａ及び１６１ｂと、キャパシタ１６２ａ及び１６２ｂと、コンパレータ１６３と、シュミットトリガ１６４と、ＯＲゲート１６５と、ＡＮＤゲート１６６と、アナログスイッチ１６７ａ及び１６７ｂと、インバータ１６８と、キャパシタ１６９と、を含む。

アナログスイッチ１６１ａは、モニタ電圧Ｖ０の入力端と保持電圧Ｖａの出力端との間に接続されており、例えば、タイミング制御信号Ｓ０ａがハイレベルであるときにオンして、タイミング制御信号Ｓ０ａがローレベルであるときにオフする。タイミング制御信号Ｓ０ａは、第１のサンプリングタイミング（例えばパルス信号ＰＷＭがローレベルに立ち下がるタイミングを基準（０ｓ）として３５０～４３０ｎｓの間）でハイレベルとなる。

アナログスイッチ１６１ｂは、モニタ電圧Ｖ０の入力端と保持電圧Ｖｂの出力端との間に接続されており、例えば、タイミング制御信号Ｓ０ｂがハイレベルであるときにオンして、タイミング制御信号Ｓ０ｂがローレベルであるときにオフする。タイミング制御信号Ｓ０ｂは、第２のサンプリングタイミング（例えばパルス信号ＰＷＭがローレベルに立ち下がるタイミングを基準（０ｓ）として１５０～２５０ｎｓの間）でハイレベルとなる。

キャパシタ１６２ａは、保持電圧Ｖａの出力端と接地端との間に接続されている。アナログスイッチ１６１ａのオン期間には、モニタ電圧Ｖ０によりキャパシタ１６２ａが充電される。一方、アナログスイッチ１６１ａのオフ期間には、キャパシタ１６２ａの充電電圧が保持電圧Ｖａとして保持される。

キャパシタ１６２ｂは、保持電圧Ｖｂの出力端と接地端との間に接続されている。アナログスイッチ１６１ｂのオン期間には、モニタ電圧Ｖ０によりキャパシタ１６２ｂが充電される。一方、アナログスイッチ１６１ｂのオフ期間には、キャパシタ１６２ｂの充電電圧が保持電圧Ｖｂとして保持される。

コンパレータ１６３は、非反転入力端（＋）に入力される保持電圧Ｖａと、反転入力端（－）に入力される保持電圧Ｖｂとを比較することにより選択信号Ｓ３を生成する。選択信号Ｓ３は、Ｖａ＞Ｖｂであるときにハイレベルとなり、Ｖａ＜Ｖｂであるときにローレベルとなる。

シュミットトリガ１６４は、選択信号Ｓ３の入力を受け付けて選択信号Ｓ４（＝選択信号Ｓ３の波形を整形して得られるパルス信号）を出力する。

ＯＲゲート１６５は、選択信号Ｓ４とデューティ情報信号ＳＤとの論理和信号Ｓ５を生成する。論理和信号Ｓ５は、選択信号Ｓ４とデューティ情報信号ＳＤのいずれか一方がハイレベルであるときにハイレベルとなり、選択信号Ｓ４とデューティ情報信号ＳＤの双方がローレベルであるときにローレベルとなる。なお、デューティ情報信号ＳＤは、出力スイッチ１１（延いては一次電流Ｉｐ）のオンデューティＤｏｎ（＝Ｔｏｎ／Ｔｓｗ×１００［％］）が所定の閾値（例えば３８％）よりも高いときにハイレベルとなり、オンデューティＤｏｎが閾値よりも低いときにローレベルとなる。すなわち、軽負荷時は論理和信号Ｓ５として選択信号Ｓ３がスルー出力される一方、高負荷時は論理和信号Ｓ５がハイレベルに固定される。

ＡＮＤゲート１６６は、論理和信号Ｓ５と論理決定信号Ｓ０ｃとの論理積信号Ｓ６を生成する。論理積信号Ｓ６は、論理和信号Ｓ５と論理決定信号Ｓ０ｃのいずれか一方がローレベルであるときにローレベルとなり、論理和信号Ｓ５と論理決定信号Ｓ０ｃの双方がハイレベルであるときにハイレベルとなる。すなわち、論理決定信号Ｓ０ｃがハイレベルであるときには、論理積信号Ｓ６として論理和信号Ｓ５がスルー出力される一方、論理決定信号Ｓ０ｃがローレベルであるときには、論理和信号Ｓ５に依らず論理積信号Ｓ６がローレベルに固定される。なお、論理決定信号Ｓ０ｃは、出荷時テストで使用される信号であり、出荷後は使用しないのでハイレベルに固定される。もし出荷時テストを行わない場合はＡＮＤゲート１６６が不要となり、論理積信号Ｓ６に代えて論理和信号Ｓ５をそのまま後段に出力すればよい。

アナログスイッチ１６７ａは、保持電圧Ｖａの入力端と帰還電圧Ｖ１の出力端との間に接続されており、例えば、論理積信号Ｓ６がハイレベルであるときにオンして、論理積信号Ｓ６がローレベルであるときにオフする。

アナログスイッチ１６７ｂは、保持電圧Ｖｂの入力端と帰還電圧Ｖ１の出力端との間に接続されており、例えば、反転論理積信号Ｓ６Ｂがハイレベルであるときにオンして、反転論理積信号Ｓ６Ｂがローレベルであるときにオフする。

インバータ１６８は、論理積信号Ｓ６の論理レベルを反転させて反転論理積信号Ｓ６Ｂを生成する。反転論理積信号Ｓ６Ｂは、論理積信号Ｓ６がハイレベルであるときにローレベルとなり。論理積信号Ｓ６がローレベルであるときにハイレベルとなる。

キャパシタ１６９は、帰還電圧Ｖ１の出力端と接地端との間に接続されている。アナログスイッチ１６７ａのオン期間には、保持電圧Ｖａによってキャパシタ１６９が充電される。一方、アナログスイッチ１６７ｂのオン期間には、保持電圧Ｖｂによってキャパシタ１６９が充電される。すなわち、論理積信号Ｓ６がハイレベルであるときには、帰還電圧Ｖ１として保持電圧Ｖａが選択出力される一方、論理積信号Ｓ６がローレベルであるときには、帰還電圧Ｖ１として保持電圧Ｖｂが選択出力される。

上記構成要素のうち、コンパレータ１６３の後段ブロック（シュミットトリガ１６４、ＯＲゲート１６５、ＡＮＤゲート１６６、アナログスイッチ１６７ａ並びに１６７ｂ、インバータ１６８、及び、キャパシタ１６９）は、選択信号Ｓ３に応じて保持電圧Ｖａ及びＶｂのうちいずれか高いものを帰還電圧Ｖ１として出力する帰還電圧出力部に相当する。

特に、本実施形態のサンプル／ホールド部１６は、上記の帰還電圧出力部にＯＲゲート１６５を含み、出力スイッチ１１（延いては一次電流Ｉｐ）のオンデューティＤｏｎが所定の閾値よりも高いときには、選択信号Ｓ３に依ることなく最も遅いタイミングでサンプル／ホールドされた保持電圧Ｖａを帰還電圧Ｖ１として出力する。

このように、複数の異なるタイミングでモニタ電圧Ｖ０をサンプル／ホールドし、保持電圧Ｖａ及びＶｂの比較結果及びオンデューティＤｏｎ（延いては負荷状態）に応じて、保持電圧Ｖａ及びＶｂの一方を帰還電圧Ｖ１として出力する構成であれば、モニタ電圧Ｖ０から最適な出力電圧情報を取得し、ロードレギュレーションを改善することができる。

なお、３つ以上のサンプリングタイミング（例えば、最も遅いタイミング制御信号Ｓ０ｓ、中間のタイミング制御信号Ｓ０ｍ、及び、最も早いタイミング制御信号Ｓ０ｆ）でモニタ電圧Ｖ０をサンプル／ホールドする場合には、複数の保持電圧Ｖｓ、Ｖｍ及びＶｆのうち最も高いものを帰還電圧Ｖ１として出力すればよい。また、出力スイッチ１１（延いては一次電流Ｉｐ）のオンデューティＤｏｎが所定の閾値よりも高いときには、複数の保持電圧Ｖｓ、Ｖｍ及びＶｆの比較結果に依ることなく最も遅いタイミングでサンプル／ホールドされた保持電圧Ｖｓを帰還電圧Ｖ１として出力すればよい。

図９は、第２実施形態におけるサンプル／ホールド動作の第１例（負荷変動時）を示す図であり、上から順に、負荷に流れる出力電流Ｉｏｕｔ、パルス信号ＰＷＭ、スイッチ電圧Ｖｓｗ、モニタ電圧Ｖ０、タイミング制御信号Ｓ０ｂ並びにＳ０ａ、論理積信号Ｓ６、及び、帰還電圧Ｖ１がそれぞれ描写されている。なお、不図示の論理決定信号Ｓ０ｃはハイレベルであるものとする。また、本図では、デューティ情報信号ＳＤがローレベルであり、選択信号Ｓ４（延いては選択信号Ｓ３）が有効であるものとする。

本図で示すように、タイミング制御信号Ｓ０ａ及びＳ０ｂは、それぞれ異なるタイミングでパルス駆動される。本図に即して述べると、タイミング制御信号Ｓ０ｂは、第２のサンプリングタイミング（例えばパルス信号ＰＷＭがローレベルに立ち下がるタイミングを基準（０ｓ）として１５０～２５０ｎｓの間）でハイレベルとなる。一方、タイミング制御信号Ｓ０ａは、第２のサンプリングタイミングよりも遅い第１のサンプリングタイミング（例えばパルス信号ＰＷＭがローレベルに立ち下がるタイミングを基準（０ｓ）として３５０～４３０ｎｓの間）でハイレベルとなる。

なお、タイミング制御信号Ｓ０ａ及びＳ０ｂそれぞれのハイレベル期間は、アナログスイッチ１６１ａ及び１６１ｂそれぞれのオン期間（＝サンプリング期間）に相当する。また、タイミング制御信号Ｓ０ａ及びＳ０ｂそれぞれのローレベル期間は、アナログスイッチ１６１ａ及び１６１ｂそれぞれのオフ期間（＝ホールド期間）に相当する。

また、デューティ情報信号ＳＤがローレベルであり、かつ、論理決定信号Ｓ０ｃがハイレベルである場合には、選択信号Ｓ３がハイレベル（Ｖａ＞Ｖｂ）であるときに論理積信号Ｓ６もハイレベルとなり、選択信号Ｓ３がローレベル（Ｖａ＜Ｖｂ）であるときに論理積信号Ｓ６もローレベルとなる。なお、論理積信号Ｓ６がハイレベルであるときには、帰還電圧Ｖ１として保持電圧Ｖａが選択出力される。一方、選択信号Ｓ３がローレベルであるときには、帰還電圧Ｖ１として保持電圧Ｖｂが選択出力される。

このように、複数の異なるタイミングでモニタ電圧Ｖ０をサンプル／ホールドし、保持電圧Ｖａ及びＶｂの比較結果及びオンデューティＤｏｎ（延いては負荷状態）に応じて、保持電圧Ｖａ及びＶｂの一方を帰還電圧Ｖ１として出力する構成であれば、モニタ電圧Ｖ０から最適な出力電圧情報を取得し、帰還電圧Ｖ１が目標値（一点鎖線を参照）と一致するように出力帰還制御を掛けることができるので、ロードレギュレーションを改善することができる。

図１０は、第２実施形態におけるサンプル／ホールド動作の第２例（重負荷時）を示す図であり、図９と同じく、上から順に、負荷に流れる出力電流Ｉｏｕｔ、パルス信号ＰＷＭ、スイッチ電圧Ｖｓｗ、モニタ電圧Ｖ０、タイミング制御信号Ｓ０ｂ並びにＳ０ａ、論理積信号Ｓ６、及び、帰還電圧Ｖ１がそれぞれ描写されている。なお、不図示の論理決定信号Ｓ０ｃはハイレベルであるものとする。

本図では、デューティ情報信号ＳＤがハイレベルであることを受けて、論理積信号Ｓ６がハイレベルに固定されている。すなわち、保持電圧Ｖａ及びＶｂの比較結果（＝選択信号Ｓ３）に依らず、保持電圧Ｖａが帰還電圧Ｖ１として強制的に選択出力されている。

負荷が重くオンデューティＤｏｎが所定の閾値（例えば３８％）よりも高いときには、必然的にオフ時間Ｔｏｆｆが長くなるので、不必要にサンプリングタイミングを早める必要がない。そこで、例えば、最も遅いサンプリングタイミングで得られた保持電圧Ｖａを帰還電圧Ｖ１として固定出力することにより、出力スイッチ１１のオフ時に発生するスイッチ電圧Ｖｓｗのサージ成分の影響を受けにくくなる。また、立ち上がり途中のモニタ電圧Ｖ０をサンプリングしてしまうおそれも減る。

＜車両への適用＞
図１１は、電子機器が搭載される車両の外観を示す図である。本構成例の車両Ｘは、不図示のバッテリから電力供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８を搭載している。なお、本図における電子機器Ｘ１１～Ｘ１８の搭載位置は、図示の便宜上、実際とは異なる場合がある。

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］又はＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行う制動ユニットである。

電子機器Ｘ１５は、ドアロック又は防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品またはメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

なお、先述の絶縁型スイッチング電源１は、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。

＜その他の変形例＞
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

１ 絶縁型スイッチング電源
１０ 半導体装置（電源制御ＩＣ）
１１ 出力スイッチ
１２ コントローラ
１３ ドライバ
１４ 内部レギュレータ
１５ モニタ電圧生成部
１５１、１５２ Ｐチャネル型ＭＯＳ電界効果トランジスタ
１５３ 電流源
１６ サンプル／ホールド部
１６１、１６１ａ、１６１ｂ アナログスイッチ
１６２、１６２ａ、１６２ｂ キャパシタ
１６３ コンパレータ
１６４ シュミットトリガ
１６５ ＯＲゲート
１６６ ＡＮＤゲート
１６７ａ、１６７ｂ アナログスイッチ
１６８ インバータ
１６９ キャパシタ
１７ 負荷補償部
１８ ソフトスタート部
１９ コンパレータ
１Ａ 周波数ジッタ部
１Ｂ 短絡／オープン保護部
１Ｃ 入力低電圧保護部
１Ｄ 温度保護部
１Ｅ 過電流／天絡保護部
ＡＧＮＤ 接地端子（アナログ回路系）
Ｃ１～Ｃ４ キャパシタ
Ｄ１～Ｄ３ ダイオード
ＦＢ 帰還端子
Ｌｐ 一次巻線
Ｌｓ 二次巻線
ＬＣＯＭＰ 負荷補償端子
Ｍ１ Ｎチャネル型ＭＯＳ電界効果トランジスタ
ＰＧＮＤ 接地端子（パワー回路系）
Ｒ１～Ｒ７ 抵抗
ＲＥＦ 基準端子
ＳＤＸ／ＥＮ端子 イネーブル端子
ＳＷ スイッチ端子
ＴＲ トランス
ＶＩＮ 電源端子
Ｘ 車両
Ｘ１１～Ｘ１８ 電子機器

Claims (10)

1. 絶縁型スイッチング電源を形成するトランスの一次電圧に応じたモニタ電圧を生成するように構成されたモニタ電圧生成部と、
   前記モニタ電圧をサンプル／ホールドして帰還電圧を出力するように構成されたサンプル／ホールド部と、
   前記帰還電圧に応じてオン時間固定方式で前記トランスの一次電流をオン／オフするように構成されたコントローラと、
   を有し、
   前記サンプル／ホールド部は、複数の異なるタイミングで前記一次電圧をサンプル／ホールドし、複数の保持値のいずれか一つを前記帰還電圧として出力する、電源制御装置。
2. 前記サンプル／ホールド部は、前記複数の保持値のうち最も高いものを前記帰還電圧として出力する、請求項１に記載の電源制御装置。
3. 前記サンプル／ホールド部は、前記一次電流のオンデューティが所定の閾値よりも高いときには、前記複数の保持値の比較結果に依ることなく最も遅いタイミングでサンプル／ホールドされた保持値を前記帰還電圧として出力する、請求項２に記載の電源制御装置。
4. 前記サンプル／ホールド部は、
   複数の異なるタイミングで前記モニタ電圧をサンプル／ホールドすることにより前記複数の保持値を出力するように構成された複数組のアナログスイッチ及びキャパシタと、
   前記複数の保持値を比較して選択信号を生成するように構成された少なくとも一つのコンパレータと、
   前記選択信号に応じて前記複数の保持値のうち最も高いものを前記帰還電圧として出力するように構成された帰還電圧出力部と、
   を含む、請求項１に記載の電源制御装置。
5. 前記帰還電圧出力部は、前記一次電流のオンデューティが所定の閾値よりも高いときには、前記選択信号に依ることなく最も遅いタイミングでサンプル／ホールドされた保持値を前記帰還電圧として出力する、請求項４に記載の電源制御装置。
6. 前記モニタ電圧は、前記一次電圧を鈍らせた電圧信号である、請求項１～５のいずれか一項に記載の電源制御装置。
7. 前記帰還電圧とスロープ状の基準電圧とを比較してセット信号を生成するように構成されたコンパレータをさらに有し、前記コントローラは、前記セット信号に応じて前記一次電流のオンタイミングを決定する、請求項１～６のいずれか一項に記載の電源制御装置。
8. 前記一次電圧は、前記トランスの一次巻線に現れるスイッチ電圧である、請求項１～７のいずれか一項に記載の電源制御装置。
9. 請求項１～８のいずれか一項に記載の電源制御装置と、
   一次巻線に直流入力電圧が印加されるように構成されたトランスと、
   前記トランスの二次巻線に現れる誘起電圧を整流及び平滑して直流出力電圧を生成するように構成された整流平滑回路と、
   を有する、絶縁型スイッチング電源。
10. 請求項９に記載の絶縁型スイッチング電源を有する、車両。

Images