JP2022073270A - 電界強度を測定可能なセンサ装置 - Google Patents

電界強度を測定可能なセンサ装置 Download PDF

Info

Publication number
JP2022073270A
JP2022073270A JP2020183149A JP2020183149A JP2022073270A JP 2022073270 A JP2022073270 A JP 2022073270A JP 2020183149 A JP2020183149 A JP 2020183149A JP 2020183149 A JP2020183149 A JP 2020183149A JP 2022073270 A JP2022073270 A JP 2022073270A
Authority
JP
Japan
Prior art keywords
drain current
electric field
sensor device
current value
external electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020183149A
Other languages
English (en)
Other versions
JP7063495B1 (ja
Inventor
マノハラン ムルガナタン
Muruganathan Manoharan
博 水田
Hiroshi Mizuta
アフサル カリクンナン
Kareekunnan Afsal
剛史 工藤
Takashi Kudo
武志 圓山
Takeshi Maruyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Otowa Electric Co Ltd
Original Assignee
Otowa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Otowa Electric Co Ltd filed Critical Otowa Electric Co Ltd
Priority to JP2020183149A priority Critical patent/JP7063495B1/ja
Priority to JP2022031149A priority patent/JP2022075715A/ja
Application granted granted Critical
Publication of JP7063495B1 publication Critical patent/JP7063495B1/ja
Publication of JP2022073270A publication Critical patent/JP2022073270A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】寸法が小さく且つ小さな電界強度を測定可能なセンサ装置を提供する。【解決手段】外部電界の電界強度を測定可能なセンサ装置であって、基板11と、基板11上に配置される電気絶縁層12であって、平面視で第1領域12A及び第2領域12Bを有する電気絶縁層12と、電気絶縁層12の第1領域12A上に配置され、第1の材料により形成される一又は複数の原子層により形成される格子整合層13と、格子整合層13上に配置され、チャネル領域141を有し、グラフェンの単原子層又は複数の原子層を有するチャネル層14と、チャネル層14上に配置され、第2の材料により形成される一又は複数の原子層により形成されるゲート絶縁層15と、ゲート絶縁層15上に配置されるゲート電極16と、チャネル領域141を挟んで対向するようにチャネル層14上に配置される一対のソース電極17及びドレイン電極18と、を備える。【選択図】図1

Description

本発明は、電界強度を測定可能なセンサ装置及びセンサ装置を用いて外部電界の向きを判定する方法に関する。
従来、センサ装置を用いて、大気中の電界強度を測定することが行われている。大気中の電界強度を測定することにより、雷が発生し、接近して通過することが監視されている(例えば、特許文献1参照)。
また、センサ装置を用いて、室内において雰囲気中の電界強度を測定することも行われている。電界強度を測定することにより、室内に発生している静電気の状況を監視して、静電気による事故等の発生が予防される。
電界強度を測定するセンサ装置としては、機械式センサ装置と、半導体センサ装置とがある。機械式センサ装置は、寸法が比較的大きく重い装置である(例えば、特許文献1参照)。半導体センサ装置は、寸法が比較的小さく軽い装置である(例えば、非特許文献1参照)。
機械式センサ装置は、外部電界が加えられることにより電荷が誘起される電極と、電極が外部へ露出可能な開口部を有する回転板と、回転板を回転駆動する駆動部とを有する。機械式センサ装置では、回転板が回転することにより、電極が外部へ露出することと、回転板により覆われることが繰り返されることにより、静電界が電極に間欠的に印加されて、外部電界の電界強度が電極に生じる交流信号として測定される。
また、半導体センサ装置は、基板上に配置されたトランジスタを有する。基板に加えられた外部電界の電界強度は、トランジスタのオン状態においてソース電極及びドレイン電極間に流れる電流の大きさとして測定される。
特開2020-46213号公報
WANG et al.,High-performance graphene-based electrostatic field sensor、IEEE ELECTRON DEVICE LETTERS、VOL38,No.8、AUGUST 2017
上述した機械式センサ装置は、寸法が大きく且つ重いので、狭い場所には設置できない問題がある。また、半導体センサ装置は、寸法が小さく且つ軽いので、狭い場所にも設置可能であるが、測定可能な電界強度の下限値が高いという問題がある。晴天時の大気の地面付近の電界強度は、通常100∨/m程度であるが、従来の半導体センサ装置の測定可能な電界強度の下限値は、200∨/m程度である。
静電界は、ベクトル量で向きがあり、外部からセンサ装置に向かう向きと、センサ装置から外部へ向かう向きとがある。しかし、半導体センサ装置を用いて、外部電界の向きを判定する方法は提案されていない。外部電界の発生源の情報を得るために外部電界の向きを知ることは有用である。
本明細書では、寸法が小さく且つ小さな電界強度を測定可能なセンサ装置を提案することを課題とする。
また、本明細書では、トランジスタを有するセンサ装置を用いて外部電界の向きを判定する方法を提案することを課題とする。
本明細書に開示するセンサ装置の第1形態によれば、外部電界の電界強度を測定可能なセンサ装置であって、基板と、前記基板上に配置される電気絶縁層であって、平面視で第1領域及び第2領域を有する電気絶縁層と、前記電気絶縁層の前記第1領域上に配置され、第1の材料により形成される一又は複数の原子層により形成される格子整合層と、前記格子整合層上に配置され、チャネル領域を有し、グラフェンの単原子層又は複数の原子層を有するチャネル層と、前記チャネル層上に配置され、第2の材料により形成される一又は複数の原子層により形成されるゲート絶縁層と、前記ゲート絶縁層上に配置されるゲート電極と、前記チャネル領域を挟んで対向するように前記チャネル層上に配置される一対のソース電極及びドレイン電極と、を備えることを特徴とする。
本明細書に開示するセンサ装置の第2形態によれば、外部電界の電界強度を測定可能なセンサ装置であって、第1面及び第2面を有する基板と、前記第1面上に配置される電気絶縁層であって、平面視で第1領域と第2領域を有する電気絶縁層と、前記電気絶縁層の前記第1領域上に配置され、第1の材料により形成される一又は複数の原子層により形成されるゲート絶縁層と、前記ゲート絶縁層上に配置され、チャネル領域を有し、グラフェンの単原子層又は複数の原子層を有するチャネル層と、前記チャネル層上に配置され、第2の材料により形成される一又は複数の原子層により形成される格子整合層と、前記チャネル領域を挟んで対向するように前記チャネル層上に配置される一対のソース電極及びドレイン電極と、前記チャネル領域と対応する前記第2面上の領域に配置されるゲート電極と、を備えることを特徴とする。
本明細書に開示するトランジスタを有するセンサ装置を用いて外部電界の向きを判定する方法の第1形態によれば、両極性のトランジスタを有し外部電界の電界強度を測定可能なセンサ装置を用いて外部電界の向きを判定する方法であって、外部電界が加えられていない時に前記センサ装置を用いて測定されたドレイン電流とゲート電圧との関係において、ドレイン電流が最小値を示す電荷中性点ゲート電圧よりも大きい第1ゲート電圧における第1ドレイン電流値と、前記電荷中性点ゲート電圧よりも小さい第2ゲート電圧における第2ドレイン電流値と、外部電界が加えられている時に前記センサ装置を用いて測定された前記第1ゲート電圧における第3ドレイン電流値と、前記第2ゲート電圧における第4ドレイン電流値とが、前記第3ドレイン電流値が前記第4ドレイン電流値よりも大きいか、又は、前記第3ドレイン電流値が前記第1ドレイン電流値よりも大きく、且つ、前記第2ドレイン電流値が前記第4ドレイン電流値よりも大きい関係を満たす場合、外部電界の向きは外部から前記センサ装置へ向かう向きであると判定し、前記第4ドレイン電流値が前記第3ドレイン電流値よりも大きいか、又は、前記第1ドレイン電流値が前記第3ドレイン電流値よりも大きく、且つ、前記第4ドレイン電流値が前記第2ドレイン電流値よりも大きい関係を満たす場合、外部電界の向きは前記センサ装置から外部へ向かう向きであると判定することをプロセッサが実行することを特徴とすることを特徴とする。
本明細書に開示するトランジスタを有するセンサ装置を用いて外部電界の向きを判定する方法の第2形態によれば、両極性のトランジスタを有し外部電界の電界強度を測定可能なセンサ装置を用いて外部電界の向きを判定する方法であって、外部電界が加えられていない時に前記センサ装置を用いて測定されたドレイン電流とゲート電圧との関係において、ドレイン電流が最小値を示す電荷中性点ゲート電圧よりも大きい第1ゲート電圧における第1ドレイン電流値と、外部電界が加えられている時に前記センサ装置を用いて測定された前記第1ゲート電圧における第3ドレイン電流値と、前記第1ゲート電圧よりも大きい第2ゲート電圧における第4ドレイン電流値とが、前記第3ドレイン電流値が前記第1ドレイン電流値よりも大きく、且つ、前記第4ドレイン電流値が前記第3ドレイン電流値よりも大きい関係を満たす場合、外部電界の向きは外部から前記センサ装置へ向かう向きであると判定し、前記第1ドレイン電流値が前記第3ドレイン電流値よりも大きいか、又は、前記第3ドレイン電流値が前記第4ドレイン電流値よりも大きい関係を満たす場合、外部電界の向きは前記センサ装置から外部へ向かう向きであると判定することをプロセッサが実行することを特徴とする。
本明細書に開示するトランジスタを有するセンサ装置を用いて外部電界の向きを判定する方法の第3形態によれば、両極性のトランジスタを有し外部電界の電界強度を測定可能なセンサ装置を用いて外部電界の向きを判定する方法であって、外部電界が加えられていない時に前記センサ装置を用いて測定されたドレイン電流とゲート電圧との関係において、ドレイン電流が最小値を示す電荷中性点ゲート電圧よりも小さい第1ゲート電圧における第1ドレイン電流値と、前記第1ゲート電圧よりも小さい第2ゲート電圧における第2ドレイン電流値と、外部電界が加えられている時に前記センサ装置を用いて測定された前記第1ゲート電圧における第3ドレイン電流値と、前記第1ゲート電圧よりも小さい前記第2ゲート電圧における第4ドレイン電流値とが、前記第3ドレイン電流値が前記第1ドレイン電流値よりも大きく、且つ、前記第4ドレイン電流値が前記第2ドレイン電流値よりも大きい関係を満たさない場合、外部電界の向きは外部から前記センサ装置へ向かう向きであると判定し、前記第3ドレイン電流値が前記第1ドレイン電流値よりも大きく、且つ、前記第4ドレイン電流値が前記第2ドレイン電流値よりも大きい関係を満たす場合、外部電界の向きは前記センサ装置から外部へ向かう向きであると判定することをプロセッサが実行することを特徴とする。
本明細書に開示するトランジスタを有するセンサ装置を用いて外部電界の向きを判定する方法の第4形態によれば、両極性トランジスタを有し、外部電界の電界強度を測定可能なセンサ装置を用いて外部からセンサ装置に加えられる外部電界の向きを判定する方法であって、外部電界が加えられていない時に前記センサ装置を用いて測定されたドレイン電流とゲート電圧との関係においてドレイン電流が最小値を示す第1電荷中性点ゲート電圧が、外部電界が加えられている時に前記センサ装置を用いて測定されたドレイン電流とゲート電圧との関係においてドレイン電流が最小値を示す第2電荷中性点ゲート電圧よりも大きい場合、外部電界の向きは外部から前記センサ装置へ向かう向きであると判定し、前記第2電荷中性点ゲート電圧が前記第1電荷中性点ゲート電圧よりも大きい場合、外部電界の向きは前記センサ装置から外部へ向かう向きであると判定することをプロセッサが実行することを特徴とする。
上述した本明細書に開示するセンサ装置によれば、寸法が小さく且つ小さな電界強度を測定可能である。
また、上述した本明細書に開示するトランジスタを有するセンサ装置を用いて外部電界の向きを判定する方法によれば、外部電界の向きを判定できる。
(A)は本明細書に開示するセンサ装置の第1実施形態の断面図であり、(B)は平面図である。 センサ装置に対してセンサ装置から外部に向かう向き(負の向き)の外部電界が加えられている状態を示す図である。 (A)は正の向きの外部電界がセンサ装置に加えられた時のドレイン電流と時間との関係を示す図であり、(B)はドレイン電流変化率と電界強度との関係を示す図(その1)であり、(C)はドレイン電流変化率と電界強度との関係を示す図(その2)である。 (A)は負の向きの外部電界がセンサ装置に加えられた時のドレイン電流と時間との関係を示す図であり、(B)はドレイン電流変化率と電界強度との関係を示す図である。 (A)は、センサ装置が高い抵抗率の基板を有する時のドレイン電流変化率と電界強度との関係を示す図であり、(B)は、センサ装置が低い抵抗率の基板を有する時のドレイン電流変化率と電界強度との関係を示す図である。 本明細書に開示するセンサ装置の第2実施形態の断面図である。 本明細書に開示するセンサ装置の第3実施形態の断面図である。 (A)~(C)は本明細書に開示するセンサ装置の製造方法の一実施形態の製造工程を示す図(その1)である。 (A)~(C)は本明細書に開示するセンサ装置の製造方法の一実施形態の製造工程を示す図(その2)である。 (A)~(C)は本明細書に開示するセンサ装置の製造方法の一実施形態の製造工程を示す図(その3)である。 本明細書に開示する外部電界の向きを判定する判定装置を説明する図である。 本明細書に開示する外部電界の向きを判定する方法の第1実施形態において、G2<∨CNP<G1の場合の判定を説明する図である。 本明細書に開示する外部電界の向きを判定する方法の第1実施形態において、∨CNP<G1<G2の場合の判定を説明する図である。 本明細書に開示する外部電界の向きを判定する方法の第1実施形態において、G2<G<1∨CNPの場合の判定を説明する図である。 本明細書に開示する外部電界の向きを判定する方法の第2実施形態における判定を説明する図である。
以下、本明細書で開示するセンサ装置の好ましい第1実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
図1(A)は、本明細書に開示するセンサ装置の第1実施形態を示す図1(B)のX-X線断面図であり、図1(B)は平面図である。図1(A)は、外部からセンサ装置に向かう向き(正の向き)の外部電界が加えられている状態を示す。
本実施形態のセンサ装置10は、外部から加えられた外部電界の強度を測定可能である。外部電界は、センサ装置10の外に存在する発生源から生じる電界を意味する。センサ装置10は、高い感度を有するので、小さな電界強度を測定可能である。
センサ装置10は、基板11と、電気絶縁層12と、格子整合層13と、チャネル層14と、ゲート絶縁層15と、ゲート電極16と、ソース電極17と、ドレイン電極18とを有する。詳しくは後述するが、センサ装置10は、チャネル層14が単層又は複層のグラフェンを用いて形成されることにより、高い感度を有するので、小さい外部電界を測定可能である。本実施形態のセンサ装置10は、いわゆるトップゲート型のトランジスタである。
基板11は、センサ装置10の他の構成要素を支持する機械的強度を有する。基板11は、第1面11A及び第2面11Bを有する。基板11として、例えば、シリコン基板、シリコンカーバイド、化合物半導体等の半導体基板を用いることができる。半導体基板として、アモルファス、多結晶又は単結晶の基板を用いることができる。基板11は、p型の極性を有していてもよいし、n型の極性を有していてもよい。また、基板は、不純物が添加されていない真性であってもよい。
電気絶縁層12は、電気絶縁性を有し、基板11の第1面11A上に配置される。電気絶縁層12は、基板11と格子整合層13とを電気的に絶縁する。電気絶縁層12は、平面視で第1領域12A及び第2領域12Bを有する。第1領域12A上には、格子整合層13と、チャネル層14と、ゲート絶縁層15と、ゲート電極16と、ソース電極17と、ドレイン電極18とが配置される。第2領域12Bは、外部電界に曝される。
電気絶縁層12として、二酸化ケイ素、酸化アルミニウム又は窒化ケイ素等の誘電体を用いることができる。基板11がシリコン基板である場合、電気絶縁層12として、ニ酸化シリコンを用いることができる。電気絶縁層12は、90nm以下の厚さを有することが、センサ装置10の感度の向上及び測定レンジのワイド化の観点から好ましい。センサ装置10の感度が高い程、測定可能な電界強度の下限値が低くなる。また、センサ装置10の測定レンジが広い程、測定可能な電界強度の範囲が広くなる。電気絶縁層12の厚さと、測定レンジとの関係については後述する。
格子整合層13は、電気絶縁層12の第1領域12A上に配置される。格子整合層13は、単原子層を形成可能な材料により形成される。格子整合層13は、この材料により形成される一又は複数の原子層により形成される。この材料として、例えば、六方晶系の窒化ホウ素、六方晶系の二硫化モリブデン又は六方晶系の二硫化タングステンが挙げられる。
格子整合層13は、チャネル層14を形成するグラフェンとの格子不整合度が、好ましくは10%以下であり、特に5%以下であることが好ましい。格子不整合度は、格子整合層13の格子定数とグラフェンの格子定数との一致度が最大となるように、格子整合層13がチャネル層14上に配置された時の、格子整合層13の格子定数と、グラフェンの格子定数との差の絶対値を、グラフェンの格子定数で割った商を百分率で表した値である。例えば、格子整合層13が窒化ホウ素で形成される場合、グラフェン及び窒化ホウ素のそれぞれの単原子層の単位格子は、2次元平面内に伸びるa軸及びb軸と、a軸及びb軸に対して直交するc軸とを有する。グラフェン及び窒化ホウ素のそれぞれのc軸を一致させてa軸及びc軸を回転させて、グラフェン及び窒化ホウ素のそれぞれの単原子層の格子定数との一致度が最大となるように、格子整合層13がチャネル層14上に配置された場合、窒化ホウ素で形成される場合の格子不整合度は1.71%である。また、格子整合層13が二硫化モリブデンで形成される場合の格子不整合度は3.01%であり、格子整合層13が二硫化タングステンで形成される場合の格子不整合度は3.26%である。
二酸化ケイ素等により形成される電気絶縁層12の表面は、通常平坦ではなく凹凸がある。また、電気絶縁層12の表面には、不純物が存在する場合がある。チャネル層14が電気絶縁層12の表面上に直接配置された場合、電気絶縁層12の表面の状態の影響を受けて、チャネル層14を形成するグラフェンの2次元周期構造に歪みが生じ、また不純物による電気的な影響を受ける。これにより、グラフェン内を移動するキャリアが歪み又は不純物により散乱されるので、キャリアの移動度が低下する。そこで、本実施形態では、電気絶縁層12の表面に格子整合層13を配置し、この格子整合層13上にチャネル層14が配置されることにより、グラフェン中のキャリアの移動度が、電気絶縁層12の影響を受けて低下することが抑制される。
ここで、格子整合層13は、チャネル層14を形成するグラフェンとの格子不整合度が小さいので、格子整合層13がチャネル層14上に直接配置されても、チャネル層14を形成するグラフェンの2次元周期構造に歪みが生じることは抑制される。
格子整合層13の厚さは、1~10原子層の範囲にあることが好ましい、格子整合層13の厚さが1原子層以上であることにより、グラフェン中のキャリアの移動度が、電気絶縁層12の影響を受けることを抑制できる。また、格子整合層13の厚さが10原子層以下であることにより、外部電界が加えられたことにより基板11に生じた内部電界の変化を、チャネル層14へ十分に伝えることができる。センサ装置10に外部電界が加えられることにより、基板11の内部電界に変化が生じることについては後述する。
チャネル層14は、チャネル領域141を有し、グラフェンの単原子層又は複数の原子層を有する。チャネル層14のチャネル領域141は、少なくとも格子整合層13上に配置されることが好ましい。本実施形態では、チャネル層14の全体が、格子整合層13上に配置される。
センサ装置10の感度(ゲイン)Gが高い程、測定可能な電界強度の下限値が増大する。センサ装置10では、グラフェンの一又は複数の原子層を用いてチャネル層14が形成されるので、高い感度を有する。
まず、外部電界を測定するセンサ装置10の感度について、以下に説明する。センサ装置10の感度は、以下の式(1)で表される。
G=Ttrap/Ttransit (1)
ここで、Ttrapは、基板11内のキャリアのライフタイムであり、主に、外部電界により電気絶縁層12と基板11との界面に誘起されたキャリアが、界面のキャリアトラップにより捕捉されるまでの捕捉時間によって決定される。Ttransitは、キャリアが、ソース電極17とドレイン電極18との間のチャネル領域141を移動するのに要する移動時間である。
式(1)に示すように、Ttrapを増大するか、又は、Ttransitを低減することにより、センサ装置10の感度Gは増加する。
センサ装置10では、より短いTtransitを得る観点から、チャネル層14をグラフェンの一又は複数の原子層を用いて形成する。グラフェンは高いキャリアの移動度を有する。グラフェンの単原子層は、2×105(cm2-1-1)のキャリア移動度を有する。このキャリア移動度は、結晶性のシリコン基板における電子の移動度の1.4×103(cm2-1-1)に対して、2桁以上高い値である。高いキャリア移動度を得る観点から、チャネル層14は、グラフェンの1~10の原子層、特に1~3の原子層を用いて形成されることが好ましい。特に、チャネル層14は、グラフェンの単原子層を用いて形成されることにより最も高いキャリア移動度が得られる。
また、センサ装置10では、より長いTtrapを得る観点から、基板11とチャネル層14との間に、格子整合層13を介して上述した電気絶縁層12が配置される。電気絶縁層12が配置されることにより、外部電界により基板11内に誘起されたキャリアのTtrapを増大する。特に、電気絶縁層12の厚さを90nm以下にすることにより、電気絶縁層12と基板11との界面に誘起されたキャリアにより、界面のキャリアトラップにより捕捉される確率が大きく低減するので、Ttrapが増大される。
ゲート絶縁層15は、電気絶縁性を有し、チャネル層14上に配置される。ゲート絶縁層15は、単原子層を形成可能な材料により形成される。ゲート絶縁層15は、この材料により形成される一又は複数の原子層により形成される。この材料として、例えば、六方晶系の窒化ホウ素、二硫化モリブデン又は二硫化タングステンが挙げられる。ゲート絶縁層15は、チャネル層14を形成するグラフェンとの格子不整合度が好ましくは10%以下であり、特に5%以下であることが好ましい。ゲート絶縁層15の格子不整合度の説明に対して、上述した格子整合層13における説明が適宜適用される。
ゲート絶縁層15はチャネル層14上に直接配置されるが、ゲート絶縁層15の形成材料と、チャネル層14を形成するグラフェンとの格子不整合度が大きいと、チャネル層14を形成するグラフェンの2次元周期構造に歪みが生じる。これにより、グラフェン内を移動するキャリアが散乱されて、キャリアの移動度が低下する。そこで、本実施形態では、チャネル層14上に、チャネル層14を形成するグラフェンとの格子不整合度が小さいゲート絶縁層15が配置されることにより、グラフェン中のキャリアの移動度が、ゲート絶縁層15の影響を受けて低下することが抑制される。
ゲート絶縁層15の厚さは、1~10原子層の範囲にあることが好ましく、特に5~10原子層の範囲にあることが好ましい、ゲート絶縁層15の厚さが1原子層以上であることにより、ゲート電極16とチャネル層14とを電気的に絶縁できる。特に、ゲート絶縁層15の厚さが5原子層以上であることにより、ゲート電極16とチャネル層14とを十分に電気的に絶縁できる。また、ゲート絶縁層15の厚さが、10原子層以下であることにより、ゲート電圧を、ゲート電極16を介してチャネル層14に印加することができる。
ゲート電極16は、ゲート絶縁層15上に配置される。ゲート電極16は、導電性を有する材料を用いて形成される。ゲート電極16は、例えば、クロムと金との積層構造とすることができる。
ソース電極17及びドレイン電極18は、チャネル層14のチャネル領域141を挟んで対向するようにチャネル層14上に配置される。一対のソース電極17及びドレイン電極18のそれぞれは、少なくとも一部がチャネル層14上に配置されていればよい。本実施形態では、ソース電極17及びドレイン電極18の全体が、チャネル層14上に配置される。
センサ装置10は、両極性(ambipolar:アンビポーラ性)のキャリアを有するトランジスタとして動作する。センサ装置10は、しきい値以上のゲート電圧がゲート電極17に印加されることにより、ドレイン電極18にドレイン電流を流すことができる。ゲート電圧を変化させてドレイン電流を測定すると、図12~図15に示すように、電荷中性点ゲート電圧において、ドレイン電流は最小値を示す。ゲート電圧を変化させると、ドレイン電流は電荷中性点ゲート電圧に対して左右対称に変化する。
次に、外部電界が加えられたセンサ装置10が、外部電界の大きさをドレイン電流値の変化として測定する動作を、図1及び図2を参照しながら、以下に説明する。
図1(A)では、センサ装置10に対して、外部からセンサ装置10に向かう向き(正の向き)の外部電界が加えられている。正の向きの外部電界の電気力線は、基板11の第1面11Aに対して、外部からセンサ装置10の内部に向かって伸びる。
センサ装置10に加えられた外部電界によって、電気絶縁層12の第2領域12Bには、電気絶縁層12と基板11との界面に基板11内の電子が誘起される。外部電界によって界面に誘起される電子の数は、外部電界の大きさに対応する。一方、電気絶縁層12の第1領域12Aでは、ゲート電極16、ソース電極17及びドレイン電極18等の電気導電体により外部電界は遮蔽されるので、電気絶縁層12と基板11との界面における電子の誘起は相対的に小さい。その結果、基板11内部には、第1領域12Aから第2領域12Bへ向かう第1の内部電界F1が生じる。第2領域12Bにおける電気絶縁層12と基板11との界面に誘起された電子は、この第1の内部電界F1に駆動されて、第1領域12Aへ移動する。第1領域12Aに電子が移動することにより、第1領域12Aにおける電気絶縁層12と基板11との界面では、電子密度が増加する。この電子密度の増加によって、チャネル14に加わる第2の内部電界F2が変化するので、チャネル領域141の電子密度が増加する。このチャネル領域141の電子密度の変化により、ドレイン電流値が変化する。外部電界がセンサ装置10に加えられていない時のドレイン電流値を基準としたドレイン電流値の変化の大きさに基づいて、外部電界の大きさを測定できる。
図2は、センサ装置10に対して、センサ装置10から外部に向かう向き(負の向き)の外部電界が加えられている。負の向きの外部電界の電気力線は、基板11の第1面11Aに対して、センサ装置10の内部から外部に向かって伸びる。
センサ装置10に加えられた外部電界によって、電気絶縁層12の第2領域12Bには、電気絶縁層12と基板11との界面に基板11内のホールが誘起される。第2領域12Bにおける界面に誘起されたホールが、第1領域12Aに移動することにより、上述したのと同様にして、チャネル層14のチャネル領域141の電子密度が変化してドレイン電流が変化する。同様にして、外部電界がセンサ装置10に加えられていない時のドレイン電流値を基準としたドレイン電流値の変化の大きさに基づいて、外部電界の大きさを測定できる。
センサ装置10に求められる性能として、上述した感度の高いことと共に、測定レンジの広いことがある。センサ装置10の測定レンジが広い程、測定可能な電界強度の範囲が広くなる。センサ装置10の測定レンジは、センサ装置10に加えられた外部電界によって、電気絶縁層12の第2領域12Bにおける基板11との界面に誘起されるキャリアの数が多い程広くなる。
外部電界が加えられた時に界面に誘起される最大のキャリア数は、電気絶縁層12の厚さが薄い程多くなる。界面に誘起されるキャリアの数は、外部電界の大きさが増大すると共に増大してやがて飽和する。外部電界が加えられていない時の界面のキャリアの数と、飽和した時の界面に誘起されているキャリアの数との差が、センサ装置10の測定レンジに対応する。界面に誘起される最大のキャリア数を増大する観点から、上述したように、電気絶縁層12の厚さは、90nm以下であることが好ましい。
次に、センサ装置10を用いて外部電界が測定された測定例を、以下に説明する。
図3(A)は正の向きの外部電界がセンサ装置10に加えられた時のドレイン電流と時間との関係を示す図である。図3(A)の縦軸はドレイン電流を示し、横軸は時間を示す。図3(A)~図3(C)に示す関係は、3cmの間隔をあけた平行平板がセンサ装置10を挟んで配置されて、平行平板間に500∨が印加されて測定された。ソース電極17とドレイン電極18との間には、100m∨が印加された。図4及び図5に示す関係も、同様の構成でドレイン電流の測定が行われた。正の向きの外部電界がセンサ装置10に加えられている時のドレイン電流値は、外部電界がセンサ装置10に加えられていない時よりも低い。
図3(B)は、正の向きの外部電界がセンサ装置10に加えられた時のドレイン電流変化率と電界強度との関係を示す図である。図3(B)の縦軸はドレイン電流変化率を示し、横軸は電界強度を示す。ドレイン電流変化率は、外部電界がセンサ装置10に加えられた時のドレイン電流値と外部電界が加えられていない時のドレイン電流値との差の絶対値を、外部電界が加えられていない時のドレイン電流値で割った商を百分率で表したものである。ドレイン電流変化率は、正の向きの外部電界の大きさが増大すると共に低減する。外部電界がセンサ装置10に加えられていない時のドレイン電流変化率を基準として、正の向きの外部電界が加えられている時の電流変化率の変化の大きさに基づいて、外部電界の大きさを測定できることがわかる。
図3(C)は、比較的小さい大きさの正の向きの外部電界がセンサ装置10に加えられた時のドレイン電流変化率と電界強度との関係を示す図である。本実施形態のセンサ装置10は、100(∨/m)の大きさの電界強度を測定できる。図3(B)及び図3(C)に示すように、センサ装置10は、100~2×105(∨/m)の広い測定レンジを有する。
図4(A)は負の向きの外部電界がセンサ装置10に加えられた時のドレイン電流と時間との関係を示す図である。図4(A)の縦軸はドレイン電流を示し、横軸は時間を示す。負の向きの外部電界がセンサ装置10に加えられている時のドレイン電流値は、外部電界がセンサ装置10に加えられていない時よりも高い。
図4(B)は、負の向きの外部電界がセンサ装置10に加えられた時のドレイン電流変化率と電界強度との関係を示す図である。図4(B)の縦軸はドレイン電流変化率を示し、横軸は電界強度を示す。ドレイン電流変化率は、負の向きの外部電界の大きさが増大すると共に増大する。外部電界がセンサ装置10に加えられていない時のドレイン電流変化率を基準として、負の向きの外部電界が加えられている時の電流変化率の変化の大きさに基づいて、外部電界の大きさを測定できることがわかる。
図5(A)は、センサ装置10が高い抵抗率(40~60Ω・cm)の基板11を有する時のドレイン電流変化率と電界強度との関係を示す図であり、図5(B)は、センサ装置が低い抵抗率(0.0010Ω・cm)の基板11を有する時のドレイン電流変化率と電界強度との関係を示す図である。
図5(A)及び図5(B)の縦軸は、ドレイン電流変化率を示し、横軸は平行平板に印加された電圧を示す。横軸の値を電界強度(∨/m)で表すには、平行平板間に印加される電圧の値を、間隔を表す0.03(m)で割れば良い。同じ電界強度(電圧)が加えられた時のドレイン電流変化率は、基板11の抵抗率が高い方が高いことがわかる。ドレイン電流変化率の大きさは、センサ装置10の感度の大きさに対応するので、高い感度を有するセンサ装置10を得る観点からは、基板11の抵抗率は高い方が好ましいことがわかる。
上述した本実施形態のセンサ装置10によれば、寸法が小さく且つ小さな電界強度を測定可能である。また、センサ装置10は、従来の機械式センサ装置と比べて、以下の長所を有する。機械式センサ装置は、寸法が数10cmあり、重さが数kgあるので、その設置場所に制約があったが、センサ装置10の寸法は高々数cmであり重さも高々数gであるので、設置場所の制約が大幅に緩和される。また、機械式センサ装置は、駆動部を有するので、故障する可能性があり、また保守が必要であったが、センサ装置10は、半導体センサであり、故障する可能性は大きく低減する。更に、機械式センサ装置は、消費電力が大きくAC電源等の給電装置が必要であるが、センサ装置10は、消費電力が小さいので、電池等の簡易な給電装置で駆動できる。
また、センサ装置10は、従来の半導体センサ装置と比べて、以下の長所を有する。従来の半導体センサ装置は、測定可能な電界強度の下限値が200∨/m程度であったが、センサ装置10は、100∨/mまで測定可能である。従って、本実施形態のセンサ装置10は、感度が高いので、計測対象から離れて電界強度が小さくなっても、電界強度を測定可能である。
次に、上述したセンサ装置の他の実施形態を、図6及び図7を参照しながら以下に説明する。他の実施形態について特に説明しない点については、上述の第1実施形態に関して詳述した説明が適宜適用される。また、同一の構成要素には同一の符号を付してある。
図6は、本明細書に開示するセンサ装置の第2実施形態の断面図である。本実施形態のセンサ装置10Aの基板11には、電気絶縁層12が配置される第1面11Aとは反対側の第2面11B上にも第2の電気絶縁層19が配置される点が、上述した第1実施形態とは異なる。
センサ装置10Aは、基板11の第1面11A上に第1の電気絶縁層12が配置されると共に、第2面11B上に第2の電気絶縁層19が配置されるので、第1電気絶縁層12及び第2の電極絶縁層19と基板11との界面に誘起されたキャリアが、界面のキャリアトラップにより捕捉される確率を更に低減できる。界面のキャリアトラップにより捕捉される確率を更に低減されるので、センサ装置10Aの感度が更に向上する。
また、センサ装置10Aは、第1電気絶縁層12及び第2の電極絶縁層19と基板11との2つの界面にキャリア誘起されるので、誘起されるキャリアの数が増大する。そのため、測定レンジが更に向上する。
図7は、本明細書に開示するセンサ装置の第3実施形態の断面図である。本実施形態のセンサ装置10Bは、いわゆるボトムゲート型のトランジスタである点が、上述した第1実施形態とは異なる。
本実施形態のセンサ装置10Bは、基板11と、電気絶縁層12と、ゲート絶縁層22と、チャネル層14と、格子整合層23と、遮蔽層21と、ゲート電極20と、ソース電極17と、ドレイン電極18とを有する。
ゲート電極20は、チャネル領域141と対応する基板11における第2面11B上の領域に配置される。本実施形態では、ゲート電極20は、基板11における第2面11Bの全体を覆うように配置される。
ゲート絶縁層22は、電気絶縁性を有すると共に、第1実施形態における格子整合層と同様に、チャネル層14と格子整合する機能を有する。第1実施形態における格子整合層の説明は、ゲート電極層22に対して適宜適用される。
格子整合層23は、第1実施形態におけるゲート絶縁層と同様に、チャネル層14と格子整合する機能を有する。第1実施形態におけるゲート絶縁層の説明は、格子整合層23に対して適宜適用される。
格子整合層23上に配置される遮蔽層21は、電気導電性を有し、外部電界を遮蔽して、外部電界がチャネル領域141に加わることを抑制する。
上述した本実施形態のセンサ装置によれば、第1実施形態と同様の効果が得られる。
次に、上述した第1実施形態のセンサ装置の製造方法の好ましい一実施形態を、図8~図10を参照しながら、以下に説明する。
まず、図8(A)に示すように、第1面11A及び第2面11Bを有する基板11が準備される。基板11として、例えば、シリコン基板、シリコンカーバイド、化合物半導体等の半導体基板を用いることができる。
次に、図8(B)に示すように、基板11の第1面11A上に電気絶縁層12が形成される。基板11として、シリコン基板が用いられる場合、電気絶縁層12として、例えば、二酸化ケイ素層が形成される。この二酸化ケイ素層は、熱酸化法又はCVD法を用いて形成される。電気絶縁層12の厚さは、90nm以下であることが、センサ装置の感度を向上し且つ測定レンジを広げる観点から好ましい。電気絶縁層12として、熱酸化法を用いて二酸化ケイ素層が形成される場合、二酸化ケイ素層とシリコンとの界面が、新たな第1面11Aとなる。
次に、図8(C)に示すように、将来格子整合層を形成する一例としての窒化ホウ素層13Aが、電気絶縁層12上に配置される。窒化ホウ素層13Aは、例えば、剥離法又はCVD法を用いて、電気絶縁層12上に形成される。窒化ホウ素層13Aの厚さは、5~10原子層の範囲であることが好ましい。窒化ホウ素層13Aは、将来トランジスタが形成される電気絶縁層12の第1領域12Aと、外部電界に曝される電気絶縁層12の第2領域12Bとを覆うように形成される。
次に、図9(A)に示すように、将来チャネル層を形成する一例としてのグラフェン層14Aが、窒化ホウ素層13A上に形成される。グラフェン層14Aは、例えば、剥離法又はCVD法を用いて、窒化ホウ素層13A上に形成される。グラフェン層14Aの厚さ及び品質は、例えばラマン分光法を用いて測定される。例えば、グラフェン層の欠陥の有無は1350cm-1のDピーク強度によって測定され、グラフェンの原子層の数は、1580cm-1のGピーク強度又は2608cm-1の2Dピーク形状によって測定される。特に、グラフェン層14Aは、CVD法を用いて形成されることが、欠陥の少ない品質のよいグラフェンを得る観点から好ましい。また、単原子層のグラフェン層14Aを形成することが、キャリア移動度の高いグラフェンを得る観点から好ましい。
次に、図9(B)に示すように、リソグラフィ法及びエッチング法を用いて、グラフェン層14A及び窒化ホウ素層13Aがパターニングされて、格子整合層13及びチャネル層14が、電気絶縁層12の第1領域A上に形成される。リソグラフィ法として、例えば、電子線リソグラフィを用いることができる。エッチング法として、例えば、酸素プラズマのドライエッチングを用いることができる。
次に、図9(C)に示すように、リソグラフィ法及びエッチング法を用いて、チャネル層14上にマスク(図示せず)が形成され、マスクが形成されたチャネル層14上に導電体層が形成された後リフトオフ法を用いて導電体層(図示せず)がパターニングされて、ソース電極17及びドレイン電極18が、チャネル層14上に形成される。リソグラフィ法として、例えば、電子線リソグラフィを用いることができる。エッチング法として、例えば、酸素プラズマのドライエッチングを用いることができる。導電体層は、例えば、電子線蒸着法を用いて、クロムと金との積層体として形成することができる。クロムの厚さを5nmとし、金の厚さを80nmとすることができる。
次に、図10(A)に示すように、将来ゲート絶縁層を形成する一例としての窒化ホウ素層15Aが、チャネル層14、ソース電極17及びドレイン電極18の上に形成される。窒化ホウ素層15Aの厚さは、5~10原子層の範囲であることが好ましい。窒化ホウ素層15Aは、例えば、剥離法又はCVD法を用いて、チャネル層14、ソース電極17及びドレイン電極18の上に形成される。窒化ホウ素層15Aを形成することに対して、上述した窒化ホウ素層13Aの説明が適宜適用される。
次に、図10(B)に示すように、リソグラフィ法及びエッチング法を用いて、窒化ホウ素層15Aがパターニングされて、ゲート絶縁層15が、チャネル層14上に形成される。また、ゲート絶縁層15は、ソース電極17及びドレイン電極18の少なくとも一部を覆うように形成される。リソグラフィ法として、例えば、電子線リソグラフィを用いることができる。エッチング法として、例えば、酸素プラズマのドライエッチングを用いることができる。
次に、図10(C)に示すように、ゲート電極16がゲート絶縁層15上に形成されて、図1に示す第1実施形態のセンサ装置10が得られる。
また、上述した図8(B)の工程において、基板11の第1面11A上に電気絶縁層12が形成され、且つ、第2面11B上に電気絶縁層19が形成された後、図8(C)以降の工程は同様に行って、図6に示す第2実施形態のセンサ装置10Aが得られる。
更に、上述した図8(A)の工程において、基板11の第1面11A上に電気絶縁層12が形成され、且つ、第2面11B上にゲート電極20が形成された後、図8(C)以降の工程は同様に行って、図7に示す第2実施形態のセンサ装置10Bが得られる。
次に、本明細書に開示する、両極性のトランジスタを有し電界強度を測定可能なセンサ装置を用いて外部電界の向きを判定する方法の好ましい第1実施形態について、図11~図14を参照しながら、以下に説明する。
本明細書に開示する外部電界の向きを判定する方法は、両極性(ambipolar:アンビポーラ性)のトランジスタを有し外部電界の電界強度を測定可能なセンサ装置を用いて外部電界の向きを判定する方法である。この方法は、例えば、上述したセンサ装置の第1実施形態~第3実施形態を用いて行うことができる。
具体的には、外部電界の向きを判定する方法は、外部電界が加えられていない時にセンサ装置を用いて測定されたドレイン電流とゲート電圧との関係において、ドレイン電流が最小値を示す電荷中性点ゲート電圧∨CNPとは異なる第1ゲート電圧G1における第1ドレイン電流値ID1と、電荷中性点ゲート電圧及び第1ゲート電圧G1とは異なる第2ゲート電圧G2における第2ドレイン電流値ID2と、外部電界が加えられている時にセンサ装置を用いて測定された第1ゲート電圧G1における第3ドレイン電流値ID3と、第2ゲート電圧G2における第4ドレイン電流値ID4とを含む4つの電流値のうち少なくとも2つの電流値の関係に基づいて、外部電界の向きを判定する。この電流値間の関係は、電荷中性点ゲート電圧と∨CNP、第1ゲート電圧G1及び第2ゲート電圧G2の大小関係により定められる。
図11は、本明細書に開示する外部電界の向きを判定する判定装置を説明する図である。上述した判定処理は、プロセッサ51と、メモリ52と、センサ装置10との間で信号の入出力を行うインタフェース53と、表示部等の出力部54とを有するコンピュータを判定装置50として用いて実行できる。プロセッサ51は、インタフェース53を介して、センサ装置10が測定した各ゲート電圧におけるドレイン電流値を入力し、メモリ52に記憶されたコンピュータプログラムを実行することにより、上述した判定処理を行って、判定結果を出力部54を介して出力する。メモリ52は、コンピュータプログラムを記憶すると共に、センサ装置10から入力されたデータ、判定処理の実行に伴うデータ等を記憶する。なお、プロセッサ51は、コンピュータプログラムを実行する代わりに、上述した判定処理を行う回路を有していてもよい。
センサ装置10に外部電界が加えられていない状態は、センサ装置10の外の電界強度が、ここでは、0.1∨/m以下のことをいう。外部電界が加えられていない時にセンサ装置10を用いて測定されたドレイン電流とゲート電圧との関係は、センサ装置10がアルミ箔等の電気導電性を有するフィルムで覆われた状態で、ドレイン電流とゲート電圧との関係を測定することにより得られる。
図12は、本明細書に開示する外部電界の向きを判定する方法の第1実施形態において、G2<∨CNP<G1の場合の判定を説明する図である。
外部電界の向きを判定する方法におけるゲート電圧の大小関係は、第1ゲート電圧G1は電荷中性点ゲート電圧∨CNPよりも大きく、且つ、第2ゲート電圧G2は電荷中性点ゲート電圧∨CNPよりも小さく、且つ、第1ゲート電圧G1及び第2ゲート電圧G2の絶対値は同じというものである。即ち、ゲート電圧の大小関係は、以下の式(2)の関係を有する。
G2<∨CNP<G1、|G1|=|G2| (2)
プロセッサ51は,ゲート電圧の大小関係が式(2)の関係を満たす時にセンサ装置10を用いて測定されたドレイン電流とゲート電圧との関係を入力する。
ゲート電圧の大小関係が式(2)の関係を有する場合、本実施形態の外部電界の向きを判定する方法は、第3ドレイン電流値ID3が第4ドレイン電流値ID4よりも大きいか、又は、第3ドレイン電流値ID3が第1ドレイン電流値ID1よりも大きく、且つ、第2ドレイン電流値ID2が第4ドレイン電流値ID4よりも大きい場合、外部電界の向きは外部からセンサ装置へ向かう向き(正の向き)であると判定する。即ち、プロセッサ51は、以下の式(3)又は(4)の関係が満たされる場合、外部電界の向きはセンサ装置から外部へ向かう向き(正の向き)であると判定する。
D4<ID3 (3)
D1<ID3、ID4<ID2 (4)
また、ゲート電圧の大小関係が、式(2)の関係を有する場合、本実施形態の外部電界の向きを判定する方法は、第4ドレイン電流値ID4が第3ドレイン電流値ID3よりも大きいか、又は、第1ドレイン電流値ID1が第3ドレイン電流値ID3よりも大きく、且つ、第4ドレイン電流値ID4が第2ドレイン電流値ID2よりも大きい場合、外部電界の向きはセンサ装置から外部へ向かう向き(負の向き)であると判定する。即ち、プロセッサ51は、以下の式(5)又は(6)の関係が満たされる場合、外部電界の向きはセンサ装置から外部へ向かう向き(負の向き)であると判定する。
D3<ID4 (5)
D3<ID1、ID2<ID4 (6)
次に、外部電界の向きを判定する方法の第1実施形態を、図12に示す例を参照しながら、以下に説明する。
図12において、カーブE0は、外部電界が加えられていない時(E0=0)にセンサ装置10を用いて測定されたドレイン電流とゲート電圧との関係を示す。カーブE0は、電荷中性点ゲート電圧∨CNPにおいて、ドレイン電流が最小値を示す。電荷中性点ゲート電圧∨CNPは、通常ゼロであるが、ゼロ以外の値を示すセンサ装置もある。図12~図14では、電荷中性点ゲート電圧∨CNPゼロではない例で示されている。ゲート電圧を変化させると、ドレイン電流は電荷中性点ゲート電圧∨CNPに対して対称に変化する。図12において、カーブE0について、第1ドレイン電流値ID1をID(G1)E0と示し、第2ドレイン電流値ID2をID(G2)E0と示す。このことは、図13及び図14においても同様である。
カーブE1~E4は、外部電界が加えられている時にセンサ装置10を用いて測定されたドレイン電流とゲート電圧との関係を示す。図12において、カーブE1について、第3ドレイン電流値ID3をID(G1)E1と示し、第4ドレイン電流値ID4をID(G2)E1と示し、カーブE2について、第3ドレイン電流値ID3をID(G1)E2と示し、第4ドレイン電流値ID4をID(G2)E2と示し、カーブE3について、第3ドレイン電流値ID3をID(G1)E3と示し、第4ドレイン電流値ID4をID(G2)E3と示し、カーブE4について、第3ドレイン電流値ID3をID(G1)E4と示し、第4ドレイン電流値ID4をID(G2)E4と示す。このことは、図13及び図14においても同様である。
プロセッサ51は、カーブE1のドレイン電流とゲート電圧との関係について、式(4)の関係を満たすので、外部電界の向きはセンサ装置から外部へ向かう向き(正の向き)であると判定する(E1>0)。
また、プロセッサ51は、カーブE2のドレイン電流とゲート電圧との関係について、式(3)の関係を満たすので、外部電界の向きはセンサ装置から外部へ向かう向き(正の向き)であると判定する(E2>0)。
また、プロセッサ51は、カーブE3のドレイン電流とゲート電圧との関係について、式(6)の関係を満たすので、外部電界の向きはセンサ装置から外部へ向かう向き(負の向き)であると判定する(E3<0)。
更に、プロセッサ51は、カーブE4のドレイン電流とゲート電圧との関係について、式(5)の関係を満たすので、外部電界の向きはセンサ装置から外部へ向かう向き(負の向き)であると判定する(E4<0)。
図13は、本明細書に開示する外部電界の向きを判定する方法の第1実施形態において、∨CNP<G1<G2の場合の判定を説明する図である。
外部電界の向きを判定する方法におけるゲート電圧の大小関係は、第1ゲート電圧G1は電荷中性点ゲート電圧∨CNPよりも大きく、且つ、第2ゲート電圧G2は第1ゲート電圧G1よりも大きいというものである。即ち、ゲート電圧の大小関係は、以下の式(7)の関係を有する。
CNP<G1<G2 (7)
プロセッサ51は,ゲート電圧の大小関係が式(7)の関係を満たす時にセンサ装置10を用いて測定されたドレイン電流とゲート電圧との関係を入力する。
ゲート電圧の大小関係が式(7)の関係を有する場合、本実施形態の外部電界の向きを判定する方法は、第3ドレイン電流値ID3が第1ドレイン電流値ID1よりも大きく、且つ、第4ドレイン電流値ID4が第3ドレイン電流値ID3よりも大きい場合、外部電界の向きは外部からセンサ装置10へ向かう向き(正の向き)であると判定する。即ち、プロセッサ51は、以下の式(8)の関係が満たされる場合、外部電界の向きはセンサ装置から外部へ向かう向き(正の向き)であると判定する。
D1<ID3、ID3<ID4 (8)
また、ゲート電圧の大小関係が、式(7)の関係を有する場合、本実施形態の外部電界の向きを判定する方法は、第1ドレイン電流値ID1が第3ドレイン電流値ID3よりも大きいか、又は、第3ドレイン電流値ID3が第4ドレイン電流値ID4よりも大きい場合、外部電界の向きはセンサ装置10から外部へ向かう向き(負の向き)であると判定する。即ち、プロセッサ51は、以下の式(9)又は式(10)の関係が満たされる場合、外部電界の向きはセンサ装置から外部へ向かう向き(負の向き)であると判定する。
D3<ID1 (9)
D4<ID3 (10)
次に、外部電界の向きを判定する方法の第1実施形態を、図13に示す例を参照しながら、以下に説明する。
図13において、カーブE0は、外部電界が加えられていない時にセンサ装置10を用いて測定されたドレイン電流とゲート電圧との関係を示す。カーブE0は、電荷中性点ゲート電圧∨CNPにおいて、ドレイン電流が最小値を示す。
カーブE1~E3は、外部電界が加えられている時にセンサ装置10を用いて測定されたドレイン電流とゲート電圧との関係を示す。
プロセッサ51は、カーブE1のドレイン電流とゲート電圧との関係について、式(8)の関係を満たすので、外部電界の向きはセンサ装置から外部へ向かう向き(正の向き)であると判定する(E1>0)。
また、プロセッサ51は、カーブE2のドレイン電流とゲート電圧との関係について、式(9)の関係を満たすので、外部電界の向きはセンサ装置から外部へ向かう向き(負の向き)であると判定する(E2<0)。
また、プロセッサ51は、カーブE3のドレイン電流とゲート電圧との関係について、式(10)の関係を満たすので、外部電界の向きはセンサ装置から外部へ向かう向き(負の向き)であると判定する(E3<0)。
図14は、本明細書に開示する外部電界の向きを判定する方法の第1実施形態において、G2<G1<1∨CNPの場合の判定を説明する図である。
外部電界の向きを判定する方法におけるゲート電圧の大小関係は、電荷中性点ゲート電圧∨CNPは第1ゲート電圧G1よりも大きく、且つ、第1ゲート電圧G1は第2ゲート電圧G2よりも大きいというものである。即ち、ゲート電圧の大小関係は、以下の式(11)の関係を有する。
G2<G1<∨CNP (11)
プロセッサ51は,ゲート電圧の大小関係が式(11)の関係を満たす時にセンサ装置10を用いて測定されたドレイン電流とゲート電圧との関係を入力する。
ゲート電圧の大小関係が式(11)の関係を有する場合、本実施形態の外部電界の向きを判定する方法は、第3ドレイン電流値ID3が第1ドレイン電流値ID1よりも大きく、且つ、第4ドレイン電流値ID4が第2ドレイン電流値ID2よりも大きい関係を満たさない場合、外部電界の向きは外部からセンサ装置10へ向かう向き(正の向き)であると判定する。即ち、プロセッサ51は、以下の式(12)の関係が満たされない場合、外部電界の向きはセンサ装置から外部へ向かう向き(正の向き)であると判定する。
D1<ID3、ID2<ID4 (12)
また、ゲート電圧の大小関係が、式(11)の関係を有する場合、本実施形態の外部電界の向きを判定する方法は、式(12)の関係が満たされる場合、外部電界の向きはセンサ装置10から外部へ向かう向き(負の向き)であると判定する。即ち、プロセッサ51は、式(12)の関係が満たされる場合、外部電界の向きはセンサ装置10から外部へ向かう向き(負の向き)であると判定する。
次に、外部電界の向きを判定する方法の第1実施形態を、図14に示す例を参照しながら、以下に説明する。
図14において、カーブE0は、外部電界が加えられていない時にセンサ装置10を用いて測定されたドレイン電流とゲート電圧との関係を示す。カーブE0は、電荷中性点ゲート電圧∨CNPにおいて、ドレイン電流が最小値を示す。
カーブE1~E4は、外部電界が加えられている時にセンサ装置10を用いて測定されたドレイン電流とゲート電圧との関係を示す。
プロセッサ51は、カーブE1のドレイン電流とゲート電圧との関係について、式(12)の関係が満たされないので、外部電界の向きはセンサ装置から外部へ向かう向き(正の向き)であると判定する(E1>0)。
また、プロセッサ51は、カーブE2のドレイン電流とゲート電圧との関係について、式(12)の関係が満たされないので、外部電界の向きはセンサ装置から外部へ向かう向き(正の向き)であると判定する(E2>0)。
また、プロセッサ51は、カーブE3のドレイン電流とゲート電圧との関係について、式(12)の関係が満たされるので、外部電界の向きはセンサ装置10から外部へ向かう向き(負の向き)であると判定する(E3<0)。
上述した本実施形態の外部電界の向きを判定する方法によれば、外部電界の向きを判定できる。
次に、上述した外部電界の向きを判定する方法の第2実施形態を、図15を参照しながら以下に説明する。第2実施形態について特に説明しない点については、上述の第1実施形態に関して詳述した説明が適宜適用される。
本実施形態における外部電界の向きを判定する方法は、外部電界が加えられていない時にセンサ装置10を用いて測定されたドレイン電流とゲート電圧との関係においてドレイン電流が最小値を示す第1電荷中性点ゲート電圧∨CNP(E0)が、外部電界が加えられている時にセンサ装置を用いて測定されたドレイン電流とゲート電圧との関係においてドレイン電流が最小値を示す第2電荷中性点ゲート電圧∨CNP(E1)よりも大きい場合、外部電界の向きは外部からセンサ装置へ向かう向き(正の向き)であると判定し、第2電荷中性点ゲート電圧∨CNP(E2)が第1電荷中性点ゲート電圧∨CNP(E0)よりも大きい場合、外部電界の向きはセンサ装置10から外部へ向かう向き(負の向き)であると判定する。上述した判定処理は、図11に示す判定装置50を用いて実行することができる。
次に、外部電界の向きを判定する方法の第1実施形態を、図15に示す例を参照しながら、以下に説明する。
図15は、本明細書に開示する外部電界の向きを判定する方法の第2実施形態における判定を説明する図である。図15において、カーブE0は、外部電界が加えられていない時にセンサ装置10を用いて測定されたドレイン電流とゲート電圧との関係を示す。カーブE0は、電荷中性点ゲート電圧∨CNP(E0)において、ドレイン電流が最小値を示す。
カーブE1、E2は、外部電界が加えられている時にセンサ装置10を用いて測定されたドレイン電流とゲート電圧との関係を示す。カーブE1は、電荷中性点ゲート電圧∨CNP(E1)において、ドレイン電流が最小値を示す。カーブE2は、電荷中性点ゲート電圧∨CNP(E2)において、ドレイン電流が最小値を示す。
プロセッサ51は,外部電界が加えられていない時にセンサ装置10を用いて測定されたドレイン電流及びゲート電圧の関係と、外部電界が加えられている時にセンサ装置10を用いて測定されたドレイン電流及びゲート電圧の関係とを入力する。プロセッサ51は、それぞれの関係に基づいて、ドレイン電流が最小値を示すゲート電圧を、電荷中性点ゲート電圧として選択する。
プロセッサ51は、カーブE1について、第1電荷中性点ゲート電圧∨CNP(E0)が、第2電荷中性点ゲート電圧(E1)よりも大きいので、外部電界の向きは外部からセンサ装置へ向かう向き(正の向き)であると判定する(E1>0)。
また、プロセッサ51は、カーブE2について、第2電荷中性点ゲート電圧∨CNP(E2)が第1電荷中性点ゲート電圧∨CNP(E0)よりも大きいので、外部電界の向きはセンサ装置10から外部へ向かう向き(負の向き)であると判定する(E2<0)。
上述した本実施形態の外部電界の向きを判定する方法によれば、外部電界の向きを判定できる。
本発明では、上述した実施形態の電界強度を測定可能なセンサ装置及びセンサ装置を用いて外部電界の向きを判定する方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。
例えば、上述した第1実施形態又は第2実施形態のセンサ装置は、ゲート絶縁層とゲート電極との間に、二酸化ケイ素、酸化アルミニウム又は窒化ケイ素等を有する電気絶縁性の層が配置されていてもよい。この場合、ゲート絶縁層の厚さは、1~5原子層の範囲にあることが好ましい。ゲート絶縁層の厚さが1原子層以上であることにより、ゲート電極とチャネル層とを十分に電気的に絶縁できる。また、ゲート絶縁層の厚さが、5原子層以下であることにより、ゲート電圧を、ゲート電極を介してチャネル層に印加することができる。また、格子整合層の厚さは、1~5原子層の範囲にあることが好ましい。
また、上述した第1実施形態~第3実施形態のセンサ装置において、電気絶縁層は、平面視で第1領域と第2領域とに横方向において分割されていたが、第1領域及び第2領域の形態は、これに限定されない。例えば、第2領域は、第1領域を囲むような形態を有していてもよい。
10 センサ装置
11 基板
11A 第1面
11B 第2面
12 電気絶縁層
12A 第1領域
12B 第2領域
13 格子整合層
13A 窒化ホウ素層
14 チャネル層
141 チャネル領域
14A グラフェン層
15 ゲート絶縁層
15A 窒化ホウ素層
16 ゲート電極
17 ソース電極
18 ドレイン電極
19 電気絶縁層
20 ゲート電極
21 遮蔽層
22 ゲート絶縁層
23 格子整合層
30 マスク
50 コンピュータ
51 プロセッサ
52 メモリ
53 インタフェース
54 出力部
センサ装置10は、両極性(ambipolar:アンビポーラ性)のキャリアを有するトランジスタとして動作する。センサ装置10は、ゲート電圧を変化させてドレイン電流を測定すると、図12~図15に示すように、電荷中性点ゲート電圧において、ドレイン電流は最小値を示す。ゲート電圧を変化させると、ドレイン電流は電荷中性点ゲート電圧に対して左右対称に変化する。

Claims (12)

  1. 外部電界の電界強度を測定可能なセンサ装置であって、
    基板と、
    前記基板上に配置される電気絶縁層であって、平面視で第1領域及び第2領域を有する電気絶縁層と、
    前記電気絶縁層の前記第1領域上に配置され、第1の材料により形成される一又は複数の原子層により形成される格子整合層と、
    前記格子整合層上に配置され、チャネル領域を有し、グラフェンの単原子層又は複数の原子層を有するチャネル層と、
    前記チャネル層上に配置され、第2の材料により形成される一又は複数の原子層により形成されるゲート絶縁層と、
    前記ゲート絶縁層上に配置されるゲート電極と、
    前記チャネル領域を挟んで対向するように前記チャネル層上に配置される一対のソース電極及びドレイン電極と、
    を備えることを特徴とするセンサ装置。
  2. 前記格子整合層又は前記ゲート絶縁層は、グラフェンとの格子不整合度が10%以下である、請求項1に記載のセンサ装置。
  3. 前記第1の材料又は前記第2の材料は、六方晶系の窒化ホウ素、二硫化モリブデン又は二硫化タングステンである、請求項1又は2に記載のセンサ装置。
  4. 前記格子整合層又は前記ゲート絶縁層の厚さは、1~10原子層の範囲にある、請求項1~3の何れか一項に記載のセンサ装置。
  5. 前記チャネル層は、グラフェンの1層~10層を有する、請求項1~4の何れか一項に記載のセンサ装置。
  6. 前記基板における前記電気絶縁層が配置される面とは反対側の面上に第2の電気絶縁層が配置される、請求項1~5の何れか一項に記載のセンサ装置。
  7. 外部電界の電界強度を測定可能なセンサ装置であって、
    第1面及び第2面を有する基板と、
    前記第1面上に配置される電気絶縁層であって、平面視で第1領域と第2領域を有する電気絶縁層と、
    前記電気絶縁層の前記第1領域上に配置され、第1の材料により形成される一又は複数の原子層により形成されるゲート絶縁層と、
    前記ゲート絶縁層上に配置され、チャネル領域を有し、グラフェンの単原子層又は複数の原子層を有するチャネル層と、
    前記チャネル層上に配置され、第2の材料により形成される一又は複数の原子層により形成される格子整合層と、
    前記チャネル領域を挟んで対向するように前記チャネル層上に配置される一対のソース電極及びドレイン電極と、
    前記チャネル領域と対応する前記第2面上の領域に配置されるゲート電極と、
    を備えることを特徴とするセンサ装置。
  8. 両極性のトランジスタを有し外部電界の電界強度を測定可能なセンサ装置を用いて外部電界の向きを判定する方法であって、
    外部電界が加えられていない時に前記センサ装置を用いて測定されたドレイン電流とゲート電圧との関係において、ドレイン電流が最小値を示す電荷中性点ゲート電圧よりも大きい第1ゲート電圧における第1ドレイン電流値と、前記電荷中性点ゲート電圧よりも小さい第2ゲート電圧における第2ドレイン電流値と、外部電界が加えられている時に前記センサ装置を用いて測定された前記第1ゲート電圧における第3ドレイン電流値と、前記第2ゲート電圧における第4ドレイン電流値とが、
    前記第3ドレイン電流値が前記第4ドレイン電流値よりも大きいか、又は、前記第3ドレイン電流値が前記第1ドレイン電流値よりも大きく、且つ、前記第2ドレイン電流値が前記第4ドレイン電流値よりも大きい関係を満たす場合、外部電界の向きは外部から前記センサ装置へ向かう向きであると判定し、
    前記第4ドレイン電流値が前記第3ドレイン電流値よりも大きいか、又は、前記第1ドレイン電流値が前記第3ドレイン電流値よりも大きく、且つ、前記第4ドレイン電流値が前記第2ドレイン電流値よりも大きい関係を満たす場合、外部電界の向きは前記センサ装置から外部へ向かう向きであると判定することをプロセッサが実行することを特徴とすることを特徴とする方法。
  9. 両極性のトランジスタを有し外部電界の電界強度を測定可能なセンサ装置を用いて外部電界の向きを判定する方法であって、
    外部電界が加えられていない時に前記センサ装置を用いて測定されたドレイン電流とゲート電圧との関係において、ドレイン電流が最小値を示す電荷中性点ゲート電圧よりも大きい第1ゲート電圧における第1ドレイン電流値と、外部電界が加えられている時に前記センサ装置を用いて測定された前記第1ゲート電圧における第3ドレイン電流値と、前記第1ゲート電圧よりも大きい第2ゲート電圧における第4ドレイン電流値とが、
    前記第3ドレイン電流値が前記第1ドレイン電流値よりも大きく、且つ、前記第4ドレイン電流値が前記第3ドレイン電流値よりも大きい関係を満たす場合、外部電界の向きは外部から前記センサ装置へ向かう向きであると判定し、
    前記第1ドレイン電流値が前記第3ドレイン電流値よりも大きいか、又は、前記第3ドレイン電流値が前記第4ドレイン電流値よりも大きい関係を満たす場合、外部電界の向きは前記センサ装置から外部へ向かう向きであると判定することをプロセッサが実行することを特徴とする方法。
  10. 両極性のトランジスタを有し外部電界の電界強度を測定可能なセンサ装置を用いて外部電界の向きを判定する方法であって、
    外部電界が加えられていない時に前記センサ装置を用いて測定されたドレイン電流とゲート電圧との関係において、ドレイン電流が最小値を示す電荷中性点ゲート電圧よりも小さい第1ゲート電圧における第1ドレイン電流値と、前記第1ゲート電圧よりも小さい第2ゲート電圧における第2ドレイン電流値と、外部電界が加えられている時に前記センサ装置を用いて測定された前記第1ゲート電圧における第3ドレイン電流値と、前記第1ゲート電圧よりも小さい前記第2ゲート電圧における第4ドレイン電流値とが、
    前記第3ドレイン電流値が前記第1ドレイン電流値よりも大きく、且つ、前記第4ドレイン電流値が前記第2ドレイン電流値よりも大きい関係を満たさない場合、外部電界の向きは外部から前記センサ装置へ向かう向きであると判定し、
    前記第3ドレイン電流値が前記第1ドレイン電流値よりも大きく、且つ、前記第4ドレイン電流値が前記第2ドレイン電流値よりも大きい関係を満たす場合、外部電界の向きは前記センサ装置から外部へ向かう向きであると判定することをプロセッサが実行することを特徴とする方法。
  11. 両極性トランジスタを有し、外部電界の電界強度を測定可能なセンサ装置を用いて外部からセンサ装置に加えられる外部電界の向きを判定する方法であって、
    外部電界が加えられていない時に前記センサ装置を用いて測定されたドレイン電流とゲート電圧との関係においてドレイン電流が最小値を示す第1電荷中性点ゲート電圧が、外部電界が加えられている時に前記センサ装置を用いて測定されたドレイン電流とゲート電圧との関係においてドレイン電流が最小値を示す第2電荷中性点ゲート電圧よりも大きい場合、外部電界の向きは外部から前記センサ装置へ向かう向きであると判定し、前記第2電荷中性点ゲート電圧が前記第1電荷中性点ゲート電圧よりも大きい場合、外部電界の向きは前記センサ装置から外部へ向かう向きであると判定することをプロセッサが実行することを特徴とする方法。
  12. 前記センサ装置として、請求項1~7の何れか一項に記載のセンサ装置を用いる請求項8~11の何れか一項に記載の方法。
JP2020183149A 2020-10-30 2020-10-30 電界強度を測定可能なセンサ装置 Active JP7063495B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020183149A JP7063495B1 (ja) 2020-10-30 2020-10-30 電界強度を測定可能なセンサ装置
JP2022031149A JP2022075715A (ja) 2020-10-30 2022-03-01 電界強度を測定可能なセンサ装置及びセンサ装置を用いて外部電界の向きを判定する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020183149A JP7063495B1 (ja) 2020-10-30 2020-10-30 電界強度を測定可能なセンサ装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022031149A Division JP2022075715A (ja) 2020-10-30 2022-03-01 電界強度を測定可能なセンサ装置及びセンサ装置を用いて外部電界の向きを判定する方法

Publications (2)

Publication Number Publication Date
JP7063495B1 JP7063495B1 (ja) 2022-05-09
JP2022073270A true JP2022073270A (ja) 2022-05-17

Family

ID=81534477

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020183149A Active JP7063495B1 (ja) 2020-10-30 2020-10-30 電界強度を測定可能なセンサ装置
JP2022031149A Pending JP2022075715A (ja) 2020-10-30 2022-03-01 電界強度を測定可能なセンサ装置及びセンサ装置を用いて外部電界の向きを判定する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022031149A Pending JP2022075715A (ja) 2020-10-30 2022-03-01 電界強度を測定可能なセンサ装置及びセンサ装置を用いて外部電界の向きを判定する方法

Country Status (1)

Country Link
JP (2) JP7063495B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023038015A1 (ja) * 2021-09-08 2023-03-16 音羽電機工業株式会社 電界強度を測定可能なセンサ装置及び外部電界を測定する方法
WO2024053396A1 (ja) * 2022-09-05 2024-03-14 音羽電機工業株式会社 電界強度を測定可能なセンサ装置及び電界強度を測定する方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009527127A (ja) * 2006-02-16 2009-07-23 アルカテル−ルーセント ユーエスエー インコーポレーテッド 単結晶基板上にエピタキシャル成長したグラフェン層を含むデバイス
US20140291607A1 (en) * 2013-03-29 2014-10-02 Samsung Electronics Co., Ltd. Insulating sheet having heterogeneous laminated structure, method of manufacturing the same, and transistor including the insulating sheet
US20150170906A1 (en) * 2013-11-25 2015-06-18 Nutech Ventures Polymer on graphene
US20170047223A1 (en) * 2015-08-13 2017-02-16 The Regents Of The University Of California Epitaxial growth of gallium arsenide on silicon using a graphene buffer layer
WO2018173347A1 (ja) * 2017-03-22 2018-09-27 三菱電機株式会社 電磁波検出器、電磁波検出器アレイおよび電磁波検出方法
CN109417106A (zh) * 2016-07-12 2019-03-01 三菱电机株式会社 电磁波检测器以及电磁波检测器阵列
US20190162866A1 (en) * 2016-04-13 2019-05-30 Nokia Technologies Oy Apparatus for Sensing Radiation
JP2019169544A (ja) * 2018-03-22 2019-10-03 株式会社東芝 グラフェン含有構造体、半導体装置、およびグラフェン含有構造体の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009527127A (ja) * 2006-02-16 2009-07-23 アルカテル−ルーセント ユーエスエー インコーポレーテッド 単結晶基板上にエピタキシャル成長したグラフェン層を含むデバイス
US20140291607A1 (en) * 2013-03-29 2014-10-02 Samsung Electronics Co., Ltd. Insulating sheet having heterogeneous laminated structure, method of manufacturing the same, and transistor including the insulating sheet
US20150170906A1 (en) * 2013-11-25 2015-06-18 Nutech Ventures Polymer on graphene
US20170047223A1 (en) * 2015-08-13 2017-02-16 The Regents Of The University Of California Epitaxial growth of gallium arsenide on silicon using a graphene buffer layer
US20190162866A1 (en) * 2016-04-13 2019-05-30 Nokia Technologies Oy Apparatus for Sensing Radiation
CN109417106A (zh) * 2016-07-12 2019-03-01 三菱电机株式会社 电磁波检测器以及电磁波检测器阵列
WO2018173347A1 (ja) * 2017-03-22 2018-09-27 三菱電機株式会社 電磁波検出器、電磁波検出器アレイおよび電磁波検出方法
JP2019169544A (ja) * 2018-03-22 2019-10-03 株式会社東芝 グラフェン含有構造体、半導体装置、およびグラフェン含有構造体の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WENHUI WANG ET AL.: "High-Performance Graphene-Based Electrostatic Field Sensor", IEEE ELECTRON DEVICE LETTERS, vol. 38, no. 8, JPN6021047382, 31 August 2017 (2017-08-31), US, pages 1136 - 1138, XP011660643, ISSN: 0004650473, DOI: 10.1109/LED.2017.2716784 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023038015A1 (ja) * 2021-09-08 2023-03-16 音羽電機工業株式会社 電界強度を測定可能なセンサ装置及び外部電界を測定する方法
WO2024053396A1 (ja) * 2022-09-05 2024-03-14 音羽電機工業株式会社 電界強度を測定可能なセンサ装置及び電界強度を測定する方法

Also Published As

Publication number Publication date
JP2022075715A (ja) 2022-05-18
JP7063495B1 (ja) 2022-05-09

Similar Documents

Publication Publication Date Title
JP2022075715A (ja) 電界強度を測定可能なセンサ装置及びセンサ装置を用いて外部電界の向きを判定する方法
Lu et al. Bandgap, mid-gap states, and gating effects in MoS2
US9431573B2 (en) Method and system for generating a photo-response from MoS2 schottky junctions
Mativenga et al. Gate bias-stress induced hump-effect in transfer characteristics of amorphous-indium-galium-zinc-oxide thin-fim transistors with various channel widths
Srisonphan et al. Space charge neutralization by electron-transparent suspended graphene
CN102812555A (zh) 半导体装置及其制造方法
Song et al. Flexible Li-doped ZnO piezotronic transistor array for in-plane strain mapping
US9171907B2 (en) Graphene transistor
Dawood et al. Dynamic modulation of the Fermi energy in suspended graphene backgated devices
Wang et al. Graphene Dirac point tuned by ferroelectric polarization field
US20160190231A1 (en) Semiconductor switch
CN110085660B (zh) 一种拓扑场效应晶体管及其实现方法
Li et al. Thickness-dependent magnetotransport: from multilayer graphene to few-layer graphene
CN108963065B (zh) 一种激光烧蚀制备单层多层石墨烯热电探测器的方法
CN106684012A (zh) SiO2中电荷与SiO2/Si界面态的分离测试方法
JP6546645B2 (ja) 薄膜トランジスタ及びその製造方法
Zhang et al. Edge‐State‐Enhanced Ultrahigh Photoresponsivity of Graphene Nanosheet‐Embedded Carbon Film/Silicon Heterojunction
Zheng et al. Ultrafine Pt nanoparticle induced doping/strain of single layer graphene: experimental corroboration between conduction and Raman characteristics
Nam et al. Quantum Hall effect in graphene decorated with disordered multilayer patches
Rani et al. Impact of transverse and vertical gate electric field on vibrational and electronic properties of MoS2
JP3846016B2 (ja) 電子シェーディングダメージの測定方法
WO2023038015A1 (ja) 電界強度を測定可能なセンサ装置及び外部電界を測定する方法
JP2752582B2 (ja) 電子素子及びその製造方法
TW201511288A (zh) 薄膜電晶體
Schupp et al. Quantum interference in silicon one-dimensional junctionless nanowire field-effect transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220414

R150 Certificate of patent or registration of utility model

Ref document number: 7063495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150