CN110085660B - 一种拓扑场效应晶体管及其实现方法 - Google Patents

一种拓扑场效应晶体管及其实现方法 Download PDF

Info

Publication number
CN110085660B
CN110085660B CN201910299136.XA CN201910299136A CN110085660B CN 110085660 B CN110085660 B CN 110085660B CN 201910299136 A CN201910299136 A CN 201910299136A CN 110085660 B CN110085660 B CN 110085660B
Authority
CN
China
Prior art keywords
metal
electrode
topological
spin
bias current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910299136.XA
Other languages
English (en)
Other versions
CN110085660A (zh
Inventor
廖志敏
王硕
林本川
俞大鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201910299136.XA priority Critical patent/CN110085660B/zh
Publication of CN110085660A publication Critical patent/CN110085660A/zh
Application granted granted Critical
Publication of CN110085660B publication Critical patent/CN110085660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明公开了一种拓扑场效应晶体管及其实现方法。本发明利用拓扑半金属表面态电子的自旋‑动量锁定特性，在源极与漏极之间施加直流偏置电流，产生表面态的自旋极化，通过改变偏置电流方向的方式，或者调控栅极电压诱发拓扑相变的方式，实现0和1的转换；相比传统晶体管及自旋场效应晶体管，此拓扑场效应晶体管由于自身的拓扑保护特性，其中电子的传输不受背散射影响，从而能大大减少热量的产生，极大降低功耗；同时打破了自旋场效应晶体管中最小沟道长度的限制，并实现了自旋信号开关比达300。

Description

一种拓扑场效应晶体管及其实现方法
技术领域
本发明涉及场效应晶体管技术，具体涉及一种拓扑场效应晶体管及其实现方法。
背景技术
场效应晶体管目前广泛地应用于集成电路当中，通过电场的调控引起导电通道的载流子的耗尽，从而形成导电通道的开/关切换，模拟0和1的转换。但是这种传统的场效应晶体管存在两大缺陷：第一，随着尺寸的减小，量子干涉等效应必然越来越显著，从而干扰开/关的有效转换，进而导致摩尔定律的失效，这也是人们在不断的寻求新兴量子器件的原因；第二，过高的功耗，即产热严重。
自旋场效应晶体管早在30年前就被提出，但是迄今为止，未形成能工业化的器件。它是基于自旋的注入、电场调控的自旋进动以及自旋的探测来形成场效应晶体管的开关切换，从而模拟0和1的转换。但是如今存在的自旋场效应晶体管存在三大缺陷：第一，目前的最小通道长度仅为1微米，远远达不到大规模集成电路的要求。至少要达到10纳米甚至1纳米水准的通道长度才能满足如今的工业要求；第二，开关比特别低，最高不过500％；第三，仍然存在功耗较大的问题。
发明内容
针对以上现有技术中存在的问题，本发明提出了一种拓扑场效应晶体管及其实现方法，以满足未来大规模集成电路的需求。
本发明的一个目的在于提出一种拓扑场效应晶体管。
本发明的拓扑场效应晶体管，源极和漏极与输出电极分别为单独的电极，或者源极或漏极与一个输出电极共用一个电极。
源极和漏极与输出电极分别为单独的电极，本发明的拓扑场效应晶体管包括：衬底、绝缘介电质层、拓扑半金属、源极、漏极、栅极和输出电极；其中，衬底采用导电材料，在衬底的正面形成绝缘介电质层；在绝缘介电质层上方转移拓扑半金属，形状为线状；在拓扑半金属上沿着拓扑半金属的生长方向设置四个金属电极，分别作为源极、漏极和两个输出电极；至少存在一个输出电极的材料采用磁性金属，易磁化轴的方向在衬底的平面内且垂直于拓扑半金属的长度方向；在衬底的背面形成栅极；源极和漏极分别连接至直流源，拓扑半金属的表面态电子具有自旋动量锁定特性，直流源通过源极和漏极对拓扑半金属施加直流的偏置电流，引起表面态电子的自旋极化，电子动量方向与电流方向相反，都沿着拓扑半金属的生长方向；而表面态电子的自旋方向与电子动量方向锁定，因此表面态电子的自旋极化的方向垂直于生长方向，自旋信号的大小由偏置电流的大小决定；施加磁场，采用磁性金属的输出电极产生磁化，磁化方向垂直于拓扑半金属的生长方向；0和1状态的实现有两种方式：改变偏置电流方向的方式，或者栅压调控的方式；在改变偏置电流方向的方式中，表面态电子的自旋极化的方向由偏置电流的方向决定，确定的偏置电流方向对应一个确定的自旋极化的方向，改变偏置电流的方向，自旋极化的方向反向，两个相反的极化方向分别对应0和1的状态，通过控制偏置电流的方向，实现0和1的转换，输出电极为磁性金属与自旋极化相互作用，能够得到自旋信号的变化，通过两个输出电极输出；或者，在栅压调控的方式中，源极和漏极之间的偏置电流的方向不变，通过调控栅极电压，调控拓扑相变，当栅极不施加电压或者施加的电压小于临界电压时，拓扑半金属的表面态存在自旋极化，当栅极施加的电压大于或等于临界电压时，拓扑半金属的表面态自旋极化消失，自旋极化消失和自旋极化存在分别对应0和1的状态；通过调控栅极，实现0和1的转换，通过两个输出电极输出。
在拓扑半金属上的四个金属电极沿生长方向的排列顺序不限。电流方向沿着拓扑半金属的生长方向，而电子带负电荷，因此电子动量方向与电流方向相反，但都沿着拓扑半金属的生长方向。
源极或漏极与一个输出电极共用一个电极，本发明的拓扑场效应晶体管包括：衬底、绝缘介电质层、拓扑半金属、源极、漏极、栅极和输出电极；其中，衬底采用导电材料，在衬底的正面形成绝缘介电质层；在绝缘介电质层上方转移拓扑半金属，形状为线状；在拓扑半金属上沿着拓扑半金属的生长方向设置三个金属电极，第一金属电极作为源极或漏极，第二金属电极作为漏极或源极和一个输出电极的公共电极，第三金属电极作为输出电极；第二和第三金属电极中至少存在一个金属电极的材料采用磁性金属，易磁化轴的方向在衬底的平面内且垂直于拓扑半金属的长度方向；在衬底的背面形成栅极；第一和第二金属电极分别连接至直流源，拓扑半金属的表面态电子具有自旋动量锁定特性，直流源通过第一和第二金属电极对拓扑半金属施加直流的偏置电流，引起表面态电子的自旋极化，电子动量方向与电流方向相反，都沿着拓扑半金属的生长方向；而表面态电子的自旋方向与电子动量方向锁定，因此表面态电子的自旋极化的方向垂直于生长方向，自旋信号的大小由偏置电流的大小决定；施加磁场，采用磁性金属的输出电极产生磁化，磁化方向垂直于拓扑半金属的生长方向；0和1状态的实现有两种方式：改变偏置电流方向的方式，或者栅压调控的方式；在改变偏置电流方向的方式中，自旋极化的方向由偏置电流的方向决定，确定的偏置电流方向对应一个确定的自旋极化的方向，改变偏置电流的方向，自旋极化的方向反向，两个相反的极化方向分别对应0和1的状态，通过控制偏置电流的方向，实现0和1的转换，输出电极为磁性金属与自旋极化相互作用，能够得到自旋信号的变化，通过第二和第三金属电极输出；或者，在栅压调控的方式中，第一和第二金属电极之间的偏置电流的方向不变，通过调控栅极电压，调控拓扑相变，当栅极不施加电压或者施加的电压小于临界电压时，拓扑半金属的表面态自旋极化存在，当栅极施加的电压大于或等于临界电压时，拓扑半金属的表面态自旋极化消失，自旋极化消失和自旋极化存在分别对应0和1的状态；通过调控栅极，实现0和1的转换，通过第二和第三金属电极输出。
在拓扑半金属上的三个金属电极沿生长方向的排列顺序不限。
输出电极的电压的高低由磁性金属的磁化方向与表面态电子自旋方向的相对朝向决定；当电子自旋方向与磁性金属的磁化方向平行时，对应的电压值高；当电子自旋方向与磁性金属的磁化方向反平行时，对应的输出电极电压值低。
衬底采用导电材料，比如硅、碳化硅和蓝宝石中的一种。
拓扑半金属的形状为纳米线或者窄条状的纳米条带，为准一维的形状，宽度为5nm～200nm，厚度为5nm～200nm，长度原则上可以无限长。纳米线的长度原则上也没有下限，只要能够通过微纳加工工艺制备上述电极即可，因此纳米线的长度下限实际上取决于当前硅基半导体工艺的物理极限。拓扑半金属的生长方向即为长度方向。
栅极电压的临界电压与衬底和绝缘介电质层的厚度有关，绝缘介电质层的厚度越小时，对应同一栅极电压调节能力就越强。氧化层相当于平行板电容器的介质。根据平行板电容容量的公式C＝εS/4πkd，C是平行板电容器的电容量，ε是两板间电解质的介电常数，即绝缘介电质层的介电常数，S是极板的正对面积，k是静电力常量，d是介质的厚度，可以看出电容量跟介质厚度成反比，绝缘介电质层越薄结电容越大，相同栅极电压存储的电荷也就越多。
本发明的另一个目的在于提供一种拓扑场效应晶体管的实现方法。
本发明的拓扑场效应晶体管的实现方法，源极和漏极与输出电极分别为单独的电极，包括以下步骤：
1)提供衬底，衬底采用导电材料，在衬底的正面形成绝缘介电质层；
2)将生长拓扑半金属的源材料放置在生长炉的中心，通过控制源材料与衬底的距离、生长衬底的类型和生长温度，在生长炉中的生长衬底上生长拓扑半金属，形状为线状；
3)将生长好的拓扑半金属转移到绝缘介电质层上；
4)在拓扑半金属上沿生长方向制备四个金属电极，分别作为源极、漏极和两个输出电极；至少存在一个输出电极的材料采用磁性金属；
5)在衬底的背面制备栅极；
6)源极和漏极分别连接至直流源，拓扑半金属的表面态电子具有自旋动量锁定特性，直流源通过源极和漏极对拓扑半金属施加直流的偏置电流，引起表面态电子的自旋极化，电子动量方向与电流方向相反，都沿着拓扑半金属的生长方向，而表面态电子的自旋方向与电子动量方向锁定，因此表面态电子的自旋极化的方向垂直于生长方向，自旋信号的大小由偏置电流的大小决定；
7)施加磁场，采用磁性金属的输出电极产生磁化，磁化方向垂直于拓扑半金属的生长方向；
8)0和1状态的实现有两种方式：改变偏置电流方向的方式，或者栅压调控的方式：
a)在改变偏置电流方向的方式中，自旋极化的方向由偏置电流的方向决定，确定的偏置电流方向对应一个确定的自旋极化的方向，改变偏置电流的方向，自旋极化的方向反向，两个相反的极化方向分别对应0和1的状态，通过控制偏置电流的方向，实现0和1的转换，输出电极采用磁性金属与自旋极化相互作用，能够得到自旋信号，通过两个输出电极输出；
b)在栅压调控的方式中，源极和漏极之间的偏置电流的方向不变，通过调控栅极电压，调控拓扑相变，当栅极不施加电压或者施加的电压小于临界电压时，拓扑半金属的表面态电子存在自旋极化，当栅极施加的电压大于或等于临界电压时，自旋极化消失，自旋极化消失和自旋极化存在分别对应0和1的状态；通过调控栅极，实现0和1的转换，通过两个输出电极输出。
本发明的拓扑场效应晶体管的实现方法,源极或漏极与一个输出电极共用一个电极，包括以下步骤：
1)提供衬底，衬底采用导电材料，在衬底的正面形成绝缘介电质层；
2)将生长拓扑半金属的源材料放置在生长炉的中心，通过控制源材料与生长衬底的距离、生长衬底的类型和生长温度，在生长炉中的生长衬底上生长拓扑半金属，形状为线状；
3)将生长好的拓扑半金属转移到绝缘介电质层上；
4)在拓扑半金属上沿长度方向制备三个金属电极，第一金属电极作为源极或漏极，第二金属电极作为漏极或源极和一个输出电极的公共电极，第三金属电极作为输出电极；第二和第三金属电极中至少存在一个金属电极的材料采用磁性金属；
5)在衬底的背面制备栅极；
6)第一和第二金属电极分别连接至直流源，拓扑半金属的表面态电子具有自旋动量锁定特性，直流源通过第一和第二金属电极对拓扑半金属施加直流的偏置电流，引起表面态电子的自旋极化，电子动量方向与电流方向相反，都沿着拓扑半金属的生长方向，而表面态电子的自旋方向与电子动量方向锁定，因此表面态电子的自旋极化的方向垂直于生长方向，自旋信号的大小由偏置电流的大小决定；
7)施加磁场，采用磁性金属的输出电极产生磁化，磁化方向垂直于拓扑半金属的生长方向；
8)0和1状态的实现有两种方式：改变偏置电流方向的方式，或者栅压调控的方式：
a)在改变偏置电流方向的方式中，自旋极化的方向由偏置电流的方向决定，确定的偏置电流方向对应一个确定的自旋极化的方向，改变偏置电流的方向，自旋极化的方向反向，两个相反的极化方向分别对应0和1的状态，通过控制偏置电流的方向，实现0和1的转换，输出电极采用磁性金属与自旋极化相互作用，能够得到自旋信号，通过第二和第三金属电极输出；
b)在栅压调控的方式中，第一和第二金属电极之间的偏置电流的方向不变，通过调控栅极电压，调控拓扑相变，当栅极不施加电压或者施加的电压小于临界电压时，自旋极化存在，当栅极施加的电压大于或等于临界电压时，自旋极化消失，自旋极化消失和自旋极化存在分别对应0和1的状态；通过调控栅极，实现0和1的转换，通过第二和第三金属电极输出。
其中，在步骤2)中，源材料与生长衬底的距离为13～14厘米；生长温度为650℃～700℃。
在步骤6)中，对于特定材料的拓扑半金属，自旋极化率是一样的，偏置电流越大，被极化的电子数目越多，测量得到的电压或者电阻信号越大，因此偏置电流越大，自旋信号越大。
在步骤8)中，输出的电压的高低由磁性金属的磁化方向与表面态电子自旋方向的相对朝向决定；当电子自旋方向与磁性金属的磁化方向平行时，对应的电压值高；当电子自旋方向与磁性金属的磁化方向反平行时，对应的输出电极电压值低。
本发明的优点：
本发明采用拓扑半金属，拓扑半金属的表面态电子具有自旋动量锁定特性，直流源通过源极和漏极对拓扑半金属施加直流的偏置电流，引起表面态电子的自旋极化，通过改变偏置电流方向的方式，或者栅压调控的方式，实现0和1的转换；相比传统晶体管及自旋场效应晶体管，此拓扑场效应晶体管由于自身的拓扑保护特性，其中电子的传输不受背散射影响，从而能大大减少热量的产生，极大降低功耗；同时打破了自旋场效应晶体管中沟道长度1μm量级的限制，并在100nA的偏置电流下提高其开关比近两个数量级。
附图说明
图1为本发明的拓扑场效应晶体管的电路原理图，其中，(a)～(c)分别为实施例一至三的电路原理图；
图2为根据本发明的拓扑场效应晶体管的实现方法制备的拓扑半金属的高分辨透射电子谱图；图3为根据本发明的拓扑场效应晶体管的实现方法，测量得到的不同偏置电流下的回滞曲线图，其中，(a)～(b)分别实施例一中，为不加栅压时，不同偏置电流下的回滞曲线图，(c)为实施例一中，施加栅压时的曲线图，(d)为实施例二中，不加栅压时的回滞曲线图。
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
实施例一
如图1所示，本实施例的拓扑场效应晶体管包括：衬底、绝缘介电质层、拓扑半金属、源极、漏极、栅极和输出电极；其中，衬底采用高掺硅衬底，上方覆盖285nm的SiO2作为绝缘介电质层；在绝缘介电质层上方转移拓扑半金属纳米线；沿着拓扑半金属生长方向设置四个金属电极，分别作为源极、漏极和两个输出电极；至少存在一个输出电极的材料采用磁性金属，易磁化轴的方向在衬底的平面内且垂直于拓扑半金属的长度方向；在衬底的背面形成栅极；源极和漏极分别连接至直流源。
如图1(a)在本实施例中，源极和漏极分别位于两端，两个输出电极位于源极和漏极之间；一个输出电极采用磁性金属，其他电极采用非磁性导电金属。在两个输出电极上连接电压表。图1中黑色点线金属电极代表磁性金属，黑色斜线金属电极代表普通金属电极。
在本实施例中，拓扑半金属采用Cd3As2的纳米线，晶向为112方向，直径为150nm；衬底采用高掺硅，绝缘介电质层采用285nm厚的SiO2。输出电极的宽度为500nm，易磁化轴方向在衬底平面内且垂直于拓扑的纳米线。
本实施例的拓扑场效应晶体管的实现方法，包括以下步骤：
1)提供高掺硅作为衬底，在衬底的正面形成285nm厚的SiO2作为绝缘介电质层；
2)将高纯度Cd3As2粉末作为生长拓扑半金属的源材料放置在生长炉的中心，气路下游放置多个硅生长衬底收集生长产物，首先生长炉用氩气冲洗三次去除氧气环境；随后将温度升温至650度；之后在20sccm氩气载气环境下，将生长炉保持在650度10min，进行样品生长；最后生长炉自然降温，在生长衬底上蒸镀5nm Au作为催化剂，通过调控源材料与生长衬底的距离和生长温度等参数，在一定程度上影响最终产物形态(纳米线、纳米片或者纳米带等)及纳米材料尺寸、晶体方向等；纳米线直径可从五十纳米变化至几百纳米，纳米片厚度可从三十纳米变化至几百纳米；此方法生长出的Cd3As2纳米材料具有晶体质量高、比表面积大、载流子浓度低(n～1017cm-3)等优势；通过FEI Nano430SEM系统和FEI Tecnai F20系统进行样品表征，晶体质量高，晶向为112方向，直径约为150nm，如图2所示；
3)将生长好的拓扑半金属的纳米线通过微操纵臂将单根Cd3As2纳米材料转移至绝缘介电质层上，形成拓扑半金属；
4)在拓扑半金属上沿长度方向制备四个金属电极：
通过光刻胶旋涂、电子束曝光、镀膜，制备普通三个金属电极，分别作为源极、漏极和一个输出电极；再通过光刻胶旋涂、二次电子束曝光、镀膜的微纳加工工艺制备磁性金属作为另一个输出电极，磁性金属宽度为500nm，以保证其易磁化轴方向在衬底平面内且垂直于纳米材料；
5)在衬底的背面点焊母座上，用点焊机进行点焊，形成栅极，随后放置在旋转测量杆上，通过商用牛津仪器降温至2K～150K并通过直流电表进行测量；
6)源极和漏极分别连接至直流源，拓扑半金属的表面态电子具有自旋动量锁定特性，直流源通过源极和漏极对拓扑半金属施加直流的偏置电流，引起表面态电子的自旋极化，电子动量方向与电流方向相反，都沿着拓扑半金属的生长方向，而表面态电子的自旋方向与电子动量方向锁定，因此表面态电子的自旋极化的方向垂直于生长方向，自旋信号的大小由偏置电流的大小决定；
7)施加磁场，采用磁性金属的输出电极产生磁化，磁化方向垂直于拓扑半金属的生长方向；
8)0和1状态的实现有两种方式：改变偏置电流方向的方式，或者栅压调控的方式：
c)在改变偏置电流方向的方式中，自旋极化的方向由偏置电流的方向决定，确定的偏置电流方向对应一个确定的自旋极化的方向，改变偏置电流的方向，自旋极化的方向反向，两个相反的极化方向分别对应0和1的状态，通过控制偏置电流的方向，实现0和1的转换，输出电极采用磁性金属与自旋极化相互作用，通过两个输出电极连接至电压表探测自旋信号；
d)栅压调控的方式中，源极和漏极分别连接至直流源，偏置电流的方向不变，通过调控栅极电压，调控拓扑相变，当栅极不施加电压时，自旋极化存在，当栅极施加临界电压时，自旋极化消失，自旋极化消失和自旋极化存在分别对应0和1的状态；通过调控栅极，实现0和1的转换，通过两个输出电极连接至电压表V探测。
实施例二
如图1(b)在本实施例中，源极和漏极分别位于拓扑半金属的一侧，两个输出电极位于拓扑半金属的另一侧；一个输出电极采用磁性金属，其他电极采用非磁性导电金属。其他同实施例一。
实施例三
如图1(c)在本实施例中，在拓扑半金属上制备三个金属电极，第一金属电极位于中间，作为源极同时作为一个输出电极，即源极与输出电极共用一个电极采用磁性金属；第二金属电极位于第一金属电极的一侧作为漏极，第三金属电极位于第一金属电极的另一侧作为另一个输出电极。其他同实施例一。
图3(a)和(b)分别为偏置电流100nA和-100nA时，实施例一测量配置中，狄拉克点处样品的回滞曲线。可以看到偏置电流方向改变的同时，相应测得的自旋电压也反号，从而说明可以通过偏置电流的方向控制来实现0和1的状态。图3中，B为磁场强度，S为电子的自旋，M为磁性金属的磁化方向，ke为实施例一中电子动量，ke′为实施例二中电子动量，ΔVL为实施例一中测量得到的回滞信号，VL为实施例一中测量得到的原始信号，ΔVNL为实施例二中测量得到的回滞信号。输出的电压的高低由磁性金属的磁化方向与表面态电子自旋方向的相对朝向决定；当电子自旋方向与磁性金属的磁化方向平行时，对应的电压值相对高；当电子自旋方向与磁性金属的磁化方向反平行时，对应的输出电极电压值相对低。
图3(c)为偏置电流100nA时，实施例一测量配置中，调节栅极电压使得拓扑半金属经历拓扑相变之后测量得到的磁场扫描曲线，通过图3(a)和(c)可以看出，门电压能够将自旋信号从有调节到无。从而实现0和1的状态切换。
图3(d)为偏置电流100nA时，实施例二测量配置中狄拉克点处样品的回滞曲线，实现了自旋信号开关比达300。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (8)

1.一种拓扑场效应晶体管，源极和漏极与输出电极分别为单独的电极，其特征在于，所述拓扑场效应晶体管包括：衬底、绝缘介电质层、拓扑半金属、源极、漏极、栅极和输出电极；其中，衬底采用导电材料，在衬底的正面形成绝缘介电质层；在绝缘介电质层上方转移拓扑半金属，形状为线状；在拓扑半金属上沿着拓扑半金属的生长方向设置四个金属电极，分别作为源极、漏极和两个输出电极；一个输出电极的材料采用磁性金属，另一个输出电极的材料采用非磁性金属，易磁化轴的方向在衬底的平面内且垂直于拓扑半金属的长度方向；在衬底的背面形成栅极；源极和漏极分别连接至直流源，拓扑半金属的表面态电子具有自旋动量锁定特性，直流源通过源极和漏极对拓扑半金属施加直流的偏置电流，引起表面态电子的自旋极化，电子动量方向与电流方向相反，都沿着拓扑半金属的生长方向；而表面态电子的自旋方向与电子动量方向锁定，因此表面态电子的自旋极化的方向垂直于生长方向，自旋信号的大小由偏置电流的大小决定；施加磁场，采用磁性金属的输出电极产生磁化，磁化方向垂直于拓扑半金属的生长方向；0和1状态的实现有两种方式：改变偏置电流方向的方式，或者栅压调控的方式；在改变偏置电流方向的方式中，表面态电子的自旋极化的方向由偏置电流的方向决定，确定的偏置电流方向对应一个确定的自旋极化的方向，改变偏置电流的方向，自旋极化的方向反向，两个相反的极化方向分别对应0和1的状态，通过控制偏置电流的方向，实现0和1的转换，输出电极为磁性金属与自旋极化相互作用，能够得到自旋信号的变化，通过两个输出电极输出；或者，在栅压调控的方式中，源极和漏极之间的偏置电流的方向不变，通过调控栅极电压，调控拓扑相变，当栅极不施加电压或者施加的电压小于临界电压时，拓扑半金属的表面态存在自旋极化，当栅极施加的电压大于或等于临界电压时，拓扑半金属的表面态自旋极化消失，自旋极化消失和自旋极化存在分别对应0和1的状态；通过调控栅极，实现0和1的转换，通过两个输出电极输出。
2.一种拓扑场效应晶体管，源极或漏极与一个输出电极共用一个电极，其特征在于，所述拓扑场效应晶体管包括：衬底、绝缘介电质层、拓扑半金属、源极、漏极、栅极和输出电极；其中，衬底采用导电材料，在衬底的正面形成绝缘介电质层；在绝缘介电质层上方转移拓扑半金属，形状为线状；在拓扑半金属上沿着拓扑半金属的生长方向设置三个金属电极，第一金属电极作为源极或漏极，第二金属电极作为漏极或源极和一个输出电极的公共电极，第三金属电极作为输出电极；第二金属电极的材料采用磁性金属，第三金属电极的材料采用非磁性金属，易磁化轴的方向在衬底的平面内且垂直于拓扑半金属的长度方向；在衬底的背面形成栅极；第一和第二金属电极分别连接至直流源，拓扑半金属的表面态电子具有自旋动量锁定特性，直流源通过第一和第二金属电极对拓扑半金属施加直流的偏置电流，引起表面态电子的自旋极化，电子动量方向与电流方向相反，都沿着拓扑半金属的生长方向；而表面态电子的自旋方向与电子动量方向锁定，因此表面态电子的自旋极化的方向垂直于生长方向，自旋信号的大小由偏置电流的大小决定；施加磁场，采用磁性金属的输出电极产生磁化，磁化方向垂直于拓扑半金属的生长方向；0和1状态的实现有两种方式：改变偏置电流方向的方式，或者栅压调控的方式；在改变偏置电流方向的方式中，自旋极化的方向由偏置电流的方向决定，确定的偏置电流方向对应一个确定的自旋极化的方向，改变偏置电流的方向，自旋极化的方向反向，两个相反的极化方向分别对应0和1的状态，通过控制偏置电流的方向，实现0和1的转换，输出电极为磁性金属与自旋极化相互作用，能够得到自旋信号的变化，通过第二和第三金属电极输出；或者，在栅压调控的方式中，第一和第二金属电极之间的偏置电流的方向不变，通过调控栅极电压，调控拓扑相变，当栅极不施加电压或者施加的电压小于临界电压时，拓扑半金属的表面态自旋极化存在，当栅极施加的电压大于或等于临界电压时，拓扑半金属的表面态自旋极化消失，自旋极化消失和自旋极化存在分别对应0和1的状态；通过调控栅极，实现0和1的转换，通过第二和第三金属电极输出。
3.如权利要求1或2所述的拓扑场效应晶体管，其特征在于，所述拓扑半金属的形状为纳米线或者窄条状的纳米条带，为准一维的形状，宽度为5nm～200nm，厚度为5nm～200nm。
4.如权利要求1或2所述的拓扑场效应晶体管，其特征在于，所述栅极电压的临界电压与衬底和绝缘介电质层的厚度有关，绝缘介电质层的厚度越小时，对应同一栅极电压调节能力就越强。
5.一种拓扑场效应晶体管的实现方法，源极和漏极与输出电极分别为单独的电极，其特征在于，所述实现方法包括以下步骤：
1)提供衬底，衬底采用导电材料，在衬底的正面形成绝缘介电质层；
2)将生长拓扑半金属的源材料放置在生长炉的中心，通过控制源材料与衬底的距离、生长衬底的类型和生长温度，在生长炉中的生长衬底上生长拓扑半金属，形状为线状；
3)将生长好的拓扑半金属转移到绝缘介电质层上；
4)在拓扑半金属上沿生长方向制备四个金属电极，分别作为源极、漏极和两个输出电极；
一个输出电极的材料采用磁性金属，另一个输出电极的材料采用非磁性金属；
5)在衬底的背面制备栅极；
6)源极和漏极分别连接至直流源，拓扑半金属的表面态电子具有自旋动量锁定特性，直流源通过源极和漏极对拓扑半金属施加直流的偏置电流，引起表面态电子的自旋极化，电子动量方向与电流方向相反，都沿着拓扑半金属的生长方向，而表面态电子的自旋方向与电子动量方向锁定，因此表面态电子的自旋极化的方向垂直于生长方向，自旋信号的大小由偏置电流的大小决定；
7)施加磁场，采用磁性金属的输出电极产生磁化，磁化方向垂直于拓扑半金属的生长方向；
8)0和1状态的实现有两种方式：改变偏置电流方向的方式，或者栅压调控的方式：
a)在改变偏置电流方向的方式中，自旋极化的方向由偏置电流的方向决定，确定的偏置电流方向对应一个确定的自旋极化的方向，改变偏置电流的方向，自旋极化的方向反向，两个相反的极化方向分别对应0和1的状态，通过控制偏置电流的方向，实现0和1的转换，输出电极采用磁性金属与自旋极化相互作用，能够得到自旋信号，通过两个输出电极输出；
b)在栅压调控的方式中，源极和漏极之间的偏置电流的方向不变，通过调控栅极电压，调控拓扑相变，当栅极不施加电压或者施加的电压小于临界电压时，拓扑半金属的表面态电子存在自旋极化，当栅极施加的电压大于或等于临界电压时，自旋极化消失，自旋极化消失和自旋极化存在分别对应0和1的状态；通过调控栅极，实现0和1的转换，通过两个输出电极输出。
6.一种拓扑场效应晶体管的实现方法，源极或漏极与一个输出电极共用一个电极，其特征在于，所述实现方法包括以下步骤：
1)提供衬底，衬底采用导电材料，在衬底的正面形成绝缘介电质层；
2)将生长拓扑半金属的源材料放置在生长炉的中心，通过控制源材料与生长衬底的距离、生长衬底的类型和生长温度，在生长炉中的生长衬底上生长拓扑半金属，形状为线状；
3)将生长好的拓扑半金属转移到绝缘介电质层上；
4)在拓扑半金属上沿长度方向制备三个金属电极，第一金属电极作为源极或漏极，第二金属电极作为漏极或源极和一个输出电极的公共电极，第三金属电极作为输出电极；第二金属电极的材料采用磁性金属，第三金属电极的材料采用非磁性金属；
5)在衬底的背面制备栅极；
6)第一和第二金属电极分别连接至直流源，拓扑半金属的表面态电子具有自旋动量锁定特性，直流源通过第一和第二金属电极对拓扑半金属施加直流的偏置电流，引起表面态电子的自旋极化，电子动量方向与电流方向相反，都沿着拓扑半金属的生长方向，而表面态电子的自旋方向与电子动量方向锁定，因此表面态电子的自旋极化的方向垂直于生长方向，自旋信号的大小由偏置电流的大小决定；
7)施加磁场，采用磁性金属的输出电极产生磁化，磁化方向垂直于拓扑半金属的生长方向；
8)0和1状态的实现有两种方式：改变偏置电流方向的方式，或者栅压调控的方式：
a)在改变偏置电流方向的方式中，自旋极化的方向由偏置电流的方向决定，确定的偏置电流方向对应一个确定的自旋极化的方向，改变偏置电流的方向，自旋极化的方向反向，两个相反的极化方向分别对应0和1的状态，通过控制偏置电流的方向，实现0和1的转换，输出电极采用磁性金属与自旋极化相互作用，能够得到自旋信号，通过第二和第三金属电极输出；
b)在栅压调控的方式中，第一和第二金属电极之间的偏置电流的方向不变，通过调控栅极电压，调控拓扑相变，当栅极不施加电压或者施加的电压小于临界电压时，自旋极化存在，当栅极施加的电压大于或等于临界电压时，自旋极化消失，自旋极化消失和自旋极化存在分别对应0和1的状态；通过调控栅极，实现0和1的转换，通过第二和第三金属电极输出。
7.如权利要求5或6所述的实现方法，其特征在于，在步骤2)中，源材料与生长衬底的距离为13～14厘米；生长温度为650℃～700℃。
8.如权利要求5或6所述的实现方法，其特征在于，在步骤8)中，输出的电压的高低由磁性金属的磁化方向与表面态电子自旋方向的相对朝向决定；当电子自旋方向与磁性金属的磁化方向平行时，对应的电压值高；当电子自旋方向与磁性金属的磁化方向反平行时，对应的输出电极电压值低。
CN201910299136.XA 2019-04-15 2019-04-15 一种拓扑场效应晶体管及其实现方法 Active CN110085660B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910299136.XA CN110085660B (zh) 2019-04-15 2019-04-15 一种拓扑场效应晶体管及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910299136.XA CN110085660B (zh) 2019-04-15 2019-04-15 一种拓扑场效应晶体管及其实现方法

Publications (2)

Publication Number Publication Date
CN110085660A CN110085660A (zh) 2019-08-02
CN110085660B true CN110085660B (zh) 2020-07-28

Family

ID=67415075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910299136.XA Active CN110085660B (zh) 2019-04-15 2019-04-15 一种拓扑场效应晶体管及其实现方法

Country Status (1)

Country Link
CN (1) CN110085660B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883641B (zh) * 2020-07-22 2022-01-28 北京大学 一种室温热激发自旋极化电流源及其实现方法
CN111933793B (zh) * 2020-08-25 2023-01-06 中国科学技术大学 拓扑场效应晶体管及其拓扑输运特性的调节方法
CN114944424A (zh) * 2022-05-23 2022-08-26 电子科技大学 电子晶体自旋场效应晶体管及制造方法和应用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0021302D0 (en) * 2000-08-30 2000-10-18 Scient Generics Ltd Spin filter device
CN105006485B (zh) * 2015-06-17 2018-04-27 北京大学 一种基于拓扑半金属的fet和hemt及其制备方法
CN106449968B (zh) * 2016-11-21 2018-08-10 北京大学 一种产生自旋极化的石墨烯器件及其制备方法
CN108109904A (zh) * 2017-12-13 2018-06-01 中国科学院半导体研究所 纳米线状狄拉克半金属砷化镉及其制备方法

Also Published As

Publication number Publication date
CN110085660A (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
CN110085660B (zh) 一种拓扑场效应晶体管及其实现方法
Hill et al. Graphene spin valve devices
Léonard et al. Negative differential resistance in nanotube devices
US8841650B2 (en) Electronic-structure modulation transistor
CN103022341B (zh) 拓扑绝缘体结构
CN103000804B (zh) 产生量子化反常霍尔效应的方法
CN101026188B (zh) 单电荷隧道器件
CN102995117B (zh) 拓扑绝缘体结构的制备方法
Kim et al. Spin-dependent transport properties in a single-walled carbon nanotube with mesoscopic Co contacts
CN103022344B (zh) 拓扑绝缘体结构
US20210109171A1 (en) Direct Electrical Detection of Current-Induced Spin Polarization Due to Spin-Momentum Locking in Topological Insulators
US9362227B2 (en) Topological insulator in IC with multiple conductor paths
US20230206107A1 (en) Topological Quantum Computing Components, Systems, and Methods
JP3258241B2 (ja) 単一電子制御磁気抵抗素子
CN109244132B (zh) 基于磁致压电势的晶体管和磁传感器
WO2023082456A1 (zh) 一种基于轨道转移矩的磁化翻转器件及其实现方法
KR20070048657A (ko) 스핀 민감성을 갖는 묽은 반도체를 포함하는 터널 접합배리어층
JP3566148B2 (ja) スピン依存スイッチング素子
CN108491933B (zh) 掺杂元素纳米线多型互嵌碳化硅晶体管
Hattori et al. Fabrication of the electric double layer transistor with (La, Pr, Ca) MnO3 nanowall wire channel
Tomoda et al. Magnetoresistance effect of planar-type ferromagnetic tunnel junctions
CN111883641B (zh) 一种室温热激发自旋极化电流源及其实现方法
Presnov et al. Silicon nanowire field effect transistor made of silicon-on-insulator
Tomoda et al. Magnetoresistance properties of planar-type tunnel junctions with ferromagnetic nanogap system fabricated by electromigration method
US11785859B2 (en) Voltage-controlled magnetoresistance device comprising layered magnetic material and layered ferroelectric material

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant