JP2022070094A - 画像形成装置 - Google Patents

Abstract

【課題】 感光体と現像スリーブとの間の負荷容量変動に対して、適切な波形の現像ＡＣを出力させる。【解決手段】 感光体と現像スリーブとの間の負荷容量の検出値に応じて、現像ＡＣクロックＶｃｌｋ１，Ｖｃｌｋ２の立上りから所定期間を現像ＡＣクロックの周期よりも短い周期でＰＷＭ変調させる駆動パターンを決定する。【選択図】 図４

Description

本発明は、電子写真方式を用いた複写機、プリンタ、ファクシミリ等の画像形成装置に関する。

従来、感光体ドラム上の静電潜像をトナーで現像する現像工程では、現像スリーブに対して、ＤＣ電圧とＡＣ電圧を重畳した電圧を現像バイアスとして印加することで現像する方式が一般的である。

この時、ＡＣ電圧として矩形波が印加されることで、現像スリーブに瞬間的に高いバイアスがかかる。その結果、現像に寄与するトナー量が増え、現像効率が上昇し、よりシャープな画像が得られることが知られている。

現像スリーブと感光体ドラム間の距離は、コロ部材等のスペーサーを用いて、数百μｍｍの微小な空隙となる。これを電気的に等価回路で表現すると、静電容量が存在することとして表すことが出来る。

この現像スリーブと感光体ドラム間の距離は、耐久によりコロ部材が摩耗することや、現像器や感光体ドラムを構成する部品の公差等により既定の距離とならないことがある。その結果、静電容量もばらつくことになる。

ところで、現像スリーブに印加される電圧は目標どおりの電圧であることが要求される。しかし、静電容量ばらつきに加え、ＡＣ電圧を発生させるためのＡＣトランスによる漏れインダクタンス等のばらつきにより、共振波形が生じ、ＡＣ電圧が目標電圧を大きく上回るオーバーシュートが発生することがあり、それによって様々な問題が発生する。

例えば、絶縁物の表面や空気層を介して意図しない導電体にリーク電流が流れてしまう問題がある。また、現像剤に混入してしまう導体不純物に気中放電して潜像を壊してしまう問題もある。

この問題を緩和するための１つの解決策としては、十分に大きな抵抗値のダンピング抵抗を採用することでオーバーシュートを発生させない方法がある。

しかし、ダンピング抵抗を採用することにより、理想の矩形波と比較して立上り・立下りの応答が遅くなり、鈍った矩形波になるため、機械の高速化に伴う現像ＡＣ電圧の高周波化への妨げの要因となってしまう。

また、ダンピング抵抗での電力損失はＡＣ電圧発生回路への入力電力の約半分にも及ぶため、そのエネルギー損失を許容するためのスペースの拡大や部品コストの増加が課題としてある。

特許文献１では、現像バイアス電圧の波形のリンギングをピーク検出回路によって検出し、波形のピーク値が予め定められた所定範囲以外の場合、波形歪みが小さくなるようにＡＣトランスに印加する駆動信号を調整する。

具体的には、現像ＡＣバイアスを出力させるための駆動信号を、第１のオン期間、オフ期間、第２のオン期間の３つの区間に分け、波形のピーク値が所定範囲外の場合、第１のオン期間、オフ期間、第２のオン期間の割合をそれぞれ調整することで解決する。

特開２０１２－６３７１４号公報

特許文献１に記載の発明では、波形のピーク値を見ながら、第１のオン期間の調整を行った後、第１のオフ期間および第２のオン期間の調整、といった手順でリンギング調整が行われる調整が必要なため、調整処理が複雑になってしまう。

そこで、本発明は、容易に現像ＡＣバイアス波形を適切にすることを目的とする。

上記の課題を解決するために、本発明の画像形成装置は、静電潜像が形成される像担持体と、前記像担持体に対向して配置され、前記像担持体に形成された静電潜像を現像する現像剤を担持する現像剤担持体と、前記現像剤担持体に現像ＡＣ電圧を出力するトランスと、前記トランスの一次側に設けられる複数のスイッチング素子と、前記複数のスイッチング素子を駆動するための駆動信号を出力する駆動回路と、前記像担持体と前記現像剤担持体の間の負荷容量を検出する負荷容量検出手段と、前記負荷容量検出手段からの検出値に基づいて、前記駆動信号の駆動パターンを決定し、決定した駆動パターンに従って前記駆動回路を制御する制御手段と、を備えることを特徴とする。

本発明によれば、容易に現像ＡＣバイアス波形を適切にすることができる。

画像形成装置の概略構成図 現像高圧に関する構成を示す回路ブロック図 現像ＡＣ出力波形と現像クロック波形を示す図 現像ＡＣ出力波形と現像クロック波形を示す図 負荷容量と負荷容量検出信号との関係を示す図 負荷容量検出時の現像ＡＣ出力波形と現像クロック波形を示す図 負荷容量と負荷容量検出信号との関係を示す図 現像ＡＣ出力波形と現像クロック波形を示す図 現像ＡＣ波形制御を示すフローチャート 波形調整モードの制御を示すフローチャート 現像高圧に関する構成の変形例を示す回路ブロック図

以下、添付図面を参照して本発明の好適な実施形態を詳しく説明する。

図１は、本実施例における電子写真プロセスを用いた画像形成装置１の概略構成図である。

図１に示すように、画像形成装置１には、４つの画像形成部が設けられている。画像形成部には、感光体ドラム１ａ～１ｄ、帯電ローラ２ａ～２ｄ、レーザスキャナ３ａ～３ｄ、現像器４ａ～４ｄ、中間転写ベルト５、一次転写ローラ６ａ～６ｄ、二次転写ローラ７が配置されている。本実施例では４つの画像形成部として、イエロー（Ｙ）、マゼンダ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の画像形成部を用い、数字の添え字であるａ～ｄは、それぞれＹ、Ｍ、Ｃ、Ｋの画像形成部に対応しているが、画像形成部の像形成色はこの限りではない。

次に、画像形成動作の概略について説明する。帯電ローラ２ａ～２ｄによって像担持体としての感光体ドラム１ａ～１ｄが一様に帯電された後、形成すべき画像に対応する画像信号に基づく露光がレーザスキャナ３ａ～３ｄによってなされることにより、感光体ドラム１ａ～１ｄ上に静電潜像が形成される。その後、形成された静電潜像は現像器４ａ～４ｄによってトナー像として現像され、各トナー像は一次転写ローラ６ａ～６ｄによって中間転写ベルト５に多重転写される。中間転写ベルト５に転写されたトナー像は、二次転写ローラ７によって用紙カセット９から搬送された記録材Ｐに転写され、定着器８によって定着されることにより、カラー画像が得られる。

図２は、本実施例における現像器４ａに高圧バイアスを印加する現像回路の一例を示す図である。

ここでは、現像器４ａについて説明するが、現像装置４ｂ～４ｄの構成については、基本的に現像器４ａと同様であるため説明を省略する。

図２に示すように、現像器４ａは、内部に現像剤担持体としての現像スリーブ４１ａを持ち、感光体ドラム１ａに対向して配置される。この現像スリーブ４１ａに、現像回路２００より出力される現像出力Ｖｏｕｔが印加されることによって、現像器４ａ内のトナーを用いて感光体ドラム１ａ上の静電潜像が現像される。

現像回路から出力される現像出力電圧Ｖｏｕｔは、現像ＡＣ電圧Ｖａｃおよび現像ＤＣ電圧Ｖｄｃを重畳した波形で構成される。

現像スリーブ４１ａと感光体ドラム１ａと間の距離は、コロ部材等のスペーサーを用いて規制され、現像スリーブ４１ａと感光体ドラム１ａとは数百μｍｍの微小な距離ｄをもって対向している。電気的な等価回路で考えると静電容量ＣＬで表すことができ、次式で示すことが出来る。
ＣＬ＝εＳ／ｄ ・・・（１）
ε：誘電率
Ｓ：現像に寄与する部分の現像スリーブと感光体の対向面積
ｄ：現像スリーブと感光体の対向距離
式（１）から分かる通り、距離ｄの変化は、静電容量ＣＬの変化になり、現像ＡＣ出力Ｖａｃの波形形状に影響を与える。

本実施例において、距離ｄの変化によって生じる静電容量ＣＬのばらつきは、１８０～２７０ｐＦとする。

次に、現像回路２００について説明する。現像回路２００は、現像ＡＣ回路２１０、現像ＤＣ回路２２０、負荷容量検出部２３０の３つで構成される。

現像ＡＣ回路２１０は、制御部１００より入力される２つのクロック信号に基づいて、現像ＡＣトランスＴ１の一次側に設けたスイッチング素子によりトランスＴ１を駆動することで、矩形波の現像ＡＣ出力電圧Ｖａｃを発生する。

また、現像ＡＣトランスＴ１の二次側の他端は、トランスの動作電流を取得するために、ＡＣインピーダンスの低いコンデンサＣ１およびＣ２を経由してＡＣ＿ＧＮＤに接続されている。コンデンサＣ１およびコンデンサＣ２は、負荷容量ＣＬを検出する為に、負荷容量ＣＬ、および、コンデンサＣ２と容量分圧回路を形成する役割も持つ。本実施例では、コンデンサＣ１＝０．０６８μＦ、Ｃ２＝４７００ｐＦとする。

本実施例では、現像ＡＣトランスＴ１を駆動する回路として、４つのスイッチング素子（Ｑ１～Ｑ４）で構成されるフルブリッジ回路を用いている。４つのスイッチング素子（Ｑ１～Ｑ４）を動作するために、フルブリッジ回路の前段には、ドライブ回路Ａ（２１１ａ）およびドライブ回路Ｂ（２１１ｂ）が設けられている。制御部１００は、ドライブ回路Ａ（２１１ａ）およびドライブ回路Ｂ（２１１ｂ）に対して現像ＡＣクロック信号１（Ｖｃｌｋ１）、現像ＡＣクロック信号２（Ｖｃｌｋ２）を出力する。

ドライブ回路Ａ（２１１ａ）は、制御部１００より入力される現像ＡＣクロック信号１（Ｖｃｌｋ１）の値（レベル）がＨｉｇｈの時にスイッチング素子Ｑ１を駆動し、Ｌｏｗの時にスイッチング素子Ｑ３を駆動する。ドライブ回路Ｂ（２１１ｂ）もまた同様に、制御部１００より入力される現像ＡＣクロック信号２（Ｖｃｌｋ２）のレベルがＨｉｇｈの時にスイッチング素子Ｑ２を駆動し、Ｌｏｗの時にＱ４を駆動する。

現像ＡＣトランスＴ１から正の電圧を出力する場合は、現像ＡＣクロック信号１（Ｖｃｌｋ１）がＨｉｇｈ状態、かつ、現像ＡＣクロック２（Ｖｃｌｋ２）がＬｏｗ状態の時に、スイッチング素子Ｑ１とＱ４がオン、スイッチング素子Ｑ２とＱ３はオフする。その結果、図２に示すＡの方向に電流が現像ＡＣトランスＴ１に流れることで正の電圧が出力される。

一方、負の電圧を出力する場合は、現像ＡＣクロック信号１（Ｖｃｌｋ１）がＬｏｗ状態、かつ、現像ＡＣクロック信号２（Ｖｃｌｋ２）がＨｉｇｈ状態の時に、スイッチング素子Ｑ２とＱ３がオン、スイッチング素子Ｑ１とＱ４がオンする。その結果、図２に示すＢの方向に電流が現像ＡＣトランスＴ１に流れることで負の電圧が出力される。

現像ＤＣ回路２２０は、制御部１００より入力される現像ＤＣクロック信号に基づいて、所望の現像ＤＣ出力Ｖｄｃを出力する。

図３は、本実施例における現像出力の一例を示す図である。現像ＡＣクロック信号１（Ｖｃｌｋ１）、および、現像ＡＣクロック信号２（Ｖｃｌｋ２）と現像ＡＣ出力Ｖａｃの関係を示すと図３の様に示される。

本実施例では、図３に示す通り、正側振幅Ｖｐ（＋）＝５００Ｖ、負側振幅Ｖｐ（－）＝５００Ｖ、合わせて、現像ＡＣ出力Ｖａｃの振幅Ｖａｍｐ＝１０００Ｖとする。

現像ＡＣ出力ＶａｃのＤＵＴＹ比は、正側および負側共に５０％であり、周期Ｔ＝１００μｓ（つまり、周波数ｆ＝１０ｋＨｚ）とする。現像ＤＣ出力Ｖｄｃについては、Ｖｄｃ＝－５００Ｖとする。

また、図３より、現像ＡＣ出力Ｖａｃが正電圧を出力するときは、現像ＡＣクロック信号１（Ｖｃｌｋ１）が動作区間にあり、現像ＡＣクロック信号２（Ｖｃｌｋ２）はオフ状態（Ｌｏｗ状態固定）にあるのが分かる。

逆に、現像ＡＣ出力Ｖａｃが負電圧を出力するときは、現像ＡＣクロック信号１（Ｖｃｌｋ１）はオフ状態（Ｌｏｗ状態固定）にあり、現像ＡＣクロック信号２（Ｖｃｌｋ２）は動作区間にあるのが分かる。

この動作区間においては、現像ＡＣクロック信号がオン状態（Ｈｉｇｈ状態）を常に維持しているとは限らず、現像ＡＣクロック信号の周期よりも短い周期でオン状態とオフ状態を繰り返す状態も含んでいる。

図４は、本実施例における現像ＡＣクロック信号にＰＷＭ変調を適用する場合と適用しない場合の現像ＡＣ出力波形の一例を示した図である。

正電圧及び負電圧を出力するに場合、現像ＡＣクロック信号１（Ｖｃｌｋ１）及び現像ＡＣクロック信号２（Ｖｃｌｋ２）の動作区間を常にオン状態で維持すると、現像ＡＣトランスＴ１のインダクタンス成分および巻線間容量と負荷容量ＣＬとの共振が発生する。その結果、図４（ａ）の様に、オーバーシュートを含む波形になる可能性がある。

一方、図４（ｂ）は、現像ＡＣクロック信号１（Ｖｃｌｋ１）及び現像ＡＣクロック信号２（Ｖｃｌｋ２）の動作区間の始まり側において、パルス幅を変化（ＰＷＭ変調）させており、所定期間としてのパルス区間Ｔｐで任意の平均電圧を得ることが出来る。図４（ｂ）の例では、パルス区間Ｔｐにおけるパルスのデューティを徐々に大きくしている。そのため、オーバーシュート電圧が発生するタイミングにおいて、パルス区間Ｔｐの平均電圧を下げることができ、オーバーシュートを抑えた最適波形を得ることが出来る。

負荷容量ＣＬが大きいことで時定数が大きくなった結果、立上り波形が鈍った波形となる場合は、パルス区間Ｔｐにおけるオンしているパルス幅を広くし（デューティを大きくする）、パルス区間Ｔｐの平均電圧を上げる。その結果、立上りが急峻な最適波形を得ることが出来る。

以上、図４を用いて説明した通り、このパルス区間Ｔｐ内で、オン状態のクロックをＰＷＭ変調することによって、現像ＡＣ出力Ｖａｃの立上り・立下りの傾きをコントロールすることが可能となり、オーバーシュートがない最適な波形形状を得ることが出来る。

波形の調整は、パルス区間のパルスの周期が短い程、細かい調整が可能になるため、パルス周波数は現像ＡＣ周波数より十分に早い周波数であることが望ましい。

再び図２に戻って、負荷容量検出部２３０について説明する。負荷容量検出部２３０は、負荷容量ＣＬを検出する機能と、現像ＡＣ回路の過電流検出としての機能の二つを備えている。

まず、現像ＡＣ回路の過電流検出としての機能について述べる。負荷容量検出部２３０は、まずＶｐｐ検出回路２３１によって、コンデンサＣ１の両端に発生するＡＣ電圧ＶＣ１のピークトゥピーク電圧（Ｖｐｐ）をホールドする。その後、Ｖｐｐ検出回路２３１より出力される電圧は、ＬＰＦ２３２に入力された後、ボルテージフォロワ２３４により、インピーダンス変換された後、負荷容量検出信号Ｖｃｌ＿ｓｎｓとして、制御部１００へ出力される。

負荷容量検出信号（Ｖｃｌ＿ｓｎｓ）の値が一定値以上であるとき、制御部１００は、過電流が負荷に流れていると判断し、ドライブ回路２１１に対するクロック信号の出力を停止することで高圧出力を停止させる。

ここで、コンデンサＣ１に並列に接続される抵抗Ｒ１は、現像ＤＣの起動停止時にコンデンサＣ１の両端電圧ＶＣ１の上昇を抑えるために設けられているものである。

抵抗Ｒ１の必要性を説明するために、抵抗Ｒ１未接続であった場合について以下に述べる。一例として、抵抗Ｒｄｃ＝５０ｋΩ、現像ＤＣ電圧Ｖｄｃ＝－１ｋＶ、起動停止時間１００ｍｓとした場合、現像ＤＣ停止時に印加されるコンデンサＣ１の両端電圧ＶＣ１を求める。

コンデンサＣ１のインピーダンスをＺｃ１とし、コンデンサＣ１、Ｃ２、抵抗Ｒｄｃの直列合成インピーダンスをＺとすると、以下の式が成り立つ。

また、Ｚ及びＺｃ１は以下の式で表される。

式（３）、（４）を式（２）に代入すると、ＶＣ１≒６４Ｖとなる。

上記条件の場合、コンデンサＣ１の両端電圧ＶＣ１の上昇により、素子破壊を招く恐れがある。この対策としてＺｃ１のインピーダンスを下げる必要があり、抵抗Ｒ１がコンデンサＣ１に並列に挿入される。抵抗Ｒ１の値は現像ＤＣ電圧の起動停止時間や直流高圧の値によって決定され、本実施例においてはＲ１＝１ｋΩとしている。

次に負荷容量ＣＬを検出する機能について述べる。負荷容量検出は、過電流検出機能と同様に、負荷容量検出信号Ｖｃｌ＿ｓｎｓが制御部１００へ出力されることで行われる。

制御部１００はデータを記憶するメモリを有し、メモリ１０１に記憶されている負荷容量ＣＬと負荷容量検出信号Ｖｃｌ＿ｓｎｓとの関係に基づき負荷容量ＣＬの算出を行う。

上述した負荷容量ＣＬと負荷容量検出信号Ｖｃｌ＿ｓｎｓとの関係について述べる。負荷容量ＣＬと負荷容量検出信号Ｖｃｌ＿ｓｎｓとの関係は、負荷容量ＣＬが変化したとき、それに伴いコンデンサＣ１の両端電圧ＶＣ１のピークトゥピーク電圧Ｖｐｐが変化することを利用して算出するものである。

一例として周波数ｆ＝１０ｋＨｚ、Ｖａｍｐ＝１０００Ｖとなるような駆動パターンを入力した場合について、負荷容量ＣＬと負荷容量検出信号Ｖｃｌ＿ｓｎｓの関係を算出する。

負荷容量検出信号Ｖｃｌ＿ｓｎｓはコンデンサＣ１の両端電圧ＶＣ１のピークトゥピーク電圧Ｖｐｐから二つのダイオードの順方向電圧ＶＦ分だけ電圧降下したものであるから、ＶＦ＝０．６Ｖとすると、
Ｖｃｌ＿ｓｎｓ＝Ｖｐｐ－１．２ …（５）
次にコンデンサＣ１の両端電圧ＶＣ１について計算を行う。まず、コンデンサＣ１と抵抗Ｒ１の並列合成インピーダンスをＺ１とすると、出力波形の周波数成分ｆを用いて以下の様に示すことができる。

さらに、負荷容量ＣＬ，コンデンサＣ２のインピーダンスをそれぞれＺＬ，Ｚ２とすると、

Ｚ１、Ｚ２、ＺＬの合成インピーダンスをＺｓとし、現像ＡＣ出力Ｖａｃの振幅ＶａｍｐでコンデンサＣ１の両端電圧ＶＣ１のピークトゥピーク電圧Ｖｐｐは以下の様に表される。

式（９）に式（６）～（８）を代入すると

負荷容量ＣＬの値が１８０ｐＦ～２７０ｐＦとすると、式（７）より｜ＺＬ｜が取りえる値は約５８９４６Ω～約８８４１９Ωで表せるので、３６１４Ω＜＜｜ＺＬ｜とすると式（１０）及び式（２）からＶｃｌ＿ｓｎｓは以下の様に表すことができる。
Ｖｃｌ＿ｓｎｓ≒０．０１４３×１０^１２・ＣＬ－１．２ …（１１）
式（１１）より、出力の周波数成分が均一となるようなＡＣ駆動パターンを入力したとき、負荷容量ＣＬと負荷容量検出信号Ｖｃｌ＿ｓｎｓとの関係は、図５のように線形で表現できることがわかる。

図７に負荷容量ＣＬの検出時に矩形波出力を用いた場合の負荷容量ＣＬと負荷容量検出信号Ｖｃｌ＿ｓｎｓとの関係の一例を示す。

図７の点線７１は、負荷容量によって出力矩形波が歪まず、理想的な矩形波の場合の負荷容量の変化を示している。理想的な矩形波においては、その周波数成分が一定であることから正弦波と同様に負荷容量ＣＬと負荷容量検出信号Ｖｃｌ＿ｓｎｓとの関係を算出することができ、図７のように線形に表現できる。ただし、実際には負荷容量ＣＬのばらつきによって矩形波の形状は変化してしまうため、この特性を利用することはできない。

一方実線７２は、負荷容量によって出力矩形波が歪む場合の特性について示している。

容量検出において、出力のオーバーシュートを回避するために負荷容量ＣＬ＝１８０ｐＦで理想的な矩形波が出力されるような駆動パターンを入力した場合について述べる。

負荷容量ＣＬ＝１８０ｐＦであった場合、図８（ａ）の様にオーバーシュートも鈍りもない波形が出力される。

一方、負荷容量ＣＬ＝２７０ｐＦであった場合、図８（ｂ）の様に出力波形は鈍る。この結果、出力波形が持つ周波数成分が変化するため、図７の様に負荷容量ＣＬと負荷容量検出信号Ｖｃｌ＿ｓｎｓの関係は理想状態から離れていく。即ち、負荷容量検出時における負荷容量ＣＬと負荷容量検出信号Ｖｃｌ＿ｓｎｓとの関係は、矩形波出力を用いると、図７の実線７２の様に非線形の特性となる。

そこで本実施例においては、負荷容量ＣＬの検出時においては、現像ＡＣクロックのＨｉｇｈの立下り前にもＰＷＭ変調を行うことにより図６のような正弦波出力となる現像ＡＣ駆動パターンを入力する。正弦波は負荷容量ＣＬによる波形の歪みが小さく、矩形波に比べ高周波成分が少なく、周波数成分が均一である。そのため負荷容量ＣＬと負荷容量検出信号Ｖｃｌ＿ｓｎｓとの関係は図５に示すように線形となる。一方、矩形波のような非線形な関係を用いると、回路定数のばらつきに起因するＶｃｌ＿ｓｎｓのばらつきに対して感度が高くなるため、正弦波のような高周波成分が少ない波形を用いることが望ましい。

再び、図２に戻って制御部１００について述べる。制御部１００は、前述した複数のクロック信号を後段の現像回路２００に出力することで、現像回路２００に現像出力Ｖｏｕｔを出力させることができる。

また、現像回路２００内の負荷容量検出部２３０より検出される負荷容量検出信号Ｖｃｌ＿ｓｎｓを受け取ることで、負荷容量ＣＬの推定を行うことが出来る。

制御部１００はメモリ１０１を有しており、メモリ１０１は、画像形成時のクロック信号に関するクロック設定値、負荷容量検出時の正弦波出力となるクロック設定値、負荷容量ＣＬと負荷容量検出信号Ｖｃｌ＿ｓｎｓから算出した負荷容量ＣＬの値を保存する。

次に、図９を用いて、本実施例における制御フローを説明する。図９は、本実施例における現像ＡＣ波形制御を示すフローチャートである。

制御部１００は、負荷容量ＣＬの変動条件が満たされるか否かを判断する（Ｓ１）。負荷容量ＣＬの変動条件としては、例えば、現像器４ａまたは感光体ドラム１ａの交換時や、画像形成装置１の主電源がオフからオンした時が該当する。

変動条件に該当する場合は、Ｓ２にて、制御部１００は、負荷容量ＣＬの変動フラグをＯＮにする。

次にＳ３にて、制御部１００は、現像ＡＣ出力Ｖａｃの開始要求があるかどうかを判断し、出力要求があった場合、Ｓ４にて、制御部１００は変動フラグがＯＮになっているかを判断する。

変動フラグがＯＮの場合、波形形状が最適でない可能性があるため、制御部１００は、駆動パターンの再設定を行う波形調整モードに移行する（Ｓ５）。波形調整モードについては、別途説明する。

変動フラグがＯＦＦの場合、制御部１００は、メモリ１０１に記憶された負荷容量ＣＬの値に応じた駆動パターンの現像ＡＣクロック信号（Ｖｃｌｋ１とＶｃｌｋ２）を出力する（Ｓ６）。

Ｓ７では、制御部１００は、Ｓ５で実行される波形調整モードを行った後から印刷枚数が一定数超えたかを判断し、超えた場合は、容量負荷の変動可能性があるため、Ｓ５へ進み、波形調整モードに移行する。本実施例では、上記の一定枚数を前回の調整から１０００枚とする。

Ｓ８では、制御部１００は、現像ＡＣ出力の停止要求があるかを判断し、要求がない場合は、Ｓ４～Ｓ７を繰り返す。要求がある場合は、Ｓ９にて、制御部１００は、現像ＡＣクロック信号（Ｖｃｌｋ１とＶｃｌｋ２）の出力を停止し、Ｓ１０にて変動フラグをＯＦＦにした後、処理を終了する。

次に、図１０を用いて、Ｓ５で実施される波形調整モードについて説明する。図１０は、本実施例における波形調整モードの制御を示すフローチャートである。

制御部１００は、Ｓ１１にてメモリに記憶された負荷容量ＣＬ検出用の駆動パターンの現像ＡＣクロック信号Ｖｃｌｋ１とＶｃｌｋ２）を出力する。

Ｓ１２で制御部１００は、負荷容量検出信号Ｖｃｌ＿ｓｎｓのサンプリングを開始する。

次にＳ１３で制御部１００は、負荷容量検出信号Ｖｃｌ＿ｓｎｓのサンプリング値から負荷容量ＣＬが何ｐＦであるかを算出する。算出には図５の負荷容量ＣＬと負荷容量検出信号Ｖｃｌ＿ｓｎｓの関係を用いる。

Ｓ１４で制御部１００は、Ｓ１３で算出した負荷容量ＣＬの値をメモリ１０１に上書きして記憶した後、算出した負荷容量ＣＬの値に基づいて、現像ＡＣクロック信号（Ｖｃｌｋ１とＶｃｌｋ２）の駆動パターンを変更する。ここで容量負荷ＣＬの値に変化があれば、Ｓ１４の処理によって、最適な駆動パターンが選択されることになる。

その後は、Ｓ１５にて制御部１００は、変動フラグをＯＦＦとし、Ｓ１６にて負荷容量検出信号Ｖｃｌ＿ｓｎｓのサンプリングを停止し、波形調整モードを終了する。

以上説明した様に、本実施例の画像形成装置によれば、負荷容量検出回路によって検出される現像器の負荷容量値に従って、波形パターンを速やかに決定することができる。また、複雑な調整を行う必要がない為、負荷容量の変化に対して、現像ＡＣの最適波形を即時に得ることが出来る。

負荷容量検出の方法として、本実施例で説明したコンデンサによる容量分圧を用いた構成に限定されない。例えば、コンデンサＣ１、Ｃ２と負荷容量ＣＬによる容量分圧ではなく、コンデンサＣ１を電流検出抵抗に変更して、その抵抗値からの電流検出値に基づいてからでも実施可能である。

また、現像ＡＣ回路のトランス駆動回路は、本実施例の構成に限定されない。上述した実施例では、フルブリッジ回路の構成に限定して説明したが、ハーフブリッジ回路やプッシュプル回路でも実施可能である。

また、現像ＡＣ波形の正負の振幅、および、ＤＵＴＹは平衡状態あることに限定されず、不平衡状態でも問題はない。例えば、振幅は、正側４０％／負側６０％、ＤＵＴＹは、正側６０％／負側４０％といった偏ＤＵＴＹを用いた現像ＡＣ出力波形でもよい。

図１１は、現像ＡＣ出力の正側および負側の振幅を不平衡状態にする場合の現像ＡＣ回路を示す一例である。

図１１に示すように、現像ＡＣの振幅を正負で不平衡状態にする場合は、正側用の電源電圧Ｖｃｃ１、負側用の電源電圧Ｖｃｃ２と２系統で供給される方法が考えられる。

または、現像ＡＣクロックの駆動パターンとして、パルス幅のオンＤＵＴＹを正側と負側でコントロールすることで、電源電圧は１系統のまま、不平衡状態を作りだすことも可能である。

本実施例では、予めメモリに記憶されている容量範囲とクロック設定値のテーブルに基づいて、クロック設定値を決定したがそれに限らない。クロック設定値の算出に当たり、例えば、負荷容量検出信号Ｖｃｌ＿ｓｎｓの各サンプリング値を基に、一般的なフィードバック制御に基づいた各区間のクロック設定値を算出するといった方法等でも構わない。

１ａ 感光体
４１ａ 現像スリーブ
１００ 制御部
２００ 現像回路
２１１ａ，２１１ｂ ドライブ回路
２３０ 負荷容量検出部
ＣＬ 負荷容量
Ｑ１，Ｑ２，Ｑ３，Ｑ４ スイッチ素子
Ｔ１ トランス
Ｖｃｌｋ１，Ｖｃｌｋ２ 現像ＡＣクロック

Claims (10)

1. 静電潜像が形成される像担持体と、
   前記像担持体に対向して配置され、前記像担持体に形成された静電潜像を現像する現像剤を担持する現像剤担持体と、
   前記現像剤担持体に現像ＡＣ電圧を出力するトランスと、
   前記トランスの一次側に設けられる複数のスイッチング素子と、
   前記複数のスイッチング素子を駆動するための駆動信号を出力する駆動回路と、
   前記像担持体と前記現像剤担持体の間の負荷容量を検出する負荷容量検出手段と、
   前記負荷容量検出手段からの検出値に基づいて、前記駆動信号の駆動パターンを決定し、決定した駆動パターンに従って前記駆動回路を制御する制御手段と、
   を備えることを特徴とする画像形成装置。
2. 前記制御手段は、前記駆動信号のレベルが前記スイッチング素子をオンするレベルとなる立上りの所定期間に前記駆動信号の周期より短い周期のパルスが含まれる駆動パターンを決定することを特徴とする請求項１に記載の画像形成装置。
3. 前記制御手段は、前記負荷容量検出手段からの検出値に基づいて、前記パルスのデューティを決定することを特徴とする請求項２に記載の画像形成装置。
4. 前記制御手段は、前記所定期間において、前記パルスのデューティを徐々に大きくすることを特徴とする請求項３に記載の画像形成装置。
5. 前記負荷容量検出手段により負荷容量を検出する場合、前記制御手段は、更に、前記駆動信号のレベルが前記スイッチング素子をオンするレベルとなる立上り後と立下り前のそれぞれの所定期間に前記駆動信号の周期より短い周期のパルスが含まれる駆動パターンとなる駆動信号を出力させることを特徴とする請求項２に記載の画像形成装置。
6. 前記負荷容量検出手段の検出値に応じたデータを記憶する記憶手段を備え、
   前記制御手段は、前記記憶手段に記憶されたデータに基づいて前記駆動パターンを決定することを特徴とする請求項１乃至５の何れか１項に記載の画像形成装置。
7. 前記制御手段は、前記負荷容量の所定の変動が生じる所定の条件を満たす場合に、前記負荷容量検出手段による検出を実行させること
   を特徴とする請求項１乃至６の何れか１項に記載の画像形成装置。
8. 前記所定の条件は前記像担持体又は前記現像剤担持体が交換されたことであることを特徴とする請求項７に記載の画像形成装置。
9. 前記所定の条件は前記画像形成装置の電源がオンされたことであることを特徴とする請求項７に記載の画像形成装置。
10. 前記負荷容量検出手段により負荷容量を検出するときの前記現像ＡＣ電圧の立上りが、画像形成時における前記現像ＡＣ電圧の立上りよりも緩やかになるように前記駆動信号の駆動パターンを決定することを特徴とする請求項５に記載の画像形成装置。
    

Images