JP2022055214A - 固体撮像装置、電子機器および固体撮像装置の製造方法 - Google Patents
固体撮像装置、電子機器および固体撮像装置の製造方法 Download PDFInfo
- Publication number
- JP2022055214A JP2022055214A JP2020162669A JP2020162669A JP2022055214A JP 2022055214 A JP2022055214 A JP 2022055214A JP 2020162669 A JP2020162669 A JP 2020162669A JP 2020162669 A JP2020162669 A JP 2020162669A JP 2022055214 A JP2022055214 A JP 2022055214A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- contact
- semiconductor region
- region
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 238000003384 imaging method Methods 0.000 title abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 413
- 239000000758 substrate Substances 0.000 claims abstract description 151
- 238000006243 chemical reaction Methods 0.000 claims abstract description 90
- 238000000034 method Methods 0.000 claims description 76
- 230000008569 process Effects 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 21
- 230000003287 optical effect Effects 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 230000003321 amplification Effects 0.000 abstract description 28
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 28
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000004048 modification Effects 0.000 description 149
- 238000012986 modification Methods 0.000 description 149
- 230000002829 reductive effect Effects 0.000 description 48
- 238000000926 separation method Methods 0.000 description 32
- 238000001514 detection method Methods 0.000 description 31
- 230000005684 electric field Effects 0.000 description 23
- 238000012545 processing Methods 0.000 description 23
- 239000000370 acceptor Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 20
- 238000004891 communication Methods 0.000 description 17
- 239000010410 layer Substances 0.000 description 15
- 239000010949 copper Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 14
- 238000010791 quenching Methods 0.000 description 14
- 239000002071 nanotube Substances 0.000 description 12
- 238000002674 endoscopic surgery Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 230000002441 reversible effect Effects 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 239000004020 conductor Substances 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 210000001519 tissue Anatomy 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000001356 surgical procedure Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000007667 floating Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000010336 energy treatment Methods 0.000 description 3
- 239000000395 magnesium oxide Substances 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 208000005646 Pneumoperitoneum Diseases 0.000 description 2
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 210000004204 blood vessel Anatomy 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- -1 hafnium nitride Chemical class 0.000 description 2
- MOFVSTNWEDAEEK-UHFFFAOYSA-M indocyanine green Chemical compound [Na+].[O-]S(=O)(=O)CCCCN1C2=CC=C3C=CC=CC3=C2C(C)(C)C1=CC=CC=CC=CC1=[N+](CCCCS([O-])(=O)=O)C2=CC=C(C=CC=C3)C3=C2C1(C)C MOFVSTNWEDAEEK-UHFFFAOYSA-M 0.000 description 2
- 229960004657 indocyanine green Drugs 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 230000000171 quenching effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000724291 Tobacco streak virus Species 0.000 description 1
- 230000003187 abdominal effect Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002073 fluorescence micrograph Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 210000004379 membrane Anatomy 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 210000004400 mucous membrane Anatomy 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000011780 sodium chloride Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】解像度の低下を抑制しつつ安定してアバランシェ増幅を発生させる。【解決手段】固体撮像装置は、第１面に設けられる第１トレンチと、第１トレンチの底部に沿って設けられる第２トレンチとを備える第１半導体基板と、第１半導体基板に設けられる複数の光電変換素子とを備える。光電変換素子は、素子領域内に設けられる光電変換領域と、光電変換領域を囲む第１半導体領域と、第１トレンチの底部で第１半導体領域と接触する第１コンタクトと、素子領域内で第１半導体領域と接する領域に設けられる第１導電型の第２半導体領域と、素子領域内の第２半導体領域と接する領域で第２半導体領域と第１面との間に設けられる第２導電型の第３半導体領域と、第３半導体領域と接して設けられる第２コンタクトと、第２トレンチの内側面に沿って設けられる固定電荷膜とを備える。第１コンタクトの第１面からの高さは、第３半導体領域の第１面からの高さと異なる。【選択図】図１２
Description
本開示は、固体撮像装置、電子機器および固体撮像装置の製造方法に関する。
近年、光電変換により発生した電荷をなだれ増倍（アバランシェ増幅ともいう）によって増幅して電気信号として出力するＳＰＡＤ（Single Photon Avalanche Diode）画素が開発されている。
本開示では、解像度の低下を抑制しつつ安定してアバランシェ増幅を発生させることができる固体撮像装置、電子機器および固体撮像装置の製造方法を提案する。
本開示によれば、固体撮像装置が提供される。固体撮像装置は、第１面に設けられる格子状の第１トレンチと、前記第１トレンチの底部に沿って設けられる第２トレンチとを備える第１半導体基板と、前記第１半導体基板に設けられる複数の光電変換素子とを備える。また、前記光電変換素子それぞれは、前記第１半導体基板において前記第１トレンチ及び前記第２トレンチで区画される素子領域内に設けられ、入射光を光電変換して電荷を発生させる光電変換領域と、前記素子領域内において前記光電変換領域を囲む第１半導体領域と、前記第１トレンチの底部で前記第１半導体領域と接触する第１コンタクトと、前記第１トレンチ内で前記第１コンタクトと接触する第１電極と、前記素子領域内であって前記第１半導体領域と接する領域に設けられ、前記第１半導体領域と同じ第１導電型を備える第２半導体領域と、前記素子領域内における前記第２半導体領域と接する領域であって前記第２半導体領域と前記第１面との間に設けられ、前記第１導電型と反対の第２導電型を備える第３半導体領域と、前記第３半導体領域と接するように前記第１面に設けられる第２コンタクトと、前記第２コンタクトと接する第２電極と、前記第２トレンチの内側面に沿って設けられる固定電荷膜と、を備える。そして、前記第１コンタクトの前記第１面からの高さは、前記第３半導体領域の前記第１面からの高さと異なる。
本開示によれば、解像度の低下を抑制しつつ安定してアバランシェ増幅を発生させることができる固体撮像装置、電子機器および固体撮像装置の製造方法を提供することができる。なお、ここに記載された効果は必ずしも限られるものではなく、本開示中に記載されたいずれかの効果であってもよい。
以下に、本開示の各実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
近年、光電変換により発生した電荷をなだれ増倍（アバランシェ増幅ともいう）によって増幅して電気信号として出力するＳＰＡＤ（Single Photon Avalanche Diode）画素が開発されている。
アバランシェ増幅とは、ＰＮ接合の不純物拡散領域において電界により加速された電子が格子原子と衝突してその結合手を切り、これにより新たに発生した電子がさらに別の格子原子と衝突してその結合子を切ることを繰り返すことで電流が増倍される現象である。
このようなＳＰＡＤ画素は、発光部から出射した光が物体で反射して帰ってくるまでの時間から物体までの距離を測定する測距装置や、入射光の光量を電気信号に変換する固体撮像装置などに応用することができる。
また、アバランシェ増幅によって生じる大きな電流をＳＰＡＤ画素内から排出するためには、低抵抗かつオーミック接触のコンタクトを形成することが望ましい。半導体基板に形成された不純物拡散領域に対して低抵抗かつオーミック接触のコンタクトを形成する方法としては、接触部に高濃度不純物領域を形成することが一般的に知られている。
ここで、アバランシェ増幅を発生させるほどの電界強度を得るには、ＰＮ接合に逆バイアス方向の高電圧を印加する必要があるが、ＰＮ接合領域からコンタクトまでの距離が近いと、これらの間に強い電界が形成されてトンネル効果が発生してしまう恐れがある。
このようなトンネル効果が発生すると、光電変換により発生した電子－正孔対がトンネル電流によってすぐさま再結合してしまうため、アバランシェ増幅を発生させることができないという課題が発生する。
また、トンネル効果の発生を回避するためには、２つのコンタクト間の距離を広げる方法が考えられるが、その場合、画素サイズが大きくなり、解像度が低下してしまうという課題が発生する。
そこで、上述の問題点を克服し、解像度の低下を抑制しつつ安定してアバランシェ増幅を発生させることができる技術の実現が期待されている。
［電子機器および固体撮像装置の構成］
まず、実施形態に係る電子機器１および固体撮像装置１０の構成について、図１および図２を参照しながら説明する。図１は、実施形態に係る固体撮像装置１０を搭載した電子機器１の概略構成例を示すブロック図である。
まず、実施形態に係る電子機器１および固体撮像装置１０の構成について、図１および図２を参照しながら説明する。図１は、実施形態に係る固体撮像装置１０を搭載した電子機器１の概略構成例を示すブロック図である。
図１に示すように、電子機器１は、たとえば、固体撮像装置１０と、撮像レンズ３０と、記憶部４０と、プロセッサ５０とを備える。
固体撮像装置１０は、入射光を光電変換して画像データを生成する。また、固体撮像装置１０は、生成した画像データに対し、ノイズ除去やホワイトバランス調整などの所定の信号処理を実行する。
撮像レンズ３０は、光学系の一例であり、入射光を集光して像を固体撮像装置１０の受光面に結像する。受光面とは、固体撮像装置１０において光電変換素子が配列する面である。
記憶部４０は、たとえば、フラッシュメモリやＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）などで構成され、固体撮像装置１０から入力された画像データなどを記録する。
プロセッサ５０は、たとえば、ＣＰＵ（Central Processing Unit）などを用いて構成される。プロセッサ５０には、オペレーティングシステムや各種アプリケーションソフトウエアなどを実行するアプリケーションプロセッサや、ＧＰＵ（Graphics Processing Unit）やベースバンドプロセッサなどが含まれ得る。
プロセッサ５０は、固体撮像装置１０から入力された画像データや記憶部４０から読み出した画像データなどに対し、必要に応じた種々処理を実行したり、ユーザへの表示を実行したり、所定のネットワークを介して外部へ送信したりする。
図２は、実施形態に係るＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）型の固体撮像装置（以下、単に「イメージセンサ」とも呼称する。）１０の概略構成例を示すブロック図である。ここで、ＣＭＯＳ型のイメージセンサとは、ＣＭＯＳプロセスを応用して、または、部分的に使用して作製されたイメージセンサである。
なお、本開示では、半導体基板における素子形成面とは反対側の面が光入射面となる、いわゆる裏面照射型の固体撮像装置１０を例示するが、裏面照射型に限られず、素子形成面が光入射面となる、いわゆる表面照射型とすることもできる。
図２に示すように、固体撮像装置１０は、ＳＰＡＤアレイ部１１と、駆動回路１２と、出力回路１３と、タイミング制御回路１５とを備える。
ＳＰＡＤアレイ部１１は、行列状に配列する複数のＳＰＡＤ画素２０を備える。ＳＰＡＤ画素２０は、光電変換素子の一例である。かかる複数のＳＰＡＤ画素２０に対しては、列ごとに画素駆動線ＬＤ（図面中の上下方向）が接続され、行ごとに出力信号線ＬＳ（図面中の左右方向）が接続される。
また、画素駆動線ＬＤの一端は、駆動回路１２の各列に対応した出力端に接続され、出力信号線ＬＳの一端は、出力回路１３の各行に対応した入力端に接続される。
駆動回路１２は、シフトレジスタやアドレスデコーダなどを含み、ＳＰＡＤアレイ部１１の各ＳＰＡＤ画素２０を、全画素同時や列単位などで駆動する。そのため、駆動回路１２は、少なくとも、ＳＰＡＤアレイ部１１内の選択列における各ＳＰＡＤ画素２０にクエンチ電圧Ｖ＿ＱＣＨ（図３参照）を印加する回路と、選択列における各ＳＰＡＤ画素２０に選択制御電圧Ｖ＿ＳＥＬ（図３参照）を印加する回路とを含む。
そして、駆動回路１２は、読出し対象の列に対応する画素駆動線ＬＤに選択制御電圧Ｖ＿ＳＥＬを印加することで、フォトンの入射を検出するために用いるＳＰＡＤ画素２０を列単位で選択する。
駆動回路１２によって選択走査された列の各ＳＰＡＤ画素２０から出力される信号（以下、検出信号とも呼称する。）Ｖ＿ＯＵＴは、出力信号線ＬＳの各々を通して出力回路１３に入力される。出力回路１３は、各ＳＰＡＤ画素２０から入力された検出信号Ｖ＿ＯＵＴを画素信号として、外部の記憶部４０またはプロセッサ５０へ出力する。
タイミング制御回路１５は、各種のタイミング信号を生成するタイミングジェネレータなどを含み、タイミングジェネレータで生成された各種のタイミング信号に基づいて、駆動回路１２および出力回路１３を制御する。
［ＳＰＡＤ画素の構成］
つづいて、実施形態に係るＳＰＡＤ画素２０の構成について、図３～図８を参照しながら説明する。図３は、実施形態に係るＳＰＡＤ画素２０の概略構成例を示す回路図である。
つづいて、実施形態に係るＳＰＡＤ画素２０の構成について、図３～図８を参照しながら説明する。図３は、実施形態に係るＳＰＡＤ画素２０の概略構成例を示す回路図である。
図３に示すように、ＳＰＡＤ画素２０は、受光素子としてのフォトダイオード２１と、フォトダイオード２１にフォトンが入射したことを検出する読出し回路２２とを備える。
フォトダイオード２１は、アノードおよびカソードを有し、このアノードとカソードとの間に降伏電圧（ブレークダウン電圧）以上の逆バイアス電圧Ｖ＿ＳＰＡＤが印加されている状態でフォトンが入射すると、アバランシェ電流を発生する。
読出し回路２２は、クエンチ抵抗２３と、選択トランジスタ２４と、デジタル変換器２５と、インバータ２６と、バッファ２７とを備える。クエンチ抵抗２３は、たとえば、Ｎ型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：以下、ＮＭＯＳトランジスタとも呼称する。）で構成される。
クエンチ抵抗２３を構成するＮＭＯＳトランジスタのドレインは、フォトダイオード２１のアノードに接続され、クエンチ抵抗２３を構成するＮＭＯＳトランジスタのソースは、選択トランジスタ２４を介して接地される。
また、クエンチ抵抗２３を構成するＮＭＯＳトランジスタのゲートには、クエンチ電圧Ｖ＿ＱＣＨが、駆動回路１２（図２参照）から画素駆動線ＬＤ（図２参照）を介して印加される。このクエンチ電圧Ｖ＿ＱＣＨは、クエンチ抵抗２３を構成するＮＭＯＳトランジスタをクエンチ抵抗として作用させるために予め設定されている電圧である。
実施形態において、フォトダイオード２１はＳＰＡＤである。ＳＰＡＤは、アノードとカソードとの間に降伏電圧（ブレークダウン電圧）以上の逆バイアス電圧が印加されるとガイガーモードで動作するアバランシェフォトダイオードであり、１つのフォトンの入射を検出できる。
デジタル変換器２５は、抵抗２５１とＮＭＯＳトランジスタ２５２とを備える。ＮＭＯＳトランジスタ２５２のドレインは、抵抗２５１を介して電源電圧ＶＤＤに接続され、ＮＭＯＳトランジスタ２５２のソースは、接地される。
また、ＮＭＯＳトランジスタ２５２のゲートには、フォトダイオード２１のアノードとクエンチ抵抗２３との接続点Ｎ１の電圧が印加される。
インバータ２６は、Ｐ型のＭＯＳＦＥＴ（以下、ＰＭＯＳトランジスタとも呼称する。）２６１とＮＭＯＳトランジスタ２６２とを備える。ＰＭＯＳトランジスタ２６１のソースは、電源電圧ＶＤＤに接続され、ＰＭＯＳトランジスタ２６１のドレインは、ＮＭＯＳトランジスタ２６２のドレインに接続される。ＮＭＯＳトランジスタ２６２のソースは、接地される。
ＰＭＯＳトランジスタ２６１のゲートおよびＮＭＯＳトランジスタ２６２のゲートには、それぞれ抵抗２５１とＮＭＯＳトランジスタ２５２のドレインとの接続点Ｎ２の電圧が印加される。インバータ２６の出力（ＰＭＯＳトランジスタ２６１とＮＭＯＳトランジスタ２６２との接続点Ｎ３）は、バッファ２７に入力される。
バッファ２７は、インピーダンス変換のための回路であり、インバータ２６から出力信号を入力すると、かかる入力した出力信号をインピーダンス変換し、検出信号Ｖ＿ＯＵＴとして出力する。
選択トランジスタ２４は、たとえば、ＮＭＯＳトランジスタである。選択トランジスタ２４を構成するＮＭＯＳトランジスタのドレインは、クエンチ抵抗２３を構成するＮＭＯＳトランジスタのソースに接続され、選択トランジスタ２４を構成するＮＭＯＳトランジスタのソースは、接地される。
選択トランジスタ２４を構成するＮＭＯＳトランジスタのゲートは、駆動回路１２に接続されており、駆動回路１２からの選択制御電圧Ｖ＿ＳＥＬが画素駆動線ＬＤを介して印加されると、選択トランジスタ２４はオフ状態からオン状態に変化する。
図３に例示した読出し回路２２は、たとえば、以下のように動作する。まず、駆動回路１２から選択トランジスタ２４に選択制御電圧Ｖ＿ＳＥＬが印加されて選択トランジスタ２４がオン状態となっている期間は、フォトダイオード２１には降伏電圧（ブレークダウン電圧）以上の逆バイアス電圧Ｖ＿ＳＰＡＤが印加される。これにより、フォトダイオード２１の動作が許可される。
一方、駆動回路１２から選択トランジスタ２４に選択制御電圧Ｖ＿ＳＥＬが印加されておらず、選択トランジスタ２４がオフ状態となる期間は、逆バイアス電圧Ｖ＿ＳＰＡＤがフォトダイオード２１に印加されないため、フォトダイオード２１の動作が禁止される。
選択トランジスタ２４がオン状態である場合にフォトダイオード２１にフォトンが入射すると、フォトダイオード２１でアバランシェ電流が発生する。これにより、クエンチ抵抗２３にアバランシェ電流が流れ、接続点Ｎ１の電圧が上昇する。
そして、接続点Ｎ１の電圧がＮＭＯＳトランジスタ２５２のオン電圧よりも高くなると、ＮＭＯＳトランジスタ２５２がオン状態になり、接続点Ｎ２の電圧が電源電圧ＶＤＤから０Ｖに変化する。
さらに、接続点Ｎ２の電圧が電源電圧ＶＤＤから０Ｖに変化すると、ＰＭＯＳトランジスタ２６１がオフ状態からオン状態に変化するとともにＮＭＯＳトランジスタ２６２がオン状態からオフ状態に変化し、接続点Ｎ３の電圧が０Ｖから電源電圧ＶＤＤに変化する。その結果、バッファ２７からハイレベルの検出信号Ｖ＿ＯＵＴが出力される。
その後、接続点Ｎ１の電圧が上昇し続けると、フォトダイオード２１のアノードとカソードとの間に印加される電圧が降伏電圧よりも小さくなることから、アバランシェ電流が止まって、接続点Ｎ１の電圧が低下する。
そして、接続点Ｎ１の電圧がＮＭＯＳトランジスタ２５２のオン電圧よりも低くなると、ＮＭＯＳトランジスタ２５２がオフ状態になり、バッファ２７からの検出信号Ｖ＿ＯＵＴの出力が停止する（ローレベル）。
このように、読出し回路２２は、ＮＭＯＳトランジスタ２５２がオン状態になったタイミングから、ＮＭＯＳトランジスタ２５２がオフ状態になるタイミングまでの期間、ハイレベルの検出信号Ｖ＿ＯＵＴを出力する。
換言すると、フォトダイオード２１にフォトンが入射してアバランシェ電流が発生したタイミングから、アバランシェ電流が止まったタイミングまでの期間、読出し回路２２は、ハイレベルの検出信号Ｖ＿ＯＵＴを出力する。読出し回路２２から出力された検出信号Ｖ＿ＯＵＴは、出力回路１３に入力される。
なお、図３の例では、カソードをＮ型とし、アノードをＰ型とした場合を例示したが、このような組合せに限定されるものではなく、カソードをＰ型とし、アノードをＮ型とするなど、種々変形することが可能である。
また、実施形態では、図３に示すＳＰＡＤ画素２０の概略構成例を例示したが、これに限るものではなく、たとえば、図４に示すＳＰＡＤ画素２０Ａの概略構成を採用することも可能である。図４は、実施形態に係るＳＰＡＤ画素２０の他の概略構成例、すなわちＳＰＡＤ画素２０Ａの概略構成例を示す回路図である。
図４に示すように、ＳＰＡＤ画素２０Ａは、抵抗２８１と、フォトダイオード２８２と、インバータ２８３と、トランジスタ２８４とを備える。抵抗２８１の一端はフォトダイオード２８２のカソードに接続され、その抵抗２８１の他端は電位ＶＥの端子に接続される。
トランジスタ２８４として、たとえば、ＮＭＯＳトランジスタが用いられる。このトランジスタ２８４のゲートには、所定電位のゲート信号ＧＡＴが印加される。トランジスタ２８４のソースは、バックゲートおよび接地端子と接続され、ドレインはフォトダイオード２８２のカソードとインバータ２８３の入力端子とに接続される。ゲート信号ＧＡＴには、たとえば、行の読出し期間においてローレベルが設定される。
フォトダイオード２８２は、光が入射されると、その入射光を光電変換して光電流Ｉｍを出力するものである。このフォトダイオード２８２としては、ＳＰＡＤが用いられる。フォトダイオード２８２のアノード電位ＶＳＰＡＤは、駆動回路１２により制御される。
インバータ２８３は、フォトダイオード２８２のカソード電位Ｖｓの信号を反転してパルス信号ＯＵＴとして、出力回路１３に出力するものである。このインバータ２８３は、カソード電位Ｖｓが所定の閾値より高い場合にローレベルのパルス信号ＯＵＴを出力し、その閾値以下の場合にハイレベルのパルス信号ＯＵＴを出力する。
フォトダイオード２８２に対する光の入射時には、フォトダイオード２８２からの光電流Ｉｍが抵抗２８１に流れ、その電流値に応じてカソード電位Ｖｓが降下する。降下時のカソード電位Ｖｓが閾値以下であると、インバータ２８３はハイレベルのパルス信号ＯＵＴを出力する。このため、出力回路１３は、パルス信号ＯＵＴの立ち上りのタイミングを受光タイミングとして検出することができる。
図５は、実施形態に係るカラーフィルタのレイアウト例を示す図である。図５に示すように、各ＳＰＡＤ画素２０のフォトダイオード２１に対しては、特定波長の光を選択的に透過させるカラーフィルタをアレイ状にしたカラーフィルタアレイ６０が配置される。
図５に示すように、カラーフィルタアレイ６０は、たとえば、カラーフィルタ配列における繰返しの単位となるパターン（以下、単位パターンとも呼称する。）６１が２次元格子状に配列した構成を備える。
各単位パターン６１は、たとえば、カラーフィルタ１１５Ｒと、カラーフィルタ１１５Ｇと、カラーフィルタ１１５Ｂとを有する。カラーフィルタ１１５Ｒは、赤色（Ｒ）の波長成分の光を選択的に透過する。カラーフィルタ１１５Ｇは、緑色（Ｇ）の波長成分の光を選択的に透過する。カラーフィルタ１１５Ｂは、青色（Ｂ）の波長成分の光を選択的に透過する。
そして、各単位パターン６１は、１つのカラーフィルタ１１５Ｒと、２つのカラーフィルタ１１５Ｇと、１つのカラーフィルタ１１５Ｂとの計４つのカラーフィルタより構成される、いわゆるベイヤー配列の構成を備える。
なお、本開示において、カラーフィルタアレイ６０の構成は、ベイヤー配列に限られない。カラーフィルタアレイ６０の構成は、たとえば、単位パターンが３×３画素のＸ－Ｔｒａｎｓ（登録商標）型のカラーフィルタ配列であってもよい。また、カラーフィルタアレイ６０の構成は、４×４画素のクワッドベイヤー配列であってもよい。
また、カラーフィルタアレイ６０の構成は、ＲＧＢ三原色それぞれのカラーフィルタに加えて可視光領域に対してブロードな光透過特性を持つカラーフィルタを含む４×４画素のホワイトＲＧＢ型のカラーフィルタ配列であってもよい。このように、カラーフィルタアレイ６０の構成は、種々のカラーフィルタ配列を採用することができる。
図６は、実施形態に係る固体撮像装置１０の積層構造例を示す図である。図６に示すように、固体撮像装置１０は、受光チップ７１と回路チップ７２とが上下に積層される構造を備える。
受光チップ７１は、たとえば、フォトダイオード２１が配列するＳＰＡＤアレイ部１１を備える半導体チップであり、回路チップ７２は、たとえば、図３に示す読出し回路２２が配列する半導体チップである。なお、回路チップ７２には、タイミング制御回路１５や駆動回路１２や出力回路１３などの周辺回路が配置されてもよい。
受光チップ７１と回路チップ７２との接合には、たとえば、それぞれの接合面を平坦化して両者を電子間力で貼り合わせる、いわゆる直接接合を用いることができる。ただし、受光チップ７１と回路チップ７２との接合は、直接接合に限られず、たとえば、互いの接合面に形成される銅（Ｃｕ）製の電極パッド同士をボンディングする、いわゆるＣｕ－Ｃｕ接合や、その他、バンプ接合などを用いることもできる。
また、受光チップ７１と回路チップ７２とは、たとえば、半導体基板を貫通するＴＳＶ（Through-Silicon Via）などの接続部を介して電気的に接続される。かかるＴＳＶを用いた接続には、たとえば、ツインＴＳＶ方式やシェアードＴＳＶ方式などを採用することができる。
ツインＴＳＶ方式とは、受光チップ７１に設けられるＴＳＶと受光チップ７１から回路チップ７２にかけて設けられるＴＳＶとの２つのＴＳＶをチップ外表で接続する方式である。また、シェアードＴＳＶ方式とは、受光チップ７１から回路チップ７２まで貫通するＴＳＶで両者を接続する方式である。
ただし、受光チップ７１と回路チップ７２との接合にＣｕ－Ｃｕ接合やバンプ接合を用いた場合には、Ｃｕ－Ｃｕ接合部やバンプ接合部を介して両者が電気的に接続される。
図７は、実施形態に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図であり、図８は、図７におけるＡ－Ａ面の断面構造例を示す水平断面図である。なお、図７では、フォトダイオード２１の断面構造に着目している。
図７に示すように、ＳＰＡＤ画素２０のフォトダイオード２１は、たとえば、受光チップ７１を構成する半導体基板１０１に設けられる。半導体基板１０１は、第１半導体基板の一例であり、たとえば、光入射面から見た形状が格子状の素子分離部１１０により、複数の素子領域に区画されている（たとえば、図８参照）。
フォトダイオード２１は、素子分離部１１０により区画される素子領域に設けられている。なお、素子分離部１１０には、後述する第１トレンチＴ１内のアノード電極１２２および絶縁膜１０９が含まれてもよい。
フォトダイオード２１は、光電変換領域１０２と、Ｎ－型半導体領域１０３と、Ｐ型半導体領域１０４と、Ｐ＋型半導体領域１０５と、Ｎ＋型半導体領域１０６と、カソードコンタクト１０７と、アノードコンタクト１０８とを備える。
Ｐ型半導体領域１０４は第１半導体領域の一例であり、Ｐ＋型半導体領域１０５は第２半導体領域の一例であり、Ｎ＋型半導体領域１０６は第３半導体領域の一例である。また、アノードコンタクト１０８は第１コンタクトの一例であり、カソードコンタクト１０７は第２コンタクトの一例である。
光電変換領域１０２は、たとえば、Ｎ型のウェル領域または低い濃度のドナーを含む領域であり、入射光を光電変換して電子－正孔対（以下、電荷とも呼称する。）を発生させる。
Ｎ－型半導体領域１０３は、たとえば、光電変換領域１０２よりも高い濃度のドナーを含む領域である。Ｎ－型半導体領域１０３は、図７および図８に示すように、光電変換領域１０２の中央部分に配置され、光電変換領域１０２で発生した電荷を取り込んでＰ＋型半導体領域１０５へ導く。なお、実施形態において、Ｎ－型半導体領域１０３は必須の構成ではなく、省略されてもよい。
Ｐ型半導体領域１０４は、たとえば、Ｐ型のアクセプタを含む領域であり、図７および図８に示すように、光電変換領域１０２を囲む領域に設けられる。Ｐ型半導体領域１０４は、アノードコンタクト１０８に逆バイアス電圧Ｖ＿ＳＰＡＤが印加されることで、光電変換領域１０２で発生した電荷をＮ－型半導体領域１０３へ導くための電界を形成する。
Ｐ＋型半導体領域１０５は、たとえば、Ｐ型半導体領域１０４よりも高い濃度のアクセプタを含む領域であり、その一部がＰ型半導体領域１０４と接触する。Ｎ＋型半導体領域１０６は、たとえば、Ｎ－型半導体領域１０３よりも高い濃度のドナーを含む領域であり、Ｐ＋型半導体領域１０５と接触する。
Ｐ＋型半導体領域１０５およびＮ＋型半導体領域１０６は、ＰＮ接合を形成し、流れ込んだ電荷を加速してアバランシェ電流を発生させる増幅領域として機能する。
カソードコンタクト１０７は、たとえば、Ｎ＋型半導体領域１０６よりも高い濃度のドナーを含む領域であり、Ｎ＋型半導体領域１０６と接触する領域に設けられる。
アノードコンタクト１０８は、たとえば、Ｐ＋型半導体領域１０５よりも高い濃度のアクセプタを含む領域である。このアノードコンタクト１０８は、図８に示すように、Ｐ型半導体領域１０４の外周と接触する領域に設けられる。
アノードコンタクト１０８の幅は、たとえば、４０ｎｍ程度である。このように、アノードコンタクト１０８をＰ型半導体領域１０４の外周全体にわたって接触させることで、光電変換領域１０２に均一な電界を形成することができる。
また、アノードコンタクト１０８は、図７および図８に示すように、半導体基板１０１の表面側（図７では下面側）に素子分離部１１０に沿って格子状に設けられるトレンチ（以下、第１トレンチＴ１（図９Ｂ参照）とも呼称する。）の底面に設けられる。
本開示では、このような構造により、アノードコンタクト１０８の形成位置が、カソードコンタクト１０７およびＮ＋型半導体領域１０６の形成位置に対して、高さ方向にずらされている。
半導体基板１０１の表面側（図７では下面側）は、第１トレンチＴ１の内部を含め、絶縁膜１０９で覆われる。第１トレンチＴ１内における絶縁膜１０９の膜厚（基板幅方向の厚さ）は、ＳＰＡＤ画素２０のアノード－カソード間に印加される逆バイアス電圧Ｖ＿ＳＰＡＤの電圧値にもよるが、たとえば、１５０ｎｍ程度である。
絶縁膜１０９には、半導体基板１０１表面のカソードコンタクト１０７およびアノードコンタクト１０８を露出させる開口が設けられる。そして、カソードコンタクト１０７を露出させる開口には、カソードコンタクト１０７と接触するカソード電極１２１が設けられる。
また、アノードコンタクト１０８を露出させる開口には、アノードコンタクト１０８と接触するアノード電極１２２が設けられる。アノード電極１２２は、第１電極の一例であり、カソード電極１２１は、第２電極の一例である。
各フォトダイオード２１を区画する素子分離部１１０は、半導体基板１０１を表面から裏面にかけて貫通するトレンチ（以下、第２トレンチＴ２（図９Ｄ参照）とも呼称する。）内に設けられる。
かかる第２トレンチＴ２は、第１トレンチＴ１の底部に沿って設けられ、図７の例では、半導体基板１０１の表面側において第１トレンチＴ１と繋がっている。半導体基板１０１の表面は第１面の一例であり、半導体基板１０１の裏面は第２面の一例である。
実施形態では、第２トレンチＴ２の内径が、第１トレンチＴ１の内径よりも狭い。そして、この内径の差によって第１トレンチＴ１と第２トレンチＴ２との間に形成される段差部分に、アノードコンタクト１０８が形成される。
素子分離部１１０は、第２トレンチＴ２の内側面を覆う絶縁膜１１２と、第２トレンチＴ２内を埋める遮光膜１１１とを備える。絶縁膜１１２の膜厚（基板幅方向の厚さ）は、アノード－カソード間に印加する逆バイアス電圧Ｖ＿ＳＰＡＤの電圧値にもよるが、たとえば、１０ｎｍ～２０ｎｍ程度である。
また、遮光膜１１１の膜厚（基板幅方向の厚さ）は、遮光膜１１１に使用する材料などにもよるが、たとえば、１５０ｎｍ程度である。
ここで、実施形態では、遮光膜１１１とアノード電極１２２とに遮光性を有する導電材料を用いることで、遮光膜１１１とアノード電極１２２とを同一工程で形成することができる。
さらに、カソード電極１２１にも遮光膜１１１およびアノード電極１２２と同じ導電材料を用いることで、遮光膜１１１とアノード電極１２２とカソード電極１２１とを同一工程で形成することができる。
このような遮光性を有する導電材料として、たとえば、タングステン（Ｗ）などを用いることができる。ただし、遮光性を有する導電材料はタングステンに限られず、アルミニウム（Ａｌ）やアルミニウム合金、銅など、可視光や素子ごとに必要な光を反射または吸収する性質を持つ導電材料であれば、種々変更されてよい。
なお、第２トレンチＴ２内の遮光膜１１１に用いられる材料は、導電材料に限られない。たとえば、第２トレンチＴ２内の遮光膜１１１として、半導体基板１０１よりも高い屈折率を備える高屈折率材料や、半導体基板１０１よりも低い屈折率を備える低屈折率材料などを用いることもできる。
また、カソード電極１２１に用いられる材料には遮光性が要求されないため、遮光性を有する導電材料に代えて、銅などの導電材料がカソード電極１２１に用いられてもよい。
なお、実施形態では、第２トレンチが半導体基板１０１を表面側（図７では下面側）から貫通する、いわゆるＦＦＴＩ（Front Full Trench Isolation）型の素子分離部１１０が例示される。
しかしながら、実施形態において、素子分離部１１０はＦＦＴＩ型に限られず、ＦＴＩ（Full Trench Isolation）型やＤＴＩ（Deep Trench Isolation）型、ＲＤＴＩ（Reverse Deep Trench Isolation）型の素子分離部を採用することもできる。
ここで、ＦＴＩ型とは、第２トレンチＴ２が半導体基板１０１を裏面側または表面側から貫通する型式のことである。また、ＤＴＩ型およびＲＤＴＩ型とは、第２トレンチＴ２が半導体基板１０１の表面または裏面から中腹にかけて形成される型式のことである。
また、第２トレンチＴ２が半導体基板１０１を裏面側から貫通するＦＴＩ型とした場合、第２トレンチＴ２内には、半導体基板１０１の裏面側から遮光膜１１１の材料が埋め込まれてもよい。
カソード電極１２１およびアノード電極１２２の表面（図７では下面）は、絶縁膜１０９の表面（図７では下面）から突出する。絶縁膜１０９の表面（図７では下面）には、たとえば、配線層１２０が設けられる。
配線層１２０は、層間絶縁膜１２３と、かかる層間絶縁膜１２３の内部に設けられる配線１２４とを備える。配線１２４は、たとえば、絶縁膜１０９の表面（図７では下面）に突出しているカソード電極１２１と接触する。なお、図７では図示を省略しているが、配線層１２０には、アノード電極１２２と接触する配線も設けられる。
配線層１２０の表面（図７では下面）には、たとえば、銅で構成される接続パッド１２５が露出している。実施形態において、この接続パッド１２５は、配線１２４の一部であってもよい。その場合、配線１２４も銅で構成される。
配線層１２０の表面には、回路チップ７２の配線層１３０が接合される。配線層１３０は、層間絶縁膜１３１と、かかる層間絶縁膜１３１の内部に設けられる配線１３２とを備える。
配線１３２は、半導体基板１４１（第２半導体基板の一例）に形成される読出し回路２２などの回路素子１４２と電気的に接続される。すなわち、半導体基板１０１のカソード電極１２１は、配線１２４、接続パッド１２５および１３５、並びに、配線１３２を介して、図３に示す読出し回路２２に接続される。
また、配線層１３０の表面（図７では上面）には、たとえば、銅で構成される接続パッド１３５が露出する。この接続パッド１３５を、受光チップ７１の配線層１２０表面に露出する接続パッド１２５と接合（Ｃｕ－Ｃｕ接合）することで、受光チップ７１と回路チップ７２とが電気的および機械的に接続される。
実施形態において、この接続パッド１３５は、配線１３２の一部であってもよい。その場合、配線１３２も銅で構成される。
また、半導体基板１０１の裏面（図７では上面）には、固定電荷膜１１３と、平坦化膜１１４とが設けられる。さらに、平坦化膜１１４上には、ＳＰＡＤ画素２０ごとのカラーフィルタ１１５およびオンチップレンズ１１６が設けられる。
固定電荷膜１１３は、半導体基板１０１の裏面側（図７では上面側）に電荷（ここでは、正孔）を固定するためのものである。固定電荷膜１１３の材料としては、固定電荷を多く有する高誘電材料を用いることが好ましい。
固定電荷膜１１３の材料としては、たとえば、酸化ハフニウム（ＨｆＯ２）や酸化アルミニウム（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）、酸化ジルコニウム（ＺｒＯ２）、酸化チタン（ＴｉＯ２）、酸化マグネシウム（ＭｇＯ２）などが挙げられる。あるいは、固定電荷膜１１３の材料として、窒化ハフニウム、窒化アルミニウム、酸窒化ハフニウムまたは酸窒化アルミニウムなどが用いられてもよい。
かかる固定電荷膜１１３を半導体基板１０１の裏面側に設けることにより、光電変換領域１０２の受光面側における電荷が固定され、暗電流の発生が抑制される。これにより、実施形態では、かかる暗電流に起因するノイズを低減することができる。
平坦化膜１１４は、たとえば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）などの絶縁材料で構成される絶縁膜であり、カラーフィルタ１１５やオンチップレンズ１１６が形成される面を平坦化するための膜である。
ここまで説明した構造において、カソードコンタクト１０７とアノードコンタクト１０８との間にブレークダウン電圧以上の逆バイアス電圧Ｖ＿ＳＰＡＤが印加されると、Ｐ型半導体領域１０４とＮ＋型半導体領域１０６との間に電位差が生じる。そして、この電位差によって、光電変換領域１０２で発生した電荷をＮ－型半導体領域１０３へ導く電界が形成される。
加えて、Ｐ＋型半導体領域１０５とＮ＋型半導体領域１０６との間のＰＮ接合領域には、進入した電荷を加速してアバランシェ電流を発生させる強電界が形成される。これにより、フォトダイオード２１のアバランシェフォトダイオードとしての動作が許可される。
つづいて、実施形態におけるアノードコンタクト１０８とカソードコンタクト１０７およびＮ＋型半導体領域１０６との位置関係について説明する。
上述したように、実施形態では、アノードコンタクト１０８が、半導体基板１０１の表面側に形成される第１トレンチＴ１の底部に配置される。これにより、実施形態では、アノードコンタクト１０８が、カソードコンタクト１０７およびＮ＋型半導体領域１０６よりも半導体基板１０１の表面（図７では下面）から深い位置に配置される。
すなわち、実施形態では、半導体基板１０１の表面（図７では下面）を基準とした場合、アノードコンタクト１０８の形成位置が、カソードコンタクト１０７およびＮ＋型半導体領域１０６の形成位置に対して、高さ方向にずれている。
換言すると、アノードコンタクト１０８の半導体基板１０１の表面からの高さは、Ｎ＋型半導体領域１０６の半導体基板１０１の表面からの高さとは異なる。具体例には、アノードコンタクト１０８の半導体基板１０１の表面からの高さは、Ｎ＋型半導体領域１０６の半導体基板１０１の表面からの高さよりも高い。
このように、実施形態では、アノードコンタクト１０８の形成位置とカソードコンタクト１０７およびＮ＋型半導体領域１０６の形成位置とを高さ方向にずらす。これにより、ＳＰＡＤ画素２０の横方向（入射面と平行な方向）のサイズを大きくすることなく、アノードコンタクト１０８からカソードコンタクト１０７およびＮ＋型半導体領域１０６までの距離を長くすることができる。
すなわち、実施形態では、画素サイズを増加させることなくトンネル効果の発生を抑制することができる。したがって、実施形態によれば、解像度の低下を抑制しつつ安定してアバランシェ増幅を発生させることができる。
［固体撮像装置の製造方法］
つづいて、実施形態に係る固体撮像装置１０の製造方法の一例について、図９Ａ～図９Ｍを参照しながら説明する。なお、以下の説明では、受光チップ７１の製造方法に着目する。図９Ａ～図９Ｍは、実施形態に係る固体撮像装置１０の製造方法の一例を示すプロセス断面図である。
つづいて、実施形態に係る固体撮像装置１０の製造方法の一例について、図９Ａ～図９Ｍを参照しながら説明する。なお、以下の説明では、受光チップ７１の製造方法に着目する。図９Ａ～図９Ｍは、実施形態に係る固体撮像装置１０の製造方法の一例を示すプロセス断面図である。
実施形態では、まず、図９Ａに示すように、全体的に低い濃度のドナーを含む半導体基板１０１における所定の領域に、ドナーおよびアクセプタが適宜イオン注入される。これにより、光電変換領域１０２を区画するＰ型半導体領域１０４の一部（Ｐ型半導体領域１０４ａ、１０４ｂ）と、Ｎ－型半導体領域１０３と、Ｐ＋型半導体領域１０５と、Ｎ＋型半導体領域１０６とが形成される。なお、Ｐ型半導体領域１０４ａは基板の厚み方向に延びる部位であり、Ｐ型半導体領域１０４ｂは横方向に広がる部位である。
また、上記のイオン注入は、たとえば、半導体基板１０１の表面（図９Ａでは上面）から行なわれてもよい。また、上記のイオン注入後には、イオン注入時のダメージ回復および注入されたドーパントのプロファイル改善のためのアニーリングが１回または複数回に分けて実行されてもよい。
次に、図９Ｂに示すように、半導体基板１０１の表面に、格子状の開口Ａ１を有するマスクＭ１が形成される。そして、このマスクＭ１の上から半導体基板１０１をたとえばＲＩＥ（Reactive Ion Etching）などの異方性ドライエッチングによって彫り込むことで、隣接するＳＰＡＤ画素２０の境界部分に沿った格子状の第１トレンチＴ１が形成される。
なお、第１トレンチＴ１の深さは、この第１トレンチＴ１の底面が少なくともＰ＋型半導体領域１０５の下面よりも深いレベルに位置し、かつ、Ｐ型半導体領域１０４ｂに達する深さである。
なお、第１トレンチＴ１の半導体基板１０１表面からの深さが深いほど、アノードコンタクト１０８からＮ＋型半導体領域１０６およびカソードコンタクト１０７までの距離を確保することができるため好ましい。
一方で、第１トレンチＴ１を深くしすぎると、プロセス精度が悪化して歩留りが低下する可能性がある。したがって、第１トレンチＴ１の深さは、必要以上のプロセス精度を確保できる範囲内で深く設定されるとよい。
次に、図９Ｃに示すように、マスクＭ１を除去した後、たとえば、スパッタリングやＣＶＤ（Chemical Vapor Deposition）法などの成膜技術を用いることで、半導体基板１０１の表面および第１トレンチＴ１の内表面を覆う絶縁膜１０９Ａが形成される。
なお、絶縁膜１０９Ａには、酸化シリコンや窒化シリコンや炭化シリコン（ＳｉＣ）や酸化アルミニウムなどの絶縁材料を用いることができる。また、絶縁膜１０９Ａは、単層構造であってもよいし、積層構造であってもよい。
上述したように、アノード電極１２２には高電圧の逆バイアス電圧Ｖ＿ＳＰＡＤが印加されるため、絶縁膜１０９Ａには高い耐圧性能を要求される。したがって、絶縁膜１０９Ａの材料には、酸化シリコンなどの高い耐圧性能を備える絶縁材料を用いることが好ましい。
次に、図９Ｄに示すように、第１トレンチＴ１内の絶縁膜１０９Ａ表面で形成されるトレンチＴ１１の底面を基板の厚み方向に彫り込むことで、半導体基板１０１の表面側から裏面近傍にまで達する第２トレンチＴ２が形成される。
なお、かかる第２トレンチＴ２の形成には、たとえば、半導体基板１０１に対して十分に高い選択比を得られる異方性ドライエッチングを用いることができる。
これにより、第１トレンチＴ１の内側面および半導体基板１０１の上面に形成される絶縁膜１０９Ａをマスクとして用いつつ、半導体基板１０１における素子分離部１１０が形成される格子状の領域をエッチングすることができる。
次に、図９Ｅに示すように、第１トレンチＴ１内の絶縁膜１０９Ａをたとえばウェットエッチングなどの等方性エッチングによって薄膜化することで、第１トレンチＴ１の底部にＰ型半導体領域１０４ｂを露出させる。その際、半導体基板１０１の表面上の絶縁膜１０９Ａが薄膜化されてもよい。
次に、図９Ｆに示すように、Ｎ＋型半導体領域１０６の上方に開口Ａ２を有するマスクＭ２が絶縁膜１０９Ａ上に形成される。そして、このマスクＭ２の上から絶縁膜１０９ＡをたとえばＲＩＥなどの異方性ドライエッチングによってエッチングすることで、半導体基板１０１上面の一部を露出させる開口Ａ３が形成される。
次に、図９Ｇに示すように、マスクＭ２を除去した後、たとえば、ＣＶＤ法などの成膜技術を用いることで、絶縁膜１０９Ａ上、開口Ａ３の内表面、第１トレンチＴ１の内表面および第２トレンチＴ２の内表面を覆う絶縁膜１０９Ｂが等方的に形成される。
なお、以降の説明では、絶縁膜１０９Ａと絶縁膜１０９Ｂとをまとめて、絶縁膜１０９と呼称する。また、開口Ａ３内の絶縁膜１０９Ｂ表面が形成するトレンチをトレンチＴ４と呼称し、トレンチＴ３内の絶縁膜１０９Ｂ表面が形成するトレンチをトレンチＴ５と呼称する。
また、図９Ｇに示した絶縁膜１０９Ｂは、省略されてもよい。絶縁膜１０９Ｂを省略した場合、アノードコンタクト１０８に加えて、第２トレンチＴ２内においてもアノード電極１２２とＰ型半導体領域１０４ａとを接触させることができるため、低抵抗のコンタクトを実現することができる（後述の変形例７（図１８）参照）。
一方で、絶縁膜１０９Ｂを形成した場合、後述するコンタクト形成時のイオン注入によって半導体基板１０１が受けるダメージを低減することができる。
次に、図９Ｈに示すように、Ｎ＋型半導体領域１０６の上方に位置するトレンチＴ４を覆うマスクＭ３を形成し、このマスクＭ３および絶縁膜１０９の上からアクセプタが高濃度にイオン注入される。
その際、マスクＭ３および絶縁膜１０９をマスクとして機能させることで、絶縁膜１０９の膜厚が薄いトレンチＴ５の底部、すなわち、Ｐ型半導体領域１０４の上部外周（たとえば、図８参照）に、高濃度のアクセプタを含むアノードコンタクト１０８が形成される。
次に、図９Ｉに示すように、マスクＭ３を除去した後、格子状に形成されるトレンチＴ５を覆うマスクＭ４が形成され、このマスクＭ４および絶縁膜１０９の上からドナーが高濃度にイオン注入される。
その際、マスクＭ４および絶縁膜１０９をマスクとして機能させることで、絶縁膜１０９の膜厚が薄いトレンチＴ４の底部、すなわちＮ＋型半導体領域１０６の上に位置する半導体基板１０１の一部に、高濃度のドナーを含むカソードコンタクト１０７が形成される。
なお、実施形態において、アノードコンタクト１０８およびカソードコンタクト１０７を形成する手法はイオン注入法に限られず、固相拡散法やプラズマドーピング法などの種々の方法を用いることもできる。
次に、図９Ｊに示すように、マスクＭ４を除去した後、たとえば、絶縁膜１０９の表面が全面エッチバックされる。これにより、トレンチＴ４底部の絶縁膜１０９を除去してカソードコンタクト１０７を露出させるとともに、トレンチＴ５底部の絶縁膜１０９を除去してアノードコンタクト１０８を露出させる。
その際、フォトリソグラフィなどを用いて所定の開口パターンを有するマスクを形成しておくことで、絶縁膜１０９を除去してアノードコンタクト１０８を露出させる領域を制限してもよい（後述の変形例９（図２０）参照）。
絶縁膜１０９を全面エッチバックする場合、アノードコンタクト１０８とアノード電極１２２との接触面積を確保することができるため、低抵抗のコンタクトを形成することができる。また、アノードコンタクト１０８とアノード電極１２２とをＰ型半導体領域１０４ａの外周を囲むように接触させることができるため、光電変換領域１０２に均一な電界を形成することができる。
一方、絶縁膜１０９を除去する領域を制限する場合、アノードコンタクト１０８とアノード電極１２２との接触部分を制御することができるため、光電変換領域１０２に形成される電界の分布を制御することなどができる。
なお、実施形態において、絶縁膜１０９を薄膜化した後に第２トレンチＴ２内に残る絶縁膜１０９は、素子分離部１１０の絶縁膜１１２として利用される。
次に、カソードコンタクト１０７およびアノードコンタクト１０８の露出した表面に、たとえばチタン（Ｔｉ）／窒化チタン（ＴｉＮ）膜が成膜される。そして、５００℃～８００℃程度のアニーリングが行われる。
これにより、カソードコンタクト１０７およびアノードコンタクト１０８それぞれの露出した表面において、シリコン（Ｓｉ）とチタンとが反応してチタンシリサイド層が形成される。
これにより、カソードコンタクト１０７とカソード電極１２１との接触、および、アノードコンタクト１０８とアノード電極１２２との接触をオーミック接触にすることができるため、それらの接続を低抵抗化することができる。
したがって、実施形態によれば、アノードコンタクト１０８とアノード電極１２２との接触面積を小さくすることができるため、画素サイズを縮小して解像度を上げることができる。
なお、Ｔｉ／ＴｉＮ膜の代わりに、Ｃｏ／ＴｉＮ膜が用いられてもよい。その場合でも、カソードコンタクト１０７およびアノードコンタクト１０８それぞれの表面（接触面）にコバルトシリサイド層が形成される。
これにより、カソードコンタクト１０７とカソード電極１２１との接触、および、アノードコンタクト１０８とアノード電極１２２との接触をオーミック接触にすることができる。
また、実施形態では、チタンシリサイドやコバルトシリサイドに代えて、ニッケルシリサイドなどの種々のシリサイドを用いてもよい。このような場合でも、カソードコンタクト１０７とカソード電極１２１との接触、および、アノードコンタクト１０８とアノード電極１２２との接触をオーミック接触にすることができる。
次に、図９Ｋに示すように、たとえば、リフトオフ法などを用いることで、第１トレンチＴ１内に遮光膜１１１が形成される。また、かかる遮光膜１１１の形成とともに、トレンチＴ４内にカソードコンタクト１０７と接触するカソード電極１２１が形成され、さらに、第２トレンチＴ２内にアノードコンタクト１０８と接触するアノード電極１２２が形成される。
遮光膜１１１、カソード電極１２１およびアノード電極１２２の材料には、上述したように、タングステンの他、アルミニウムや銅など、可視光や素子ごとに必要な光に対して反射または吸収する性質を持つ種々の導電材料を用いることができる。
遮光膜１１１、カソード電極１２１およびアノード電極１２２に同じ材料を用いた場合、これらを一括に形成することができる。一方、遮光膜１１１、カソード電極１２１およびアノード電極１２２に異なる材料を用いた場合、先に遮光膜１１１を形成し、その後、リフトオフ法などを用いて、カソード電極１２１およびアノード電極１２２を形成するとよい。
次に、図９Ｌに示すように、カソード電極１２１およびアノード電極１２２が形成される絶縁膜１０９上に、カソード電極１２１に接続される配線１２４と、アノード電極１２２に接続される配線１２６と、層間絶縁膜１２３とを含む配線層１２０が形成される。また、層間絶縁膜１２３の表面に露出する銅製の接続パッド１２５および１２７が形成される。
そして、半導体基板１０１を裏面から薄厚化することで、第２トレンチＴ２内の遮光膜１１１が半導体基板１０１の裏面に達するように、第２トレンチＴ２を貫通させる。半導体基板１０１の薄厚化には、たとえば、ＣＭＰ（Chemical Mechanical Polishing）などが用いられる。
次に、半導体基板１０１の裏面全体にアクセプタがイオン注入される。これにより、図９Ｍに示すように、光電変換領域１０２を囲むＰ型半導体領域１０４が完成する。
その後、半導体基板１０１の裏面に、固定電荷膜１１３、平坦化膜１１４、カラーフィルタ１１５およびオンチップレンズ１１６を順次形成することで、固体撮像装置１０における受光チップ７１が形成される。そして、形成された受光チップ７１と、別途用意した回路チップ７２とを貼り合わせることで、図７に示した断面構造を備える固体撮像装置１０が作製される。
［製造方法の別の一例］
つづいて、実施形態に係る固体撮像装置１０の製造方法の別の一例について、図１０Ａ～図１０Ｈを参照しながら説明する。図１０Ａ～図１０Ｈは、実施形態に係る固体撮像装置１０の製造方法の別の一例を示すプロセス断面図である。
つづいて、実施形態に係る固体撮像装置１０の製造方法の別の一例について、図１０Ａ～図１０Ｈを参照しながら説明する。図１０Ａ～図１０Ｈは、実施形態に係る固体撮像装置１０の製造方法の別の一例を示すプロセス断面図である。
本開示の別の例では、まず、図１０Ａに示すように、全体的に低い濃度のドナーを含む半導体基板１０１における所定の領域に、ドナーおよびアクセプタが適宜イオン注入される。これにより、Ｎ－型半導体領域１０３と、Ｐ型半導体領域１０４ｂと、Ｐ＋型半導体領域１０５と、Ｎ＋型半導体領域１０６とが形成される。
すなわち、図１０Ａの例では、上述の図９Ａの例と比較して、光電変換領域１０２を区画するＰ型半導体領域１０４の一部（Ｐ型半導体領域１０４ａ）が形成されない。
次に、図１０Ｂに示すように、半導体基板１０１の表面に、格子状の開口Ａ１を有するマスクＭ１が形成される。そして、このマスクＭ１の上から半導体基板１０１をたとえばＲＩＥなどの異方性ドライエッチングによって彫り込むことで、隣接するＳＰＡＤ画素２０の境界部分に沿った格子状の第１トレンチＴ１が形成される。
なお、第１トレンチＴ１の深さは、この第１トレンチＴ１の底面が少なくともＰ＋型半導体領域１０５の下面よりも深いレベルに位置し、かつ、Ｐ型半導体領域１０４ｂに達する深さである。
次に、図１０Ｃに示すように、マスクＭ１を除去した後、たとえば、スパッタリングやＣＶＤ法などの成膜技術を用いることで、半導体基板１０１の表面および第１トレンチＴ１の内表面を覆う絶縁膜１０９Ａが形成される。
なお、絶縁膜１０９Ａに用いられる材料は、上述の図９Ｃの例と同様である。すなわち、絶縁膜１０９Ａには、酸化シリコンや窒化シリコンや炭化シリコンや酸化アルミニウムなどの絶縁材料を用いることができる。また、絶縁膜１０９Ａは、単層構造であってもよいし、積層構造であってもよい。
次に、図１０Ｄに示すように、第１トレンチＴ１内の絶縁膜１０９Ａ表面で形成されるトレンチＴ１１の底面を基板の厚み方向に彫り込むことで、半導体基板１０１の表面側から裏面近傍にまで達する第２トレンチＴ２が形成される。
なお、かかる第２トレンチＴ２の形成には、たとえば、半導体基板１０１に対して十分に高い選択比を得られる異方性ドライエッチングを用いることができる。
これにより、第１トレンチＴ１の内側面および半導体基板１０１の上面に形成される絶縁膜１０９Ａをマスクとして用いつつ、半導体基板１０１における素子分離部１１０が形成される格子状の領域をエッチングすることができる。
次に、図１０Ｅに示すように、第１トレンチＴ１内の絶縁膜１０９Ａをたとえばウェットエッチングなどの等方性エッチングによって薄膜化することで、第１トレンチＴ１の底部にＰ型半導体領域１０４ｂを露出させる。その際、半導体基板１０１の表面上の絶縁膜１０９Ａが薄膜化されてもよい。
次に、図１０Ｆに示すように、Ｎ＋型半導体領域１０６の上方に開口Ａ２を有するマスクＭ２が絶縁膜１０９Ａ上に形成される。そして、このマスクＭ２の上から絶縁膜１０９ＡをたとえばＲＩＥなどの異方性ドライエッチングによってエッチングすることで、半導体基板１０１上面の一部を露出させる開口Ａ３が形成される。
次に、図１０Ｇに示すように、マスクＭ２を除去した後、たとえば、ＣＶＤ法などの成膜技術を用いることで、絶縁膜１０９Ａ上、開口Ａ３の内表面、第１トレンチＴ１の内表面および第２トレンチＴ２の内表面を覆う絶縁膜１０９Ｂが等方的に形成される。
なお、以降の説明では、絶縁膜１０９Ａと絶縁膜１０９Ｂとをまとめて、絶縁膜１０９と呼称する。また、開口Ａ３内の絶縁膜１０９Ｂ表面が形成するトレンチをトレンチＴ４と呼称し、トレンチＴ３内の絶縁膜１０９Ｂ表面が形成するトレンチをトレンチＴ５と呼称する。
次に、図１０Ｈに示すように、Ｎ＋型半導体領域１０６の上方に位置するトレンチＴ４を覆うマスクＭ３を形成し、このマスクＭ３および絶縁膜１０９の上からアクセプタが高濃度にイオン注入される。
その際、マスクＭ３および絶縁膜１０９をマスクとして機能させることで、絶縁膜１０９の膜厚が薄いトレンチＴ５の底部、すなわち、Ｐ型半導体領域１０４の上部外周（たとえば、図８参照）に、高濃度のアクセプタを含むアノードコンタクト１０８が形成される。
ここで、本開示の別の例では、高濃度のアクセプタをイオン注入することにより、アノードコンタクト１０８とともに、光電変換領域１０２を区画するＰ型半導体領域１０４の一部（Ｐ型半導体領域１０４ａ）を形成することができる。
具体的には、本開示の別の例では、第２トレンチＴ２に形成される絶縁膜１０９と光電変換領域１０２との界面に対して浅い角度（たとえば、１（ｄｅｇ）程度）でアクセプタをイオン注入する。
これにより、かかる界面と絶縁膜１０９とでアクセプタイオンをくり返し反射させることができるため、第２トレンチＴ２の側面に沿って第２トレンチＴ２の奥深くまでアクセプタイオンを到達させることができる。
このように、本開示の別の例では、第２トレンチＴ２の側面に沿って第２トレンチＴ２の奥深くまでアクセプタイオンを到達させることができることから、第２トレンチＴ２の側方に横方向への広がりが少ないＰ型半導体領域１０４ａを形成することができる。
したがって、本開示の別の例によれば、Ｐ型半導体領域１０４ａを形成する際に横方向に大きく広がることにより、かかるＰ型半導体領域１０４ａが光電変換領域１０２の妨げになることを抑制することができる。
また、本開示の別の例では、第２トレンチＴ２の側面に沿って第２トレンチＴ２の奥深くまでアクセプタイオンを到達させることができることから、簡便なイオン注入処理で基板の厚み方向に延びるＰ型半導体領域１０４ａを形成することができる。
したがって、本開示の別の例によれば、固体撮像装置１０の製造コストを低減することができる。
また、本開示の別の例では、絶縁膜１０９を介して半導体基板１０１に高濃度のアクセプタをイオン注入することにより、かかるイオン注入によって半導体基板１０１の表面に生じるダメージを低減することができる。
なお、本開示の別の例では、高濃度のアクセプタをイオン注入することにより、アノードコンタクト１０８とＰ型半導体領域１０４ａを同時に形成する例について示したが、アノードコンタクト１０８とは別の方法でＰ型半導体領域１０４ａを形成してもよい。
たとえば、アクセプタを含んだ固体状の不純物源を第２トレンチＴ２の内部に埋め込んだ後、所定の温度で熱処理することにより、アクセプタを光電変換領域１０２に拡散させる固相拡散法を用いてＰ型半導体領域１０４ａを形成してもよい。
ここまで説明した本開示の別の例において、図１０Ｈに示した工程以降の工程については、上述の図９Ｉ～図９Ｍに示した工程と同様であることから、以降の工程についての説明は省略する。
［変形例１］
つづいて、実施形態に係るＳＰＡＤ画素２０の各種変形例について、図１１～図３５を参照しながら説明する。図１１は、実施形態の変形例１に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。
つづいて、実施形態に係るＳＰＡＤ画素２０の各種変形例について、図１１～図３５を参照しながら説明する。図１１は、実施形態の変形例１に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。
図１１に示すように、変形例１に係るＳＰＡＤ画素２０では、上述の実施形態に示したＦＦＴＩ型の素子分離部１１０ではなく、ＲＤＴＩ型の素子分離部１１０を有する。
変形例１に係るＲＤＴＩ型の素子分離部１１０は、半導体基板１０１の裏面側（図１１では上面側）から表面に達しない程度の第２トレンチＴ２に形成される。また、変形例１に係る素子分離部１１０は、第２トレンチＴ２の内側面および底面を覆う絶縁膜１１２と、内表面が絶縁膜１１２で覆われるとともに、第２トレンチＴ２内を埋める遮光膜１１１とを備える。
また、変形例１に係るＳＰＡＤ画素２０では、半導体基板１０１の裏面側から表面に達しない程度に第２トレンチＴ２が形成されることから、アノードコンタクト１０８をアノード電極１２２の裏面全体に形成することができる。
これにより、Ｐ型半導体領域１０４とアノードコンタクト１０８との間のコンタクト抵抗をより低減することができるため、より特性の良好なＳＰＡＤ画素２０を実現することができる。
また、第２トレンチＴ２を半導体基板１０１の裏面側から形成することができるため、図７に示したＦＦＴＩ型の素子分離部１１０を形成する場合と比較して、素子分離部１１０の形成工程を容易化することができる。したがって、変形例１によれば、固体撮像装置１０の製造コストを低減することができる。
［変形例２］
図１２は、実施形態の変形例２に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図１２に示すように、変形例２に係るＳＰＡＤ画素２０では、素子分離部１１０の構成が変形例１と異なる。
図１２は、実施形態の変形例２に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図１２に示すように、変形例２に係るＳＰＡＤ画素２０では、素子分離部１１０の構成が変形例１と異なる。
変形例２に係るＲＤＴＩ型の素子分離部１１０は、半導体基板１０１の裏面側（図１２では上面側）から表面側のアノード電極１２２に達する第２トレンチＴ２に設けられる。
そして、変形例２に係る素子分離部１１０は、遮光膜１１１および絶縁膜１１２に加えて、固定電荷膜１５０を備える。かかる固定電荷膜１５０は、第２トレンチＴ２の内側面および光入射側とは反対側の底面を覆うように設けられる。
絶縁膜１１２は、内表面が固定電荷膜１５０で覆われるように設けられる。遮光膜１１１は、内表面が絶縁膜１１２で覆われるとともに、第２トレンチＴ２内を埋めるように設けられる。
固定電荷膜１５０は、第２トレンチＴ２の側部に電荷（ここでは、正孔）を固定するためのものである。固定電荷膜１５０の材料としては、固定電荷を多く有する高誘電材料を用いることが好ましい。
固定電荷膜１５０の材料としては、たとえば、酸化ハフニウムや酸化アルミニウム、酸化タンタル、酸化ジルコニウム、酸化チタン、酸化マグネシウムなどが挙げられる。あるいは、固定電荷膜１５０の材料として、窒化ハフニウム、窒化アルミニウム、酸窒化ハフニウムまたは酸窒化アルミニウムなどが用いられてもよい。
かかる固定電荷膜１５０を第２トレンチＴ２の内側面を覆うように設けることにより、光電変換領域１０２の側部における電荷が固定され、暗電流の発生が抑制される。これにより、変形例２では、かかる暗電流に起因するノイズを低減することができる。
また、変形例２では、第２トレンチＴ２の内側面において、アノードコンタクト１０８と接触するように固定電荷膜１５０が設けられるとよい。これにより、固定電荷膜１５０がフローティング状態となることを抑制することができることから、光電変換領域１０２の側部における電荷を効率よく固定することができる。
したがって、変形例２によれば、暗電流の発生をさらに抑制することができることから、かかる暗電流に起因するノイズをさらに低減することができる。
また、変形例２では、固定電荷膜１５０が、第２トレンチＴ２における光入射側とは反対側の底面に沿って設けられるとよい。これにより、固定電荷膜１５０とアノード電極１２２とのコンタクト抵抗を低減することができるため、光電変換領域１０２の側部における電荷をさらに効率よく固定することができる。
したがって、変形例２によれば、暗電流の発生をさらに抑制することができることから、かかる暗電流に起因するノイズをさらに低減することができる。
また、変形例２において、第２トレンチＴ２の形状は、光入射面側が広く開口されたテーパー形状でもよい。この場合、固定電荷膜１５０は、かかる第２トレンチＴ２の開口形状に沿って、第２トレンチＴ２内の全面に設けられてもよい。
これにより、固定電荷膜１５０とアノード電極１２２とのコンタクト抵抗を低減することができるため、光電変換領域１０２の側部における電荷をさらに効率よく固定することができる。したがって、変形例２によれば、暗電流の発生をさらに抑制することができることから、かかる暗電流に起因するノイズをさらに低減することができる。
また、変形例２に係るＳＰＡＤ画素２０では、固定電荷膜１５０が第２トレンチＴ２の内側面に設けられる一方で、第１トレンチＴ１の内側面には固定電荷膜１５０が設けられない。すなわち、変形例２では、素子分離部１１０に設けられるトレンチ（第１トレンチＴ１、第２トレンチＴ２）のうち、その一部（第２トレンチＴ２）の内側面にのみ固定電荷膜１５０が設けられる。
このように、第１トレンチＴ１の内側面に固定電荷膜１５０を形成しないことにより、かかる固定電荷膜１５０を介してアノードコンタクト１０８からカソードコンタクト１０７およびＮ＋型半導体領域１０６までの距離が近づくことを抑制することができる。
すなわち、変形例２では、画素サイズを増加させることなくトンネル効果の発生を抑制することができる。したがって、変形例２によれば、解像度の低下を抑制しつつ安定してアバランシェ増幅を発生させることができる。
また、第２トレンチＴ２を半導体基板１０１の裏面側から形成することができるため、ＦＦＴＩ型の素子分離部１１０を形成する場合と比較して、素子分離部１１０の形成工程を容易化することができる。したがって、変形例２によれば、固体撮像装置１０の製造コストを低減することができる。
［変形例３］
図１３は、実施形態の変形例３に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図１３に示すように、変形例３に係るＳＰＡＤ画素２０では、素子分離部１１０の構成が上述の変形例２と一部異なる。
図１３は、実施形態の変形例３に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図１３に示すように、変形例３に係るＳＰＡＤ画素２０では、素子分離部１１０の構成が上述の変形例２と一部異なる。
具体的には、変形例３に係る素子分離部１１０では、固定電荷膜１５０が、第２トレンチＴ２の内側面と、光入射側とは反対側の底面の一部とを覆うように設けられる。また、絶縁膜１１２は、内表面が固定電荷膜１５０で覆われるように設けられる。
そして、遮光膜１１１は、内表面が絶縁膜１１２、固定電荷膜１５０およびアノード電極１２２で覆われるとともに、第２トレンチＴ２内を埋めるように設けられる。
すなわち、変形例３では、第２トレンチＴ２の底部（光入射側とは反対側の端部）において固定電荷膜１５０および絶縁膜１１２に貫通孔が形成され、かかる貫通孔を埋めるように遮光膜１１１が設けられる。そして、遮光膜１１１は、第２トレンチＴ２の底部でアノード電極１２２と接触している。
これにより、遮光膜１１１とアノード電極１２２との間の隙間から光が隣接画素に漏れ込んで、かかる隣接画素が誤動作することを抑制することができる。したがって、変形例３によれば、隣接するＳＰＡＤ画素２０間のクロストークを低減することができる。
また、変形例３では、固定電荷膜１５０を第２トレンチＴ２の内側面を覆うように設けることにより、光電変換領域１０２の側部における電荷が固定され、暗電流の発生が抑制される。これにより、変形例３では、かかる暗電流に起因するノイズを低減することができる。
また、変形例３では、第２トレンチＴ２の内側面において、アノードコンタクト１０８と接触するように固定電荷膜１５０が設けられるとよい。これにより、固定電荷膜１５０がフローティング状態となることを抑制することができることから、光電変換領域１０２の側部における電荷を効率よく固定することができる。
したがって、変形例３によれば、暗電流の発生をさらに抑制することができることから、かかる暗電流に起因するノイズをさらに低減することができる。
また、変形例３に係るＳＰＡＤ画素２０では、固定電荷膜１５０が第２トレンチＴ２の内表面に設けられる一方で、第１トレンチＴ１の内表面には設けられない。これにより、第１トレンチＴ１内の固定電荷膜１５０を介してアノードコンタクト１０８からカソードコンタクト１０７およびＮ＋型半導体領域１０６までの距離が近づくことを抑制することができる。
すなわち、変形例３では、画素サイズを増加させることなくトンネル効果の発生を抑制することができる。したがって、変形例３によれば、解像度の低下を抑制しつつ安定してアバランシェ増幅を発生させることができる。
［変形例４］
図１４は、実施形態の変形例４に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図１４に示す変形例４は、ＦＦＴＩ型の素子分離部１１０に固定電荷膜１５０を適用した場合について示している。
図１４は、実施形態の変形例４に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図１４に示す変形例４は、ＦＦＴＩ型の素子分離部１１０に固定電荷膜１５０を適用した場合について示している。
この変形例４では、第１トレンチＴ１と第２トレンチＴ２とに同時に固定電荷膜１５０が形成されることから、第１トレンチＴ１における絶縁膜１０９の内表面にも固定電荷膜１５０が設けられる。
同様に、変形例４では、第１トレンチＴ１と第２トレンチＴ２とに同時に絶縁膜１１２が形成されることから、第１トレンチＴ１における固定電荷膜１５０の内表面にも絶縁膜１１２が設けられる。そして、絶縁膜１１２が形成された第１トレンチＴ１を埋めるように、アノード電極１２２が形成される。
かかる変形例４では、第１トレンチＴ１の内部に固定電荷膜１５０が設けられる一方で、かかる固定電荷膜１５０とカソードコンタクト１０７およびＮ＋型半導体領域１０６との間には絶縁膜１０９が設けられる。
したがって、変形例４では、第１トレンチＴ１の内部に固定電荷膜１５０が設けられていたとしても、かかる固定電荷膜１５０に起因するトンネル効果の発生を抑制することができる。
また、変形例４では、固定電荷膜１５０を第２トレンチＴ２の内側面を覆うように設けることにより、光電変換領域１０２の側部における電荷が固定され、暗電流の発生が抑制される。これにより、変形例４では、かかる暗電流に起因するノイズを低減することができる。
また、変形例４では、第２トレンチＴ２の内側面において、アノードコンタクト１０８と接触するように固定電荷膜１５０が設けられるとよい。これにより、固定電荷膜１５０がフローティング状態となることを抑制することができることから、光電変換領域１０２の側部における電荷を効率よく固定することができる。
したがって、変形例４によれば、暗電流の発生をさらに抑制することができることから、かかる暗電流に起因するノイズをさらに低減することができる。
また、変形例４では、遮光膜１１１とアノード電極１２２とが接触している。これにより、遮光膜１１１とアノード電極１２２との間の隙間から光が隣接画素に漏れ込んで、かかる隣接画素が誤動作することを抑制することができる。したがって、変形例４によれば、隣接するＳＰＡＤ画素２０間のクロストークを低減することができる。
［変形例５］
図１５は、実施形態の変形例５に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図１５に示す変形例５は、上述の変形例４と同様、ＦＦＴＩ型の素子分離部１１０に固定電荷膜１５０を適用した場合について示している。
図１５は、実施形態の変形例５に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図１５に示す変形例５は、上述の変形例４と同様、ＦＦＴＩ型の素子分離部１１０に固定電荷膜１５０を適用した場合について示している。
また、変形例５では、第２トレンチＴ２内に加えて、第１トレンチＴ１内にも固定電荷膜１５０が形成された後に、かかる第１トレンチＴ１内の固定電荷膜１５０がエッチング処理などで除去されている。
これにより、変形例５に係るＳＰＡＤ画素２０は、図７に示した実施形態に係るＳＰＡＤ画素２０の構造と比較して、第２トレンチＴ２の内側面にのみ固定電荷膜１５０が追加されたような構成となっている。
変形例５では、固定電荷膜１５０を第２トレンチＴ２の内側面を覆うように設けることにより、光電変換領域１０２の側部における電荷が固定され、暗電流の発生が抑制される。これにより、変形例５では、かかる暗電流に起因するノイズを低減することができる。
また、変形例５では、第２トレンチＴ２の内側面において、アノードコンタクト１０８と接触するように固定電荷膜１５０が設けられるとよい。これにより、固定電荷膜１５０がフローティング状態となることを抑制することができることから、光電変換領域１０２の側部における電荷を効率よく固定することができる。
したがって、変形例５によれば、暗電流の発生をさらに抑制することができることから、かかる暗電流に起因するノイズをさらに低減することができる。
また、変形例５では、遮光膜１１１とアノード電極１２２とが接触している。これにより、遮光膜１１１とアノード電極１２２との間の隙間から光が隣接画素に漏れ込んで、かかる隣接画素が誤動作することを抑制することができる。したがって、変形例５によれば、隣接するＳＰＡＤ画素２０間のクロストークを低減することができる。
また、変形例５に係るＳＰＡＤ画素２０では、固定電荷膜１５０が第２トレンチＴ２の内表面に設けられる一方で、第１トレンチＴ１の内表面には設けられない。これにより、第１トレンチＴ１内の固定電荷膜１５０を介してアノードコンタクト１０８からカソードコンタクト１０７およびＮ＋型半導体領域１０６までの距離が近づくことを抑制することができる。
すなわち、変形例５では、画素サイズを増加させることなくトンネル効果の発生を抑制することができる。したがって、変形例５によれば、解像度の低下を抑制しつつ安定してアバランシェ増幅を発生させることができる。
図１６は、図１５におけるＢ－Ｂ面の断面構造例を示す水平断面図である。図１６に示すように、変形例５に係るＳＰＡＤ画素２０では、図８に示した実施形態と同様、アノードコンタクト１０８がＰ型半導体領域１０４の外周全体にわたって接触している。さらに、変形例５に係るＳＰＡＤ画素２０では、固定電荷膜１５０もＰ型半導体領域１０４の外周全体にわたって接触している。
これにより、光電変換領域１０２に均一な電界を形成することができるとともに、光電変換領域１０２の側部全体における電荷を固定することができる。したがって、変形例５によれば、光電変換領域１０２に均一な電界を形成することができるとともに、暗電流に起因するノイズを低減することができる。
なお、上述の変形例２～４においても、変形例５と同様に、アノードコンタクト１０８をＰ型半導体領域１０４の外周全体にわたって接触させるとともに、固定電荷膜１５０をＰ型半導体領域１０４の外周全体にわたって接触させるとよい。
［変形例６］
図１７は、実施形態の変形例６に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図１７に示すように、変形例６に係るＳＰＡＤ画素２０では、図１３に示した変形例３と同様の断面構造において、アノードコンタクト１０８が第１トレンチＴ１の光入射側には設けられず、第２トレンチＴ２の光入射側にのみ設けられる。
図１７は、実施形態の変形例６に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図１７に示すように、変形例６に係るＳＰＡＤ画素２０では、図１３に示した変形例３と同様の断面構造において、アノードコンタクト１０８が第１トレンチＴ１の光入射側には設けられず、第２トレンチＴ２の光入射側にのみ設けられる。
すなわち、変形例６に係るＳＰＡＤ画素２０は、上述の変形例３と同様、ＲＤＴＩ型の素子分離部１１０を有する。そして、変形例６では、第２トレンチＴ２の光入射側に設けられるアノードコンタクト１０８が、遮光膜１１１を介してアノード電極１２２と電気的に接続される。
これにより、第１トレンチＴ１の光入射側に設けられるアノードコンタクト１０８の幅の分だけ素子分離部１１０の幅を狭くすることができる。したがって、変形例６によれば、ＳＰＡＤ画素２０の画素サイズを縮小して解像度を上げることができる。
［変形例７］
図１８は、実施形態の変形例７に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図１８に示すように、変形例７に係るＳＰＡＤ画素２０では、図７に示した実施形態と同様の断面構造において、第２トレンチＴ２内の絶縁膜１１２が省略されている。
図１８は、実施形態の変形例７に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図１８に示すように、変形例７に係るＳＰＡＤ画素２０では、図７に示した実施形態と同様の断面構造において、第２トレンチＴ２内の絶縁膜１１２が省略されている。
このように、素子分離部１１０において絶縁膜１１２を省略することで、アノードコンタクト１０８に加えて、第２トレンチＴ２内においてもアノード電極１２２とＰ型半導体領域１０４とを接触させることができる。したがって、変形例７によれば、低抵抗のコンタクトを実現することができる。
［変形例８］
図１９は、実施形態の変形例８に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図１９に示すように、変形例８に係るＳＰＡＤ画素２０では、図１６に示した変形例５と同様の断面構造において、第２トレンチＴ２内の絶縁膜１１２が省略されている。
図１９は、実施形態の変形例８に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図１９に示すように、変形例８に係るＳＰＡＤ画素２０では、図１６に示した変形例５と同様の断面構造において、第２トレンチＴ２内の絶縁膜１１２が省略されている。
このように、素子分離部１１０において絶縁膜１１２を省略することで、アノードコンタクト１０８に加えて、第２トレンチＴ２内においてもアノード電極１２２と固定電荷膜１５０とを接触させることができる。
これにより、固定電荷膜１５０がフローティング状態となることをさらに抑制することができることから、光電変換領域１０２の側部における電荷を効率よく固定することができる。したがって、変形例８によれば、暗電流の発生をさらに抑制することができることから、かかる暗電流に起因するノイズをさらに低減することができる。
［変形例９］
図２０は、実施形態の変形例９に係るＳＰＡＤ画素２０の光入射面と並行な面の断面構造例を示す水平断面図である。なお、図２０は、実施形態の図８に対応する図面である。
図２０は、実施形態の変形例９に係るＳＰＡＤ画素２０の光入射面と並行な面の断面構造例を示す水平断面図である。なお、図２０は、実施形態の図８に対応する図面である。
図２０に示すように、変形例９に係るＳＰＡＤ画素２０は、実施形態と同様の構造において、アノードコンタクト１０８の形成領域が、Ｐ型半導体領域１０４の外周の一部でＰ型半導体領域１０４と接触するように制限されている。具体的には、変形例９では、アノードコンタクト１０８の形成領域が、素子分離部１１０によって区切られた矩形領域の四隅に制限されている。
このように、アノードコンタクト１０８の形成領域を制限することで、アノードコンタクト１０８とアノード電極１２２との接触部分を制御することができる。したがって、変形例９によれば、光電変換領域１０２に形成される電界の分布を制御することができる。
［変形例１０］
図２１は、実施形態の変形例１０に係るＳＰＡＤ画素２０の光入射面と並行な面の断面構造例を示す水平断面図である。なお、図２１は、変形例５の図１６に対応する図面である。
図２１は、実施形態の変形例１０に係るＳＰＡＤ画素２０の光入射面と並行な面の断面構造例を示す水平断面図である。なお、図２１は、変形例５の図１６に対応する図面である。
図２１に示すように、変形例１０に係るＳＰＡＤ画素２０は、変形例５と同様の構造において、アノードコンタクト１０８の形成領域が、Ｐ型半導体領域１０４の外周の一部でＰ型半導体領域１０４と接触するように制限されている。具体的には、変形例１０では、アノードコンタクト１０８の形成領域が、素子分離部１１０によって区切られた矩形領域の四隅に制限されている。
このように、アノードコンタクト１０８の形成領域を制限することで、アノードコンタクト１０８とアノード電極１２２との接触部分を制御することができる。したがって、変形例１０によれば、光電変換領域１０２に形成される電界の分布を制御することができる。
また、変形例１０では、固定電荷膜１５０をＰ型半導体領域１０４の外周全体にわたって接触させることにより、光電変換領域１０２の外周全体における電荷が固定され、暗電流の発生が抑制される。これにより、変形例１０では、かかる暗電流に起因するノイズを低減することができる。
［変形例１１］
図２２は、実施形態の変形例１１に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２２に示すように、変形例１１に係るＳＰＡＤ画素２０では、図７に示した実施形態と同様の断面構造において、Ｐ＋型半導体領域１０５およびＮ＋型半導体領域１０６が、第１トレンチＴ１内に形成された絶縁膜１０９に接するまで広がっている。
図２２は、実施形態の変形例１１に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２２に示すように、変形例１１に係るＳＰＡＤ画素２０では、図７に示した実施形態と同様の断面構造において、Ｐ＋型半導体領域１０５およびＮ＋型半導体領域１０６が、第１トレンチＴ１内に形成された絶縁膜１０９に接するまで広がっている。
このように、Ｐ＋型半導体領域１０５およびＮ＋型半導体領域１０６を第１トレンチＴ１で挟まれた領域全体に拡大することで、アバランシェ増幅を発生させる領域を広げることができるため、量子効率を向上することができる。
また、変形例１１では、Ｐ＋型半導体領域１０５を第１トレンチＴ１で挟まれた領域全体に拡大することで、アノードコンタクト１０８近傍で発生した電荷が直接、Ｎ＋型半導体領域１０６またはカソードコンタクト１０７へ流れ込むことを抑制することができる。
したがって、変形例１１によれば、アバランシェ増幅に寄与しない電荷を低減して量子効率を向上することもできる。
［変形例１２］
図２３は、実施形態の変形例１２に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２３に示すように、変形例１２に係るＳＰＡＤ画素２０では、図１５に示した変形例５と同様の断面構造において、Ｐ＋型半導体領域１０５およびＮ＋型半導体領域１０６が、第１トレンチＴ１内に形成された絶縁膜１０９に接するまで広がっている。
図２３は、実施形態の変形例１２に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２３に示すように、変形例１２に係るＳＰＡＤ画素２０では、図１５に示した変形例５と同様の断面構造において、Ｐ＋型半導体領域１０５およびＮ＋型半導体領域１０６が、第１トレンチＴ１内に形成された絶縁膜１０９に接するまで広がっている。
このように、Ｐ＋型半導体領域１０５およびＮ＋型半導体領域１０６を第１トレンチＴ１で挟まれた領域全体に拡大することで、アバランシェ増幅を発生させる領域を広げることができるため、量子効率を向上することができる。
また、変形例１２では、Ｐ＋型半導体領域１０５を第１トレンチＴ１で挟まれた領域全体に拡大することで、アノードコンタクト１０８近傍で発生した電荷が直接、Ｎ＋型半導体領域１０６またはカソードコンタクト１０７へ流れ込むことを抑制することができる。
したがって、変形例１２によれば、アバランシェ増幅に寄与しない電荷を低減して量子効率を向上することもできる。
また、変形例１２では、固定電荷膜１５０を第２トレンチＴ２の内側面を覆うように設けることにより、光電変換領域１０２の側部における電荷が固定され、暗電流の発生が抑制される。これにより、変形例１２では、かかる暗電流に起因するノイズを低減することができる。
［変形例１３］
図２４は、実施形態の変形例１３に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２４に示すように、変形例１３に係るＳＰＡＤ画素２０では、図７に示した実施形態と同様の断面構造において、第１トレンチＴ１が拡径されることで、第１トレンチＴ１内の絶縁膜１０９が少なくともＰ＋型半導体領域１０５と接する程度に広がっている。
図２４は、実施形態の変形例１３に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２４に示すように、変形例１３に係るＳＰＡＤ画素２０では、図７に示した実施形態と同様の断面構造において、第１トレンチＴ１が拡径されることで、第１トレンチＴ１内の絶縁膜１０９が少なくともＰ＋型半導体領域１０５と接する程度に広がっている。
このように、第１トレンチＴ１を拡径して絶縁膜１０９をＰ＋型半導体領域１０５と接触させることで、アノードコンタクト１０８近傍で発生した電荷が直接、Ｎ＋型半導体領域１０６またはカソードコンタクト１０７へ流れ込むことを抑制することができる。
したがって、変形例１３によれば、アバランシェ増幅に寄与しない電荷を低減して量子効率を向上することができる。
［変形例１４］
図２５は、実施形態の変形例１４に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２５に示すように、変形例１４に係るＳＰＡＤ画素２０では、図１５に示した変形例５と同様の断面構造において、第１トレンチＴ１が拡径されることで、第１トレンチＴ１内の絶縁膜１０９が少なくともＰ＋型半導体領域１０５と接する程度に広がっている。
図２５は、実施形態の変形例１４に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２５に示すように、変形例１４に係るＳＰＡＤ画素２０では、図１５に示した変形例５と同様の断面構造において、第１トレンチＴ１が拡径されることで、第１トレンチＴ１内の絶縁膜１０９が少なくともＰ＋型半導体領域１０５と接する程度に広がっている。
このように、第１トレンチＴ１を拡径して絶縁膜１０９をＰ＋型半導体領域１０５と接触させることで、アノードコンタクト１０８近傍で発生した電荷が直接、Ｎ＋型半導体領域１０６またはカソードコンタクト１０７へ流れ込むことを抑制することができる。
したがって、変形例１４によれば、アバランシェ増幅に寄与しない電荷を低減して量子効率を向上することができる。
また、変形例１４では、固定電荷膜１５０を第２トレンチＴ２の内側面を覆うように設けることにより、光電変換領域１０２の側部における電荷が固定され、暗電流の発生が抑制される。これにより、変形例１４では、かかる暗電流に起因するノイズを低減することができる。
［変形例１５］
図２６は、実施形態の変形例１５に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２６に示すように、変形例１５に係るＳＰＡＤ画素２０では、図７に示した実施形態と同様の断面構造において、ＦＦＴＩ型の素子分離部１１０がＤＴＩ型の素子分離部１１０に置き換えられた構造を備える。
図２６は、実施形態の変形例１５に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２６に示すように、変形例１５に係るＳＰＡＤ画素２０では、図７に示した実施形態と同様の断面構造において、ＦＦＴＩ型の素子分離部１１０がＤＴＩ型の素子分離部１１０に置き換えられた構造を備える。
変形例１５に係るＤＴＩ型の素子分離部１１０は、半導体基板１０１の表面側（図２６では下面側）から裏面に達しない程度に形成された第２トレンチＴ２内に、遮光膜１１１と絶縁膜１１２とを備える。
絶縁膜１１２は、第２トレンチＴ２の内側面および底面を覆うように設けられる。遮光膜１１１は、内表面が絶縁膜１１２で覆われるとともに、第２トレンチ内を埋めるように設けられる。
変形例１５に係るＤＴＩ型の素子分離部１１０は、たとえば、第２トレンチＴ２を浅く形成したり、厚い半導体基板１０１を使用したりすることで実現することができる。これにより、半導体基板１０１を裏面側から薄厚化する工程を容易化することができる。
したがって、変形例１５によれば、固体撮像装置１０の製造コストを低減することができる。
また、変形例１５では、半導体基板１０１の表面側から形成されたＤＴＩ型の素子分離部１１０を用いることで、半導体基板１０１の裏面側において、Ｐ型半導体領域１０４がＳＰＡＤ画素２０ごとに分離されない構造となる。
これにより、Ｐ型半導体領域１０４とアノードコンタクト１０８との間のコンタクト抵抗のばらつきによるＳＰＡＤ画素２０ごとの電界のかかり方のばらつきが抑制されることから、ＳＰＡＤ画素２０ごとの電界が平準化される。したがって、変形例１５によれば、固体撮像装置１０の歩留りを向上させることができる。
［変形例１６］
図２７は、実施形態の変形例１６に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２７に示すように、変形例１６に係るＳＰＡＤ画素２０では、図１５に示した変形例５と同様の断面構造において、ＦＦＴＩ型の素子分離部１１０がＤＴＩ型の素子分離部１１０に置き換えられた構造を備える。
図２７は、実施形態の変形例１６に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２７に示すように、変形例１６に係るＳＰＡＤ画素２０では、図１５に示した変形例５と同様の断面構造において、ＦＦＴＩ型の素子分離部１１０がＤＴＩ型の素子分離部１１０に置き換えられた構造を備える。
変形例１６に係るＤＴＩ型の素子分離部１１０は、半導体基板１０１の表面側（図２７では下面側）から裏面に達しない程度に形成された第２トレンチＴ２内に、遮光膜１１１と絶縁膜１１２とを備える。
絶縁膜１１２は、第２トレンチＴ２の内側面および底面を覆うように設けられる。遮光膜１１１は、内表面が絶縁膜１１２で覆われるとともに、第２トレンチＴ２内を埋めるように設けられる。
変形例１６に係るＤＴＩ型の素子分離部１１０は、たとえば、第２トレンチＴ２を浅く形成したり、厚い半導体基板１０１を使用したりすることで実現することができる。これにより、半導体基板１０１を裏面側から薄厚化する工程を容易化することができる。
したがって、変形例１６によれば、固体撮像装置１０の製造コストを低減することができる。
また、変形例１６では、半導体基板１０１の表面側から形成されたＤＴＩ型の素子分離部１１０を用いることで、半導体基板１０１の裏面側において、Ｐ型半導体領域１０４がＳＰＡＤ画素２０ごとに分離されない構造となる。
これにより、Ｐ型半導体領域１０４とアノードコンタクト１０８との間のコンタクト抵抗のばらつきによるＳＰＡＤ画素２０ごとの電界のかかり方のばらつきが抑制されることから、ＳＰＡＤ画素２０ごとの電界が平準化される。したがって、変形例１６によれば、固体撮像装置１０の歩留りを向上することができる。
また、変形例１６では、固定電荷膜１５０を第２トレンチＴ２の内側面を覆うように設けることにより、光電変換領域１０２の側部における電荷が固定され、暗電流の発生が抑制される。これにより、変形例１６では、かかる暗電流に起因するノイズを低減することができる。
［変形例１７］
図２８は、実施形態の変形例１７に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２８に示すように、変形例１７に係るＳＰＡＤ画素２０では、図７に示した実施形態と同様の断面構造において、第２トレンチＴ２の底部にもアノードコンタクト１０８が設けられた構造を備える。
図２８は、実施形態の変形例１７に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２８に示すように、変形例１７に係るＳＰＡＤ画素２０では、図７に示した実施形態と同様の断面構造において、第２トレンチＴ２の底部にもアノードコンタクト１０８が設けられた構造を備える。
このような構造によれば、アノード電極１２２と電気的に連続する遮光膜１１１が、第２トレンチＴ２底部のアノードコンタクト１０８を介して、半導体基板１０１の裏面側で、Ｐ型半導体領域１０４と電気的に接続される。
これにより、Ｐ型半導体領域１０４とアノードコンタクト１０８との間のコンタクト抵抗をより低減できるとともに、コンタクト抵抗のばらつきを抑制することもできるため、ＳＰＡＤ画素２０ごとの電界のかかり方のばらつきをさらに抑制することができる。
したがって、変形例１７によれば、ＳＰＡＤ画素２０ごとの電界がさらに平準化されるため、固体撮像装置１０の歩留りをさらに向上させることができる。
［変形例１８］
図２９は、実施形態の変形例１８に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２９に示すように、変形例１８に係るＳＰＡＤ画素２０では、図１５に示した変形例５と同様の断面構造において、第２トレンチＴ２の底部にもアノードコンタクト１０８が設けられた構造を備える。
図２９は、実施形態の変形例１８に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図２９に示すように、変形例１８に係るＳＰＡＤ画素２０では、図１５に示した変形例５と同様の断面構造において、第２トレンチＴ２の底部にもアノードコンタクト１０８が設けられた構造を備える。
このような構造によれば、アノード電極１２２と電気的に連続する遮光膜１１１が、第２トレンチＴ２底部のアノードコンタクト１０８を介して、半導体基板１０１の裏面側で、Ｐ型半導体領域１０４と電気的に接続される。
これにより、Ｐ型半導体領域１０４とアノードコンタクト１０８との間のコンタクト抵抗をより低減できるとともに、コンタクト抵抗のばらつきを抑制することもできるため、ＳＰＡＤ画素２０ごとの電界のかかり方のばらつきをさらに抑制することができる。
したがって、変形例１８によれば、ＳＰＡＤ画素２０ごとの電界がさらに平準化されるため、固体撮像装置１０の歩留りをさらに向上させることができる。
また、変形例１８では、固定電荷膜１５０を第２トレンチＴ２の内側面を覆うように設けることにより、光電変換領域１０２の側部における電荷が固定され、暗電流の発生が抑制される。これにより、変形例１８では、かかる暗電流に起因するノイズを低減することができる。
［変形例１９］
図３０は、実施形態の変形例１９に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図３０に示すように、変形例１９に係るＳＰＡＤ画素２０では、図７に示した実施形態と同様の断面構造において、素子分離部１１０がカラーフィルタ１１５上まで貫通する構造を備える。
図３０は、実施形態の変形例１９に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図３０に示すように、変形例１９に係るＳＰＡＤ画素２０では、図７に示した実施形態と同様の断面構造において、素子分離部１１０がカラーフィルタ１１５上まで貫通する構造を備える。
そして、変形例１９では、素子分離部１１０がカラーフィルタ１１５を貫通してその上部に突出している構造とすることで、隣接するＳＰＡＤ画素２０間のクロストークを低減することができる。
［変形例２０］
図３１は、実施形態の変形例２０に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図３１に示すように、変形例２０に係るＳＰＡＤ画素２０では、図１５に示した変形例５と同様の断面構造において、素子分離部１１０がカラーフィルタ１１５上まで貫通する構造を備える。
図３１は、実施形態の変形例２０に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図３１に示すように、変形例２０に係るＳＰＡＤ画素２０では、図１５に示した変形例５と同様の断面構造において、素子分離部１１０がカラーフィルタ１１５上まで貫通する構造を備える。
そして、変形例２０では、素子分離部１１０がカラーフィルタ１１５を貫通してその上部に突出している構造とすることで、隣接するＳＰＡＤ画素２０間のクロストークを低減することができる。
また、変形例２０では、固定電荷膜１５０を第２トレンチＴ２の内側面を覆うように設けることにより、光電変換領域１０２の側部における電荷が固定され、暗電流の発生が抑制される。これにより、変形例２０では、かかる暗電流に起因するノイズを低減することができる。
［変形例２１］
図３２は、実施形態の変形例２１に係る固体撮像装置２１１の構成例を示すブロック図である。図３２に示すように、変形例２１に係る固体撮像装置２１１は、画素アレイ部２１２およびバイアス電圧印加部２１３を備えて構成される。
図３２は、実施形態の変形例２１に係る固体撮像装置２１１の構成例を示すブロック図である。図３２に示すように、変形例２１に係る固体撮像装置２１１は、画素アレイ部２１２およびバイアス電圧印加部２１３を備えて構成される。
画素アレイ部２１２は、光学系３０２（図３３参照）により集光される光を受光する受光面であり、複数のＳＰＡＤ画素２０が行列状に配置されている。図３２の右側に示すように、ＳＰＡＤ画素２０は、フォトダイオード２１、ｐ型ＭＯＳＦＥＴ２３２、およびＣＭＯＳインバータ２３３を備えて構成される。
フォトダイオード２１は、カソードに大きな負電圧ＶＢＤを印加することによってアバランシェ増倍領域を形成し、１フォトンの入射で発生する電子をアバランシェ増倍させることができる。
ｐ型ＭＯＳＦＥＴ２３２は、フォトダイオード２１でアバランシェ増倍された電子による電圧が負電圧ＶＢＤに達すると、フォトダイオード２１で増倍された電子を放出して、初期電圧に戻すクエンチングを行う。
ＣＭＯＳインバータ２３３は、フォトダイオード２１で増倍された電子により発生する電圧を整形することで、１フォトンの到来時刻を始点としてパルス波形が発生する受光信号（APD OUT）を出力する。
バイアス電圧印加部２１３は、画素アレイ部２１２に配置される複数のＳＰＡＤ画素２０それぞれに対してバイアス電圧を印加する。
このように構成されている固体撮像装置２１１からは、ＳＰＡＤ画素２０ごとに受光信号が出力され、図示しない後段の演算処理部に供給される。たとえば、演算処理部は、それぞれの受光信号において１フォトンの到来時刻を示すパルスが発生したタイミングに基づいて、被写体までの距離を求める演算処理を行って、ＳＰＡＤ画素２０ごとに距離を求める。そして、それらの距離に基づいて、複数のＳＰＡＤ画素２０により検出された被写体までの距離を平面的に並べた距離画像が生成される。
図３３は、実施形態の変形例２１に係る固体撮像装置２１１を利用した電子機器である距離画像センサ３０１の構成例を示すブロック図である。
図３３に示すように、距離画像センサ３０１は、光学系３０２、固体撮像装置３０３、画像処理回路３０４、モニタ３０５、およびメモリ３０６を備えて構成される。
そして、距離画像センサ３０１は、光源装置３１１から被写体に向かって投光され、被写体の表面で反射された光（変調光やパルス光）を受光することにより、被写体までの距離に応じた距離画像を取得することができる。
光学系３０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を固体撮像装置３０３に導き、固体撮像装置３０３の受光面（センサ部）に結像させる。
固体撮像装置３０３としては、図３２に示した固体撮像装置２１１が適用され、固体撮像装置３０３から出力される受光信号（APD OUT）から求められる距離を示す距離信号が画像処理回路３０４に供給される。
画像処理回路３０４は、固体撮像装置３０３から供給された距離信号に基づいて距離画像を構築する画像処理を行う。かかる画像処理により得られた距離画像（画像データ）は、モニタ３０５に供給されて表示されたり、メモリ３０６に供給されて記憶（記録）されたりする。
図３４は、実施形態の変形例２１に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図３４に示すように、変形例２１に係るＳＰＡＤ画素２０では、図７に示した実施形態と同様の断面構造において、カラーフィルタ１１５が省略された構造を備える。
すなわち、変形例２１に係るＳＰＡＤ画素２０は、測距装置としての電子機器である距離画像センサ３０１に用いられるＳＰＡＤ画素である。そして、この変形例２１に係るＳＰＡＤ画素２０でも、実施形態と同様に、アノードコンタクト１０８の位置とカソードコンタクト１０７およびＮ＋型半導体領域１０６の位置とが高さ方向にずらされている。
これにより、変形例２１では、実施形態と同様に、ＳＰＡＤ画素２０の横方向のサイズを大きくすることなく、アノードコンタクト１０８からカソードコンタクト１０７および／またはＮ＋型半導体領域１０６までの距離を長くすることができる。
したがって、変形例２１によれば、画素サイズを増加させることなくトンネル効果の発生を抑制することができるため、解像度の低下を抑制しつつ安定してアバランシェ増幅を発生させることができる。
［変形例２２］
図３５は、実施形態の変形例２２に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図３５に示すように、変形例２２に係るＳＰＡＤ画素２０では、図１５に示した変形例５と同様の断面構造において、カラーフィルタ１１５が省略された構造を備える。
図３５は、実施形態の変形例２２に係るＳＰＡＤ画素２０の光入射面と垂直な面の断面構造例を示す垂直断面図である。図３５に示すように、変形例２２に係るＳＰＡＤ画素２０では、図１５に示した変形例５と同様の断面構造において、カラーフィルタ１１５が省略された構造を備える。
すなわち、変形例２２に係るＳＰＡＤ画素２０は、測距装置としての電子機器である距離画像センサ３０１に用いられるＳＰＡＤ画素である。そして、この変形例２２に係るＳＰＡＤ画素２０でも、変形例５と同様に、アノードコンタクト１０８の位置とカソードコンタクト１０７およびＮ＋型半導体領域１０６の位置とが高さ方向にずらされている。
これにより、変形例２２では、変形例５と同様に、ＳＰＡＤ画素２０の横方向のサイズを大きくすることなく、アノードコンタクト１０８からカソードコンタクト１０７および／またはＮ＋型半導体領域１０６までの距離を長くすることができる。
したがって、変形例２２によれば、画素サイズを増加させることなくトンネル効果の発生を抑制することができるため、解像度の低下を抑制しつつ安定してアバランシェ増幅を発生させることができる。
また、変形例２２では、固定電荷膜１５０を第２トレンチＴ２の内側面を覆うように設けることにより、光電変換領域１０２の側部における電荷が固定され、暗電流の発生が抑制される。これにより、変形例２２では、かかる暗電流に起因するノイズを低減することができる。
＜効果＞
実施形態に係る固体撮像装置１０は、第１半導体基板（半導体基板１０１）と、複数の光電変換素子（ＳＰＡＤ画素２０）とを備える。第１半導体基板（半導体基板１０１）は、第１面に設けられる格子状の第１トレンチＴ１と、第１トレンチＴ１の底部に沿って設けられる第２トレンチＴ２とを備える。複数の光電変換素子（ＳＰＡＤ画素２０）は、第１半導体基板（半導体基板１０１）に設けられる。光電変換素子（ＳＰＡＤ画素２０）それぞれは、光電変換領域１０２と、第１半導体領域（Ｐ型半導体領域１０４）と、第１コンタクト（アノードコンタクト１０８）と、第１電極（アノード電極１２２）と、第２半導体領域（Ｐ＋型半導体領域１０５）と、第３半導体領域（Ｎ＋型半導体領域１０６）と、第２コンタクト（カソードコンタクト１０７）と、第２電極（カソード電極１２１）と、固定電荷膜１５０とを備える。光電変換領域１０２は、第１半導体基板（半導体基板１０１）において第１トレンチＴ１および第２トレンチＴ２で区画される素子領域内に設けられ、入射光を光電変換して電荷を発生させる。第１半導体領域（Ｐ型半導体領域１０４）は、素子領域内において光電変換領域１０２を囲む。第１コンタクト（アノードコンタクト１０８）は、第１トレンチＴ１の底部で第１半導体領域（Ｐ型半導体領域１０４）と接触する。第１電極（アノード電極１２２）は、第１トレンチＴ１内で第１コンタクト（アノードコンタクト１０８）と接触する。第２半導体領域（Ｐ＋型半導体領域１０５）は、素子領域内であって第１半導体領域（Ｐ型半導体領域１０４）と接する領域に設けられ、第１半導体領域（Ｐ型半導体領域１０４）と同じ第１導電型を備える。第３半導体領域（Ｎ＋型半導体領域１０６）は、素子領域内における第２半導体領域（Ｐ＋型半導体領域１０５）と接する領域であって第２半導体領域（Ｐ＋型半導体領域１０５）と第１面との間に設けられ、第１導電型と反対の第２導電型を備える。第２コンタクト（カソードコンタクト１０７）は、第３半導体領域（Ｎ＋型半導体領域１０６）と接するように第１面に設けられる。第２電極（カソード電極１２１）は、第２コンタクト（カソードコンタクト１０７）と接する。固定電荷膜１５０は、第２トレンチＴ２の内側面に沿って設けられる。そして、第１コンタクト（アノードコンタクト１０８）の第１面からの高さは、第３半導体領域（Ｎ＋型半導体領域１０６）の第１面からの高さと異なる。
実施形態に係る固体撮像装置１０は、第１半導体基板（半導体基板１０１）と、複数の光電変換素子（ＳＰＡＤ画素２０）とを備える。第１半導体基板（半導体基板１０１）は、第１面に設けられる格子状の第１トレンチＴ１と、第１トレンチＴ１の底部に沿って設けられる第２トレンチＴ２とを備える。複数の光電変換素子（ＳＰＡＤ画素２０）は、第１半導体基板（半導体基板１０１）に設けられる。光電変換素子（ＳＰＡＤ画素２０）それぞれは、光電変換領域１０２と、第１半導体領域（Ｐ型半導体領域１０４）と、第１コンタクト（アノードコンタクト１０８）と、第１電極（アノード電極１２２）と、第２半導体領域（Ｐ＋型半導体領域１０５）と、第３半導体領域（Ｎ＋型半導体領域１０６）と、第２コンタクト（カソードコンタクト１０７）と、第２電極（カソード電極１２１）と、固定電荷膜１５０とを備える。光電変換領域１０２は、第１半導体基板（半導体基板１０１）において第１トレンチＴ１および第２トレンチＴ２で区画される素子領域内に設けられ、入射光を光電変換して電荷を発生させる。第１半導体領域（Ｐ型半導体領域１０４）は、素子領域内において光電変換領域１０２を囲む。第１コンタクト（アノードコンタクト１０８）は、第１トレンチＴ１の底部で第１半導体領域（Ｐ型半導体領域１０４）と接触する。第１電極（アノード電極１２２）は、第１トレンチＴ１内で第１コンタクト（アノードコンタクト１０８）と接触する。第２半導体領域（Ｐ＋型半導体領域１０５）は、素子領域内であって第１半導体領域（Ｐ型半導体領域１０４）と接する領域に設けられ、第１半導体領域（Ｐ型半導体領域１０４）と同じ第１導電型を備える。第３半導体領域（Ｎ＋型半導体領域１０６）は、素子領域内における第２半導体領域（Ｐ＋型半導体領域１０５）と接する領域であって第２半導体領域（Ｐ＋型半導体領域１０５）と第１面との間に設けられ、第１導電型と反対の第２導電型を備える。第２コンタクト（カソードコンタクト１０７）は、第３半導体領域（Ｎ＋型半導体領域１０６）と接するように第１面に設けられる。第２電極（カソード電極１２１）は、第２コンタクト（カソードコンタクト１０７）と接する。固定電荷膜１５０は、第２トレンチＴ２の内側面に沿って設けられる。そして、第１コンタクト（アノードコンタクト１０８）の第１面からの高さは、第３半導体領域（Ｎ＋型半導体領域１０６）の第１面からの高さと異なる。
これにより、解像度の低下を抑制しつつ安定してアバランシェ増幅を発生させることができる。
また、実施形態に係る固体撮像装置１０において、第１コンタクト（アノードコンタクト１０８）は、固定電荷膜１５０および第１半導体領域（Ｐ型半導体領域１０４）の少なくとも一方と接触する。
これにより、暗電流に起因するノイズをさらに低減することができる。
また、実施形態に係る固体撮像装置１０において、固定電荷膜１５０は、第２トレンチＴ２における光入射側とは反対側の底面に沿って設けられる。
これにより、暗電流に起因するノイズをさらに低減することができる。
また、実施形態に係る固体撮像装置１０において、第２トレンチＴ２の形状は、光入射面側が広く開口されたテーパー形状であり、固定電荷膜１５０は、第２トレンチＴ２の開口形状に沿って、第２トレンチＴ２内の全面に設けられる。
これにより、暗電流に起因するノイズをさらに低減することができる。
また、実施形態に係る固体撮像装置１０において、固定電荷膜１５０は、第１トレンチＴ１内には設けられない。
これにより、解像度の低下を抑制しつつ安定してアバランシェ増幅を発生させることができる。
また、実施形態に係る固体撮像装置１０において、固定電荷膜１５０は、第１トレンチＴ１内にも設けられる。
これにより、第１トレンチＴ１の内部に形成された固定電荷膜１５０を除去する工程を削減することができる。
また、実施形態に係る固体撮像装置１０において、第１コンタクト（アノードコンタクト１０８）の第１面からの高さは、第３半導体領域（Ｎ＋型半導体領域１０６）の第１面からの高さよりも高い。
これにより、解像度の低下を抑制しつつ安定してアバランシェ増幅を発生させることができる。
また、実施形態に係る固体撮像装置１０において、第１コンタクト（アノードコンタクト１０８）と第１電極（アノード電極１２２）とは、オーミック接触を形成する。
これにより、ＳＰＡＤ画素２０の画素サイズを縮小して解像度を上げることができる。
また、実施形態に係る固体撮像装置１０は、第１コンタクト（アノードコンタクト１０８）と第１電極（アノード電極１２２）との接触部分に設けられるシリサイド層をさらに備える。
これにより、ＳＰＡＤ画素２０の画素サイズを縮小して解像度を上げることができる。
また、実施形態に係る固体撮像装置１０において、第１コンタクト（アノードコンタクト１０８）は、第１半導体領域（Ｐ型半導体領域１０４）の外周を囲むように第１半導体領域（Ｐ型半導体領域１０４）と接触する。
これにより、光電変換領域１０２に均一な電界を形成することができる。
また、実施形態に係る固体撮像装置１０において、第１コンタクト（アノードコンタクト１０８）は、第１半導体領域（Ｐ型半導体領域１０４）の外周の一部で第１半導体領域（Ｐ型半導体領域１０４）と接触する。
これにより、光電変換領域１０２に形成される電界の分布を制御することができる。
また、実施形態に係る固体撮像装置１０は、第２トレンチＴ２の内部に設けられる遮光膜１１１をさらに備える。
これにより、隣接するＳＰＡＤ画素２０間のクロストークを低減することができる。
また、実施形態に係る固体撮像装置１０において、遮光膜１１１は、第１電極（アノード電極１２２）と同じ材料である。
これにより、遮光膜１１１とアノード電極１２２とを一括に形成することができる。
また、実施形態に係る固体撮像装置１０において、遮光膜１１１は、第１半導体領域（Ｐ型半導体領域１０４）と接触する。
これにより、低抵抗のコンタクトを実現することができる。
また、実施形態に係る固体撮像装置１０において、第２トレンチＴ２は、第１トレンチＴ１の底面から第１半導体基板（半導体基板１０１）における第１面とは反対側の第２面まで達する。そして、遮光膜１１１は、第１トレンチＴ１の底面から第１半導体基板（半導体基板１０１）の第２面まで達する。
これにより、隣接するＳＰＡＤ画素２０間のクロストークを低減することができる。
また、実施形態に係る固体撮像装置１０は、光電変換素子（ＳＰＡＤ画素２０）それぞれの第２電極（カソード電極１２１）に接続され、光電変換素子（ＳＰＡＤ画素２０）それぞれで発生した電荷を読み出す読出し回路２２を有する第２半導体基板（半導体基板１４１）をさらに備える。そして、第１半導体基板（半導体基板１０１）と第２半導体基板（半導体基板１４１）とは、貼り合わされている。
これにより、固体撮像装置１０を小型化することができる。
また、実施形態に係る固体撮像装置１０の製造方法は、第１半導体基板（半導体基板１０１）の第１面に格子状の第１トレンチＴ１を形成する工程と、第１トレンチＴ１の内壁に絶縁膜１０９Ａを形成する工程と、第１トレンチＴ１内の絶縁膜１０９Ａをマスクとして用いながら、第１トレンチＴ１の底部に沿って第２トレンチＴ２を形成する工程と、第１トレンチＴ１の底部に形成される少なくとも一部の絶縁膜１０９Ａを除去する工程と、第１トレンチＴ１の内壁および第２トレンチＴ２の内壁に絶縁膜１０９Ｂを形成する工程と、第１トレンチＴ１の底部に向けて第１導電型の不純物をイオン注入することにより、第１トレンチＴ１の底部に第１コンタクト（アノードコンタクト１０８）を形成するとともに、第１半導体基板（半導体基板１０１）における第２トレンチＴ２に沿った領域に第１半導体領域（Ｐ型半導体領域１０４ａ）を形成する工程と、を含む。
これにより、第２トレンチＴ２の側方に横方向への広がりが少ないＰ型半導体領域１０４ａを形成することができる。
［内視鏡手術システムへの応用例］
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図３６は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図３６では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ:Camera Control Unit）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図３７は、図３６に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。具体的には、図２の固体撮像装置１０および図３２の固体撮像装置１０１１は、撮像部１１４０２に適用することができる。撮像部１１４０２に本開示に係る技術を適用することにより、かかる撮像部１１４０２から高品質な術部画像を得ることができるため、術者が術部を確実に確認することが可能になる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
［移動体への応用例］
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図３８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図３９は、撮像部１２０３１の設置位置の例を示す図である。
図３９では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図３９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図２の固体撮像装置１０および図３２の固体撮像装置１０１１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、かかる撮像部１２０３１から高品質な画像を取得することができる。
以上、本開示の実施形態について説明したが、本開示の技術的範囲は、上述の実施形態そのままに限られるものではなく、本開示の要旨を逸脱しない範囲において種々の変更ができる。また、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。
また、本明細書に記載された効果はあくまで例示であって限られるものでは無く、また他の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）
第１面に設けられる格子状の第１トレンチと、前記第１トレンチの底部に沿って設けられる第２トレンチとを備える第１半導体基板と、
前記第１半導体基板に設けられる複数の光電変換素子と、
を備え、
前記光電変換素子それぞれは、
前記第１半導体基板において前記第１トレンチおよび前記第２トレンチで区画される素子領域内に設けられ、入射光を光電変換して電荷を発生させる光電変換領域と、
前記素子領域内において前記光電変換領域を囲む第１半導体領域と、
前記第１トレンチの底部で前記第１半導体領域と接触する第１コンタクトと、
前記第１トレンチ内で前記第１コンタクトと接触する第１電極と、
前記素子領域内であって前記第１半導体領域と接する領域に設けられ、前記第１半導体領域と同じ第１導電型を備える第２半導体領域と、
前記素子領域内における前記第２半導体領域と接する領域であって前記第２半導体領域と前記第１面との間に設けられ、前記第１導電型と反対の第２導電型を備える第３半導体領域と、
前記第３半導体領域と接するように前記第１面に設けられる第２コンタクトと、
前記第２コンタクトと接する第２電極と、
前記第２トレンチの内側面に沿って設けられる固定電荷膜と、
を備え、
前記第１コンタクトの前記第１面からの高さは、前記第３半導体領域の前記第１面からの高さと異なる
固体撮像装置。
（２）
前記第１コンタクトは、前記固定電荷膜および前記第１半導体領域の少なくとも一方と接触する前記（１）に記載の固体撮像装置。
（３）
前記固定電荷膜は、前記第２トレンチにおける光入射側とは反対側の底面に沿って設けられる前記（１）または（２）に記載の固体撮像装置。
（４）
前記第２トレンチの形状は、光入射面側が広く開口されたテーパー形状であり、
前記固定電荷膜は、前記第２トレンチの開口形状に沿って、前記第２トレンチ内の全面に設けられる前記（１）または（２）に記載の固体撮像装置。
（５）
前記固定電荷膜は、前記第１トレンチ内には設けられない前記（１）～（４）のいずれか一つに記載の固体撮像装置。
（６）
前記固定電荷膜は、前記第１トレンチ内にも設けられる前記（１）～（４）のいずれか一つに記載の固体撮像装置。
（７）
前記第１コンタクトの前記第１面からの前記高さは、前記第３半導体領域の前記第１面からの前記高さよりも高い前記（１）～（６）のいずれか一つに記載の固体撮像装置。
（８）
前記第１コンタクトと前記第１電極とは、オーミック接触を形成する前記（１）～（７）のいずれか一つに記載の固体撮像装置。
（９）
前記第１コンタクトと前記第１電極との接触部分に設けられるシリサイド層をさらに備える前記（８）に記載の固体撮像装置。
（１０）
前記第１コンタクトは、前記第１半導体領域の外周を囲むように前記第１半導体領域と接触する前記（１）～（９）のいずれか一つに記載の固体撮像装置。
（１１）
前記第１コンタクトは、前記第１半導体領域の外周の一部で当該第１半導体領域と接触する前記（１）～（９）のいずれか一つに記載の固体撮像装置。
（１２）
前記第２トレンチの内部に設けられる遮光膜をさらに備える前記（１）～（１１）のいずれか一つに記載の固体撮像装置。
（１３）
前記遮光膜は、前記第１電極と同じ材料である前記（１２）に記載の固体撮像装置。
（１４）
前記遮光膜は、前記第１半導体領域と接触する前記（１２）または（１３）に記載の固体撮像装置。
（１５）
前記第２トレンチは、前記第１トレンチの底面から前記第１半導体基板における前記第１面とは反対側の第２面まで達し、
前記遮光膜は、前記第１トレンチの前記底面から前記第１半導体基板の前記第２面まで達する
前記（１２）～（１４）のいずれか一つに記載の固体撮像装置。
（１６）
前記光電変換素子それぞれの前記第２電極に接続され、前記光電変換素子それぞれで発生した電荷を読み出す読出し回路を有する第２半導体基板をさらに備え、
前記第１半導体基板と前記第２半導体基板とは、貼り合わされている
前記（１）～（１５）のいずれか一つに記載の固体撮像装置。
（１７）
固体撮像装置と、
入射光を前記固体撮像装置の受光面に結像する光学系と、
前記固体撮像装置を制御するプロセッサと、
を備え、
前記固体撮像装置は、
第１面に設けられる格子状の第１トレンチと、前記第１トレンチの底部に沿って設けられる第２トレンチとを備える第１半導体基板と、
前記第１半導体基板に設けられる複数の光電変換素子と、
を備え、
前記光電変換素子それぞれは、
前記第１半導体基板において前記第１トレンチおよび前記第２トレンチで区画される素子領域内に設けられ、入射光を光電変換して電荷を発生させる光電変換領域と、
前記素子領域内において前記光電変換領域を囲む第１半導体領域と、
前記第１トレンチの底部で前記第１半導体領域と接触する第１コンタクトと、
前記第１トレンチ内で前記第１コンタクトと接触する第１電極と、
前記素子領域内であって前記第１半導体領域と接する領域に設けられ、前記第１半導体領域と同じ第１導電型を備える第２半導体領域と、
前記素子領域内における前記第２半導体領域と接する領域であって前記第２半導体領域と前記第１面との間に設けられ、前記第１導電型と反対の第２導電型を備える第３半導体領域と、
前記第３半導体領域と接するように前記第１面に設けられる第２コンタクトと、
前記第２コンタクトと接する第２電極と、
前記第１トレンチの内側面に沿って設けられる固定電荷膜と、
を備え、
前記第１コンタクトの前記第１面からの高さは、前記第３半導体領域の前記第１面からの高さと異なる
電子機器。
（１８）
前記第１コンタクトは、前記固定電荷膜および前記第１半導体領域の少なくとも一方と接触する前記（１７）に記載の電子機器。
（１９）
前記固定電荷膜は、前記第２トレンチにおける光入射側とは反対側の底面に沿って設けられる前記（１７）または（１８）に記載の電子機器。
（２０）
前記第２トレンチの形状は、光入射面側が広く開口されたテーパー形状であり、
前記固定電荷膜は、前記第２トレンチの開口形状に沿って、前記第２トレンチ内の全面に設けられる前記（１７）または（１８）に記載の固体撮像装置。
（２１）
前記固定電荷膜は、前記第１トレンチ内には設けられない前記（１７）～（２０）のいずれか一つに記載の電子機器。
（２２）
前記固定電荷膜は、前記第１トレンチ内にも設けられる前記（１７）～（２０）のいずれか一つに記載の固体撮像装置。
（２３）
前記第１コンタクトの前記第１面からの前記高さは、前記第３半導体領域の前記第１面からの前記高さよりも高い前記（１７）～（２２）のいずれか一つに記載の電子機器。
（２４）
前記第１コンタクトと前記第１電極とは、オーミック接触を形成する前記（１７）～（２３）のいずれか一つに記載の電子機器。
（２５）
前記固体撮像装置は、前記第１コンタクトと前記第１電極との接触部分に設けられるシリサイド層をさらに備える前記（２４）に記載の電子機器。
（２６）
前記第１コンタクトは、前記第１半導体領域の外周を囲むように前記第１半導体領域と接触する前記（１７）～（２５）のいずれか一つに記載の電子機器。
（２７）
前記第１コンタクトは、前記第１半導体領域の外周の一部で当該第１半導体領域と接触する前記（１７）～（２５）のいずれか一つに記載の電子機器。
（２８）
前記固体撮像装置は、前記第２トレンチの内部に設けられる遮光膜をさらに備える前記（１７）～（２７）のいずれか一つに記載の電子機器。
（２９）
前記遮光膜は、前記第１電極と同じ材料である前記（２８）に記載の電子機器。
（３０）
前記遮光膜は、前記第１半導体領域と接触する前記（２８）または（２９）に記載の電子機器。
（３１）
前記第２トレンチは、前記第１トレンチの底面から前記第１半導体基板における前記第１面とは反対側の第２面まで達し、
前記遮光膜は、前記第１トレンチの前記底面から前記第１半導体基板の前記第２面まで達する
前記（２８）～（３０）のいずれか一つに記載の電子機器。
（３２）
前記固体撮像装置は、前記光電変換素子それぞれの前記第２電極に接続され、前記光電変換素子それぞれで発生した電荷を読み出す読出し回路を有する第２半導体基板をさらに備え、
前記第１半導体基板と前記第２半導体基板とは、貼り合わされている
前記（１７）～（３１）のいずれか一つに記載の電子機器。
（３３）
第１半導体基板の第１面に格子状の第１トレンチを形成する工程と、
前記第１トレンチの内壁に絶縁膜を形成する工程と、
前記第１トレンチ内の前記絶縁膜をマスクとして用いながら、前記第１トレンチの底部に沿って第２トレンチを形成する工程と、
前記第１トレンチの底部に形成される少なくとも一部の前記絶縁膜を除去する工程と、
前記第１トレンチの内壁および前記第２トレンチの内壁に絶縁膜を形成する工程と、
前記第１トレンチの底部に向けて第１導電型の不純物をイオン注入することにより、前記第１トレンチの底部に第１コンタクトを形成するとともに、前記第１半導体基板における前記第２トレンチに沿った領域に第１半導体領域を形成する工程と、
を含む
固体撮像装置の製造方法。
（１）
第１面に設けられる格子状の第１トレンチと、前記第１トレンチの底部に沿って設けられる第２トレンチとを備える第１半導体基板と、
前記第１半導体基板に設けられる複数の光電変換素子と、
を備え、
前記光電変換素子それぞれは、
前記第１半導体基板において前記第１トレンチおよび前記第２トレンチで区画される素子領域内に設けられ、入射光を光電変換して電荷を発生させる光電変換領域と、
前記素子領域内において前記光電変換領域を囲む第１半導体領域と、
前記第１トレンチの底部で前記第１半導体領域と接触する第１コンタクトと、
前記第１トレンチ内で前記第１コンタクトと接触する第１電極と、
前記素子領域内であって前記第１半導体領域と接する領域に設けられ、前記第１半導体領域と同じ第１導電型を備える第２半導体領域と、
前記素子領域内における前記第２半導体領域と接する領域であって前記第２半導体領域と前記第１面との間に設けられ、前記第１導電型と反対の第２導電型を備える第３半導体領域と、
前記第３半導体領域と接するように前記第１面に設けられる第２コンタクトと、
前記第２コンタクトと接する第２電極と、
前記第２トレンチの内側面に沿って設けられる固定電荷膜と、
を備え、
前記第１コンタクトの前記第１面からの高さは、前記第３半導体領域の前記第１面からの高さと異なる
固体撮像装置。
（２）
前記第１コンタクトは、前記固定電荷膜および前記第１半導体領域の少なくとも一方と接触する前記（１）に記載の固体撮像装置。
（３）
前記固定電荷膜は、前記第２トレンチにおける光入射側とは反対側の底面に沿って設けられる前記（１）または（２）に記載の固体撮像装置。
（４）
前記第２トレンチの形状は、光入射面側が広く開口されたテーパー形状であり、
前記固定電荷膜は、前記第２トレンチの開口形状に沿って、前記第２トレンチ内の全面に設けられる前記（１）または（２）に記載の固体撮像装置。
（５）
前記固定電荷膜は、前記第１トレンチ内には設けられない前記（１）～（４）のいずれか一つに記載の固体撮像装置。
（６）
前記固定電荷膜は、前記第１トレンチ内にも設けられる前記（１）～（４）のいずれか一つに記載の固体撮像装置。
（７）
前記第１コンタクトの前記第１面からの前記高さは、前記第３半導体領域の前記第１面からの前記高さよりも高い前記（１）～（６）のいずれか一つに記載の固体撮像装置。
（８）
前記第１コンタクトと前記第１電極とは、オーミック接触を形成する前記（１）～（７）のいずれか一つに記載の固体撮像装置。
（９）
前記第１コンタクトと前記第１電極との接触部分に設けられるシリサイド層をさらに備える前記（８）に記載の固体撮像装置。
（１０）
前記第１コンタクトは、前記第１半導体領域の外周を囲むように前記第１半導体領域と接触する前記（１）～（９）のいずれか一つに記載の固体撮像装置。
（１１）
前記第１コンタクトは、前記第１半導体領域の外周の一部で当該第１半導体領域と接触する前記（１）～（９）のいずれか一つに記載の固体撮像装置。
（１２）
前記第２トレンチの内部に設けられる遮光膜をさらに備える前記（１）～（１１）のいずれか一つに記載の固体撮像装置。
（１３）
前記遮光膜は、前記第１電極と同じ材料である前記（１２）に記載の固体撮像装置。
（１４）
前記遮光膜は、前記第１半導体領域と接触する前記（１２）または（１３）に記載の固体撮像装置。
（１５）
前記第２トレンチは、前記第１トレンチの底面から前記第１半導体基板における前記第１面とは反対側の第２面まで達し、
前記遮光膜は、前記第１トレンチの前記底面から前記第１半導体基板の前記第２面まで達する
前記（１２）～（１４）のいずれか一つに記載の固体撮像装置。
（１６）
前記光電変換素子それぞれの前記第２電極に接続され、前記光電変換素子それぞれで発生した電荷を読み出す読出し回路を有する第２半導体基板をさらに備え、
前記第１半導体基板と前記第２半導体基板とは、貼り合わされている
前記（１）～（１５）のいずれか一つに記載の固体撮像装置。
（１７）
固体撮像装置と、
入射光を前記固体撮像装置の受光面に結像する光学系と、
前記固体撮像装置を制御するプロセッサと、
を備え、
前記固体撮像装置は、
第１面に設けられる格子状の第１トレンチと、前記第１トレンチの底部に沿って設けられる第２トレンチとを備える第１半導体基板と、
前記第１半導体基板に設けられる複数の光電変換素子と、
を備え、
前記光電変換素子それぞれは、
前記第１半導体基板において前記第１トレンチおよび前記第２トレンチで区画される素子領域内に設けられ、入射光を光電変換して電荷を発生させる光電変換領域と、
前記素子領域内において前記光電変換領域を囲む第１半導体領域と、
前記第１トレンチの底部で前記第１半導体領域と接触する第１コンタクトと、
前記第１トレンチ内で前記第１コンタクトと接触する第１電極と、
前記素子領域内であって前記第１半導体領域と接する領域に設けられ、前記第１半導体領域と同じ第１導電型を備える第２半導体領域と、
前記素子領域内における前記第２半導体領域と接する領域であって前記第２半導体領域と前記第１面との間に設けられ、前記第１導電型と反対の第２導電型を備える第３半導体領域と、
前記第３半導体領域と接するように前記第１面に設けられる第２コンタクトと、
前記第２コンタクトと接する第２電極と、
前記第１トレンチの内側面に沿って設けられる固定電荷膜と、
を備え、
前記第１コンタクトの前記第１面からの高さは、前記第３半導体領域の前記第１面からの高さと異なる
電子機器。
（１８）
前記第１コンタクトは、前記固定電荷膜および前記第１半導体領域の少なくとも一方と接触する前記（１７）に記載の電子機器。
（１９）
前記固定電荷膜は、前記第２トレンチにおける光入射側とは反対側の底面に沿って設けられる前記（１７）または（１８）に記載の電子機器。
（２０）
前記第２トレンチの形状は、光入射面側が広く開口されたテーパー形状であり、
前記固定電荷膜は、前記第２トレンチの開口形状に沿って、前記第２トレンチ内の全面に設けられる前記（１７）または（１８）に記載の固体撮像装置。
（２１）
前記固定電荷膜は、前記第１トレンチ内には設けられない前記（１７）～（２０）のいずれか一つに記載の電子機器。
（２２）
前記固定電荷膜は、前記第１トレンチ内にも設けられる前記（１７）～（２０）のいずれか一つに記載の固体撮像装置。
（２３）
前記第１コンタクトの前記第１面からの前記高さは、前記第３半導体領域の前記第１面からの前記高さよりも高い前記（１７）～（２２）のいずれか一つに記載の電子機器。
（２４）
前記第１コンタクトと前記第１電極とは、オーミック接触を形成する前記（１７）～（２３）のいずれか一つに記載の電子機器。
（２５）
前記固体撮像装置は、前記第１コンタクトと前記第１電極との接触部分に設けられるシリサイド層をさらに備える前記（２４）に記載の電子機器。
（２６）
前記第１コンタクトは、前記第１半導体領域の外周を囲むように前記第１半導体領域と接触する前記（１７）～（２５）のいずれか一つに記載の電子機器。
（２７）
前記第１コンタクトは、前記第１半導体領域の外周の一部で当該第１半導体領域と接触する前記（１７）～（２５）のいずれか一つに記載の電子機器。
（２８）
前記固体撮像装置は、前記第２トレンチの内部に設けられる遮光膜をさらに備える前記（１７）～（２７）のいずれか一つに記載の電子機器。
（２９）
前記遮光膜は、前記第１電極と同じ材料である前記（２８）に記載の電子機器。
（３０）
前記遮光膜は、前記第１半導体領域と接触する前記（２８）または（２９）に記載の電子機器。
（３１）
前記第２トレンチは、前記第１トレンチの底面から前記第１半導体基板における前記第１面とは反対側の第２面まで達し、
前記遮光膜は、前記第１トレンチの前記底面から前記第１半導体基板の前記第２面まで達する
前記（２８）～（３０）のいずれか一つに記載の電子機器。
（３２）
前記固体撮像装置は、前記光電変換素子それぞれの前記第２電極に接続され、前記光電変換素子それぞれで発生した電荷を読み出す読出し回路を有する第２半導体基板をさらに備え、
前記第１半導体基板と前記第２半導体基板とは、貼り合わされている
前記（１７）～（３１）のいずれか一つに記載の電子機器。
（３３）
第１半導体基板の第１面に格子状の第１トレンチを形成する工程と、
前記第１トレンチの内壁に絶縁膜を形成する工程と、
前記第１トレンチ内の前記絶縁膜をマスクとして用いながら、前記第１トレンチの底部に沿って第２トレンチを形成する工程と、
前記第１トレンチの底部に形成される少なくとも一部の前記絶縁膜を除去する工程と、
前記第１トレンチの内壁および前記第２トレンチの内壁に絶縁膜を形成する工程と、
前記第１トレンチの底部に向けて第１導電型の不純物をイオン注入することにより、前記第１トレンチの底部に第１コンタクトを形成するとともに、前記第１半導体基板における前記第２トレンチに沿った領域に第１半導体領域を形成する工程と、
を含む
固体撮像装置の製造方法。
１ 電子機器
１０、２１１ 固体撮像装置
２０、２０Ａ ＳＰＡＤ画素（光電変換素子の一例）
２２ 読出し回路
３０ 撮像レンズ（光学系の一例）
５０ プロセッサ
１０１ 半導体基板（第１半導体基板の一例）
１０２ 光電変換領域
１０３ Ｎ－型半導体領域
１０４、１０４ａ Ｐ型半導体領域（第１半導体領域の一例）
１０５ Ｐ＋型半導体領域（第２半導体領域の一例）
１０６ Ｎ＋型半導体領域（第３半導体領域の一例）
１０７ カソードコンタクト（第２コンタクトの一例）
１０８ アノードコンタクト（第１コンタクトの一例）
１０９ 絶縁膜
１１０ 素子分離部
１１１ 遮光膜
１１２ 絶縁膜
１２１ カソード電極（第２電極の一例）
１２２ アノード電極（第１電極の一例）
１４１ 半導体基板（第２半導体基板の一例）
１５０ 固定電荷膜
Ｔ１ 第１トレンチ
Ｔ２ 第２トレンチ
１０、２１１ 固体撮像装置
２０、２０Ａ ＳＰＡＤ画素（光電変換素子の一例）
２２ 読出し回路
３０ 撮像レンズ（光学系の一例）
５０ プロセッサ
１０１ 半導体基板（第１半導体基板の一例）
１０２ 光電変換領域
１０３ Ｎ－型半導体領域
１０４、１０４ａ Ｐ型半導体領域（第１半導体領域の一例）
１０５ Ｐ＋型半導体領域（第２半導体領域の一例）
１０６ Ｎ＋型半導体領域（第３半導体領域の一例）
１０７ カソードコンタクト（第２コンタクトの一例）
１０８ アノードコンタクト（第１コンタクトの一例）
１０９ 絶縁膜
１１０ 素子分離部
１１１ 遮光膜
１１２ 絶縁膜
１２１ カソード電極（第２電極の一例）
１２２ アノード電極（第１電極の一例）
１４１ 半導体基板（第２半導体基板の一例）
１５０ 固定電荷膜
Ｔ１ 第１トレンチ
Ｔ２ 第２トレンチ
Claims (18)
- 第１面に設けられる格子状の第１トレンチと、前記第１トレンチの底部に沿って設けられる第２トレンチとを備える第１半導体基板と、
前記第１半導体基板に設けられる複数の光電変換素子と、
を備え、
前記光電変換素子それぞれは、
前記第１半導体基板において前記第１トレンチおよび前記第２トレンチで区画される素子領域内に設けられ、入射光を光電変換して電荷を発生させる光電変換領域と、
前記素子領域内において前記光電変換領域を囲む第１半導体領域と、
前記第１トレンチの底部で前記第１半導体領域と接触する第１コンタクトと、
前記第１トレンチ内で前記第１コンタクトと接触する第１電極と、
前記素子領域内であって前記第１半導体領域と接する領域に設けられ、前記第１半導体領域と同じ第１導電型を備える第２半導体領域と、
前記素子領域内における前記第２半導体領域と接する領域であって前記第２半導体領域と前記第１面との間に設けられ、前記第１導電型と反対の第２導電型を備える第３半導体領域と、
前記第３半導体領域と接するように前記第１面に設けられる第２コンタクトと、
前記第２コンタクトと接する第２電極と、
前記第２トレンチの内側面に沿って設けられる固定電荷膜と、
を備え、
前記第１コンタクトの前記第１面からの高さは、前記第３半導体領域の前記第１面からの高さと異なる
固体撮像装置。 - 前記第１コンタクトは、前記固定電荷膜および前記第１半導体領域の少なくとも一方と接触する請求項１に記載の固体撮像装置。
- 前記固定電荷膜は、前記第２トレンチにおける光入射側とは反対側の底面に沿って設けられる請求項１に記載の固体撮像装置。
- 前記第２トレンチの形状は、光入射面側が広く開口されたテーパー形状であり、
前記固定電荷膜は、前記第２トレンチの開口形状に沿って、前記第２トレンチ内の全面に設けられる請求項１に記載の固体撮像装置。 - 前記固定電荷膜は、前記第１トレンチ内には設けられない請求項１に記載の固体撮像装置。
- 前記固定電荷膜は、前記第１トレンチ内にも設けられる請求項１に記載の固体撮像装置。
- 前記第１コンタクトの前記第１面からの前記高さは、前記第３半導体領域の前記第１面からの前記高さよりも高い請求項１に記載の固体撮像装置。
- 前記第１コンタクトと前記第１電極とは、オーミック接触を形成する請求項１に記載の固体撮像装置。
- 前記第１コンタクトと前記第１電極との接触部分に設けられるシリサイド層をさらに備える請求項８に記載の固体撮像装置。
- 前記第１コンタクトは、前記第１半導体領域の外周を囲むように前記第１半導体領域と接触する請求項１に記載の固体撮像装置。
- 前記第１コンタクトは、前記第１半導体領域の外周の一部で当該第１半導体領域と接触する請求項１に記載の固体撮像装置。
- 前記第２トレンチの内部に設けられる遮光膜をさらに備える請求項１に記載の固体撮像装置。
- 前記遮光膜は、前記第１電極と同じ材料である請求項１２に記載の固体撮像装置。
- 前記遮光膜は、前記第１半導体領域と接触する請求項１２に記載の固体撮像装置。
- 前記第２トレンチは、前記第１トレンチの底面から前記第１半導体基板における前記第１面とは反対側の第２面まで達し、
前記遮光膜は、前記第１トレンチの前記底面から前記第１半導体基板の前記第２面まで達する
請求項１２に記載の固体撮像装置。 - 前記光電変換素子それぞれの前記第２電極に接続され、前記光電変換素子それぞれで発生した電荷を読み出す読出し回路を有する第２半導体基板をさらに備え、
前記第１半導体基板と前記第２半導体基板とは、貼り合わされている
請求項１に記載の固体撮像装置。 - 固体撮像装置と、
入射光を前記固体撮像装置の受光面に結像する光学系と、
前記固体撮像装置を制御するプロセッサと、
を備え、
前記固体撮像装置は、
第１面に設けられる格子状の第１トレンチと、前記第１トレンチの底部に沿って設けられる第２トレンチとを備える第１半導体基板と、
前記第１半導体基板に設けられる複数の光電変換素子と、
を備え、
前記光電変換素子それぞれは、
前記第１半導体基板において前記第１トレンチおよび前記第２トレンチで区画される素子領域内に設けられ、入射光を光電変換して電荷を発生させる光電変換領域と、
前記素子領域内において前記光電変換領域を囲む第１半導体領域と、
前記第１トレンチの底部で前記第１半導体領域と接触する第１コンタクトと、
前記第１トレンチ内で前記第１コンタクトと接触する第１電極と、
前記素子領域内であって前記第１半導体領域と接する領域に設けられ、前記第１半導体領域と同じ第１導電型を備える第２半導体領域と、
前記素子領域内における前記第２半導体領域と接する領域であって前記第２半導体領域と前記第１面との間に設けられ、前記第１導電型と反対の第２導電型を備える第３半導体領域と、
前記第３半導体領域と接するように前記第１面に設けられる第２コンタクトと、
前記第２コンタクトと接する第２電極と、
前記第１トレンチの内側面に沿って設けられる固定電荷膜と、
を備え、
前記第１コンタクトの前記第１面からの高さは、前記第３半導体領域の前記第１面からの高さと異なる
電子機器。 - 第１半導体基板の第１面に格子状の第１トレンチを形成する工程と、
前記第１トレンチの内壁に絶縁膜を形成する工程と、
前記第１トレンチ内の前記絶縁膜をマスクとして用いながら、前記第１トレンチの底部に沿って第２トレンチを形成する工程と、
前記第１トレンチの底部に形成される少なくとも一部の前記絶縁膜を除去する工程と、
前記第１トレンチの内壁および前記第２トレンチの内壁に絶縁膜を形成する工程と、
前記第１トレンチの底部に向けて第１導電型の不純物をイオン注入することにより、前記第１トレンチの底部に第１コンタクトを形成するとともに、前記第１半導体基板における前記第２トレンチに沿った領域に第１半導体領域を形成する工程と、
を含む
固体撮像装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020162669A JP2022055214A (ja) | 2020-09-28 | 2020-09-28 | 固体撮像装置、電子機器および固体撮像装置の製造方法 |
| PCT/JP2021/033691 WO2022065131A1 (ja) | 2020-09-28 | 2021-09-14 | 固体撮像装置、電子機器および固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020162669A JP2022055214A (ja) | 2020-09-28 | 2020-09-28 | 固体撮像装置、電子機器および固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022055214A true JP2022055214A (ja) | 2022-04-07 |
Family
ID=80845412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020162669A Pending JP2022055214A (ja) | 2020-09-28 | 2020-09-28 | 固体撮像装置、電子機器および固体撮像装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2022055214A (ja) |
| WO (1) | WO2022065131A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023234094A1 (ja) * | 2022-06-01 | 2023-12-07 | 富士フイルム株式会社 | 光検出素子、イメージセンサおよび光検出素子の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024048267A1 (ja) * | 2022-09-02 | 2024-03-07 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置および測距装置 |
| WO2024117027A1 (ja) * | 2022-11-30 | 2024-06-06 | キヤノン株式会社 | 光電変換装置、機器 |
| WO2024202539A1 (ja) * | 2023-03-31 | 2024-10-03 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100666371B1 (ko) * | 2004-12-23 | 2007-01-09 | 삼성전자주식회사 | 이미지 소자의 제조 방법 |
| JP5810551B2 (ja) * | 2011-02-25 | 2015-11-11 | ソニー株式会社 | 固体撮像装置、および、その製造方法、電子機器 |
| JP2013157422A (ja) * | 2012-01-30 | 2013-08-15 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法、および電子機器 |
| KR102083402B1 (ko) * | 2013-02-25 | 2020-03-02 | 삼성전자주식회사 | 이미지 센서 및 이의 형성 방법 |
| US9620548B1 (en) * | 2015-10-30 | 2017-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor with wide contact |
| CN106711274B (zh) * | 2016-11-30 | 2017-12-08 | 武汉光迅科技股份有限公司 | 一种雪崩光电二极管及其制造方法 |
| EP3709359B1 (en) * | 2017-11-09 | 2024-10-09 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and electronic device |
-
2020
- 2020-09-28 JP JP2020162669A patent/JP2022055214A/ja active Pending
-
2021
- 2021-09-14 WO PCT/JP2021/033691 patent/WO2022065131A1/ja active Application Filing
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023234094A1 (ja) * | 2022-06-01 | 2023-12-07 | 富士フイルム株式会社 | 光検出素子、イメージセンサおよび光検出素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022065131A1 (ja) | 2022-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7237819B2 (ja) | 撮像装置及び信号処理装置 | |
| WO2020203222A1 (ja) | 固体撮像装置及び電子機器 | |
| TWI814902B (zh) | 攝像裝置 | |
| WO2022065131A1 (ja) | 固体撮像装置、電子機器および固体撮像装置の製造方法 | |
| JP7558805B2 (ja) | 撮像素子、電子機器 | |
| JP2019145544A (ja) | 撮像素子 | |
| WO2021100528A1 (ja) | 固体撮像装置及び電子機器 | |
| CN115023946A (zh) | 光接收元件、光学装置和电子设备 | |
| JPWO2020137370A1 (ja) | 固体撮像装置および電子機器 | |
| WO2023042462A1 (ja) | 光検出装置、光検出装置の製造方法、及び電子機器 | |
| WO2022138914A1 (ja) | 撮像素子及び撮像装置 | |
| WO2022172711A1 (ja) | 光電変換素子および電子機器 | |
| JP2019165066A (ja) | 撮像素子、電子機器 | |
| JP7520499B2 (ja) | 半導体素子および電子機器 | |
| CN114051657A (zh) | 半导体元件和电子设备 | |
| US20200286936A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US20230154948A1 (en) | Imaging element and imaging device | |
| WO2022249678A1 (ja) | 固体撮像装置およびその製造方法 | |
| WO2023047632A1 (ja) | 撮像装置及び電子機器 | |
| WO2023017650A1 (ja) | 撮像装置及び電子機器 | |
| WO2023017640A1 (ja) | 撮像装置及び電子機器 | |
| US20220344390A1 (en) | Organic cis image sensor | |
| JP2021136380A (ja) | 固体撮像装置及び電子機器 | |
| CN118355475A (zh) | 半导体装置、电子设备和晶片 |