JP2022049155A - メモリシステムおよび容量値の測定方法 - Google Patents

Abstract

【課題】メモリシステムに使用するキャパシタの容量値を高い精度で測定する。【解決手段】メモリシステムは、電源の喪失時に不揮発性半導体メモリとコントローラに電荷を供給するキャパシタと、キャパシタから一定電流で電荷を引き抜く定電流回路と、キャパシタの両端の端子電圧を測定する測定回路と、測定回路が端子電圧を測定する間の時間を測定するタイマー回路を備える。コントローラは、キャパシタが自然放電する第１期間と定電流回路がキャパシタから電荷を引き抜く第２期間のそれぞれにおけるキャパシタの端子電圧の時間的変化に基づき、キャパシタのリーク電流が流れるリーク抵抗の抵抗値を変数に含む数式を用いてキャパシタの容量値を算出する。【選択図】図１

Description

本発明の実施形態は、メモリシステムおよびメモリシステムが備えるキャパシタの容量値の測定方法に関する。

不揮発性半導体メモリを含むメモリシステムとして、Solid State Drive（ＳＳＤ）などが使用されている。このようなメモリシステムには、様々な用途の種々のキャパシタが実装されている。種々のキャパシタのうち特定の用途のキャパシタの容量値を高い精度で測定する方法が検討されている。

米国特許第１０２９８０４５号明細書

本発明の実施形態が解決しようとする課題は、メモリシステムに使用するキャパシタの容量値を高い精度で測定することである。

実施形態に係るメモリシステムは、外部装置から供給される電源の電力で動作するメモリシステムであって、電源の喪失時に不揮発性半導体メモリとコントローラに電荷を供給するキャパシタと、キャパシタから一定電流で電荷を引き抜く定電流回路と、キャパシタの両端の端子電圧を測定する測定回路と、測定回路が端子電圧を測定する間の時間を測定するタイマー回路を備える。コントローラは、キャパシタが自然放電する第１期間と定電流回路がキャパシタから電荷を引き抜く第２期間のそれぞれにおけるキャパシタの端子電圧の時間的変化に基づき、キャパシタのリーク電流が流れるリーク抵抗の抵抗値を変数に含む数式を用いてキャパシタの容量値を算出する。

第１の実施形態に係るメモリシステムの構成を示す模式図である。 キャパシタの容量値の測定方法の例を示す模式的な回路図である。 第１の実施形態に係るメモリシステムによる自然放電測定を説明するための回路ブロック図である。 自然放電測定におけるキャパシタの端子電圧の時間的変化を示すグラフである。 第１の実施形態に係るメモリシステムによる定電流測定を説明するための回路ブロック図である。 定電流測定におけるキャパシタの端子電圧の時間的変化を示すグラフである。 第１の実施形態に係るメモリシステムによる測定方法を説明するためのフローチャートである。 第１期間と第２期間の設定の例を示すグラフである。 比較例の測定方法におけるキャパシタの端子電圧の時間的変化を示すグラフである。 第１期間と第２期間の設定の他の例を示すグラフである。 第２の実施形態に係るメモリシステムの構成を示す模式図である。 第２の実施形態に係るメモリシステムによる自然放電測定を説明するための回路ブロック図である。 第２の実施形態に係るメモリシステムによる定電流測定を説明するための回路ブロック図である。 スイッチの構成例を示す模式図である。

以下に、図面を参照して実施形態を説明する。図面の記載において同一部分には同一符号を付して説明を省略する。

（第１の実施形態）
本発明の第１の実施形態に係るメモリシステム１は、図１に示すように、基板１００を備える。基板１００には、コントローラ１１０、不揮発性半導体メモリ１２０、電源管理回路１３０、キャパシタ１４０、インターフェースコネクタ１５０、およびDynamic Random Access Memory（ＤＲＡＭ）１７０が実装される。メモリシステム１は、例えばSolid State Drive（ＳＳＤ）やUniversal Flash Storage（ＵＦＳ）である。

コントローラ１１０は、System-on-a-Chip（ＳｏＣ）のような回路で構成され得る。コントローラ１１０は、メモリシステム１の動作を統括的に制御する。コントローラ１１０の各機能は、コントローラ１１０がファームウェアを実行することにより実現されてもよい。コントローラ１１０の各機能は、コントローラ１１０内の専用ハードウェアにより実現されてもよい。不揮発性半導体メモリ１２０は、例えばＮＡＮＤ型フラッシュメモリである。

メモリシステム１は、インターフェースコネクタ１５０を介して、ホスト機器（図示略）に接続する。インターフェースコネクタ１５０とコントローラ１１０とはバス１６０を介して接続される。すなわち、ホスト機器とメモリシステム１のコントローラ１１０との間で転送されるデータは、インターフェースコネクタ１５０およびバス１６０を介して伝搬する。

コントローラ１１０は、ホスト機器とメモリシステム１との間の通信を制御する。例えば、コントローラ１１０は、ホスト機器からのコマンドを受信し、書き込み動作や読み出し動作を実行するように、ＤＲＡＭ１７０を利用しながら不揮発性半導体メモリ１２０を制御する。或いは、コントローラ１１０は、記憶したデータを消去する消去動作を実行するように、ＤＲＡＭ１７０を利用しながら不揮発性半導体メモリ１２０を制御する。以下において、不揮発性半導体メモリ１２０が実行する書き込み動作、読み出し動作および消去動作を「不揮発性半導体メモリ１２０の動作」とも総称する。コントローラ１１０の各機能は、コントローラ１１０がファームウェアを実行することにより実現されてもよい。コントローラ１１０の各機能は、コントローラ１１０内の専用ハードウェアにより実現されてもよい。

電源管理回路１３０は、不揮発性半導体メモリ１２０およびコントローラ１１０への電力の供給を制御する。また、電源管理回路１３０は、キャパシタ１４０の充放電を制御する。キャパシタ１４０は、メモリシステム１に外部装置から供給される電力が喪失した場合にメモリシステム１を保護するPower Loss Protection（ＰＬＰ）処理において、メモリシステム１に電力を供給するためのコンデンサである。ＰＬＰ処理の間は、電源管理回路１３０の制御により、コントローラ１１０や不揮発性半導体メモリ１２０などの基板１００に実装された電子部品に、キャパシタ１４０に蓄積された電荷の量に応じた電力が供給される。キャパシタは、電解コンデンサ、積層コンデンサ、タンタルコンデンサ、電気二重層コンデンサ、高分子コンデンサ、又は電池、などである。

電源管理回路１３０は、定電流回路１０、測定回路２０、タイマー回路３０、および昇降圧回路１３１を備える。コントローラ１１０は、算出回路４０を備える。算出回路４０の機能は、コントローラ１１０がプログラムを実行することにより実現してもよい。

定電流回路１０は、キャパシタ１４０から一定電流で電荷を引き抜く。一定電流で電荷を引き抜くことは、換言すると、一定の大きさの電流で、又は、単位時間あたり一定の電荷量で、電子を引き抜くこと、あるいは、蓄えられた電荷量を減らすことである。測定回路２０は、キャパシタ１４０の両端の端子間の電圧（以下、「端子電圧」とも称する。）を測定する。タイマー回路３０は、測定回路２０がキャパシタ１４０の端子電圧を測定する間に種々の時間を測定する。算出回路４０は、変数として、キャパシタ１４０のリーク電流が流れる抵抗（以下、リーク抵抗とも称する）の抵抗値を少なくとも含む数式を用いて、キャパシタ１４０の容量値を算出する。定電流回路１０、測定回路２０、タイマー回路３０および算出回路４０の動作の詳細は後述する。

ＤＲＡＭ１７０は、不揮発性半導体メモリ１２０の動作の制御に用いられる管理情報の管理や、ホスト機器との間で伝送されるデータのキャッシュに使用される。例えば、コントローラ１１０は、ホスト機器から送信されて不揮発性半導体メモリ１２０に記憶するデータを一時格納するために、ＤＲＡＭ１７０を使用する。また、コントローラ１１０は、不揮発性半導体メモリ１２０から読み出してホスト機器に送信するデータを一時格納するために、ＤＲＡＭ１７０を使用する。

また、メモリシステム１の起動時或いはコントローラ１１０がホスト機器から読み出しコマンドや書き込みコマンドを受信した場合などに、不揮発性半導体メモリ１２０に記憶されている管理情報の一部または全部が、ＤＲＡＭ１７０にロード（キャッシュ）される。コントローラ１１０は、ＤＲＡＭ１７０にロードされた管理情報を更新し、所定のタイミングで不揮発性半導体メモリ１２０にバックアップする。この管理情報は、例えば、不揮発性半導体メモリ１２０のデータ保存位置を参照するための対応表であるLook Up Table（ＬＵＴ）などを含む。

電源管理回路１３０に、インターフェースコネクタ１５０を介して、メモリシステム１の外部から電力（以下において「外部電力Ｐ０」とも称する。）が供給される。電源管理回路１３０は、メモリシステム１の動作に応じて、コントローラ１１０、不揮発性半導体メモリ１２０、およびＤＲＡＭ１７０への電力ＰＷの供給のオンオフを制御する。電源管理回路１３０は、集積化したＩＣとして構成され、Power Management IC（ＰＭＩＣ）とも称される。外部電力Ｐ０および電力ＰＷは、限られた電流を流すことが可能な電圧として供給される。

また、電源管理回路１３０は、キャパシタ１４０の充放電を制御する。電源管理回路１３０は、電力ＰＣによりキャパシタ１４０を充電する。キャパシタ１４０に蓄積する電荷の量に対応するエネルギーを増やすために、電源管理回路１３０は、供給された外部電力Ｐ０の電圧を昇圧し、昇圧した電圧でキャパシタ１４０を充電してもよい。電源管理回路１３０は、昇降圧回路１３１により、外部電力Ｐ０の電圧を昇圧してキャパシタ１４０を充電する。

電源管理回路１３０は、メモリシステム１の電源喪失時に、コントローラ１１０、不揮発性半導体メモリ１２０、およびＤＲＡＭ１７０にキャパシタ１４０に蓄積された電荷を供給する。「電源喪失時」は、メモリシステム１が正常に動作するのに必要な電力ＰＷを電源管理回路１３０がコントローラ１１０や不揮発性半導体メモリ１２０などに供給できない程度に、外部電力Ｐ０が不十分になった状態である。

電源管理回路１３０は、メモリシステム１の動作中に外部電力Ｐ０を監視し、電源喪失時にキャパシタ１４０を放電させる。これにより、電源管理回路１３０を経由して、キャパシタ１４０に蓄積された電荷が、不揮発性半導体メモリ１２０やコントローラ１１０に供給される。このとき、外部電力Ｐ０の電圧を昇圧してキャパシタ１４０を充電していた場合には、電源管理回路１３０は、昇降圧回路１３１により、キャパシタ１４０が供給する電力ＰＤに応じた電圧を所定の電圧まで降圧する。そして、電源管理回路１３０は、降圧した後の電圧に応じた電力ＰＷをコントローラ１１０や不揮発性半導体メモリ１２０に供給する。

キャパシタ１４０が供給する電荷によりメモリシステム１が動作する期間に、メモリシステム１は、通常のシャットダウン時と同様の電源遮断の動作を実行する。例えば、コントローラ１１０の制御により、ＤＲＡＭ１７０が記憶するキャッシュバッファの内容を不揮発性半導体メモリ１２０に書き込む動作を実行したり、ＬＵＴを更新したりする。このように、キャパシタ１４０を有するメモリシステム１では、電源喪失による意図しないシャットダウン時においても、電源遮断のための所定の動作を実行する。これにより、不揮発性半導体メモリ１２０に記憶すべきデータが保護される。

高いデータ信頼性を保証するため、メモリシステム１では、電源喪失時にデータを保護できるように大容量のキャパシタ１４０をＰＬＰ処理のためのコンデンサとして搭載する。既に述べたように、キャパシタ１４０の役割は、停電などによりメモリシステム１への電源供給が突然に失われたり、断線や接触不良などにより瞬間的に電源供給が遮断されたりしたときに、記憶すべきデータを喪失することなくすべて退避するバックアップ動作を実施することである。このため、バックアップ動作するための電力が、キャパシタ１４０に蓄積される。不揮発性半導体メモリ１２０での書き込み動作には非常に大きなエネルギーを要するため、キャパシタ１４０に蓄積する電荷の量に応じたエネルギーは大きいほどよい。

しかし、大容量値を有するキャパシタは経年劣化により容量値が減少する。経年劣化によりキャパシタ１４０の容量値が大きく減少すると、バックアップ動作に要するエネルギーが不足し、バックアップ動作を保証できない。

このため、メモリシステム１は、キャパシタ１４０の容量値を監視するために、定期的にキャパシタ１４０の容量値を測定する。そして、メモリシステム１は、キャパシタ１４０の容量値が規定値を下回ったら、新規の書き込み動作を停止するモードに移行する。このため、キャパシタ１４０の容量値が規定値に低下するまでの期間を、メモリシステム１の実質的な製品寿命とみなしてもよい。キャパシタ１４０の容量値の規定値は、メモリシステム１のバックアップ動作が可能な電力に応じて設定される。

上記のように、測定されたキャパシタ１４０の容量値に応じて、メモリシステム１を使用できる時間が決定される。したがって、キャパシタ１４０の容量値の測定の精度は高いほどよい。

キャパシタ１４０の容量値は、キャパシタ１４０から一定電流で電荷を引き抜く定電流測定により測定することができる。このとき、キャパシタ１４０の容量値を正確に測定するには、キャパシタ１４０のリーク電流を考慮する必要がある。キャパシタ１４０のリーク電流が流れる経路の電気抵抗を「リーク抵抗」とも称する。リーク抵抗は、キャパシタ１４０の端子に接続される回路の抵抗なども含む。ここで図２を用いて、キャパシタ１４０の容量値を測定する方法について説明する。図２は、キャパシタ１４０の容量値の測定方法の例を示す模式的な回路図である。図２に示すように、リーク抵抗とキャパシタ１４０の並列接続の一方の接続点と他方の接続点との間に定電流源が接続される。定電流源は一定電流Ｉconstによりキャパシタ１４０から電荷を引き抜く。このような回路構成に基づいて、キャパシタ１４０の容量値を正確に測定することができる。キャパシタ１４０の容量値Ｃtotalは、以下の式（１）を用いて算出される：

Ｃtotal＝－ｄｔ／｛Ｒleak×ｌｎ（１－ｄＶ／（Ｖ０＋Ｒleak×Ｉconst））｝ ・・・（１）

式（１）で、Ｒleakはリーク抵抗の抵抗値、Ｉconstはキャパシタ１４０から電荷を引き抜く一定電流の値である。また、Ｖ０は測定開始時のキャパシタ１４０の端子電圧、ｄｔは端子電圧の測定時間、ｄＶは測定時間ｄｔに対応する端子電圧の変化量である。

Ｒleak×Ｉconst＞＞Ｖ０、ｄＶの場合には、式（１）のテーラー展開により、式（２）が得られる：

Ｃtotal＝（Ｉconst＋Ｖ０／Ｒleak）×（ｄｔ／ｄＶ） ・・・（２）

ここで、リーク電流による影響を考慮しない場合には、キャパシタ１４０の容量値Ｃtotalは以下の式（３）を用いて算出される：

Ｃtotal＝Ｉconst×（ｄｔ／ｄＶ） ・・・（３）

しかし、後述するように、リーク電流による影響を考慮しないで算出された容量値Ｃtotalからは、メモリシステム１の製品寿命が短く見積もられる。

これに対し、メモリシステム１によれば、以下に説明するように、リーク電流を考慮することで、キャパシタ１４０の容量値を正確に測定することができる。

メモリシステム１によるキャパシタ１４０の容量値の測定方法は、キャパシタ１４０が自然放電する間のうち第１期間における測定と、キャパシタ１４０から一定電流で電荷を引き抜く間のうち第２期間における測定を組み合わせている。第１期間と第２期間における測定方法のそれぞれについて説明する。

以下において、第１期間での測定を「自然放電測定」とも称する。まず、図３および図４を参照して、自然放電測定を説明する。図３は、メモリシステム１による自然放電測定を説明するための回路ブロック図である。図４は、自然放電測定におけるキャパシタ１４０の端子電圧の時間的変化を示すグラフである。第１期間では、キャパシタ１４０を自然放電させながら、キャパシタ１４０の端子電圧の時間的変化を測定する。

自然放電測定は、コントローラ１１０が自然放電測定を指示する制御信号Ｓｃ１を電源管理回路１３０に送信することにより開始する。制御信号Ｓｃ１を受信した電源管理回路１３０は、キャパシタ１４０の充電を停止した状態で、自然放電測定を開始する。自然放電測定の間は、定電流回路１０の動作はオフである。

自然放電測定では、図４に示すように、時間の経過に伴い、キャパシタ１４０の端子電圧Ｖcapが次第に低下する。このとき、リーク抵抗を流れるリーク電流の影響により、端子電圧Ｖcapの時間的変化は直線的ではない。具体的には、自然放電の開始直後は単位時間あたりの電圧低下が大きい。

測定回路２０は、自然放電測定の開始時刻ｔ０１の電圧Ｖ０１から予め設定された第１差分電圧ｄＶ１だけ低下するまで端子電圧Ｖcapを測定する。タイマー回路３０は、開始時刻ｔ０１から端子電圧Ｖcapが第１差分電圧ｄＶ１だけ低下する時間までの第１経過時間ｄｔ１を測定する。電源管理回路１３０は、第１差分電圧ｄＶ１および第１経過時間ｄｔ１を含むデータ信号Ｓｄ１を、算出回路４０に出力する。

以下において、第２期間での測定を「定電流測定」とも称する。次に、図５および図６を参照して、定電流測定を説明する。図５は、メモリシステム１による定電流測定を説明するための回路ブロック図である。図６は、定電流測定におけるキャパシタ１４０の端子電圧の時間的変化を示すグラフである。第２期間では、キャパシタ１４０から一定電流で電荷を引き抜きながら、キャパシタ１４０の端子電圧の時間的変化を測定する。

定電流測定は、コントローラ１１０が定電流測定を指示する制御信号Ｓｃ２を電源管理回路１３０に送信することにより開始する。制御信号Ｓｃ２を受信した電源管理回路１３０は、キャパシタ１４０の充電を停止した状態で、定電流測定を開始する。具体的には、定電流回路１０が一定電流でキャパシタ１４０から電荷を引き抜きながら、測定回路２０がキャパシタ１４０の端子電圧Ｖcapを測定する。

定電流測定における端子電圧Ｖcapの時間的変化を、図６に示す。測定回路２０は、定電流測定の開始時刻ｔ０２の電圧Ｖ０２から予め設定された第２差分電圧ｄＶ２だけ低下するまで端子電圧Ｖcapを測定する。タイマー回路３０は、開始時刻ｔ０２から端子電圧Ｖcapが第２差分電圧ｄＶ２だけ低下する時間まで第２経過時間ｄｔ２を測定する。電源管理回路１３０は、第２差分電圧ｄＶ２および第２経過時間ｄｔ２を含むデータ信号Ｓｄ２を、算出回路４０に出力する。

算出回路４０は、第１差分電圧ｄＶ１、第１経過時間ｄｔ１、第２差分電圧ｄＶ２、および第２経過時間ｄｔ２を用いて、リーク抵抗の抵抗値とキャパシタ１４０の容量値を算出する。リーク抵抗の抵抗値とキャパシタ１４０の容量値の算出方法の詳細は後述する。

次に、図７のフローチャートを参照して、メモリシステム１におけるキャパシタ１４０の容量値を測定する方法を説明する。

Ｓ１０において、コントローラ１１０は、キャパシタ１４０が自然放電する第１期間における第１差分電圧ｄＶ１と、キャパシタ１４０から一定電流で電荷を引き抜く第２期間における第２差分電圧ｄＶ２を設定する。例えば、コントローラ１１０は、第１期間と第２期間を連続して設定する。

Ｓ２０において、コントローラ１１０は、制御信号Ｓｃ１を電源管理回路１３０に送信する。これにより、メモリシステム１は自然放電測定を実行する。自然放電測定では、図３と図４を参照して説明したように、第１差分電圧ｄＶ１に対応する第１経過時間ｄｔ１が測定される。第１差分電圧ｄＶ１および第１経過時間ｄｔ１は、算出回路４０に出力される。

Ｓ３０において、コントローラ１１０は、制御信号Ｓｃ２を電源管理回路１３０に送信する。これにより、メモリシステム１は定電流測定を実行する。定電流測定では、図５と図６を参照して説明したように、第２差分電圧ｄＶ２に対応する第２経過時間ｄｔ２が測定される。第２差分電圧ｄＶ２および第２経過時間ｄｔ２は、算出回路４０に出力される。

Ｓ４０において、算出回路４０は、第１差分電圧ｄＶ１、第２差分電圧ｄＶ２、第１経過時間ｄｔ１、および第２経過時間ｄｔ２を用いて、キャパシタ１４０の容量値およびキャパシタ１４０に接続するリーク抵抗の抵抗値を算出する。具体的には、以下の式（４）および式（５）の関係式を用いて、算出回路４０はリーク抵抗の抵抗値Ｒleakおよびキャパシタ１４０の容量値Ｃtotalを算出する：

Ｒleak＝－ｄｔ１×ｄＶ２／｛Ｉconst×ｄｔ２×ｌｎ（１－ｄＶ１／Ｖ０）｝－（Ｖ０－ｄＶ１）／Ｉconst ・・・（４）
Ｃtotal＝－ｄｔ１／｛Ｒleak×ｌｎ（１－ｄＶ１／Ｖ０）｝ ・・・（５）

式（４）および式（５）において、Ｖ０は測定開始時のキャパシタ１４０の端子電圧である。

なお、コントローラ１１０が第１期間と第２期間を連続して設定しているため、図８に示すように、自然放電測定が終了した状態から定電流測定が開始される。図８は、第１期間と第２期間とを連続して設定した例である。つまり、定電流測定の初期電圧は、自然放電測定の開始時刻ｔ０における初期電圧Ｖ０から第１差分電圧ｄＶ１だけ低下した電圧（Ｖ０－ｄＶ１）である。

以上に説明したように、算出回路４０は、第１期間と第２期間のそれぞれの期間におけるキャパシタ１４０の端子電圧Ｖcapの時間的変化に基づき、キャパシタ１４０の容量値を算出する。メモリシステム１におけるキャパシタ１４０の容量値Ｃtotalの測定方法では、リーク抵抗の抵抗値Ｒleakが考慮される。このため、メモリシステム１によれば、キャパシタ１４０の容量値Ｃtotalを正確に測定することができる。

なお、式（４）と式（５）は、定電流測定で得られる式（６）と自然放電測定で得られる式（７）との連立方程式を解き、変形することで得られる：

Ｃtotal＝（Ｉconst＋（Ｖ０－ｄＶ１）／Ｒleak）×ｄｔ２／ｄＶ２ ・・・（６）
Ｒleak＝－ｄｔ１／｛Ｃtotal×ｌｎ（１－ｄＶ１／Ｖ０）｝ ・・・（７）

式（６）と式（７）で、Ｖ０は測定開始時のキャパシタ１４０の端子電圧、ｄｔ１は第１経過時間、ｄｔ２は第２経過時間、ｄＶ１とｄＶ２はそれぞれ第１経過時間ｄｔ１と第２経過時間ｄｔ２に対応する端子電圧の変化量である。

なお、以下の連立方程式を解くことにより、リーク抵抗の抵抗値Ｒleakとキャパシタ１４０の容量値Ｃtotalをより厳密に算出できる：

Ｃtotal＝－ｄｔ２／（Ｒleak×ｌｎ｛１－ｄＶ２／（Ｖ０－ｄＶ１＋Ｒleak×Ｉconst）｝）
Ｃtotal＝－ｄｔ１／（Ｒleak×ｌｎ｛１－ｄＶ１／Ｖ０｝）

上記の連立方程式を解くと、以下の式が求まる：

Ｒleak＝ｄＶ２／（Ｉconst×｛１－（１―ｄＶ１／Ｖ０）^dt2/dt1｝）－（Ｖ０－ｄＶ１）／Ｉconst
Ｃtotal＝－ｄｔ１／（Ｒleak×ｌｎ｛１－ｄＶ１／Ｖ０｝）

キャパシタ１４０は、複数のキャパシタを並列接続して構成してもよい。その場合、容量値Ｃtotalは、複数のキャパシタで構成されたキャパシタ１４０の容量値の総和である。

キャパシタ１４０は、例えば、積層セラミックコンデンサであってもよいし、アルミコンデンサであってもよい。或いは、メモリシステム１の小型化のために、キャパシタ１４０はタンタルコンデンサであってもよい。

メモリシステム１において算出する抵抗値Ｒleakは、キャパシタ１４０に接続するすべてのリーク抵抗の抵抗値の合成である。例えば、リーク抵抗は、キャパシタ１４０自身に流れるリーク電流に関するリーク抵抗だけでなく、キャパシタ１４０に直列的にまたは並列的に接続する回路素子に流れるリーク電流に関するリーク抵抗を含む。

それぞれの測定のための第１期間と第２期間の長さは、任意に設定可能である。例えば、第１期間や第２期間が長いほど、測定精度が上がる。一方、キャパシタ１４０の容量値を測定中は不揮発性半導体メモリ１２０の動作が停止している。このため、不揮発性半導体メモリ１２０の停止時間を短くするためには、第１期間と第２期間は短いほどよい。

つまり、測定精度と不揮発性半導体メモリ１２０の停止時間とはトレードオフの関係である。したがって、容量値を精密に測定したい場合には第１期間と第２期間を長くする。一方、測定精度がある程度低下しても不揮発性半導体メモリ１２０の停止時間を短くしたい場合には、第１期間と第２期間を短く設定する。

なお、第１期間と第２期間の順番を逆に設定してもよい。すなわち、第２期間を先に、第１期間を後に設定してもよい。

ここで、比較例の測定方法として、キャパシタ１４０のリーク電流の影響を無視してキャパシタ１４０の容量値を測定する方法について検討する。比較例の測定方法では、定電流測定により、キャパシタ１４０の容量値を測定する。

図９に、比較例の定電流測定での端子電圧Ｖcapの時間的変化を示す。キャパシタ１４０の容量値の測定においてリーク電流が発生しない場合には、図９に破線で示した特性Ｓ１のように、端子電圧Ｖcapの時間的変化は直線的である。比較例の定電流測定では、式（２）でリーク電流の影響を無視して容量値Ｃtotalを算出する。すなわち、測定時間ｄｔａの間に変化する端子電圧Ｖcapの変化量ｄＶａを用いて、容量値Ｃtotalを以下の式（８）により算出する：

Ｃtotal＝Ｉconst×ｄｔａ／ｄＶａ ・・・（８）

しかし、実際にはキャパシタ１４０のリーク電流が発生するため、図９に実線で示した特性Ｓ２のように、端子電圧Ｖcapの時間的変化は直線的にならない。したがって、リーク電流が大きいときには、キャパシタ１４０の容量値が実際の値よりも小さく測定される。このため、端子電圧Ｖcapの時間的変化が特性Ｓ２である期間の測定結果を用いた場合には、メモリシステムの製品寿命が実際よりも短く予測されてしまう。

上記のように、キャパシタ１４０のリーク電流を考慮しないで容量値Ｃtotalを算出する比較例の測定方法では、容量値Ｃtotalが実際の値よりも小さく算出される。したがって、比較例の測定方法でキャパシタ１４０の容量値を算出した場合は、図７および図８を参照して説明した測定方法によりキャパシタ１４０の容量値を算出した場合よりも、メモリシステム１の製品寿命の予測が短くなる。つまり、リーク電流を考慮しないでキャパシタ１４０の容量値を測定した場合は、メモリシステム１を使用する期間が、実際に使用できる期間よりも短くなる可能性がある。

以上に説明したように、第１の実施形態に係るメモリシステム１では、自然放電での測定と定電流での測定を組み合わせることにより、キャパシタ１４０の容量値を精度よく測定できる。このため、メモリシステム１によるキャパシタ１４０の容量値の測定方法によれば、リーク電流を無視した（考慮しない）比較例の測定方法のようにキャパシタ１４０の容量値を実際の値よりも小さく算出することを避けられる。したがって、メモリシステム１によれば、メモリシステム１の製品寿命を高い精度で予測できる。特に、メモリシステム１に搭載するキャパシタ１４０の個数が増えるほど、リーク電流を無視した比較例の測定方法よりも予測される製品寿命が長くなる。このため、メモリシステム１を使用する期間を長くできる。

ところで、キャパシタ１４０のリーク抵抗の減少などを検知することによって、キャパシタ１４０の端子間のショート不良の発生を予測することは重要である。これは、キャパシタ１４０の端子間のショート不良が発生すると、キャパシタ１４０の充電ができなくなるためである。そして、メモリシステム１の動作中にキャパシタ１４０のショート不良が発生すると、キャパシタ１４０に充電された電荷が一気に放電されるため、発熱によってメモリシステム１が炎上する可能性がある。例えば、キャパシタ１４０にタンタルコンデンサを使用した場合、タンタルコンデンサの不良モードはショート不良が多い。

また、キャパシタ１４０のリーク抵抗が小さくなると、リーク電流の発生により、キャパシタ１４０を十分に充電できない場合が生じる。キャパシタ１４０を十分に充電できない場合には、電源喪失時におけるメモリシステム１のバックアップ動作を保証できない。このため、不揮発性半導体メモリ１２０に記憶したデータを消失したり、メモリシステム１が故障したりする。

第１の実施形態に係るメモリシステム１によれば、キャパシタ１４０につながるリーク抵抗の抵抗値を精度よく算出できる。このため、リーク抵抗の低下を早い段階で検知し、リーク電流の増大やショート不良によるメモリシステム１の故障を防止できる。

＜変形例＞
図８には、第１期間と第２期間を連続して設定した場合を示した。しかし、図１０に示すように、第１期間と第２期間の間をあけてもよい。図１０に示すように第１期間と第２期間の間に中間期間を設定した場合にも、第１期間と第２期間における測定は、図７を参照して説明した測定方法と同様である。

すなわち、自然放電測定において、第１差分電圧ｄＶ１に対応する第１経過時間ｄｔ１を測定する。定電流測定において、第２差分電圧ｄＶ２に対応する第２経過時間ｄｔ２を測定する。第１差分電圧ｄＶ１、第１経過時間ｄｔ１、第２差分電圧ｄＶ２、および第２経過時間ｄｔ２は、算出回路４０に出力される。算出回路４０は、以下の式（９）および式（１０）の関係式を用いて、キャパシタ１４０の容量値Ｃtotalとリーク抵抗の抵抗値Ｒleakを算出する：

Ｒleak＝－ｄｔ１×ｄＶ２／｛Ｉconst×ｄｔ２×ｌｎ（１－ｄＶ１／Ｖ０）｝－Ｖ０／Ｉconst ・・・（９）
Ｃtotal＝－ｄｔ１／｛Ｒleak×ｌｎ（１－ｄＶ１／Ｖ０）｝ ・・・（１０）

図１０に示すように、第１期間と第２期間との間に電源管理回路１３０がキャパシタ１４０を充電し、端子電圧Ｖcapは初期電圧Ｖ０まで戻る。つまり、定電流測定の開始前の初期電圧は、自然放電測定の開始前の初期電圧と同じである。このため、式（９）は、式（４）と右辺の第２項が異なる。式（１０）と式（５）は同一である。

なお、以下の連立方程式を解くことにより、第１期間と第２期間の間をあけた場合のリーク抵抗の抵抗値Ｒleakとキャパシタ１４０の容量値Ｃtotalをより厳密に算出できる：

Ｃtotal＝－ｄｔ２／（Ｒleak×ｌｎ｛１－ｄＶ２／（Ｖ０＋Ｒleak×Ｉconst）｝）
Ｃtotal＝－ｄｔ１／（Ｒleak×ｌｎ｛１－ｄＶ１／Ｖ０｝）

上記の連立方程式を解くと、以下の式が求まる：

Ｒleak＝ｄＶ２／（Ｉconst×｛１－（１―ｄＶ１／Ｖ０）^dt2/dt1｝）－Ｖ０／Ｉconst
Ｃtotal＝－ｄｔ１／（Ｒleak×ｌｎ｛１－ｄＶ１／Ｖ０｝）

変形例の測定方法によれば、第１期間と第２期間とを連続して設定した場合よりも、定電流測定の初期電圧を高くできる。このため、第１期間および第２期間をそれぞれ長く設定できる。これにより、測定精度を高くできる。

一方、第１期間と第２期間とを連続して設定した場合は、変形例の測定方法よりも測定時間が短い。このため、不揮発性半導体メモリ１２０の停止時間を短縮できる。

（第２の実施形態）
図１に示すメモリシステム１では、電源管理回路１３０によりキャパシタ１４０の端子電圧を測定する。これに対し、電源管理回路１３０を使用せずにキャパシタ１４０の端子電圧を測定してもよい。例えば、コントローラ１１０が内蔵するアナログデジタル変換器を測定回路２０に使用してもよい。

図１１に、第２の実施形態に係るメモリシステム１ａを示す。メモリシステム１ａは、図１に示したメモリシステム１における測定回路２０として機能するアナログデジタル変換器１１１を内蔵するコントローラ１１０ａを有する。コントローラ１１０ａは、タイマー回路３０も内蔵する。また、メモリシステム１ａは、電源管理回路１３０ａに内蔵されない定電流回路１０を備える。なお、図１に示したメモリシステム１における電源管理回路１３０と同様に、メモリシステム１ａにおいても、電源管理回路１３０ａは、昇降圧回路１３１により、外部電力Ｐ０の電圧を昇圧してキャパシタ１４０を充電する。

メモリシステム１ａにおいても、第１の実施形態に係るメモリシステム１と同様に、自然放電測定と定電流測定を組み合わせてキャパシタ１４０の容量値を測定する。以下に、自然放電測定を示す図１２および定電流測定を示す図１３を参照して、メモリシステム１ａを用いるキャパシタ１４０の容量値の測定方法について説明する。図１２は、メモリシステム１ａによる自然放電測定を説明するための回路ブロック図である。図１３は、メモリシステム１ａによる定電流測定を説明するための回路ブロック図である。

図１２および図１３に示すように、直列に接続した第１分圧抵抗１８１と第２分圧抵抗１８２が、キャパシタ１４０と並列に接続されている。これにより、メモリシステム１ａでは、キャパシタ１４０に充電された電圧が、キャパシタ１４０の一方の端子に接続する第１分圧抵抗１８１と、ＧＮＤ電位となる配線に接続する第２分圧抵抗１８２により分圧される。アナログデジタル変換器１１１は、第１分圧抵抗１８１と第２分圧抵抗１８２との接続点での電圧を測定する。キャパシタ１４０の端子電圧を分圧するのは、外部電力Ｐ０の電圧を昇圧してキャパシタ１４０を充電するため、キャパシタ１４０の端子電圧をコントローラ１１０ａに入力できないためである。すなわち、キャパシタ１４０に充電された電圧が、アナログデジタル変換器１１１の耐圧よりも大きい場合、アナログデジタル変換器１１１が破損しないように、キャパシタ１４０の端子電圧を分圧する必要が生じる。

まず、図１２を参照して、メモリシステム１ａによる自然放電測定を説明する。自然放電測定では、スイッチＳＷ１をオフして電源管理回路１３０ａによるキャパシタ１４０の充電を停止する。また、スイッチＳＷ２をオフして、定電流回路１０によるキャパシタ１４０からの電荷の引き抜きをオフする。例えば、コントローラ１１０ａの制御により、スイッチＳＷ１およびスイッチＳＷ２のオンオフを制御する。

この状態で、アナログデジタル変換器１１１は、自然放電測定の開始時の初期電圧から第１差分電圧ｄＶ１だけ低下するまで端子電圧Ｖcapを測定する。タイマー回路３０は、測定開始から端子電圧Ｖcapが第１差分電圧ｄＶ１だけ低下するまでの第１経過時間ｄｔ１を測定する。

次に、図１３を参照して、メモリシステム１ａによる定電流測定を説明する。定電流測定では、スイッチＳＷ１をオフして電源管理回路１３０ａによるキャパシタ１４０の充電を停止する。また、スイッチＳＷ２をオンして、定電流回路１０によるキャパシタ１４０から電荷の引き抜きをオンする。そして、定電流回路１０が一定電流でキャパシタ１４０から電荷を引き抜く状態で、アナログデジタル変換器１１１がキャパシタ１４０の端子電圧を測定する。

すなわち、アナログデジタル変換器１１１は、定電流測定の開始時の初期電圧から第２差分電圧ｄＶ２だけ低下するまで端子電圧Ｖcapを測定する。タイマー回路３０は、測定開始から端子電圧Ｖcapが第２差分電圧ｄＶ２だけ低下するまでの第２経過時間ｄｔ２を測定する。

その後、算出回路４０が、第１差分電圧ｄＶ１、第２差分電圧ｄＶ２、第１経過時間ｄｔ１、および第２経過時間ｄｔ２を用いて、キャパシタ１４０の容量値およびキャパシタ１４０に接続するリーク抵抗の抵抗値を算出する。

第２の実施形態に係るメモリシステム１ａでは、コントローラ１１０ａが内蔵するアナログデジタル変換器１１１を、キャパシタ１４０の端子電圧の測定に使用する。このため、電源管理回路１３０ａの構成をシンプルにできる。他は、第１の実施形態に係るメモリシステム１と実質的に同様であり、重複する記載を省略する。

なお、スイッチＳＷ１やスイッチＳＷ２に、電界効果トランジスタ（ＦＥＴ）をスイッチとして使用してもよい。リレーをスイッチに使用してもよいが、リレーをスイッチに用いた場合は、ＦＥＴをスイッチに使用する場合よりもスイッチの応答速度が遅い。

通常、ＳＳＤなどのコントローラには汎用の入出力ピンとしてGeneral Purpose Input/ Output（ＧＰＩＯ）ピンが搭載されている。ＧＰＩＯピンは、ハイレベル、ローレベル、ハイインピーダンスレベルの信号を出力できる。このため、ＧＰＩＯピンを使用して、スイッチのオンオフを制御することが可能である。例えば、図１４に示すように、ＧＰＩＯピンに接続したｎチャネル型ＭＯＳトランジスタＮＭＯＳをスイッチに使用する場合には、信号を伝搬させるためにＧＰＩＯピンとｎチャネル型ＭＯＳトランジスタＮＭＯＳの間にレベル変換回路１９０が必要である。或いは、ＧＰＩＯピンに接続したｐチャネル型ＭＯＳトランジスタＰＭＯＳをスイッチに使用する場合には、図１４に示すｐチャネル型ＭＯＳトランジスタＰＭＯＳと抵抗Ｒｐの組み合わせによりスイッチを実現できる。

（その他の実施形態）
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、書き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

例えば、メモリシステム１はＳＳＤやＵＦＳに限定されない。また、上記では、キャパシタ１４０がＰＬＰ処理のためのコンデンサである場合を説明したが、ＰＬＰ処理のためのコンデンサ以外のキャパシタ１４０の容量値の測定に実施形態に係る測定方法を適用してもよい。例えば、電源ノイズの対策のためにメモリシステム１に実装されるバイパスコンデンサの容量値を、実施形態に係る測定方法により測定できる。

１、１ａ…メモリシステム
１０…定電流回路
２０…測定回路
３０…タイマー回路
４０…算出回路
１００…基板
１１０、１１０ａ…コントローラ
１１１…アナログデジタル変換器
１２０…不揮発性半導体メモリ
１３０、１３０ａ…電源管理回路
１３１…昇降圧回路
１４０…キャパシタ

Claims (10)

1. 外部装置から供給される電源の電力で動作するメモリシステムであって、
   不揮発性半導体メモリと、
   前記不揮発性半導体メモリを制御するコントローラと、
   前記電源の喪失時に前記不揮発性半導体メモリおよび前記コントローラに電荷を供給するキャパシタと、
   前記キャパシタから一定電流で電荷を引き抜く定電流回路と、
   前記キャパシタの両端の端子電圧を測定する測定回路と、
   前記測定回路が前記端子電圧を測定する間の時間を測定するタイマー回路と、
   を備え、
   前記コントローラは、前記キャパシタが自然放電する第１期間および前記定電流回路が前記キャパシタから電荷を引き抜く第２期間のそれぞれにおける、前記測定回路の測定および前記タイマー回路の測定により得られる前記端子電圧の時間的変化に基づき、前記キャパシタのリーク電流が流れるリーク抵抗の抵抗値を変数に含む数式を用いて前記キャパシタの容量値を算出する、
   メモリシステム。
2. 前記測定回路は、前記第１期間において測定開始から第１差分電圧だけ低下するまで前記端子電圧を測定し、前記第２期間において測定開始から第２差分電圧だけ低下するまで前記端子電圧を測定し、
   前記タイマー回路は、前記第１期間において前記測定開始から前記端子電圧が前記第１差分電圧だけ低下する第１経過時間、および、前記第２期間において前記測定開始から前記端子電圧が前記第２差分電圧だけ低下する第２経過時間を測定し、
   前記コントローラは、前記第１差分電圧、前記第２差分電圧、前記第１経過時間、および前記第２経過時間を用いて、前記キャパシタの容量値および前記リーク抵抗の抵抗値を算出する、
   請求項１に記載のメモリシステム。
3. 前記コントローラは、
   前記第１期間および前記第２期間それぞれの前記測定開始時の前記端子電圧をＶ０、前記一定電流をＩconst、前記第１差分電圧をｄＶ１、前記第２差分電圧をｄＶ２、前記第１経過時間をｄｔ１、前記第２経過時間をｄｔ２として、前記キャパシタの容量値Ｃtotalおよび前記リーク抵抗の抵抗値Ｒleakを、
   Ｒleak＝－ｄｔ１×ｄＶ２／｛Ｉconst×ｄｔ２×ｌｎ（１－ｄＶ１／Ｖ０）｝－Ｖ０／Ｉconst
   Ｃtotal＝－ｄｔ１／｛Ｒleak×ｌｎ（１－ｄＶ１／Ｖ０）｝
   の関係式を用いて算出する、請求項２に記載のメモリシステム。
4. 前記コントローラが、前記第１期間と前記第２期間を連続して設定する、請求項２に記載のメモリシステム。
5. 前記コントローラは、
   前記第１期間の前記測定開始時の前記端子電圧をＶ０、前記一定電流をＩconst、前記第１差分電圧をｄＶ１、前記第２差分電圧をｄＶ２、前記第１経過時間をｄｔ１、前記第２経過時間をｄｔ２として、前記キャパシタの容量値Ｃtotalおよび前記リーク抵抗の抵抗値Ｒleakを、
   Ｒleak＝－ｄｔ１×ｄＶ２／｛Ｉconst×ｄｔ２×ｌｎ（１－ｄＶ１／Ｖ０）｝－（Ｖ０－ｄＶ１）／Ｉconst
   Ｃtotal＝－ｄｔ１／｛Ｒleak×ｌｎ（１－ｄＶ１／Ｖ０）｝
   の関係式を用いて算出する、請求項４に記載のメモリシステム。
6. 前記不揮発性半導体メモリおよび前記コントローラへの電力の供給および前記キャパシタの充放電をそれぞれ制御する電源管理回路を更に備え、
   前記電源管理回路は、前記電源の喪失時に、前記不揮発性半導体メモリおよび前記コントローラに前記キャパシタに蓄積された電荷を供給する、
   請求項１乃至５のいずれか１項に記載のメモリシステム。
7. 前記電源管理回路が、前記定電流回路、前記測定回路、および前記タイマー回路を内蔵する、請求項６に記載のメモリシステム。
8. 前記コントローラが、前記測定回路および前記タイマー回路を内蔵する、請求項１乃至６のいずれか１項に記載のメモリシステム。
9. 前記不揮発性半導体メモリがＮＡＮＤ型フラッシュメモリである、請求項１乃至８のいずれか１項に記載のメモリシステム。
10. 不揮発性半導体メモリ、前記不揮発性半導体メモリを制御するコントローラ、および電源喪失時に前記不揮発性半導体メモリおよび前記コントローラに電荷を供給するキャパシタを有するメモリシステムにおける前記キャパシタの容量値の測定方法であって、
    前記キャパシタが自然放電する第１期間と前記キャパシタが一定電流で電荷を引き抜かれる第２期間のそれぞれにおける、前記キャパシタの両端の端子電圧を測定し、
    前記端子電圧を測定する間の時間を測定し、
    前記第１期間および前記第２期間のそれぞれにおける、前記端子電圧の測定および前記時間の測定により得られる前記キャパシタの前記端子電圧の時間的変化に基づき、前記キャパシタのリーク電流が流れるリーク抵抗の抵抗値を変数に含む数式を用いて前記キャパシタの容量値を算出する、
    容量値の測定方法。

Images