JP2022045792A - 検出装置 - Google Patents
検出装置 Download PDFInfo
- Publication number
- JP2022045792A JP2022045792A JP2020151570A JP2020151570A JP2022045792A JP 2022045792 A JP2022045792 A JP 2022045792A JP 2020151570 A JP2020151570 A JP 2020151570A JP 2020151570 A JP2020151570 A JP 2020151570A JP 2022045792 A JP2022045792 A JP 2022045792A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- period
- electrode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
- H04L9/0897—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage involving additional devices, e.g. trusted platform module [TPM], smartcard or USB
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
- H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/44—Program or device authentication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】偽造品の製造を抑制するため、PUFを利用した撮像データを生成可能な検出装置を提供すること。【解決手段】検出装置は、第1のトランジスタのゲート電極に光電変換素子が接続された画素を有し、第1のトランジスタのゲート電極をリセットするリセット期間と、光電変換素子を露光する露光期間と、光電変換素子の露光に伴う電圧を読み出す期間と、を有し、リセット期間において、第1のトランジスタのゲート電極にリセット電圧を供給する第1の期間に第1の電圧を読み出し、第1のトランジスタのゲート電極にリセット電圧の供給を停止した後の第2の期間に第2の電圧を読み出し、露光期間である第3の期間ののち前記読み出す期間である第4の期間に第3の電圧を読み出し、第1の電圧と第2の電圧の差をPUF-IDデータとして出力し、第3の電圧と第2の電圧の差を検出データとして出力する。【選択図】図1
Description
本発明は、検出装置、及び検出装置の駆動方法に関する。
近年、半導体集積回路を有する電子部品、前記電子部品を備えた電子機器、又はそれらを利用したシステムにおいて、模倣品、海賊版、又は偽造品が問題となっている。例えば、前記電子部品、前記電子機器、又はそれらを利用したシステムの模倣品、海賊版、又は偽造品の製造を防止するため、秘密鍵を利用する暗号化技術を用いることは、これらの問題に対する対策の一つである。
また、これらの問題に対する他の対策として、特許文献1及び特許文献2には、PUF(Physical Unclonable Function)を利用した撮像データを生成可能な固体撮像装置が開示されている。
本発明の課題の一つは、模倣品、海賊版、又は偽造品の製造を抑制するため、PUFを利用した撮像データを生成可能な検出装置を提供することを課題の一つとする。
検出装置は、電源線と読み出し信号線との間に接続された第1のトランジスタのゲート電極に光電変換素子の第1の電極が接続された少なくとも1つの画素を有し、第1のトランジスタのゲート電極をリセットするリセット期間と、光電変換素子を露光する露光期間と、光電変換素子の露光に伴う電圧を読み出す期間と、を有し、リセット期間において、第1のトランジスタのゲート電極にリセット電圧を供給する第1の期間に、読み出し信号線から第1の電圧を読み出し、第1のトランジスタのゲート電極にリセット電圧の供給を停止した後の第2の期間に、読み出し信号線から第2の電圧を読み出し、露光期間である第3の期間ののち、前記読み出す期間である第4の期間において、読み出し信号線から第3の電圧を読み出し、第1の電圧と第2の電圧の差をPUF-IDデータとして出力し、第3の電圧と第2の電圧の差を検出データとして出力する。
以下、本発明の実施形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状、構成等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。なお、各要素に対する「第1」、「第2」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。
検出装置は、指紋などの生体情報を検出する装置や固体撮像装置を含む。固体撮像装置には、例えば、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサ、CCD(Charge Coupled Device)イメージセンサなどがある。本発明の一実施形態に係る固体撮像装置は、例えば、CMOSイメージセンサである。本明細書においては、固体撮像装置を例に説明するが、本発明の内容は固体撮像装置に限らず指紋センサなどの生体情報を検出するための検出装置においても当然適用可能である。また、指紋センサなどの検出装置に本発明を適用するにあたり、後述する撮像データは検出データと言い換えてもよい。
<1.第1実施形態>
<1-1.固体撮像装置100の構成>
図1及び図2は、本発明の一実施形態に係る固体撮像装置100の構成を示す模式的な平面図である。本発明の一実施形態に係る固体撮像装置100の構成は、図1及び図2に示された構成に限定されない。
<1-1.固体撮像装置100の構成>
図1及び図2は、本発明の一実施形態に係る固体撮像装置100の構成を示す模式的な平面図である。本発明の一実施形態に係る固体撮像装置100の構成は、図1及び図2に示された構成に限定されない。
図1に示されるように、固体撮像装置100は、電源回路200、駆動タイミング制御回路300、行選択回路400、画素部504、読み出し回路600、及び信号処理回路700を有する。画素部504は、被写体を撮像する複数の画素502を有する。
複数の画素502は、x方向と、x方向に交差するy方向にマトリクス状に配列する。詳細は後述するが、複数の画素502のそれぞれは、画素回路120を構成する複数のトランジスタ(図3)、複数の容量素子(図3)、及び受光素子(図3)を有する。本発明の一実施形態において、例えば、x方向は第1の方向と呼ばれ、y方向は第2の方向と呼ばれる。また、本発明の一実施形態において、受光素子は光起電力を発生する光電変換素子である例を示すが、本発明の一実施形態はこの例に限定されない。本発明の一実施形態において、光電変換素子の具体例としてフォトダイオード(Photo Diode、PD)を示す。
電源回路200は、駆動タイミング制御回路300、信号処理回路700、読み出し回路600、及び行選択回路400に電気的に接続する。電源回路200は、論理回路(図示せず)、電圧生成回路(図示せず)を有する。電源回路200は、論理回路、電圧生成回路を用いて、信号または電源電圧を生成し、生成した信号、電源電圧、又は電力を、駆動タイミング制御回路300、信号処理回路700、読み出し回路600、及び行選択回路400に供給する。
駆動タイミング制御回路300は、信号処理回路700、読み出し回路600、及び行選択回路400に電気的に接続する。駆動タイミング制御回路300は、例えば、信号処理回路700、読み出し回路600、及び行選択回路400等の信号処理に必要なタイミング信号を生成し、信号処理回路700、読み出し回路600、及び行選択回路400に当該タイミング信号を供給する。タイミング制御信号は、例えば、行選択回路400の行選択を制御するクロック信号、及びスタートパルスを生成し、生成した各信号を行選択回路400に供給する。
行選択回路400は、例えば、画素部504に対してx方向に隣接する位置に配置される。行選択回路400には、例えば、リセット信号線412(図3)、走査信号線410(図3)、バイアス電圧供給線418(図3)、基準電位線PVSS、第1の駆動電源線PVDD1が接続される。走査信号線410は、同じ行に配列された複数の画素502に接続される。
読み出し回路600は、信号処理回路700に接続する。読み出し回路600は、例えば、画素部504に対してy方向に隣接する位置に配置される。読み出し回路600には、複数の読み出し信号線420(図3)、第2の駆動電源線PVDD2(図3)が接続される。読み出し信号線420は、同じ列に配列された複数の画素502に接続される。
読み出し回路600は、例えば、AD変換器(図示は省略)、及び水平転送走査回路(図示は省略)を有する。読み出し信号線420に供給される出力信号OUT(n)(図4)は、AD変換器によってデジタル信号に変換される。デジタル信号は、水平転送走査回路に転送される。水平転送走査回路は、デジタル信号を列毎に順次読み出す。すなわち、水平転送走査回路は、行選択回路400を用いて選択された行の複数の画素502のそれぞれに対応する出力信号OUT(n)をデジタル信号として読み出すことができる。よって、読み出し回路600は、出力信号OUT(n)を入力し、デジタル信号を出力する。
信号処理回路700は、PUF-ID抽出回路710、及び画像処理回路720を有する。PUF-ID抽出回路710は、例えば、読み出し回路600から出力された複数のデジタル信号を用いて固体撮像装置100に固有の識別子(Identifer、ID)、即ち、PUF-IDを生成する。画像処理回路720は、例えば、読み出し回路600から出力された複数のデジタル信号に対して、ガンマ補正、ノイズ除去などの画像処理を実行し、画像データを生成する。画像データは、例えば、撮像された被写体の撮像データである。なお、図示は省略するが、信号処理回路700、PUF-ID抽出回路710、及び画像処理回路720のそれぞれは、演算処理回路、記憶回路を有する。本発明の一実施形態において、演算処理回路は、例えば、プロセッサ、CPUなどであり、記憶回路は、例えば、揮発性メモリ、不揮発性メモリである。
図2に示されるように、行選択回路400は、画素部504内のn行目に位置する複数の画素502(画素回路120)のそれぞれに、共通に、リセット信号RG(n)と、走査信号SG(n)と、バイアス電圧供給信号VBと、基準電位VSSと、第1の駆動電圧VPP1とを供給する。読み出し回路600は、画素部504内のm列目に位置する複数の画素502の画素回路120のそれぞれに、第2の駆動電圧VPP2を供給する。本発明の一実施形態において、複数の画素502は、例えば、x方向(第1の方向)にm個配列し、y方向(第2方向)にn個配列する。数値m及び数値nはそれぞれ自然数である。例えば、3行5列に配列する画素502は、3行5列の画素502、または座標(3、5)の画素502などと呼ばれる。
複数の画素502のそれぞれは、複数のサブ画素を含んでもよい。例えば、1つの画素502は、3つのサブ画素を有し、3つのサブ画素のそれぞれは画素回路120を有してもよい。3つのサブ画素は、互いに異なる色を呈すカラーフィルタを有してもよい。例えば、3つの画素のうち、第1のサブ画素は赤色を呈すカラーフィルタを有し、第2のサブ画素は緑色を呈すカラーフィルタを有し、第3のサブ画素は青色を呈すカラーフィルタを有する。また、3つの画素502を1単位として、3つの画素が互いに異なる色を呈すカラーフィルタを有してもよい。例えば、3つの画素のうち、第1の画素は赤色を呈すカラーフィルタを有し、第2の画素は緑色を呈すカラーフィルタを有し、第3の画素は青色を呈すカラーフィルタを有する。画素及びサブ画素の構成はここで示す例に限定されない。例えば、画素502は4つ以上の互いに異なる色を呈すカラーフィルタを有するサブ画素を有してもよく、4つ以上の互いに異なる色を呈すカラーフィルタを有する画素502を1単位としてもよい。本発明の一実施形態に係る固体撮像装置100は、4つ以上の互いに異なる色を呈すカラーフィルタを有する画素またはサブ画素を備えることで、被写体の色再現性の高い撮像データを生成することができる。
また、本発明の一実施形態に係る固体撮像装置100では、複数の画素502の配列は、ストライプ配列である例を示す。なお、複数の画素502の配列には制限がなく、例えば、固体撮像装置100の用途又は仕様に基づき適宜決めればよい。
なお、各信号、電源、電圧、及び電力の基となる信号、電源、電圧、及び電力が、外部回路(図示は省略)から電源回路200、駆動タイミング制御回路300、及び信号処理回路700に供給されてもよい。各信号、電源、電圧、及び電力に基づき、電源回路200、駆動タイミング制御回路300、及び信号処理回路700において加工された所望の信号、所望の電源、所望の電圧、及び所望の電力が、行選択回路400、画素部504、及び読み出し回路600に供給されてもよい。
<1-2.画素502の構成>
図3は、本発明の一実施形態に係る画素回路120を示す回路図である。複数の画素502のそれぞれは、画素回路120を構成する複数のトランジスタと、容量素子と、光電変換素子とを有する。図3は、図2に示したn行m列の画素502の、画素回路120を構成する構成要素を示す。図3に示す画素回路120の構成は一例であって、画素回路120の構成は、図3に示す構成に限定されない。図1及び図2と同一、又は類似する構成については、ここでの説明を省略する。
図3は、本発明の一実施形態に係る画素回路120を示す回路図である。複数の画素502のそれぞれは、画素回路120を構成する複数のトランジスタと、容量素子と、光電変換素子とを有する。図3は、図2に示したn行m列の画素502の、画素回路120を構成する構成要素を示す。図3に示す画素回路120の構成は一例であって、画素回路120の構成は、図3に示す構成に限定されない。図1及び図2と同一、又は類似する構成については、ここでの説明を省略する。
図3に示すように、画素回路120は、例えば、リセットトランジスタMrst(第1のスイッチ)、駆動トランジスタMsf(第2のスイッチ)、選択トランジスタMsw(第3のスイッチ)、負荷トランジスタMcc(第4のスイッチ)、光電変換素子PD、第1の容量素子SC1、第2の容量素子SC2、第3の容量素子SC3、及び第4の容量素子SC4から構成される。これらのトランジスタのそれぞれは、ゲート電極(第1の電極)、ソース電極及びドレイン電極からなる一対の電極(第2の電極及び第3の電極からなる一対の電極)を有する。これらの容量素子のそれぞれは、一対の電極(第1の電極、第2の電極)を有する。なお、ソース電極及びドレイン電極に印加される電圧によって、各々の電極のソースとしての機能とドレインとしての機能とが入れ替わってもよい。
駆動トランジスタMsf、選択トランジスタMsw、及び負荷トランジスタMccはソースフォロア121を構成する。ソースフォロア121は、所謂ドレイン接地回路であり、第2の駆動電源線PVDD2から基準電位線PVSSに電流を流し、駆動トランジスタMsfのゲート電極620(第1の電極620)に供給された電圧に対応した出力信号OUT(n)を出力する。
画素502を駆動する電源として、第1の駆動電源線PVDD1から第1の駆動電圧VPP1が供給され、第2の駆動電源線PVDD2から第2の駆動電圧VPP2が供給され、基準電位線PVSSから基準電圧VSSが供給され、コモン電位線VCOMからコモン電圧が供給される。第1の駆動電源線PVDD1は第1の駆動電源線414であり、第2の駆動電源線PVDD2は第2の駆動電源線428であり、基準電位線PVSSは基準電位線424である。コモン電位線VCOMはコモン電極422に接続する。
本発明の一実施形態では、第1の駆動電源線PVDD1、第2の駆動電源線PVDD2、基準電位線PVSS、及びコモン電位線VCOMは、複数の画素502に対して共通に設けられるが、第1の駆動電源線PVDD1、第2の駆動電源線PVDD2、基準電位線PVSS、及びコモン電位線VCOMは、複数の画素502に対して共通に設けられなくてもよい。第1の駆動電圧VPP1は、第2の駆動電圧VPP2と同一または略同一であってよく、第2の駆動電圧VPP2より小さくてもよい。第1の駆動電圧VPP1は、定電圧であって、ノードnodeAに定電圧を供給し、画素502をリセットまたは初期化可能な電圧であればよい。コモン電圧は、基準電圧VSSと同一または略同一であってよく、基準電圧VSSより小さくてもよい。コモン電圧は、定電圧であって、コモン電極422の変動を抑制可能な電圧であればよい。
また、本発明の一実施形態では、バイアス電圧供給信号VB、基準電位線PVSS、及び第1の駆動電源線PVDD1は、行選択回路400に設けられ、バイアス電圧Vbias、基準電圧VSS、及び第1の駆動電圧VPP1は、行選択回路400から、複数の画素502に供給する例を示すが、この例に限定されない。バイアス電圧供給信号VB、基準電位線PVSS、及び第1の駆動電源線PVDD1は、読み出し回路600に設けられてもよく、バイアス電圧供給信号VB、基準電位線PVSS、及び第1の駆動電源線PVDD1の一部が行選択回路400に設けられ、残りの一部が読み出し回路600に設けられてもよい。第2の駆動電源線PVDD2は読み出し回路600に設けられ、第2の駆動電圧VPP2は読み出し回路600から、複数の画素502に供給する例を示すが、この例に限定されない。第2の駆動電源線PVDD2は行選択回路400に設けられてもよい。バイアス電圧供給信号VB、基準電位線PVSS、第1の駆動電源線PVDD1、及び第2の駆動電源線PVDD2は、電源回路200に設けられ、バイアス電圧Vbias、基準電圧VSS、第1の駆動電圧VPP1、及び第2の駆動電圧VPP2は、電源回路200から複数の画素502に供給してもよい。また、図示は省略するが、例えば、コモン電位線VCOMは電源回路200に設けられ、コモン電圧は電源回路200から複数の画素502のコモン電極422に供給されるが、この例に限定されない。コモン電位線VCOMは電源回路200に設けられ、コモン電圧は電源回路200から行選択回路400または読み出し回路600を経由し、複数の画素502のコモン電極422に供給されてもよい。本発明の一実施係る固体撮像装置100においては、用途、仕様等に合わせて、電源線などの配置を適宜変えてもよい。
リセットトランジスタMrstは、リセット信号RG(n)に基づき、ノードnodeAに第1の駆動電圧VPP1を供給し、画素502をリセット状態または初期化状態にする。ノードnodeAは、駆動トランジスタMsfのゲート電極620(第1の電極620)、光電変換素子PDの第1の電極、第1の容量素子の第2の電極、及び第2の容量素子の第2の電極に接続する。
駆動トランジスタMsfは、入力された第1の駆動電圧VPP1を用いて、リセット状態または初期化状態における画素502のソースフォロア121に流す電流を調整する。また、駆動トランジスタMsfは、画素502の露光に伴い光電変換素子PDが受光した光に基づき発生された光起電力を用いてソースフォロア121に流す電流を調整する。なお、本発明の一実施形態において、画素502の露光は、画素502が受光すること、画素502を露光することと言い換えてもよく、光電変換素子PDが受光することは、光電変換素子PDの露光、光電変換素子PDを露光することと言い換えてもよい。
選択トランジスタMswは、走査信号SG(n)に基づき、ソースフォロア121を駆動するか否かを制御する。すなわち、選択トランジスタMswは、走査信号SG(n)に基づき、ソースフォロア121が電流を流すか否かを制御する。
負荷トランジスタMccは、バイアス電圧供給信号VBに基づき、第2の駆動電源線PVDD2から基準電位線PVSSに定電流を流すか否かを制御する。バイアス電圧Vbiasが負荷トランジスタMccに入力されると、負荷トランジスタMccは導通状態となり、第2の駆動電源線PVDD2から基準電位線PVSSに定電流を流す。すなわち、負荷トランジスタMccは定電流源となる。
第1の容量素子SC1は、リセットトランジスタMrstのゲート電極(第1の電極)とリセットトランジスタMrstのソース電極またはドレイン電極(第2の電極または第3の電極)との間に設けられる。また、第1の容量素子SC1は、リセット信号線412とノードnodeAとの間に設けられる。第1の容量素子SC1の容量値は、容量値Cgs(Mrst)である。第3の容量素子SC3は、駆動トランジスタMsfのゲート電極620(第1の電極620)と駆動トランジスタMsfのソース電極またはドレイン電極(第3の電極630)との間に設けられる。また、第3の容量素子SC3は、ノードnodeAと第2の駆動電源線428との間に設けられる。第3の容量素子SC3の容量値は、容量値Cgd(Msf)である。第4の容量素子SC4は、駆動トランジスタMsfのゲート電極620(第1の電極620)と駆動トランジスタMsfのソース電極またはドレイン電極(第2の電極610)との間に設けられる。第4の容量素子SC4の容量値は、容量値Cgs(Msf)である。第1の容量素子SC1、第3の容量素子SC3、及び第4の容量素子SC4は、例えば、各トランジスタと配線等との間の寄生容量及び付加容量である。第1の容量素子SC1、第3の容量素子SC3、及び第4の容量素子SC4は、ノードnodeAに供給される第1の駆動電圧VPP1に相当する電荷を保持してもよく、光電変換素子PDが受光した光に基づき発生された光起電力に相当する電荷を保持してもよい。
第2の容量素子SC2は、ノードnodeAに供給される第1の駆動電圧VPP1に相当する電荷を保持する。また、第2の容量素子SC2は、光電変換素子PDが受光した光に基づき発生された光起電力に相当する電荷を保持する。第2の容量素子SC2の容量値は、容量値Cdiodeである。本発明の一実施形態に係る固体撮像装置100は、第2の容量素子SC2を有することで、第1の駆動電圧VPP1に相当する電荷の放電を抑制し、画素502のリセット状態または初期化状態を維持することができる。また、本発明の一実施形態に係る固体撮像装置100は、第2の容量素子SC2を有することで、光起電力に相当する電荷の放電を抑制し、画素502の露光状態を維持することができる。その結果、本発明の一実施形態に係る固体撮像装置100は、リセット状態または初期化状態、露光状態における各電圧を一定に保つことができるため、より偽造品の製造を抑制可能なPUF-IDを安定して生成し、かつ、被写体の撮像データを安定して生成し、偽造を抑制可能なPUF-IDを備える撮像データを安定して生成することができる。
リセットトランジスタMrstのゲート電極(第1の電極)は、リセット信号線412に電気的に接続する。リセット信号線412には、リセット信号RG(n)が供給される。リセットトランジスタMrstは、リセット信号線412に供給される信号によって、導通状態、非導通状態が制御される。リセット信号線412に供給される信号がハイ(High、H)レベルのとき、リセットトランジスタMrstは、導通状態となる。リセット信号線412に供給される信号がロー(Low、L)レベルのとき、リセットトランジスタMrstは、非導通状態となる。リセットトランジスタMrstのソース電極(第2電極)は、第1の駆動電源線414に電気的に接続する。第1の駆動電源線414には、第1の駆動電圧VPP1が供給される。リセットトランジスタMrstのドレイン電極(第3電極)は、ノードnodeAに接続する。なお、本発明の一実施形態では、ハイレベルは第1の駆動電圧VPP1でもよく、第2の駆動電圧VPP2でもよく、ローレベルは基準電圧VSSでもよく、コモン電圧でもよい。
選択トランジスタMswのゲート電極(第1の電極)は、走査信号線410に電気的に接続される。走査信号線410には、走査信号SG(n)が供給される。選択トランジスタMswは、走査信号SG(n)に供給される信号によって、導通状態、非導通状態が制御される。走査信号SG(n)に供給される信号がハイレベルのとき、選択トランジスタMswは、導通状態となる。走査信号SG(n)に供給される信号がローレベルのとき、選択トランジスタMswは、非導通状態となる。選択トランジスタMswのソース電極(第2の電極)は、読み出し信号線420及び負荷トランジスタMccのドレイン電極(第3の電極)に電気的に接続される。読み出し信号線420には、出力信号OUT(n)が供給される。
負荷トランジスタMccのゲート電極(第1の電極)は、バイアス電圧供給線418に電気的に接続される。バイアス電圧供給線418には、バイアス電圧供給信号VBが供給される。負荷トランジスタMccは、バイアス電圧供給信号VBに供給される電圧によって、導通状態、非導通状態が制御される。バイアス電圧供給信号VBに供給される電圧がバイアス電圧Vbiasのとき、負荷トランジスタMccは導通状態となり、負荷トランジスタMccは定電流を流す。バイアス電圧供給信号VBに供給される電圧がローレベルのとき、負荷トランジスタMccは非導通状態となる。負荷トランジスタMccのソース電極(第2の電極)は、基準電位線424に電気的に接続する。
光電変換素子PDの第1の電極はノードnodeAに電気的に接続し、光電変換素子PDの第2の電極はコモン電極422に電気的に接続する。コモン電極422には、コモン電位線VCOMからコモン電圧が供給される。
第1の容量素子SC1の第1の電極はリセットトランジスタMrstのゲート電極(第1の電極)に電気的に接続する。第1の容量素子SC1の第2の電極はリセットトランジスタMrstのドレイン電極(第3電極)及びノードnodeAに電気的に接続する。第2の容量素子SC2の第1の電極はノードnodeAに電気的に接続する。第2の容量素子SC2の第2の電極はコモン電極422に電気的に接続する。
第3の容量素子SC3の第1の電極は駆動トランジスタMsfのゲート電極620(第1の電極620)及びノードnodeAに電気的に接続する。第3の容量素子SC3の第2の電極は駆動トランジスタMsfのドレイン電極630(第3の電極630)及び第2の駆動電源線428に電気的に接続する。第2の駆動電源線428には、第2の駆動電圧VPP2が供給される。第4の容量素子SC4の第1の電極は駆動トランジスタMsfのゲート電極620(第1の電極620)及びノードnodeAに電気的に接続する。第4の容量素子SC4の第2の電極は駆動トランジスタMsfのソース電極610(第2の電極610)に電気的に接続する。
本発明の一実施形態では、導通状態とは、トランジスタのソース電極とドレイン電極とが導通し、トランジスタがオン(ON)の状態を示すものとする。また、本発明の一実施形態において、非導通状態とは、トランジスタのソース電極とドレイン電極とが非導通となり、トランジスタがオフ(OFF)の状態を示すものとする。なお、各トランジスタにおいて、ソース電極とドレイン電極とは、各電極の電圧によって、入れ替わる場合がある。また、トランジスタがオフの状態であっても、リーク電流などのように、わずかに電流が流れることは、当業者であれば容易に理解できることである。
本発明の一実施形態では、各トランジスタは、チャネル領域にシリコンやゲルマニウムなどの14族元素を有する。また、各トランジスタは、チャネル領域に半導体特性を有する酸化物を有してもよい。例えば、各トランジスタのチャネル領域は、低温ポリシリコン(LTPS)を有してもよく、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、及び酸素(O)を含む酸化物半導体を有してもよい。本発明の一実施形態に係る固体撮像装置100は、用途や仕様に応じて、適宜、トランジスタの構成、保持容量の接続、電源の電圧などを適合させるとよい。
本発明の一実施形態では、一部のトランジスタは隣接する複数の画素間で共有されてもよい。例えば、リセットトランジスタMrstは各行に1つ設けてもよく、各行に1つ行選択回路400内に設けてもよく、複数の行に1つ設けてもよく、複数の行に1つ行選択回路400内に設けてもよい。
<1-3.固体撮像装置100の駆動方法>
図4は、本発明の一実施形態に係る固体撮像装置100のタイミングチャートを示す模式的な図である。図5~図8は、図4に示すタイミングにおける画素502の動作状態を示す模式的な図である。図4~図8に示す駆動方法は、本発明の一実施形態に係る固体撮像装置100の駆動方法の一例であって、固体撮像装置100の駆動方法は、図4~図8に示す駆動方法に限定されない。図1~図3と同一、又は類似する構成については、ここでの説明を省略する。
図4は、本発明の一実施形態に係る固体撮像装置100のタイミングチャートを示す模式的な図である。図5~図8は、図4に示すタイミングにおける画素502の動作状態を示す模式的な図である。図4~図8に示す駆動方法は、本発明の一実施形態に係る固体撮像装置100の駆動方法の一例であって、固体撮像装置100の駆動方法は、図4~図8に示す駆動方法に限定されない。図1~図3と同一、又は類似する構成については、ここでの説明を省略する。
例えば、行選択回路400は、1行目の複数の画素502から最終行の複数の画素502までの各画素を行毎に選択する。選択された行毎に、各画素502が受光した光が各画素に対応する光電変換素子PDによってアナログ信号(光起電力)に変換される。行毎に光電変換された各アナログ信号が、各画素から出力される。読み出し回路600に含まれるAD変換器は、行毎に出力されたアナログ信号をデジタル信号に変換する。読み出し回路600に含まれる水平転送走査回路は、行毎に変換されたデジタル信号を、行毎に信号処理回路700に送信する。信号処理回路700に含まれるPUF-ID抽出回路710は、行毎に変換されたデジタル信号を受信し、行毎に変換されたデジタル信号を用いて固体撮像装置100に固有のPUF-IDを生成する。また、信号処理回路700に含まれる画像処理回路720は、行毎に変換されたデジタル信号を受信し、行毎に変換されたデジタル信号を用いて被写体の撮像データを生成する。さらに、信号処理回路700は、固体撮像装置100に固有のPUF-IDのデータと被写体の撮像データとを合成し、偽造を抑制可能なPUF-IDを備える撮像データを生成する。
ここでは、n行目の走査信号線410に電気的に接続する複数の画素502を駆動するため固体撮像装置100の駆動方法を説明する。図4に示すように、固体撮像装置100の駆動方法は、リセット期間、露光期間、撮像データ取得期間、及びブランク期間を含む。図4は、一例として、n行目の走査信号線410に電気的に接続する複数の画素502を駆動するためのタイミングチャートを示す。図5~図8は、n行目m列目の画素502の動作状態を示す。図4に示す駆動方法を、1行目の複数の画素502から最終行の複数の画素502まで繰り返し、行毎に変換されたデジタル信号を信号処理回路700で処理する。すなわち、図4に示す駆動方法を、複数の画素502のそれぞれにおいて、繰り返し実行し、行毎に変換されたデジタル信号を信号処理回路700で処理する。信号処理回路700は、固体撮像装置100に固有のPUF-IDのデータと被写体の撮像データとを生成し、固体撮像装置100に固有のPUF-IDのデータと被写体の撮像データとを用いて、偽造を抑制可能なPUF-IDを備える撮像データを生成することができる。
<1-3-1.リセット期間>
リセット期間は、画素502のノードnodeAをリセットし、画素502をリセット状態または初期化状態にする期間である。図4に示すように、リセット期間は、第1の期間T1及び第2の期間T2を有する。第1の期間T1は、第1の電圧V(t1)を取得する期間である。第1の電圧V(t1)は、ノードnodeAの電圧に対応する出力信号OUT(n)である。第2の期間T2は、第2の電圧V(t2)を取得する期間である。第2の電圧V(t2)は、ノードnodeAの電圧の電圧降下に対応する出力信号OUT(n)である。本発明の一実施形態では、第1の期間T1における画素502の状態は第1のリセット状態または第1の初期化状態と呼ばれ、第2の期間T2における画素502の状態は第2のリセット状態または第2の初期化状態と呼ばれることがある。また、リセット期間における、第1のリセット状態または第1の初期化状態、第2のリセット状態または第2の初期化状態を、リセット状態または初期化状態と呼ぶことがある。また、詳細は後述するが、リセット期間は、第1の期間T1において第1の電圧V(t1)を取得し、第2の期間T2において、第2の電圧V(t2)を取得する期間でもある。
リセット期間は、画素502のノードnodeAをリセットし、画素502をリセット状態または初期化状態にする期間である。図4に示すように、リセット期間は、第1の期間T1及び第2の期間T2を有する。第1の期間T1は、第1の電圧V(t1)を取得する期間である。第1の電圧V(t1)は、ノードnodeAの電圧に対応する出力信号OUT(n)である。第2の期間T2は、第2の電圧V(t2)を取得する期間である。第2の電圧V(t2)は、ノードnodeAの電圧の電圧降下に対応する出力信号OUT(n)である。本発明の一実施形態では、第1の期間T1における画素502の状態は第1のリセット状態または第1の初期化状態と呼ばれ、第2の期間T2における画素502の状態は第2のリセット状態または第2の初期化状態と呼ばれることがある。また、リセット期間における、第1のリセット状態または第1の初期化状態、第2のリセット状態または第2の初期化状態を、リセット状態または初期化状態と呼ぶことがある。また、詳細は後述するが、リセット期間は、第1の期間T1において第1の電圧V(t1)を取得し、第2の期間T2において、第2の電圧V(t2)を取得する期間でもある。
はじめに、図4及び図5を用いて、第1の期間T1における駆動方法を説明する。図4に示すように、時刻t11において、リセット信号RG(n)はローレベルからハイレベルに変化し、リセット信号RG(n)にはハイレベルが供給される。また、時刻t11において、選択信号SG(n)はローレベルからハイレベルに変化し、選択信号SG(n)にはハイレベルが供給される。図示は省略するが、固体撮像装置100が駆動を開始すると、バイアス電圧供給信号VBは、ローレベルまたは基準電圧VSSからバイアス電圧Vbiasに変化し、バイアス電圧供給信号VBには、バイアス電圧Vbiasが供給される。リセットトランジスタMrstが導通状態となると、ノードnodeAには、第1の駆動電源線414から第1の駆動電圧VPP1が供給される。その結果、ノードnodeAの電圧は、時刻t11におけるローレベルから徐々に増加し、時刻t1では第1の駆動電圧VPP1となる。すなわち、リセットトランジスタMrstが導通状態となると、リセットトランジスタMrstは、第1の駆動電源線414からノードnodeA(駆動トランジスタMsfのゲート電極620)に、第1の駆動電圧VPP1を供給する。本発明の一実施形態において、第1の駆動電源線PVDD1及び第1の駆動電源線414はリセット電圧線と呼ばれることがあり、第1の駆動電圧VPP1はリセット電圧と呼ぶことがある。
よって、図5に示すように、リセットトランジスタMrst、選択トランジスタMsw、及び負荷トランジスタMccは導通状態である。
ここで、固体撮像装置100が駆動を開始すると、駆動トランジスタMsfの第2の電極610には基準電位線PVSSから基準電圧VSSが供給され、駆動トランジスタMsfの第3の電極630には第2の駆動電源線428から第2の駆動電圧VPP2が供給される。図5に示すように、駆動トランジスタMsfのゲート電極620(第1の電極620)と駆動トランジスタMsfの第2の電極610との間には、VPP1-VSSに相当する電圧が印加され、駆動トランジスタMsfの第3の電極630と駆動トランジスタMsfの第2の電極610との間には、VPP2-VSSに相当する電圧が印加される。したがって、駆動トランジスタMsfは導通状態となり、ソースフォロア121は、第2の駆動電源線PVDD2から基準電位線PVSSに電流を流す。その後、ソースフォロア121は、駆動トランジスタMsfのゲート電極620(第1の電極620)と駆動トランジスタMsfの第2の電極610との間に、駆動トランジスタMsfの閾値電圧Vth(Msf)相当の電圧を供給する。すなわち、電圧VPP1-Vth(Msf)が駆動トランジスタMsfの第2の電極610に、供給される。その結果、画素502(ソースフォロア121)は、駆動トランジスタMsfの第2の電極610に供給された電圧VPP1-Vth(Msf)に対応した出力信号OUT(n)を出力する。
図5に示すように、出力信号OUT(n)には、第2の駆動電源線428から第2の駆動電圧VPP2が供給される。その結果、出力信号OUT(n)の電圧は、時刻t11におけるローレベルから徐々に増加し、時刻t1では第1の電圧V(t1)となる。第1の電圧V(t1)は、読み出し信号線420に供給される。読み出し回路600は、読み出し信号線420に供給された第1の電圧V(t1)を読み出す。また、読み出し回路600は第1の電圧V(t1)をデジタル信号に変換し、信号処理回路700に送信してもよく、信号処理回路700は第1の電圧V(t1)のデジタル信号を受信してもよい。以上説明したように、本発明の一実施形態に係る固体撮像装置100の駆動方法において、第1の期間T1は、第1の電圧V(t1)を取得する期間である。
次に、図4及び図6を用いて、第2の期間T2における駆動方法を説明する。図4に示すように、時刻t21において、リセット信号RG(n)はハイレベルからローレベルに変化し、リセット信号RG(n)にはローレベルが供給される。また、時刻t21において、選択信号SG(n)はハイレベルを維持する。図示は省略するが、バイアス電圧供給信号VBはバイアス電圧Vbiasを維持する。
よって、図6に示すように、リセットトランジスタMrstは非導通状態となり、選択トランジスタMsw、及び負荷トランジスタMccは導通状態を維持する。
図6に示すように、リセットトランジスタMrstが導通状態から非導通状態になることに伴い、ノードnodeAには、第1の駆動電源線414から第1の駆動電圧VPP1が供給されなくなる。すなわち、リセットトランジスタMrstが非導通状態となると、リセットトランジスタMrstは、第1の駆動電源線414からノードnodeA(駆動トランジスタMsfのゲート電極620)に、第1の駆動電圧VPP1の供給を停止する。また、図4及び図6に示すように、リセットトランジスタMrstが導通状態から非導通状態になることに伴い、例えば、リセットトランジスタMrstとノードnodeAとの間に設けられた第1の容量素子SC1、第2の容量素子SC2、第3の容量素子SC3及び第4の容量素子SC4によって、ノードnodeAの電圧が低下する。すなわち、ノードnodeAの電圧は、時刻t21における第1の駆動電圧VPP1から徐々に減少し、電圧Vmになる。
ここで、駆動トランジスタMsfのゲート電極620(第1の電極620)と駆動トランジスタMsfの第2の電極610との間には、駆動トランジスタMsfの閾値電圧Vth(Msf)相当の電圧が供給されている。すなわち、Vm-Vth(Msf)に相当する電圧が駆動トランジスタMsfの第2の電極610に、供給される。その結果、画素502(ソースフォロア121)は、駆動トランジスタMsfの第2の電極610に供給された電圧Vm-Vth(Msf)に対応した出力信号OUT(n)を出力する。
図6に示すように、出力信号OUT(n)には、第2の駆動電源線428から第2の駆動電圧VPP2が供給される。その結果、出力信号OUT(n)の電圧は、時刻t21におけるローレベルから徐々に減少し、時刻t2では第2の電圧V(t2)となる。第2の電圧V(t2)は、読み出し信号線420に供給される。読み出し回路600は、読み出し信号線420に供給された第2の電圧V(t2)を読み出す。また、読み出し回路600は第2の電圧V(t2)をデジタル信号に変換し、信号処理回路700に送信してもよく、信号処理回路700は第2の電圧V(t2)のデジタル信号を受信してもよい。以上説明したように、本発明の一実施形態に係る固体撮像装置100の駆動方法において、第2の期間T2は、第2の電圧V(t2)を取得する期間である。
リセット期間においては、ノードnodeAには、電圧Vmが供給され、ノードnodeAの電圧は電圧Vmに維持される。その結果、画素502は、リセットまたは初期化され、画素502の状態は、第2のリセット状態または第2の初期化状態となる。
例えば、リセット期間の時刻t2と時刻t31の間で、信号処理回路700は、第1の電圧V(t1)のデジタル信号と第2の電圧V(t2)のデジタル信号とを用いて、第1の電圧V(t1)から第2の電圧V(t2)を減算した電圧(V(t1)-V(t2))を生成してもよい。第2の電圧V(t2)は第1の電圧V(t1)よりも小さく、第1の電圧V(t1)と第2の電圧V(t2)の差が、電圧(V(t1)-V(t2))である。
ここで、第1の電圧V(t1)から第2の電圧V(t2)を減算した電圧(V(t1)-V(t2))は、リセットトランジスタMrstのゲート電極の電圧が変化した瞬間に、リセットトランジスタMrstのゲート電極と第1の容量素子SC1とのカップリングによってリセットトランジスタMrstのドレイン電極の電圧(すなわちノードnodeAの電圧)が瞬間的に変化する、所謂フィードスルーに伴う電圧の変化分である。本発明の一実施形態では、V(t1)-V(t2)をフィードスルー電圧と呼ぶ。フィードスルー電圧は以下に示す数式1となる。ΔVgは、リセットトランジスタMrstのゲート電極の電圧の変化量である。信号処理回路700に含まれるPUF-ID抽出回路710は、フィードスルー電圧を用いて、固体撮像装置100に固有のPUF-IDデータを生成する。PUF-IDデータは、リセット期間で生成されてもよい。
<1-3-2.露光期間>
露光期間は、画素502を露光状態にする期間である。すなわち、露光期間は、固体撮像装置100が画素502の露光に伴い光電変換素子PDが受光した光に基づき発生された光起電力を用いてソースフォロア121に流す電流を調整する期間である。図4に示すように、露光期間は、第3の期間T3を有する。
露光期間は、画素502を露光状態にする期間である。すなわち、露光期間は、固体撮像装置100が画素502の露光に伴い光電変換素子PDが受光した光に基づき発生された光起電力を用いてソースフォロア121に流す電流を調整する期間である。図4に示すように、露光期間は、第3の期間T3を有する。
図4及び図7を用いて、第3の期間T3における駆動方法を説明する。図4に示すように、時刻t31から時刻t41の間、リセット信号RG(n)はローレベルを維持する。また、時刻t31において、選択信号SG(n)はハイレベルからローレベルに変化し、選択信号SG(n)にはローレベルが供給される。選択信号SG(n)は、時刻t41まで、ローレベルを維持する。図示は省略するが、時刻t31から時刻t41の間、バイアス電圧供給信号VBはバイアス電圧Vbiasを維持する。
よって、図7に示すように、時刻t31から時刻t41の間、リセットトランジスタMrst、及び選択トランジスタMswは非導通状態であり、負荷トランジスタMccは導通状態である。
画素502の露光に伴い、光電変換素子PDが受光した光に基づき光起電力を発生する。その結果、時刻t31から時刻t41の間、電流がノードnodeAからコモン電極422に向かって流れ、ノードnodeAの電圧は、電圧Vmから徐々に減少する。また、時刻t31から時刻t41の間、選択トランジスタMswは非導通状態であり、負荷トランジスタMccは導通状態であるため、電流が読み出し信号線420から基準電位線PVSSに向かって流れ、出力信号OUT(n)の電圧は基準電圧VSSになる。
<1-3-3.撮像データ取得期間>
撮像データ取得期間は、画素502を撮像データ取得可能状態にし、被写体の撮像データを取得する期間である。詳細は後述するが、撮像データは第2の電圧V(t2)及び第3の電圧V(t3)を用いて生成する。図4に示すように、撮像データ取得期間は、第4の期間T4を有する。
撮像データ取得期間は、画素502を撮像データ取得可能状態にし、被写体の撮像データを取得する期間である。詳細は後述するが、撮像データは第2の電圧V(t2)及び第3の電圧V(t3)を用いて生成する。図4に示すように、撮像データ取得期間は、第4の期間T4を有する。
図4及び図8を用いて、第4の期間T4における駆動方法を説明する。図4に示すように、時刻t41から時刻t51の間、リセット信号RG(n)はローレベルを維持する。また、時刻t41において、選択信号SG(n)はローレベルからハイレベルに変化し、選択信号SG(n)にはハイレベルが供給される。選択信号SG(n)は、時刻t51まで、ハイレベルを維持する。図示は省略するが、時刻t41から時刻t51の間、バイアス電圧供給信号VBはバイアス電圧Vbiasを維持する。
よって、図8に示すように、時刻t41から時刻t51の間、リセットトランジスタMrstは非導通状態であり、選択トランジスタMsw、及び負荷トランジスタMccは導通状態である。
時刻t41から時刻t51の間も、画素502の露光に伴い、光電変換素子PDが受光した光に基づき光起電力を発生する。その結果、時刻t31から続いて、時刻t41から時刻t51の間も、電流がノードnodeAからコモン電極422に向かって流れ続け、ノードnodeAの電圧は徐々に減少する。また、時刻t41から時刻t51の間、選択トランジスタMsw、及び負荷トランジスタMccは導通状態であるため、ソースフォロア121は、第2の駆動電源線PVDD2から基準電位線PVSSに電流を流す。その結果、画素502は、駆動トランジスタMsfのゲート電極620(第1の電極620)に供給された電圧に対応した出力信号OUT(n)を出力する。
図4に示すように、ノードnodeAの電圧は徐々に減少し、時刻t3では電圧Vnとなる。また、出力信号OUT(n)の電圧は、時刻t41における基準電圧VSSから徐々に増加する。時刻t3では、出力信号OUT(n)の電圧は、ノードnodeAの電圧Vnに対応した第3の電圧V(t3)となる。第3の電圧V(t3)は、読み出し信号線420に供給される。読み出し回路600は、読み出し信号線420に供給された第3の電圧V(t3)を読み出す。また、読み出し回路600は第3の電圧V(t3)をデジタル信号に変換し、信号処理回路700に送信してもよく、信号処理回路700は第3の電圧V(t3)のデジタル信号を受信してもよい。以上説明したように、本発明の一実施形態に係る固体撮像装置100の駆動方法において、第4の期間T4は、第3の電圧V(t3)を取得する期間でもある。
例えば、撮像データ取得期間の時刻t3と時刻t51の間で、信号処理回路700は、第2の電圧V(t2)のデジタル信号と第3の電圧V(t3)のデジタル信号とを用いて、第2の電圧V(t2)から第3の電圧V(t3)を減算したデータ(V(t2)-V(t3))を生成してもよい。信号処理回路700に含まれる画像処理回路720は、第2の電圧V(t2)から第3の電圧V(t3)を減算したデータ(V(t2)-V(t3))を用いて、被写体の撮像データを生成する。第3の電圧V(t2)は第2の電圧V(t2)よりも小さく、第2の電圧V(t2)と第3の電圧V(t3)との差が、電圧(V(t2)-V(t3))である。被写体の撮像データは、撮像データ取得期間で生成されてもよい。
<1-3-4.ブランク期間>
ブランク期間では、例えば、信号処理回路700に含まれるPUF-ID抽出回路710が、行毎に変換されたフィードスルー電圧に対応するデジタル信号を用いて、固体撮像装置100に固有のPUF-IDデータを生成する。また、ブランク期間では、例えば、信号処理回路700に含まれる画像処理回路720は、行毎に変換された第2の電圧V(t2)から第3の電圧V(t3)を減算したデータ(V(t2)-V(t3))のデジタル信号を用いて被写体の撮像データを生成する。さらに、ブランク期間では、例えば、信号処理回路700は、固体撮像装置100に固有のPUF-IDデータと被写体の撮像データとを合成し、偽造を抑制可能なPUF-IDデータを備える撮像データを生成する。図4に示すように、ブランク期間は、第5の期間T5を有する。また、ブランク期間では、例えば、画素502は露光状態と同様の状態である。
ブランク期間では、例えば、信号処理回路700に含まれるPUF-ID抽出回路710が、行毎に変換されたフィードスルー電圧に対応するデジタル信号を用いて、固体撮像装置100に固有のPUF-IDデータを生成する。また、ブランク期間では、例えば、信号処理回路700に含まれる画像処理回路720は、行毎に変換された第2の電圧V(t2)から第3の電圧V(t3)を減算したデータ(V(t2)-V(t3))のデジタル信号を用いて被写体の撮像データを生成する。さらに、ブランク期間では、例えば、信号処理回路700は、固体撮像装置100に固有のPUF-IDデータと被写体の撮像データとを合成し、偽造を抑制可能なPUF-IDデータを備える撮像データを生成する。図4に示すように、ブランク期間は、第5の期間T5を有する。また、ブランク期間では、例えば、画素502は露光状態と同様の状態である。
図4を用いて、第5の期間T5における駆動方法を説明する。図4に示すように、時刻t51から時刻t61の間、リセット信号RG(n)はローレベルを維持する。また、時刻t51において、選択信号SG(n)はハイレベルからローレベルに変化し、選択信号SG(n)にはローレベルが供給される。選択信号SG(n)は、時刻t61まで、ローレベルを維持する。図示は省略するが、時刻t51から時刻t61の間、バイアス電圧供給信号VBはバイアス電圧Vbiasを維持する。
よって、時刻t51から時刻t61の間においても、露光期間と同様に光電変換素子PDは受光を継続し、電流がノードnodeAからコモン電極422に向かって流れ、ノードnodeAの電圧は徐々に減少し続ける。また、時刻t51から時刻t61の間、選択トランジスタMswは非導通状態であり、負荷トランジスタMccは導通状態であるため、電流が読み出し信号線420から基準電位線PVSSに向かって流れ、出力信号OUT(n)の電圧は基準電圧VSSになる。
本発明の一実施形態に係る固体撮像装置100の駆動方法では、例えば、画素502の座標を入力信号(チャレンジ)とし、複数の画素502のチャレンジに対応するフィードスルー電圧のデータを抽出し、複数のフィードスルー電圧のデータを用いてPUF-IDデータ(レスポンス)を生成する。また、本発明の一実施形態に係る固体撮像装置100の駆動方法では、第2の電圧V(t2)から第3の電圧V(t3)を減算したデータ(V(t2)-V(t3))を用いて、被写体の撮像データを生成する。PUF-IDデータ(レスポンス)を生成したのち、被写体の撮像データを生成してもよく、被写体の撮像データを生成したのち、PUF-IDデータ(レスポンス)を生成してもよい。本発明の一実施形態に係る固体撮像装置100の駆動方法では、PUF-IDデータと被写体の撮像データを合成し、PUF-IDデータを備える撮像データを生成する。
本発明の一実施形態に係る固体撮像装置100の駆動方法を用いることで、固体撮像装置100の画素502のフィードスルー電圧に基づく固有のPUF-IDデータと、固体撮像装置100で撮像した被写体の撮像データとの2つのデータを、一連の駆動の中で取得することができる。また、本発明の一実施形態に係る固体撮像装置100の駆動方法を用いることで、フィードスルー電圧に基づく固有のPUF-IDデータと固体撮像装置100で撮像した被写体の撮像データを合成することができる。固有のPUF-IDデータは、固体撮像装置100に固有のIDデータであるから、本発明の一実施形態に係る固体撮像装置100の駆動方法を用いることで、一連の駆動の中で取得したPUF-IDデータと撮像データを用いて、撮像データがこの固体撮像装置100により撮像されたデータであるという証明を行うことができ、併せて撮像データの模倣を防止し、ひいては模倣品、海賊版、又は偽造品の製造を抑制することができる。
また、電変換素子PDが光起電力または電流(明電流又は暗電流)を用いて生成する固有のIDは、明所、暗所、気温などの環境に応じて、変化する可能性があるため、固有のIDとして使用することは困難である。一方、本発明の一実施形態に係る固体撮像装置100の駆動方法を用いることで、画素502が露光状態、すなわち、光電変換素子PDが光を受光する露光期間におけるデータを用いてPUF-IDデータを生成するのではなく、画素502がリセット状態におけるフィードスルー電圧を用いてPUF-IDデータを生成する。その結果、固体撮像装置100は、光の影響を抑制されたPUF-IDデータを生成することができる。したがって、本発明の一実施形態に係る固体撮像装置100の駆動方法を用いることで、一連の駆動の中で取得したPUF-IDデータと撮像データを用いて、環境の影響を受けにくく、さらに、撮像データがこの固体撮像装置100により撮像されたデータであるという証明を行うことができ、併せて撮像データの模倣を防止し、ひいては模倣品、海賊版、又は偽造品の製造を抑制することができる。
<2.第2実施形態>
<2-1.固体撮像装置100Bの構成>
図9は、本発明の一実施形態に係る固体撮像装置100Bの構成を示す模式的な平面図である。本発明の一実施形態に係る固体撮像装置100Bの構成は、固体撮像装置100の構成に、転送信号TX(n)を加えた構成である。よって、第2実施形態では、主に転送信号TX(n)に関連する構成を説明する。本発明の一実施形態に係る固体撮像装置100Bの構成は、図9に示された構成に限定されない。第1実施形態と同一、又は類似する構成については、ここでの説明を省略する。
<2-1.固体撮像装置100Bの構成>
図9は、本発明の一実施形態に係る固体撮像装置100Bの構成を示す模式的な平面図である。本発明の一実施形態に係る固体撮像装置100Bの構成は、固体撮像装置100の構成に、転送信号TX(n)を加えた構成である。よって、第2実施形態では、主に転送信号TX(n)に関連する構成を説明する。本発明の一実施形態に係る固体撮像装置100Bの構成は、図9に示された構成に限定されない。第1実施形態と同一、又は類似する構成については、ここでの説明を省略する。
図9に示されるように、行選択回路400Bは、行選択回路400の構成に、さらに、画素部504内のn行目に位置する複数の画素502(画素回路120)のそれぞれに、共通に、転送信号TX(n)を供給する。
<2-2.画素502の構成>
図10は、本発明の一実施形態に係る画素回路120Bを示す回路図である。複数の画素502のそれぞれは、画素回路120Bを構成する複数のトランジスタと、容量素子と、光電変換素子とを有する。図10は、図9に示したn行m列の画素502の、画素回路120Bを構成する構成要素を示す。画素回路120Bの構成は、固体撮像装置100の構成に、転送信号TX(n)と転送トランジスタMtrgと第5の容量素子SC5とを加えた構成である。よって、ここでは、主に転送信号TX(n)と転送トランジスタMtrgと第5の容量素子SC5に関連する構成を説明する。図10に示す画素回路120Bの構成は一例であって、画素回路120Bの構成は、図10に示す構成に限定されない。第1実施形態と同一、又は類似する構成については、ここでの説明を省略する。
図10は、本発明の一実施形態に係る画素回路120Bを示す回路図である。複数の画素502のそれぞれは、画素回路120Bを構成する複数のトランジスタと、容量素子と、光電変換素子とを有する。図10は、図9に示したn行m列の画素502の、画素回路120Bを構成する構成要素を示す。画素回路120Bの構成は、固体撮像装置100の構成に、転送信号TX(n)と転送トランジスタMtrgと第5の容量素子SC5とを加えた構成である。よって、ここでは、主に転送信号TX(n)と転送トランジスタMtrgと第5の容量素子SC5に関連する構成を説明する。図10に示す画素回路120Bの構成は一例であって、画素回路120Bの構成は、図10に示す構成に限定されない。第1実施形態と同一、又は類似する構成については、ここでの説明を省略する。
図10に示すように、画素回路120Bは、画素回路120の構成に加えて、例えば、転送トランジスタMtrg(第5のスイッチ)を有する。転送トランジスタMtrg(第5のスイッチ)も、他のトランジスタと同様に、ゲート電極(第1の電極)、ソース電極及びドレイン電極からなる一対の電極(第2の電極及び第3の電極からなる一対の電極)を有する。ソース電極及びドレイン電極に印加される電圧によって、各々の電極のソースとしての機能とドレインとしての機能とが入れ替わってもよい。
転送トランジスタMtrgは、転送信号TX(n)に基づき、ノードnodeAと光電変換素子PDの第1の電極との接続、非接続を選択する。その結果、転送トランジスタMtrgは、画素502の露光に伴い光電変換素子PDが受光した光に基づき発生された光起電力を用いてノードnodeAの電圧を調整する。本発明の一実施形態において、光電変換素子PDが受光した光に基づき発生された光起電力は、光電変換素子の露光により生成される電圧と言い換えてもよい。
転送トランジスタMtrgのゲート電極(第1の電極)は、転送信号線416に電気的に接続する。転送信号線416には、転送信号TX(n)が供給される。転送トランジスタMtrgは、転送信号線416に供給される信号によって、導通状態、非導通状態が制御される。転送信号線416に供給される信号がハイレベルのとき、転送トランジスタMtrgは、導通状態となる。転送信号線416に供給される信号がローレベルのとき、転送トランジスタMtrgは、非導通状態となる。転送トランジスタMtrgのソース電極(第2電極)は、光電変換素子PDの第1の電極に電気的に接続する。転送トランジスタMtrgのドレイン電極(第3電極)、及び第5の容量素子の第2の電極は、ノードnodeAに接続する。第5の容量素子の第1の電極は、転送トランジスタMtrgのゲート電極(第1の電極)に接続する。第5の容量素子SC5は、第1の容量素子乃至第4の容量素子と同様に、一対の電極(第1の電極、第2の電極)を有する。また、第5の容量素子SC5は、例えば、ノードnodeAと転送トランジスタMtrgのゲート電極(第1の電極)との間の寄生容量及び付加容量であり、第5の容量素子SC5の容量値は、容量値Cgd(Mtrg)である。第5の容量素子SC5は、ノードnodeAに供給される第1の駆動電圧VPP1に相当する電荷を保持してもよく、光電変換素子PDが受光した光に基づき発生された光起電力に相当する電荷を保持してもよい。
<2-3.固体撮像装置100Bの駆動方法>
図11は、本発明の一実施形態に係る固体撮像装置100Bのタイミングチャートを示す模式的な図である。図12~図15は、図11に示すタイミングにおける画素502の動作状態を示す模式的な図である。図11~図15に示す駆動方法は、本発明の一実施形態に係る固体撮像装置100Bの駆動方法の一例であって、固体撮像装置100Bの駆動方法は、図11~図15に示す駆動方法に限定されない。第1実施形態、及び図10と同一、又は類似する構成については、ここでの説明を省略する。
図11は、本発明の一実施形態に係る固体撮像装置100Bのタイミングチャートを示す模式的な図である。図12~図15は、図11に示すタイミングにおける画素502の動作状態を示す模式的な図である。図11~図15に示す駆動方法は、本発明の一実施形態に係る固体撮像装置100Bの駆動方法の一例であって、固体撮像装置100Bの駆動方法は、図11~図15に示す駆動方法に限定されない。第1実施形態、及び図10と同一、又は類似する構成については、ここでの説明を省略する。
<2-3-1.リセット期間>
図11~図13に示すように、リセット期間において、転送信号TX(n)はローレベルが供給される。よって、図12及び図13に示すように、転送トランジスタMtrgは非導通状態である。リセット期間において、転送信号TX(n)及び転送トランジスタMtrgに関連する以外の説明は、第1実施形態の説明と同様であるから、ここでは、説明を省略する。
図11~図13に示すように、リセット期間において、転送信号TX(n)はローレベルが供給される。よって、図12及び図13に示すように、転送トランジスタMtrgは非導通状態である。リセット期間において、転送信号TX(n)及び転送トランジスタMtrgに関連する以外の説明は、第1実施形態の説明と同様であるから、ここでは、説明を省略する。
第2実施形態に係る固体撮像装置100Bでは、フィードスルー電圧(電圧V(t1)-V(t2))が以下に示す数式2となる。数式2において、ΔVgは、リセットトランジスタMrstのゲート電極の電圧の変化量であり、CallnodeAは、ノードnodeAに付加される容量の総和である。ノードnodeAに付加される容量の総和は、容量値Cgs(Mrst)、容量値Cdiode、容量値Cgd(Msf)、容量値Cgs(Msf)、容量値Cgd(Mtrg)、転送トランジスタMtrgのノードnodeA側と光電変換素子PDの第1の電極側との間の容量に対する容量値(図示は省略)、その他の付加容量値及び寄生容量値を含む。
<2-3-2.露光期間>
第1実施形態と同様に、第2実施形態においても、露光期間は、画素502を露光状態にする期間である。すなわち、露光期間は、固体撮像装置100Bが画素502の露光に伴い光電変換素子PDが受光した光に基づき発生された光起電力を用いてソースフォロア121に流す電流を調整する期間である。図11に示すように、露光期間は、第3の期間T3を有する。
第1実施形態と同様に、第2実施形態においても、露光期間は、画素502を露光状態にする期間である。すなわち、露光期間は、固体撮像装置100Bが画素502の露光に伴い光電変換素子PDが受光した光に基づき発生された光起電力を用いてソースフォロア121に流す電流を調整する期間である。図11に示すように、露光期間は、第3の期間T3を有する。
図11及び図14を用いて、第3の期間T3における駆動方法を説明する。図11に示すように、時刻t31から時刻t41の間、リセット信号RG(n)はローレベルを維持し、選択信号SG(n)はハイレベルを維持する。また、時刻t31において、転送信号TX(n)はローレベルからハイレベルに変化し、転送信号TX(n)にはハイレベルが供給される。転送信号TX(n)は、時刻t41まで、ハイレベルを維持する。図示は省略するが、時刻t31から時刻t41の間、バイアス電圧供給信号VBはバイアス電圧Vbiasを維持する。
よって、図14に示すように、時刻t31から時刻t41の間、リセットトランジスタMrstは非導通状態であり、選択トランジスタMsw、転送トランジスタMtrg、及び負荷トランジスタMccは導通状態である。
画素502の露光に伴い、光電変換素子PDは受光した光に基づき光起電力を発生する。その結果、時刻t31から時刻t41の間、電流がノードnodeAからコモン電極422に向かって流れ、ノードnodeAの電圧は、時刻t31における電圧Vmから、時刻t41における電圧Vnに徐々に減少する。すなわち、転送トランジスタMtrgは、光電変換素子の露光により生成される電圧をノードnodeA(駆動トランジスタMsfのゲート電極620)に供給する。また、時刻t31から時刻t41の間、選択トランジスタMsw及び負荷トランジスタMccは導通状態であるため、ソースフォロア121は、第2の駆動電源線PVDD2から基準電位線PVSSに電流を流す。その結果、画素502は、駆動トランジスタMsfのゲート電極620(第1の電極620)に供給された電圧に対応した出力信号OUT(n)を出力する。
図11に示すように、ノードnodeAの電圧の減少に追随するように、出力信号OUT(n)の電圧は、時刻t31における第2の電圧V(t2)から、時刻t41におけるノードnodeAの電圧Vnに対応した第3の電圧V(t3)となる。第3の電圧V(t3)は、読み出し信号線420に供給される。すなわち、出力信号OUT(n)の電圧は、ノードnodeAの電圧Vnに対応した第3の電圧V(t3)となる。
<2-3-3.撮像データ取得期間>
第1実施形態と同様に、第2実施形態においても、撮像データ取得期間は、画素502を撮像データ取得可能状態にし、被写体の撮像データを取得する期間である。詳細は後述するが、撮像データは第2の電圧V(t2)及び第3の電圧V(t3)を用いて生成する。図11に示すように、撮像データ取得期間は、第4の期間T4を有する。
第1実施形態と同様に、第2実施形態においても、撮像データ取得期間は、画素502を撮像データ取得可能状態にし、被写体の撮像データを取得する期間である。詳細は後述するが、撮像データは第2の電圧V(t2)及び第3の電圧V(t3)を用いて生成する。図11に示すように、撮像データ取得期間は、第4の期間T4を有する。
図11及び図15を用いて、第4の期間T4における駆動方法を説明する。図11に示すように、時刻t41から時刻t51の間、リセット信号RG(n)はローレベルを維持し、選択信号SG(n)はハイレベルを維持する。また、時刻t41において、転送信号TX(n)はハイレベルからローレベルに変化し、転送信号TX(n)にはローレベルが供給される。転送信号TX(n)は、時刻t41まで、ローレベルを維持する。図示は省略するが、時刻t41から時刻t51の間、バイアス電圧供給信号VBはバイアス電圧Vbiasを維持する。
よって、図15に示すように、時刻t41から時刻t51の間、リセットトランジスタMrst及び転送トランジスタMtrgは非導通状態であり、選択トランジスタMsw、及び負荷トランジスタMccは導通状態である。
時刻t41から時刻t51の間、電流がノードnodeAからコモン電極422に向かって流れないため、ノードnodeAの電圧は電圧Vnを維持する。また、時刻t41から時刻t51の間、選択トランジスタMsw、及び負荷トランジスタMccは導通状態であるため、ソースフォロア121は、第2の駆動電源線PVDD2から基準電位線PVSSに電流を流し続ける。その結果、画素502は、駆動トランジスタMsfのゲート電極620(第1の電極620)に供給された電圧(ノードnodeAの電圧Vn)に対応した出力信号OUT(n)、すなわち、第3の電圧V(t3)を維持する。
第1実施形態と同様に、第2実施形態においても、読み出し回路600は、読み出し信号線420に供給された第3の電圧V(t3)を読み出す。また、読み出し回路600は第3の電圧V(t3)をデジタル信号に変換し、信号処理回路700に送信してもよく、信号処理回路700は第3の電圧V(t3)のデジタル信号を受信してもよい。以上説明したように、本発明の一実施形態に係る固体撮像装置100の駆動方法において、第4の期間T4は、第3の電圧V(t3)を取得する期間でもある。
第1実施形態と同様に、第2実施形態においても、例えば、撮像データ取得期間の時刻t3と時刻t51の間で、信号処理回路700は、第2の電圧V(t2)のデジタル信号と第3の電圧V(t3)のデジタル信号とを用いて、第2の電圧V(t2)から第3の電圧V(t3)を減算したデータ(V(t2)-V(t3))を生成してもよい。信号処理回路700に含まれる画像処理回路720は、第2の電圧V(t2)から第3の電圧V(t3)を減算したデータ(V(t2)-V(t3))を用いて、被写体の撮像データを生成する。
<2-3-4.ブランク期間>
第1実施形態と同様に、第2実施形態においても、ブランク期間では、例えば、信号処理回路700に含まれるPUF-ID抽出回路710が、行毎に変換されたフィードスルー電圧に対応するデジタル信号を用いて、固体撮像装置100に固有のPUF-IDデータを生成する。また、ブランク期間では、例えば、信号処理回路700に含まれる画像処理回路720は、行毎に変換された第2の電圧V(t2)から第3の電圧V(t3)を減算したデータ(V(t2)-V(t3))のデジタル信号を用いて被写体の撮像データを生成する。さらに、ブランク期間では、例えば、信号処理回路700は、固体撮像装置100に固有のPUF-IDデータと被写体の撮像データとを合成し、偽造を抑制可能なPUF-IDデータを備える撮像データを生成する。図11に示すように、ブランク期間は、第5の期間T5を有する。
第1実施形態と同様に、第2実施形態においても、ブランク期間では、例えば、信号処理回路700に含まれるPUF-ID抽出回路710が、行毎に変換されたフィードスルー電圧に対応するデジタル信号を用いて、固体撮像装置100に固有のPUF-IDデータを生成する。また、ブランク期間では、例えば、信号処理回路700に含まれる画像処理回路720は、行毎に変換された第2の電圧V(t2)から第3の電圧V(t3)を減算したデータ(V(t2)-V(t3))のデジタル信号を用いて被写体の撮像データを生成する。さらに、ブランク期間では、例えば、信号処理回路700は、固体撮像装置100に固有のPUF-IDデータと被写体の撮像データとを合成し、偽造を抑制可能なPUF-IDデータを備える撮像データを生成する。図11に示すように、ブランク期間は、第5の期間T5を有する。
図11を用いて、第5の期間T5における駆動方法を説明する。図11に示すように、時刻t51から時刻t61の間、リセット信号RG(n)、及び転送信号TX(n)はローレベルを維持する。また、時刻t51において、選択信号SG(n)はハイレベルからローレベルに変化し、選択信号SG(n)にはローレベルが供給される。選択信号SG(n)は、時刻t61まで、ローレベルを維持する。図示は省略するが、時刻t51から時刻t61の間、バイアス電圧供給信号VBはバイアス電圧Vbiasを維持する。
よって、時刻t51から時刻t61の間においても、電流がノードnodeAからコモン電極422に向かって流れないため、ノードnodeAの電圧は電圧Vnを維持する。また、時刻t51から時刻t61の間、選択トランジスタMswは非導通状態であり、負荷トランジスタMccは導通状態であるため、電流が読み出し信号線420から基準電位線PVSSに向かって流れ、出力信号OUT(n)の電圧は基準電圧VSSになる。
本発明の一実施形態に係る固体撮像装置100Bの駆動方法においても、固体撮像装置100の駆動方法と同様に、複数の画素502のチャレンジに対応するフィードスルー電圧のデータを抽出し、複数のフィードスルー電圧のデータを用いてPUF-IDデータ(レスポンス)を生成することができ、第2の電圧V(t2)から第3の電圧V(t3)を減算したデータ(V(t2)-V(t3))を用いて、被写体の撮像データを生成することができる。その結果、本発明の一実施形態に係る固体撮像装置100Bの駆動方法においても、固体撮像装置100の駆動方法と同様に、PUF-IDデータと被写体の撮像データを合成し、PUF-IDデータを備える撮像データを生成することができる。
本発明の一実施形態に係る固体撮像装置100Bの駆動方法は、本発明の一実施形態に係る固体撮像装置100の駆動方法と同様の作用効果を得ることができる。
<2.第3実施形態>
図16は、本発明の一実施形態に係る固体撮像装置100または100Bの駆動方法を示すフローチャートである。本発明の一実施形態に係る固体撮像装置100または100Bの駆動方法は、図16に示されたフローチャートに限定されない。第1実施形態または第2実施形態と同一、又は類似する構成については、ここでの説明を省略する。
図16は、本発明の一実施形態に係る固体撮像装置100または100Bの駆動方法を示すフローチャートである。本発明の一実施形態に係る固体撮像装置100または100Bの駆動方法は、図16に示されたフローチャートに限定されない。第1実施形態または第2実施形態と同一、又は類似する構成については、ここでの説明を省略する。
図16に示されるように、例えば、ユーザが固体撮像装置100または100Bを用いて撮像を開始する。駆動タイミング制御回路300がチャレンジを、行選択回路400、読み出し回路600、信号処理回路700に送信する。
複数の画素502のそれぞれは、チャレンジ及び各信号を受信すると、ステップS31において、複数の画素502のそれぞれは、第1の電圧V(t1)を取得する。すなわち、第1の電圧V(t1)を出力信号OUTに供給する。複数の画素502のそれぞれは、ステップS31を、第1の期間T1で実行する。また、例えば、読み出し回路600は、第1の電圧V(t1)を受信し、行毎にデジタル信号に変換し、デジタル信号に変換した複数の第1の電圧V(t1)を、行毎に信号処理回路700に送信する。信号処理回路700は、デジタル信号に変換した複数の第1の電圧V(t1)を、例えば、記憶回路に格納する。
続いて、ステップS33において、複数の画素502のそれぞれは、第2の電圧V(t2)を取得する。すなわち、第2の電圧V(t2)を出力信号OUTに供給する。複数の画素502のそれぞれは、ステップS33を、第2の期間T2で実行する。また、例えば、読み出し回路600は、第2の電圧V(t2)を受信し、行毎にデジタル信号に変換し、デジタル信号に変換した複数の第2の電圧V(t2)を、行毎に信号処理回路700に送信する。信号処理回路700は、デジタル信号に変換した複数の第2の電圧V(t2)を、例えば、記憶回路に格納する。
続いて、固体撮像装置100または100Bは、ステップS33とステップS47の間の処理を並列に実行する。すなわち、ステップS37以降の処理とステップ41以降の処理とを並列に実行する。ステップS37において、信号処理回路700が第1の電圧V(t1)から第2の電圧V(t2)を減算したフィードスルー電圧を算出する。ステップS41において、複数の画素502のそれぞれが第3の電圧V(t3)を取得する。固体撮像装置100または100Bは、ステップS37とステップ41を、例えば、第4の期間T4で実行する。
ステップS37において、信号処理回路700は、記憶回路に格納された複数の第1の電圧V(t1)と複数の第2の電圧V(t2)とを読み出す。また、信号処理回路700は、複数の第1の電圧V(t1)と複数の第2の電圧V(t2)とを用いて、第1の電圧V(t1)から第2の電圧V(t2)を減算した複数のフィードスルー電圧を算出する。第1の電圧V(t1)、第2の電圧V(t2)、フィードスルー電圧は、デジタル信号である。
次に、ステップS39において、信号処理回路700は、複数のフィードスルー電圧を、PUF-ID抽出回路710に送信し、PUF-ID抽出回路710は複数のフィードスルー電圧を用いて、固体撮像装置100または100Bに固有のPUF-IDデータを生成する。
ステップS41において、複数の画素502のそれぞれは第3の電圧V(t3)を取得する。すなわち、第3の電圧V(t3)を出力信号OUTに供給する。また、例えば、読み出し回路600は、複数の画素502のそれぞれから第3の電圧V(t3)を受信し、行毎にデジタル信号に変換し、デジタル信号に変換した複数の第3の電圧V(t3)を、行毎に信号処理回路700に送信する。信号処理回路700は、デジタル信号に変換した複数の第3の電圧V(t3)を、例えば、記憶回路に格納する。
ステップS43において、信号処理回路700は、記憶回路に格納された複数の第2の電圧V(t2)と複数の第3の電圧V(t3)とを読み出す。また、信号処理回路700は、複数の第2の電圧V(t2)と複数の第2の電圧V(t3)とを用いて、第2の電圧V(t2)から第3の電圧V(t3)を減算した複数のデータを生成する。第3の電圧V(t3)は、デジタル信号である。
次に、ステップS45において、信号処理回路700は、生成した第2の電圧V(t2)から第3の電圧V(t3)を減算した複数のデータを、画像処理回路720に送信する。画像処理回路720は第2の電圧V(t2)から第3の電圧V(t3)を減算した複数のデータを用いて、撮像データを生成する。
なお、ステップS39ののちにステップS45を実行してよく、ステップ45ののちにステップ39を実行してよい。
次に、ステップS47において、画像処理回路720は、生成したPUF-IDデータと生成した撮像データとを合成するか否かを選択する。固体撮像装置100または100Bは、ステップS47を、例えば、第4の期間T4で実行してもよく、第5の期間T5で実行してもよい。
画像処理回路720は、生成した固体撮像装置100または100Bに固有のPUF-IDデータと生成した撮像データとを合成すること(YES)を選択すると、ステップS49において、画像処理回路720は、生成した固体撮像装置100または100Bに固有のPUF-IDデータと生成した撮像データとを合成し、偽造を抑制可能なPUF-IDデータを備える撮像データを生成する。また、画像処理回路720は、生成した偽造を抑制可能なPUF-IDデータを備える撮像データを、例えば、ホスト(図示は省略)または表示装置(図示は省略)に送信する。本発明の一実施形態に係る固体撮像装置100または100Bの駆動方法は終了する。
画像処理回路720は、生成した固体撮像装置100または100Bに固有のPUF-IDデータと生成した撮像データとを合成しないこと(NO)を選択すると、ステップS51において、画像処理回路720は、生成した固体撮像装置100または100Bに固有のPUF-IDデータと生成した撮像データとをそれぞれ出力する。画像処理回路720は、生成した固体撮像装置100または100Bに固有のPUF-IDデータを出力したのち、生成した撮像データを出力してもよく、生成した撮像データを出力し、生成した固体撮像装置100または100Bに固有のPUF-IDデータを出力してもよい。画像処理回路720は、生成した固体撮像装置100または100Bに固有のPUF-IDデータと生成した撮像データとを、例えば、ホスト(図示は省略)に送信する。本発明の一実施形態に係る固体撮像装置100または100Bの駆動方法は終了する。
例えば、ホストは、生成した偽造を抑制可能なPUF-IDデータを備える撮像データ、生成した固体撮像装置100または100Bに固有のPUF-IDデータ、または、生成した撮像データを、データストレージに格納する。また、例えば、表示装置は、生成した偽造を抑制可能なPUF-IDデータを備える撮像データを表示する。
以上説明したように、本発明の一実施形態に係る固体撮像装置100の駆動方法を用いることで、一連の駆動の中で取得したPUF-IDデータと撮像データを用いて、撮像データがこの固体撮像装置100により撮像されたデータであるという証明を行うことができ、併せて撮像データの模倣を防止し、ひいては模倣品、海賊版、又は偽造品の製造を抑制することができる。
なお、固体撮像装置100はホスト(図示は省略)と電気的に接続されてもよい。固体撮像装置100は、例えば、ホストと無線ネットワークを介した双方向通信によって接続されてもよい。ホストは、例えば、無線ネットワークを介して、固体撮像装置100にアプリケーション又はプログラムを提供するコンピュータである。例えば、固体撮像装置100からホストにアプリケーションの提供に関する要求があった場合、ホストはアプリケーションのインストールファイルを固体撮像装置100に提供する。ユーザは、固体撮像装置100にアプリケーションをインストールし、固体撮像装置100にインストールされたアプリケーションを利用することができる。例えば、ホストは、ユーザ又は固体撮像装置100から、撮像データ取得またはPUF-ID取得に関するアプリケーション又はプログラムの提供に関する要求があると、ホストはアプリケーションのインストールファイル又はプログラムを固体撮像装置100に提供する。これによって、ユーザは、固体撮像装置100にアプリケーションをインストールし、固体撮像装置100にインストールされたアプリケーションを利用することで、固体撮像装置100の駆動方法を利用し、固体撮像装置100の一連の駆動において、固体撮像装置100に固有なフィードスルー電圧を用いてPUF-IDデータを生成し出力することと撮像データを生成し出力することとのプログラムを実行させることができる。
本発明の実施形態として上述した各実施形態又は各実施形態の一部は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。
上述した各実施形態の態様によりもたらされる作用効果とは異なる別の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
100:固体撮像装置、100B:固体撮像装置、120:画素回路、120B:画素回路、121:ソースフォロア、200:電源回路、300:駆動タイミング制御回路、400:行選択回路、400B:行選択回路、410:走査信号線、412:リセット信号線、414:第1の駆動電源線、416:転送信号線、418:バイアス電圧供給線、420:読み出し信号線、422:コモン電極、424:基準電位線、428:第2の駆動電源線、502:画素、504:画素部、600:読み出し回路、610:第2の電極、610:ソース電極、620:第1の電極、620:ゲート電極、630:第3の電極、630:ドレイン電極、700:信号処理回路、710:PUF-ID抽出回路、720:画像処理回路
Claims (10)
- 電源線と読み出し信号線との間に接続された第1のトランジスタのゲート電極に光電変換素子の第1の電極が接続された少なくとも1つの画素を有し、
前記第1のトランジスタのゲート電極をリセットするリセット期間と、
前記光電変換素子を露光する露光期間と、
前記光電変換素子の露光に伴う電圧を読み出す期間と、を有し、
前記リセット期間において、
前記第1のトランジスタのゲート電極にリセット電圧を供給する第1の期間に、前記読み出し信号線から第1の電圧を読み出し、
前記第1のトランジスタのゲート電極にリセット電圧の供給を停止した後の第2の期間に、前記読み出し信号線から第2の電圧を読み出し、
前記露光期間である第3の期間ののち、前記読み出す期間である第4の期間において、前記読み出し信号線から第3の電圧を読み出し、
前記第1の電圧と前記第2の電圧の差をPUF-IDデータとして出力し、
前記第3の電圧と前記第2の電圧の差を検出データとして出力する、
検出装置。 - 前記少なくとも1つの画素を含む複数の画素を有し、
前記第1の電圧、前記第2の電圧、及び前記第3の電圧の読み出しを、前記複数の画素のそれぞれで行う、
請求項1に記載の検出装置。 - リセット電圧線と前記第1のトランジスタのゲート電極との間に接続された第2のトランジスタを有し、
前記第2のトランジスタをオン状態にし、
前記リセット電圧線から前記第1のトランジスタのゲート電極に、前記リセット電圧を供給する、
請求項1に記載の検出装置。 - 前記第1のトランジスタの一対の電極のうち前記電源線が接続されていない電極と、前記読み出し信号線との間に接続された第3のトランジスタを有し、
前記第3のトランジスタをオン状態にし、
前記第1の電圧、前記第2の電圧、及び前記第3の電圧の読み出しを行う、
請求項3に記載の検出装置。 - 前記読み出し信号線と基準電位線との間に接続された第4のトランジスタを有し、
前記第4のトランジスタのゲート電極にバイアス電圧を供給し、
前記第4のトランジスタをオン状態にし、
前記第4のトランジスタの一対の電極間に定電流を流す、
請求項4に記載の検出装置。 - 前記第1のトランジスタと、前記第3のトランジスタと、前記第4のトランジスタとは、ソースフォロアを構成し、
前記第1のトランジスタと、前記第3のトランジスタと、前記第4のトランジスタとをオン状態にし、
前記電源線と前記読み出し信号線との間に電流を流す、
請求項5に記載の検出装置。 - 前記第1のトランジスタのゲート電極と前記光電変換素子の第1電極との間に接続された第5のトランジスタを有し、
前記第3の期間において、
前記第5のトランジスタをオン状態にし、
前記光電変換素子の露光により生成される電圧を前記第1のトランジスタのゲート電極に供給する、
請求項6に記載の検出装置。 - 前記第1の電圧と前記第2の電圧の差は、フィードスルー電圧である、
請求項1に記載の検出装置。 - 前記PUF-IDデータを生成したのち、前記検出データを生成する、
請求項1に記載の検出装置。 - 前記第2の電圧は、前記第1の電圧よりも小さく、前記第3の電圧は、前記第2の電圧よりも小さい、
請求項1に記載の検出装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020151570A JP2022045792A (ja) | 2020-09-09 | 2020-09-09 | 検出装置 |
PCT/JP2021/030162 WO2022054512A1 (ja) | 2020-09-09 | 2021-08-18 | 検出装置 |
CN202180053360.6A CN116018819A (zh) | 2020-09-09 | 2021-08-18 | 检测装置 |
US18/115,796 US20230208658A1 (en) | 2020-09-09 | 2023-03-01 | Detection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020151570A JP2022045792A (ja) | 2020-09-09 | 2020-09-09 | 検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022045792A true JP2022045792A (ja) | 2022-03-22 |
Family
ID=80631540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020151570A Pending JP2022045792A (ja) | 2020-09-09 | 2020-09-09 | 検出装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230208658A1 (ja) |
JP (1) | JP2022045792A (ja) |
CN (1) | CN116018819A (ja) |
WO (1) | WO2022054512A1 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9336872B2 (en) * | 2014-03-11 | 2016-05-10 | Everspin Technologies, Inc. | Nonvolatile logic and security circuits |
JP6831293B2 (ja) * | 2016-05-26 | 2021-02-17 | ヌヴォトンテクノロジージャパン株式会社 | 画像偽造防止装置 |
CN107766750B (zh) * | 2017-11-22 | 2023-05-09 | 河海大学常州校区 | 一种基于阈值电压基准的puf电路 |
JP2019126013A (ja) * | 2018-01-19 | 2019-07-25 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子 |
JP7201156B2 (ja) * | 2018-03-30 | 2023-01-10 | ブリルニクスジャパン株式会社 | 固体撮像装置 |
CN110536081A (zh) * | 2018-05-24 | 2019-12-03 | 松下知识产权经营株式会社 | 摄像装置 |
CN111201533B (zh) * | 2018-08-10 | 2023-06-23 | 深圳市为通博科技有限责任公司 | 物理不可克隆函数puf装置 |
CN109241782B (zh) * | 2018-10-17 | 2021-04-23 | 宁波大学 | 一种利用pmos工艺偏差的弱物理不可克隆函数电路 |
CN110121041A (zh) * | 2019-04-24 | 2019-08-13 | 深圳大学 | 一种用于cmos动态视觉图像传感器的物理不可克隆函数电路 |
-
2020
- 2020-09-09 JP JP2020151570A patent/JP2022045792A/ja active Pending
-
2021
- 2021-08-18 CN CN202180053360.6A patent/CN116018819A/zh active Pending
- 2021-08-18 WO PCT/JP2021/030162 patent/WO2022054512A1/ja active Application Filing
-
2023
- 2023-03-01 US US18/115,796 patent/US20230208658A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230208658A1 (en) | 2023-06-29 |
CN116018819A (zh) | 2023-04-25 |
WO2022054512A1 (ja) | 2022-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN209390199U (zh) | 图像传感器和成像系统 | |
US8139055B2 (en) | Combined image sensor and display device | |
US8023025B2 (en) | Photoelectric conversion apparatus and image pickup system using the same | |
CN111033745A (zh) | 具有像素级互连部的堆叠式光电传感器组件 | |
CN101467443B (zh) | 图像传感器以及显示器 | |
TW201911855A (zh) | 具有堆疊基板的光感測器的偵測電路 | |
US8174601B2 (en) | Image sensor with controllable transfer gate off state voltage levels | |
US7268331B2 (en) | Solid-state imaging device, method for driving the same, and camera | |
EP1341372A1 (en) | Photoelectric conversion device | |
EP1515540A2 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
US20030189159A1 (en) | Photoelectric conversion device and gate voltage control | |
CN104822034A (zh) | 固态成像装置和成像系统 | |
US20190082133A1 (en) | Image sensing device | |
JP2009182992A (ja) | 固体撮像装置の駆動方法 | |
US20160105624A1 (en) | Imaging device, imaging system, and method for driving imaging device | |
US11323639B2 (en) | Image sensor and operation method thereof | |
US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
JP2009206941A (ja) | 撮像装置及び撮像装置を用いた撮像システム | |
US8766160B2 (en) | Solid-state imaging device and imaging device | |
WO2022054512A1 (ja) | 検出装置 | |
CN110557587B (zh) | 图像传感器和操作该图像传感器的方法 | |
JP5177198B2 (ja) | 物理情報取得方法および物理情報取得装置 | |
JP3697164B2 (ja) | 走査回路とそれを用いた撮像装置 | |
KR20060041013A (ko) | Cmos 이미지 센서 및 그 구동 방법 | |
JP5436642B2 (ja) | 撮像装置及び撮像装置を用いた撮像システム |