JP2022044039A - ディスプレイ装置及びその製造方法 - Google Patents

ディスプレイ装置及びその製造方法 Download PDF

Info

Publication number
JP2022044039A
JP2022044039A JP2021145054A JP2021145054A JP2022044039A JP 2022044039 A JP2022044039 A JP 2022044039A JP 2021145054 A JP2021145054 A JP 2021145054A JP 2021145054 A JP2021145054 A JP 2021145054A JP 2022044039 A JP2022044039 A JP 2022044039A
Authority
JP
Japan
Prior art keywords
layer
pixel electrode
display device
spacer
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021145054A
Other languages
English (en)
Inventor
ソクフン ソ
Seokhoon Seo
ソヨン ジョン
Soyeon Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2022044039A publication Critical patent/JP2022044039A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】厚さが薄いながらも、密封特性が強化されたディスプレイ装置及びその製造方法を提供する。【解決手段】基板上に互いに離れて配置されている第１画素電極及び第２画素電極と、第１画素電極及び第２画素電極それぞれの中央部を露出させる開口を有する画素定義膜と、第１画素電極、第２画素電極、及び画素定義膜の上に配置され、第１画素電極と第２画素電極との間の画素定義膜の上面の少なくとも一部を露出させる貫通ホールを有する中問層と、第１画素電極及び第２画素電極に対向して中問層の上に配置されている対向電極と、対向電極の上に配置されている無機封止層と、を備えるディスプレイ装置。【選択図】図１３

Description

本発明は、ディスプレイ装置及びその製造方法に係り、さらに詳細には、厚さが薄いながらも、密封特性が強化されたディスプレイ装置及びその製造方法に関する。
ディスプレイ装置のうち、有機電界発光ディスプレイ装置は、視野角が広く、コントラストに優れるだけではなく、応答速度が速いという長所を持っており、次世代ディスプレイ装置として注目を浴びている。
一般的に、有機電界発光ディスプレイ装置は、基板上に薄膜トランジスタ及び表示素子として有機電界発光ダイオードを設け、有機電界発光ダイオードが自ら発光する。封止部材は、有機電界発光ダイオード上に設けられて有機電界発光ダイオードを密封することで、外部の水分及び不純物が有機電界発光ダイオードに侵入することを遮断する。
このような有機電界発光ディスプレイ装置は、携帯電話などの小型製品のディスプレイ部として使われてもよく、テレビなどの大型製品のディスプレイ部として使われてもよい。
本発明が解決しようとする技術的課題は、厚さが薄いながらも密封特性が強化されたディスプレイ装置及びその製造方法を提供することである。しかし、このような課題は例示的なものであり、これによって本発明の範囲が限定されるものではない。
前記の課題を解決するために、本発明の技術的思想の一側面によるディスプレイ装置は、基板上に互いに離れて配置されている第１画素電極及び第２画素電極と、前記第１画素電極及び前記第２画素電極それぞれの中央部を露出させる開口を有する画素定義膜と、前記第１画素電極、前記第２画素電極、及び前記画素定義膜の上に配置され、前記第１画素電極と前記第２画素電極との間の前記画素定義膜の上面の少なくとも一部を露出させる貫通ホールを有する中問層と、前記第１画素電極及び前記第２画素電極に対向して前記中問層の上に配置されている対向電極と、前記対向電極の上に配置されている無機封止層と、を備えることを特徴とする。
本実施形態において、前記対向電極は、前記貫通ホールを通じて前記画素定義膜の上面と直接接触してもよい。
本実施形態において、前記第１画素電極と前記第２画素電極との間に対応して、前記画素定義膜と前記対向電極との間に配置されているスペーサをさらに備えてもよい。
本実施形態において、前記スペーサの上面には前記中問層が配置されていなくてもよい。
本実施形態において、前記対向電極は、前記貫通ホールを通じて前記スペーサの上面と直接接触してもよい。
本実施形態において、前記スペーサは、上面の一部が前記基板の方向に引き込まれている引き込み部を有していてもよい。
本実施形態において、前記対向電極は、前記引き込み部の内側面と直接接触してもよい。
本実施形態において、前記無機封止層の厚さは２００ｎｍ～２μｍであってもよい。
本実施形態において、前記無機封止層は、少なくとも２層以上の多層構造であってもよい。
本実施形態において、前記無機封止層は、順次に積層されている第１層及び第２層を備え、前記第１層及び前記第２層は、同一物質を含むものの互いに異なる組成比であってもよい。
本実施形態において、前記第１層及び前記第２層の厚さは、それぞれ５０ｎｍ～５００ｎｍであってもよい。
本実施形態において、無機封止層の上に配置されている平坦化有機層、前記平坦化有機層の上に配置されている無機絶縁層、及び前記無機絶縁層の上に配置された感知電極を備える入力感知層をさらに備えてもよい。
本実施形態において、前記平坦化有機層は、前記無機封止層と前記無機絶縁層との間に直接介在されてもよい。
前記の課題を解決するために、本発明の技術的思想の他の側面によるディスプレイ装置は、基板上に互いに離れて配置されている第１画素電極及び第２画素電極と、前記第１画素電極及び前記第２画素電極それぞれの中央部を露出させる開口を有する画素定義膜と、前記第１画素電極と前記第２画素電極との間に対応して前記画素定義膜の上に配置されているスペーサと、前記第１画素電極、前記第２画素電極、及び前記スペーサの上に配置され、前記スペーサの上に対応する第１部分の厚さが、前記第１画素電極及び前記第２画素電極の上に対応する第２部分の厚さより薄い中問層と、前記中問層の上に配置されている対向電極と、前記対向電極の上に配置されている無機封止層と、を備えることを特徴とする。
本実施形態において、前記中問層は、前記第１画素電極及び前記第２画素電極の上にそれぞれ対応するように互いに離れて配置されている第１発光層及び第２発光層と、前記第１画素電極と第１発光層との間、及び前記第２画素電極と前記第２発光層との間に介在されている第１機能層と、前記第１発光層及び前記第２発光層と前記対向電極との間に介在されている第２機能層と、を備え、前記第１部分に対応する前記第２機能層の厚さは、前記第２部分に対応する第２機能層の厚さより薄くてもよい。
本実施形態において、前記中問層は、前記第１画素電極及び前記第２画素電極の上にそれぞれ対応するように互いに離れて配置されている第１発光層及び第２発光層と、前記第１画素電極と第１発光層との間、及び前記第２画素電極と前記第２発光層との間に介在されている第１機能層と、前記第１発光層及び前記第２発光層と前記対向電極との間に介在されている第２機能層と、を備え、前記第１部分に対応する前記第１機能層の厚さは、前記第２部分に対応する第２機能層の厚さより薄くてもよい。
本実施形態において、前記第１部分に対応する前記第２機能層は、除去されていてもよい。
前記の課題を解決するために、本発明の技術的思想の他の側面によるディスプレイ装置の製造方法は、基板上に薄膜トランジスタ及び前記薄膜トランジスタ上の平坦化層を備える画素回路層を形成し、前記画素回路層の上に画素電極を形成し、前記画素電極の上に前記画素電極の中央部を露出させる開口を有する画素定義膜を形成し、前記画素定義膜の上にスペーサを形成し、前記画素電極、前記画素定義膜、及び前記スペーサの上にわたって中問層を形成し、前記スペーサの上に形成されている前記中問層の少なくとも一部を除去し、前記中問層の上に対向電極を形成し、前記対向電極の上に無機封止層を形成すること、を含む。
本実施形態において、前記中問層の形成において、前記スペーサの上にパーティクルが形成されてもよい。
本実施形態において、前記中問層の少なくとも一部を除去することは、前記中問層の少なくとも一部を除去すると同時に、前記スペーサの上に形成されているパーティクルを共に除去することを含んでもよい。
本実施形態において、前記中問層の少なくとも一部を除去することは、レーザーを用いて前記スペーサの上に形成されている前記パーティクルを除去することを含んでもよい。
本実施形態において、前記中問層の少なくとも一部を除去することは、前記中問層の表面が鉛直方向に向かうように基板を覆すこと、及び前記スペーサの上に形成されているパーティクルに向かってレーザーを照射すること、を含んでもよい。
本実施形態において、前記中問層の少なくとも一部を除去することは、前記中問層に対向して前記スペーサに対応する貫通部を有するマスクを配置すること、及び前記貫通部を通じて前記スペーサの上に形成されているパーティクルにレーザーを照射すること、をさらに含んでもよい。
本実施形態において、前記中問層の少なくとも一部を除去することは、前記スペーサの少なくとも一部を共に除去することをさらに含んでもよい。
本実施形態において、前記対向電極は、前記スペーサの上面と直接接触するように形成されてもよい。
本実施形態において、前記対向電極は、前記スペーサが形成されている部分に対応する前記画素定義膜の上面と直接接触するように形成されてもよい。
本実施形態において、前記無機封止層は、２００ｎｍ～２μｍの厚さに形成されてもよい。
本実施形態において、前記無機封止層は、少なくとも２層以上の多層構造によって形成されてもよい。
本実施形態において、前記無機封止層を形成することは、第１無機層を形成すること及び第２無機層を形成することを含み、前記第１無機層及び第２無機層は、チャンバ内に注入されるガス量を異ならせて互いに異なる組成比を持つように形成されてもよい。
本実施形態において、前記無機封止層の上に入力感知層を形成することをさらに含み、前記入力感知層を形成することは、前記無機封止層の上に平坦化有機層を形成すること、及び前記平坦化有機層の上にタッチ層を形成することを含む。
前述したもの以外の他の側面、特徴、利点は、以下の図面、特許請求範囲及び発明の詳細な説明から明らかになる。
このような一般的で具体的な側面が、システム、方法、コンピュータプログラム、またはいずれかのシステム、方法、コンピュータプログラムの組み合わせを使って実現される。
本発明の一実施形態によれば、厚さが薄いながらも、密封特性が強化されたディスプレイ装置及びその製造方法を提供することができる。勿論、このような効果によって本発明の範囲が限定されるものではない。
本発明の一実施形態に関するディスプレイ装置１の一部分を概略的に示す平面図である。 本発明の一実施形態によるディスプレイ装置１の一部を概略的に示す断面図である。 本発明の一実施形態によるディスプレイ装置１に含まれうる画素Ｐの等価回路図である。 本発明の一実施形態によるディスプレイ装置１の表示領域ＤＡの一部を概略的に示す平面図である。 図４のＡ部分を拡大して概略的に示す平面図である。 本発明の一実施形態に関するディスプレイ装置の一部を概略的に示す断面図であって、図５のＢ－Ｂ’線の断面に対応する。 図６のＣ部分を拡大して示す断面図である。 本発明の他の実施形態による無機封止層３００を概略的に示す断面図である。 図６のＣ部分についての他の実施形態Ｃ’を示す断面図である。 図９のＤ部分を拡大して示す実施形態Ｄを示す断面図である。 図９のＤ部分を拡大して示す実施形態Ｄ’を示す断面図である。 図９のＤ部分を拡大して示す実施形態Ｄ”を示す断面図である。 本発明のさらに他の実施形態に関するディスプレイ装置の一部を概略的に示す断面図である。 本発明のさらに他の実施形態に関するディスプレイ装置の一部を概略的に示す断面図である。 本発明のさらに他の実施形態に関するディスプレイ装置の一部を概略的に示す断面図である。 本発明のさらに他の実施形態に関するディスプレイ装置の一部を概略的に示す断面図である。 本発明のさらに他の実施形態に関するディスプレイ装置の製造方法の一部を概略的に示す断面図である。 本発明のさらに他の実施形態に関するディスプレイ装置の製造方法の一部を概略的に示す断面図である。 本発明のさらに他の実施形態に関するディスプレイ装置の製造方法の一部を概略的に示す断面図である。
本発明は多様な変更を加えることができ、かつ様々な実施形態を有することができるところ、特定の実施形態を図面に例示し、詳細な説明で詳細に説明する。本発明の効果及び特徴、そしてそれらを果たす方法は、図面と共に詳細に後述する実施形態を参照すれば、明らかになる。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、多様な形態で実現されうる。
以下、添付された図面を参照して本発明の実施形態を詳細に説明し、図面を参照して説明する時、同一または対応する構成要素には同じ図面符号を付し、これについての重複する説明は省略する。
本明細書において、第１、第２などの用語は、限定的な意味ではなく、一つの構成要素を、他の構成要素から区別する目的で使われた。
本明細書で使用される単数の表現は、文脈上明らかに異なる意味を内包しない限り、複数の表現を含む。
本明細書で、「含む」または「有する」などの用語は、明細書上に記載の特徴または構成要素が存在するということを意味するものであり、一つ以上の他の特徴や構成要素が加えられる可能性を予め排除するものではない。
本明細書において、膜、領域、構成要素などの部分が、他の部分の上部に、または上方にあるとするとき、他の部分の真上にある場合だけではなく、その中間に他の膜、領域、構成要素などが介在されている場合も含む。
本明細書において、膜、領域、構成要素などが接続されているとするとき、膜、領域、構成要素が直接的に接続されている場合、または／及び膜、領域、構成要素の中間に他の膜、領域、構成要素が介在されて間接的に接続されている場合も含む。例えば、本明細書において、膜、領域、構成要素などが電気的に接続されているとするとき、膜、領域、構成要素などが直接的にかつ電気的に接続されている場合、及び／またはその中間に他の膜、領域、構成要素などが介在されて間接的にかつ電気的に接続されている場合を示す。
本明細書において、「Ａ及び／またはＢ」は、Ａであるか、Ｂであるか、またはＡとＢである場合を示す。そして、「Ａ及びＢのうち少なくとも一つ」は、Ａであるか、Ｂであるか、ＡとＢである場合を示す。
本明細書において、ｘ軸、ｙ軸及びｚ軸は、直交座標系上の三つの軸に限定されず、これを含む広い意味と解釈されうる。例えば、ｘ軸、ｙ軸及びｚ軸は、互いに直交してもよいが、互いに直交しない互いに異なる方向をも指称する。
本明細書において、ある実施形態が異なって実現できる場合には、特定の工程順序は、説明される順序とは異なって行われてもよい。例えば、連続して説明される二つの工程が実質的に同時に行われてもよく、説明される順序とは逆順に行われてもよい。
図面では説明の便宜のために、構成要素のサイズが誇張または縮小することもある。例えば、図面に示される夫々の構成のサイズ及び厚さは、説明の便宜のために任意に示されるため、本発明が必ずしも図示されたところに限定されるものではない。
図１は、本発明の一実施形態に関するディスプレイ装置１の一部分を概略的に示す平面図である。
図１を参照すると、ディスプレイ装置１は、表示領域ＤＡと、表示領域ＤＡの外側の周辺領域ＮＤＡを備える。表示領域ＤＡには、表示素子を含む複数の画素Ｐが配置される。ディスプレイ装置１は、表示領域ＤＡに配置されている複数の画素Ｐから放出される光を用いてイメージを提供する。周辺領域ＮＤＡは、表示素子が配置されていない一種の非表示領域であり、表示領域ＤＡは、周辺領域ＮＤＡによって全体的に取り囲まれてもよい。
図１では、フラットな表示面を備えるディスプレイ装置１を示しているが、本発明はこれに限定されるものではない。他の実施形態において、ディスプレイ装置１は、立体型表示面または湾曲した表示面を含んでもよい。
ディスプレイ装置１が立体型表示面を含む場合、ディスプレイ装置１は、例えば、多角柱型の表示面を含んでもよい。他の実施形態において、ディスプレイ装置１が湾曲した表示面を含む場合、ディスプレイ装置１は、フレキシブル、折り畳み式、巻き取り式ディスプレイ装置などの多様な形態に実現されるということはいうまでもない。
また、一実施形態において、図１には、携帯電話端末機に適用されうるディスプレイ装置１を示した。図示されてはいないが、メイン基板に実装されている電子モジュール、カメラモジュール、電源モジュールなどがディスプレイ装置１と共にブラケット／ケースなどに配置されることで、携帯電話端末機を構成することができる。本発明によるディスプレイ装置１は、テレビ、モニタなどの大型電子装置を含めて、タブレット、自動車ナビゲーション、ゲーム機、スマートウォッチなどの中小型電子装置などに適用されうる。
図１には、ディスプレイ装置１の表示領域ＤＡが角の丸い角丸四角形を示すが、他の実施形態において、表示領域ＤＡの形状は、円形、楕円、または三角形や五角形などの多角形であってもよい。
以下では、本発明の一実施形態によるディスプレイ装置１として、有機電界発光ディスプレイ装置を例として挙げて説明するが、本発明のディスプレイ装置は、これに制限されるものではない。他の実施形態では、本発明のディスプレイ装置１は、無機電界発光ディスプレイ装置（または無機ＥＬディスプレイ装置）であってもよく、または量子ドット発光ディスプレイ装置のようなディスプレイ装置であってもよい。例えば、ディスプレイ装置１に備えられている表示素子を構成する発光層は、有機物を含んでもよく、無機物を含んでもよく、量子ドットを含んでもよく、有機物及び量子ドットを含んでもよく、または無機物及び量子ドットを含んでもよい。
図２は、本発明の一実施形態によるディスプレイ装置１の一部を概略的に示す断面図である。
図２を参照すると、本発明の一実施形態によるディスプレイ装置１は、表示層ＤＵ及び入力感知層ＴＵを備える。表示層ＤＵと、表示層ＤＵの上に直接配置されている入力感知層ＴＵとを含んで、ディスプレイパネルＤＰと定義されうる。図示されてはいないが、入力感知層ＴＵの上には偏光層及びウィンドウ層がさらに配置されてもよい。表示層ＤＵ、入力感知層ＴＵ、偏光層（図示せず）及びウィンドウ層（図示せず）のうち少なくとも一部の構成は、連続工程によって形成されるか、または少なくとも一部の構成は、接着部材を通じて互いに結合されうる。
一実施形態において、入力感知層ＴＵは、表示層ＤＵ上に直接配置されてもよい。本明細書において、「Ｂの構成がＡの構成上に直接配置される」とは、Ａの構成とＢの構成との間に別途の接着層／接着部材が配置されないことを意味する。Ｂ構成は、Ａ構成が形成された後でＡ構成が提供するベース面の上に連続工程を通じて形成される。
表示層ＤＵは、イメージを生成し、入力感知層ＴＵは、外部入力（例えば、タッチイベント）の座標情報を取得する。別途に図示されてはいないが、本発明の一実施形態によるディスプレイパネルＤＰは、表示層ＤＵの下面に配置されている保護部材をさらに備えてもよい。保護部材と表示層ＤＵとは、接着部材を通じて結合されうる。
表示層ＤＵでは、基板１００の上に画素回路層ＰＣＬ、有機電界発光ダイオードＯＬＥＤ及び薄膜封止層ＴＦＥが順次に配置される。薄膜封止層ＴＦＥの上には、入力感知層ＴＵが直接配置される。薄膜封止層ＴＦＥの上には、後述する図８のように、少なくとも一つの平坦化有機層４００（図８）が配置されるため、さらに平坦化したベース面を提供することができる。よって、後述する入力感知層ＴＵの構成は、連続工程によって形成されても不良率が減少する。
入力感知層ＴＵは、多層構造を有する。入力感知層ＴＵは、感知電極、感知電極に接続されている信号ライン（ｔｒａｃｅ ｌｉｎｅ）、及び少なくとも一つの絶縁層を備える。入力感知層ＴＵは、例えば、静電容量方式で外部入力を感知する。本発明で、入力感知層ＴＵ動作方式は特に制限されず、本発明の一実施形態において、入力感知層ＴＵは、電磁気誘導方式または圧力感知方式で外部入力を感知してもよい。
図２に図示されたように、本発明の一実施形態による入力感知層ＴＵは、第１絶縁層ＩＬ１、第１導電層ＣＬ１、第２絶縁層ＩＬ２、第２導電層ＣＬ２、及び第３絶縁層ＩＬ３を備える。感知電極は、第１導電層ＣＬ１及び第２導電層ＣＬ２が互いに電気的に接続されることで形成される。
例えば、第１導電層ＣＬ１及び第２導電層ＣＬ２それぞれは、単層構造を有するか、または積層された多層構造を有する。単層構造の導電層は、金属層または透明導電層を含む。金属層は、モリブデン、銀、チタン、銅、アルミニウム、及びこれらの合金を含む。透明導電層は、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）などの透明な導電性酸化物を含む。その他に、透明導電層は、ＰＥＤＯＴなどの導電性高分子、金属ナノワイヤ、グラフェンなどを含む。多層構造の導電層は、複数層の金属層を含む。複数層の金属層は、例えば、Ｔｉ／Ａｌ／Ｔｉの３層構造を有する。多層構造の導電層は、少なくとも一つの金属層及び少なくとも一つの透明導電層を含む。
第１導電層ＣＬ１及び第２導電層ＣＬ２それぞれは、複数のパターンを含む。一実施形態において、第１導電層ＣＬ１は、第１導電パターンを含み、第２導電層ＣＬ２は、第２導電パターンを含む。第１導電パターン及び第２導電パターンは、前述した感知電極を形成してもよい。一実施形態において、感知電極は、使用者に視認されることを防止するために、メッシュ状で設けられてもよい。
第１絶縁層ＩＬ１～第３絶縁層ＩＬ３それぞれは、単層または多層構造を有する。第１絶縁層ＩＬ１～第３絶縁層ＩＬ３それぞれは、無機物または無機物及び有機物の複合材料を含有する。例えば、第１絶縁層ＩＬ１及び第２絶縁層ＩＬ２のうち少なくともいずれか一つは、無機膜を含む。無機膜は、酸化アルミニウム、酸化チタン、酸化ケイ素、酸窒化ケイ素、酸化ジルコニウム、及び酸化ハフニウムのうち少なくとも一つを含む。他の実施形態では、第１絶縁層ＩＬ１～第３絶縁層ＩＬ３のうち少なくとも一つは、有機絶縁物質を含む。
一方、本発明の一実施形態による入力感知層ＴＵは、平坦化有機層４００をさらに備える。後述するように、本発明の一実施形態によるディスプレイ装置１は、薄膜封止層ＴＦＥとして、単層構造の無機封止層３００（図６）を備えるため、第１絶縁層ＩＬ１を含めたタッチ層４１０を無機封止層３００の上に直接配置する場合、表示層ＤＵの上面が平坦化していないと不良が発生する恐れがある。
よって、無機封止層３００とタッチ層４１０との間には平坦化有機層４００が介在されることで、タッチ層４１０を平坦化した面の上に配置させることができる。
図３は、本発明の一実施形態によるディスプレイ装置１に含まれうる画素Ｐの等価回路図である。
図３を参照すると、各画素Ｐは、スキャン線ＳＬ及びデータ線ＤＬに接続されている画素回路ＰＣ、及び画素回路ＰＣに接続されている有機電界発光ダイオードＯＬＥＤを含む。
画素回路ＰＣは、駆動薄膜トランジスタＴｄ、スイッチング薄膜トランジスタＴｓ、及びストレージ・キャパシタＣｓｔを含む。スイッチング薄膜トランジスタＴｓは、スキャン線ＳＬ及びデータ線ＤＬに接続され、スキャン線ＳＬを通じて入力されるスキャン信号Ｓｎによって、データ線ＤＬを通じて入力されたデータ信号Ｄｍを駆動薄膜トランジスタＴｄに伝達する。
ストレージ・キャパシタＣｓｔは、スイッチング薄膜トランジスタＴｓ及び駆動電圧線ＰＬに接続される。ストレージ・キャパシタＣｓｔには、スイッチング薄膜トランジスタＴｓから伝達された電圧と、駆動電圧線ＰＬに供給される駆動電圧ＥＬＶＤＤとの差に該当する電圧が充電される。
駆動薄膜トランジスタＴｄは、駆動電圧線ＰＬとストレージ・キャパシタＣｓｔに接続され、ストレージ・キャパシタＣｓｔに充電されている電圧値に対応して、駆動電圧線ＰＬから有機電界発光ダイオードＯＬＥＤに流れる駆動電流を制御する。有機電界発光ダイオードＯＬＥＤは、駆動電流Ｉｄによって所定の輝度の光を放出する。
図３では、画素回路ＰＣが２つの薄膜トランジスタ及び１つのストレージ・キャパシタを含む場合を説明したが、本発明はこれに限定されるものではない。他の実施形態では、画素回路ＰＣは、７つの薄膜トランジスタ及び１つのストレージ・キャパシタを含んでもよい。さらに他の実施形態では、画素回路ＰＣは、２つ以上のストレージ・キャパシタを含んでもよい。
図４は、本発明の一実施形態によるディスプレイ装置１の表示領域ＤＡの一部を概略的に示す平面図であり、図５は、図４のＡ部分を拡大して概略的に示す平面図である。
図４を参照すると、表示領域ＤＡの上には複数の画素Ｐが配置される。複数の画素Ｐそれぞれは、有機電界発光ダイオードＯＬＥＤのような表示素子を含んでもよい。各画素Ｐは、赤色、緑色、青色または白色の光を発光する副画素であってもよい。
一実施形態では、表示領域ＤＡの上に配置される複数の画素Ｐは、赤色で発光する画素Ｐｒ、緑色で発光する画素Ｐｇ、及び青色で発光する画素Ｐｂを含んでもよい。図４には、複数の画素Ｐがいわゆる、ダイヤモンド・ペンタイル型に配置されていることを示すが、複数の画素Ｐは、ストライプ型または一般ペンタイル型などの多様な形状に配置されてもよいということはいうまでもない。また一実施形態では、格子状に配置される仮想のセルを仮定する場合、一つのセル内には２個の画素Ｐが配置されてもよい。例えば、図４では、一つのセル内に赤色発光画素Ｐｒ及び緑発光画素Ｐｇ、または緑発光画素Ｐｇ及び青色発光画素Ｐｂがそれぞれ配置される。
表示領域ＤＡにはスペーサ２１７が配置される。スペーサ２１７は、表示領域ＤＡに複数配置されるが、図４に図示されているように、複数の画素Ｐを介して互いに離れていてもよい。図４では、複数のスペーサ２１７が一方向（例えば、ｘ方向）及び他の方向（例えば、ｙ方向）に沿って同じ間隔で離れている構造を示すが、本発明が必ずしもこれに限定されるものではない。
さらに詳細には、図５を参照すると、スペーサ２１７を中心とする画素Ｐｒ、Ｐｇ、Ｐｂの配置を示す。画素Ｐｒ、Ｐｇ、Ｐｂは、スペーサ２１７を取り囲むように配置される。言い換えれば、スペーサ２１７は、画素Ｐｒ、Ｐｇ、Ｐｂの間に配置される。例えば、画素Ｐｒ、Ｐｇ、Ｐｂは、スペーサ２１７を中心として上、下、左、右に配置される。
画素Ｐｒ、Ｐｇ、Ｐｂは、画素電極２２１Ｒ、２２１Ｇ、２２１Ｂの上にそれぞれ配置されている発光層２２２ｂｒ、２２２ｂｇ、２２２ｂｂを含む。画素定義膜２１５は、画素電極２２１Ｒ、２２１Ｇ、２２１Ｂそれぞれの中央部を露出させる開口ＯＰ－ＥＡを有し、発光層２２２ｂｒ、２２２ｂｇ、２２２ｂｂは、このような開口ＯＰ－ＥＡ内に配置される。開口ＯＰ－ＥＡによって、各画素Ｐｒ、Ｐｇ、Ｐｂの発光領域Ｐｒ－ＥＡ、Ｐｇ－ＥＡ、Ｐｂ－ＥＡが定義される。
スペーサ２１７は、画素Ｐｒ、Ｐｇ、Ｐｂの間に配置され、各画素Ｐｒ、Ｐｇ、Ｐｂの開口ＯＰ－ＥＡを基準として、同じ間隔ｄで画素Ｐｒ、Ｐｇ、Ｐｂから離れるように配置される。画素Ｐｒ、Ｐｇ、Ｐｂの間のスペーサ２１７は、光が放出される方向に位置するため、前述したように、同じ間隔ｄで各画素Ｐｒ、Ｐｇ、Ｐｂの発光領域Ｐｒ－ＥＡ、Ｐｇ－ＥＡ、Ｐｂ－ＥＡから離れて配置されることが、スペーサ２１７の周りの画素Ｐｒ、Ｐｇ、Ｐｂの発光均一度の側面で有利である。このために、図５のスペーサ２１７は、一方向（例えば、ｘ方向）の幅が他の方向（例えば、ｙ方向）の幅より大きくなっているが、本発明が必ずしもこれに限定されるものではない。また、一実施形態では、図５のスペーサ２１７は一つであるが、スペーサ２１７は、画素Ｐｒ、Ｐｇ、Ｐｂの間で複数個備えられてもよい。
スペーサ２１７は、各画素Ｐ別に発光層を形成する過程で用いられるＦＭＭ（ｆｉｎｅ ｍｅｔａｌ ｍａｓｋ）のたるみにより、表示領域ＤＡで圧痕（ｉｍｐｒｉｎｔ）などの不良が発生しないようにするために、ＦＭＭと接触してこれを支持する役割をすることができる。この過程で、ＦＭＭは、スペーサ２１７の上面と直接接触することもある。この時、スペーサ２１７の上面には、ＦＭＭとの接触によって、後述するように大型パーティクルＰＣ（図１５）が発生する。パーティクルＰＣは、例えば、２μｍ～５μｍの大きさを有しているためスペーサ２１７の上部のプロファイルを不安定にし、これにより、上部層に割れ目（クラック）が発生するなどの不良を引き起こす。
これに対し、本発明の一実施形態に関するディスプレイ装置１では、スペーサ２１７の上のパーティクルＰＣを除去した後で対向電極２２３を形成することで、パーティクルＰＣによって対向電極２２３及び上部の層に割れ目が発生することを防止することができる。また、これにより、有機電界発光ダイオードＯＬＥＤの上に無機絶縁物質で形成されている単層の無機封止層３００を薄膜封止層ＴＦＥで設けることができて、ディスプレイ装置１の薄膜封止層ＴＦＥの厚さを画期的に縮小することができ、ディスプレイ装置１の全体の厚さを縮小して製造工程を単純化することができる。
図６は、本発明の一実施形態に関するディスプレイ装置の一部を概略的に示す断面図であって、図５のＢ－Ｂ’線の断面に対応する。図７は、図６のＣ部分を拡大して示す断面図であり、図８は、本発明の他の実施形態による無機封止層３００を概略的に示す断面図である。
図６を参照すると、基板１００の上に第１画素Ｐ１及び第２画素Ｐ２が配置される。第１画素Ｐ１及び第２画素Ｐ２は、同じ構造を持つところ、以下では、一つの画素を中心として積層構造を説明する。
先ず、基板１００は、ガラスまたは高分子樹脂を含む。一実施形態として、基板１００は、複数のサブ層を含んでもよい。複数のサブ層は、有機層と無機層とが交互に積層された構造であってもよい。基板１００が高分子樹脂を含む場合、ポリエーテルスルホン、ポリアクリレート、ポリエーテルイミド、ポリエチレンナフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリアリレート、ポリイミド、ポリカーボネートまたはセルロースアセテートプロピオネートを含んでもよい。
基板１００の上には、有機電界発光ダイオードのような表示素子を含む表示層２００、及び表示層２００を覆う薄膜封止層ＴＦＥが配置される。以下、表示層２００について詳細に説明する。
基板１００の上には、不純物が薄膜トランジスタＴＦＴの半導体層Ａｃｔに浸透することを防止するために、バッファ層２０１が形成される。バッファ層２０１は、窒化ケイ素、酸窒化ケイ素、及び酸化ケイ素などの無機絶縁物を含んでもよく、前述した無機絶縁物を含む単層または複数層であってもよい。
バッファ層２０１の上には画素回路ＰＣが配置される。画素回路ＰＣは、各画素Ｐに対応して配置されてもよい。画素回路ＰＣは、薄膜トランジスタＴＦＴ及びストレージ・キャパシタＣｓｔを含む。薄膜トランジスタＴＦＴは、半導体層Ａｃｔ、ゲート電極ＧＥ、ソース電極ＳＥ、ドレイン電極ＤＥを含む。
図６には図示されていないが、画素回路ＰＣのデータ線ＤＬは、画素回路ＰＣに含まれているスイッチング薄膜トランジスタと電気的に接続される。本実施形態では、ゲート電極ＧＥがゲート絶縁層２０３を介して半導体層Ａｃｔの上に配置されているトップゲート型を示すが、他の実施形態によれば、薄膜トランジスタＴＦＴは、ボトムゲート型であってもよい。
半導体層Ａｃｔは、ポリシリコンを含む。または、半導体層Ａｃｔは、アモルファスシリコンを含んでもよく、酸化物半導体を含んでもよく、あるいは有機半導体などを含んでもよい。ゲート電極ＧＥは、低抵抗金属物質を含んでもよい。ゲート電極ＧＥは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）などを含む導電物質を含むことができ、前記の材料を含有する多層または単層で形成される。
半導体層Ａｃｔとゲート電極ＧＥとの間のゲート絶縁層２０３は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化チタン、酸化タンタル、及び酸化ハフニウムなどの無機絶縁物を含んでもよい。ゲート絶縁層２０３は、前述した物質を含む単層または複数層であってもよい。
ソース電極ＳＥ及びドレイン電極ＤＥは、データ線ＤＬと同一層上に位置し、同じ物質を含む。ソース電極ＳＥ、ドレイン電極ＤＥ、及びデータ線ＤＬは、導電性の良い材料を含有し、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）などを含み、前記の材料を含有する多層または単層で形成される。一実施形態において、ソース電極ＳＥ、ドレイン電極ＤＥ及びデータ線ＤＬは、Ｔｉ／Ａｌ／Ｔｉの複数層で形成されてもよい。
ストレージ・キャパシタＣｓｔは、第１層間絶縁層２０５を介して互いに重なる下部電極ＣＥ１及び上部電極ＣＥ２を含む。ストレージ・キャパシタＣｓｔは、薄膜トランジスタＴＦＴと重なる。これに関して、図６では、薄膜トランジスタＴＦＴのゲート電極ＧＥがストレージ・キャパシタＣｓｔの下部電極ＣＥ１を兼ねていると図示している。他の実施形態として、ストレージ・キャパシタＣｓｔは、薄膜トランジスタＴＦＴと重ならなくてもよい。ストレージ・キャパシタＣｓｔは、第２層間絶縁層２０７によりカバーされる。ストレージ・キャパシタＣｓｔの上部電極ＣＥ２は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）などを含む導電物質を含み、前記の材料を含有する多層または単層で形成される。
第１層間絶縁層２０５及び第２層間絶縁層２０７は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化チタン、酸化タンタル、及び酸化ハフニウムなどの無機絶縁物を含む。第１層間絶縁層２０５及び第２層間絶縁層２０７は、前述した物質を含む単層または複数層であってもよい。
薄膜トランジスタＴＦＴ及びストレージ・キャパシタＣｓｔを含む画素回路ＰＣは、第１有機絶縁層２０９によりカバーされる。第１有機絶縁層２０９の上面は平坦化されていてもよい。
図示されてはいないが、第１有機絶縁層２０９の下には、第３層間絶縁層（図示せず）がさらに配置されてもよい。第３層間絶縁層は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素などの無機絶縁物を含む。
画素回路ＰＣは、画素電極２２１と電気的に接続される。例えば、図６に図示されたように、薄膜トランジスタＴＦＴと画素電極２２１との間にはコンタクト・メタル層ＣＭが介在される。コンタクト・メタル層ＣＭは、第１有機絶縁層２０９に形成されているコンタクトホールを通じて薄膜トランジスタＴＦＴと接続し、画素電極２２１は、コンタクト・メタル層ＣＭの上の第２有機絶縁層２１１に形成されているコンタクトホールを通じて、コンタクト・メタル層ＣＭに接続する。コンタクト・メタル層ＣＭは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）などを含む導電物質を含み、前記の材料を含有する多層または単層で形成される。一実施形態では、コンタクト・メタル層ＣＭは、Ｔｉ／Ａｌ／Ｔｉの複数層で形成されてもよい。
第１有機絶縁層２０９及び第２有機絶縁層２１１は、ポリメチルメタクリレート（Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ：ＰＭＭＡ）やポリスチレン（Ｐｏｌｙｓｔｙｌｅｎｅ：ＰＳ）などの一般汎用高分子、フェノール系グループを持つ高分子誘導体、アクリル系高分子、イミド系高分子、アリールエーテル系高分子、アミド系高分子、フッ素系高分子、ｐ－キシレン系高分子、ビニールアルコール系高分子、及びこれらの混合物といった有機絶縁物を含む。一実施形態では、第１有機絶縁層２０９及び第２有機絶縁層２１１はポリイミドを含んでもよい。
画素電極２２１は、第２有機絶縁層２１１の上に形成される。画素電極２２１は、酸化インジウムスズ（ＩＴＯ；ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、酸化インジウム亜鉛（ＩＺＯ；ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、酸化亜鉛（ＺｎＯ；ｚｉｎｃ ｏｘｉｄｅ）、酸化インジウム（Ｉｎ２Ｏ３：ｉｎｄｉｕｍ ｏｘｉｄｅ）、酸化インジウムガリウム（ＩＧＯ；ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｏｘｉｄｅ）またはアルミニウム酸化亜鉛（ＡＺＯ；ａｌｕｍｉｎｕｍ ｚｉｎｃ ｏｘｉｄｅ）などの導電性酸化物を含む。他の実施形態では、画素電極２２１は、銀（Ａｇ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロミウム（Ｃｒ）またはこれらの化合物を含む反射膜を含んでもよい。他の実施形態では、画素電極２２１は、前述した反射膜の上及び／または下にＩＴＯ、ＩＺＯ、ＺｎＯまたはＩｎ２Ｏ３で形成されている膜をさらに含んでもよい。
画素電極２２１（例えば、第１画素電極）の上には、画素定義膜２１５が形成される。画素定義膜２１５は、画素電極２２１の上面を露出させる開口ＯＰ－ＥＡを含み、画素電極２２１のエッジをカバーする。言い換えると、画素定義膜２１５は、少なくとも互いに隣接する画素電極２２１の間（例えば、第１画素電極２２１及び第１画素電極２２１’の間）に設けられ、画素Ｐを定義する。画素定義膜２１５は、有機絶縁物を含む。または、画素定義膜２１５は、窒化ケイ素や酸窒化ケイ素、または酸化ケイ素のような無機絶縁物を含んでもよい。または、画素定義膜２１５は、有機絶縁物及び無機絶縁物を含んでもよい。
中問層２２２は、発光層２２２ｂを含む。中問層２２２は、発光層２２２ｂの下に配置されている第１機能層２２２ａ及び／または発光層２２２ｂの上に配置されている第２機能層２２２ｃを含む。発光層２２２ｂは、所定の色相の光を放出する高分子または低分子有機物を含む。
第１機能層２２２ａは、単層または複数層である。例えば、第１機能層２２２ａが高分子物質で形成される場合、第１機能層２２２ａは、単層構造であるホール輸送層（ＨＴＬ：Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）であって、ポリエチレン・ジヒドロキシチオフェン（ＰＥＤＯＴ：ｐｏｌｙ－（３，４）－ｅｔｈｙｌｅｎｅ－ｄｉｈｙｄｒｏｘｙｔｈｉｏｐｈｅｎｅ）やポリアニリン（ＰＡＮＩ：ｐｏｌｙａｎｉｌｉｎｅ）で形成されてもよい。第１機能層２２２ａが低分子物質で形成される場合、第１機能層２２２ａは、ホール注入層（ＨＩＬ：Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）及びホール輸送層（ＨＴＬ）を含んでもよい。
第２機能層２２２ｃは、いつも備えられるものではない。例えば、第１機能層２２２ａ及び発光層２２２ｂを高分子物質で形成する場合、第２機能層２２２ｃを形成することが望ましい。第２機能層２２２ｃは、単層または複数層である。第２機能層２２２ｃは、電子輸送層（ＥＴＬ：Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）及び／または電子注入層（ＥＩＬ：Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）を含む。
中問層２２２のうち発光層２２２ｂは、表示領域ＤＡで各画素ごとに配置される。発光層２２２ｂは、画素電極２２１と対応するようにパターニングされる。発光層２２２ｂとは異なって、中問層２２２のうち、第１機能層２２２ａ及び／または第２機能層２２２ｃは、表示領域ＤＡだけではなく周辺領域ＰＡの一部にも位置するように周辺領域ＰＡに向かって延長される。
対向電極２２３は、仕事関数の低い導電性物質からなる。例えば、対向電極２２３は、銀（Ａｇ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロミウム（Ｃｒ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）またはこれらの合金などを含む（半）透明層を含んでもよい。または、対向電極２２３は、前述した物質を含む（半）透明層の上にＩＴＯ、ＩＺＯ、ＺｎＯまたはＩｎ２Ｏ３などの層をさらに含んでもよい。対向電極２２３は、表示領域ＤＡだけではなく周辺領域ＰＡにも形成されてもよい。周辺領域ＰＡに向かって延長された対向電極２２３は、第２電源供給配線１７０と電気的に接続される。
第１機能層２２２ａ、第２機能層２２２ｃ及び対向電極２２３は、熱蒸着法によっても形成される。
一部の実施形態では、対向電極２２３の上にキャッピング層２２４が位置してもよい。例えば、キャッピング層２２４は、有機物、無機物及びこれらの混合物から選択された物質を含んで単層または複数層で設けられる。キャッピング層２２４の上には、選択的な実施形態としてＬｉＦ層が位置してもよい。
スペーサ２１７は、画素定義膜２１５の上に配置される。スペーサ２１７は、第１画素電極２２１と第２画素電極２２１’との間の画素定義膜２１５の上に配置される。前述したように、スペーサ２１７は、ＦＭＭを支持するために備えられるところ、所定の高さを持つように備えられる。
スペーサ２１７は、ポリイミドのような有機絶縁物を含む。また、スペーサ２１７は、無機絶縁物を含んでもよく、有機絶縁物及び無機絶縁物を含んでもよい。一実施形態では、スペーサ２１７は、画素定義膜２１５と異なる物質を含んでもよく、または画素定義膜２１５と同じ物質を含んでもよい。例えば、画素定義膜２１５及びスペーサ２１７は、ポリイミドを含む。この場合、画素定義膜２１５及びスペーサ２１７は、ハーフトーンマスクを用いるマスク工程で共に形成されてもよい。
図７を共に参照すると、本実施形態では、スペーサ２１７の上面２１７ｕに対応する中問層２２２は除去される。言い換えれば、スペーサ２１７の上面２１７ｕに対応して、中問層２２２には貫通ホール２２２ｏｐが形成される。このような貫通ホール２２２ｏｐは、製造工程上、スペーサ２１７の上面２１７ｕに位置しているパーティクルＰＣ（図１５）を除去する過程で共に形成されると理解される。図６及び図７には、貫通ホール２２２ｏｐの幅ｗ１がスペーサ２１７の上面２１７ｕの幅ｗ２より狭く形成されていることを図示しているが、本発明は必ずしもこれに限定されるものではない。
スペーサ２１７の上面２１７ｕのパーティクルＰＣを除去する過程は、対向電極２２３を形成する工程の前に行われる。よって、対向電極２２３の少なくとも一部は、貫通ホール２２２ｏｐを通じて外部に露出されたスペーサ２１７の上面２１７ｕと直接接触する。
再び図６を参照すると、キャッピング層２２４の上には無機封止層３００が配置される。有機電界発光ダイオードＯＬＥＤは、無機封止層３００で密封されて、外気から遮断される。無機封止層３００は、表示領域ＤＡの全面で一体に備えられる。
薄膜封止層ＴＦＥは、無機封止層３００を含む。一実施形態では、薄膜封止層ＴＦＥは、無機封止層３００で形成されている単層構造を有してもよい。無機封止層３００は、例えば、酸化アルミニウム、酸化チタン、酸化タンタル、酸化ハフニウム、酸化亜鉛、酸化ケイ素、窒化ケイ素、酸窒化ケイ素のうち一つ以上の無機物を含む。
一実施形態では、無機封止層３００は、例えば、約０．２μｍ～２μｍの厚さｔを有してもよく、望ましくは、約０．８μｍ～１．２μｍの厚さｔに形成される。これは、ディスプレイ装置の薄膜封止層が少なくとも一つの無機封止層及び少なくとも一つの有機封止層を含む場合に比べて、薄膜封止層ＴＦＥの厚さを大幅に縮小することができて、ディスプレイ装置１全体の厚さを薄くすることができる。
前述したように、本発明の一実施形態では、スペーサ２１７の上に形成されて上部層、特に、無機封止層３００の密封力を低下させるパーティクルＰＣを製造過程の中で除去することで、単層構造の無機封止層３００だけでも優れた密封力を持つディスプレイ装置１を提供することができる。
一方、図８を参照すると、無機封止層３００は、少なくとも２層以上の多層構造を有してもよい。この時、「多層構造」とは、構造的に区分される複数の層だけではなく、構造的には区分されなくても成分分析を通じて区分される複数の層を含む。
一実施形態では、無機封止層３００は、順次に積層された第１層３００ａ、第２層３００ｂ及び第３層３００ｃを含む。第１層３００ａ、第２層３００ｂ及び第３層３００ｃは、無機絶縁物質を含む無機層であって、第１層３００ａ、第２層３００ｂ及び第３層３００ｃは互いに同一物質を含んでもよく、互いに異なる物質を含んでもよく、一部のみ同じ物質を含んでもよい。第１層３００ａ、第２層３００ｂ及び第３層３００ｃは、例えば、酸化アルミニウム、酸化チタン、酸化タンタル、酸化ハフニウム、酸化亜鉛、酸化ケイ素、窒化ケイ素、酸窒化ケイ素のうち選択された物質を含む。
無機封止層３００のバリア特性を強化するためには、ナイトライド系列、例えば、窒化ケイ素を含むことが有利であり、無機封止層３００の透過性を向上させるためには、酸化ケイ素または酸窒化ケイ素を含むことが望ましい。例えば、第１層３００ａは、窒化ケイ素を含み、第２層３００ｂ及び第３層３００ｃは、酸化ケイ素または酸窒化ケイ素を含む。
第１層３００ａ、第２層３００ｂ及び第３層３００ｃそれぞれの厚さｔａ、ｔｂ、ｔｃは、約５０ｎｍ～５００ｎｍに形成される。第１層３００ａ、第２層３００ｂ及び第３層３００ｃそれぞれの厚さｔａ、ｔｂ、ｔｃは、同一であってもよく、互いに異なってもよい。
一方、無機封止層３００は、構造的には区分されない複数の層を含んでもよい。実質的に、前記複数の層とは、同一物質を含むものの、その成分または組成比で差がある層を意味する。無機封止層３００は、例えば、化学気相蒸着（ＣＶＤ）で形成される。この場合、構造的には区分されない複数の層は、ＣＶＤで形成される間に、チャンバ内に注入されるガスの量またはガスの種類を変更することで実現することができる。
このように無機封止層３００を無機層の多層構造にすることで、薄膜封止層ＴＦＥの密封力を効果的に向上させることができる。
図９は、図６のＣ部分についての他の実施形態Ｃ’を示す断面図であり、図１０Ａ～図１０Ｃは、図９のＤ部分を拡大して示す実施形態Ｄ、Ｄ’、Ｄ’’を示す断面図である。
図９を参照すると、スペーサ２１７の上面２１７ｕには、機能層２２２ａ及び２２２ｃ、対向電極２２３及びキャッピング層２２４が順次に積層される。無機封止層３００は、キャッピング層２２４を覆うように配置される。本実施形態では、機能層２２２ａ及び２２２ｃは、発光層を除いた第１及び第２機能層２２２ａ及び２２２ｃである。
スペーサ２１７の上面２１７ｕに配置されている機能層２２２ａ及び２２２ｃは、少なくとも一部が除去された形態である。一実施形態では、機能層２２２ａ及び２２２ｃは、スペーサ２１７の上面２１７ｕに位置している部分の厚さが、他の残りの部分の厚さよりさらに薄くてもよい。例えば、スペーサ２１７の上面２１７ｕに位置している機能層２２２ａ及び２２２ｃの部分を、第１部分２２２ｐ１といい、その外の残りの部分を第２部分２２２ｐ２とするとき、第１部分２２２ｐ１の厚さｔｐ１は、第２部分２２２ｐ２の厚さｔｐ２より薄い。機能層２２２ａ及び２２２ｃの第２部分２２２ｐ２の一例として、前述した図６の画素電極２２１の上に対応する部分であってもよいが、これに限定されるものではない。但し、第１部分２２２ｐ１と第２部分２２２ｐ２との明らかな厚さの比較のために、第１部分２２２ｐ１のように第２部分２２２ｐ２も、平らな面の上に備えられている部分であることが望ましい。このような構造は、製造工程の中でスペーサ２１７の上に形成されているパーティクルＰＣを除去する過程で、機能層２２２ａ及び２２２ｃの一部が共に除去されて形成された構造である。
図１０Ａ～図１０Ｃを参照して、図１０の機能層２２２ａ及び２２２ｃの具体的な実施形態を説明する。図１０Ａ～図１０Ｃの実施形態Ｄ、Ｄ’、Ｄ’’で、スペーサ２１７の上面２１７ｕに対応する機能層２２２ａ及び２２２ｃには、貫通ホール及び／またはリセス（溝）が形成される。
機能層２２２ａ及び２２２ｃは、第１機能層２２２ａ、及び第１機能層２２２ａの上の第２機能層２２２ｃである。他の実施形態では、機能層２２２ａ及び２２２ｃは、第１機能層２２２ａまたは第２機能層２２２ｃのうち一つだけであってもよい。
図１０Ａを参照すると、第２機能層２２２ｃには、第１部分２２２ｐ１に対応してリセス２２２ｃｒが形成される。すなわち、図１０Ａの実施形態Ｄでは、第１機能層２２２ａは除去されず、第２機能層２２２ｃの一部のみ除去される。第１機能層２２２ａは、全体的に同じ厚さを有するが、第２機能層２２２ｃは、第１部分２２２ｐ１の厚さが第２部分２２２ｐ２の厚さより薄く形成される。これにより、第１部分２２２ｐ１に対応する機能層２２２ａ及び２２２ｃの厚さｔｐ１は、第２部分２２２ｐ２に対応する機能層２２２ａ及び２２２ｃの厚さｔｐ２より薄くなる。
図１０Ｂを参照すると、第２機能層２２２ｃには、第１部分２２２ｐ１に対応して貫通ホール２２２ｏｐ’が形成される。すなわち、図１０Ｂの実施形態Ｄ’では、第１部分２２２ｐ１に対応する第２機能層２２２ｃが除去される。言い換えると、第２機能層２２２ｃの貫通ホール２２２ｏｐ’を通じて第１機能層２２２ａが露出される。対向電極２２３は、第１部分２２２ｐ１に対応して、貫通ホール２２２ｏｐ’を通じて露出された第１機能層２２２ａと直接接触する。
図１０Ｃを参照すると、第１部分２２２ｐ１に対応して、第２機能層２２２ｃは貫通ホール２２２ｏｐ’が設けられ、第１機能層２２２ａにはリセス（溝）２２２ａｒが設けられる。すなわち、図１０Ｃの実施形態Ｄ”では、第１部分２２２ｐ１に対応する第２機能層２２２ｃは除去され、第１機能層２２２ａの一部が除去される。これにより、第１部分２２２ｐ１に対応する機能層２２２ａ及び２２２ｃの厚さｔｐ１は、第２部分２２２ｐ２に対応する機能層２２２ａ及び２２２ｃの厚さｔｐ２より薄くなる。
図１１及び図１２は、本発明のさらに他の実施形態に関するディスプレイ装置の一部を概略的に示す断面図である。図１１及び図１２は、図６のＣ部分の変形例に対応する。
図１１の実施形態Ｃ”を参照すると、スペーサ２１７の上面２１７ｕには画素定義膜２１５の方向、すなわち、基板１００の方向に引き込まれている引き込み部２１７ｒが設けられる。このような引き込み部２１７ｒは、スペーサ２１７の上のパーティクルＰＣ（図１５）を除去する過程で、スペーサ２１７の一部が共に除去されることにより形成される。スペーサ２１７の引き込み部２１７ｒに対応して、機能層２２２ａ及び２２２ｃには貫通ホール２２２ｏｐが設けられる。対向電極２２３は、スペーサ２１７の上部で貫通ホール２２２ｏｐ及び引き込み部２１７ｒの内側面を覆い、スペーサ２１７と直接接触する。
図１２の実施形態Ｃ”’は、図１１と類似しているが、スペーサ２１７に引き込み部２１７ｒが形成される代わりに、スペーサ２１７の上部が全体的に除去されるという点で異なる。スペーサ２１７の上のパーティクルＰＣ（図１５）がスペーサ２１７の上面２１７ｕの幅と同一またはさらに大きく形成される場合、スペーサ２１７の幅と同一またはさらに大きくレーザーを照射せねばならず、この場合、スペーサ２１７の一部または全部が除去される。よって、図１２に図示されたスペーサ２１７の高さｈ２は、前述した実施形態において、例えば、図９に図示されたスペーサ２１７の高さｈ１より低く形成されてもよい。
機能層２２２ａ及び２２２ｃは、スペーサ２１７の上面２１７ｕからいずれも除去され、機能層２２２ａ及び２２２ｃの貫通ホール２２２ｏｐを形成する切断面は、スペーサ２１７の上面２１７ｕと同一平面に位置する。対向電極２２３は、スペーサ２１７の上面２１７ｕと直接接触してもよい。
図１３及び図１４は、本発明のさらに他の実施形態に関するディスプレイ装置の一部を概略的に示す断面図である。
図１３の実施形態は、図６と比較すると、スペーサ２１７が完全に除去されているという点で、前述した実施形態とは異なる。スペーサ２１７が除去されたことを除いた残りの構造は、前述した図６と同一であるところ、以下では、相違点を中心として説明する。
基板１００の上には、第１画素Ｐ１及び第２画素Ｐ２が配置され、それぞれの第１画素Ｐ１及び第２画素Ｐ２は、互いに離れている第１画素電極２２１及び第２画素電極２２１’を含む。画素定義膜２１５は、第１画素電極２２１及び第２画素電極２２１’の中央部を露出させる開口ＯＰ－ＥＡを有する。中問層２２２は、第１画素電極２２１及び第２画素電極２２１’の上に配置される。中問層２２２のうち、発光層２２２ｂ及び２２２ｂ’を除いた第１機能層２２２ａ及び第２機能層２２２ｃは、画素定義膜２１５を覆うように表示領域ＤＡの全面にわたって一体に設けられる。
第１画素電極２２１及び第２画素電極２２１’の間に対応する画素定義膜２１５に対応して、機能層２２２ａ及び２２２ｃは、貫通ホール２２２ｏｐを有することができる。すなわち、機能層２２２ａ及び２２２ｃは、画素定義膜２１５の上において少なくとも一部が除去される。このような機能層２２２ａ及び２２２ｃの貫通ホール２２２ｏｐは、図６のスペーサ２１７が位置していた部分に対応する。
前述したように、スペーサ２１７の上に形成されているパーティクルＰＣを除去する過程で、スペーサ２１７も共にすべて除去することにより、図１３に示す構造が導出される。
対向電極２２３は、スペーサ２１７が除去された後で形成されるため、対向電極２２３の少なくとも一部は、貫通ホール２２２ｏｐを通じて露出された画素定義膜２１５の上面２１５ｕと直接接触する。
図１４は、図１３の表示層ＤＵの上に入力感知層ＴＵがさらに配置されている構造を示す。図１４では、表示層ＤＵとして図１３に示した実施形態を示すが、図１４で表示層ＤＵには、前述した実施形態の表示層ＤＵを適用してもよい。
図１４を参照すると、表示層ＤＵの上に入力感知層ＴＵが配置される。入力感知層ＴＵは、無機封止層３００の上に直接配置される。一実施形態では、入力感知層ＴＵは、平坦化有機層４００、第１絶縁層ＩＬ１、第１導電層ＣＬ１、第２絶縁層ＩＬ２、第２導電層ＣＬ２、及び第３絶縁層ＩＬ３を含む。第１導電層ＣＬ１及び第２導電層ＣＬ２は、互いに電気的にコンタクトすることで感知電極を形成する。
平坦化有機層４００は、無機封止層３００の上に直接配置されてもよい。平坦化有機層４００は、入力感知層ＴＵのタッチ層４１０が平坦化した面の上に配置されるように、表示層ＤＵの上面を平坦化させる。
本発明の一実施形態によるディスプレイ装置１は、薄膜封止層ＴＦＥ（図２）として、無機層のみで構成された無機封止層３００を含むため、タッチ層４１０を無機封止層３００の上に直接配置するには、表示層ＤＵの上面が平坦化していないと不良が発生する恐れがある。よって、無機封止層３００とタッチ層４１０との間に平坦化有機層４００が介在されることで、タッチ層４１０を平坦化した面の上に配置させることができる。
これまでは、ディスプレイ装置についてのみ主に説明したが、本発明がこれに限定されるものではない。例えば、このようなディスプレイ装置を製造するための製造方法も本発明の範囲に属するといえる。
図１５～図１７は、本発明のさらに他の実施形態に関するディスプレイ装置の製造方法の一部を概略的に示す断面図である。
図１５を参照すると、基板１００の上に表示層ＤＵを形成するための各種層及び導電パターンが配置される。これに関しては、前述した図６を参照して、基板１００を基準に上部方向（例えば、＋ｚ方向）に積層された層を順次に説明しており、製造過程も、図６で説明された順序に形成されるところ、以下では、表示層ＤＵの製造工程についての説明は、図６の説明が適用される。
図１５に図示されたように、画素電極２２１及び画素定義膜２１５を形成してから、画素電極２２１及び画素定義膜２１５の上に中問層２２２（図６）を形成することができる。中間層２２２は、第１機能層２２２ａ、発光層２２２ｂ及び第２機能層２２２ｃを順次に形成することによって形成される。第１機能層２２２ａ及び第２機能層２２２ｃは、表示領域ＤＡの全面に共通に配置されて、例えば、オープンマスクを用いて形成される。一方、発光層２２２ｂは、各画素Ｐ別にパターニングされて形成されねばならないため、各画素Ｐに対応して、開口が形成されている第１マスクＭ１を用いて形成される。例えば、第１マスクＭ１は、ＦＭＭである。
第１マスクＭ１は、発光層２２２ｂを形成する間にスペーサ２１７の上面２１７ｕに直接接触することで、第１マスクＭ１のたるみが防止される。次いで、図１５に図示されたように、第１マスクＭ１を表示層ＤＵから分離する。この過程で、スペーサ２１７の上面２１７ｕと直接接触した第１マスクＭ１の表面Ｍｌには、スペーサ２１７の上面２１７ｕに形成された第１機能層２２２ａ及び第２機能層２２２ｃの一部が、残余物２２２ｒｓとして残存することがある。これと同時に、第１マスクＭ１と直接接触したスペーサ２１７の上面２１７ｕには、第１機能層２２２ａ及び第２機能層２２２ｃの一部が破れる過程で、パーティクルＰＣのような不純物が生じる。パーティクルＰＣは、後続工程で画素Ｐの発光領域に流れ込むと画素Ｐの不良を引き起こして発光品質を低下させる。また、パーティクルＰＣは、スペーサ２１７の上面２１７ｕに残存し続ける場合、スペーサ２１７の上に配置される無機封止層３００のステップカバレッジを不安定にさせることで、割れ目の発生確率が増加し、これは封止特性の不良につながるという問題点がある。
よって、本発明の一実施形態によるディスプレイ装置の製造方法では、図１６または図１７のように、レーザーＬを用いて、対向電極２２３を形成する前にスペーサ２１７の上に形成されているパーティクルＰＣを除去することで、製造過程で形成された不純物であるパーティクルＰＣによる不良率を最小化させる。
図１６または図１７では、レーザーＬを用いてパーティクルＰＣを除去する前に、先ず、基板１００の背面が上部方向（例えば、＋ｚ方向）に向かうように基板１００を覆して（逆さまにして）配置する。これにより、中問層２２２は、鉛直方向（例えば、－ｚ方向）に向かうように配置される。
図１６を参照すると、基板１００を覆した状態で、パーティクルＰＣに向かってレーザーＬを照射する。例えば、レーザーＬは、ビームレーザー、スポットレーザーなどが使われ、波長帯域も赤外線（ＩＲ）から紫外線（ＵＶ）まで多様な波長帯のレーザーが使われる。また、レーザーＬで除去される部分は、エッチングを通じてすべて除去するか、あるいはアブレーション（ａｂｌａｔｉｏｎ）を通じて一部だけ除去するなど、多様に変更される。
レーザーＬが照射された部分のパーティクルＰＣは、重力により鉛直方向（例えば、－ｚ方向）に脱落する。このように基板１００を覆した状態でレーザーＬ工程を進めることで、脱落したパーティクルＰＣは、自然に重力方向に落ち、脱落したパーティクルＰＣによって表示層ＤＵが汚れることを防止する。一実施形態では、基板１００の下部に別途のパーティクルＰＣ捕獲器を配置することで、脱落したパーティクルＰＣによってチャンバの内部が汚れることを防止することができる。
レーザーＬの工程時にレーザーを照射する程度によって、前述した図６～図１４に対応する多様な構造を実現することができる。一実施形態では、パーティクルＰＣの除去時に、スペーサ２１７は除去せずに上部パーティクルＰＣのみを除去する場合、図６～図９のような構造が形成される。他の実施形態では、パーティクルＰＣの除去時にスペーサ２１７の全部または一部を共に除去する場合、図１１～図１４のような構造が形成される。
図１６の場合、パーティクルＰＣを対象としてレーザーＬを照射せねばならないため、例えば、レーザーＬは、スポットレーザーなどを用いる。
他の実施形態では、図１７のように、基板１００に対向して第２マスクＭ２を配置し、第２マスクＭ２に形成されている貫通部Ｍ２－ＯＰを通じて、表示領域ＤＡの上に配置されている複数のスペーサ２１７に一括でレーザーＬを照射することができる。第２マスクＭ２に形成されている貫通部Ｍ２－ＯＰは、スペーサ２１７に対応するようにパターニングされている。
前述した図４のように、スペーサ２１７は、表示領域ＤＡの上に複数配置され、規則的に所定間隔で離れて配置される。よって、第２マスクＭ２が各スペーサ２１７に対応する貫通部Ｍ２－ＯＰを有し、第２マスクＭ２を介して基板１００の全面にレーザーＬを照射すれば、貫通部Ｍ２－ＯＰを通じてスペーサ２１７のみにレーザーＬが照射されて、複数のスペーサ２１７の上に形成されたパーティクルＰＣを一括的に除去して、工程時間を縮小することができる。
図１６または図１７のように、スペーサ２１７の上のパーティクルＰＣを除去した後、図６または図１３のように、中問層２２２の上に対向電極２２３を形成する。対向電極２２３は、基板１００の表示領域ＤＡの全面に形成される。前述した図６～図１４の実施形態のように、対向電極２２３は、スペーサ２１７の上のパーティクルＰＣを除去した部分で、スペーサ２１７または画素定義膜２１５と直接接触することができる。
次いで、図６または図１３のように、対向電極２２３の上に無機封止層３００を形成する。無機封止層３００は、例えば、ＣＶＤで形成される。本発明の一実施形態によるディスプレイ装置１では、無機封止層３００だけで形成されている薄膜封止層ＴＦＥを提供する。比較例として、薄膜封止層が、少なくとも一つの有機膜及び少なくとも一つの無機膜を備える複数層の構造を持つ場合、ディスプレイ装置の工程数が増加し、コストが上昇し、ディスプレイ装置自体の厚さが増加し、可撓性が低下するという問題がある。これに、本発明の一実施形態によるディスプレイ装置１には、無機封止層３００だけで形成されている薄膜封止層ＴＦＥを備えることで、工程条件が単純化し、ディスプレイ装置の厚さが減少して可撓性が向上したディスプレイ装置を実現することができる。
本発明は、図面に図示された実施形態を参照して説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び他の実施形態が可能であるという点を理解できるであろう。よって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって定められねばならない。
１００：基板
２１１：画素電極
２１５：画素定義膜
２１７：スペーサ
２２２：中問層
２２２ｏｐ：貫通ホール
２２２ａ：第１機能層
２２２ｂ：発光層
２２２ｃ：第２機能層
２２３：対向電極
３００：無機封止層
ＰＣ：パーティクル
４００：平坦化有機層
４１０：タッチ層
ＴＵ：入力感知層
Ｄｕ：表示層

Claims (30)

  1. 基板上に互いに離れて配置されている第１画素電極及び第２画素電極と、
    前記第１画素電極及び前記第２画素電極それぞれの中央部を露出させる開口を有する画素定義膜と、
    前記第１画素電極、前記第２画素電極、及び前記画素定義膜の上に配置され、前記第１画素電極と前記第２画素電極との間の前記画素定義膜の上面の少なくとも一部を露出させる貫通ホールを有する中問層と、
    前記第１画素電極及び前記第２画素電極に対向して前記中問層の上に配置されている対向電極と、
    前記対向電極の上に配置されている無機封止層と、
    を備える、ディスプレイ装置。
  2. 前記対向電極は、前記貫通ホールを通じて前記画素定義膜の上面と直接接触する、請求項１に記載のディスプレイ装置。
  3. 前記第１画素電極と前記第２画素電極との間に対応して、前記画素定義膜と前記対向電極との間に配置されているスペーサをさらに備える、請求項１に記載のディスプレイ装置。
  4. 前記スペーサの上面には前記中問層が配置されていない、請求項３に記載のディスプレイ装置。
  5. 前記対向電極は、前記貫通ホールを通じて前記スペーサの上面と直接接触する、請求項４に記載のディスプレイ装置。
  6. 前記スペーサは、上面の一部が前記基板の方向に引き込まれている引き込み部を有する、請求項３に記載のディスプレイ装置。
  7. 前記対向電極は、前記引き込み部の内側面と直接接触する、請求項６に記載のディスプレイ装置。
  8. 前記無機封止層の厚さは、２００ｎｍ～２μｍである、請求項１に記載のディスプレイ装置。
  9. 前記無機封止層は、少なくとも２層以上の多層構造である、請求項８に記載のディスプレイ装置。
  10. 前記無機封止層は、順次に積層されている第１層及び第２層を備え、前記第１層及び前記第２層は、同一物質を含むものの、互いに異なる組成比を持つ、請求項９に記載のディスプレイ装置。
  11. 前記第１層及び前記第２層の厚さは、それぞれ５０ｎｍ～５００ｎｍである、請求項１０に記載のディスプレイ装置。
  12. 前記無機封止層の上に配置される入力感知層をさらに備え、
    前記入力感知層は、
    前記無機封止層の上に配置されている平坦化有機層と、
    前記平坦化有機層の上に配置されている無機絶縁層と、
    前記無機絶縁層の上の感知電極と、を備える、請求項１に記載のディスプレイ装置。
  13. 前記平坦化有機層は、前記無機封止層と前記無機絶縁層との間に直接介在される、請求項１２に記載のディスプレイ装置。
  14. 基板上に互いに離れて配置されている第１画素電極及び第２画素電極と、
    前記第１画素電極及び前記第２画素電極それぞれの中央部を露出させる開口を有する画素定義膜と、
    前記第１画素電極と前記第２画素電極との間に対応して、前記画素定義膜の上に配置されるスペーサと、
    前記第１画素電極、前記第２画素電極、及び前記スペーサの上に配置され、前記スペーサの上に対応する第１部分の厚さが、前記第１画素電極及び前記第２画素電極の上に対応する第２部分の厚さより薄い中問層と、
    前記中問層の上に配置されている対向電極と、
    前記対向電極の上に配置されている無機封止層と、
    を備える、ディスプレイ装置。
  15. 前記中問層は、前記第１画素電極及び前記第２画素電極の上にそれぞれ対応するように互いに離れて配置されている第１発光層及び第２発光層と、
    前記第１画素電極と第１発光層との間、及び前記第２画素電極と前記第２発光層との間に介在されている第１機能層と、
    前記第１発光層及び前記第２発光層と前記対向電極との間に介在されている第２機能層と、を備え、
    前記第１部分に対応する前記第２機能層の厚さは、前記第２部分に対応する第２機能層の厚さより薄い、請求項１４に記載のディスプレイ装置。
  16. 前記中問層は、前記第１画素電極及び前記第２画素電極の上にそれぞれ対応するように互いに離れて配置されている第１発光層及び第２発光層と、
    前記第１画素電極と第１発光層との間、及び前記第２画素電極と前記第２発光層との間に介在されている第１機能層と、
    前記第１発光層及び前記第２発光層と前記対向電極との間に介在されている第２機能層と、を備え、
    前記第１部分に対応する前記第１機能層の厚さは、前記第１部分に対応する第１機能層の厚さより薄い、請求項１４に記載のディスプレイ装置。
  17. 前記第１部分に対応する前記第２機能層は除去されている、請求項１６に記載のディスプレイ装置。
  18. 基板上に薄膜トランジスタ及び前記薄膜トランジスタ上の平坦化層を備える画素回路層を形成し、
    前記画素回路層の上に画素電極を形成し、
    前記画素電極の上に前記画素電極の中央部を露出させる開口を有する画素定義膜を形成し、
    前記画素定義膜の上にスペーサを形成し、
    前記画素電極、前記画素定義膜、及び前記スペーサの上にわたって中問層を形成し、
    前記スペーサの上に形成されている前記中問層の少なくとも一部を除去し、
    前記中問層の上に対向電極を形成し、
    前記対向電極の上に無機封止層を形成すること、
    を含む、ディスプレイ装置の製造方法。
  19. 前記中問層の形成において、前記スペーサの上にパーティクルが形成される、請求項１８に記載のディスプレイ装置の製造方法。
  20. 前記中問層の少なくとも一部を除去することは、
    前記中問層の少なくとも一部を除去すると同時に、前記スペーサの上に形成されているパーティクルを共に除去することを含む、請求項１９に記載のディスプレイ装置の製造方法。
  21. 前記中問層の少なくとも一部を除去することは、レーザーを用いて前記スペーサの上に形成されている前記パーティクルを除去することを含む、請求項２０に記載のディスプレイ装置の製造方法。
  22. 前記中問層の少なくとも一部を除去することは、
    前記中問層の表面が鉛直方向に向かうように基板を覆すこと、及び
    前記スペーサの上に形成されているパーティクルに向かってレーザーを照射すること、を含む、請求項１９に記載のディスプレイ装置の製造方法。
  23. 前記中問層の少なくとも一部を除去することは、
    前記中問層に対向して前記スペーサに対応する貫通部を有するマスクを配置すること、及び
    前記貫通部を通じて、前記スペーサの上に形成されているパーティクルにレーザーを照射すること、をさらに含む、請求項２２に記載のディスプレイ装置の製造方法。
  24. 前記中問層の少なくとも一部を除去することは、
    前記スペーサの少なくとも一部を共に除去することをさらに含む、請求項２２に記載のディスプレイ装置の製造方法。
  25. 前記対向電極は、前記スペーサの上面と直接接触するように形成される、請求項２４に記載のディスプレイ装置の製造方法。
  26. 前記対向電極は、前記スペーサが形成されている部分に対応する前記画素定義膜の上面と直接接触するように形成される、請求項２４に記載のディスプレイ装置の製造方法。
  27. 前記無機封止層は、２００ｎｍ～２μｍの厚さに形成される、請求項１８に記載のディスプレイ装置の製造方法。
  28. 前記無機封止層は、少なくとも２層以上の多層構造によって形成される請求項２７に記載のディスプレイ装置の製造方法。
  29. 前記無機封止層を形成することは、第１無機層を形成すること及び第２無機層を形成することを含み、
    前記第１無機層及び第２無機層は、チャンバ内に注入されるガス量を異ならせて、互いに異なる組成比を持つように形成される、請求項２７に記載のディスプレイ装置の製造方法。
  30. 前記無機封止層の上に入力感知層を形成することをさらに含み、
    前記入力感知層を形成することは、
    前記無機封止層の上に平坦化有機層を形成すること、及び
    前記平坦化有機層の上にタッチ層を形成すること、を含む、請求項１８に記載のディスプレイ装置の製造方法。
JP2021145054A 2020-09-04 2021-09-06 ディスプレイ装置及びその製造方法 Pending JP2022044039A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200113215A KR20220031837A (ko) 2020-09-04 2020-09-04 디스플레이 장치 및 그 제조방법
KR10-2020-0113215 2020-09-04

Publications (1)

Publication Number Publication Date
JP2022044039A true JP2022044039A (ja) 2022-03-16

Family

ID=77666144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021145054A Pending JP2022044039A (ja) 2020-09-04 2021-09-06 ディスプレイ装置及びその製造方法

Country Status (5)

Country Link
US (1) US20220077434A1 (ja)
EP (1) EP3965163A1 (ja)
JP (1) JP2022044039A (ja)
KR (1) KR20220031837A (ja)
CN (1) CN114141824A (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998151A (en) * 1989-04-13 1991-03-05 General Electric Company Power field effect devices having small cell size and low contact resistance
CN105720207B (zh) * 2013-06-29 2017-09-15 艾克斯特朗欧洲公司 用于高性能涂层的沉积的方法以及封装的电子器件
WO2016163367A1 (ja) * 2015-04-09 2016-10-13 シャープ株式会社 Ｅｌ表示装置およびｅｌ表示装置の製造方法
JP2017083517A (ja) * 2015-10-23 2017-05-18 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102606282B1 (ko) * 2017-06-19 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
KR102011952B1 (ko) * 2017-11-30 2019-08-19 엘지디스플레이 주식회사 전계발광표시장치와 이의 제조방법
US11626449B2 (en) * 2018-03-22 2023-04-11 Sharp Kabushiki Kaisha Display device and method for producing display device
KR20210083011A (ko) * 2019-12-26 2021-07-06 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
EP3965163A1 (en) 2022-03-09
KR20220031837A (ko) 2022-03-14
CN114141824A (zh) 2022-03-04
US20220077434A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US11737311B2 (en) Organic light-emitting display apparatus and fabrication method thereof
US10629855B2 (en) Mask for manufacturing an organic light emitting display device, the mask including plurality of bridges to connect blocking plate to mask body
US9761838B2 (en) Display device having a conductive line with at least one opening
US9083002B2 (en) Organic light-emitting display device
CN111564474A (zh) 显示设备
US11424307B2 (en) Organic light-emitting diode apparatus with color film shielding layer, fabrication method thereof, display panel, and display apparatus
TW201637257A (zh) 透明有機發光顯示設備
CN112086465A (zh) 显示装置
US20220149323A1 (en) Display device
US20230371312A1 (en) Display panel and method of manufacturing the same
TWI832949B (zh) 顯示裝置
US20230117800A1 (en) Mask assembly, and apparatus and method for manufacturing display apparatus
US11711935B2 (en) Display panel
US20220254849A1 (en) Display panel and display apparatus including the same
JP2022044039A (ja) ディスプレイ装置及びその製造方法
US11211441B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
JP2021015270A (ja) 表示装置
US20220231102A1 (en) Display device
KR20160054139A (ko) 유기전계발광표시장치 및 그 제조방법
JP6387561B2 (ja) 有機電界発光装置および電子機器
US20220254864A1 (en) Display device
US20220285647A1 (en) Display apparatus
US20230165053A1 (en) Display apparatus
KR20230132658A (ko) 표시장치용 어레이 기판 및 표시장치의 제조방법
KR20240020362A (ko) 표시 장치 및 표시 장치의 제조방법