JP2022036709A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2022036709A
JP2022036709A JP2020141061A JP2020141061A JP2022036709A JP 2022036709 A JP2022036709 A JP 2022036709A JP 2020141061 A JP2020141061 A JP 2020141061A JP 2020141061 A JP2020141061 A JP 2020141061A JP 2022036709 A JP2022036709 A JP 2022036709A
Authority
JP
Japan
Prior art keywords
led
layer
display device
thin film
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020141061A
Other languages
English (en)
Inventor
雅延 池田
Masanobu Ikeda
義典 青木
Yoshinori Aoki
耀博 小川
Akihiro Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2020141061A priority Critical patent/JP2022036709A/ja
Priority to US17/396,826 priority patent/US20220059517A1/en
Publication of JP2022036709A publication Critical patent/JP2022036709A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】基板上に駆動回路が形成された表示装置の狭額縁化を図ること。【解決手段】表示装置は、第１のＬＥＤ４００－１および第２のＬＥＤ４００－２が実装された表示部１５０と、第１のＬＥＤと電気的に接続された第１の画素回路薄膜トランジスタ２００－１および第２のＬＥＤと電気的に接続された第２の画素回路薄膜トランジスタ２００－２が設けられた画素回路部と、駆動回路に含まれる駆動回路薄膜トランジスタ３００が設けられた駆動回路部と、表示部と駆動回路部との間に設けられ、固定電位が印加される遮蔽層６３４と、を含み、第２のＬＥＤは、遮蔽層を介して、駆動回路部と重畳する。【選択図】図５

Description

本発明は、表示装置、特にＬＥＤを用いた表示装置に関する。
スマートフォン等の中小型表示装置として、液晶やＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた表示装置が知られている。なかでも、自発光型素子であるＯＬＥＤを用いたＯＬＥＤ表示装置は、液晶表示装置と比べて、高コントラストでバックライトが不要という利点を有する。
近年、次世代表示装置として、回路基板の画素内に微小なＬＥＤチップを実装した、いわゆるマイクロＬＥＤ表示装置およびミニＬＥＤ表示装置の開発が進められている。ＬＥＤは、ＯＬＥＤと同様の自発光型素子であるが、ＯＬＥＤと異なり、ガリウム（Ｇａ）、インジウム（Ｉｎ）などを含む無機化合物で構成されるため、ＯＬＥＤ表示装置と比較すると、マイクロＬＥＤ表示装置は高信頼性を確保しやすい。さらに、ＬＥＤは、発光効率が高く、高輝度にすることも可能である。したがって、マイクロＬＥＤ表示装置は、高信頼性、高輝度、高コントラストの次世代表示装置として期待されている。
また、表示装置において大きな表示面を有する表示部を実現するため、表示部の外側に位置する額縁を小さくする、いわゆる狭額縁化の技術開発が進められている。一般的に、表示部の外側には駆動回路が設けられる。特許文献１では、駆動回路をまとめて配置した複数の表示パネルの駆動回路が設けられていない領域を繋いで狭額縁化する方法が開示されている。また、特許文献２では、複数のＬＥＤを駆動するチップが表示部に配置された表示装置が開示されている。
米国特許出願公開第２０１８／０３０８８３２号明細書 米国特許出願公開第２０１９／０３８５５０９号明細書
しかしながら、特許文献１は表示装置の全体を狭額縁化するものではない。また、特許文献２は、ＩＣを実装する工程の増加により、歩留まりの低下およびコストの上昇の問題がある。そのため、表示装置の狭額縁化においては、基板上に駆動回路が形成される領域を確保しながら、表示部が拡大できることが望ましい。
本発明は、上記問題に鑑み、基板上に駆動回路が形成された表示装置の狭額縁化を図ることを課題の一つとする。
本発明の一実施形態に係る表示装置は、第１のＬＥＤおよび第２のＬＥＤが実装された表示部と、第１のＬＥＤと電気的に接続された第１の画素回路薄膜トランジスタおよび第２のＬＥＤと電気的に接続された第２の画素回路薄膜トランジスタが設けられた画素回路部と、駆動回路に含まれる駆動回路薄膜トランジスタが設けられた駆動回路部と、表示部と駆動回路部との間に設けられ、固定電位が印加される遮蔽層と、を含み、第２のＬＥＤは、遮蔽層を介して、駆動回路部と重畳する。
また、本発明の一実施形態に係る表示装置は、ＬＥＤが実装された表示部と、ＬＥＤを制御するラッチ回路が設けられた画素回路部と、表示部と画素回路部との間に設けられ、固定電位が印加される遮蔽層と、を含み、ＬＥＤは、遮蔽層を介して、ラッチ回路と重畳する。
本発明の一実施形態に係る表示装置の模式的な斜視図である。 本発明の一実施形態に係る表示装置の薄膜トランジスタ形成層の模式的な平面図である。 本発明の一実施形態に係る表示装置のＬＥＤ実装層の模式的な平面図である。 本発明の一実施形態に係る表示装置の模式的な平面図である。 本発明の一実施形態に係る表示装置のサブ画素のサブ画素回路を示す回路図である。 本発明の一実施形態に係る表示装置のサブ画素回路に含まれる画素回路薄膜トランジスタの模式的な断面図である。 本発明の一実施形態に係る表示装置のＬＥＤ実装層に実装されるＬＥＤの模式的な断面図である。 本発明の一実施形態に係る表示装置の概略的な部分断面図である。 本発明の一実施形態に係る表示装置の模式的な断面図である。 本発明の一実施形態に係る表示装置のＬＥＤ実装層の模式的な平面図である。 本発明の一実施形態に係る表示装置の画素の電極パッドの配置を表す模式的な平面図である。 本発明の一実施形態に係る表示装置の模式的な平面図である。 本発明の一実施形態に係る表示装置のＬＥＤ実装層に実装されるＬＥＤの模式的な断面図である。 本発明の一実施形態に係る表示装置の概略的な部分断面図である。 本発明の一実施形態に係る表示装置の概略的な部分断面図である。 本発明の一実施形態に係る表示装置のサブ画素のサブ画素回路を示す回路図である。
以下、本発明に係る各実施形態について、図面を参照しつつ説明する。なお、各実施形態はあくまで一例にすぎず、当業者が、発明の主旨を保ちつつ適宜変更することによって容易に想到し得るものについても、当然に本発明の範囲に含有される。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。
本明細書において「αはＡ、ＢまたはＣを含む」、「αはＡ，ＢおよびＣのいずれかを含む」、「αはＡ，ＢおよびＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
本明細書において、説明の便宜上、「上」もしくは「上方」または「下」もしくは「下方」という語句を用いて説明するが、原則として、構造物が形成される基板を基準とし、基板から構造物に向かう方向を「上」または「上方」とする。逆に、構造物から基板に向かう方向を「下」または「下方」とする。したがって、基板上の構造物という表現において、構造物の基板側の面が下面となり、その反対側の面が上面となる。また、基板上の構造物という表現においては、基板と構造物との上下関係を説明しているに過ぎず、基板と構造物との間に他の部材が配置されていてもよい。さらに、「上」もしくは「上方」または「下」もしくは「下方」の語句は、複数の層が積層された構造における積層順を意味するものであり、平面視において重畳する位置関係になくてもよい。
本明細書において、「表示装置」とは、映像を表示する装置を幅広く含むものであり、表示パネルや表示モジュールだけでなく、他の光学部材（例えば、偏光部材またはタッチパネルなど）が取り付けられた装置も含むものとする。
＜第１実施形態＞
図１Ａ～図６を参照して、本発明の一実施形態に係る表示装置１０について説明する。
［１．表示装置１０の構成の概要］
図１Ａ～図１Ｄを参照して、本発明の一実施形態に係る表示装置１０の構成の概要について説明する。
図１Ａは、本発明の一実施形態に係る表示装置１０の模式的な斜視図である。具体的には、図１Ａは、表示装置１０の構成を層として表したブロック図である。図１に示すように、表示装置１０は、基板１１、薄膜トランジスタ形成層１２、配線形成層１３、およびＬＥＤ実装層１４を含む。薄膜トランジスタ形成層１２は基板１１上に設けられ、画素回路または駆動回路に含まれる複数の薄膜トランジスタが形成されている。ＬＥＤ実装層１４は薄膜トランジスタ形成層１２上に設けられ、表示部に含まれる複数のＬＥＤが実装されている。配線形成層１３は、薄膜トランジスタ形成層１２とＬＥＤ実装層１４との間に設けられ、薄膜トランジスタ形成層１２の薄膜トランジスタとＬＥＤ実装層１４のＬＥＤとを電気的に接続する配線層が形成されている。表示装置１０では、薄膜トランジスタ形成層１２に形成された薄膜トランジスタを用いて、ＬＥＤ実装層１４に実装されたＬＥＤを制御し、表示装置１０の表示面に映像を表示することができる。表示装置１０の表示面は、ＬＥＤ実装層１４側に設けられていてもよく、基板１１側に設けられていてもよい。表示装置１０の表示面が基板１１側に設けられる場合、ＬＥＤ実装層１４に実装されたＬＥＤからの発光は、基板１１を通して外部に取り出される。
図１Ｂは、本発明の一実施形態に係る表示装置１０の薄膜トランジスタ形成層１２の模式的な平面図である。図１Ｂに示すように、薄膜トランジスタ形成層１２は、画素回路部１００、第１の駆動回路部１１０－１、第２の駆動回路部１１０－２、および端子部１２０を含む。画素回路部１００は、薄膜トランジスタ形成層１２の中央部に設けられている。第１の駆動回路部１１０－１は、画素回路部１００と隣接し、薄膜トランジスタ形成層１２の周辺部に設けられている。第２の駆動回路部１１０－２は、画素回路部１００を間に挟み、第１の駆動回路部１１０－１が設けられた周辺部と反対側の周辺部に設けられている。すなわち、第１の駆動回路部１１０－１および第２の駆動回路部１１０－２の各々は、画素回路部１００の外側に設けられている。端子部１２０は、第１の駆動回路部１１０－１および第２の駆動回路部１１０－２の各々が設けられた周辺部とは異なる周辺部に設けられている。換言すれば、画素回路部１００は、第１の駆動回路部１１０－１、第２の駆動回路部１１０－２、および端子部１２０によって囲まれているということもできる。なお、以下では、第１の駆動回路部１１０－１と第２の駆動回路部１１０－２とを特に区別しない場合には、第１の駆動回路部１１０－１および第２の駆動回路部１１０－２の各々を駆動回路部１１０として記載する。
図１Ｂには２つの駆動回路部１１０を示したが、駆動回路部１１０の数は、特に限定されない。駆動回路部１１０の数は、１つであってもよく、３つ以上であってもよい。
画素回路部１００、駆動回路部１１０、および端子部１２０の配置は、図１Ｂに示す構成に限られない。例えば、画素回路部１００内に、駆動回路部１１０が設けられていてもよい。
図１Ｂでは、画素回路部１００、駆動回路部１１０、および端子部１２０の形状が矩形であるが、画素回路部１００、駆動回路部１１０、および端子部１２０の形状は矩形に限られない。画素回路部１００、駆動回路部１１０、および端子部１２０の形状には直線部だけでなく、屈曲部が含まれていてもよい。例えば、画素回路部１００、駆動回路部１１０、および端子部１２０の形状は、略円形または略楕円形であってもよい。
画素回路部１００には、サブ画素回路に含まれる画素回路薄膜トランジスタ２００が形成されている。一方、駆動回路部１１０には、サブ画素回路を駆動するための駆動回路、例えば、走査駆動回路に含まれる駆動回路薄膜トランジスタ３００が形成されている。画素回路薄膜トランジスタ２００および駆動回路薄膜トランジスタ３００の構成の詳細は、後述する。端子部１２０には、駆動回路と電気的に接続され接続端子が形成されている。接続端子は、フレキシブルプリント回路基板（ＦＰＣ）などを介して外部装置と接続することができる。そのため、外部装置からの制御信号は、接続端子を介して駆動回路に入力される。
図１Ｃは、本発明の一実施形態に係る表示装置１０のＬＥＤ実装層１４の模式的な平面図である。図１Ｃに示すように、第１のＬＥＤ４００－１、第２のＬＥＤ４００－２、および第３のＬＥＤ４００－３が実装されている。例えば、第１のＬＥＤ４００－１、第２のＬＥＤ４００－２、および第３のＬＥＤ４００－３は、それぞれ、赤色ＬＥＤ、緑色ＬＥＤ、および青色ＬＥＤとすることができる。この場合、第１のＬＥＤ４００－１、第２のＬＥＤ４００－２、および第３のＬＥＤ４００－３の各々を制御することにより、白色光を含む様々な色の発光が可能である。換言すれば、１つの第１のＬＥＤ４００－１、１つの第２のＬＥＤ４００－２、および１つの第３のＬＥＤ４００－３を１つのユニットとし、ユニットごとに、様々な色の発光が可能である。以下では、第１のＬＥＤ４００－１、第２のＬＥＤ４００－２、および第３のＬＥＤ４００－３の構成を画素５００として記載する。また、第１のＬＥＤ４００－１、第２のＬＥＤ４００－２、および第３のＬＥＤ４００－３を特に区別しない場合には、第１のＬＥＤ４００－１、第２のＬＥＤ４００－２、および第３のＬＥＤ４００－３の各々をＬＥＤ４００として記載する。さらに、画素５００内のＬＥＤ４００をサブ画素として記載する場合がある。
図１Ｃでは、複数の画素５００がマトリクス状に配置されているが、画素５００の配置は、これに限られない。画素５００は、基板１１の形状または表示装置１０が適用される製品の仕様などを考慮して配置されていてもよい。
図１Ｃに示す画素５００内では、第１のＬＥＤ４００－１と第３のＬＥＤ４００－３とが同じ方向に隣接して配置されている。一方、第２のＬＥＤ４００－２は、第１のＬＥＤ４００－１および第３のＬＥＤ４００－３とは垂直な方向に隣接して配置されている。しかしながら、画素５００内におけるＬＥＤ４００の配置は、これに限られない。例えば、画素５００内に、３つのＬＥＤ４００が同じ方向に配置されていてもよい。
画素５００内のＬＥＤ４００の数は、３つに限られない。ＬＥＤ４００の数は、４つ以上であってもよい。例えば、画素５００は、赤色ＬＥＤ、緑色ＬＥＤ、および青色ＬＥＤのほかに、黄色ＬＥＤ、橙色ＬＥＤ、白色ＬＥＤ、紫外ＬＥＤ、または赤外ＬＥＤなどを含んでいてもよい。
図１Ｄは、本発明の一実施形態に係る表示装置１０の模式的な平面図である。具体的には、図１Ｄは、薄膜トランジスタ形成層１２、配線形成層１３、およびＬＥＤ実装層１４に含まれる構成の位置関係を、表示装置１０の平面視により説明する図である。図１Ｄに示すように、表示装置１０は、表示面に対応する表示部１５０を含む。表示部１５０では、ＬＥＤ実装層１４に配置された複数の画素５００を用いて、フルカラーの映像を表示することができる。換言すれば、表示部１５０は、ＬＥＤ実装層１４において、ＬＥＤ４００が実装された部分ということもできる。表示部１５０は、画素回路部１００だけでなく、駆動回路部１１０の少なくとも一部と重畳している。平面視において、表示部１５０の面積は、画素回路部１００の面積よりも大きくてもよい。詳細は後述するが、表示装置１０では、駆動回路部１１０内の駆動回路薄膜トランジスタ３００と重畳してＬＥＤ４００が設けられている。そのため、表示装置１０では、駆動回路部１１０の面積または配置などに制限されることなく、表示部１５０を設けることができる。したがって、表示装置１０は、表示部１５０（表示面）を囲む枠が小さく、いわゆる狭額縁の表示装置となる。
また、表示装置１０では、表示部１５０を囲むように共通電位配線１６０が設けられている。共通電位配線１６０は、端子部１２０と電気的に接続し、一定の電位が供給されている。また、共通電位配線１６０は、画素５００内のＬＥＤ４００とも電気的に接続し、ＬＥＤ４００に一定の電位を供給することができる。換言すれば、共通電位配線１６０は、ＬＥＤを駆動するための電源配線（カソード配線またはアノード配線）ということもできる。共通電位配線１６０は、配線形成層１３に設けられていてもよい。
［２．サブ画素の画素回路］
図２を参照して、本発明の一実施形態に係る表示装置１０のサブ画素のサブ画素回路の構成について説明する。
図２は、本発明の一実施形態に係る表示装置１０のサブ画素のサブ画素回路を示す回路図である。図２に示すように、サブ画素回路は、５つの画素回路薄膜トランジスタ２００、第１の容量２１０－１、第２の容量２１０－２、低電位電源配線２４１、高電位電源配線２４２、走査配線２４３、データ信号配線２４４、発光制御走査配線２４５、初期化走査配線２４６、初期化配線２４７、リセット走査配線２４８、リセット配線２４９、およびＬＥＤ４００を含む。以下では、便宜上、５つの画素回路薄膜トランジスタ２００を薄膜トランジスタが動作する機能によって分類し、発光制御薄膜トランジスタ２０１、選択薄膜トランジスタ２０２、初期化薄膜トランジスタ２０３、リセット薄膜トランジスタ２０４、および駆動薄膜トランジスタ２０５として説明する。
ＬＥＤ４００のカソードは、低電位電源配線２４１と電気的に接続され、ＬＥＤ４００のアノードは、駆動薄膜トランジスタ２０５のソースおよびドレインの一方と電気的に接続されている。表示装置１０では、ＬＥＤ４００のアノードが高電位電源配線２４２と電気的に接続され、ＬＥＤ４００のカソードが駆動薄膜トランジスタ２０５のソースおよびドレインの一方と電気的に接続される構成も可能である。しかしながら、以下では、便宜上、ＬＥＤ４００のカソードと低電位電源配線２４１とが電気的に接続される構成について説明する。
発光制御薄膜トランジスタ２０１は、発光制御走査配線２４５によって制御され、駆動薄膜トランジスタ２０５を介してＬＥＤ４００へ電流を流すか否かを決定する。
選択薄膜トランジスタ２０２は、走査配線２４３よって制御され、データ信号配線２４４で供給される電圧を駆動薄膜トランジスタ２０５のゲートに印加する。これにより、駆動薄膜トランジスタ２０５のゲートは、所定の電位に固定される。
初期化薄膜トランジスタ２０３は、初期化走査配線２４６によって制御され、初期化配線２４７で供給される電圧を駆動薄膜トランジスタ２０５のゲートに印加する。これにより、駆動薄膜トランジスタ２０５のゲートは、所定の電位に固定される。
リセット薄膜トランジスタ２０４は、リセット走査配線２４８によって制御され、リセット配線２４９で供給される逆バイアス電圧をＬＥＤ４００に印加する。
駆動薄膜トランジスタ２０５は、上述したように、選択薄膜トランジスタ２０２または初期化薄膜トランジスタ２０３の動作に基づいてゲートの電位が固定され、駆動薄膜トランジスタ２０５のゲートの電位に相当する電流が、高電位電源配線２４２からＬＥＤ４００に供給される。
サブ画素駆動回路は、図２に示す構成に限られない。例えば、サブ画素駆動回路は、２つの薄膜トランジスタおよび１つの容量で構成される回路であってもよい。
［３．画素回路薄膜トランジスタ２００］
図３を参照して、本発明の一実施形態に係る表示装置１０のサブ画素回路に含まれる画素回路薄膜トランジスタ２００の構成について説明する。
図３は、本発明の一実施形態に係る表示装置１０のサブ画素回路に含まれる画素回路薄膜トランジスタ２００の模式的な断面図である。図３に示すように、画素回路薄膜トランジスタ２００は、半導体層２００ａ、ゲート絶縁層２００ｂ、ゲート電極層２００ｃ、層間絶縁層２００ｄ、ソース電極層２００ｅ、およびドレイン電極層２００ｆを含む。ゲート絶縁層２００ｂは、半導体層２００ａを覆うように設けられている。層間絶縁層２００ｄは、ゲート電極層２００ｃを覆うように設けられている。ゲート絶縁層２００ｂおよび層間絶縁層２００ｄには、ソース電極層２００ｅおよびドレイン電極層２００ｆの各々と重畳する開口部が設けられている。ソース電極層２００ｅおよびドレイン電極層２００ｆの各々は、開口部を介して半導体層２００ａと電気的に接続されている。
図３に示す画素回路薄膜トランジスタ２００は、いわゆるトップゲート型薄膜トランジスタであるが、画素回路薄膜トランジスタ２００の構成は、これに限られない。画素回路薄膜トランジスタ２００は、ゲート電極層が半導体層の下方に設けられたボトムゲート型薄膜トランジスタであってもよく、半導体層が２つのゲート電極層で挟まれたデュアルゲート型薄膜トランジスタであってもよい。
半導体層２００ａは、の材料として、チャネル領域を形成することができる半導体材料を用いることができる。半導体材料として、例えば、シリコン、酸化インジウムガリウム亜鉛（ＩＧＺＯ）または酸化亜鉛（ＺｎＯ）などの酸化物半導体、またはヒ化ガリウム（ＧａＡｓ）もしくは窒化ガリウム（ＧａＮ）などの化合物半導体を用いることができる。半導体材料がシリコンの場合、アモルファスシリコン、ポリシリコン、または単結晶シリコンのいずれであってもよい。半導体層２００ａは、チャネル領域だけでなく、ソース領域またはドレイン領域（高濃度不純物領域）を含んでいてもよい。さらに、チャネル領域とソース領域との間、またはチャネル領域とドレイン領域との間に、低濃度不純物領域を含んでいてもよい。
ゲート絶縁層２００ｂの材料として、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、または窒化アルミニウムなどを用いることができる。また、ゲート絶縁層２００ｂは、単層であってもよく、積層であってもよい。
ゲート電極層２００ｃの材料として、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、もしくはタングステン（Ｗ）などの金属、またはこれらの合金を用いることができる。また、ゲート電極層２００ｃは、単層であってもよく、積層であってもよい。
層間絶縁層２００ｄの材料として、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、または窒化アルミニウムなどを用いることができる。また、層間絶縁層２００ｄは、単層であってもよく、積層であってもよい。
ソース電極層２００ｅおよびドレイン電極層２００ｆの各々の材料として、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、もしくはタングステン（Ｗ）などの金属、またはこれらの合金を用いることができる。また、ソース電極層２００ｅおよびドレイン電極層２００ｆの各々は、単層であってもよく、積層であってもよい。なお、本明細書において、ソース電極層２００ｅおよびドレイン電極層２００ｆと記載されている場合であっても、ソース電極層２００ｅの機能とドレイン電極層２００ｆの機能とが入れ替わる場合がある。
画素回路薄膜トランジスタ２００は、ｎチャネル型薄膜トランジスタであってもよく、ｐチャネル型薄膜トランジスタであってもよい。サブ画素回路に含まれる複数の画素回路薄膜トランジスタ２００は、チャネルの極性が異なっていてもよく、チャネル長またはチャネル幅が異なっていてもよい。
駆動回路薄膜トランジスタ３００の構成は、画素回路薄膜トランジスタ２００の構成と同様であるため、説明を省略する。なお、画素回路薄膜トランジスタ２００と駆動回路薄膜トランジスタ３００とは、チャネルの極性、チャネル長またはチャネル幅が異なっていてもよい。
［４．ＬＥＤ４００の構成］
図４を参照して、本発明の一実施形態に係る表示装置１０のＬＥＤ実装層１４に実装されるＬＥＤ４００の構成について説明する。表示装置１０は、いわゆる横型ＬＥＤ構造（水平電極構造）を有するＬＥＤ４００を含む。
図４は、本発明の一実施形態に係る表示装置１０のＬＥＤ実装層１４に実装されるＬＥＤ４００の模式的な断面図である。図４に示すように、ＬＥＤ４００は、基板４００ａ、ｎ型半導体層４００ｂ、発光層４００ｃ、ｐ型半導体層４００ｄ、ｐ型電極層４００e、ｎ型電極層４００ｆ、陽極バンプ４００ｇ、および陰極バンプ４００ｈを含む。
上述のように、横型ＬＥＤ構造は、２つの電極層が発光層の一方の面側に設けられたＬＥＤの構造である。
基板４００ａは、基板４００ａ上に設けられる各層を支持することができる。また、基板４００ａは、ｎ型半導体層４００ｂ、発光層４００ｃ、およびｐ型半導体層４００ｄが結晶成長することができる基板であることが好ましい。基板４００ａとして、例えば、サファイア基板、炭化ケイ素基板、または窒化ガリウム基板などを用いることができる。
ＬＥＤ４００が赤色ＬＥＤである場合、発光層４００ｃを構成する材料は、例えば、アルミニウム、ガリウム、インジウム、およびリンを含む。アルミニウム、ガリウム、およびインジウムの組成比は、典型的には、アルミニウム：ガリウム：インジウム＝０．２２５：０．２７５：０．５であるが、これに限られない。また、この場合におけるｎ型半導体層４００ｂおよびｐ型半導体層４００ｄの各々の材料はリン化アルミニウムインジウムである。あるいは、発光層４００ｃを構成する材料は、例えば、インジウム、ガリウム、および窒素を含む。インジウムおよびガリウムの組成比は、典型的には、インジウム：ガリウム＝０．４５：０．５５であるが、これに限られない。
ＬＥＤ４００が緑色ＬＥＤである場合、発光層４００ｃを構成する材料は、例えば、インジウム、ガリウム、および窒素を含む。インジウムとガリウムの組成比は、典型的には、インジウム：ガリウム＝０．３０：０．７０であるが、これに限られない。また、この場合におけるｎ型半導体層４００ｂおよびｐ型半導体層４００ｄの各々の材料は窒化ガリウムである。
ＬＥＤ４００が青色ＬＥＤである場合、発光層４００ｃを構成する材料は、例えば、インジウム、ガリウム、および窒素を含む。インジウムとガリウムの組成比は、典型的には、インジウム：ガリウム＝０．１５：０．８５であるが、これに限られない。また、この場合におけるｎ型半導体層４００ｂおよびｐ型半導体層４００ｄの各々の材料は窒化ガリウムである。
赤色ＬＥＤ、緑色ＬＥＤ、および青色ＬＥＤの極大発光波長は、典型的には、それぞれ６４５ｎｍ、５３０ｎｍ、および４５０ｎｍである。
ｐ型電極層４００ｅおよびｎ型電極層４００ｆは、ＬＥＤ４００が赤色ＬＥＤ、緑色ＬＥＤ、および青色ＬＥＤのいずれの場合であっても、アルミニウムを用いることができるが、これに限られない。
陽極バンプ４００ｇおよび陰極バンプ４００ｈは、配線形成層１３に形成された電極パッドと電気的に接続する電極であるとともに、ＬＥＤ４００の高さ（ＬＥＤ４００が実装された場合における電極パッドの表面からＬＥＤ４００の上面までの距離）を調整することができる。陽極バンプ４００ｇおよび陰極バンプ４００ｈは、めっき、スパッタ、蒸着、または印刷などによって形成することができる。めっきを用いて陽極バンプ４００ｇおよび陰極バンプ４００ｈを形成する場合、陽極バンプ４００ｇおよび陰極バンプ４００ｈの材料として、例えば、金を用いることができるが、これに限られない。
ＬＥＤ４００は、例えば、次のように作製することができる。基板４００ａ上に、ｎ型半導体層４００ｂ、発光層４００ｃ、およびｐ型半導体層４００ｄを結晶成長させ、所定の領域が露出されるようにエッチングされる。その後、ｐ型電極層４００ｅおよびｎ型電極層４００ｆを形成する。最後に、ダイシングを行い、個々のＬＥＤ４００に分離する。
ＬＥＤ４００は、図４に示す構成に限られない。ＬＥＤ４００は、例えば、ｐ型電極層４００ｅおよびｎ型電極層４００ｆを設けることなく、ｐ型半導体層４００ｄおよびｎ型半導体層４００ｂのそれぞれの上に、陽極バンプ４００ｇおよび陰極バンプ４００ｈを設けてもよい。
ＬＥＤ４００の発光は、発光層４００ｃから基板４００ａへの方向に出射することができる。すなわち、ＬＥＤ４００の発光は、基板４００ａを通って出射される。また、、ＬＥＤ４００の発光は、発光層４００ｃからｐ型半導体層４００ｄおよびｎ型半導体層４００ｂへの方向に出射されてもよい。さらに、ＬＥＤ４００の発光は、両方向から出射されてもよい。この場合、表示装置１０は、両面発光が可能な透明表示装置となる。
なお、表示装置１０に実装されるＬＥＤ４００の大きさは特に限定されない。ＬＥＤ４００として、例えば、ミニＬＥＤまたはマイクロＬＥＤを用いることができる。
［５．表示装置１０の断面構造］
図５を参照して、本発明の一実施形態に係る表示装置１０の断面構造の詳細について説明する。
図５は、本発明の一実施形態に係る表示装置１０の概略的な部分断面図である。具体的には、図５は、図１Ｄに示すＡ－Ａ’線に沿って切断した表示装置１０の部分断面図である。
図５に示すように、表示装置１０では、第１の画素回路薄膜トランジスタ２００－１、第２の画素回路薄膜トランジスタ２００－２、駆動回路薄膜トランジスタ３００、第１のＬＥＤ４００－１、および第２のＬＥＤ４００－２を含む。第１の画素回路薄膜トランジスタ２００－１、第２の画素回路薄膜トランジスタ２００－２、および駆動回路薄膜トランジスタ３００は、基板１１上に設けられている。また、第１のＬＥＤ４００－１および第２のＬＥＤ４００－２は、第１の画素回路薄膜トランジスタ２００－１、第２の画素回路薄膜トランジスタ２００－２、および駆動回路薄膜トランジスタ３００の上に設けられている。第１のＬＥＤ４００－１は、第１の画素回路薄膜トランジスタ２００－１と電気的に接続され、第２のＬＥＤ４００－２は、第２の画素回路薄膜トランジスタ２００－２と電気的に接続されている。
基板１１は、基板１１上に設けられる各層を支持することができる。基板１１は、ＬＥＤ４００からの発光を透過することができる基板であってもよい。基板１１として、例えば、ガラス基板、石英基板、またはサファイア基板などの透光性を有する剛性基板を用いることができる。基板１１として、シリコン基板などの透光性を有しない剛性基板を用いることもできる。また、基板１１として、ポリイミド樹脂基板、アクリル樹脂基板、シロキサン樹脂基板、またはフッ素樹脂基板などの透光性を有する可撓性基板を用いることができる。基板１１の耐熱性を向上させるために、上記の樹脂基板に不純物を導入してもよい。なお、上述した剛性基板または可撓性基板の上に酸化シリコン膜や窒化シリコン膜が成膜された基板を、基板１１として用いることもできる。
表示装置１０では、画素回路薄膜トランジスタ２００および駆動回路薄膜トランジスタ３００の各々の下方に、チャネル領域と重畳する遮光層６２０が設けられていてもよい。例えば、基板１１上に遮光層６２０が設けられ、遮光層６２０を絶縁層６２２が覆っていてもよい。遮光層６２０は、ＬＥＤ４００からの発光または外光を遮光し、画素回路薄膜トランジスタ２００および駆動回路薄膜トランジスタ３００の光劣化を抑制することができる。
遮光層６２０は、ＬＥＤ４００からの発光または外光を反射または吸収することができる。遮光層６２０の材料としては、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、もしくはタングステン（Ｗ）、またはこれらの合金もしくは化合物などを用いることができる。また、遮光層６２０の材料として、例えば、ブラックマトリクスを用いることもできる。さらに、遮光層６２０は、単層構造だけでなく、積層構造とすることもできる。例えば、遮光層６２０は、赤色カラーフィルタ、緑色カラーフィルタ、および青色カラーフィルタの積層構造であってもよい。
以下、画素回路薄膜トランジスタ２００および駆動回路薄膜トランジスタ３００を含む薄膜トランジスタ形成層１２とＬＥＤ４００が実装されるＬＥＤ実装層１４との間に設けられる配線形成層１３の構成について説明する。
配線形成層１３では、画素回路薄膜トランジスタ２００のソース電極層２００ｅまたはドレイン電極層２００ｆ（図３参照）と同一層に（または、ソース電極層２００ｅまたはドレイン電極層２００ｆと同一の材料を用いて）、第１の導電層６２９が設けられている。第１の導電層６２９は、低電位電源配線２４１に対応する配線層であってもよい。駆動回路薄膜トランジスタ３００に隣接して設けられる第１の導電層６２９は、共通電位配線１６０に対応する配線層であってもよい。すなわち、共通電位配線１６０に対応する第１の導電層６２９は、表示部１５０を囲むように設けられている。
第１の無機絶縁層６３０は、第１の導電層６２９、ソース電極層２００ｅ、およびドレイン電極層２００ｆの上に設けられている。第１の無機絶縁層６３０には、必要に応じて、第１の導電層６２９、または画素回路薄膜トランジスタ２００のソース電極層２００ｅもしくはドレイン電極層２００ｆの一部が露出するように、開口部が設けられていてもよい。
第１の平坦化層６３１は、第１の無機絶縁層６３０の上に設けられている。第１の平坦化層６３１には、必要に応じて、第１の導電層６２９、または画素回路薄膜トランジスタ２００のソース電極層２００ｅもしくはドレイン電極層２００ｆの一部が露出するように、開口部が設けられていてもよい。
第２の導電層６３２は、第１の平坦化層６３１の上に設けられている。第２の導電層６３２は、エッチングされ、複数の分離された領域が形成されていてもよい。第２の導電層６３２は、第１の無機絶縁層６３０および第１の平坦化層６３１の各々に設けられた開口部を介して、第１の導電層６２９、または画素回路薄膜トランジスタ２００のソース電極層２００ｅもしくはドレイン電極層２００ｆと電気的に接続されている。第２の導電層６３２は、高電位電源配線２４２に対応する配線層であってもよい。
第２の無機絶縁層６３３は、第２の導電層６３２の上に設けられている。第２の無機絶縁層６３３には、必要に応じて、第１の導電層６２９または第２の導電層６３２の一部が露出するように、開口部が設けられていてもよい。
第３の導電層６３４は、第２の無機絶縁層６３３の上に設けられている。第３の導電層６３４は、エッチングされ、複数の分離された領域が形成されていてもよい。第３の導電層６３４は、第２の無機絶縁層６３３に設けられた開口部を介して、第２の導電層６３２と電気的に接続されている。すなわち、第１の平坦化層６３１に設けられた開口部において、第１の導電層６２９、第２の導電層６３２、および第３の導電層６３４が電気的に接続された第１のカソードコンタクト６５０－１および第２のカソードコンタクト６５０－２が形成されている。また、第１の平坦化層６３１に設けられた別の開口部において、駆動回路薄膜トランジスタ３００に隣接して設けられる第１の導電層６２９に、第２の導電層６３２を介することなく、第３の導電層６３４が電気的に接続されたカソードコンタクト６５１が形成されている。なお、カソードコンタクト６５１は、第１のカソードコンタクト６５０－１および第２のカソードコンタクト６５０－２と同様の構造を有していてもよい。
第２の平坦化層６３５は、第３の導電層６３４の上に設けられている。第２の平坦化層６３５は、必要に応じて、第２の導電層６３２または第３の導電層６３４の一部が露出するように、開口部が設けられていてもよい。
第１のアノードパッド６３６－１、第１のカソードパッド６３７－１、第２のアノードパッド６３６－２、および第２のカソードパッド６３７－２は、第２の平坦化層６３５の上に設けられている。第１のアノードパッド６３６－１および第２のアノードパッド６３６－２の各々は、第２の平坦化層６３５に設けられた開口部を介して、第２の導電層６３２と電気的に接続されている。一方、第１のカソードパッド６３７－１および第２のカソードパッド６３７－２は、第２の平坦化層６３５に設けられた開口部を介して、第３の導電層６３４と電気的に接続されている。第１のアノードパッド６３６－１および第２のアノードパッド６３６－２と電気的に接続される第２の導電層６３２は、画素回路薄膜トランジスタ２００のソース電極層２００ｅおよびドレイン電極層２００ｆの一方に電気的に接続されている。画素回路薄膜トランジスタ２００のソース電極層２００ｅおよびドレイン電極層２００ｆの他方は、高電位電源配線２４２に対応する配線層と電気的に接続されているため（図示せず）、第１のアノードパッド６３６－１および第２のアノードパッド６３６－２には高電位が印加される。一方、第１のカソードパッド６３７－１および第２のカソードパッド６３７－２と電気的に接続される第３の導電層６３４は、低電位電源配線２４１に対応する配線層であるため、第１のカソードパッド６３７－１および第２のカソードパッド６３７－２には低電位が印加される。
第１の無機絶縁層６３０および第２の無機絶縁層６３３の各々は、無機絶縁性材料を用いることができる。無機絶縁性材料としては、例えば、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、または窒化アルミニウム（ＡｌＮｘ）などを用いることができる。また、第１の無機絶縁層６３０および第２の無機絶縁層６３３の各々は、上述した無機絶縁性材料が積層されていてもよい。ここで、ＳｉＯｘＮｙおよびＡｌＯｘＮｙは、酸素（Ｏ）よりも少ない量の窒素（Ｎ）を含有するシリコン化合物およびアルミニウム化合物である。一方、ＳｉＮｘＯｙおよびＡｌＮｘＯｙは、窒素よりも少ない量の酸素を含有するシリコン化合物およびアルミニウム化合物である。
第１の導電層６２９、第２の導電層６３２、および第３の導電層６３４の各々は、金属材料を用いることができる。金属材料としては、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、もしくはビスマス（Ｂｉ）、またはこれらの合金もしくは化合物を用いることができる。また、第１の導電層６２９、第２の導電層６３２、および第３の導電層６３４の各々は、上述した金属材料が積層されていてもよい。さらに、第１の導電層６２９、第２の導電層６３２、および第３の導電層６３４の各々は、インジウム・スズ酸化物（ＩＴＯ）またはインジウム・亜鉛酸化物（ＩＺＯ）などの透明導電材料を用いることもできる。
第１の平坦化層６３１および第２の平坦化層６３５の各々は、有機絶縁性材料を用いることができる。有機絶縁性材料としては、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、またはシロキサン樹脂などを用いることができる。また、第１の平坦化層６３１および第２の平坦化層６３５の各々は、上述した有機絶縁性材料が積層されていてもよく、有機絶縁性材料と無機絶縁性材料とが積層されていてもよい。
続いて、ＬＥＤ実装層１４の構成について説明する。
ＬＥＤ実装層１４において、第１のＬＥＤ４００－１は、接合層６４０を介して、第１のアノードパッド６３６－１および第１のカソードパッド６３７－１と電気的に接続されている。また、第２のＬＥＤ４００－２は、接合層６４０を介して、第２のアノードパッド６３６－２および第２のカソードパッド６３７－２と電気的に接続されている。第１のＬＥＤ４００－１および第２のＬＥＤ４００－２は、保護層６４２に覆われていてもよい。保護層６４２は、第１のＬＥＤ４００－１および第２のＬＥＤ４００－２の各々の上面を覆っていてもよく、第１のＬＥＤ４００－１および第２のＬＥＤ４００－２の各々の上面が露出されるように側面の一部を覆っていてもよい。
なお、本明細書において、第１のアノードパッド６３６－１、第１のカソードパッド６３７－１、第２のアノードパッド６３６－２、および第２のカソードパッド６３７－２を特に区別しない場合には、第１のアノードパッド６３６－１、第１のカソードパッド６３７－１、第２のアノードパッド６３６－２、および第２のカソードパッド６３７－２の各々を電極パッドとして記載する。
電極パッドの材料として、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、もしくはタングステン（Ｗ）、またはこれらの合金もしくは化合物などの金属材料を用いることができる。また、電極パッドの材料として、例えば、インジウム・スズ酸化物（ＩＴＯ）またはインジウム・亜鉛酸化物（ＩＺＯ）などの透明導電材料を用いることができる。
電極パッドは、上述した金属材料と透明導電材料とが積層されていてもよい。電極パッドが積層構造を有する場合、金属材料の上に透明導電材料が積層されることが好ましい。金属材料の表面を透明導電材料で覆うことによって、金属材料の表面を保護することができる。
接合層６４０として、例えば、銀ペーストまたはハンダを用いることができる。また、接合層６４０として、異方性導電膜（ＡＣＦ）を用いることもできる。さらに、図５に示すＬＥＤ４００は、電極パッドの上に、いわゆるフリップチップボンディングされているが、ＬＥＤ４００の実装はこれらに限られない。ＬＥＤ４００は、ワイヤーボンディングを用いて基板１１上に実装されていてもよい。
第１の画素回路薄膜トランジスタ２００－１および第２の画素回路薄膜トランジスタ２００－２は、画素回路部１００内に設けられ、駆動回路薄膜トランジスタ３００は、駆動回路部１１０内に設けられている。一方、第１の画素回路薄膜トランジスタ２００－１と電気的に接続される第１のＬＥＤ４００－１および第２の画素回路薄膜トランジスタ２００－２と電気的に接続される第２のＬＥＤ４００－２は、表示部内１５０に設けられている。すなわち、表示部１５０は、画素回路部１００だけでなく、駆動回路部１１０とも重畳している。駆動回路部１１０と重畳して設けられた第２のＬＥＤ４００－２を制御する第２の画素回路薄膜トランジスタ２００－２は、画素回路部１００内に設けられている。また、第２のＬＥＤ４００－２と電気的に接続される第２のカソードコンタクト６５０－２またはカソードコンタクト６５１は、駆動回路部１１０の外側に設けられている。
表示装置１０では、駆動回路が形成された駆動回路部１１０と重畳して第２のＬＥＤ４００－２が設けられているため、表示部１５０が、駆動回路部１１０によって制限されない。そのため、表示装置１０は、狭額縁の表示装置となる。
図６を参照して、さらに、本発明の一実施形態に係る表示装置１０の断面構造の詳細について説明する。
図６は、本発明の一実施形態に係る表示装置１０の模式的な断面図である。具体的には、図６は、表示装置１０の薄膜トランジスタ形成層１２、配線形成層１３およびＬＥＤ実装層１４をの位置関係を断面的に表したブロック図である。図６に示すように、薄膜トランジスタ形成層１２の画素回路部１００内には画素回路薄膜トランジスタ２００が設けられ、薄膜トランジスタ形成層１２の駆動回路部１１０内には駆動回路薄膜トランジスタ３００が設けられている。また、ＬＥＤ実装層１４の表示部１５０内には複数のＬＥＤ４００が実装されている。ここで、複数のＬＥＤ４００は、ピッチＰ１で配置されている。また、配線形成層１３内の点線は電気的接続を表し、ＬＥＤ４００は、点線で結ばれた画素回路薄膜トランジスタ２００によって制御される。
駆動回路部１１０と重畳して設けられたＬＥＤ４００を制御する画素回路薄膜トランジスタ２００は、画素回路部１００内に設けられている。そのため、画素回路部１００において、駆動回路部１１０近傍の領域における画素回路薄膜トランジスタ２００の集積密度は、駆動回路部１１０から離れた領域における画素回路薄膜トランジスタ２００の集積密度よりも大きくなる。例えば、駆動回路部１１０近傍の領域における画素回路薄膜トランジスタ２００のピッチＰ２は、駆動回路部１１０から離れた領域における画素回路薄膜トランジスタ２００のピッチＰ１よりも小さい。
画素回路薄膜トランジスタ２００のピッチは、これに限られない。例えば、画素回路薄膜トランジスタ２００のピッチは、駆動回路部１１０から離れるにつれて大きくすることもできる。
図５に戻り、表示装置１０について説明する。表示装置１０では、駆動回路薄膜トランジスタ３００を含む駆動回路と第２のＬＥＤ４００－２との間の領域６６０に、共通電位配線１６０に電気的に接続された第３の導電層６３４が設けられている。領域６６０における第３の導電層６３４の電位は共通電位配線１６０の電位に固定されているため、第３の導電層６３４は、駆動回路からのノイズを遮蔽する遮蔽層として機能することができる。すなわち、表示装置１０では、駆動回路と重畳して第２のＬＥＤ４００－２が設けられているが、駆動回路と第２のＬＥＤ４００－２との間に設けられた第３の導電層６３４（遮蔽層）によって駆動回路からのノイズが遮蔽される。そのため、第２のＬＥＤ４００－２が駆動回路と重畳していても、駆動回路からのノイズの影響が低減されるため、第２のＬＥＤ４００－２の動作が安定する。
領域６６０においては、第３の導電層６３４だけでなく、第２の導電層６３２が設けられていてもよい。領域６６０における第２の導電層６３２は、第２のカソードコンタクト６５０－２を介して、第３の導電層６３４と電気的に接続している。そのため、領域６６０における第２の導電層６３２の電位は共通電位配線１６０の電位に固定され、第２の導電層６３２も、駆動回路からのノイズを遮蔽する遮蔽層として機能することができる。図５では、領域６６０における第２の導電層６３２と第３の導電層６３４とが第２のカソードコンタクト６５０－２を介して電気的に接続されているが、共通電位配線１６０に対応する第１の導電層６２９上で、第２の導電層６３２と第３の導電層６３４とが電気的に接続されていてもよい。この場合、第２のカソードコンタクト６５０－２を設けなくてもよい。
以上、本実施形態に係る表示装置１０では、駆動回路が形成された駆動回路部１１０と第２のＬＥＤ４００－２が実装された表示部１５０とが重畳して設けられているため、表示部１５０が駆動回路部１１０によって制限されない。そのため、表示装置１０は、狭額縁の表示装置となる。また、表示装置１０では、駆動回路と第２のＬＥＤ４００－２との間に、固定電位が印加された第３の導電層６３４（遮蔽層）が設けられているため、駆動回路からのノイズが第３の導電層６３４によって遮蔽される。そのため、駆動回路部１１０と重畳するように実装された第２のＬＥＤ４００－２であっても、駆動回路からのノイズの影響が低減され、第２のＬＥＤ４００－２の動作が安定する。
＜変形例１＞
図７Ａおよび図７Ｂを参照して、表示装置１０の一変形例である表示装置１０Ａについて説明する。以下では、表示装置１０Ａの構成の説明において、表示装置１０と同様の構成については説明を省略し、主に、表示装置１０と異なる構成について説明する。
図７Ａは、本発明の一実施形態に係る表示装置１０ＡのＬＥＤ実装層１４Ａの模式的な平面図である。図７Ａに示すように、ＬＥＤ実装層１４Ａには、画素５００Ａとして、第１のＬＥＤ４００－１、第２のＬＥＤ４００－２、および第３のＬＥＤ４００－３が実装されている。第１のＬＥＤ４００－１、第２のＬＥＤ４００－２、および第３のＬＥＤ４００－３の各々は、同じ方向に配置されている。換言すれば、第１のＬＥＤ４００－１、第２のＬＥＤ４００－２、および第３のＬＥＤ４００－３は、ストライプ状に配置されているということもできる。
図７Ｂは、本発明の一実施形態に係る表示装置１０Ａの画素５００Ａの電極パッドの配置を表す模式的な平面図である。図７Ｂに示すように、画素５００Ａでは、第１のＬＥＤ４００－１が接続される第１のアノードパッド６３６Ａ－１、第２のＬＥＤ４００－２が接続される第２のアノードパッド６３６Ａ－２、第３のＬＥＤ４００－３が接続される第３のアノードパッド６３６Ａ－３、ならびに第１のＬＥＤ４００－１、第２のＬＥＤ４００－２、および第３のＬＥＤ４００－３が接続される共通カソードパッド６３７Ａが設けられている。すなわち、共通カソードパッド６３７は、サブ画素ごとではなく、画素５００Ａごとに設けられている。
なお、図７Ｂでは、第１のアノードパッド６３６Ａ－１、第２のアノードパッド６３６Ａ－２、および第３のアノードパッド６３６Ａ－３が一直線上に配置されている。しかしながら、第１のアノードパッド６３６Ａ－１、第２のアノードパッド６３６Ａ－２、および第３のアノードパッド６３６Ａ－３の配置はこれに限られない。例えば、第１のＬＥＤ４００－１、第２のＬＥＤ４００－２、および第３のＬＥＤ４００－３の各々の大きさを考慮し、第１のアノードパッド６３６Ａ－１、第２のアノードパッド６３６Ａ－２、および第３のアノードパッド６３６Ａ－３の各々と共通カソードパッド６３７Ａとの間の距離が異なるように、第１のアノードパッド６３６Ａ－１、第２のアノードパッド６３６Ａ－２、および第３のアノードパッド６３６Ａ－３が配置されていてもよい。
以上、本変形例に係る表示装置１０Ａでは、表示装置１０と同様に、固定電位が印加された遮蔽層によって駆動回路からのノイズが遮蔽され、駆動回路と重畳するように実装されたＬＥＤ４００の動作が安定する。また、表示装置１０Ａでは、画素５００Ａごとに共通カソードパッド６３７Ａが設けられているため、配線または開口部の数を減らすことができ、共通カソードパッド６３７Ａに電気的に接続される配線層の構成を単純化することができる。
＜変形例２＞
図８を参照して、表示装置１０の一変形例である表示装置１０Ｂについて説明する。以下では、表示装置１０Ｂの構成の説明において、表示装置１０と同様の構成については説明を省略し、主に、表示装置１０とは異なる構成について説明する。
図８は、本発明の一実施形態に係る表示装置１０Ｂの模式的な平面図である。具体的には、図８は、薄膜トランジスタ形成層１２、配線形成層１３、およびＬＥＤ実装層１４に含まれる構成の位置関係を、表示装置１０Ｂの平面視により説明する図である。図８に示すように、表示装置１０Ｂは、表示面に対応する表示部１５０Ｂを含む。表示部１５０Ｂは、第１の駆動回路部１１０Ｂ－１、第２の駆動回路部１１０Ｂ－２、第３の駆動回路部１１０Ｂ－３、第４の駆動回路部１１０Ｂ－４、および第５の駆動回路部１１０Ｂ－５と重畳している。また、第１の駆動回路部１１０Ｂ－１、第２の駆動回路部１１０Ｂ－２、第３の駆動回路部１１０Ｂ－３、第４の駆動回路部１１０Ｂ－４、および第５の駆動回路部１１０Ｂ－５の各々は、画素回路部によって囲まれている。なお、以下では、第１の駆動回路部１１０Ｂ－１、第２の駆動回路部１１０Ｂ－２、第３の駆動回路部１１０Ｂ－３、第４の駆動回路部１１０Ｂ－４、および第５の駆動回路部１１０Ｂ－５を特に区別しない場合には、第１の駆動回路部１１０Ｂ－１、第２の駆動回路部１１０Ｂ－２、第３の駆動回路部１１０Ｂ－３、第４の駆動回路部１１０Ｂ－４、および第５の駆動回路部１１０Ｂ－５の各々を駆動回路部１１０Ｂとして記載する。
平面視において、駆動回路部１１０Ｂの形状は、略矩形であってもよく、略円形または略楕円形であってもよい。また、複数の駆動回路部１１０Ｂの面積は、同じであってもよく、異なっていてもよい。すなわち、表示装置１０Ｂでは、表示部１５０Ｂと重畳する駆動回路部１１０Ｂを自由に配置することができる。表示部１５０ＢのＬＥＤ４００が駆動回路部１１０Ｂと重畳して設けられていても、駆動回路部１１０Ｂに形成された駆動回路とＬＥＤ４００との間に遮蔽層が設けられているため、駆動回路からのノイズの影響をほとんど受けることなく、ＬＥＤ４００の動作が安定する。
以上、本変形例に係る表示装置１０Ｂでは、表示装置１０と同様に、固定電位が印加された遮蔽層によって駆動回路からのノイズが遮光され、駆動回路と重畳するように実装されたＬＥＤ４００の動作が安定する。また、表示装置１０Ｂでは、表示部１５０Ｂに制限されることなく、表示装置１０Ｂが適用される製品の仕様を考慮して、駆動回路部１１０Ｂの面積または配置などを決定することができる。
＜第２実施形態＞
図９および図１０を参照して、本発明の一実施形態に係る表示装置２０について説明する。表示装置２０は、いわゆる縦型ＬＥＤ構造（垂直電極構造）を有するＬＥＤ４００Ａを含む。
［１．ＬＥＤ４００Ａ］
図９を参照して、本発明の一実施形態に係る表示装置２０のＬＥＤ実装層１４に実装されるＬＥＤ４００Ａの構成について説明する。
図９は、本発明の一実施形態に係る表示装置２０のＬＥＤ実装層１４に実装されるＬＥＤ４００Ａの模式的な断面図である。図９に示すように、ＬＥＤ４００Ａは、ｎ型半導体層４００ｂ、発光層４００ｃ、およびｐ型半導体層４００ｄを含む。ＬＥＤ４００Ａのｎ型半導体層４００ｂ、発光層４００ｃ、およびｐ型半導体層４００ｄの各々は、ＬＥＤ４００のそれらと同様であるため、ここでは説明を省略する。なお、ｎ型半導体層４００ｂと接してｎ型電極層４００ｆを設けてもよく、ｐ型半導体層４００ｄと接してｐ型電極層４００ｅを設けてもよい。
上述のように、縦型ＬＥＤ構造は、２つの半導体層または２つの電極層が発光層を間に挟んで設けられたＬＥＤの構造である。
ＬＥＤ４００Ａの発光は、発光層４００ｃからｎ型半導体層４００ｂへの方向および発光層４００ｃからｐ型半導体層４００ｄへの方向のいずれの方向にも出射することができる。
［２．表示装置２０の断面構造］
図１０を参照して、本発明の一実施形態に係る表示装置２０の断面構造の詳細について説明する。以下では、表示装置２０の構成の説明において、表示装置１０と同様の構成については説明を省略し、主に、表示装置１０と異なる構成について説明する。
図１０は、本発明の一実施形態に係る表示装置２０の概略的な部分断面図である。具体的には、図１０は、図１Ｄに示すＡ－Ａ’線に沿って切断した表示装置１０に対応する表示装置２０の部分断面図である。
図１０に示すように、表示装置２０では、第１の画素回路薄膜トランジスタ２００－１、第２の画素回路薄膜トランジスタ２００－２、駆動回路薄膜トランジスタ３００、第１のＬＥＤ４００Ａ－１、および第２のＬＥＤ４００Ａ－２を含む。第１のＬＥＤ４００Ａ－１および第２のＬＥＤ４００Ａ－２は、それぞれ、第１の画素回路薄膜トランジスタ２００－１および第２の画素回路薄膜トランジスタ２００－２と電気的に接続されている。
ＬＥＤ実装層１４において、第１のＬＥＤ４００Ａ－１は、接合層６４０を介して、第１のカソードパッド６３７－１と電気的に接続されている。また、第２のＬＥＤ４００Ａ－２は、接合層６４０を介して、第２のカソードパッド６３７－２と電気的に接続されている。
保護層６４２は、第１のＬＥＤ４００Ａ－１および第２のＬＥＤ４００Ａ－２の各々の上面の少なくとも一部が露出するように設けられている。また、保護層６４２には、第１のアノードパッド６３６－１および第２のアノードパッド６３６－２の一部が露出するように、開口部が設けられていてもよい。
第４の導電層６４４は、保護層６４２の上に、画素回路薄膜トランジスタ２００に対応して設けられている。すなわち、第４の導電層６４４は、画素回路薄膜トランジスタ２００の各々に設けられている。換言すると、第４の導電層は、ＬＥＤ４００Ａの各々に設けられているということもできる。第４の導電層６４４は、保護層６４２に設けられた開口部を介して、第１のアノードパッド６３６－１と電気的に接続され、さらに、ＬＥＤ４００Ａの露出した上面と電気的に接続されている。第１の画素回路薄膜トランジスタ２００－１に電気的に接続される第４の導電層６４４と、第２の画素回路薄膜トランジスタ２００－２に電気的に接続される第４の導電層６４４と（すなわち、隣接する２つの第４の導電層６４４）は、約４～８μｍの間隔をおいて離間している。表示装置２０では、図１０に示すように、１つの第４の導電層６４４の面積が大きくなるように形成されている。１つの第４の導電層６４４の面積の大きさは、図２に示す第２の容量２１０－２に反映される。そのため、ＬＥＤ４００Ａに電気的に接続される第４の導電層６４４を大きく形成することにより、ＬＥＤ４００Ａ間における容量のばらつきを抑制することができる。
第４の導電層６４４は、上述した金属材料を用いてもよく、上述した透明導電材料を用いてもよい。第４の導電層６４４は、ＬＥＤ４００Ａの発光の方向に応じて、適宜、金属材料または透明導電材料を選択することができる。例えば、ＬＥＤ４００Ａの発光の方向が上面方向であれば、第４の導電層６４４として、透明導電材料を用いることが好ましい。
表示装置２０では、駆動回路が形成された駆動回路部１１０と重畳して第２のＬＥＤ４００Ａ－２が設けられているため、表示部１５０が、駆動回路部１１０によって制限されない。そのため、表示装置２０は、狭額縁の表示装置となる。また、表示装置２０では、駆動回路薄膜トランジスタ３００を含む駆動回路と第２のＬＥＤ４００Ａ－２との間の領域６６０に、共通電位配線１６０に電気的に接続された第３の導電層６３４が設けられている。領域６６０における第３の導電層６３４の電位は共通電位配線１６０の電位に固定されているため、第３の導電層６３４は、駆動回路からのノイズを遮蔽する遮蔽層として機能することができる。
以上、本実施形態に係る表示装置２０では、駆動回路が形成された駆動回路部１１０と第２のＬＥＤ４００Ａ－２が実装された表示部１５０とが重畳して設けられているため、表示部１５０が駆動回路部１１０によって制限されない。そのため、表示装置２０は、狭額縁の表示装置となる。また、表示装置２０では、駆動回路と第２のＬＥＤ４００Ａ－２との間に、固定電位が印加された第３の導電層６３４（遮蔽層）が設けられているため、駆動回路からのノイズが第３の導電層６３４によって遮蔽される。そのため、駆動回路部１１０と重畳するように実装された第２のＬＥＤ４００Ａ－２であっても、駆動回路からのノイズの影響が低減され、第２のＬＥＤ４００－２の動作が安定する。
＜第３実施形態＞
図１１を参照して、本発明の一実施形態に係る表示装置３０について説明する。表示装置３０は、いわゆる縦型ＬＥＤ構造（垂直電極構造）を有するＬＥＤ４００Ａを含むが、表示装置２０とは、ＬＥＤ４００Ａが実装される電極の極性が逆である。以下では、表示装置３０の構成の説明において、表示装置１０または表示装置２０と同様の構成については説明を省略し、主に、表示装置１０または表示装置２０と異なる構成について説明する。
図１１は、本発明の一実施形態に係る表示装置３０の概略的な部分断面図である。具体的には、図１１は、図１Ｄに示すＡ－Ａ’線に沿って切断した表示装置１０に対応する表示装置３０の部分断面図である。
図１１に示すように、表示装置３０では、第１の画素回路薄膜トランジスタ２００－１、第２の画素回路薄膜トランジスタ２００－２、駆動回路薄膜トランジスタ３００、第１のＬＥＤ４００Ａ－１、および第２のＬＥＤ４００Ａ－２を含む。第１のＬＥＤ４００Ａ－１および第２のＬＥＤ４００Ａ－２は、それぞれ、第１の画素回路薄膜トランジスタ２００－１および第２の画素回路薄膜トランジスタ２００－２と電気的に接続されている。
配線形成層１３において、第２の平坦化層６３５には、第２の導電層６３２および第３の導電層６３４の各々の一部が露出するように、開口部が設けられていてもよい。第１のアノードパッド６３６－１および第２のアノードパッド６３６－２は、第２の平坦化層６３５の上に設けられ、第２の平坦化層６３５に設けられた開口部を介して、第２の導電層６３２と電気的に接続されている。また、共通カソードパッド６４３は、第２の平坦化層６３５の上に設けられ、第２の平坦化層６３５に設けられた開口部を介して、第３の導電層６３４と電気的に接続されている。共通カソードパッド６４３は、共通電位配線１６０に電気的に接続された第３の導電層６３４と電気的に接続されるように、駆動回路部１１０の外側に設けられている。
ＬＥＤ実装層１４において、第１のＬＥＤ４００Ａ－１は、接合層６４０を介して、第１のアノードパッド６３６－１と電気的に接続されている。また、第２のＬＥＤ４００Ａ－２は、接合層６４０を介して、第２のアノードパッド６３６－２と電気的に接続されている。
保護層６４２は、第１のＬＥＤ４００Ａ－１および第２のＬＥＤ４００Ａ－２の各々の上面の少なくとも一部が露出するように設けられている。また、保護層６４２には、共通カソードパッド６４３の一部が露出するように、開口部が設けられていてもよい。
第４の導電層６４４は、保護層６４２の上に設けられている。第４の導電層６４４は、保護層６４２に設けられた開口部を介して、共通カソードパッド６４３と電気的に接続され、さらに、ＬＥＤ４００Ａの露出した上面と電気的に接続されている。
表示装置３０では、駆動回路が形成された駆動回路部１１０と重畳して第２のＬＥＤ４００Ａ－２が設けられているため、表示部１５０が、駆動回路部１１０によって制限されない。そのため、表示装置３０は、狭額縁の表示装置となる。また、表示装置３０では、駆動回路薄膜トランジスタ３００を含む駆動回路と第２のＬＥＤ４００Ａ－２との間の領域６６０に、共通電位配線１６０に電気的に接続された第３の導電層６３４が設けられている。領域６６０における第３の導電層６３４の電位は共通電位配線１６０の電位に固定されているため、第３の導電層６３４は、駆動回路からのノイズを遮蔽する遮蔽層として機能することができる。すなわち、表示装置３０では、駆動回路と重畳して第２のＬＥＤ４００Ａ－２が設けられているが、駆動回路と第２のＬＥＤ４００－２との間に設けられた第３の導電層６３４（遮蔽層）によって駆動回路からのノイズが低減される。そのため、第２のＬＥＤ４００Ａ－２が駆動回路と重畳していても、駆動回路からのノイズの影響をほとんど受けることなく、第２のＬＥＤ４００Ａ－２の動作が安定する。
以上、本実施形態に係る表示装置３０は、駆動回路が形成された駆動回路部１１０と第２のＬＥＤ４００Ａ－２が実装された表示部１５０とが重畳して設けられているため、表示部１５０が駆動回路部１１０によって制限されない。そのため、表示装置２０は、狭額縁の表示装置となる。また、表示装置２０では、駆動回路と第２のＬＥＤ４００Ａ－２との間に、固定電位が印加された第３の導電層６３４（遮蔽層）が設けられているため、駆動回路からのノイズが第３の導電層６３４によって遮蔽される。そのため、駆動回路部１１０と重畳するように実装された第２のＬＥＤ４００Ａ－２であっても、駆動回路からのノイズの影響が低減され、第２のＬＥＤ４００－２の動作が安定する。
＜第４実施形態＞
図１２を参照して、本発明の一実施形態に係る表示装置４０について説明する。以下では、表示装置４０の構成の説明において、表示装置１０、表示装置２０、または表示装置３０と同様の構成については説明を省略し、主に、表示装置１０、表示装置２０、または表示装置３０と異なる構成について説明する。
図１２は、本発明の一実施形態に係る表示装置４０のサブ画素のサブ画素回路を示す回路図である。図１２に示すように、サブ画素回路は、第１の薄膜トランジスタ７００－１、第２の薄膜トランジスタ７００－２、第３の薄膜トランジスタ７００－３、第４の薄膜トランジスタ７００－４、第５の薄膜トランジスタ７００－５、第６の薄膜トランジスタ７００－６、第７の薄膜トランジスタ７００－７、第８の薄膜トランジスタ７００－８、低電位電源配線７１１、第１の高電位電源配線７１２、第２の高電位電源配線７１３、走査配線７１４、イネーブル配線７１５、データ配線７１６、および反転データ配線７１７を含む。
第１のインバータ回路は、第１の薄膜トランジスタ７００－１および第２の薄膜トランジスタ７００－２によって構成されている。また、第２のインバータ回路は、第３の薄膜トランジスタ７００－３、および第４の薄膜トランジスタ７００－４によって構成されている。ラッチ回路は、第１のインバータ回路の出力と第２のインバータの入力とが電気的に接続されて構成されている。また、ラッチ回路には、低電位電源配線７１１および第２の高電位電源配線７１３が接続され、電源が供給されている。
ラッチ回路の入力には第７の薄膜トランジスタ７００－７のソースおよびドレインの一方が電気的に接続され、ラッチ回路の出力には第８の薄膜トランジスタ７００－８のソースおよびドレインの一方が電気的に接続されている。第７の薄膜トランジスタ７００－７および第８の薄膜トランジスタ７００－８の各々のゲートは、走査配線７１４と電気的に接続されている。第７の薄膜トランジスタ７００－７のソースおよびドレインの他方は、データ配線７１６と電気的に接続されている。また、第８の薄膜トランジスタ７００－８のソースおよびドレインの他方は、反転データ配線７１７と電気的に接続されている。
ＬＥＤ４００のアノードは、第５の薄膜トランジスタ７００－５のソースおよびドレインの一方と電気的に接続されている。一方、ＬＥＤ４００のカソードは、第６の薄膜トランジスタ７００－６のソースおよびドレインの一方と電気的に接続されている。第５の薄膜トランジスタ７００－５のソースおよびドレインの他方は、第１の高電位電源配線７１２と電気的に接続されている。また、第６の薄膜トランジスタ７００－６のソースおよびドレインの他方は、低電位電源配線７１１と電気的に接続されている。さらに、第５の薄膜トランジスタ７００－５のゲートは、イネーブル配線７１５と電気的に接続され、第６の薄膜トランジスタ７００－６のゲートは、ラッチ回路の出力と電気的に接続されている。
表示装置４０のサブ画素回路では、第７の薄膜トランジスタ７００－７および第８の薄膜トランジスタ７００－８を走査配線７１４で制御することによって、データ配線７１６の電位および反転データ配線７１７の電位をラッチ回路に保持することができる。ラッチ回路の出力は、第６の薄膜トランジスタ７００－６のゲートに電気的に接続されており、イネーブル配線７１５からのイネーブル信号によって第５の薄膜トランジスタ７００－５がオンになると、ラッチ回路に保持された、第６の薄膜トランジスタ７００－６のゲートの電位に相当する電流が、第１の高電位電源配線７１２からＬＥＤ４００に供給される。ＬＥＤ４００の発光輝度は、ＬＥＤ４００に供給される電流の値によって決定される。すなわち、表示装置４０のサブ画素回路は、ＬＥＤ４００の階調データを保持することができるメモリを含む。換言すれば、表示装置４０は、メモリインピクセル（Ｍｅｍｏｒｙ ｉｎ Ｐｉｘｅｌ）駆動方式の表示装置ということもできる。
表示装置４０では、サブ画素回路に含まれるラッチ回路と重畳してＬＥＤ４００が実装されていてもよい。この場合、ラッチ回路とＬＥＤ４００との間には、領域６６０が設けられており、領域６６０は、固定電位が印加された遮蔽層を含む。そのため、ＬＥＤ４００がラッチ回路と重畳していても、遮蔽層によってラッチ回路からのノイズが遮蔽される。
以上、本実施形態に係る表示装置４０では、ＬＥＤ４００が、サブ画素回路に含まれるラッチ回路と重畳して設けることができる。そのため、表示装置４０は、狭額縁の表示装置となる。また、表示装置４０では、ラッチ回路とＬＥＤ４００との間に、固定電位が印加された遮蔽層が設けられているため、ラッチ回路からのノイズが遮蔽層によって遮蔽される。そのため、ラッチ回路と重畳するように実装されたＬＥＤ４００であっても、ラッチ回路からのノイズの影響が低減され、ＬＥＤ４００の動作が安定する。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１０、１０Ａ、１０Ｂ、２０、３０、４０：表示装置、 １１：基板、 １２：薄膜トランジスタ形成層、 １３：配線形成層、 １４、１４Ａ：ＬＥＤ実装層、 １００：画素回路部、 １１０、１１０Ｂ：駆動回路部、 １１０－１、１１０Ｂ－１：第１の駆動回路部、 １１０－２、１１０Ｂ－２：第２の駆動回路部、 １１０Ｂ－３：第３の駆動回路部、 １１０Ｂ－４：第４の駆動回路部、 １１０Ｂ－５：第５の駆動回路部、 １２０：端子部、 １５０、１５０Ｂ：表示部、 １６０：共通電位配線、 ２００：画素回路薄膜トランジスタ、 ２００－１：第１の画素回路薄膜トランジスタ、 ２００－２：第２の画素回路薄膜トランジスタ、 ２００ａ：半導体層、 ２００ｂ：ゲート絶縁層 、 ２００ｃ：ゲート電極層、 ２００ｄ：層間絶縁層、 ２００ｅ：ソース電極層、 ２００ｆ：ドレイン電極層、 ２０１：発光制御薄膜トランジスタ、 ２０２：選択薄膜トランジスタ、 ２０３：初期化薄膜トランジスタ、 ２０４：リセット薄膜トランジスタ、 ２０５：駆動薄膜トランジスタ、 ２１０－１：第１の容量、 ２１０－２：第２の容量、 ２４１：低電位電源配線、 ２４２：高電位電源配線、 ２４３：走査配線、 ２４４：データ信号配線、 ２４５：発光制御走査配線、 ２４６：初期化走査配線、 ２４７：初期化配線、 ２４８：リセット走査配線、 ２４９：リセット配線、 ３００：駆動回路薄膜トランジスタ、 ４００：ＬＥＤ、 ４００－１、４００Ａ－１：第１のＬＥＤ、 ４００－２、４００Ａ－２：第２のＬＥＤ、 ４００－３：第３のＬＥＤ、 ４００ａ：基板、 ４００ｂ：ｎ型半導体層、 ４００ｃ：発光層、 ４００ｄ：ｐ型半導体層、 ４００ｅ：ｐ型電極層、 ４００ｆ：ｎ型電極層、 ４００ｇ：陽極バンプ、 ４００ｈ：陰極バンプ、 ５００、５００Ａ：画素、 ６２０：遮光層、 ６２２：絶縁層、 ６２９：第１の導電層、 ６３０：第１の無機絶縁層、 ６３１：第１の平坦化層、 ６３２：第２の導電層、 ６３３：第２の無機絶縁層、 ６３４：第３の導電層、 ６３５：第２の平坦化層、 ６３６－１、６３６Ａ－１：第１のアノードパッド、 ６３６－２、６３６Ａ－２：第２のアノードパッド、 ６３６Ａ－３：第３のアノードパッド、 ６３７、６３７Ａ：共通カソードパッド、 ６３７－１：第１のカソードパッド、 ６３７－２：第２のカソードパッド、 ６４０：接合層、 ６４２：保護層、 ６４３：共通カソードパッド、 ６４４：第４の導電層、 ６５０－１：第１のカソードコンタクト、 ６５０－２：第２のカソードコンタクト、 ６５１：カソードコンタクト、 ６６０：領域、 ７００－１：第１の薄膜トランジスタ、 ７００－２：第２の薄膜トランジスタ、 ７００－３：第３の薄膜トランジスタ、 ７００－４：第４の薄膜トランジスタ、 ７００－５：第５の薄膜トランジスタ、 ７００－６：第６の薄膜トランジスタ、 ７００－７：第７の薄膜トランジスタ、 ７００－８：第８の薄膜トランジスタ、 ７１１：低電位電源配線、 ７１２：第１の高電位電源配線、 ７１３：第２の高電位電源配線、 ７１４：走査配線、 ７１５：イネーブル配線、 ７１６：データ配線、 ７１７：反転データ配線

Claims (16)

  1. 第１のＬＥＤおよび第２のＬＥＤが実装された表示部と、
    前記第１のＬＥＤと電気的に接続された第１の画素回路薄膜トランジスタおよび前記第２のＬＥＤと電気的に接続された第２の画素回路薄膜トランジスタが設けられた画素回路部と、
    駆動回路に含まれる駆動回路薄膜トランジスタが設けられた駆動回路部と、
    前記表示部と前記駆動回路部との間に設けられ、固定電位が印加される遮蔽層と、を含み、
    前記第２のＬＥＤは、前記遮蔽層を介して、前記駆動回路部と重畳する表示装置。
  2. 前記駆動回路部は、前記画素回路部の外側に位置する請求項１に記載の表示装置。
  3. 前記駆動回路部は、前記画素回路部によって囲まれている請求項１に記載の表示装置。
  4. 前記固定電位は、前記第１のＬＥＤおよび前記第２のＬＥＤの各々の一方の電極に印加される電位である請求項１乃至請求項３のいずれか一項に記載の表示装置。
  5. 前記遮蔽層は、前記駆動回路薄膜トランジスタを覆う第１の平坦化層の上に設けられている請求項１乃至請求項４のいずれか一項に記載の表示装置。
  6. 前記第１のＬＥＤおよび前記第２のＬＥＤの各々は、前記遮蔽層を覆う第２の平坦化層の上に設けられている請求項５に記載の表示装置。
  7. 前記第１の平坦化層と前記遮蔽層の間に、導電層および無機絶縁層を含み、
    前記遮蔽層は、前記無機絶縁層を介して前記導電層と重畳する請求項５または請求項６に記載の表示装置。
  8. 前記第１のＬＥＤおよび前記第２のＬＥＤは、水平電極構造を有する請求項１乃至請求項７のいずれか一項に記載の表示装置。
  9. 前記第１のＬＥＤおよび前記第２のＬＥＤは、垂直電極構造を有する請求項１乃至請求項７のいずれか一項に記載の表示装置。
  10. ＬＥＤが実装された表示部と、
    前記ＬＥＤを制御するラッチ回路が設けられた画素回路部と、
    前記表示部と前記画素回路部との間に設けられ、固定電位が印加される遮蔽層と、を含み、
    前記ＬＥＤは、前記遮蔽層を介して、前記ラッチ回路と重畳する表示装置。
  11. 前記固定電位は、前記ＬＥＤの一方の電極に印加される電位である請求項１０に記載の表示装置。
  12. 前記遮蔽層は、前記ラッチ回路を覆う第１の平坦化層の上に設けられている請求項１０または請求項１１に記載の表示装置。
  13. 前記ＬＥＤは、前記遮蔽層を覆う第２の平坦化層の上に設けられている請求項１２に記載の表示装置。
  14. 前記第１の平坦化層と前記遮蔽層の間に、導電層および無機絶縁層を含み、
    前記遮蔽層は、前記無機絶縁層を介して前記導電層と重畳する請求項１２または請求項１３に記載の表示装置。
  15. 前記ＬＥＤは、横型電極構造を有する請求項１０乃至請求項１４のいずれか一項に記載の表示装置。
  16. 前記ＬＥＤは、縦型電極構造を有する請求項１０乃至請求項１４のいずれか一項に記載の表示装置。
JP2020141061A 2020-08-24 2020-08-24 表示装置 Pending JP2022036709A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020141061A JP2022036709A (ja) 2020-08-24 2020-08-24 表示装置
US17/396,826 US20220059517A1 (en) 2020-08-24 2021-08-09 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020141061A JP2022036709A (ja) 2020-08-24 2020-08-24 表示装置

Publications (1)

Publication Number Publication Date
JP2022036709A true JP2022036709A (ja) 2022-03-08

Family

ID=80271049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020141061A Pending JP2022036709A (ja) 2020-08-24 2020-08-24 表示装置

Country Status (2)

Country Link
US (1) US20220059517A1 (ja)
JP (1) JP2022036709A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102465964B1 (ko) * 2018-05-18 2022-11-10 삼성전자주식회사 다중 높이 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법
CN111952331A (zh) * 2020-09-01 2020-11-17 深圳市华星光电半导体显示技术有限公司 微发光二极管显示基板及其制作方法
CN114078403B (zh) * 2021-11-24 2024-05-28 康佳集团股份有限公司 一种高PPI彩色Micro-LED显示屏及制作方法
DE102022110031A1 (de) 2022-02-17 2023-08-17 Ams-Osram International Gmbh Herstellungsverfahren, optoelektronisches halbleiterbauteil und träger

Also Published As

Publication number Publication date
US20220059517A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
JP2022036709A (ja) 表示装置
JP7256622B2 (ja) 表示装置
US11227843B2 (en) Display device including static electricity blocking lines
US20230378416A1 (en) Display device
US20220406760A1 (en) Display device
KR100557731B1 (ko) 유기전계 발광소자와 그 제조방법
KR20210083805A (ko) 투명 표시 장치
US20220293579A1 (en) Display device
CN111725258A (zh) 有机发光二极管显示装置和发射型显示装置
WO2020066249A1 (ja) 表示装置及びアレイ基板
US20220037303A1 (en) Display device
WO2020203701A1 (ja) 表示装置
TW201913329A (zh) 顯示裝置及顯示裝置基板
US20230215993A1 (en) Display Device
US20230217787A1 (en) Display device
KR20190071295A (ko) 유기 발광 표시 장치
US20230194922A1 (en) Backlight Unit and Display Device Including the Same
KR20230103943A (ko) 표시 장치
JP2024066484A (ja) 表示装置
KR20240053830A (ko) 표시 장치
KR20240080281A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230153785A (ko) 양면 발광형 투명 표시 장치
CN114695462A (zh) 显示装置
KR20200077016A (ko) 표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240228