JP2022032913A - 抵抗検査方法 - Google Patents

抵抗検査方法 Download PDF

Info

Publication number
JP2022032913A
JP2022032913A JP2020188782A JP2020188782A JP2022032913A JP 2022032913 A JP2022032913 A JP 2022032913A JP 2020188782 A JP2020188782 A JP 2020188782A JP 2020188782 A JP2020188782 A JP 2020188782A JP 2022032913 A JP2022032913 A JP 2022032913A
Authority
JP
Japan
Prior art keywords
inspection
resistance
value
sampling
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020188782A
Other languages
English (en)
Other versions
JP6899067B1 (ja
Inventor
彭亜林
Ya Lin Peng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Wangzhi Xinchuang Information Tech Research Co Ltd
Hangzhou Wangzhi Xinchuang Information Technology Research Co Ltd
Original Assignee
Hangzhou Wangzhi Xinchuang Information Tech Research Co Ltd
Hangzhou Wangzhi Xinchuang Information Technology Research Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Wangzhi Xinchuang Information Tech Research Co Ltd, Hangzhou Wangzhi Xinchuang Information Technology Research Co Ltd filed Critical Hangzhou Wangzhi Xinchuang Information Tech Research Co Ltd
Application granted granted Critical
Publication of JP6899067B1 publication Critical patent/JP6899067B1/ja
Publication of JP2022032913A publication Critical patent/JP2022032913A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

【課題】コストが低く、適応が広く、効率が高く、精度が高く、消費エネルギーが低く、精度が高い抵抗検査システムを提供する。【解決手段】抵抗検査システムは、制御モジュール(KZMK)、自己検査ボタン(CS1)、検査ボタン(CS2)および検測モジュール(JCMK)を含み、検測モジュール(JCMK)は、第1抵抗(R1)、第2抵抗(R2)および検査電源を含み、検測モジュール(JCMK)は、被査抵抗(RV1)の抵抗値が許容誤差の範囲内にあるか否かを検査する。【選択図】図1

Description

本発明は、電気検査分野に関するもので、特に、抵抗検査方法に関する。
抵抗検査の目的は、抵抗の値が使用の要求に合致するか否かを検査し、不良品を取り除く
ことである。
従来では、抵抗値の検査は、主に、オームの法則に従って行っている。
中国特許出願CN201310054770X(名称:抵抗検査システム)
中国特許出願CN201210273406.8(名称:抵抗検査システム)
これらは、本発明に最も接近する従来の技術であると思われる。しかし、これらには、以
下の技術的欠陥が存在する。
・技術的欠陥1
検査のプロセスが複雑であり、検査のモジュールが多い。各検査モジュールのコストが高
い。
・技術的欠陥2
検査過程では、検査電源の信号への要求が高い。検査電源の信号に偏差があってはならな
い。検査電源の信号に偏差があれば、検査の結果に大きな偏差が存在する。たとえば5V
の電源にて検査を行う場合、電源の出力電圧が4Vへ変移したとすれば、検査不正確が発
生する。特に蓄電池を検査電源とする場合、電池残量が少ないほど、検査結果が不正確に
なる。
・技術欠陥3
検査は、低速であり、低効率である。
・技術欠陥4
検査過程では、環境温度への要求が高い。環境温度が大きく変化する場合、電源信号の変
移が発生し、検査の結果にミスが発生する。
・技術欠陥5
従来の検査マシンは、エージングを発見や回避することが難しい。検査マシンのエージン
グは、検査結果のミスに至る。
以上によれば、従来の技術は、高コスト、低効率、大誤差、高い環境要求、また標準ソー
スに対する高依頼性などの課題があり、改良する余地がある。
1、技術方案
上記の問題を解決するために、以下の技術方案を採用する。
抵抗検査方法は、
前記抵抗検査方法は、検査システムに基づいて実行する方法であり、
前記検査システムは、制御モジュール(KZMK)および検測モジュール(JCMK)を
含み、
前記検測モジュール(JCMK)は、第1抵抗(R1)、第2抵抗(R2)および検査電
源を含み、
前記検測モジュール(JCMK)は、被査抵抗(RV1)の抵抗値が許容誤差の範囲内に
あるか否かを検査し、
前記被査抵抗(RV1)の第2端と第1抵抗(R1)の第1端とが相互接続され、前記第
1抵抗(R1)の第2端と第2抵抗(R2)の第1端とが相互接続され、前記第1サンプ
リングノード(C1)と被査抵抗(RV1)の第2端とが相互接続され、前記第2サンプ
リングノード(C2)と第1抵抗(R1)の第2端とが相互接続され、前記第1電源ノー
ド(V1)と被査抵抗(RV1)の第1端とが相互接続され、前記第2電源ノード(V2
)と第2抵抗(R2)の第2端とが相互接続されており、
前記検測モジュール(JCMK)と制御モジュール(KZMK)とが電気接続されており

前記制御モジュール(KZMK)は数学計算回路を有しており、
前記制御モジュール(KZMK)は、以下の検査プロセスを含み、すなわち、
ステップa1:検査電源の正極と第1電源ノード(V1)とを相互接続させ、第2電源ノ
ード(V2)と検査電源の負極とを相互接続させることと、
ステップa2:ADサンプリングによって第1サンプリングノード(C1)の電圧値をサ
ンプリングするとともに、第1サンプリングノード(C1)の電圧値を変数H1に記憶す
ること、およびADサンプリングによって第2サンプリングノード(C2)の電圧値をサ
ンプリングするとともに、第2サンプリングノード(C2)の電圧値を変数D1に記憶す
ることと、
ステップa3:検査電源の負極と第1電源ノード(V1)とを相互接続させ、第2電源ノ
ード(V2)と検査電源の正極とを相互接続させることと、
ステップa4:ADサンプリングによって第1サンプリングノード(C1)の電圧値をサ
ンプリングするとともに、第1サンプリングノード(C1)の電圧値を変数D2に記憶す
ること、およびADサンプリングによって第2サンプリングノード(C2)の電圧値をサ
ンプリングするとともに、第2サンプリングノード(C2)の電圧値を変数H2に記憶す
ることと、
ステップa5:制御モジュール(KZMK)の数学計算回路を呼び出し、下式
Y=|H2-H1|+|D2-D1|
で計算を行うことと、および
ステップa6:制御モジュール(KZMK)を呼び出し、Yの値が許容の誤差閾値より小
さいか否かを判断することであって、Yの値が許容の誤差閾値より小さければ、被査抵抗
(RV1)が合格であると判定し、一方、Yの値が許容の誤差閾値より小さくなければ、
被査抵抗(RV1)が不合格であると判定することと、を含む。
好ましくは、前記ステップa6は、制御モジュール(KZMK)を呼び出し、Yの値を判
断することであって、Yの値が許容の誤差閾値と等しくまたはそれより小さい場合、被査
抵抗(RV1)が合格であると判定し、一方、Yの値が許容の誤差閾値より大きければ、
被査抵抗(RV1)が不合格である。
好ましくは、被査抵抗(RV1)は電位差計であり、電位差計に対して継続的に検査を実
行するとともに、電位差計の抵抗値を所定の範囲内に調整する。
好ましくは、被査抵抗(RV1)は厚膜抵抗である。
好ましくは、前記検査システムは、検査ボタン(CS2)をさらに含み、前記検査ボタン
(CS2)と制御モジュール(KZMK)とが電気接続されており、制御モジュール(K
ZMK)は、自己検査ボタン(CS1)のボタン状態を判断することが可能であり、検査
ボタン(CS2)が押されると、検査のプロセスが起動される。
好ましくは、前記検査システムは、提示モジュール(TSMK)をさらに含み、前記提示
モジュール(TSMK)と制御モジュール(KZMK)とが電気接続されており、提示モ
ジュール(TSMK)は表示装置を含み、提示モジュール(TSMK)はYの値が誤差範
囲内にあるか否かを表示する。
好ましくは、前記検査システムは、提示モジュール(TSMK)をさらに含み、前記提示
モジュール(TSMK)と制御モジュール(KZMK)とが電気接続されており、提示モ
ジュール(TSMK)は表示装置を含み、提示モジュール(TSMK)はYの値を表示す
る。
好ましくは、前記制御モジュール(KZMK)はマクロプロセッサを含み、マクロプロセ
ッサの番型はPIC16F877とする。
好ましくは、前記検査電源は、マクロプロセッサのIOピンによって実現される。
好ましくは、前記ADサンプリングは、マクロプロセッサのIOピンによって実現される
2、発明の効果
本発明の利点は、先行技術に比べて、以下の有利な効果がある。
1、新しい技術思想を提出している。
2、本発明は、検査のプロセスが簡単で、検査モジュールが少なくて、各モジュールその
ものも特に簡単なものである。ハードウェアのコストが低い。
3、本発明の検査過程では、電源信号への要求が低くて、標準ソースが要らなくいため、
検査電源の電圧値に偏差があったとしても、波動がなければ、電源信号の値にかかわらず
、正確的な検査結果を得られる。本発明は、電源からの制限が小さくて、多種類の電源に
適合することができる。特に時間を経て変移するリチウム電源などの電源に適合すること
ができる。
4、本発明は、検査が高速で、高効率である。
5、本発明の検査過程では、環境温度への要求が低くて、環境温度が発生したとしても、
検査結果の正確性を影響することなく、広範囲的適応性を有する。
6、本発明は、自己検査の機能を有するので、早めに部品などのエージングを検出するこ
とができる。効果的に部品のエージングによる不都合で検査結果にミスが発生するなどを
回避することができる。よって、良品へは不良品が混ぜるなどの欠陥も克服することがで
きるので、本発明は正確性を向上する。
7.本発明は、部品が少ないため、検査過程では省エネルギーが可能となる。
8、本発明は、部品が少なくて、累積誤差が小さいため、本発明の検査精度が高い。
以上によれば、本発明は、低コスト、広範囲的適応性、高効率、高正確性、低電力消費性
、高精度などの利点を有する。
本発明の実施例1のブロック図である。 本発明の実施例1の検出モジュールの概略図である。 本発明の実施例1のメインプロセスのフローチャートである。 本発明の実施例1の検査プロセスのフローチャートである。 本発明の実施例1の自己検証の操作プロセスのフロー図である。 本発明の実施例1のテストフローのフローチャートである。 本発明の実施例2の回路図である。
<実施例1>
図1~6に示すように、抵抗検査システムは、
前記抵抗検査システムは、制御モジュール(KZMK)、自己検査ボタン(CS1)、検
査ボタン(CS2)および検測モジュール(JCMK)を含み、
前記検測モジュール(JCMK)は、第1抵抗(R1)、第2抵抗(R2)および検査電
源を含み、
前記検測モジュール(JCMK)は、被査抵抗(RV1)の抵抗値が許容誤差の範囲内に
あるか否かを検査するものであり、
前記被査抵抗(RV1)の第2端と第1抵抗(R1)の第1端とが相互接続され、前記第
1抵抗(R1)の第2端と第2抵抗(R2)の第1端とが相互接続され、前記第1サンプ
リングノード(C1)と被査抵抗(RV1)の第2端とが相互接続され、前記第2サンプ
リングノード(C2)と第1抵抗(R1)の第2端とが相互接続され、前記第1電源ノー
ド(V1)と被査抵抗(RV1)の第1端とが相互接続され、前記第2電源ノード(V2
)と第2抵抗(R2)の第2端とが相互接続されており、
前記自己検査ボタン(CS1)と制御モジュール(KZMK)とが電気接続されており、
前記検査ボタン(CS2)と制御モジュール(KZMK)とが電気接続されており、
前記検測モジュール(JCMK)と制御モジュール(KZMK)とが電気接続されており

前記制御モジュール(KZMK)は数学計算回路を有しており、
前記制御モジュール(KZMK)は、以下の検査プロセスを含み、すなわち
ステップa1:検査電源の正極と第1電源ノード(V1)とを相互接続させ、第2電源ノ
ード(V2)と検査電源の負極とを相互接続させることと、
ステップa2:ADサンプリングによって第1サンプリングノード(C1)の電圧値をサ
ンプリングするとともに、第1サンプリングノード(C1)の電圧値を変数H1上で記憶
すること、およびADサンプリングによって第2サンプリングノード(C2)の電圧値を
サンプリングするとともに、第2サンプリングノード(C2)の電圧値を変数D1上で記
憶することと、
ステップa3:検査電源の負極と第1電源ノード(V1)とを相互接続させ、第2電源ノ
ード(V2)と検査電源の正極とを相互接続させることと、
ステップa4:ADサンプリングによって第1サンプリングノード(C1)の電圧値をサ
ンプリングするとともに、第1サンプリングノード(C1)の電圧値を変数D2上で記憶
すること、およびADサンプリングによって第2サンプリングノード(C2)の電圧値を
サンプリングするとともに、第2サンプリングノード(C2)の電圧値を変数H2上で記
憶することと、
ステップa5:制御モジュール(KZMK)の数学計算回路を呼び出し、下式
Y=|H2-H1|+|D2-D1|
の計算を行うことと、および
ステップa6:制御モジュール(KZMK)を呼び出し、Yの値が許容の誤差閾値より小
さいか否かを判断することであって、Yの値が許容の誤差閾値より小さければ、被査抵抗
(RV1)が合格であると判定し、一方、Yの値が許容の誤差閾値より小さくなければ、
被査抵抗(RV1)が不合格であると判定することと、を含み、
前記制御モジュール(KZMK)は、第1抵抗(R1)の抵抗値と第2抵抗(R2)の抵
抗値との差が検査要求に合致するか否かを検証するための、以下の自己検証の操作プロセ
スを含み、すなわち
ステップb1:検査電源の正極と第1サンプリングノード(C1)とを相互接続させ、第
2電源ノード(V2)と検査電源の負極とを相互接続させることと、
ステップb2:ADサンプリングによって第2サンプリングノード(C2)の電圧値をサ
ンプリングするとともに、第2サンプリングノード(C2)の電圧値を変数T上で記憶す
ることと、
ステップb3:検査電源の負極と第1サンプリングノード(C1)とを相互接続させ、第
2電源ノード(V2)と検査電源の正極とを相互接続させることと、
ステップb4:ADサンプリングによって第2サンプリングノード(C2)の電圧値をサ
ンプリングするとともに、第2サンプリングノード(C2)の電圧値を変数L上で記憶す
ることと、
ステップb5:制御モジュール(KZMK)の数学計算回路を呼び出し、下式
X=|T-L|
の計算を行うことと、および
ステップb6:制御モジュール(KZMK)を呼び出し、Xの値が許容の誤差閾値より小
さいか否かを判断すること出会って、Xの値が許容の誤差閾値より小さければ、第1抵抗
(R1)の抵抗値と第2抵抗(R2)の抵抗値との差が検査要求に合致し、検証の結果が
正常であると判定し、一方、Xの値が許容の誤差閾値より小さくなければ、第1抵抗(R
1)の抵抗値と第2抵抗(R2)の抵抗値との差が検査要求に合致しなく、検証の結果が
異常であると判定することと、を含み、
制御モジュール(KZMK)は以下の自己検査プロセスを含み、すなわち
ステップbz1:スタンダードサンプルを接続することであって、スタンダードサンプル
の第1端と第1電源ノード(V1)とを相互接続し、スタンダードサンプルの第2端と第
1サンプリングノード(C1)とを相互接続することと、
ステップbz2:自己検証の操作プロセスを起動して、検証の結果が異常であれば、自己
検証が失敗したと判明し、一方、検証の結果が正常であると、ステップbz3に進むこと
と、および
ステップbz3:検査プロセスを起動し、スタンダードサンプルを検査することであって
、検査の結果が不合格であれば、自己検査が失敗したと判明し、一方、検査の結果が合格
であれば、自己検査が成功したと判明することと、を含み、
制御モジュール(KZMK)は、以下のメインプロセスを含み、すなわち
ステップe1:制御モジュール(KZMK)は自己検査ボタン(CS1)の状態を取得し
て、自己検査ボタン(CS1)が押されていない状態であれば、ステップe2に進み、一
方、自己検査ボタン(CS1)が押されている状態であれば、ステップe4に進むことと

ステップe2:制御モジュール(KZMK)は検査ボタン(CS2)のボタン状態を取得
して、検査ボタン(CS2)が押されている状態で、解放されていなければ、ステップe
3に進み、検査ボタン(CS2)が解放されている状態であれば、ステップe5に進むこ
とと、
ステップe3:検査プロセスを起動し、検査プロセスが終了すると、ステップe5に進む
ことと、
ステップe4:自己検査プロセスを起動し、自己検査プロセスが終了すると、ステップe
5に進むことと、および
ステップe5:ステップe1に進むこととを、含む。
提示モジュール(TSMK)をさらに含み、前記提示モジュール(TSMK)は表示装置
を含み、前記表示装置は赤色LEDライトと緑色LEDライトを含み、自己検査プロセス
では自己検査が失敗したら、赤色LEDライトを点灯し、一方、自己検査が成功したら、
緑色LEDライトを点灯する。
<実施例2>
実施例1のもとで、実施例2はさらに以下のように実施する。
図7に示されるように、抵抗検査回路は、マクロプロセッサU1、第1コンデンサC11
、第2コンデンサC21、結晶発振器CRYSTAL、第3抵抗R3、第4抵抗R4、自
己検査ボタンCS1、検査ボタンCS2、および電源BAT1、第1抵抗R1、第2抵抗
R2、赤色LEDライトD11、緑色LEDライトD21、第1サンプリングノードC1
、第2サンプリングノードC2、第1電源ノードV1、第2電源ノードV2、第1アクセ
スポイントIN1および第2アクセスポイントIN2を含む。
第1コンデンサC11の第1端とグラウンドGNDとが相互接続され、第1コンデンサC
11の第2端とマクロプロセッサU1の第13ピンとが相互接続されている。
第2コンデンサC21の第1端とグラウンドGNDとが相互接続され、第2コンデンサC
21の第2端とマクロプロセッサU1の第14ピンとが相互接続されている。
結晶発振器CRYSTALの第1端と第1コンデンサC11の第2端とが相互接続され、
結晶発振器CRYSTALの第2端と第2コンデンサC1の第2端とが相互接続されてい
る。
第3抵抗R3の第1端と電源ノードVCCとが相互接続され、第3抵抗R3の第2端とマ
クロプロセッサU1の第19ピンとが相互接続されている。
第4抵抗R4の第1端と電源ノードVCCとが相互接続され、第4抵抗R4の第2端とマ
クロプロセッサU1の第20ピンとが相互接続されている。
電源BAT1の第1端と電源ノードVCCとが相互接続され、電源BAT1の第2端とグ
ラウンドGNDとが相互接続されている。
自己検査ボタンCS1の第1端とマクロプロセッサU1の第19ピンとが相互接続され、
自己検査ボタンCS1の第2端とグラウンドGNDとが相互接続されている。
検査ボタンCS2の第1端とマクロプロセッサU1の第20ピンとが相互接続され、検査
ボタンCS2の第2端とグラウンドGNDとが相互接続されている。
緑色LEDライトD21の正極とノードDP1とが相互接続され、緑色LEDライトD2
1の負極とグラウンドGNDとが相互接続され、赤色LEDライトD11の正極とノード
DP2とが相互接続され、赤色LEDライトD11の負極とグラウンドGNDとが相互接
続されている。
第1抵抗R1の第1端と第1サンプリングノードC1とが相互接続され、第1抵抗R1の
第2端と第2サンプリングノードC2とが相互接続され、第2抵抗R2の第1端と第2サ
ンプリングノードC2とが相互接続され、第2抵抗R2の第1端と第2電源ノードV2と
が相互接続され、第1抵抗R1の第1端と第1アクセスポイントIN1とが相互接続され
、第1電源ノードV1と第2アクセスポイントIN2とが相互接続されている。
第1アクセスポイントIN1および第2アクセスポイントIN2を介して被査抵抗RV1
やスタンダードサンプルへアクセスする。
マクロプロセッサU1は番型PIC16F877とする。本実施例のマクロプロセッサU
1のソースコードは、下記のとおりである。

#include <pic.h>
#include "main.h"
#include <xc.h>
#include <stdio.h>
#include <stdlib.h>
#include "config.h"

void GPIO_Init(void); //IO初期化
void AD_Init(void); //AD初期化
void Auto_SelfTest(void); //自己校正関数
void LED_Display(void); //ランプ表示関数
void Test_Mode(void); //テストモード
void AD_Convert1(unsigned char direction);//テストフローのADサンプル関数
void AD_Convert2(unsigned char direction);//自己キャリブレーションフローのADサン
プリング関数
void Calculate_Data(void); //誤差計算
unsigned int Voltage_X_Data = 1; //1%の誤差を表します
unsigned long Error_Percent = 10; //10%の誤差を表します
unsigned int T_Value = 0; // C 2の電圧値は100倍大きくなります
unsigned int L_Value = 0; // C 2の電圧値は100倍大きくなります
unsigned int H1_Value = 0; //H 1に対応して、データは100倍拡大します
unsigned int D1_Value = 0; //D 1に対応して、データは100倍拡大します
unsigned int D2_Value = 0; //D2 に対応して、データは100倍拡大します
unsigned int H2_Value = 0; //H2 に対応して、データは100倍拡大します
unsigned int X_Value = 0; //自己キャリブレーションフローの誤差値
unsigned int Y_Value = 0; //テストフローの誤差値
unsigned char Test_Result = 0; //テストモードの結論:1が合格を示し、0は不合
格を表します
unsigned char SelfTest_Flag = 0; //自己検査結果フラグ:1は正常を表し、0は正常で
はないことを示す

/***********************主函数******************/
int main(int argc, char** argv)
{
AD_Init(); //ADサンプリング初期化
GPIO_Init(); //IO口初期化
DP1 = 0; //青信号の初期化、消灯
DP2 = 0; //赤信号初期化、消灯
while(1)
{
if (Key_CS1 == 0) //キーCS 1を押して、セルフチェックを開始します

{
Auto_SelfTest(); //自己検証モード
if (SelfTest_Flag == 1) Test_Mode(); //チェックが正常で、テス
トモードに入ります
}
else
{
if (Key_CS2 == 0) //CS 2ボタンを押して、テスト開始
{
Test_Mode(); //テストモードに入り
ます
}
}
}
/*******************AD初始化函数****************/
void AD_Init(void)
{
TRISA = 0x03; //RA0 RA1 input mode
ADCON1 = 0x8D; //右揃え,ADCS2=0,1101
}
/*******************自己検証プロセス********************/
void Auto_SelfTest(void)
{
unsigned int X_Data_Per;
TRISA = 0x02;
RA0 = 1; //C 1出力ハイレベル
Set_V2 = 0; //V 2出力ローレベル
AD_Convert2(Left);
RA0 = 0; //C 1出力低レベル
Set_V2 = 1; //V 2出力ハイレベル
AD_Convert2(Right);
if (T_Value >= L_Value)
{
X_Value = T_Value - L_Value;
}
else
{
X_Value = L_Value - T_Value;
}
X_Data_Per = X_Value/5; // 電圧差/5V=誤差
if (X_Data_Per <= Voltage_X_Data)
{
SelfTest_Flag = 1; //自己検証が正常である
DP2 =0; //赤信号が消える
}
else
{
SelfTest_Flag = 0; //自己検証異常
DP2 =1; //赤信号が明るい
}
}
/*****************AD転化2流程*******************/
void AD_Convert2(unsigned char direction)
{
unsigned int AD_Value;
ADCON0 = 0x49; //ADCS1:ADCS0=01 fosc/8,AN1,,A/D On
GO = 1; //AD変換を開始
while(GO); //ADサンプリングカウント待ち
AD_Value = ADRESH; //ADデータ上位読み出す
AD_Value = AD_Value<<8|ADRESL; //サンプリングしたデータをAD_Valueに保存します。
if (direction == Left)
{
T_Value= ((unsigned long) AD_Value)*500/1023;
}
else
{
L_Value= ((unsigned long) AD_Value)*500/1023;
}
}
/**************AD転化1流程*****************/
void AD_Convert1(unsigned char direction)
{
unsigned int AD_Value;
ADCON0 = 0x41; //ADCS1:ADCS0=01 fosc/8,AN0,,A/D On
GO = 1; //AD変換を開始
while(GO); //ADサンプリングカウント待ち
AD_Value = ADRESH; //ADデータ上位読みだし
AD_Value = AD_Value<<8|ADRESL; //サンプリングしたデータをAD_Valueに保存します。
if (direction == Left)
{
H1_Value = ((unsigned long) AD_Value)*500/1023;
}
else
{
D2_Value= ((unsigned long) AD_Value)*500/1023;
}
ADCON0 = 0x49; //ADCS1:ADCS0=01 fosc/8,AN1,,A/D On
GO = 1; //AD変換を開始
while(GO); //ADサンプリングカウント待ち
AD_Value = ADRESH; //ADデータ上位読みだし
AD_Value = AD_Value<<8|ADRESL; //サンプリングしたデータをAD_Valueに保存します。
if (direction == Left)
{
D1_Value = ((unsigned long) AD_Value)*500/1023;
}
else
{
H2_Value = ((unsigned long) AD_Value)*500/1023;
}
}
/*******************テストの流れ********************/
void Test_Mode(void)
{
TRISA |= 0x03; //RA 0、RA 1はAD入力とする
Set_V1 = 1; //V1ハイレベル
Set_V2 = 0; //V2低レベル
AD_Convert1(Left);
Set_V1 = 0; //V1低レベル
Set_V2 = 1; //V2ハイレベル
AD_Convert1(Right);
Calculate_Data(); //誤差値の計算

LED_Display(); //ランプ表示関数
}
void LED_Display(void)
{
if (Test_Result == 1)
{
DP1 =1; //信号が青になる
DP2 =0; //赤信号が消える
}
else
{
DP1 =0; //青信号が消える
DP2 =1; //赤信号が明るい
}
}
/********************IO口初期化*****************/
void GPIO_Init(void)
{
TRISB = 0x00; //RC ポート出力
TRISD = 0xff; //RD ポート入力
}
/********************誤差計算*******************/
void Calculate_Data(void)
{
unsigned long Range; //誤差範囲
if (H2_Value >= H1_Value)
{
if (D2_Value >= D1_Value)
{
Y_Value = H2_Value - H1_Value + D2_Value - D1_Value;
}
else
{
Y_Value = H2_Value - H1_Value + D1_Value - D2_Value;
}
}
else
{
if (D2_Value >= D1_Value)
{
Y_Value = H1_Value - H2_Value + D2_Value - D1_Value;
}
else
{
Y_Value = H1_Value - H2_Value + D1_Value - D2_Value;
}
}
Range = ((1000-(100-Error_Percent)*10)*1000/(2000+(100-Error_Percent)*10));
if (Y_Value < Range)
{
Test_Result = 1; //合格
}
else
{
Test_Result = 0; //不合格
}
}

#ifndef XC_HEADER_TEMPLATE_H
#define XC_HEADER_TEMPLATE_H
#include <xc.h> // include processor files - each processor file is guarded.
#ifdef __cplusplus
extern "C" {
#endif /* __cplusplus */
#ifdef __cplusplus
}
#endif /* __cplusplus */
#endif /* XC_HEADER_TEMPLATE_H */
/*******************????***********************************/
#define Key_CS1 RD0 //CS1ボタン
#define Key_CS2 RD1 //CS2ボタン
/*******************????***********************************/
#define DP1 RB4 //DP1ランプ
#define DP2 RB5 //DP2ランプ
#define Set_V1 RB1//V1レベル設定脚
#define Set_V2 RB2//V2レベル設定脚
#define Left 1 //V 1高レベル、V 2低レベル
#define Right 0 //V 2ハイレベル、V1ローレベル


// CONFIG
#pragma config FOSC = HS // Oscillator Selection bits (HS oscillator)
#pragma config WDTE = OFF // Watchdog Timer Enable bit (WDT disabled)
#pragma config PWRTE = OFF // Power-up Timer Enable bit (PWRT disabled)
#pragma config CP = OFF // FLASH Program Memory Code Protection bits (Co
de protection off)
#pragma config BOREN = ON // Brown-out Reset Enable bit (BOR enabled)
#pragma config LVP = ON // Low Voltage In-Circuit Serial Programming Ena
ble bit (RB3/PGM pin has PGM function; low-voltage programming enabled)
#pragma config CPD = OFF // Data EE Memory Code Protection (Code Protecti
on off)
#pragma config WRT = ON // FLASH Program Memory Write Enable (Unprotecte
d program memory may be written to by EECON control)
#include <xc.h>ソースコードの終了。
以上述べたように、本発明のより良い具体的な実施形態のみであり、本発明の保護範囲は
これに限定されるものではない。本発明の技術分野に精通している技術者は、本発明が開
示した技術範囲内にあり、本発明の技術案及びその改善の構想に従って、同等に代替また
は変更される本発明の保護範囲内に含まれるべきであると理解すべきである。

Claims (10)

  1. 抵抗検査方法であって、
    前記抵抗検査方法は、検査システムに基づいて実行する方法であり、
    前記検査システムは、制御モジュール(KZMK)および検測モジュール(JCMK)を
    含み、
    前記検測モジュール(JCMK)は、第1抵抗(R1)、第2抵抗(R2)および検査電
    源を含み、
    前記検測モジュール(JCMK)は、被査抵抗(RV1)の抵抗値が許容誤差の範囲内に
    あるか否かを検査し、
    前記被査抵抗(RV1)の第2端と第1抵抗(R1)の第1端とが相互接続され、前記第
    1抵抗(R1)の第2端と第2抵抗(R2)の第1端とが相互接続され、前記第1サンプ
    リングノード(C1)と被査抵抗(RV1)の第2端とが相互接続され、前記第2サンプ
    リングノード(C2)と第1抵抗(R1)の第2端とが相互接続され、前記第1電源ノー
    ド(V1)と被査抵抗(RV1)の第1端とが相互接続され、前記第2電源ノード(V2
    )と第2抵抗(R2)の第2端とが相互接続されており、
    前記検測モジュール(JCMK)と制御モジュール(KZMK)とが電気接続されており

    前記制御モジュール(KZMK)は数学計算回路を有しており、
    前記制御モジュール(KZMK)は、以下の検査プロセスを含み、すなわち、
    ステップa1:検査電源の正極と第1電源ノード(V1)とを相互接続させ、第2電源ノ
    ード(V2)と検査電源の負極とを相互接続させることと、
    ステップa2:ADサンプリングによって第1サンプリングノード(C1)の電圧値をサ
    ンプリングするとともに、第1サンプリングノード(C1)の電圧値を変数H1に記憶す
    ること、およびADサンプリングによって第2サンプリングノード(C2)の電圧値をサ
    ンプリングするとともに、第2サンプリングノード(C2)の電圧値を変数D1に記憶す
    ることと、
    ステップa3:検査電源の負極と第1電源ノード(V1)とを相互接続させ、第2電源ノ
    ード(V2)と検査電源の正極とを相互接続させることと、
    ステップa4:ADサンプリングによって第1サンプリングノード(C1)の電圧値をサ
    ンプリングするとともに、第1サンプリングノード(C1)の電圧値を変数D2に記憶す
    ること、およびADサンプリングによって第2サンプリングノード(C2)の電圧値をサ
    ンプリングするとともに、第2サンプリングノード(C2)の電圧値を変数H2に記憶す
    ることと、
    ステップa5:制御モジュール(KZMK)の数学計算回路を呼び出し、下式
    Y=|H2-H1|+|D2-D1|
    で計算を行うことと、および
    ステップa6:制御モジュール(KZMK)を呼び出し、Yの値が許容の誤差閾値より小
    さいか否かを判断することであって、Yの値が許容の誤差閾値より小さければ、被査抵抗
    (RV1)が合格であると判定し、一方、Yの値が許容の誤差閾値より小さくなければ、
    被査抵抗(RV1)が不合格であると判定することと、を含む、
    ことを特徴とする前記抵抗検査方法。
  2. 前記ステップa6は、制御モジュール(KZMK)を呼び出し、Yの値を判断することで
    あって、Yの値が許容の誤差閾値と等しくまたはそれより小さい場合、被査抵抗(RV1
    )が合格であると判定し、一方、Yの値が許容の誤差閾値より大きければ、被査抵抗(R
    V1)が不合格であると判定することを特徴とする請求項1に記載の抵抗検査方法。
  3. 被査抵抗(RV1)は電位差計であり、電位差計に対して継続的に検査を実行するととも
    に、電位差計の抵抗値を所定の範囲内に調整することを特徴とする請求項1に記載の抵抗
    検査方法。
  4. 被査抵抗(RV1)は厚膜抵抗であることを特徴とする請求項1に記載の抵抗検査方法。
  5. 前記検査システムは、検査ボタン(CS2)をさらに含み、前記検査ボタン(CS2)と
    制御モジュール(KZMK)とが電気接続されており、制御モジュール(KZMK)は、
    自己検査ボタン(CS1)のボタン状態を判断することが可能であり、検査ボタン(CS
    2)が押されると、検査のプロセスが起動されることを特徴とする請求項1に記載の抵抗
    検査方法。
  6. 前記検査システムは、提示モジュール(TSMK)をさらに含み、前記提示モジュール(
    TSMK)と制御モジュール(KZMK)とが電気接続されており、提示モジュール(T
    SMK)は表示装置を含み、提示モジュール(TSMK)はYの値が誤差範囲内にあるか
    否かを表示することを特徴とする請求項1に記載の抵抗検査方法。
  7. 前記検査システムは、提示モジュール(TSMK)をさらに含み、前記提示モジュール(
    TSMK)と制御モジュール(KZMK)とが電気接続されており、提示モジュール(T
    SMK)は表示装置を含み、提示モジュール(TSMK)はYの値を表示することを特徴
    とする請求項1に記載の抵抗検査方法。
  8. 前記制御モジュール(KZMK)はマクロプロセッサを含み、マクロプロセッサの番型は
    PIC16F877とすることを特徴とする請求項1に記載の抵抗検査方法。
  9. 前記検査電源は、マクロプロセッサのIOピンによって実現されることを特徴とする請求
    項1に記載の抵抗検査方法。
  10. 前記ADサンプリングは、マクロプロセッサのIOピンによって実現されることを特徴と
    する請求項1に記載の抵抗検査方法。
JP2020188782A 2020-08-11 2020-11-12 抵抗検査方法 Active JP6899067B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010800981.3 2020-08-11
CN202010800981.3A CN112034254A (zh) 2020-08-11 2020-08-11 一种电阻测试方法

Publications (2)

Publication Number Publication Date
JP6899067B1 JP6899067B1 (ja) 2021-07-07
JP2022032913A true JP2022032913A (ja) 2022-02-25

Family

ID=73578063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020188782A Active JP6899067B1 (ja) 2020-08-11 2020-11-12 抵抗検査方法

Country Status (2)

Country Link
JP (1) JP6899067B1 (ja)
CN (1) CN112034254A (ja)

Also Published As

Publication number Publication date
JP6899067B1 (ja) 2021-07-07
CN112034254A (zh) 2020-12-04

Similar Documents

Publication Publication Date Title
CN104820200B (zh) 具有自检功能的电池管理系统功能检验平台及自检方法和检验方法
CN104730078A (zh) 一种基于红外热像仪aoi的电路板检测方法
CN111856243B (zh) 一种自动化电流测量精度测试系统及方法
JP6829354B1 (ja) 抵抗検査システム
CN102901905A (zh) 一种并行总线测试装置及方法
JP6899067B1 (ja) 抵抗検査方法
CN110570897B (zh) 存储器检测系统、存储器检测方法及错误映射表建立方法
CN103345944B (zh) 存储器及通过测试机台对存储器进行测试的方法
CN113567834B (zh) 小卡电路通路测试方法、装置、计算机设备及存储介质
CN110113701A (zh) 一种模拟麦克风的硬件调试方法
CN110261761B (zh) 一种基于fpga电气信号检测的主板自检装置及方法
US7253604B2 (en) Assembled capacitor polarity automatic inspecting method and system
CN111948567B (zh) 一种主板上电前短路检测方法及系统
TWI822999B (zh) 電子設備及其診斷方法
CN203191481U (zh) 逆变器老化测试系统
CN113448781B (zh) 一种通用输入输出接口的测试方法、装置及设备
CN112067897A (zh) 一种电阻测试电路
JPS6319811Y2 (ja)
CN116520754B (zh) 基于预加载模式的dps模块控制方法、系统
CN114994586B (zh) 一种蓄电池巡检仪检验验证装置与方法
WO2024197867A1 (en) Synthetic method and apparatus for circuit board image sample, and computer device
CN115932553A (zh) 一种无图纸的电路板检测方法及检测设备
CN115617583A (zh) 一种板卡io状态自校验方案
CN117590199A (zh) 电路板芯片的故障检测方法、系统、电子设备及存储介质
JP2595263B2 (ja) テストパターン自動作成方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201113

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201113

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210521

R150 Certificate of patent or registration of utility model

Ref document number: 6899067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150