JP2022032719A - 光センサ - Google Patents

光センサ Download PDF

Info

Publication number
JP2022032719A
JP2022032719A JP2020136807A JP2020136807A JP2022032719A JP 2022032719 A JP2022032719 A JP 2022032719A JP 2020136807 A JP2020136807 A JP 2020136807A JP 2020136807 A JP2020136807 A JP 2020136807A JP 2022032719 A JP2022032719 A JP 2022032719A
Authority
JP
Japan
Prior art keywords
film
metal film
circuit board
contact layer
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020136807A
Other languages
English (en)
Inventor
裕一 山崎
Yuichi Yamazaki
浩司 角田
Koji Tsunoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2020136807A priority Critical patent/JP2022032719A/ja
Publication of JP2022032719A publication Critical patent/JP2022032719A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】読み出し回路基板と受光素子との間の接続不良を抑制することができる光センサを提供する。【解決手段】光センサは、読み出し回路基板と、複数の画素を備え、前記読み出し回路基板に接続された受光素子と、を有し、前記受光素子は、前記画素毎に分割された基板を有する。【選択図】図1

Description

本開示は、光センサに関する。
光センサの製造方法では、読み出し回路基板に赤外線受光素子等の受光素子を実装し、読み出し回路基板と受光素子との間にアンダーフィルを充填している。その後、受光素子の読み出し回路基板とは反対側の面を研磨している。アンダーフィルは、主に、受光素子の研磨時の受光素子と読み出し回路基板との間のバンプの破損並びに受光素子の割れ及び欠け等を防止するために用いられている。
特開2000-22120号公報 特開2017-168491号公報
従来の光センサでは、読み出し回路基板と受光素子との間に接続不良が生じることがある。
本開示の目的は、読み出し回路基板と受光素子との間の接続不良を抑制することができる光センサを提供することにある。
本開示の一形態によれば、読み出し回路基板と、複数の画素を備え、前記読み出し回路基板に接続された受光素子と、を有し、前記受光素子は、前記画素毎に分割された基板を有する光センサが提供される。
本開示によれば、読み出し回路基板と受光素子との間の接続不良を抑制することができる。
実施形態に係る光センサを示す断面図である。 積層構造体を作製する方法を示す断面図(その1)である。 積層構造体を作製する方法を示す断面図(その2)である。 積層構造体を作製する方法を示す断面図(その3)である。 積層構造体を作製する方法を示す断面図(その4)である。 積層構造体を作製する方法を示す断面図(その5)である。 積層構造体を作製する方法を示す断面図(その6)である。 積層構造体を作製する方法を示す断面図(その7)である。 積層構造体を作製する方法を示す断面図(その8)である。 読み出し回路基板を作製する方法を示す断面図(その1)である。 読み出し回路基板を作製する方法を示す断面図(その2)である。 読み出し回路基板を作製する方法を示す断面図(その3)である。 読み出し回路基板を作製する方法を示す断面図(その4)である。 読み出し回路基板を作製する方法を示す断面図(その5)である。 読み出し回路基板を作製する方法を示す断面図(その6)である。 実施形態に係る光センサの製造方法を示す断面図(その1)である。 実施形態に係る光センサの製造方法を示す断面図(その2)である。 実施形態に係る光センサの製造方法を示す断面図(その3)である。
本願発明者らは、接続不良の原因について鋭意検討を行った。この結果、次のような要因が複合的に損傷を生じさせていることが判明した。第一に、受光素子と読み出し回路基板との間で熱膨張率の差が大きい。第二に、光センサは、例えば、使用時に60K~100K程度の温度まで冷却され、使用後に室温まで戻される熱サイクルに晒される。第三に、受光素子と読み出し回路基板との間にアンダーフィルが充填されているため、熱サイクルの際に受光素子と読み出し回路基板との間の接続部に強い熱応力が作用する。第四に、受光素子が薄く、受光素子の強度が低い。以上の要因が複合的に損傷を生じさせているのである。本願発明者らが接続不良を抑制するために更に鋭意検討を行ったところ、受光素子の基板が画素毎に分割されていれば、接続不良が抑制されることが明らかになった。そして、本願発明者らは、このような知見に基づき、下記の実施形態に想到した。
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
実施形態について説明する。図1は、実施形態に係る光センサを示す断面図である。
実施形態に係る光センサ1は、図1に示すように、読み出し回路基板(readout integrated circuit:ROIC)100と、読み出し回路基板100に接続された赤外線受光素子200とを有する。
読み出し回路基板100は、例えばSiを主な材料として構成されており、読み出し回路基板100の熱膨張率は、実質的にSiの熱膨張率に等しい。Siの熱膨張率は、3.34×10-6-1程度である。
赤外線受光素子200は、例えばGaSb又はGaAs等の化合物半導体を主な材料として構成されており、赤外線受光素子200の熱膨張率は、実質的にGaSb又はGaAs等の赤外線受光素子200の主な材料の熱膨張率に等しい。GaSbの熱膨張率は、7.74×10-6-1程度であり、GaAsの熱膨張率は、6.86×10-6-1程度である。赤外線受光素子200は、複数の画素10を備える。複数の画素10は、例えば、平面視で縦横に一定のピッチで格子状に配列している。赤外線受光素子200の厚さは、例えば1μm~30μm程度である。赤外線受光素子200の厚さが1μm~10μmであってもよい。赤外線受光素子200は、受光素子の一例である。
ここで、画素10の構成について説明する。画素10は、それぞれ個別に、基板201と、第1コンタクト層202と、赤外線吸収層203と、第2コンタクト層204と、保護膜206と、金属膜211と、金属膜212と、金属膜213と、絶縁膜221とを有する。画素10の構成の説明では、便宜上、基板201の読み出し回路基板100側を上側とする。基板201は、GaSb又はGaAs等の化合物半導体の基板である。第1コンタクト層202、赤外線吸収層203及び第2コンタクト層204は、GaSb又はGaAs等の化合物半導体の層である。保護膜206は、Si酸化膜又はSi窒化膜である。金属膜211は、第1コンタクト層202とショットキー接触する金属を含む。金属膜212は、第2コンタクト層204とショットキー接触する金属を含む。金属膜213は、金属膜212よりも低抵抗の金属を含む。例えば、金属膜211は、接着層としてのTiの膜と、このTiの膜上のCu、Au、Al、Pt等の膜とを含む。例えば、金属膜212は、TiW、TiCu、TiCr、Ta等の膜を含む。例えば、金属膜213は、In、Al、Cu、Au、Ag、Ni等の膜を含む。絶縁膜221は、Si酸化膜又はSi窒化膜である。
第1コンタクト層202、赤外線吸収層203及び第2コンタクト層204がこの順で基板201の上に形成されている。平面視で、第1コンタクト層202の縁は基板201の縁と一致し、赤外線吸収層203及び第2コンタクト層204の縁は基板201の縁の内側にある。つまり、赤外線吸収層203及び第2コンタクト層204が基板201及び第1コンタクト層202の上にメサ状に形成されている。保護膜206は、赤外線吸収層203及び第2コンタクト層204の側面と、第2コンタクト層204の上面とを覆う。保護膜206には、第2コンタクト層204の上面の一部を露出する開口206Xが形成されている。金属膜211は、第1コンタクト層の上面に接触し、保護膜206の側面及び上面を覆う。金属膜211には、保護膜206の上面の一部を露出する開口211Xが形成されている。絶縁膜221は、開口206X及び開口211Xの内側に形成されている。絶縁膜221には、第2コンタクト層204の上面の一部を露出する開口221Xが形成されている。金属膜212は、開口206Xの内側で、第2コンタクト層204の上面に接触する。金属膜212は、開口211Xの側壁面から離間している。金属膜213は、開口206X及び開口211Xの内側に形成され、第2コンタクト層の上面の一部と、金属膜212に接触する。金属膜213の上面と、絶縁膜221の上面と、金属膜211の上面とが面一になっている。赤外線吸収層203は活性層の一例であり、金属膜211は第1金属膜の一例であり、金属膜212及び金属膜213の積層体は第2金属膜の一例である。
画素10はこのような構成を備えている。
読み出し回路基板100は、回路基板101と、電極102と、保護膜106と、金属膜111と、金属膜112と、金属膜114と、絶縁膜121とを有する。回路基板101は、Si基板を用いて構成され、読み出し回路を含む。電極102は、Cu等の導電性が高い金属を含む。保護膜106は、Si酸化膜又はSi窒化膜である。金属膜111、金属膜112及び金属膜114は、Cu等の導電性が高い金属を含む。絶縁膜121は、Si酸化膜又はSi窒化膜である。
電極102は画素毎に設けられている。つまり、電極102の数は画素の数と一致する。複数の電極102が一つの回路基板101の上に設けられている。保護膜106は、電極102の側面と上面とを覆う。保護膜106には、電極102の上面の一部を露出する開口106Xが形成されている。金属膜111は、回路基板101の上面と、保護膜106の側面及び上面とを覆う。金属膜111には、保護膜106の上面の一部を露出する開口111Xが形成されている。絶縁膜121は、開口114X及び開口111Xの内側に形成されている。絶縁膜121には、電極102の上面の一部を露出する開口121Xが形成されている。金属膜112は、開口121Xの内側に形成され、電極102の上面に接触する。金属膜114の上面と、絶縁膜121の上面と、金属膜112の上面とが面一になっている。金属膜111及び114の積層体は第3金属膜の一例であり、金属膜112は第4金属膜の一例である。
赤外線受光素子200の画素毎に設けられた金属膜213が読み出し回路基板100の画素毎に設けられた金属膜112に接合されている。また、赤外線受光素子200の画素毎に設けられた金属膜211が読み出し回路基板100の金属膜114に共通に接合されている。赤外線受光素子200の動作に際して、例えば、金属膜111及び金属膜114から各画素の金属膜211を通じて第1コンタクト層202に共通の電位が供給される。また、赤外線吸収層203にて赤外線が吸収されると、赤外線の吸収量に応じた電流が、画素毎に第2コンタクト層204、金属膜212、金属膜213、金属膜112及び電極102を通じて回路基板101の読み出し回路に流れる。
読み出し回路基板100の上に、赤外線受光素子200の各画素10の間の空間を埋めるようにアンダーフィル膜301が設けられている。
本実施形態に係る光センサ1では、画素10毎に個別に基板201が設けられている。つまり、赤外線受光素子200の基板が画素毎に分割されている。このため、光センサ1が熱サイクルに晒されたときでも、個々の基板201が読み出し回路基板100の熱変形に追従しやすい。従って、赤外線受光素子200と読み出し回路基板100との間の接続部に作用する熱応力を低減し、接続不良を抑制することができる。
また、赤外線受光素子200の各画素において、赤外線吸収層203の側面が保護膜206を介して金属膜211により覆われている。このため、複数の画素10の間でのクロストークを低減することもできる。クロストークの低減の観点から、金属膜211は、赤外線を反射しやすい金属を含むことが好ましい。
次に、第1実施形態に係る光センサ1の製造方法について説明する。光センサ1の製造方法では、赤外線受光素子200となる積層構造体200A(図9参照)と、読み出し回路基板100とを別々に作製し、積層構造体200Aを読み出し回路基板100に実装し、積層構造体200Aを画素毎に分割して赤外線受光素子200とする。
積層構造体を作製する方法について説明する。図2~図9は、積層構造体を作製する方法を示す断面図である。
まず、図2(a)に示すように、成長基板201Aの上に第1コンタクト層202、赤外線吸収層203及び第2コンタクト層204を形成する。第1コンタクト層202、赤外線吸収層203及び第2コンタクト層204は、例えばエピタキシャル成長法等の結晶成長法により形成できる。
次いで、図2(b)に示すように、第2コンタクト層204及び赤外線吸収層203に素子分離溝205を形成する。素子分離溝205により、第2コンタクト層204及び赤外線吸収層203が画素毎に分離される。素子分離溝205は、例えば反応性イオンエッチング(reactive ion etching:RIE)又はウェットエッチングにより形成できる。
その後、図2(c)に示すように、第1コンタクト層202、赤外線吸収層203及び第2コンタクト層204を覆う保護膜206を形成する。保護膜206は、例えば化学気相成長(chemical vapor deposition:CVD)法により形成できる。
続いて、図2(d)に示すように、保護膜206の第1コンタクト層202の上面を覆う部分を露出する開口501Xを備えたフォトレジスト膜501を保護膜206の上に形成する。素子分離溝205内において、保護膜206の赤外線吸収層203及び第2コンタクト層204の側面を覆う部分はフォトレジスト膜501により覆われる。
次いで、図3(a)に示すように、フォトレジスト膜501をマスクとして保護膜206を加工することにより、保護膜206の第1コンタクト層202の上面を覆う部分を除去する。この結果、第1コンタクト層202の上面の一部が保護膜206から露出する。保護膜206は、例えばRIE法により加工できる。
その後、図3(b)に示すように、フォトレジスト膜501を除去する。フォトレジスト膜501は、例えば薬液を用いて除去できる。フォトレジスト膜501をアッシングにより除去してもよい。
続いて、図3(c)に示すように、保護膜206及び第1コンタクト層202を覆う金属膜211を形成する。金属膜211は、例えば蒸着法又はスパッタ法により形成できる。
次いで、図3(d)に示すように、金属膜211の開口211Xを形成する予定の領域を露出する開口502Xを備えたフォトレジスト膜502を金属膜211の上に形成する。
その後、図4(a)に示すように、フォトレジスト膜502をマスクとして金属膜211を加工することにより、金属膜211に開口211Xを形成する。この結果、保護膜206の上面の一部が金属膜211から露出する。金属膜211は、例えばRIE法又はミリング法により加工できる。
続いて、図4(b)に示すように、フォトレジスト膜502を除去する。フォトレジスト膜502は、例えば薬液を用いて除去できる。フォトレジスト膜502をアッシングにより除去してもよい。
次いで、図4(c)に示すように、金属膜211の第1コンタクト層202の上面を覆う部分を露出する開口503Xを備えたフォトレジスト膜503を金属膜211及び保護膜206の上に形成する。素子分離溝205内において、金属膜211の保護膜206の側面を覆う部分はフォトレジスト膜503により覆われる。
その後、図4(d)に示すように、フォトレジスト膜503をマスクとして金属膜211を加工することにより、金属膜211の第1コンタクト層202の上面を覆う部分を除去する。この結果、第1コンタクト層202の上面の一部が金属膜211から露出する。金属膜211は、例えばRIE法又はミリング法により加工できる。
続いて、図5(a)に示すように、フォトレジスト膜503を除去する。フォトレジスト膜503は、例えば薬液を用いて除去できる。フォトレジスト膜503をアッシングにより除去してもよい。
次いで、図5(b)に示すように、保護膜206の開口206Xを形成する予定の領域を露出する開口504Xを備えたフォトレジスト膜504を第1コンタクト層202、保護膜206及び金属膜211の上に形成する。
その後、図5(c)に示すように、フォトレジスト膜504をマスクとして保護膜206を加工することにより、保護膜206に開口206Xを形成する。この結果、第2コンタクト層204の上面の一部が保護膜206から露出する。保護膜206は、例えばRIE法により加工できる。
続いて、図5(d)に示すように、フォトレジスト膜504を除去する。フォトレジスト膜504は、例えば薬液を用いて除去できる。フォトレジスト膜504をアッシングにより除去してもよい。
次いで、図6(a)に示すように、金属膜212を形成する予定の領域を露出する開口505Xを備えたフォトレジスト膜505を第1コンタクト層202、保護膜206、金属膜211及び第2コンタクト層204の上に形成する。
その後、図6(b)に示すように、第2コンタクト層204の開口505Xから露出した部分と、フォトレジスト膜505との上に金属膜212Aを形成する。金属膜212Aは、例えば蒸着法又はスパッタ法により形成できる。
続いて、図6(c)に示すように、フォトレジスト膜505を、その上に形成された金属膜212Aと共に除去する。第2コンタクト層204の上に残った金属膜212Aが金属膜212となる。このように、金属膜212は、例えばリフトオフ法により形成できる。
次いで、図6(d)に示すように、素子分離溝205を埋める絶縁膜221を形成する。絶縁膜221は、第1コンタクト層202、保護膜206、金属膜211及び第2コンタクト層204を覆うように形成する。絶縁膜221は、例えばCVD法又はスパッタ法により形成できる。
その後、図7(a)に示すように、絶縁膜221の平坦化処理を行う。平坦化処理は、例えば化学機械的研磨(chemical mechanical polishing:CMP)法により行うことができる。平坦化処理により金属膜211を絶縁膜221から露出させる。
続いて、図7(b)に示すように、絶縁膜221の開口221Xを形成する予定の領域を露出する開口506Xを備えたフォトレジスト膜506を絶縁膜221及び金属膜211の上に形成する。
次いで、図7(c)に示すように、フォトレジスト膜506をマスクとして絶縁膜221を加工することにより、絶縁膜221に開口221Xを形成する。この結果、第2コンタクト層204の上面の一部と、金属膜212とが絶縁膜221から露出する。絶縁膜221は、例えばRIE法により加工できる。
その後、図7(d)に示すように、フォトレジスト膜506を除去する。フォトレジスト膜506は、例えば薬液を用いて除去できる。フォトレジスト膜506をアッシングにより除去してもよい。
続いて、図8(a)に示すように、絶縁膜221の素子分離溝205内の部分を露出する開口507Xを備えたフォトレジスト膜507を絶縁膜221、金属膜211、第2コンタクト層204及び金属膜212の上に形成する。
次いで、図8(b)に示すように、フォトレジスト膜507をマスクとして絶縁膜221を加工することにより、絶縁膜221の素子分離溝205内の部分を除去する。この結果、素子分離溝205内において、第1コンタクト層202の上面の一部が露出する。絶縁膜221は、例えばRIE法により加工できる。
その後、図8(c)に示すように、フォトレジスト膜507を除去する。フォトレジスト膜507は、例えば薬液を用いて除去できる。フォトレジスト膜507をアッシングにより除去してもよい。
次いで、図8(d)に示すように、金属膜213を形成する予定の領域を露出する開口508Xを備えたフォトレジスト膜508を第1コンタクト層202、金属膜211及び絶縁膜221の上に形成する。例えば、平面視で開口508Xは開口221Xと重なる。
その後、図9(a)に示すように、金属膜212及び第2コンタクト層204の開口508Xから露出した部分と、フォトレジスト膜508との上に金属膜213Aを形成する。金属膜213Aは、例えば蒸着法又はスパッタ法により形成できる。
続いて、図9(b)に示すように、フォトレジスト膜508を、その上に形成された金属膜213Aと共に除去する。金属膜212及び第2コンタクト層204の上に残った金属膜213Aが金属膜213となる。このように、金属膜213は、例えばリフトオフ法により形成できる。
次いで、図9(c)に示すように、金属膜213の平坦化処理を行う。平坦化処理は、例えばCMP法により行うことができる。平坦化処理により金属膜213の表面を金属膜211の表面と面一にする。
このようにして、積層構造体200Aを作製することができる。
読み出し回路基板100を作製する方法について説明する。図10~図15は、読み出し回路基板100を作製する方法を示す断面図である。
まず、図10(a)に示すように、読み出し回路を含み、画素毎に電極102が設けられた回路基板101を準備する。
次いで、図10(b)に示すように、回路基板101及び電極102を覆う保護膜106を形成する。保護膜106は、例えばCVD法により形成できる。
その後、図10(c)に示すように、保護膜106の回路基板101の上面を覆う部分を露出する開口601Xを備えたフォトレジスト膜601を保護膜106の上に形成する。電極102の間において、保護膜106の電極102の側面を覆う部分はフォトレジスト膜601により覆われる。
続いて、図10(d)に示すように、フォトレジスト膜601をマスクとして保護膜106を加工することにより、保護膜106の回路基板101の上面を覆う部分を除去する。この結果、回路基板101の上面の一部が保護膜106から露出する。保護膜106は、例えばRIE法により加工できる。
次いで、図11(a)に示すように、フォトレジスト膜601を除去する。フォトレジスト膜601は、例えば薬液を用いて除去できる。フォトレジスト膜601をアッシングにより除去してもよい。
その後、図11(b)に示すように、保護膜106及び回路基板101を覆う金属膜111を形成する。金属膜111は、例えば蒸着法又はスパッタ法により形成できる。
続いて、図11(c)に示すように、金属膜111の開口111Xを形成する予定の領域を露出する開口602Xを備えたフォトレジスト膜602を金属膜111の上に形成する。
次いで、図11(d)に示すように、フォトレジスト膜602をマスクとして金属膜111を加工することにより、金属膜111に開口111Xを形成する。この結果、保護膜106の上面の一部が金属膜111から露出する。金属膜111は、例えばRIE法又はミリング法により加工できる
その後、図12(a)に示すように、フォトレジスト膜602を除去する。フォトレジスト膜602は、例えば薬液を用いて除去できる。フォトレジスト膜602をアッシングにより除去してもよい。
続いて、図12(b)に示すように、保護膜106の開口106Xを形成する予定の領域を露出する開口603Xを備えたフォトレジスト膜603を保護膜106及び金属膜111の上に形成する。
次いで、図12(c)に示すように、フォトレジスト膜603をマスクとして保護膜106を加工することにより、保護膜106に開口106Xを形成する。この結果、電極102の上面の一部が保護膜106から露出する。保護膜106は、例えばRIE法により加工できる。
その後、図12(d)に示すように、フォトレジスト膜603を除去する。フォトレジスト膜603は、例えば薬液を用いて除去できる。フォトレジスト膜603をアッシングにより除去してもよい。
続いて、図13(a)に示すように、金属膜114を形成する予定の領域を露出する開口604Xを備えたフォトレジスト膜604を電極102及び保護膜106の上に形成する。例えば、開口604Xから金属膜111が露出する。
次いで、図13(b)に示すように、金属膜111の開口604Xから露出した部分と、フォトレジスト膜604との上に金属膜114Aを形成する。金属膜114Aは、例えば蒸着法又はスパッタ法により形成できる。
その後、図13(c)に示すように、フォトレジスト膜604を、その上に形成された金属膜114Aと共に除去する。金属膜111の上に残った金属膜114Aが金属膜114となる。このように、金属膜114は、例えばリフトオフ法により形成できる。
続いて、図13(d)に示すように、金属膜114、金属膜111、保護膜106及び電極102を覆う絶縁膜121を形成する。絶縁膜121は、例えばCVD法又はスパッタ法により形成できる。
次いで、図14(a)に示すように、絶縁膜121の平坦化処理を行う。平坦化処理は、例えばCMP法により行うことができる。平坦化処理は、絶縁膜121が金属膜114の上面の上に残る程度行う。
その後、図14(b)に示すように、絶縁膜121の開口121Xを形成する予定の領域を露出する開口605Xを備えたフォトレジスト膜605を絶縁膜121の上に形成する。
続いて、図14(c)に示すように、フォトレジスト膜605をマスクとして絶縁膜121を加工することにより、絶縁膜121に開口121Xを形成する。この結果、電極102の上面の一部が絶縁膜121から露出する。絶縁膜121は、例えばRIE法により加工できる。
次いで、図14(d)に示すように、フォトレジスト膜605を除去する。フォトレジスト膜605は、例えば薬液を用いて除去できる。フォトレジスト膜605をアッシングにより除去してもよい。
その後、図15(a)に示すように、金属膜112を形成する予定の領域を露出する開口606Xを備えたフォトレジスト膜606を絶縁膜121の上に形成する。例えば、平面視で開口606Xは開口121Xと重なる。
続いて、図15(b)に示すように、電極102の開口606Xから露出した部分と、フォトレジスト膜606との上に金属膜112Aを形成する。金属膜112Aは、例えば蒸着法又はスパッタ法により形成できる。
次いで、図15(c)に示すように、フォトレジスト膜606を、その上に形成された金属膜112Aと共に除去する。電極102の上に残った金属膜112Aが金属膜112となる。このように、金属膜112は、例えばリフトオフ法により形成できる。
その後、図15(d)に示すように、金属膜112の平坦化処理を行う。平坦化処理は、例えばCMP法により行うことができる。平坦化処理により金属膜112の表面を金属膜114の表面と面一にする。
このようにして、読み出し回路基板100を作製することができる。
積層構造体200A及び読み出し回路基板100を用いて光センサ1を製造する方法について説明する。図16~図18は、積層構造体200A及び読み出し回路基板100を用いて光センサ1を製造する方法を示す断面図である。
まず、図16(a)に示すように、読み出し回路基板100に積層構造体200Aをフリップチップ実装する。このとき、積層構造体200Aの金属膜213を読み出し回路基板100の金属膜112に接合し、積層構造体200Aの金属膜211を読み出し回路基板100の金属膜114に接合する。
次いで、図16(b)に示すように、第1コンタクト層202と金属膜114との間の空間内にアンダーフィル剤を注入し、硬化させることによりアンダーフィル膜301を形成する。
その後、図17(a)に示すように、研磨により成長基板201Aを薄化する。例えば、薄化後の成長基板201Aの厚さは10μm以下とする。
続いて、図17(b)に示すように、積層構造体200Aの画素に対応する部分を覆い、他の部分を露出する開口701Xを備えたフォトレジスト膜701を成長基板201Aの上に形成する。フォトレジスト膜701の形成では、例えば、両面合わせ機構付き露光機を用いる。
次いで、図18(a)に示すように、フォトレジスト膜701をマスクとして成長基板201A及び第1コンタクト層202を加工することにより、成長基板201A及び第1コンタクト層202を画素毎に分割する。この結果、成長基板201Aから画素毎の基板201が得られる。また、積層構造体200Aから、画素毎の基板201を備えた赤外線受光素子200が得られる。成長基板201A及び第1コンタクト層202は、例えばRIE法により加工できる。
その後、図18(b)に示すように、フォトレジスト膜701を除去する。フォトレジスト膜701は、例えば薬液を用いて除去できる。フォトレジスト膜701をアッシングにより除去してもよい。
このようにして、読み出し回路基板100及び赤外線受光素子200を有する光センサ1を製造することができる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
以下、本開示の諸態様を付記としてまとめて記載する。
(付記1)
読み出し回路基板と、
複数の画素を備え、前記読み出し回路基板に接続された受光素子と、
を有し、
前記受光素子は、前記画素毎に分割された基板を有することを特徴とする光センサ。
(付記2)
前記受光素子は、前記画素毎に、
前記基板の上に設けられた第1コンタクト層と、
前記第1コンタクト層の上に設けられた活性層と、
前記活性層の上に設けられた第2コンタクト層と、
前記第1コンタクト層にオーミック接触した第1金属膜と、
前記第2コンタクト層にオーミック接触した第2金属膜と、
を有することを特徴とする付記1に記載の光センサ。
(付記3)
前記受光素子は、前記画素毎に、前記活性層の側面を覆う保護膜を有し、
前記第1金属膜は、前記保護膜の側面を覆うことを特徴とする付記2に記載の光センサ。
(付記4)
前記読み出し回路基板は、前記第1金属膜が接続される第3金属膜を有することを特徴とする付記2又は3に記載の光センサ。
(付記5)
前記画素毎に設けられた複数の前記第1金属膜は、前記第3金属膜に共通に接続されている付記4に記載の光センサ。
(付記6)
前記読み出し回路基板は、個々に前記第2金属膜が接続される複数の第4金属膜を有することを特徴とする付記2乃至5のいずれか1項に記載の光センサ。
(付記7)
複数の前記画素の間に設けられたアンダーフィル膜を有することを特徴とする付記1乃至6のいずれか1項に記載の光センサ。
1:光センサ
100:読み出し回路基板
101:回路基板
102:電極
111、112、114:金属膜
200:赤外線受光素子
201:基板
202:第1コンタクト層
203:赤外線吸収層
204:第2コンタクト層
211、212、213:金属膜
301:アンダーフィル膜

Claims (5)

  1. 読み出し回路基板と、
    複数の画素を備え、前記読み出し回路基板に接続された受光素子と、
    を有し、
    前記受光素子は、前記画素毎に分割された基板を有することを特徴とする光センサ。
  2. 前記受光素子は、前記画素毎に、
    前記基板の上に設けられた第1コンタクト層と、
    前記第1コンタクト層の上に設けられた活性層と、
    前記活性層の上に設けられた第2コンタクト層と、
    前記第1コンタクト層にオーミック接触した第1金属膜と、
    前記第2コンタクト層にオーミック接触した第2金属膜と、
    を有することを特徴とする請求項1に記載の光センサ。
  3. 前記受光素子は、前記画素毎に、前記活性層の側面を覆う保護膜を有し、
    前記第1金属膜は、前記保護膜の側面を覆うことを特徴とする請求項2に記載の光センサ。
  4. 前記読み出し回路基板は、前記第1金属膜が接続される第3金属膜を有することを特徴とする請求項2又は3に記載の光センサ。
  5. 前記画素毎に設けられた複数の前記第1金属膜は、前記第3金属膜に共通に接続されている請求項4に記載の光センサ。
JP2020136807A 2020-08-13 2020-08-13 光センサ Withdrawn JP2022032719A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020136807A JP2022032719A (ja) 2020-08-13 2020-08-13 光センサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020136807A JP2022032719A (ja) 2020-08-13 2020-08-13 光センサ

Publications (1)

Publication Number Publication Date
JP2022032719A true JP2022032719A (ja) 2022-02-25

Family

ID=80350273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020136807A Withdrawn JP2022032719A (ja) 2020-08-13 2020-08-13 光センサ

Country Status (1)

Country Link
JP (1) JP2022032719A (ja)

Similar Documents

Publication Publication Date Title
TWI408790B (zh) 具有貫穿電極之半導體裝置及其製造方法
TWI357111B (ja)
KR100651115B1 (ko) 반도체 장치 및 그 제조 방법
US7981727B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
TWI579995B (zh) 晶片封裝體及其製造方法
US20170278769A1 (en) Chip package and method for forming the same
US9305961B2 (en) Wafer-level packaging method of BSI image sensors having different cutting processes
TWI473223B (zh) 晶片封裝體及其製造方法
CN102969305B (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
US8790950B2 (en) Method of manufacturing optical sensor, optical sensor, and camera including optical sensor
US20100013008A1 (en) Semiconductor device and method of manufacturing the same
KR102426811B1 (ko) 적층형 디바이스 및 제조 방법, 및, 전자 기기
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
TW201802969A (zh) 晶片封裝體及其製作方法
US20220392875A1 (en) Ultra-high-resolution micro-display screen and manufacturing process therefor
TW201044522A (en) Interconnect structure for a semiconductor device and related method of manufacture
TWI544555B (zh) 半導體封裝結構及其製造方法
TWI588954B (zh) 晶片封裝體及其製造方法
JP2022032719A (ja) 光センサ
US9786592B2 (en) Integrated circuit structure and method of forming the same
US20190181108A1 (en) Semiconductor Package Structure and Semiconductor Package Structure Fabricating Method
KR100497193B1 (ko) 반도체 소자의 본딩 패드와 이의 형성 방법
JP2020107787A (ja) 半導体装置およびその製造方法
US11011491B2 (en) Semiconductor device packages and methods of manufacturing the same
US20230178581A1 (en) Bsi image sensor and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230511

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20240129