JP2022021302A - 電子デバイス用積層セラミックス焼結体基板、電子デバイス、チップ抵抗器およびチップ抵抗器の製造方法 - Google Patents

Abstract

【課題】セラミックス焼結体基板表面の凹凸による特性への悪影響が抑制され、かつ放熱性に優れた、チップ抵抗器等の電子デバイスに用いられる、電子デバイス用積層セラミックス焼結体基板を提供する。【解決手段】前記電子デバイス用積層セラミックス焼結体基板は、セラミックス焼結体基板と、前記セラミックス焼結体基板の上面に設けられた平坦化膜を備え、前記平坦化膜に、熱伝導性フィラーが含まれることを特徴とする。【選択図】図１

Description

本開示は、電子デバイス用積層セラミックス焼結体基板、電子デバイス、チップ抵抗器およびチップ抵抗器の製造方法に関する。

チップ抵抗器を始めとする電子デバイスの一部は、高強度と絶縁性を示すセラミックス焼結体基板上に形成される。例えば薄膜チップ抵抗器は、絶縁基板と、この絶縁基板の上面の両端部に設けられた一対の上部電極と、絶縁基板の上面に設けられ、かつ一対の上部電極間に接続された抵抗体とを備えている。

前記チップ抵抗器は、更に、少なくとも抵抗体を覆うように設けられた保護膜と、一対の上部電極と電気的に接続されるように絶縁基板の両端面に設けられた一対の端面電極と、上部電極の一部と一対の端面電極の表面に形成されためっき層とを備えている。

上記電子デバイスの製造では、大型のセラミックス焼結体基板の表面上に、抵抗体等を含む構造体を複数形成した後、ダイシングブレードにより格子状に切断するか、または、セラミックス焼結体基板にあらかじめ分割溝を格子状に形成しておき、該分割溝に沿って分割し、個片としての素子を得る。

ところでセラミックス焼結体基板は、セラミックス粒子を種々のバインダーとともに焼結して作製するため、セラミックス焼結体基板の表面は、上記セラミックス粒子の形状に起因する微細な凹凸やうねりがあり平滑でない。よって、セラミックス焼結体基板の表面に形成される表電極や抵抗体の形状が安定しにくいという問題があった。特に、セラミックス焼結体基板の表面に、表電極や抵抗体を、成膜プロセスやフォトリソグラフィーにより薄膜として形成する場合、薄膜である表電極や抵抗体がアルミナ基板の表面状態の影響を受けて、局所的な歪、膜厚の不均一、クラック等が生じ、特性のバラツキや不良が発生するという問題があった。

上記問題を解決するため、例えば特許文献１では、アルミナ基板自体にわずかなシリカガラスを含有させ、このアルミナ基板の表面全体にガラスコートを形成し、該ガラスコート上に、上部電極や抵抗体等を形成する技術が提案されている。

特開２０１７－１６８７４９号公報

近年、電子デバイスには、車載用途に代表されるように、過酷な環境での高信頼性や投入電力の増大が望まれている。それに応じて電子デバイスの素子構造への熱負荷が大きくなるため、該電子デバイスには、適切に外部に放熱されることが求められている。

上記特許文献１のチップ抵抗器を構成するアルミナ基板とガラスコート層のうち、アルミナ基板の熱伝導率は、一例として２６Ｗ／（ｍ・Ｋ）であるのに対し、ガラス（ＳｉＯ_２）の熱伝導率は、一例として０．０１Ｗ／（ｍ・Ｋ）程度であり、上記ガラスコート層の熱伝導率はアルミナ基板よりもかなり小さい。よって、素子構造への熱負荷が大きい場合、十分に放熱されず、結果として素子特性の悪化、さらには破損が生じうる。

本開示は、上記事情に鑑みてなされたものであって、その目的は、放熱性に優れると共に、セラミックス焼結体基板表面の凹凸による特性への悪影響が抑制された、チップ抵抗器等の電子デバイス、チップ抵抗器の製造方法、およびチップ抵抗器等の電子デバイスに用いられる積層セラミックス焼結体基板を提供することにある。

上記目的を達成できた本開示の実施形態に係る電子デバイス用積層セラミックス焼結体基板は、セラミックス焼結体基板と、前記セラミックス焼結体基板の上面に設けられ、熱伝導性フィラーを含む平坦化膜とを備えていることを特徴とする。

上記目的を達成できた本開示の実施形態に係るチップ抵抗器は、
前記電子デバイス用積層セラミックス焼結体基板と、
前記電子デバイス用積層セラミックス焼結体基板の平坦化膜の、セラミックス焼結体基板側とは反対側の面に設けられた、抵抗体および一対の上部電極と、
前記電子デバイス用積層セラミックス焼結体基板および前記上部電極の積層方向に、これらの端部と接するように設けられた一対の端面電極と
を備えていることを特徴とする。

上記目的を達成できた本開示の実施形態に係るチップ抵抗器の製造方法は、前記チップ抵抗器の平坦化膜をゾルゲル法で形成することを特徴とする。

本開示によれば、放熱性に優れると共に、セラミックス焼結体基板表面の凹凸による特性への悪影響が抑制された、チップ抵抗器等の電子デバイス、チップ抵抗器の製造方法、およびチップ抵抗器等の電子デバイスに用いられる積層セラミックス焼結体基板を提供することができる。

図１は、本開示の一実施形態に係る電子デバイス用積層セラミックス焼結体基板の断面模式図である。 図２は、本開示の一実施形態に係るチップ抵抗器の断面模式図である。 図３は、本開示の一実施形態に係るチップ抵抗器の、図２のＸ－Ｘ線における断面模式図である。 図４は、実施例における電子デバイス用積層セラミックス焼結体基板の断面の走査型電子顕微鏡観察写真の一例を示す図である。 図５は、実施例における、熱伝導性フィラーを有する平坦化膜の効果確認のための熱シミュレーション結果を示す図である。

放熱性に優れ、かつセラミックス焼結体基板の表面の凹凸による特性への悪影響が抑制された、チップ抵抗器等の電子デバイスを実現すべく、特に、該チップ抵抗器等の電子デバイスに用いられる積層セラミックス焼結体基板について鋭意検討を行った。その結果、上記積層セラミックス焼結体基板が、セラミックス焼結体基板と、該セラミックス焼結体基板の上面に設けられ、熱伝導性フィラーが含まれた平坦化膜とを備えるようにすればよいことを見いだした。なお、以下では「電子デバイス用積層セラミックス焼結体基板」を単に「積層セラミックス焼結体基板」ということがある。

以下では、本開示の実施形態に係る積層セラミックス焼結体基板、および該積層セラミックス焼結体基板を備えたチップ抵抗器について、それぞれ図面を参照しながら説明する。なお、本開示の実施形態は、下記図面に示した形態に限定されず、本開示の効果を損なわない範囲で適宜変更することができる。以下の説明において、同じ構成部分には同じ符号を付して、適宜説明を省略している。

［積層セラミックス焼結体基板］
まず、本開示の実施形態における積層セラミックス焼結体基板について、図１を用いて説明する。本開示の一実施形態における積層セラミックス焼結体基板１１は、図１に示す構成を有している。すなわち積層セラミックス焼結体基板１１は、セラミックス焼結体基板１の上面全体に、熱伝導性フィラー３が含まれた平坦化膜２が形成されている。

（セラミックス焼結体基板）
セラミックス焼結体基板１のセラミックスの種類は限定されず、セラミックス焼結体基板として、例えば表１に示す物性を有する、アルミナ基板、アルミナジルコニア基板、窒化ケイ素基板、窒化アルミニウム基板などが挙げられる。前記セラミックス焼結体基板は、好ましくはアルミナ基板である。なお、セラミックスの種類が同じであっても、セラミックス粒子の粒子径やセラミックス焼結体に占めるセラミックス粒子の密度が異なると、表１の数値とは異なる物性を示すことがある。

上記セラミックス焼結体基板１は、各種セラミックス粒子とバインダーを混ぜて成形し、焼結されることで製造される。セラミックス焼結体基板の表面は、焼結体を構成する上記セラミックス粒子の形状に起因して凹凸を有する。セラミックス焼結体基板の一例として、京セラ株式会社製のアルミナ基板（Ａ４７６）は、その表面粗さＲａが０．３～０．５マイクロメートルであり、別品番のアルミナ基板（Ａ４９３）は、表面粗さＲａが０．０５～０．０８マイクロメートルである。本開示の実施形態では、上記セラミックス焼結体基板１の上面に、下記の通り、平坦化膜を設けることにより、例えば上部電極や抵抗体を、セラミックス焼結体基板の表面状態の影響を受けることなく設けることができる。

（平坦化膜）
本開示の実施形態では、セラミックス焼結体基板１の上面に平坦化膜２が形成されている。平坦化膜２が形成されることで、セラミックス焼結体基板１の表面の凹部に平坦化膜２を構成する材料が埋まり、平坦化膜２の表面の凹凸は、セラミックス焼結体基板１の表面の凹凸よりも小さくなる。よって、本開示の実施形態によれば、上部電極や抵抗体を、セラミックス焼結体基板１の表面状態の影響を受けることなく、凹凸の抑制された平坦化膜２の表面に形成することができる。

平坦化膜２の母相（ベース）を構成する材料（以下「ベース材料」ということがある）は特に限定されない。平坦化膜２の製造において、高温で焼成され形状が変化する傾向にあることから、前記ベース材料は、上記セラミックス焼結体基板との熱膨張率差が小さい材料であることが好ましい。前記平坦化膜２の母相は、二酸化ケイ素（ＳｉＯ_２）または酸化アルミニウム（Ａｌ_２Ｏ_３）で構成されることが挙げられる。

（平坦化膜に含まれる熱伝導性フィラー）
熱伝導性フィラー３にまず求められる特性は、熱伝導率が高いことである。熱伝導性フィラー３が平坦化膜２に存在することによって、熱伝導性フィラー３を含まない平坦化膜を形成した場合よりも熱伝導率が高いことが必要である。そのため、熱伝導性フィラー３は、平坦化膜２の母相よりも高い熱伝導率を示す必要がある。

熱伝導性フィラー３を構成する材料は、上記特性を満たせば特に限定されない。前記熱伝導性フィラーとして、例えば、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、酸化ベリリウム（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、窒化シリコン（ＳｉＮｘ）、およびダイヤモンドよりなる群から選択される１種以上の化合物を用いることができる。

表２に代表的なセラミックス等の熱伝導率と線膨張係数を示す。平坦化膜２の母相が、例えばシリカ（ＳｉＯ_２（溶融））である場合、該母相の熱伝導率は１．３Ｗ／（ｍ・Ｋ）であるから、熱伝導性フィラー３を構成する材料は、熱伝導率が１．３Ｗ／（ｍ・Ｋ）よりも高い材料を使う必要がある。また、平坦化膜２の母相が、例えばアルミナ（Ａｌ_２Ｏ_３）である場合、該母相の熱伝導率は３２Ｗ／（ｍ・Ｋ）であるから、熱伝導性フィラー３を構成する材料は、熱伝導率が３２Ｗ／（ｍ・Ｋ）よりも高い材料を使う必要がある。なお下記表２は、代表的なセラミックス等の熱伝導率と線膨張係数の代表例を挙げているが、下記熱伝導率と線膨張係数は、各社の製造方法や構造により異なる値を示す場合もある。

熱伝導性フィラー３のサイズ、例えば平均粒子径は特に制限されない。セラミックス焼結体基板の表面の凹凸高さは数μｍレベルであるから、熱伝導性フィラー３の平均粒子径は１０μｍ以下であることが好ましく、より好ましくは２μｍ以下である。更に好ましくは、前記熱伝導性フィラー３の平均粒子径が、前記平坦化膜２の母相を構成するセラミックス粒子の平均粒子径以下であることが好ましい。その理由として、平坦化膜２の母相を構成するセラミックス粒子の大きさ、またはセラミックス焼結体基板１の表面の凹凸高さよりも、熱伝導性フィラー３の粒子径が著しく大きい場合、平坦化膜２の表面粗さが大きくなり、平滑化の達成が困難となる場合があるためである。平坦化膜形成に用いる、熱伝導性フィラーの平均粒子径、および母相形成用粒子の平均粒子径は、動的光散乱法、レーザー回折法、ＢＥＴ法または走査型電子顕微鏡（ＳＥＭ）、または透過型電子顕微鏡（ＴＥＭ）による写真観察等で測定することができる。

平坦化膜の形成には、平均粒子径が、平坦化膜の母相形成用粒子の平均粒子径以下である熱伝導性フィラーを用いることが好ましく、該熱伝導性フィラーとして、例えば数十ｎｍから数十μｍまでの、例えば市販品を好ましく用いることができる。前記平坦化膜２中の前記熱伝導性フィラー３の平均粒子径は、平坦化膜形成に用いる熱伝導性フィラーの平均粒子径と実質同じである。平坦化膜２中の熱伝導性フィラー３の平均粒子径、および平坦化膜２の母相を構成するセラミックス粒子の平均粒子径は、走査型電子顕微鏡（ＳＥＭ）による写真観察等で測定することができる。平坦化膜２中の熱伝導性フィラー３の平均粒子径の測定において、熱伝導性フィラー３と平坦化膜２の母相との区別のために元素分析を組み合わせてもよい。

熱伝導性フィラー３の形状は特に制限されない。熱伝導性フィラー３の形状として、例えば、球状、繊維状、多角状、平板形状、鱗片状などが挙げられる。熱伝導性フィラー３の形状によっては、該熱伝導性フィラー３が平坦化膜２の最表面に現れた場合に、表面粗さが大きくなる場合がある。よって、熱伝導性フィラー３の形状は、セラミックス焼結体基板１の凹凸形状や平坦化膜２の厚み、所望する熱伝導率などに応じて選択すれば良い。

前記熱伝導性フィラーは、電気絶縁性であることが好ましい。すなわち、熱伝導性フィラーの固有体積抵抗は１０^＋１３Ω／ｃｍよりも大きいことが好ましい。チップ抵抗器のように耐電圧といった素子特性が求められる場合、前記熱伝導性フィラーとして、電気伝導性を有する例えば金属粒子を用いた場合、それ自体が導電経路となり耐電圧といった素子特性を悪化させるため好ましくない。

平坦化膜２に占める熱伝導性フィラー３の比率は特に制限されない。平坦化膜２に占める熱伝導性フィラー３の比率が高い方が熱伝導率は高まるが、平坦化膜２の母相の割合が相対的に減少し、平坦化膜２の強度が低下しやすい。よって、平坦化膜２に求められる熱伝導率と強度に応じて、平坦化膜２に占める熱伝導性フィラー３の比率を適宜決定すればよい。

熱伝導性フィラー３として、材料、サイズ、形状のうちの少なくとも１つが異なる、複数の種類の熱伝導性フィラーを使用してもよい。例えば、異なる粒子径や異なる粒子形状の熱伝導性フィラーを組み合わせた場合には、平坦化膜中の空隙を埋める効果が得られて実効密度が高まり、熱伝導率増加の効果が得られる。

一般的なセラミックス焼結体基板の表面には、数μｍレベルの凹凸が存在する。よって、平坦化膜の膜厚は、上記セラミックス焼結体基板の凹凸の高さ以上であることが好ましい。上記平坦化膜の厚さは、上記凹凸の高さにもよるが、例えば１．０μｍ以上であることが好ましい。平坦化膜の厚さの上限は特に限定されないが、平坦化膜の厚さは例えば２０μｍ以下とすることができる。

熱伝導性フィラー３を含む平坦化膜２を、セラミックス焼結体基板１上に形成する方法は特に限定されないが、セラミックス焼結体基板表面の凹凸を、平坦化膜２を構成する材料で効率良く充填させ、かつ熱伝導性フィラー３が分散した平坦化膜２を形成する観点からは、平坦化膜をゾルゲル法で形成することが好ましい。ゾルゲル法はセラミックス合成法の一つであり、従来の溶融法や焼結法に比べて低い温度で平坦化膜を作製できる。また溶液状態の原料を用いるため、膜厚の薄い平坦化膜を作製することができる。

本開示に係る熱伝導性フィラー３を含む平坦化膜２を形成するには、ゾル液に、平坦化膜２の母相形成のための粒子と、平坦化膜の熱伝導性向上を目的とした熱伝導性フィラー３とを混合する。

前記平坦化膜の形成には、前述のとおり、平均粒子径が、平坦化膜の母相形成用粒子の平均粒子径以下である熱伝導性フィラーを用い、容易に平滑化を達成することが好ましい。

上記熱伝導性フィラー３は、平坦化膜２の母相形成のための粒子と混合する前に、表面修飾などの各種前処理があらかじめ施されていてもよい。該前処理として、例えば親水化処理、疎水化処理、または表面電荷の調整等が挙げられる。該前処理により、熱伝導性フィラーの分散性を向上させ、平坦化膜における熱伝導率が均一化されるといった利点が得
られる。

［電子デバイス］
本開示の実施形態には、上記電子デバイス用積層セラミックス焼結体基板を備えていることを特徴とする電子デバイスが含まれる。前記電子デバイスとして、チップ抵抗器が挙げられる。

図２および図３を用いて、本開示の一実施形態におけるチップ抵抗器について説明する。図２は、本開示の一実施形態に係るチップ抵抗器の断面模式図であり、図３は、前記図２のＸ－Ｘ線における断面模式図である。該チップ抵抗器は、前記図１に示した積層セラミックス焼結体基板１１上に、抵抗体等を形成することで得られる。そのため図２の積層セラミックス焼結体基板１１に関する内容についてはその説明を省略する。

本開示の一実施形態におけるチップ抵抗器２１は、図２に示す構成を有している。すなわち、チップ抵抗器２１は、
セラミックス焼結体基板１と、熱伝導性フィラー３を含む平坦化膜２とを備えた電子デバイス用積層セラミックス焼結体基板１１と、
前記平坦化膜２の、セラミックス焼結体基板１側とは反対側の面に設けられた、抵抗体４および一対の上部電極５と、
前記積層セラミックス焼結体基板１１および前記上部電極５の積層方向に、これらの端部と接するように設けられた一対の端面電極７と
を備えた構成としている。

上記抵抗体４は、積層セラミックス焼結体基板１１の上面に設けられ、かつ一対の上部電極５間に接続されている。一対の上部電極５は、抵抗体４を形成した電子デバイス用積層セラミックス焼結体基板１１の上面の両端部に設けられている。図２に示す通り、一対の下部電極６が、積層セラミックス焼結体基板１１の上面と対向する裏面の両端部に設けられていてもよい。一対の端面電極７は、一対の上部電極５と電気的に接続されるように、積層セラミックス焼結体基板１１の両端面に設けられている。なお、前記図２に例示したチップ抵抗器２１は、下部電極６が設けられているが、本開示に係るチップ抵抗器は、下部電極６が設けられていなくてもよい。

抵抗体４は、目的とする比抵抗や抵抗温度係数（ＴＣＲ）を満たす材料を選択することができる。一例として、ＴＣＲが小さい材料としてＮｉ、Ｃｒ、Ａｌ、Ｓｉの４元素を主成分とする薄膜材料で構成され、Ｎｉ／Ｃｒ比は重量比で４５／５５～５５／４５となるようにし、Ａｌは全重量に対して１０～１８重量％含有するようにし、Ｓｉは全重量に対して２～６重量％含有することが挙げられる。抵抗体を構成する材料のその他の例として、ＴＣＲが大きい材料が挙げられる。ＴＣＲが大きい材料として、Ｐｔ、Ｎｉ、Ｃｕの各金属の純金属と各金属を５０質量％以上含む合金、例えばＰｔ－Ｃｏ合金が挙げられる。これらの材料で形成された抵抗体は、チップ抵抗器としての機能を発揮する以外に、温度計測用の抵抗体としても利用が可能である。

なお抵抗体４に抵抗値調整用のトリミング溝を設けてもよく、抵抗体４が図３のようなミアンダ構造（蛇行状）４ａを有していてもよい。

抵抗体４で発生した熱は、主経路として、抵抗体４、または抵抗体４の下部の積層セラミックス焼結体基板１１を経由して、端面電極７からチップ抵抗器２１が実装されている基板に放熱される。このうち、上記抵抗体４は、求められる電気特性に応じて材料が定まるため、放熱性向上の観点から材料を決定することは難しい。よって、使用温度域の拡大や投入電力の増加を目的に、チップ抵抗器の放熱性を高めるには、もう一つの経路である積層セラミックス焼結体基板１１の放熱性能を高めることが有用である。

特に抵抗体４がミアンダ構造４ａを有している場合、抵抗体４、特にミアンダ構造４ａの構造体中央で発生した熱が抵抗体の経由のみで放熱される場合、上記発生した熱は、抵抗体の非常に長い経路を経由する必要がある。この様に抵抗体のみから放熱することが困難である場合、該抵抗体４に、積層セラミックス焼結体基板１１が接している本開示の実施形態によれば、放熱性が高まり本開示の実施形態による効果が十分発揮される。

平坦化膜２の厚みは、抵抗体４の厚みよりも大きいことが好ましい。これにより平坦化膜２の熱容量が、抵抗体４の熱容量よりも大きくなり、その結果、平坦化膜２の温度が抵抗体４の温度よりも低くなりやすく、放熱を効率的に行うことができる。

上部電極５は、目標とする抵抗器の特性を満たすものであれば特に制限されない。一例としては、ＣｕまたはＣｕＮｉなどのＣｕ系合金等からなる薄膜電極が挙げられる。該薄膜電極は、例えば、スパッタリング、電子ビーム蒸着、抵抗加熱蒸着等による方法で形成することができる。なお、薄膜電極と、平坦化膜２との密着性を向上させるため、該薄膜電極の下層としてＣｒ、Ｔｉ、Ｎｉ等の金属薄膜を密着層として設けてもよい。

前記図２に示す通り下部電極６を設ける場合、下部電極６は目標とする抵抗器の特性を満たすものであれば特に制限されない。一例としては、ＣｕまたはＣｕＮｉなどのＣｕ系合金等からなる薄膜電極が挙げられる。該薄膜電極は、例えば、スパッタリング、電子ビーム蒸着、抵抗加熱蒸着等による方法で形成することができる。なお、薄膜電極と、セラミックス焼結体基板１との密着性を向上させるため、該薄膜電極の下層としてＣｒ、Ｔｉ、Ｎｉ等の金属薄膜を密着層として設けてもよい。

一対の端面電極７は、積層セラミックス焼結体基板１１の両端面に設けられ、一対の上部電極５の上面と電気的に接続される電極であって、例えばＡｇで形成される。端面電極７は、例えばＡｇと樹脂からなる材料を印刷することで形成できる。または、金属材料をスパッタすることで形成できる。一対の下部電極６を形成する場合、一対の端面電極７は、一対の下部電極６にも接続される。

積層セラミックス焼結体基板１１による放熱効果を高めるには、平坦化膜２に、上記の上部電極５と端面電極７の少なくともいずれかが接触していることが好ましく、より好ましくは上部電極５と端面電極７の両方が接触していることである。平坦化膜２と、上部電極５および端面電極７との接触面積、特には平坦化膜２と端面電極７との接触面積が大きいほど、平坦化膜２から最終的な放熱経路である端面電極７へ熱が多く移動し、放熱を効果的に行うことが可能となる。

保護膜８は、抵抗体４を酸素や湿度から保護するために形成される。保護膜８の材料として、樹脂や、Ａｌ_２Ｏ_３、ＳｉＮｘ等の無機化合物などを用いることができる。また樹脂と無機化合物の両方を使用しても良い。

前記図２および図３には示していないが、上記端面電極７の上面には更にめっき層が形成されうる。このめっき層は、一般的に行われている方法で形成することができる。

本開示の実施形態における積層セラミックス焼結体基板によれば、セラミックス焼結体基板上に形成する素子構造からの発熱を効果的に外部に逃し、セラミックス焼結体基板の凹凸による悪影響を抑制することができる。よって、本開示の実施形態に係る積層セラミックス焼結体基板を電子デバイスに使用することにより、該電子デバイスの温度特性の改善や、素子不良の発生を抑制することができる。また、本開示の実施形態に係る積層セラミックス焼結体基板を抵抗器に用いれば、使用可能な温度範囲の拡大や定格電力の拡大を図ることができる。

以下、実施例を挙げて、本開示の実施形態についてより具体的に説明する。本開示の実施形態は以下の実施例によって制限を受けるものではなく、前述および後述する趣旨に合致し得る範囲で、適宜変更を加えて実施することも可能であり、それらはいずれも本開示の技術的範囲に包含される。

（実施例１）
以下の製造方法によって積層セラミックス焼結体基板を作製した。
まず、セラミックス焼結体基板として、耐熱性や絶縁性に優れ、安価に入手が可能なアルミナ基板を用いた。

上記セラミックス焼結体基板上に、次の通り平坦化膜を形成した。まず、ポリシラザン（ＮＮ１２０、メルク株式会社製）に対して、熱プラズマ法で作製したＡｌＮナノ粒子（中心粒径１００ｎｍ、走査型電子顕微鏡（ＳＥＭ）による写真観察により測定）を加えて、均一に分散するように撹拌し、平坦化膜形成用溶液を準備した。そして、この平坦化膜形成用溶液をスピンコーターにて回転数３０００ｒｐｍで２０秒間処理した。その後、１００℃に設定したホットプレートで３０秒間乾燥後、電気乾燥炉にて７００℃で１２時間焼成を行って、熱伝導性フィラーとしてＡｌＮナノ粒子を含み、ベースが二酸化ケイ素である平坦化膜を形成した。

上記の通り得られた、セラミックス焼結体基板上に平坦化膜の備わった積層セラミックス焼結体基板の断面を、走査型電子顕微鏡（Ｓ－５０００、株式会社日立ハイテク）で観察した。その走査型電子顕微鏡観察写真の一例を図４に示す。図４から、本開示の実施形態に係る積層セラミックス焼結体基板は、破線Ａで表されるセラミックス焼結体基板（アルミナ基板）１の表面の凹凸が、平坦化膜２を構成する材料で埋まり、平坦化膜２の表面は、破線Ｂで示される通り、破線Ａで表される上記セラミックス焼結体基板（アルミナ基板）１の表面よりも平滑となっていることを確認した。

（実施例２）
実施例１で作製した積層セラミックス焼結体基板に対し、下記の通り、抵抗体等を形成し、チップ抵抗器を作製した。

スパッタリングによってＮｉＣｒＡｌＳｉ合金からなる薄膜を、積層セラミックス焼結体基板の平坦化膜の上に作製し、続いて、フォトリソグラフィー（レジスト塗布、乾燥、露光、現像、エッチングおよびレジスト剥離）により、上記薄膜をミアンダ構造に加工するパターン形成を行って抵抗体を得た。その後、所定の抵抗温度係数（ＴＣＲ）を得るために熱処理を３００℃で５時間行った。

更に、上記平坦化膜上に、次の通り上部電極を形成した。まず、上記平坦化膜上に、ＣｕＮｉ合金膜をスパッタリング法にて成膜し、次いで、前述のフォトリソグラフィーを行った。該フォトリソグラフィーの代わりに、上記スパッタリング法での成膜で、メタルマスクにより必要とされる領域のみに成膜することもできる。

更に、上記アルミナ基板の、上部電極形成面とは反対側の面に、下部電極を上部電極と同様に形成した。すなわち、ＣｕＮｉ合金膜をスパッタリング法にて成膜し、次いで、前述のフォトリソグラフィーを行った。該フォトリソグラフィーの代わりに、上記スパッタリング法での成膜で、メタルマスクにより必要とされる領域のみに成膜することもできる。

次いで、抵抗体上に保護膜として金属酸化膜をスパッタリングにて成膜した。本実施例では保護膜としてＡｌ_２Ｏ_３膜を形成したが、保護性能を果たせるのであればＡｌ_２Ｏ_３膜以外の金属酸化膜やＳｉＮｘ膜などでも良い。

ここまでの工程は、効率化のために、大型のアルミナ基板上に、上記の抵抗体、上部電極、下部電極および保護膜の積層物を複数形成した。

次いで、個々のチップ抵抗器を得るため、上記複数の積層物が形成された大型のアルミナ基板を、ダイシングにて切断し、個々のチップとした。そして、それぞれのチップの端面電極を形成するため、積層セラミックス焼結体基板、上部電極および下部電極の端部に対して、Ｎｉ系金属粒子またはＡｇ系金属粒子とバインダーとして樹脂とを含む導電性ペーストを塗布・硬化させ、更に、電気めっき処理を施してＮｉ層とＳｎ層を形成し、チップ抵抗器を得た。

（実施例３）
上記チップ抵抗器の効果を見積もるため、熱シミュレーションを行った。シミュレーションソフトとしてＡＮＳＹＳ（ＡＮＳＹＳ社）を用いた。

前記熱シミュレーションは、プリント基板上のＣｕランドパターンにチップ抵抗器がハンダにより実装された状態で行った。チップ抵抗器のサイズは１ｍｍ×０．５ｍｍ×０．３ｍｍである。チップ抵抗器の主要な構成は実施例２と同じである。具体的には、セラミックス焼結体基板としてアルミナ基板を用い、該アルミナ基板上の平坦化膜は膜厚５μｍで熱伝導率１２０Ｗ／（ｍ・Ｋ）とした。該平坦化膜上の抵抗体は、膜厚１μｍで熱伝導率が１２０Ｗ／（ｍ・Ｋ）であり、上部電極としてＣｕＮｉ、端面電極としてＮｉを用いた。なお、実施例３は、実施例２と異なり下部電極を形成していないが、下部電極の有無は、熱シミュレーションで求める素子自己発熱量に大きな影響を与えない。

また比較例として、平坦化膜を、熱伝導性フィラーを含まず、熱伝導率が２６Ｗ／（ｍ・Ｋ）（アルミナの熱伝導率）である、膜厚５μｍのアルミナ層としたモデルについてもシミュレーションを実施した。その結果を図５に示す。

図５は、熱伝導性フィラーを含み、熱伝導率が１２０Ｗ／（ｍ・Ｋ）である平坦化膜を形成した場合と、熱伝導性フィラーを含まず、熱伝導率が２６Ｗ／（ｍ・Ｋ）である平坦化膜を形成した場合の、定常シミュレーション結果である。想定する定格投入電力の約３．２倍である投入電力０．２Ｗにおいて、熱伝導性フィラーを含まない場合の素子自己発熱７２．９℃から、熱伝導性フィラーを含む場合の素子自己発熱６９．５℃への、約４．８％の素子自己発熱低下が確認された。このようにして本開示の実施形態による効果を検証することができた。

なお、上記実施例３では、シミュレーションの制約上、抵抗体の膜厚を１μｍとしているが、実際のチップ抵抗器では抵抗体の膜厚が数十ｎｍと薄い場合もある。膜厚がこの様に薄い場合、抵抗体のみを経由した放熱は期待できなくなるが、この様な場合に、本開示の積層セラミックス焼結体基板が示す高い放熱性の効果が、より顕著に発揮されると考えられる。

（実施例４）
実施例４では、抵抗体を構成する材料がＰｔであり、それに付随して工程におけるエッチング、熱処理条件などを変更したことを除き、実施例１および実施例２と同じ構造の積層セラミックス焼結体基板を含むチップ抵抗器を得た。該チップ抵抗器の構成とすることで、平滑化を実現できたことを確認するとともに、上記抵抗体のＴＣＲが大きい利点を活かし、温度の測定が可能であることを確認できた。更には、上記積層セラミックス焼結体基板自体の熱伝導率が高いため、外部の温度変化に対する抵抗値の応答性が向上することを確認できた。

本開示の積層セラミックス焼結体基板は、放熱性に優れ、セラミックス焼結体基板の凹凸による特性への悪影響が抑制される。よって、電子デバイスに用いる基板部品として有用である。また、前記積層セラミックス焼結体基板を用いたチップ抵抗器としても有用である。

１ セラミックス焼結体基板
２ 平坦化膜
３ 熱伝導性フィラー
４ 抵抗体
５ 上部電極
６ 下部電極
７ 端面電極
８ 保護膜
１１ 積層セラミックス焼結体基板
２１ チップ抵抗器

Claims (12)

1. セラミックス焼結体基板と、
   前記セラミックス焼結体基板の上面に設けられ、熱伝導性フィラーを含む平坦化膜と
   を備えていることを特徴とする電子デバイス用積層セラミックス焼結体基板。
2. 前記セラミックス焼結体基板がアルミナ焼結体基板である、請求項１に記載の電子デバイス用積層セラミックス焼結体基板。
3. 前記熱伝導性フィラーが電気絶縁性である、請求項１または２に記載の電子デバイス用積層セラミックス焼結体基板。
4. 前記熱伝導性フィラーが、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、酸化ベリリウム（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、窒化シリコン（ＳｉＮｘ）、およびダイヤモンドよりなる群から選択される１種以上の化合物である、請求項１～３のいずれかに記載の電子デバイス用積層セラミックス焼結体基板。
5. 前記平坦化膜の母相は、二酸化ケイ素（ＳｉＯ_２）または酸化アルミニウム（Ａｌ_２Ｏ_３）で構成される、請求項１～４のいずれかに記載の電子デバイス用積層セラミックス焼結体基板。
6. 請求項１～５のいずれかに記載の電子デバイス用積層セラミックス焼結体基板を備えていることを特徴とする電子デバイス。
7. 請求項１～５のいずれかに記載の電子デバイス用積層セラミックス焼結体基板と、
   前記電子デバイス用積層セラミックス焼結体基板の平坦化膜の、セラミックス焼結体基板側とは反対側の面に設けられた、抵抗体および一対の上部電極と、
   前記電子デバイス用積層セラミックス焼結体基板および前記上部電極の積層方向に、これらの端部と接するように設けられた一対の端面電極と
   を備えていることを特徴とするチップ抵抗器。
8. 前記平坦化膜の厚みは前記抵抗体の厚みよりも大きい、請求項７に記載のチップ抵抗器。
9. 前記抵抗体がミアンダ構造を有する、請求項７または８に記載のチップ抵抗器。
10. 積層方向の断面において、前記平坦化膜は、前記上部電極と前記端面電極の少なくともいずれかと接触している、請求項７～９のいずれかに記載のチップ抵抗器。
11. 請求項７～１０のいずれかに記載のチップ抵抗器の製造方法であって、
    平坦化膜をゾルゲル法で形成することを特徴とするチップ抵抗器の製造方法。
12. 前記平坦化膜の形成に、平均粒子径が、平坦化膜の母相形成用粒子の平均粒子径以下である熱伝導性フィラーを用いる、請求項１１に記載のチップ抵抗器の製造方法。

Images