JP2022018906A - 撮像装置およびその制御方法 - Google Patents

Abstract

【課題】高速連写時においてもフリッカ検出が可能な撮像装置およびその制御方法を提供すること。
【解決手段】画素は、光電変換手段によって得られた電荷を第１の保持手段に保持してから読み出す第１の読み出し経路と、光電変換手段によって得られた電荷を第１の保持手段を経由せずに読み出す第２の読み出し経路とを有する。撮像装置は、ユーザの指示に基づく撮影に関して光電変換手段によって得られた電荷は第１の読み出し経路によって読み出し、情報検出のための画像の撮影に関して光電変換手段によって得られた電荷は第２の読み出し経路によって読み出すよう。撮像装置は、第２の読み出し経路による読み出しを、第１の読み出し経路による電荷の読み出し期間と重複する期間に実行する。
【選択図】図４

Description

本発明は、撮像装置およびその制御方法に関する。

蛍光灯や一部のＬＥＤ照明などは、高速に点滅する光源（フリッカ光源）である。そして、フリッカ光源の点滅（フリッカ）が撮影画像に与える影響を抑制するため、シャッタースピードや撮影開始タイミングを調整するフリッカ補正が知られている（特許文献１）。

特開２０１９－１２６０１４号公報

フリッカ補正を行うためにはフリッカ光源の特性（フリッカの周期やピークタイミングなど）を検出する必要がある。フリッカ光源の特性は、経時的に撮影された画像の輝度変化に基づいて検出することができる（フリッカ検出）。しかしながら、連写速度が速くなると、静止画撮影の合間に実行するフリッカ検出用の画像を撮影のための時間が減少するため、静止画の連写中にフリッカ検出を実施することが困難になる。その結果、連写される静止画に対するフリッカ補正の精度が低下する場合がある。

本発明の目的は、高速連写時においてもフリッカ検出が可能な撮像装置およびその制御方法を提供することである。

上述の目的は、撮像素子と、撮像素子の動作を制御する制御手段と、を有する撮像装置であって、撮像素子は複数の画素を有し、複数の画素のそれぞれは、光電変換手段と、光電変換手段によって得られた電荷を保持する第１の保持手段とを備え、第１の保持手段に保持された電荷を読み出す第１の読み出し経路と、光電変換手段によって得られた電荷を第１の保持手段を経由せずに読み出す第２の読み出し経路とを有し、制御手段は、ユーザの指示に基づく撮影に関して光電変換手段によって得られた電荷は第１の読み出し経路によって読み出し、情報検出のための画像の撮影に関して光電変換手段によって得られた電荷は第２の読み出し経路によって読み出し、情報検出のための画像の撮影に関して光電変換手段によって得られた電荷の第２の読み出し経路による読み出しを、第１の読み出し経路による電荷の読み出し期間と重複する期間に実行する、ように撮像素子の動作を制御する、ことを特徴とする撮像装置によって達成される。

本発明によれば、高速連写時においてもフリッカ検出が可能な撮像装置およびその制御方法を提供することができる。

実施形態に係る撮像装置の一例であるデジタルカメラ１０００の機能構成例を示すブロック図 実施形態に係る撮像装置が用いる撮像素子の構成例を示す回路図 図２の撮像素子が有する画素の構成例を示す回路図 第１実施形態における静止画連写動作に関する示すタイミングチャート 第１実施形態における撮像素子の動作に関するタイミングチャート 第２実施形態における画素の構成例を示す回路図 第２実施形態における静止画連写動作に関する示すタイミングチャート 第３実施形態における静止画連写動作に関する示すタイミングチャート 第３実施形態における静止画連写動作に関する示すタイミングチャート

以下、添付図面を参照して本発明をその例示的な実施形態に基づいて詳細に説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定しない。また、実施形態には複数の特徴が記載されているが、その全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

なお、以下の実施形態では、本発明をデジタルカメラで実施する場合に関して説明する。しかし、本発明は撮像機能を有する任意の電子機器でも実施可能である。このような電子機器には、ビデオカメラ、コンピュータ機器（パーソナルコンピュータ、タブレットコンピュータ、メディアプレーヤ、ＰＤＡなど）、携帯電話機、スマートフォン、ゲーム機、ロボット、ドローン、ドライブレコーダが含まれる。これらは例示であり、本発明は他の電子機器でも実施可能である。

●（第１実施形態）
図１は、第１実施形態におけるデジタルカメラ１０００の機能構成例を示すブロック図である。デジタルカメラ１０００の撮影光学系１２０は着脱可能であってもなくてもよい。撮影光学系１２０は、第１レンズ１００、第２レンズ１０２、第３レンズ１０３を含む複数のレンズを有する。第２レンズ１０２および第３レンズ１０３は撮影光学系１２０の合焦距離を調節するフォーカスレンズとして機能する。

第２レンズ１０２および第３レンズ１０３の光軸方向の位置は、フォーカス駆動回路１１５およびフォーカスアクチュエータ１１６を通じてＣＰＵ１０９によって制御される。絞り１０１の開口量は絞り駆動回路１１７および絞りアクチュエータ１１８を通じてＣＰＵ１０９によって制御される。なお、絞りアクチュエータ１１８は撮影光学系１２０に含まれてもよい。

フォーカルプレーンシャッタ１０４はメカニカルシャッタであり、静止画撮影時の露光時間を調節する。フォーカルプレーンシャッタ１０４の動作はシャッタ駆動回路１１４を通じてＣＰＵ１０９によって制御される。なお、フォーカルプレーンシャッタ１０４は必須でなく、撮像素子１０６の動作を制御することにより実現される電子シャッタ機能を用いて露光時間を調節してもよい。光学的ローパスフィルタ１０５は撮影画像に生じる偽色やモアレを低減するために用いることができる。

撮像素子１０６は、例えばＣＭＯＳイメージセンサである。撮像素子１０６は２次元的に配列された複数の画素を有する。撮像素子１０６は、撮影光学系１２０が形成する光学像を複数の画素によって電気信号群（アナログ画像信号）に変換する。本実施形態では撮像素子１０６がＡ／Ｄ変換機能を有し、アナログ画像信号をＡ／Ｄ変換したデジタル画像信号（画像データ）を出力する。なお、アナログ画像信号のＡ／Ｄ変換はＤＳＰ１０７で行ってもよい。撮像素子１０６の動作は、ＣＰＵ１０９によって制御される。

ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）１０７は画像処理回路である。ＤＳＰ１０７は、撮像素子１０６から読み出される画像データに対して予め定められた画像処理を適用し、各種の信号、データ、情報を生成および／または取得する。

ここで、ＤＳＰ１０７が適用する画像処理には、例えば、前処理、色補間処理、補正処理、検出処理、データ加工処理、評価値算出処理、特殊効果処理などが含まれる。前処理には、信号増幅、欠陥画素補正などが含まれる。色補間処理は、撮影時に得られない色成分の値を補間する処理であり、デモザイク処理や同時化処理とも呼ばれる。

補正処理には、ホワイトバランス調整、階調補正（ガンマ処理）、撮影光学系１２０の光学収差や周辺減光の影響を補正する処理、色を補正する処理などが含まれる。検出処理には、特徴領域（たとえば顔領域や人体領域）やその動きの検出、人物の認識処理、後述するフリッカ検出などが含まれる。

データ加工処理には、合成処理、スケーリング処理、符号化および復号処理、ヘッダ情報生成処理などが含まれる。評価値算出処理には、自動焦点検出（ＡＦ）に用いる信号や評価値の生成、自動露出制御（ＡＥ）に用いる評価値の算出処理などが含まれる。

特殊効果処理には、ぼかしの付加、色調の変更、リライティング処理などが含まれる。なお、これらはＤＳＰ１０７が適用可能な画像処理の例示であり、ＤＳＰ１０７が適用する画像処理を限定するものではない。

ＲＡＭ１０８は、撮像素子１０６から読み出した画像データのバッファメモリ、ＤＳＰ１０７やＣＰＵ１０９の作業用メモリなどとして用いられる。また、ＲＡＭ１０８は表示部１１０のためのビデオメモリとして用いられてもよい。なお、ＲＡＭ１０８の代わりに他の記憶装置を用いてもよい。また、ＲＡＭ１０８の少なくとも一部が、ＤＳＰ１０７およびＣＰＵ１０９に含まれてもよい。

ＣＰＵ１０９は、ハードウェアプロセッサであり、デジタルカメラ１０００の主制御部として機能する。ＣＰＵ１０９は、ＲＯＭ１１３に記憶されたプログラムをＲＡＭ１０８にロードして実行することにより、デジタルカメラ１０００の機能を実現させる。ＣＰＵ１０９はその動作の一部として、ＤＳＰ１０７から得られる評価値に基づいて露出条件を決定するＡＥ処理や、撮影光学系１２０の合焦距離を調整するＡＦ処理を実行する。

また、ＣＰＵ１０９は、例えばＤＳＰ１０７から得られる輝度情報に基づいて、フリッカ光源の有無やフリッカ光源の特性を検出する。フリッカ光源の特性は例えばフリッカ周期とタイミングである。ＣＰＵ１０９は検出したフリッカ光源の特性に基づいて撮像素子１０６の動作を制御することにより、撮影で得られる画像に対するフリッカ光源の影響を抑制する。フリッカ光源の有無やフリッカ光源の特性を検出する機能は撮像素子１０６が有してもよい。

表示部１１０は、例えば液晶ディスプレイであり、撮影によって得られた画像データ、デジタルカメラ１０００の各種情報、メニュー画面などを表示する。

操作部１１１は、ユーザがデジタルカメラ１０００に各種の指示を入力するために設けられた入力デバイス（ボタン、スイッチ、ダイヤルなど）の総称である。操作部１１１を構成する入力デバイスは、割り当てられた機能に応じた名称を有する。例えば、操作部１１１には、レリーズスイッチ、動画記録スイッチ、撮影モードを選択するための撮影モード選択ダイヤル、メニューボタン、方向キー、決定キーなどが含まれる。

レリーズスイッチは静止画記録用のスイッチであり、ＣＰＵ１０９はレリーズスイッチの半押し状態を撮影準備指示、全押し状態を撮影開始指示と認識する。また、ＣＰＵ１０９は、動画記録スイッチが撮影スタンバイ状態で押下されると動画の記録開始指示と認識し、動画の記録中に押下されると記録停止指示と認識する。

なお、同一の入力デバイスに割り当てられる機能は可変であってよい。また、入力デバイスはタッチディスプレイを用いたソフトウェアボタンもしくはキーであってもよい。また、操作部１１１は、音声入力や視線入力など、非接触な入力方法に対応した入力デバイスを含んでもよい。

記録媒体１１２は、撮影で得られた画像データの記録先である。記録媒体１１２は例えば着脱可能な半導体メモリカードであってよい。

ＲＯＭ１１３は、ＣＰＵ１０９が実行可能な命令を有するプログラム、デジタルカメラ１０００の設定値、ＧＵＩデータなどを記憶する。ＲＯＭ１１３は書き換え可能であってよい。

シャッタ駆動回路１１４は、ＣＰＵ１０９の制御にしたがい、フォーカルプレーンシャッタ１０４を駆動する。フォーカス駆動回路１１５は、ＣＰＵ１０９の制御にしたがってフォーカスアクチュエータ１１６を制御し、第２レンズ１０２および第３レンズ１０３を光軸方向の位置を調節する。絞り駆動回路１１７は、ＣＰＵ１０９の制御にしたがって絞りアクチュエータ１１８を制御し、絞り１０１の開口量を調節する。

図２は、撮像素子１０６の回路構成例を示す図である。画素部２５０（画素アレイとも呼ばれる）には、複数の画素２００が行列状に配置されている。図２では、画素２００がｍ行ｎ列（ｍ，ｎは２以上の整数）に配列されている。また、画素２００には赤（Ｒ）、青（Ｂ）、緑（Ｇ）のいずれか１色のカラーフィルタが、原色ベイヤ配列にしたがって設けられている。図２において、画素２００ごとに記載されているＲ，Ｇ，Ｂは設けられているカラーフィルタの色を示している。また、ｉ＿ｊ（１≦ｉ≦ｍ，１≦ｊ≦ｎ）は画素座標（第ｉ行第ｊ列）を示している。例えば、Ｒ３＿１と記載された画素２００は、赤のカラーフィルタが設けられ、第３行第１列に位置する。

図３は、画素２００の構成例を示す回路図である。第１実施形態では、画素２００が１つの光電変換手段（フォトダイオード（ＰＤ））と、２つの電荷保持部を有する。ＰＤ２０１は、画素２００に入射した光量に応じた電荷を生成する。生成された電荷は、２つの電荷保持部であるＭＥＭ１＿２０５，ＭＥＭ２＿２０６に転送可能である。各トランジスタ（スイッチ）は、Ｎチャンネルであり、ゲートにハイレベルの信号が入力されるとオンし、導通状態になるものとする。

駆動信号ＧＳ１がハイレベルになり、転送ゲート２０３がオンになると、ＰＤ２０１で生成された電荷はＭＥＭ１＿２０５に転送される。そして、駆動信号ＴＸ１がハイレベルになり、転送ゲート２０７がオンになると、ＭＥＭ１＿２０５に保持されている電荷が第１フローティングディフュージョン（ＦＤ１＿２０９）に転送される。

以下、ＰＤ２０１からＭＥＭ１＿２０５、ＦＤ１＿２０９、増幅ＭＯＳトランジスタ２１１、画素選択スイッチ２１２を経由して列出力線ＶＬＩＮＥ１＿３００に至る経路を第１の読み出し経路と呼ぶ。

ＦＤ１＿２０９は増幅ＭＯＳトランジスタ２１１のゲートに接続されている。増幅ＭＯＳトランジスタ２１１は、ＭＥＭ１＿２０５からＦＤ１＿２０９に転送された電荷量に応じた電圧を出力する。したがって、ＦＤ１＿２０９および増幅ＭＯＳトランジスタ２１１は電荷を電圧に変換する回路である。

駆動信号ＧＳ２がハイレベルになり、転送ゲート２０４がオンになると、ＰＤ２０１で生成された電荷はＭＥＭ２＿２０６に転送される。そして、駆動信号ＴＸ２がハイレベルになり、転送ゲート２０８がオンになると、ＭＥＭ２＿２０６に保持されている電荷が第２フローティングディフュージョン（ＦＤ２＿２１０）に転送される。

以下、ＰＤ２０１からＭＥＭ２＿２０６、ＦＤ２＿２１０、増幅ＭＯＳトランジスタ２１５を経由してＶＬＩＮＥ２＿３０１に至る経路を第２の読み出し経路と呼ぶ。なお、第２の読み出し経路にＭＥＭ２＿２０６はなくてもよい。

ＦＤ２＿２１０は増幅ＭＯＳトランジスタ２１５のゲートに接続されている。増幅ＭＯＳトランジスタ２１５は、ＭＥＭ２＿２０６からＦＤ２＿２１０に転送された電荷量に応じた電圧を出力する。したがって、ＦＤ２＿２１０および増幅ＭＯＳトランジスタ２１５は電荷を電圧に変換する回路である。

リセットスイッチ２０２は、ＰＤ２０１とＶｄｄ（電源電圧）とに接続され、ゲートに入力される駆動信号ＯＦＤがハイレベルになるとオンし、ＰＤ２０１をＶｄｄでリセットする。

第１の読み出し経路に関してさらに説明する。リセットスイッチ２１３は、ＦＤ１＿２０９とＶｄｄとに接続され、ゲートに入力される駆動信号ＲＥＳ１がハイレベルになるとオンし、ＦＤ１＿２０９をＶｄｄでリセットする。また、駆動信号ＲＥＳ１に加え、転送ゲート２０７のゲートに入力される駆動信号ＴＸ１がハイレベルになると、リセットスイッチ２１３と転送ゲート２０７の両方がオンし、ＦＤ１＿２０９経由でＭＥＭ１＿２０５がＶｄｄでリセットされる。

画素選択スイッチ２１２は、ゲートに入力される駆動信号ＳＥＬ１がハイレベルになるとオンし、増幅ＭＯＳトランジスタ２１１と列出力線ＶＬＩＮＥ１＿３００とを接続する。これにより、ＭＥＭ１＿２０５の電荷量に応じた増幅ＭＯＳトランジスタ２１１の電圧が、画素信号として列出力線ＶＬＩＮＥ１＿３００を通じて出力される。

第２の読み出し経路に関してさらに説明する。リセットスイッチ２１４は、ＦＤ２＿２１０とＶｄｄとに接続され、ゲートに入力される駆動信号ＲＥＳ２がハイレベルになるとオンし、ＦＤ２＿２１０をＶｄｄでリセットする。また、駆動信号ＲＥＳ２に加え、転送ゲート２０８のゲートに入力される駆動信号ＴＸ２がハイレベルになると、リセットスイッチ２１４と転送ゲート２０８の両方がオンし、ＦＤ２＿２１０経由でＭＥＭ２＿２０６がＶｄｄでリセットされる。

画素選択スイッチ２１６は、ゲートに入力される駆動信号ＳＥＬ２がハイレベルになるとオンし、増幅ＭＯＳトランジスタ２１５と列出力線ＶＬＩＮＥ２＿３０１とを接続する。これにより、ＭＥＭ２＿２０６の電荷量に応じた増幅ＭＯＳトランジスタ２１５の電圧が、画素信号として列出力線ＶＬＩＮＥ２＿３０１を通じて出力される。

図２に戻り、垂直走査回路４００は、タイミングジェネレータ（ＴＧ）４０３から出力される駆動信号ＯＦＤ、ＧＳ、ＲＥＳ、ＴＸ、ＳＥＬに基づいて、画素２００の駆動信号ＲＥＳ、ＴＸ、ＳＥＬ、ＯＦＤ、ＧＳ等を生成する。駆動信号ＯＦＤおよびＧＳは全画素共通であるが、他の駆動信号は画素行ごとに生成される。画素行ごとに生成される駆動信号については行番号が付してある。

同じ画素行に配列された複数の画素２００は、共通の駆動信号によって駆動され、画素信号は画素行ごとに列出力線ＶＬＩＮＥ１＿３００またはＶＬＩＮＥ２＿３０１に出力される。なお、図２では、便宜上、同じ種類の駆動信号は１つにまとめて記載してある。例えば、１行目の画素に供給する駆動信号ＳＥＬ１と駆動信号ＳＥＬ２は、まとめてＳＥＬ＿１と記載してある。

本実施形態では、リセットスイッチ２０２の駆動信号ＯＦＤと、転送ゲート２０３、２０４の駆動信号ＧＳ１、ＧＳ２は画素部２５０の画素２００すべてに共通するタイミングで供給される。したがって、すべての画素２００について、電荷蓄積タイミングは共通である。

ＡＤＣ３０３は、列出力線ごとに設けられ、画素部２５０から出力される画素信号とノイズ信号との差分をアナログ－デジタル変換し、画素データを出力する。列出力線ＶＬＩＮＥ１＿３００、ＶＬＩＮＥ２＿３０１には、それぞれ電流源３０２が接続されている。

メモリ４０４は、それぞれのＡＤＣ３０３が出力する画素データを、タイミングジェネレータ（ＴＧ）４０３から出力される書き込み信号ｍｅｍ＿ｗｒｉｔｅに従って保持する。したがって、メモリ４０４には画素行単位で画素データが保持される。メモリ４０４に保持された画素データは、水平走査回路４０１の走査により、データ出力部４０２へ順次転送される。データ出力部４０２は、ＬＶＤＳ（Low Voltage Differential Signaling）等の伝送方式により、撮像素子１０６の外部へ画素データを出力する。

次に、デジタルカメラ１０００の静止画連写時における撮像素子１０６の動作制御について、図４に示すタイミングチャートを用いて説明する。ここで、静止画連写は、ユーザの指示に基づく撮影の一例である。

デジタルカメラ１０００は、例えば操作部１１１に含まれるレリーズスイッチが全押しされている間、所定の周期（フレーム周期）で静止画を連続的に撮影、記録する。なお、撮影開始のタイミングは露光時間に応じて変動するため、静止画の撮影開始タイミングは撮影ごとに異なり得る。

また、操作部１１１に含まれる動画記録スイッチの押下によって行われる動画撮影も、ユーザの指示に基づく撮影である。以下の説明における静止画撮影を動画フレームの撮影に置き換えることによって、動画撮影時にも同様にフリッカ検出を行うことができる。ユーザの指示に基づく撮影は主に記録を目的とした静止画、動画の撮影ともいえる。

図４では、時刻Ｔ０１ｂで操作部１１１を通じたユーザ指示を受け付けたことに応じてフリッカ検出を実施するものとしている。しかし、フリッカ検出はユーザの指示なしに実行してもよい。フリッカ検出のために行われる撮影は、主に情報検出を目的とした静止画もしくは動画の撮影といえる。

なお、図４では撮像素子１０６の動作に関する説明および理解を容易にするため、フォーカルプレーンシャッタ１０４や絞り１０１の駆動といった、静止画撮影に伴って実行される機構部品の制御については記載を省略してある。

時刻Ｔ０１ａ、Ｔ０２ａ、Ｔ０３ａ、Ｔ０４ａは静止画撮影によってＰＤ２０１に蓄積され、ＭＥＭ１＿２０５に転送された電荷の読み出しを開始するタイミングを示している。また、期間Ｔ０１～Ｔ０３は、静止画の読み出し周期（フレーム周期）である。

ＣＰＵ１０９は、フレーム周期の終了タイミングと、シャッタースピードとの関係から、ＰＤ２０１のリセットタイミングである時刻Ｔ０１ｃを決定する。ＣＰＵ１０９は、撮像素子１０６のタイミングジェネレータ（ＴＧ）４０３に、シャッタースピード（露光時間）とリセットタイミングを設定する。また、ＣＰＵ１０９は、フリッカ検出の実行についてもＴＧ４０３に指示する。

ＣＰＵ１０９は、フリッカ検出の実行指示を、操作部１１１を通じて指示を受け付けた時点でＴＧ４０３に通知することができる。あるいはＣＰＵ１０９は、時刻Ｔ０１ｃを通知する時点でフリッカ検出することが分かっている場合にはフリッカ検出の実行指示を時刻Ｔ０１ｃと併せてＴＧ４０３に通知してもよい。垂直走査回路４００は、ＣＰＵ１０９からの設定に基づいて、各種の駆動信号を適切なタイミングで出力する。

垂直走査回路４００は、時刻Ｔ０１ｃに駆動信号ＯＦＤを所定期間ハイレベルとすることで、画素部２５０に含まれるすべての画素２００について、ＰＤ２０１をリセットする。これにより、ＰＤ２０１での電荷蓄積が開始される。

垂直走査回路４００は、時刻Ｔ０１ｄで駆動信号ＧＳ１を所定時間ハイレベルとし、転送ゲート２０３をオンにする。時刻Ｔ０１ｄは、時刻Ｔ０１ｃから時刻Ｔ０１ｄの期間がシャッタースピード（蓄積時間）Ｔとなるように決定される。図４では蓄積時間Ｔを静止画ｎ枚目の蓄積時間として示している。駆動信号ＧＳ１がハイレベルになることで、蓄積時間Ｔの間にＰＤ２０１に蓄積された電荷はＭＥＭ１＿２０５に転送される。第１実施形態では静止画撮影に係る電荷をＭＥＭ１＿２０５に転送するものとしたが、ＭＥＭ２＿２０６に転送してもよい。

その後、時刻Ｔ０１ｅで垂直走査回路４００は、駆動信号ＯＦＤを所定期間ハイレベルにして、ＰＤ２０１をリセットする。これにより、ＰＤ２０１ではフリッカ検出用の電荷蓄積を開始する。詳細については後述する。

図５を参照して、画素部２５０の１行目の画素データの読み出し動作について説明する。図４に示した垂直同期信号の１周期の間に周期的に水平同期信号が生成され、画素行ごとに画素データの読み出しが順次行われる。

図５に示すタイミングチャートにおいて、時刻ｔａ０１は図４のＴ０２ａと同じタイミングを示している。図５の時刻ｔａ０２に、垂直走査回路４００は、画素部２５０の１行目について駆動信号ＳＥＬ１をハイレベルとして、１行目に配列されたｎ個の画素２００の画素選択スイッチ２１２をオンする。これにより、増幅ＭＯＳトランジスタ２１１と電流源３０２によって構成されるソースフォロア回路が動作状態となる。時刻ｔａ０２において駆動信号ＲＥＳ１はハイレベルのため、リセットスイッチ２１３はオンであり、ＦＤ１＿２０９はＶｄｄでリセットされている。

時刻ｔａ０３に垂直走査回路４００は、駆動信号ＲＥＳ１をローレベルにして、ＦＤ１＿２０９のリセットを解除する。これにより、列出力線ＶＬＩＮＥ１＿３００には１行目の画素２００についてのノイズレベルが出力される。

次に、時刻ｔａ０４にＴＧ４０３は、ＡＤＣ３０３を駆動してＡＤ変換を開始する。ＡＤＣ３０３は、各画素のノイズレベルをＡＤ変換する。
時刻ｔａ０５にＡＤ変換が終了し、各ＡＤＣ３０３は、ＡＤ変換したノイズレベルを保持する。

時刻ｔａ０６に垂直走査回路４００は、駆動信号ＴＸ１をハイレベルにし、１行目の画素２００の転送ゲート２０７をオンする。

そして、各画素２００のＭＥＭ１＿２０５に保持されている信号電荷が増幅ＭＯＳトランジスタ２１１によって構成されるソースフォロアのゲートに転送される。ソースフォロアは転送された信号電荷に見合う分だけリセットレベルから変化した電位（信号レベル）を列出力線ＶＬＩＮＥ１＿３００に出力する。

次に、時刻ｔａ０７にＴＧ４０３は、ＡＤＣ３０３を駆動してＡＤ変換を開始する。ＡＤＣ３０３は、各画素信号のレベルをＡＤ変換する。
時刻ｔａ０８にＡＤ変換が終了し、各ＡＤＣ３０３は、ＡＤ変換した画素信号レベルを保持する。

時刻ｔａ０９に垂直走査回路４００は、駆動信号ＴＸ１をローレベルにする。そして、時刻ｔａ１０にＴＧ４０３が書き込み信号ｍｅｍ＿ｗｒｉｔｅをハイレベルにする。書き込み信号ｍｅｍ＿ｗｒｉｔｅがハイレベルになると、ＡＤＣ３０３は、保持している信号レベルとノイズレベルとの差をメモリ４０４に出力する。

時刻ｔａ１１にＴＧ４０３は、書き込み信号ｍｅｍ＿ｗｒｉｔｅをローレベルにする。これにより、メモリ４０４への画素データの格納が終了する。
時刻ｔａ１２に垂直走査回路４００は、駆動信号ＲＥＳ１をハイレベルにする。また、水平走査回路４０１によってメモリ４０４から画素データの転送（水平転送）を開始する。

時刻ｔａ１３に垂直走査回路４００は、駆動信号ＳＥＬ１をローレベルにする。これにより、画素選択スイッチ２１２がオフし、列出力線ＶＬＩＮＥ１＿３００への画素信号の出力が終了する。
時刻ｔａ１４にメモリ４０４から１画素行分の画素２００から得られた画素データの転送が終了すると、１行目の読み出し動作が終了する。

同様の読み出し動作を、２行目からｍ行目まで繰り返すことにより、画素部２５０全体の画素２００についての画素データ（１フレーム分の画像データ）の読み出しが完了する。

図４に戻って、フリッカ検出用の静止画の取得動作について説明する。フリッカ検出用の画像の撮影は、ＰＤ２０１が静止画連写に使用されない、静止画撮影の合間に行われる。フリッカ検出用の画像を何フレーム撮影するかは、予め定めておくことができる。フリッカの周期は光源を駆動する交流電源の周波数に依存するため、想定されるフリッカの半周期以上の所定期間をカバーするように撮影フレーム数を定めてもよい。なお、撮影フレーム数は他の方法で定めてもよい。

時刻Ｔ０２ａでＭＥＭ１＿２０５からｎ枚目の静止画の画素信号の読み出しが開始される。また、垂直走査回路４００は、駆動信号ＧＳ２を所定期間ハイレベルにして、転送ゲート２０４をオンにする。これにより、時刻Ｔ０１ｅから時刻Ｔ０２ａにＰＤ２０１で蓄積された電荷がＭＥＭ２＿２０６に転送される。なお、転送ゲート２０７をオンにするタイミングを静止画の読み出し開始タイミングと合わせなくてもよい。また、上述したように、ＭＥＭ２＿２０６は必須でなく、ＰＤ２０１から電荷を直接ＦＤ２＿２１０（増幅ＭＯＳトランジスタ２１５のゲート）に転送してもよい。

このように、第１の読み出し経路および第２の読み出し経路の一方をフリッカ検出用の画像の取得に用い、他方を記録用または表示用の静止画や動画の取得に用いる。したがって、静止画の高速連写時のように、１つの読み出し経路がほぼ継続的に占有されるような状況であっても、フリッカ検出用の画像を取得することが可能である。

なお、フリッカ検出用の画像は、フリッカ光源の有無や特性（フリッカ周期およびピークタイミング）を検出できればよく、露出が適正であること、高解像度であることよりも、高速に複数フレームを取得できることが優先される。したがって、フリッカ検出用の画像は、露出アンダーおよび／または低解像度の画像であってよい。

図４に示す例では、予め定められた所定の複数フレームをフリッカ検出用の画像として取得するため、垂直走査回路４００は、駆動信号ＯＦＤおよび駆動信号ＧＳ２を、それぞれ一定間隔で繰り返し生成する。これにより、フリッカ検出用の画像の露出条件をフレーム間で共通とすることができる。

フリッカ検出用画像の画素信号の読み出し５０１は、列出力線ＶＬＩＮＥ１＿３００を用いたｎ枚目の静止画の画素信号の読み出し５００と並行して列出力線ＶＬＩＮＥ２＿３０１を通じて順次行われる。撮像素子１０６は、読み出し５００と５０１とが並行に実施される期間、メモリ４０４から静止画の画素データと、フリッカ検出用の画像の画素データとを例えば時分割的に画素行単位で出力する。

フリッカ検出用の画像データはＤＳＰ１０７に供給される。ＤＳＰ１０７はフリッカ検出用の画像の露出時間と、フレーム間の輝度変化とに基づいて、フリッカ光源の有無を判定する。ＤＳＰ１０７は例えばフレーム間の輝度変化が閾値未満である場合にはフリッカ光源が存在しないと判定することができる。

ＤＳＰ１０７はフリッカ光源が存在すると判定される場合には、例えば同様の平均輝度が得られるフレームの間隔からフリッカ周期を、平均輝度が最大となるフレームの撮影タイミングから、フリッカ光源のピークタイミングを検出することができる。なお、フリッカ光源の有無やフリッカ光源の特性の検出方法はこれらに限らず、公知の任意の方法を用いることができる。

ＤＳＰ１０７は、フリッカ光源の有無に関する判定結果、およびフリッカ光源の特性に関する検出結果を、フリッカ検出結果としてＣＰＵ１０９に通知する。ＣＰＵ１０９は、ＤＳＰ１０７から通知されたフリッカ検出結果に基づいて、次の静止画撮影における露出動作を調整することができる。

具体的には、ＣＰＵ１０９は、ＤＳＰ１０７によってフリッカ光源がないと判定された場合には次の静止画撮影の露出動作について変更しない。この場合、予め定められたタイミングおよび露出条件で静止画撮影を実行する。一方、ＣＰＵ１０９は、ＤＳＰ１０７によってフリッカ光源があると判定され、フリッカの周期およびピークタイミングが検出されている場合、静止画撮影の露出時間や露出開始タイミングを調整することができる。

ＣＰＵ１０９は例えば、現在設定されている静止画撮影の露出時間がフリッカの１周期より短い場合には、露出期間にフリッカ光源のピークタイミングが含まれるように露出の開始タイミングを調整することができる。なお、露出時間をフリッカの１周期以上となるように調整するなど、他の方法で露出動作を調整して、フリッカが撮影画像に与える影響を低減させてもよい。

したがって、時刻Ｔ０２ｂから開始されるｎ+１枚目の静止画撮影において得られる静止画におけるフリッカ光源の影響を抑制することが可能になる。

なお、フリッカ検出用の画像データは、ＤＳＰ１０７において、評価値の生成など、フリッカ検出以外の用途に用いられてもよい。例えば、フリッカ検出用の画像データから、ＤＳＰ１０７はＡＦやＡＥ用の評価値を算出し、ＣＰＵ１０９が評価値を次回の静止画撮影における露出条件や合焦距離の調整に用いてもよい。また、フリッカ検出用の画像データからＤＳＰ１０７で表示用の画像データを生成して、表示部１１０におけるライブビュー表示などに用いてもよい。

第１実施形態によれば、画素が有する電荷保持部から記録もしくは表示用の画像信号を読み出している間に、情報検出用の画像信号を取得してフリッカ検出処理を実行するようにした。そのため、記録もしくは表示用の画像が高速で連写される場合であってもフリッカ検出が可能であり、記録もしくは表示用の画像におけるフリッカ光源の影響を適切に抑制することが可能になる。また、記録もしくは表示用の画像の撮影に係る電荷蓄積期間を画素行間で共通とすることにより、ローリングシャッタ歪みが抑制された画像を得ることができる。

●（第２実施形態）
次に、本発明の第２実施形態について説明する。第２実施形態は、画素構造において第１実施形態と異なる。第１実施形態の画素２００は、第１の読み出し経路と、第２の読み出し経路とでそれぞれ独立したＦＤ１＿２０９、ＦＤ２＿２１０を有していた（図３）。

しかしながら、画素におけるＦＤの面積とＰＤの面積はトレードオフの関係にある。そのため、１画素にＦＤを２つ設けると、１画素にＦＤを１つ設けた場合よりもＰＤの面積が減少する。ＰＤの面積が減少すると、単位時間当たりの最大受光量が減少するため、画素のダイナミックレンジが狭くなる。

第２実施形態では、画素に設けるＦＤを１つとして、第１の読み出し経路と、第２の読み出し経路で同じＦＤを共用する構成とすることで、画素のダイナミックレンジを低減させずに第１実施形態と同様の効果を実現する。

画素の構成を除き、第２実施形態は第１実施形態と同様の構成を有するデジタルカメラ１０００で実施可能である。そのため、以下では第２実施形態における画素の構成について説明したのち、撮像素子１０６動作制御について説明する。

図６は、第２実施形態における撮像素子１０６の画素部２５０に配列される画素２００’の構成例を示す回路図である。図６において、第１実施形態と同様の構成については図３と同じ参照数字を付して説明を省略する。画素２００’は、第１実施形態の画素２００が有していたＦＤ２＿２１０、リセットスイッチ２１４、増幅ＭＯＳトランジスタ２１５を有していない。また、画素選択スイッチ２１６が増幅ＭＯＳトランジスタ２１１を列信号線ＶＬＩＮＥ２＿３０１に選択的に接続する。なお、第２実施形態においても、第２の読み出し経路における電荷保持部ＭＥＭ２＿２０６は必須でない。

第２実施形態では、駆動信号ＴＸ１がハイレベルになり、転送ゲート２０７がオンになると、ＭＥＭ１＿２０５に保持されている電荷がＦＤ＿２２９に転送される。第２実施形態では、ＰＤ２０１からＭＥＭ１＿２０５、ＦＤ＿２２９、増幅ＭＯＳトランジスタ２１１、画素選択スイッチ２１２を経由して列信号線ＶＬＩＮＥ１＿３００に至る経路を第１の読み出し経路と呼ぶ。

また、駆動信号ＴＸ２がハイレベルになり、転送ゲート２０８がオンになると、ＭＥＭ２＿２０６に保持されている電荷がＦＤ＿２２９に転送される。第２実施形態では、ＰＤ２０１からＦＤ＿２２９、増幅ＭＯＳトランジスタ２１１、画素選択スイッチ２１６を経由して列信号線ＶＬＩＮＥ２＿３０１に至る経路を第２の読み出し経路と呼ぶ。

第２実施形態では１つのＦＤを２つの読み出し経路が共用するため、ＭＥＭ１＿２０５の読み出しとＭＥＭ２＿２０６の読み出しとを並列に実行することができない（並列に読み出しを実行すると、ＦＤ２０９で電荷が加算されてしまう）。したがって、基本的にＭＥＭ１＿２０５の読み出しとＭＥＭ２＿２０６の読み出しとは排他的に実行する。

第２実施形態における、静止画連写時における撮像素子１０６の動作制御について、図７に示すタイミングチャートを用いて説明する。図７において、第１実施形態と共通する事項については図４と同じ参照符号を付してある。

第１実施形態と同様、時刻Ｔ０１ａ、Ｔ０２ａ、Ｔ０３ａ、Ｔ０４ａに、ＭＥＭ１＿２０５から静止画の読み出しが開始される。また、Ｔ０１～Ｔ０３は、静止画読み出しの開始周期（フレーム周期）である。

第２実施形態では、フリッカ検出を実行するフレームでは、ＭＥＭ１＿２０５から静止画を読み出す際に、フリッカ検出用の画像データの取得に用いる画素行について先に読み出しを行う。図７に示す例では、フリッカ検出用の画像の垂直方向の解像度が、静止画の垂直方向の解像度より低い。したがって、図７の６００で示すように、フリッカ検出用の画像取得に用いられる画素行についてまず先に静止画読み出しを実行する。このような読み出しは、ＣＰＵ１０９の制御に従ってＴＧ４０３および垂直走査回路４００が画素２００’に駆動信号を供給することによって実現することができる。

一方、ｎ枚目の静止画撮影の露光期間終了後、垂直走査回路４００は、時刻Ｔ０１ｅに駆動信号ＯＦＤを所定期間ハイレベルとすることで、画素部２５０に含まれるすべての画素２００について、ＰＤ２０１をリセットしている。これにより、ＰＤ２０１でフリッカ検出用の画像の電荷蓄積（撮像）が開始されている。

垂直走査回路４００は時刻Ｔ０２ａに駆動信号ＧＳ２を所定時間ハイレベルにして、転送ゲート２０４をオンにする。これにより、時刻Ｔ０１ｅから時刻Ｔ０２ａにＰＤ２０１で蓄積された電荷がＭＥＭ２＿２０６に転送される。

時刻Ｔ０２ｄの時点では、ＭＥＭ１＿２０５から、フリッカ検出用の画像に用いる画素行についての静止画読み出しが完了している。そのため、垂直走査回路４００はＭＥＭ２＿２０６からのフリッカ検出用の画像の読み出しを、ＭＥＭ１＿２０５からの静止画の読み出しと時分割的に実行する。

フリッカ検出用の画像を取得するために用いる画像行についてはＭＥＭ２＿２０６から読み出した信号を列出力線ＶＬＩＮＥ２＿３０１に出力し、それ以外の画素行についてはＭＥＭ１＿２０５から読み出した信号を列出力線ＶＬＩＮＥ１＿３００に出力する。ＭＥＭ２＿２０６がない場合には、フリッカ検出用の画像を取得するために用いる画像行についてはＰＤ２０１から転送された電荷を蓄積することなく列出力線ＶＬＩＮＥ２＿３０１に出力する。

垂直走査回路４００は、時刻Ｔ０２ｄ以降、このような読み出し制御を行うための駆動信号を画素行ごとに供給する。フリッカ検出用の画像を複数フレーム取得することを優先するため、図７に示すように、フリッカ検出用の画像を取得するために用いる画素行の読み出し５０１（ＭＥＭ２＿２０６からの読み出し）だけを繰り返し実行してもよい。この場合、フリッカ検出用の画像データの取得が所定フレーム分完了するまで、ＭＥＭ１＿２０５からの静止画の読み出しは中断される。

図７では便宜上、フリッカ検出用の画像の読み出し５０１が、静止画の読み出しと時間的に重複しているように見えるが、実際には時刻Ｔ０２ｄ以降の静止画の読み出しとフリッカ検出用の画像の読み出しとは実質的に排他的に実行される。ここで、実質的にとは、既に６００で示した読み出しによって読み出し済みの画素行に関するＭＥＭ１＿２０５の読み出しは、ＭＥＭ２＿２０６からのフリッカ検出用の画像の読み出しと並行に実行されてもよいからである。この場合、ＭＥＭ１＿２０５から読み出された信号はＦＤ２０９で加算されてもＭＥＭ２＿２０６から読み出された信号に影響を与えない。

第２実施形態によれば、１つのＦＤを２つの読み出し経路で共用するようにすることで、画素に占めるＰＤの面積を第１実施形態よりも大きくすることができる。そのため、静止画の読み出しと並行してフリッカ検出が可能であることに加え、画素のダイナミックレンジを拡げることが可能になる。

●（第３実施形態）
次に、本発明の第３の実施形態について説明する。第３実施形態は、静止画撮影の露出時間が長い場合のフリッカ検出動作に関する。第３実施形態は第１実施形態と同様のデジタルカメラ１０００を対象とする。

第３実施形態における、静止画連写時における撮像素子１０６の動作制御について、図８および図９に示すタイミングチャートを用いて説明する。図８および図９において、第１実施形態と共通する事項については図４と同じ参照符号を付してある。

第１実施形態と同様、時刻Ｔ０１ａ、Ｔ０２ａ、Ｔ０３ａ、Ｔ０４ａに、ＭＥＭ１＿２０５から静止画の読み出しが開始される。また、Ｔ０１～Ｔ０３は、静止画読み出しの開始周期（フレーム周期）である。

図４では、時刻Ｔ０２ｂから時刻Ｔ０２ｃまでの期間を静止画の蓄積時間Ｔとしているが、ＭＥＭ２＿２０６からのフリッカ検出用の画像の読み出し５０１の完了後であれば、静止画撮影の蓄積期間の開始（撮影の開始）が可能である。図８は、第１実施形態と同じフレーム周期における最大蓄積時間Ｔ１での静止画撮影を行う場合のタイミングチャートである。また図９は、フレーム期間を延長することにより、Ｔ１よりも長い蓄積時間Ｔ２で静止画撮影を行う場合のタイミングチャートである。

第３実施形態では、
フレーム周期≧（フリッカ検出用の画像読み出しにかかる時間＋次の静止画蓄積時間）の場合は図８を用いて、
フレーム周期＜（フリッカ検出用の画像読み出しにかかる時間＋次の静止画蓄積時間）の場合は図９を用いて説明する。

図８、図９とも、第１実施形態（図４）との差異を分かりやすくするため、時刻Ｔ０１ｂで操作部１１１を通じたユーザ指示を受け付けたことに応じてフリッカ検出を実施するものとしている。しかし、フリッカ検出はユーザの指示なしに実行してもよい。また、動画撮影も連続的に撮影が行われる点において静止画連写と同様である。

ｎ枚目の静止画の撮影完了までの動作は第１実施形態と同一であるため説明を省略する。時刻Ｔ０２ａに、ＭＥＭ１＿２０５に保持された、静止画撮影によって得られた電荷の読み出しを開始する。図４および図５を用いて説明したように、ＭＥＭ１＿２０５からの電荷の読み出しと並行して、フリッカ検出用の画像の撮影と読み出し５０１を複数フレーム分繰り返して実行する。

図８では、フリッカ検出用の画像の読み出しが時刻Ｔ０２ｅに完了したものとする。ＣＰＵ１０９は、フリッカ検出用の画像の読み出しが完了すると、ｎ＋１枚目の静止画の撮影７００を開始する。これにより、静止画撮影に係る蓄積時間（シャッタースピード）をｎ枚目の静止画撮影に係る蓄積時間Ｔよりも長い（遅い）蓄積時間Ｔ１とすることができる。なお、蓄積時間Ｔ１はフレーム周期を変更することなく実現可能な最大蓄積時間である。蓄積時間Ｔ１は、フレーム周期と、フリッカ検出用の画像の１フレームあたりの取得時間（電荷蓄積、電荷転送、および読み出しに要する時間）と、フリッカ検出用の画像のフレーム数に応じて定まる。

Ｔ１よりも長い蓄積時間Ｔ２で静止画を撮影する必要がある場合には、図９に８００で示すように、静止画の読み出し開始タイミングである時刻Ｔ０３ａを遅らせる（撮影周期を延長する）。この場合も、時刻Ｔ０３ａの遅延時間をできるだけ少なくするように、静止画撮影の開始タイミングはフリッカ検出用の画像の読み出し完了直後の時刻Ｔ０２ｆとする。

ＣＰＵ１０９は、例えばＡＥで決定したシャッタースピードもしくはユーザが設定したシャッタースピードがＴ１よりも長い場合には、撮影した静止画の読み出し開始タイミングを遅らせるようにＴＧ４０３の動作を制御する。この場合、フレーム周期が延びるため、結果として連写速度が低下することになる。

第３実施形態によれば、第１実施形態の効果に加え、より長いシャッタースピードを許容することにより、より柔軟な静止画撮影に対応することが可能になる。なお、第３実施形態は第２実施形態に基づいて実行することも可能である。

（その他の実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

本発明は上述した実施形態の内容に制限されず、発明の精神および範囲から離脱することなく様々な変更及び変形が可能である。したがって、発明の範囲を公にするために請求項を添付する。

１０６…撮像素子、１０９…ＣＰＵ、２０５…電荷保持部、３００…第１の列出力線、３０１…第２の列出力線

Claims (13)

1. 撮像素子と、
   前記撮像素子の動作を制御する制御手段と、を有する撮像装置であって、
   前記撮像素子は複数の画素を有し、
   前記複数の画素のそれぞれは、
   光電変換手段と、
   前記光電変換手段によって得られた電荷を保持する第１の保持手段とを備え、
   前記第１の保持手段に保持された電荷を読み出す第１の読み出し経路と、前記光電変換手段によって得られた電荷を前記第１の保持手段を経由せずに読み出す第２の読み出し経路とを有し、
   前記制御手段は、
   ユーザの指示に基づく撮影に関して前記光電変換手段によって得られた電荷は前記第１の読み出し経路によって読み出し、
   情報検出のための画像の撮影に関して前記光電変換手段によって得られた電荷は前記第２の読み出し経路によって読み出し、
   前記情報検出のための画像の撮影に関して前記光電変換手段によって得られた電荷の前記第２の読み出し経路による読み出しを、前記第１の読み出し経路による電荷の読み出し期間と重複する期間に実行する、
   ように前記撮像素子の動作を制御する、ことを特徴とする撮像装置。
2. 前記ユーザの指示に基づく撮影が連続的に行われ、前記情報検出のための画像の撮影が、前記ユーザの指示に基づく撮影の合間に行われることを特徴とする請求項１に記載の撮像装置。
3. 前記第１の読み出し経路による読み出しが所定の周期で行われ、前記制御手段は、前記ユーザの指示に基づく撮影の蓄積期間が予め定められた閾値より大きい場合は、前記所定の周期を延長するように前記撮像素子の動作を制御する、請求項１または２に記載の撮像装置。
4. 前記制御手段は、前記第１の読み出し経路による読み出しと、前記第２の読み出し経路による読み出しとを、並行して実行するように前記撮像素子の動作を制御することを特徴とする請求項１から３のいずれか１項に記載の撮像装置。
5. 前記制御手段は、前記第１の読み出し経路による読み出しと、前記第２の読み出し経路による読み出しとを、排他的に実行するように前記撮像素子の動作を制御することを特徴とする請求項１から３のいずれか１項に記載の撮像装置。
6. 前記制御手段は、前記第１の読み出し経路による読み出しにおいて、前記情報検出のための画像の撮影に用いられる画素に対応する画素の電荷を読み出してから、前記第２の読み出し経路による読み出しを実行するように前記撮像素子の動作を制御することを特徴とする請求項５に記載の撮像装置。
7. 前記複数の画素のそれぞれが、前記光電変換手段によって得られた電荷を保持する第２の保持手段をさらに備え、
   前記第２の読み出し経路による読み出しが、前記第２の保持手段に保持された電荷の読み出しである、ことを特徴とする請求項１から６のいずれか１項に記載の撮像装置。
8. 前記情報検出のための画像が、フリッカ光源に関する情報の検出のための画像であることを特徴とする請求項１から７のいずれか１項に記載の撮像装置。
9. 前記フリッカ光源に関する情報が、フリッカ光源の有無およびフリッカ光源の特性を含むことを特徴とする請求項８に記載の撮像装置。
10. 前記フリッカ光源の特性が、フリッカの周期およびピークタイミングの少なくとも１つを含むことを特徴とする請求項９に記載の撮像装置。
11. 前記制御手段は、前記フリッカ光源に関する情報に基づいて、フリッカ光源による影響を抑制するように前記ユーザの指示に基づく撮影の条件を設定することを特徴とする請求項８から１０のいずれか１項に記載の撮像装置。
12. 前記ユーザの指示に基づく撮影において、前記複数の画素の電荷蓄積期間が共通であることを特徴とする請求項１から１１のいずれか１項に記載の撮像装置。
13. 撮像素子と、
    前記撮像素子の動作を制御する制御手段と、を有する撮像装置の制御方法であって、
    前記撮像素子は複数の画素を有し、
    前記複数の画素のそれぞれは、
    光電変換手段と、
    前記光電変換手段によって得られた電荷を保持する第１の保持手段とを備え、
    前記第１の保持手段に保持された電荷を読み出す第１の読み出し経路と、前記光電変換手段によって得られた電荷を前記第１の保持手段を経由せずに読み出す第２の読み出し経路とを有し、
    前記制御方法は、
    ユーザの指示に基づく撮影に関して前記光電変換手段によって得られた電荷を前記第１の読み出し経路によって読み出すことと、
    情報検出のための画像の撮影に関して前記光電変換手段によって得られた電荷を前記第２の読み出し経路によって読み出すことと、を有し
    前記第２の読み出し経路によって読み出すことを、前記第１の読み出し経路によって読み出すことを行う期間と重複する期間に実行する、
    ことを特徴とする撮像装置の制御方法。

Images