JP2021536685A - 量子アプリケーションにおける高密度接続のためのストリップライン形成 - Google Patents

Abstract

量子アプリケーションで使用可能なストリップライン（ｑストリップライン）は、第１のポリイミド膜と第２のポリイミド膜とを含む。ｑストリップラインは、第１のポリイミド膜と第２のポリイミド膜との間に形成された第１の中心導体および第２の中心導体をさらに含む。ｑストリップラインは、第２のポリイミド膜の第１の凹部を介して第１の中心導体と電気的かつ熱的に接触するように構成された第１のピンを有する。

Description

本発明は、一般に、量子計算（quantum computing）環境において超伝導量子ビットとの電気的かつ熱的な接続を形成するためのデバイス、製造方法、および製造システムに関する。より詳細には、本発明は、量子アプリケーションにおける高密度接続のためのストリップライン形成のためのデバイス、方法、およびシステムに関する。

以下、単語または語句の接頭辞「Ｑ」は、使用される場所で明確に区別されない限り、量子計算の文脈におけるその単語または語句の言及を示す。

分子および亜原子粒子は、物質界が最も基本的なレベルでどのように機能するかを探求する物理学の一分野である量子力学の法則に従う。このレベルでは、粒子は、奇妙な方法で挙動し、同時に２つ以上の状態を取り、非常に遠くにある他の粒子と相互作用する。量子計算は、これらの量子現象を利用して情報を処理する。

今日使用しているコンピュータは、古典的コンピュータ（本明細書では、「従来の」コンピュータ、または従来のノード、または「ＣＮ」とも呼ばれる）として知られている。従来のコンピュータは、フォン・ノイマン・アーキテクチャとして知られている、半導体材料および技術、半導体メモリ、ならびに磁気またはソリッド・ステート・ストレージ・デバイスを使用して製造された従来のプロセッサを使用する。具体的には、従来のコンピュータにおけるプロセッサは、２進プロセッサであり、すなわち、１および０で表された２進データで動作する。

量子プロセッサ（ｑプロセッサ）は、もつれた量子ビット・デバイス（本明細書では簡潔に「量子ビット」（「qubit」、複数形は「qubits」）と呼ぶ）の奇妙な性質を使用して、計算タスクを実行する。量子力学が機能する特定の領域では、物質の粒子は、「オン」状態、「オフ」状態、同時に「オン」と「オフ」の両方の状態など、複数の状態で存在することができる。半導体プロセッサを使用した２進計算が、（２進コードの１および０に相当する）オン状態およびオフ状態のみを使用するように制限されているが、量子プロセッサは、物質のこれらの量子状態を利用して、データ計算で使用可能な信号を出力する。

従来のコンピュータは、情報をビットで符号化する。各ビットは、１または０の値を取ることができる。これらの１および０は、最終的にコンピュータ機能を駆動するオン／オフ・スイッチとして役割を果たす。一方、量子コンピュータは、量子物理学の２つ基本原理である重ね合せおよびもつれに従って動作する量子ビットに基づいている。重ね合せとは、各量子ビットが１と０の両方を同時に表すことができることを意味する。もつれとは、重ね合せ状態にある量子ビットを非古典的な方法で互いに相関付けることができることを意味し、すなわち、一方の状態（１であるか、０であるか、その両方であるか）は、もう一方の状態に依存することができ、２つの量子ビットを個別に処理する場合よりも、もつれている場合の方が、２つの量子ビットに関して解明され得る情報が多いことを意味する。

量子ビットは、これらの２つの原理を使用して、より高度な情報プロセッサとして動作し、これにより、量子コンピュータは、従来のコンピュータでは困難な問題を解決できるように機能することが可能になる。ＩＢＭ（Ｒ）は、超伝導量子ビットを使用した量子プロセッサの動作性の構築および実証に成功した（ＩＢＭは、米国および他の国におけるＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ ｃｏｒｐｏｒａｔｉｏｎの登録商標である）。

超伝導量子ビットは、ジョセフソン接合を含む。ジョセフソン接合は、２つの薄膜超伝導金属層を非超伝導材料によって分離することによって形成される。超伝導層の金属が、たとえば金属の温度を指定された極低温まで下げることによって、超伝導になるとき、電子対は、一方の超伝導層から非超伝導層を通って他方の超伝導層まで通り抜けることができる。量子ビットでは、分散非線形インダクタとして機能するジョセフソン接合は、非線形マイクロ波発振器を形成する１つまたは複数の容量性デバイスと並列に電気的に結合される。発振器は、量子ビット回路におけるインダクタンスおよび静電容量の値によって決定される共振／遷移周波数を有する。「量子ビット」という用語への言及は、使用される場所で明確に区別されない限り、ジョセフソン接合を使用する超伝導量子ビット回路への言及である。

量子ビットによって処理された情報は、マイクロ波周波数の範囲のマイクロ波信号／光子の形で搬送または伝送される。マイクロ波信号は、そこに符号化された量子情報を解読するために、捕捉、処理、および分析される。読出し回路は、量子ビットと結合して、量子ビットの量子状態を捕捉、読み取り、測定する回路である。読出し回路の出力は、ｑプロセッサが計算を実行するために使用可能な情報である。

超伝導量子ビットは２つの量子状態、すなわち｜０＞および｜１＞を有する。これらの２つの状態は、原子の２つのエネルギー状態、たとえば、超伝導人工原子（超伝導量子ビット）の基底状態（｜ｇ＞）および第１の励起状態（｜ｅ＞）とすることができる。他の例には、核スピンまたは電子スピンのスピンアップとスピンダウン、結晶欠陥の２つの位置、および量子ドットの２つの状態が含まれる。システムは量子的性質を有しているので、２つの状態の任意の組合せが許容され、有効である。

量子ビットを使用した量子計算の信頼性を高めるために、量子回路、たとえば、量子ビット自体、量子ビットに関連付けられた読出し回路、および量子プロセッサの他の部分は、エネルギーを注入または散逸することなどによって、量子ビットのエネルギー状態を著しく変化させてはならず、量子ビットの｜０＞状態と｜１＞状態との間の相対位相に影響を与えてはならない。量子情報によって動作する任意の回路に対するこの動作上の制約は、このような回路で使用される半導体構造および超伝導構造を製造する際に特別な考慮事項を必要とする。

量子プロセッサ・チップ（ＱＰＣ：quantum processor chip）は、１つまたは複数の量子ビットを含むことができる。ＱＰＣは、マイクロ波信号の入力または出力用に１つまたは複数のラインを有することができる。マイクロ波ラインの一般的な非限定的な実施形態は、マイクロ波周波数範囲の電磁信号を搬送する同軸ケーブルである。

現在利用可能なＱＰＣは超極低温（ultra-low cryogenic temperature）で動作するので、量子計算環境で使用されるライン、読出し回路、および他の周辺のコンポーネントは、１つまたは複数の希釈冷凍機ステージ（本明細書では簡潔に「ステージ」と呼ぶ）を通過する。ステージは、ステージの高温側に入れたラインおよびコンポーネントの熱状態または温度をステージ温度（ステージで維持される温度）まで下げるように動作する。したがって、一連のステージは、ラインの温度を、常温（たとえば、約３００ケルビン（Ｋ））から、量子ビットが動作する極低温、たとえば、約０．０１Ｋまで漸進的に低下させる。

最終（最低温度）ステージからのラインは、ＱＰＣに結合する。逆に、量子ビットからの信号は、ラインがＱＰＣから離れる方向に一連のステージを通過するにつれて温度が徐々に上昇するライン上で実行される。最終段階を含む各ステージにおいて、ラインは、半導体回路または超伝導体回路に接続しなければならない。

ストリップラインは、導電性材料が誘電体基板の内側にストリップの形状で形成され、かつ２つの接地平面間に挟まれた平面導電性構造である。接地平面は、接地電位にある構造、多くの場合は導電性金属構造である。ストリップは、ストリップラインの中心導体を形成する。一般に、中心導体は、実質的に長方形の断面および長さを有する実質的に長方形の角柱の形態で形成されるが、例示的な実施形態は、同様に本明細書に記載の実施形態のストリップラインにおいて中心導体として形成および使用される、円筒形ワイヤなどの他の形態も企図している。

現在、ストリップラインは、マイクロ波ラインを回路に結合するために使用される。具体的には、現在使用されているストリップラインは、誘電体基板の絶縁体に形成される。ストリップラインから基板のアクセス可能な表面に配置された導電性接点まで、ビア構造が形成される。次いで、外部回路ワイヤが、接点にはんだ付けされる。

例示的な実施形態では、現在のストリップラインおよびそれらを形成する方法が、様々な理由により量子アプリケーションに適していないことが理解される。たとえば、一般的な誘電体基板材料で製造されたほとんどのストリップラインは、１ギガヘルツ（ＧＨｚ）未満でのみ使用可能であり、極低温、具体的には４Ｋ未満の温度では使用できない。量子ビットは、１ＧＨｚを超えて、また４Ｋをはるかに下回る温度で動作する。超伝導材料を使用して製造されたストリップラインは、４Ｋ未満および１ＧＨｚを超えて動作するが、熱伝導率が低く、ラインへのはんだ付け接続に適していない。

例示的な実施形態では、ストリップラインが量子計算環境で使用可能であるためには、ストリップラインがステージ内で十分に熱化されるべきであることが理解される。ある構造から別の構造への熱化は、結合が２つの構造間で少なくとも閾値レベルの熱伝導率を達成するように、２つの構造を構築および結合するプロセスである。良好な熱化は、すなわち、熱的に結合された構造間の熱伝導率が必要な熱伝導率の閾値レベルを超える熱化である。たとえば、例示的な実施形態によれば、４ケルビンで１ワット／（センチメートル＊Ｋ）を超える熱伝導率が、良好な熱伝導率の許容可能な閾値レベルである。

例示的な実施形態では、マイクロ波ラインをステージ内の回路または量子ビットに結合する方式が、良好な熱化、良好な電気伝導率（たとえば、少なくとも１００という残留抵抗率（ＲＲＲ：Residual Resistance Ratio）を示す）を示し、またミリケルビン以下まで、たとえば０．０００００１Ｋまでの極低温で電気的かつ熱的な性能を提供することが理解される。さらに、結合の方式は、はんだフリーであるべきである。

例示的な実施形態では、現在形成されているストリップラインが、マイクロ波アプリケーションに使用される場合、ストリップラインの隣接する中心導体（ＣＣ、複数形はＣＣｓ）間に著しいクロストークを引き起こすことが理解される。量子アプリケーションは単一光子と同じ程度に小さいエネルギーレベルを処理するので、クロストークおよび他のノイズからのマイクロ波干渉は、非量子アプリケーションよりもはるかに厳しい要件を満たさなければならない。たとえば、ストリップラインを量子アプリケーションで使用できるようにするには、ＣＣ間のクロストークを−５０デシベル（ｄＢ）未満にするべきである。例示的な実施形態では、−５０ｄＢ未満のクロストークを達成するために、望ましくないことには、ストリップライン内のＣＣ間の分離距離または空隙が大きくなければならないことが理解される。ＣＣ間の大きな分離により、チップ上に配置できる量子ビットおよび他の量子コンポーネントの数が大幅に制限される。例示的な実施形態では、−５０ｄＢのクロストークを超えない、より高密度のＣＣ（ＣＣ間の分離距離が小さいこと）が、量子アプリケーションにとって望ましいことが理解される。

例示的な実施形態は、量子アプリケーションで使用可能なストリップライン（ｑストリップライン）、ならびにその製造方法および製造システムを提供する。一実施形態のｑストリップラインは、第１のポリイミド膜と、第２のポリイミド膜と、第１のポリイミド膜と第２のポリイミド膜との間に形成された第１の中心導体および第２の中心導体と、第２のポリイミド膜の第１の凹部を介して第１の中心導体と電気的かつ熱的に接触するように構成された第１のピンとを含む。

一実施形態では、第１のポリイミド膜の厚さは、指定された絶縁体厚さＢの少なくとも半分である。

別の実施形態では、第１の中心導体と第２の中心導体との間のマイクロ波クロストークを−５０デシベル未満とするために、第１の中心導体の第１の寸法と、第１の中心導体と第２の中心導体との間の分離距離との合計の３倍が、厚さＢの２倍より大きくなるように、Ｂが選択される。

別の実施形態のｑストリップラインは、第１の凹部をさらに含み、第１の凹部は、第２の接地平面および第２のポリイミド膜を介して第１の中心導体の一部分を露出させるように形成される。

別の実施形態のｑストリップラインは、弾性ピンをさらに含み、弾性ピンは、第１のピンとして使用され、弾性ピンは、はんだ付けすることなく、第１の中心導体に圧力を加えることのみによって電気的かつ熱的に接触する。

別の実施形態のｑストリップラインは、コネクタをさらに含み、コネクタは、マイクロ波ラインを第１のピンとインターフェースするように構成される。

別の実施形態のｑストリップラインは、第１のポリイミド膜の第１の側に第１の接地平面をさらに含み、第１の中心導体および第２の中心導体は、第１のポリイミド膜の、第１の側の反対側に形成される。

別の実施形態のｑストリップラインは、第２のポリイミド膜の第１の側に第２の接地平面をさらに含み、第１の中心導体および第２の中心導体は、第２のポリイミド膜の、第１の側の反対側に形成される。

別の実施形態では、ｑストリップラインは、希釈冷凍機ステージ（ステージ）の極低温で動作し、ｑストリップラインは、ステージに対して閾値を超える熱化を示し、ｑストリップラインは、ステージの極低温で閾値を超える電気伝導率を示し、ｑストリップラインは、第１の中心導体と第２の中心導体の間のマイクロ波クロストークを−５０デシベル未満とする。

一実施形態は、ｑストリップラインを製造するための製造方法を含む。

一実施形態は、ｑストリップラインを製造するための製造システムを含む。

本発明の特性であると考えられる新規の特徴が、添付の特許請求の範囲に記載されている。しかしながら、例示的な実施形態の以下の詳細な説明を添付図面と引き合せながら参照することによって、本発明自体、ならびに好ましい利用態様、そのさらなる目的および利点が最良に理解される。

例示的な実施形態による、十分に熱化されたｑストリップラインがマイクロ波接続を提供する量子アプリケーションにおける一連のステージの例示的な構成のブロック図である。 例示的な実施形態による、ｑストリップラインを使用して改善され得るステージ内のラインの接続を示す図である。 例示的な実施形態による、ｑストリップラインの構成のブロック図である。 例示的な実施形態による、ｑストリップラインの構成、およびｑストリップラインを形成するための方法を示す図である。 例示的な実施形態による、マイクロ波ラインをｑストリップラインに接続するためのブロック図および方法を示す図である。 例示的な実施形態による、ｑストリップラインと共に使用可能な例示的なコネクタの概略図である。 例示的な実施形態による、ｑストリップラインを製造するための例示的なプロセスの流れ図である。

本発明を説明するために使用される例示的な実施形態は、一般に、量子アプリケーションの要件に特に適したストリップライン（以下、簡潔にｑストリップラインと呼ぶ）の上記の必要性に対処し、解決する。例示的な実施形態は、量子アプリケーションにおける高密度接続のための十分に熱化されたストリップライン形成を提供する。

周波数のうちのある周波数に関連して発生するものとして本明細書に記載されている動作は、その１つまたは複数の周波数の信号に関連して発生するものと解釈されるべきである。「信号」への言及はすべて、使用される場所で明確に区別されない限り、マイクロ波信号への言及である。

一実施形態は、ｑストリップラインの構成を提供する。別の実施形態は、ｑストリップラインの製造方法を、その方法がソフトウェア・アプリケーションとして実装され得るように提供する。製造方法の実施形態を実装するアプリケーションは、リソグラフィ・システムなどの既存の超伝導体製造システムと連動して動作するように構成され得る。

説明を明確にするために、例示的な実施形態は、いくつかの例示的な構成を使用して説明されるが、それに限定するものではない。当業者であれば、本開示から、記載された目的を達成するために、記載された構成の多くの変更、適合、および修正を考案することができ、それらは、例示的な実施形態の範囲内であることが企図される。

さらに、例示的なｑストリップラインおよびそのコンポーネントの簡略図が、図および例示的な実施形態で使用される。実際の製造または回路では、本明細書に示されていない、もしくは記載されていない追加の構造もしくはコンポーネント、または、示されているものとは異なるが本明細書に記載されている目的のための構造もしくはコンポーネントが、例示的な実施形態の範囲を逸脱することなく存在し得る。

さらに、例示的な実施形態は、実際のまたは仮定の特定のコンポーネントに関して、例としてのみ記載されている。ｑストリップラインに関して説明された機能を提供することを目的とする構造、またはそれを再利用することができる構造を製造するために、様々な例示的な実施形態によって説明されるステップを適合させることができ、このような適合は、例示的な実施形態の範囲内であることが企図される。

例示的な実施形態は、特定のタイプの材料、電気的特性、ステップ、形状、サイズ、数、周波数、回路、コンポーネント、および用途に関して、例としてのみ記載されている。これらおよび他の同様のアーチファクトのいかなる特定の明示も本発明を限定することは意図されていない。例示的な実施形態の範囲内で、これらおよび他の同様のアーチファクトの任意の適切な明示を選択することができる。

本開示の例は、説明を明確にするためにのみ使用され、例示的な実施形態に限定されない。本明細書に挙げられた利点は、単なる例であり、例示的な実施形態に限定することを意図するものではない。特定の例示的な実施形態によって、追加の利点または異なる利点を実現することができる。さらに、特定の例示的な実施形態は、上記で挙げた利点の一部もしくは全部を有することがあり、または上記で挙げた利点を１つも持たないことがある。

図１を参照すると、本図は、例示的な実施形態による、十分に熱化されたｑストリップラインがマイクロ波接続を提供する、量子アプリケーションにおける一連のステージの例示的な構成のブロック図を示す。ステージ１０２、１０４、１０６、１０８、１１０、および１１２は、いくつかの例示的な希釈冷凍機ステージであり、本明細書に記載のように、それぞれが指定された温度を維持する。たとえば、ステージ１０２は、約３００Ｋなどの常温とすることができ、ベースステージ１０４〜１１２はそれぞれ、４０Ｋ、４Ｋ、０．７Ｋ、０．１Ｋ、０．０１Ｋを維持する。

ラインＬ１、Ｌ２…Ｌｎは、マイクロ波信号を搬送し、量子ビット１１４に向かって、または量子ビット１１４から、ステージ１０２〜１１２を通過する。

図２を参照すると、本図は、例示的な実施形態による、ｑストリップラインを使用して改善され得るステージ内のラインの接続を示す。ステージ２０２およびステージ２０４は、一連のステージにおける２つの連続するステージ、たとえば、図１のステージ１０４とステージ１０６、またはステージ１０６とステージ１０８、またはステージ１０８とステージ１１０、またはステージ１１０とステージ１１２の例である。ステージ２０２が温度Ｔ１を維持するステージＸであり、ステージ２０４がそこでの温度Ｔ２を維持するステージＹであると仮定する。ステージ２０２およびステージ２０４は、図１のように、２つ以上のラインＬ１…Ｌｎを介して結合される。

ラインがステージに入るとき、ラインは、ステージで十分に熱化されるべきである。各ステージ２０２および２０４の接続領域２０６はそのような領域であり、接続領域２０６は、ラインが所与のステージの量子装置のコンポーネントと結合する場所である。領域２０６内の隣接するライン間および接続点間には、マイクロ波クロストーク２０８の電位が存在する。現在、接続領域２０６の従来技術のストリップラインは、本明細書に記載の理由により、望ましくないレベルのクロストークおよび不十分な熱化を引き起こす。接続領域２０６のｑストリップラインは、ステージへのラインおよびコネクタの熱化を改善し、また、−５０ｄＢを超えるクロストークを生じることなく、従来技術のストリップラインと比較して、より高密度の接続を容易にする。

図３を参照すると、本図は、例示的な実施形態による、ｑストリップラインの構成のブロック図を示す。構成３００は、絶縁体、たとえば、基板３０６内にあり、接地平面３０８および３１０との間に挟まれた、２つのＣＣ３０２および３０４を示す。ＣＣ３０２および３０４ならびに接地平面３０８および接地平面３１０に使用される材料は、同じとすることができるが、同じである必要はない。

本図の非限定的な描写では、ＣＣ３０２およびＣＣ３０４は、幅Ｗ、厚さＴを有し、分離距離Ｓだけ互いに離れている。Ｂは、基板３０６の全体の厚さであり、その実質的に中心にＣＣ３０２およびＣＣ３０４がある。一実施形態では、ＣＣ３０２とＣＣ３０４との間の分離距離Ｓは、ＣＣ３０２、ＣＣ３０４、またはその両方の寸法の関数である。たとえば、ＣＣ３０２およびＣＣ３０４が、この非限定的な例に示されるように長方形の外形を有するとき、Ｓは、ＣＣ３０２またはＣＣ３０４あるいはその両方の厚さである寸法Ｔの関数である。別の実施形態では、たとえば、ＣＣ３０２またはＣＣ３０４あるいはその両方が類似した外形を有するが、円筒形ＣＣの場合のように異なる形状であるとき、Ｓは、一方の円筒または両方の円筒の半径の関数である。

一実施形態では、たとえば、図示の長方形の外形を使用してｑストリップラインを形成する場合、Ｗ、Ｓ、およびＢが以下の条件に従って構成されるとき、ＣＣ３０２およびＣＣ３０４におけるクロストークは、望ましくは−５０ｄＢ未満に制限される。
３（Ｗ＋Ｓ）＞２＊Ｂ

図４を参照すると、本図は、例示的な実施形態による、ｑストリップラインの構成、およびｑストリップラインを形成するための方法を示す。構成４００は、構成３００の特定の例である。構成４００を、図２の接続領域２０６で使用して、許容可能なクロストークおよび熱化を伴う高密度接続を実現することができる。金属層４０２は、第１の接地平面を形成する。図３に関して説明したように、厚さＢの少なくとも半分の厚さを有するポリイミドの層４０４が、接地平面４０２上に堆積される。一実施形態では、少なくともＢ／２の厚さの市販のポリイミド膜を、構造４０４として使用することができる。

ＣＣ４０６、４０８…４１０を堆積してストリップライン４００の任意の数のＣＣを形成するために、適切な薄い金属堆積技法が一実施形態によって使用される。一実施形態では、ＣＣは、１マイクロメートル未満の厚さＴを有するほぼ長方形の外形で形成される。

一実施形態は、ＣＣ４０６…４１０上に、図３に関して説明したように、厚さＢの少なくとも半分の厚さを有するポリイミドの層４１２を堆積させる。実施形態は、ポリイミド膜４１２上に金属層４１４を堆積して第２の接地平面を形成し、このように、ｑストリップライン４００のストリップライン構造を完成させる。

図５を参照すると、本図は、例示的な実施形態による、マイクロ波ラインをｑストリップラインに接続するためのブロック図および方法を示す。構造４００は、マイクロ波ラインと接続するために、構成５００においてさらなるステップの対象となる。

一実施形態は、穴または凹部５０２をエッチングするかまたは凹ませて、ＣＣ４０６の一部分を露出させる。実施形態は、任意選択で、ｑストリップライン構成５００の他のＣＣの一部分を露出させるための追加の穴、たとえば、ＣＣ４０８の一部分を露出させるための穴５０４を形成してもよい。このように露出されたＣＣの一部分は、他のコンポーネントとの電気的かつ熱的な接続に利用できるようになる。たとえば、コネクタ５０６は、ケーブルのタイプおよびそれが使用される用途に応じて、市販のケーブル・コネクタまたは特注のコネクタとすることができる。一実施形態は、ピン５０８を有するコネクタ５０６を構成し、ピン５０８は、穴５０２を介して、ＣＣ４０６との電気的かつ熱的な接続を形成する。同様に、実施形態は、穴５０４を介してＣＣ４０８に接触するピン５１０など、追加のＣＣの追加の露出部分のために任意の数の追加のピンを構成するように動作可能である。一実施形態では、ピン５０８およびピン５１０は、はんだ付けすることなく、ライン５１２〜５１４とＣＣ４０６〜４０８との間の電気的かつ熱的な接続を形成することができる弾性ピンである。

コネクタ５０６は、図１および図２に示されるように、ラインＬ１、Ｌ２などを形成するケーブル５１２およびケーブル５１４のタイプに従って選択される。一実施形態では、ライン５１２およびライン５１４は、同軸ケーブルを使用して形成される。

図６を参照すると、本図は、例示的な実施形態による、ｑストリップラインと共に使用可能な例示的なコネクタの概略図を示す。コネクタ６０２は、図５のコネクタ５０６として使用可能である。コネクタ６０２は、ライン５１２およびライン５１４を支える。コネクタ６０２は、ピン５０８〜５１０（本図では非表示）を収容し、これらは、ライン５１２〜５１４とＣＣ４０６〜４０８との間の電気的かつ熱的な接続をそれぞれ確立する。ライン５１２〜５１４とＣＣ４０６〜４０８との間にこのように形成された接続は、量子アプリケーションの従来のストリップライン密度よりも高い密度（たとえば、２．５ミリメートルの分離距離Ｓ）によって、本明細書に記載の閾値と比較して良好な熱化、本明細書に記載の極低温で量子アプリケーションにおける電磁信号の良好な電気伝導率を示すとともに、量子アプリケーションの閾値を下回るマイクロ波クロストークを生成する。

図７を参照すると、本図は、例示的な実施形態による、ｑストリップラインを製造するための例示的なプロセスの流れ図を示す。一実施形態のプロセス７００は、半導体もしくは超伝導体製造装置を動作させるためのソフトウェア・アプリケーションにおいて、または半導体もしくは超伝導体デバイスを製造するように動作する製造システムにおいて実装され得る。

プロセス７００は、第１の金属層を堆積させて、第１の接地平面を形成する。（ブロック７０２）。一実施形態では、接地平面は、超伝導材料を使用して形成され得る。

プロセス７００は、第１の接地平面上に少なくともＢ／２の厚さの第１のポリイミド膜を堆積させる（ブロック７０４）。プロセス７００は、本明細書に記載の機能に従って、分離距離を使用して、第１のポリイミド膜上に中心導体のセットを製造する（ブロック７０６）。

プロセス７００は、ＣＣのセット上に少なくともＢ／２の厚さの第２のポリイミド膜を堆積させる（ブロック７０８）。プロセス７００は、第２のポリイミド膜上に第２の薄い金属層を堆積させて、第２の接地平面を形成する（ブロック７１０）。

プロセス７００は、第２の接地平面および第２のポリイミド膜をエッチングするか、または凹ませて、ＣＣの一部分を露出させる（ブロック７１２）。プロセス７００は、同様に、セット内の様々なＣＣの一部分を露出させるのに必要な数だけ凹部を作成する。プロセス７００は、コネクタの第１のピンを第１の凹部を介して延在させ、第１のＣＣの露出部分と電気的かつ熱的に接触させる（ブロック７１４）。プロセス７００は、コネクタの第２のピンを第２の凹部を介して延在させ、第２のＣＣの露出部分と電気的かつ熱的に接触させる（ブロック７１６）。

プロセス７００は、第１のマイクロ波ラインを、コネクタを介して第１のピンと結合させる（ブロック７１８）。プロセス７００は、第２のマイクロ波ラインを、コネクタを介して第２のピンと結合させる（ブロック７２０）。その後、プロセス７００は終了する。

例示的な実施形態の範囲内で企図される基板は、たとえば、単結晶シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、炭化ケイ素（ＳｉＣ）、周期表からのＩＩＩ族元素（たとえば、Ａｌ、Ｇａ、Ｉｎ）と周期表からのＶ族元素（たとえば、Ｎ、Ｐ、Ａｓ、Ｓｂ）とを組み合わせることによって得られる化合物半導体（ＩＩＩ−Ｖ族化合物半導体）、周期表の２族もしくは１２族のいずれかからの金属と１６族の非金属（カルコゲン、以前はＶＩ族と呼ばれていた）とを組み合わせることによって得られる化合物（ＩＩ−ＶＩ族化合物半導体）、またはシリコン・オン・インシュレータ（ＳＯＩ）など、任意の適切な基板材料を使用して形成され得る。本発明のいくつかの実施形態では、基板は、埋め込み酸化物層（図示せず）を含む。

導体は、金属（たとえば、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、プラチナ（Ｐｔ）、スズ（Ｓｎ）、銀（Ａｇ）、金（Ａｕ））、導電性金属化合物材料（たとえば、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭化タンタル（ＴａＣ）、炭化チタン（ＴｉＣ）、炭化チタン・アルミニウム（ＴｉＡｌＣ）、ケイ化タングステン（ＷＳｉ）、窒化タングステン（ＷＮ）、酸化ルテニウム（ＲｕＯ_２）、ケイ化コバルト（ＣｏＳｉ）、ケイ化ニッケル（ＮｉＳｉ））、遷移金属アルミナイド（たとえば、Ｔｉ_３Ａｌ、ＺｒＡｌ）、ＴａＣ、ＴａＭｇＣ、カーボン・ナノチューブ、導電性カーボン、グラフェン、またはこれらの材料の任意の適切な組合せを含むがこれらに限定されない、任意の適切な導電性材料を含むことができる。導電性材料はさらに、堆積中または堆積後に組み込まれるドーパントを含んでもよい。

（約１０〜１００ミリケルビン（ｍＫ）または約４Ｋなどの低温での）超伝導材料の例には、ニオブ、アルミニウム、タンタルなどが含まれる。ラインは、超伝導材料で作成され得る。

本発明の様々な実施形態は、関連する図面を参照して本明細書に記載されている。本発明の範囲から逸脱することなく、代替の実施形態を考案することができる。以下の説明および図面では、要素間に様々な接続および位置関係（たとえば、上、下、隣接など）が示されているが、当業者は、本明細書に記載の位置関係の多くが、配向が変化しても、説明された機能が維持されている場合は、配向に依存しないことを理解するであろう。これらの接続または位置関係あるいはその両方は、特に明記しない限り、直接的または間接的とすることができ、本発明は、この点に関して限定することを意図するものではない。したがって、エンティティの結合は、直接的または間接的な結合のいずれかを指すことができ、エンティティ間の位置関係は、直接的または間接的な位置関係とすることができる。間接的な位置関係の例として、本明細書において、層「Ｂ」上に層「Ａ」を形成することへの言及は、層「Ａ」および層「Ｂ」の関連する特性および機能性が中間層によって実質的に変更されない限り、１つまたは複数の中間層（たとえば、層「Ｃ」）が層「Ａ」と層「Ｂ」との間にある状況を含む。

以下の定義および略語は、特許請求の範囲および明細書の解釈のため使用されている。本明細書で使用されるとき、「備える（comprises）」、「備えている（comprising）」、「含む（includes）」、「含んでいる（including）」、「有する（has）」、「有している（having）」、「包含する（contains）」もしくは「包含している（containing）」という用語、またはそれらの任意の他の変形は、非排他的な包含を対象とすることを意図している。たとえば、要素の列挙を含む組成物、混合物、プロセス、方法、物品、または装置は、必ずしもそれらの要素のみに限定されるわけではなく、明示的に列挙されていない、またはそのような組成物、混合物、プロセス、方法、物品、または装置に固有の他の要素を含むことができる。

さらに、「例示的」という用語は、本明細書では「例、実例、または例示の役割を果たす」ことを意味するように使用されている。本明細書において「例示的」と記載されている実施形態または設計は、必ずしも他の実施形態または設計よりも好ましいまたは有利であると解釈されるべきではない。「少なくとも１つ」および「１つまたは複数」という用語は、１以上、すなわち、１、２、３、４などの任意の整数を含むと理解される。「複数」という用語は、２以上、すなわち、２、３、４、５などの任意の整数を含むと理解される。「接続」という用語は、間接的「接続」および直接的「接続」を含むことができる。

本明細書における「一実施形態」、「実施形態」、「例示的な実施形態」などへの言及は、記載された実施形態が特定の特徴、構造、または特性を含むことができるが、すべての実施形態が、特定の特徴、構造、または特性を含んでも含まなくてもよいことを示している。さらに、そのような語句は、必ずしも同じ実施形態を指すとは限らない。さらに、特定の特徴、構造、または特性が実施形態に関連して説明されるとき、明示的に記載されているかどうかに関わらず、他の実施形態に関連してそのような特徴、構造、または特性に影響を与えることは当業者の知識の範囲内であることが提起される。

「約」、「実質的に」、「おおよそ」という用語、およびそれらの変形は、出願時に利用可能な機器に基づく特定の量の測定に関連する誤差の程度を含むことを意図している。たとえば、「約」は、所与の値の±８％、または５％、または２％の範囲を含むことができる。

本発明の様々な実施形態の説明が、例示の目的で提示されてきたが、網羅的であること、または開示される実施形態に限定されることを意図するものではない。説明された実施形態の範囲および思想から逸脱することなく、多くの修正形態および変形形態が当業者には明らかであろう。本明細書で使用される用語は、市場で見出される技術よりも優れた実施形態の原理、実際の適用、もしくは技術的改善を最良に説明するために、または当業者が本明細書に記載の実施形態を理解できるようにするために選択されたものである。

Claims (20)

1. 量子アプリケーションで使用するためのストリップライン（ｑストリップライン）であって、
   第１のポリイミド膜と、
   第２のポリイミド膜と、
   前記第１のポリイミド膜と前記第２のポリイミド膜との間に形成された第１の中心導体および第２の中心導体と、
   前記第２のポリイミド膜の第１の凹部を介して前記第１の中心導体と電気的かつ熱的に接触するように構成された第１のピンと
   を備える、ストリップライン。
2. 前記第１のポリイミド膜の厚さが、指定された絶縁体厚さＢの少なくとも半分である、請求項１に記載のｑストリップライン。
3. 前記第１の中心導体と前記第２の中心導体との間のマイクロ波クロストークを−５０デシベル未満とするように、前記第１の中心導体の第１の寸法と、前記第１の中心導体と前記第２の中心導体との間の分離距離との合計の３倍が、厚さＢの２倍より大きくなるように、Ｂが選択される、請求項２に記載のｑストリップライン。
4. 前記第１の凹部が、第２の接地平面および前記第２のポリイミド膜を介して前記第１の中心導体の一部分を露出させるように形成された前記第１の凹部をさらに備える、請求項１に記載のｑストリップライン。
5. 弾性ピンをさらに備え、前記弾性ピンが、前記第１のピンとして使用され、前記弾性ピンが、はんだ付けすることなく、前記第１の中心導体に圧力を加えることのみによって電気的かつ熱的に接触する、請求項１に記載のｑストリップライン。
6. コネクタをさらに備え、前記コネクタが、マイクロ波ラインを前記第１のピンとインターフェースするように構成される、請求項１に記載のｑストリップライン。
7. 前記第１のポリイミド膜の第１の側に第１の接地平面をさらに備え、前記第１の中心導体および前記第２の中心導体が、前記第１のポリイミド膜の、前記第１の側の反対側に形成される、請求項１に記載のｑストリップライン。
8. 前記第２のポリイミド膜の第１の側に第２の接地平面をさらに備え、前記第１の中心導体および前記第２の中心導体が、前記第２のポリイミド膜の、前記第１の側の反対側に形成される、請求項７に記載のｑストリップライン。
9. 前記ｑストリップラインが、希釈冷凍機ステージ（ステージ）の極低温で動作し、前記ｑストリップラインが、前記ステージに対して閾値を超える熱化を示し、前記ｑストリップラインが、前記ステージの前記極低温で閾値を超える電気伝導率を示し、前記ｑストリップラインが、前記第１の中心導体と前記第２の中心導体の間のマイクロ波クロストークを−５０デシベル未満とする、請求項１に記載のｑストリップライン。
10. 量子アプリケーションで使用するためのストリップライン（ｑストリップライン）を製造する方法であって、
    第１のポリイミド膜を形成することと、
    第２のポリイミド膜を形成することと、
    前記第１のポリイミド膜と前記第２のポリイミド膜との間に第１の中心導体および第２の中心導体を形成することと、
    前記第２のポリイミド膜の第１の凹部を介して前記第１の中心導体と電気的かつ熱的に接触するように、第１のピンを構成することと
    を含む、方法。
11. 前記第１のポリイミド膜の厚さが、指定された絶縁体厚さＢの少なくとも半分である、請求項１０に記載の方法。
12. 前記第１の中心導体と前記第２の中心導体との間のマイクロ波クロストークを−５０デシベル未満とするように、前記第１の中心導体の第１の寸法と、前記第１の中心導体と前記第２の中心導体との間の分離距離との合計の３倍が、厚さＢの２倍より大きくなるように、Ｂが選択される、請求項１１に記載の方法。
13. 前記第１の凹部を形成することをさらに含み、前記第１の凹部が、第２の接地平面および前記第２のポリイミド膜を介して前記第１の中心導体の一部分を露出させるように形成される、請求項１０に記載の方法。
14. 弾性ピンを構成することをさらに含み、前記弾性ピンが、前記第１のピンとして使用され、前記弾性ピンが、はんだ付けすることなく、前記第１の中心導体に圧力を加えることのみによって電気的かつ熱的に接触する、請求項１０に記載の方法。
15. マイクロ波ラインを前記第１のピンとインターフェースするようにコネクタを構成することをさらに含む、請求項１０に記載の方法。
16. 前記第１のポリイミド膜の第１の側に第１の接地平面を形成することをさらに含み、前記第１の中心導体および前記第２の中心導体が、前記第１のポリイミド膜の、前記第１の側の反対側に形成される、請求項１０に記載の方法。
17. 前記第２のポリイミド膜の第１の側に第２の接地平面を形成することをさらに含み、前記第１の中心導体および前記第２の中心導体が、前記第２のポリイミド膜の、前記第１の側の反対側に形成される、請求項１６に記載の方法。
18. 前記ｑストリップラインが、希釈冷凍機ステージ（ステージ）の極低温で動作し、前記ｑストリップラインが、前記ステージに対して閾値を超える熱化を示し、前記ｑストリップラインが、前記ステージの前記極低温で閾値を超える電気伝導率を示し、前記ｑストリップラインが、前記第１の中心導体と前記第２の中心導体の間のマイクロ波クロストークを−５０デシベル未満とする、請求項１０に記載の方法。
19. 製造システムであって、量子アプリケーションで使用可能なストリップライン（ｑストリップライン）を製造するように動作されるとき、
    第１のポリイミド膜を形成することと、
    第２のポリイミド膜を形成することと、
    前記第１のポリイミド膜と前記第２のポリイミド膜との間に第１の中心導体および第２の中心導体を形成することと、
    前記第２のポリイミド膜の第１の凹部を介して前記第１の中心導体と電気的かつ熱的に接触するように、第１のピンを構成することと
    を含む動作を実行する、製造システム。
20. 前記第１のポリイミド膜の厚さが、指定された絶縁体厚さＢの少なくとも半分である、請求項１９に記載の製造システム。

Images