JP2021533269A - マルチカソード堆積システム - Google Patents

Abstract

物理的気相堆積（ＰＶＤ）チャンバおよびその動作方法が開示される。粒子欠陥、温度制御およびまたは測定および／または電圧粒子トラップを低減して処理欠陥を減少させる輪郭の１つまたは複数を備えるチャンバを提供するチャンバおよび方法が記載される。【選択図】図２

Description

本開示は、概して基板処理システムに関し、具体的には、処理中に粒子を低減しかつ温度を制御するための１つまたは複数の特徴を有する複数のカソードアセンブリ（マルチカソード）を有する堆積システムに関する。

物理的気相堆積（ＰＶＤ）と代替的に呼ばれるスパッタリングは、半導体集積回路の製造において金属および関連材料の堆積のために使用される。スパッタリングの使用は、ビアまたは他の垂直相互接続構造といった高アスペクト比の孔の側壁上に金属層を堆積するため、並びに極紫外（ＥＵＶ）マスクブランクの製造において拡大した。ＥＵＶマスクブランクスの製造においては、粒子が最終製品の性質に悪影響を与えるため、粒子発生の最小化が望ましい。

プラズマスパッタリングは、ＤＣスパッタリングまたはＲＦスパッタリングを使用して達成することができる。プラズマスパッタリングは通常、磁気ヨークを通して背後で磁気的に結合された２つの反対の極の磁石を含む、スパッタリングターゲットの裏側に位置決めされたマグネトロンを含み、処理空間の中に磁場を投射し、プラズマ密度を高め、ターゲットの前面からのスパッタリング速度を上昇させる。マグネトロンに使用される磁石は、典型的には、ＤＣスパッタリングのための閉ループおよびＲＦスパッタリングのための開ループである。

物理的気相堆積（ＰＶＤ）チャンバなどのプラズマ強化基板処理システムでは、高磁場および高ＤＣ電力を用いる高出力密度ＰＶＤスパッタリングが、スパッタリングターゲットに高エネルギーを生成し、スパッタリングターゲットの表面温度の大きな上昇を引き起こすことができる。スパッタリングターゲットは、ターゲットのバッキング板を冷却流体に接触させることによって冷却される。通常、商業的に実施されるプラズマスパッタリングでは、スパッタ堆積される材料のターゲットは、コーティングされるウエハを含む真空チャンバに密封される。アルゴンがチャンバに導入される。チャンバの壁またはシールドを接地させたままターゲットに数百ボルトの負のＤＣバイアスを印加すると、アルゴンが励起されてプラズマが形成される。正に帯電したアルゴンイオンは、高エネルギーで負にバイアスされたターゲットに引き付けられ、ターゲットからターゲット原子をスパッタする。

ＰＶＤチャンバ設計は進歩したが、粒子などの欠陥源を低減し、ＰＶＤチャンバ、特に下部シールドの温度制御を改善し、チャンバ内において望ましくない粒子を捕捉する必要性が残っている。

複数のカソードアセンブリと、複数のカソードアセンブリの１つを露出させるためのシールド孔を有する複数のカソードアセンブリの下方の上部シールドと、上部シールドの下方の下部シールドとを含む物理的気相堆積（ＰＶＤ）チャンバが提供される。下部シールドは、上部シールドに接触する上端と、上端の反対側の下端と、上端から下端に延びる高さ「Ｈ」および下部シールド壁内面を備える下部シールド壁とを有する。下部シールド壁内面は、上端から約０．８Ｈに延びる直線領域を有し、直線領域は、下部シールド壁内面上に、約０．１度から約１２０度の範囲、および約２１０度から約３６０度の範囲の角度を有する屈曲を有さない。

第２の態様によれば、複数のカソードアセンブリと、複数のカソードアセンブリの１つを露出させるためのシールド孔を有する複数のカソードアセンブリの下方の上部シールドと、上部シールドの下方の下部シールドであって、上部シールドと接触する上端、上端と反対側の下端、および上端から下端に延びる高さ「Ｈ」を備える下部シールド壁を有する下部シールドと、下部シールドに隣接する１つまたは複数の加熱要素とを含むＰＶＤチャンバが提供される。

第３の態様によれば、材料層を堆積させる方法が提供される。この方法は、複数のカソードアセンブリ、複数のカソードアセンブリの１つを露出させるためのシールド孔を有する複数のカソードアセンブリの下方の上部シールド、ならびに上部シールドの下方の下部シールドであって、上部シールドに接する上端と、上端の反対側の下端と、上端から下端に延びる高さ「Ｈ」および上端から約０．８Ｈに延びる直線領域を有する下部シールド壁内面を備える下部シールドとを含むＰＶＤチャンバ内に基板を配置することを含み、ここで、直線領域は、下部シールド壁内面上に、約０．１度から約１２０度の範囲、および約２１０度から約３６０度の範囲の角度を有する屈曲を有さない。方法は、下部シールドに隣接して配置された１つまたは複数の加熱要素で下部シールドを加熱することも含む。

本開示の上述の特徴を詳細に理解できるように、上記で簡単に要約された本開示のより詳細な説明が、実施態様を参照することによって得られ、それらの実施態様の一部は添付図面に示されている。しかし、添付の図面は本開示の典型的な実施態様のみを示すものであり、したがって、本開示の範囲を限定するものと見なすべきではなく、本開示は他の等しく有効な実施態様も許容しうることに留意されたい。

先行技術による堆積システムの側面図である。 １つまたは複数の実施態様によるＰＶＤチャンバの側面図である。 図２に示されるＰＶＤチャンバの一部分の拡大側面図である。 １つまたは複数の実施態様による下部シールドライナーに隣接する加熱要素を備えたＰＶＤチャンバの代替的実施態様である。 図４のリングヒータの等角図である。 １つまたは複数の実施態様による下部シールドに隣接する電圧粒子トラップを示している。 １つまたは複数の実施態様による下部チャンバ本体とセラミックスペーサの部分等角図を示している。 １つまたは複数の実施態様による、上部シールド上方に配置された温度センサを示している。

本開示のいくつかの例示的な実施態様を記載する前に、本開示が、以下の説明で提示される構成または処理ステップの詳細に限定されないということを理解されたい。本開示は、他の実施態様が可能であり、様々な方法で実施または実行することができる。

本明細書および特許請求の範囲で使用される用語「基板」は、プロセスが作用する表面または表面の一部分を指す。これも当業者であれば理解するように、基板に対して言及がなされるとき、文脈上明らかに矛盾しない限り、基板の一部分のみを指すこともありうる。加えて、基板上への堆積に対して言及がなされるとき、それは、ベア基板と、１つまたは複数の膜またはフィーチャが上部に堆積または形成された基板との両方を意味しうる。

ここで使用される「基板」は、製造プロセスの間にその上で膜処理が実施される、任意の基板または基板上に形成された材料の表面を指す。例えば、その上で処理を実施することのできる基板表面は、用途に応じて、シリコン、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに、金属、金属窒化物、金属合金、およびその他の導電材料などの他の任意の材料を含む。基板には、限定されないが、半導体ウエハが含まれる。基板は、基板表面を研磨し、エッチングし、還元し、酸化し、ヒドロキシル化し、アニールし、ＵＶ硬化させ、電子ビーム硬化させ、かつ／またはベークするために、前処理プロセスに曝すことができる。基板自体の表面上で直接膜処理することに加えて、本開示では、開示される膜処理工程のいずれかが、以下でより詳細に開示される基板上に形成される下層にも実施することができ、「基板表面」という用語は、文脈が示すように、このような下層を含むことが意図されている。ゆえに、例えば、膜／層または部分的な膜／層が基板表面上に堆積されている場合、新たに堆積される膜／層の露出表面が基板表面となる。

ここで使用される「水平」という用語は、その配向に関係なく、マスクブランクの平面または表面に平行な平面と定義される。「垂直」という語は、前文で定義された水平に対して直角の方向を指す。例えば「上方」、「下方」、「底部）」、「上部」、「側（方）（「側壁」等における）」、「高い」、「低い」、「上部」、「上」、「下）」といった用語は、図に示される水平面に対して定義される。

「の上（ｏｎ）」という語は、要素間に直接の接触があることを示す。「直接〜に（ｄｉｒｅｃｔｌｙ ｏｎ）」という表現は、介在する要素がない要素間の直接の接触を示す。

当業者であれば、処理領域を説明するための「第１」および「第２」といった序数の使用が、処理チャンバ内部での具体的な場所、または処理チャンバ内部での露出の順序を示唆するものではないことを理解するであろう。

本開示の実施態様は、堆積システム、例えば、少なくとも１つのカソードアセンブリを備える物理的気相堆積（「ＰＶＤ」）チャンバに関し、特定の実施態様では、複数のカソードアセンブリを備えるＰＶＤチャンバ（ここでは「マルチカソードチャンバ」と呼ぶ）のための磁石設計に関する。

図１は、従来技術の堆積システムを示し、ＰＶＤチャンバ１００の形態の堆積システムの一部分の側面図が示されている。ＰＶＤチャンバの形態の堆積システムは、複数のカソードアセンブリ１０２を含むマルチカソードＰＶＤチャンバ１００として示されている。図示のマルチカソードＰＶＤチャンバ１００は、ＭＲＡＭ（磁気抵抗ランダムアクセスメモリ）を製造するように構成されたマルチターゲットＰＶＤ源、または極紫外（ＥＵＶ）マスクブランクを製造するように構成されたマルチターゲットＰＶＤ源を含んでいる。

マルチカソードＰＶＤチャンバは、チャンバ本体１０１を備え、複数のカソードアセンブリ１０２を離間した関係で適所に保持するように構成されたアダプタ（図示せず）を備える。いくつかの実施態様において、マルチカソードＰＶＤチャンバ１００は、ＰＶＤおよびスパッタリングのための複数のカソードアセンブリ１０２を含む。カソードアセンブリ１０２の各々は、直流電流（ＤＣ）または高周波（ＲＦ）を含む電源１１２に接続される。

この断面図は、基板またはキャリヤが処理される内部容積１２１を画定するチャンバ本体１０１を含む、ＰＶＤチャンバ１００の一実施例を示す。

図１に示される実施態様のカソードアセンブリ１０２は、いくつかの実施態様では、材料層１０３としての異なる材料をスパッタリングするために使用される。カソードアセンブリ１０２は、回転ペデスタル１１０上の基板またはキャリヤ１０８の上に配置された上部シールド１０６のシールド孔１０４を通して露出している。一般に、回転ペデスタル１１０の上方または上にあるキャリヤ１０８は１つだけであってよい。

図示の基板またはキャリヤ１０８は、集積回路の製造に使用される半導体材料を有する構造である。例えば、基板またはキャリヤ１０８は、ウエハを含む半導体構造を含む。代替的に、いくつかの実施態様の基板またはキャリヤ１０８は、ＥＵＶマスクブランクを形成するために使用される超低膨張ガラス基板などの別の材料である。基板またはキャリヤ１０８は、円形、正方形、長方形、または他のいずれかの多角形などといった任意の適切な形状とすることができる。

上部シールド１０６はシールド孔１０４を有するように形成され、いくつかの実施態様では、カソードアセンブリ１０２が、シールド孔１０４を通して材料層１０３を堆積させるために使用される。電源１１２はカソードアセンブリ１０２に適用される。いくつかの実施態様における電源１１２は、直流電流（ＤＣ）または高周波（ＲＦ）電源を含む。

上部シールド１０６は、一度にカソードアセンブリ１０２の１つを露出させ、他のカソードアセンブリ１０２を相互汚染から保護するように構成される。相互汚染は、カソードアセンブリ１０２の１つからカソードアセンブリ１０２のうちの別の１つへの堆積材料の物理的な移動または転移である。カソードアセンブリ１０２はターゲット１１４の上に配置される。いくつかの実施態様ではチャンバの設計はコンパクトである。いくつかの実施態様のターゲット１１４は任意の適切なサイズである。例えば、いくつかの実施態様におけるターゲット１１４の各々は、約４インチから約２０インチ、または約４インチから約１５インチ、または約４インチから約１０インチ、または約４インチから約８インチ、または約４インチから約６インチの範囲の直径である。

図１において、基板またはキャリヤ１０８は回転ペデスタル１１０上にあり、これはいくつかの実施態様では垂直に上下に移動する。基板またはキャリヤ１０８がチャンバの外に移動する前に、いくつかの実施態様における基板またはキャリヤ１０８は、下部シールド１１８の下に移動する。伸縮式カバーリング１２０は、下部シールド１１８に当接する。次いで、いくつかの実施態様では回転ペデスタル１１０が下降し、次いでキャリヤ１０８が、チャンバの外に移動する前にロボットアームで持ち上げられる。

材料層１０３がスパッタされるとき、いくつかの実施態様では、ターゲット１１４からスパッタされた材料は、下部シールド１１８の、外側でなく内側に保持される。この従来技術の実施態様では、伸縮式カバーリング１２０は、上方に湾曲した、所定の厚さを有する上昇リング部分１２２を含む。いくつかの実施態様における伸縮式カバーリング１２０は、下部シールド１１８に対して所定の間隙１２４および所定の長さを含む。したがって、材料層１０３を形成する材料は、回転ペデスタル１１０の下にいくことはなく、よって汚染物質が基板またはキャリヤ１０８に広がることはない。

図１は、個々のシュラウド１２６を示す。いくつかの実施態様におけるシュラウド１２６は、キャリヤ１０８上に堆積しないターゲット１１４からの材料の大部分がシュラウド１２６内に含まれるように設計され、よって材料の再生および保存を容易にする。これはまた、ターゲット１１４の各々のシュラウド１２６の１つを、そのターゲットに対して最適化することができ、より良好な接着および欠陥の低減を可能にする。

いくつかの実施態様において、シュラウド１２６は、カソードアセンブリ１０２間のクロストークまたはクロスターゲット汚染を最小化し、カソードアセンブリ１０２の各々について捕捉される材料を最大化するように設計される。したがって、カソードアセンブリ１０２の各々からの材料は、上にカソードアセンブリ１０２が位置決めされるシュラウド１２６の１つによって個々にうまく捕捉されるであろう。捕捉される材料は、基板またはキャリヤ１０８上に堆積されなくてもよい。例えば、いくつかの実施態様の第１のカソードアセンブリおよび第２のカソードアセンブリは、極紫外マスクブランクの形成において、例えば、第１のターゲットおよびカソードアセンブリ１０２から堆積されたシリコンと、第２のターゲットおよびカソードアセンブリ１０２からのモリブデンとの交互層といった、異なる材料の交互層を適用する。

いくつかの実施態様の基板またはキャリヤ１０８は、シュラウド１２６上のターゲット１１４からの金属を含む堆積材料を使用して基板またはキャリヤ１０８の表面上に堆積された均一な材料層１０３でコーティングされる。その後、シュラウド１２６は、回収プロセスに供される。回収プロセスは、シュラウド１２６を洗浄するだけでなく、シュラウド１２６上またはシュラウド内に残留した堆積材料の残留量を回収する。例えば、シュラウド１２６の１つの上にモリブデンがあってもよく、そのときシュラウド１２６のうちの別のものの上にケイ素があってもよい。モリブデンはケイ素よりも高価であるので、モリブデンを有するシュラウド１２６は、回収プロセスのために送り出される。

図１に示されるように、下部シールド１１８には、小さな角度１３０から生じる第１の湾曲部と、大きな角度１３２から生じる第２の湾曲部とが設けられ、その結果下部シールド１１８に膝部１１９が生じる。この膝部１１９は、堆積中に粒子が蓄積しうるエリアを提供し、したがって処理の欠陥源である可能性がある。

図２は、本開示の第１の実施態様によるＰＶＤチャンバ２００を示す。ＰＶＤチャンバ２００は、複数のカソードアセンブリ２０２を含む。上部シールド２０６は、複数のカソードアセンブリ２０２の下に設けられ、カソードアセンブリをチャンバの内部空間２２１に露出させるための１つまたは複数のシールド孔２０４を有する（明確にするために、１つのシールド孔２０４のみが図２に示されている）。下部シールド２１８は、上部シールド２０６の下方に同シールドに隣接して設けられている。

図２にはモジュール式チャンバ本体が開示されており、図では、中間チャンバ本体２２５が、下部チャンバ本体２２７の上方に同チャンバ本体に隣接して配置されている。中間チャンバ本体２２５は、下部チャンバ本体２２７に固定されて、下部シールド２１８を取り囲むモジュール式チャンバ本体を形成する。下部シールドライナー２２３は、下部シールド２１８と同じ全体の輪郭を維持し、中間チャンバ本体２２５および下部チャンバ本体２２７（すなわち、モジュール式チャンバ本体）と下部シールド２１８との間に配置されて、下部シールド２１８も取り囲んでいる。上部アダプタ２７３（図８に示される）は、中間チャンバ本体２２５の上方に配置されて、上部シールド２０６を取り囲んでいる。

ＰＶＤチャンバ２００にも、図１の回転ペデスタル１１０と同様の回転ペデスタル２１０が設けられている。当業者であれば、ＰＶＤチャンバの他の構成要素、例えば、図１で上述したが明瞭性のために図２では省略したものが、１つまたは複数の実施態様によるＰＶＤチャンバ２００内に設けられていることを容易に理解するであろう。

ＰＶＤチャンバ２００において、カバーリング２２０は、上部シールド２０６の方を向かない側壁２４７を画定する周囲リップを備えているが、図１のカバーリング１２０は、隆起したリング部分１２２を備え、したがって上方に向いた側壁（すなわち、上部シールド１０６に向かう側壁）を有する。さらに、図２に示されるように、ＰＶＤチャンバ２００には、底部ライナー２３１および堆積リング２２９が設けられている。堆積リング２２９は、カバーリング２２０と回転ペデスタル２１０との間の間隙を架橋して、堆積材料がその間に入ることを防ぐ。

下部シールド２１８は、上部シールド２０６に接触する上端２３９と、上端２３９の反対側の下端２４１とを備えている。下部シールド２１８の下部シールド壁２４３は、図２に示すように、上端２３９から下端２４１に延び、高さＨを有する。下部シールド壁２４３は、屈曲または湾曲をまったく有さない直線領域２４４を有する下部シールド壁内面２４５を含み、これは粒子の収集を最小化する。したがって、下部シールド壁内面２４５は、シールド上への粒子の蓄積を最小化する実質的に直線である輪郭を有する。この直線領域２４４は、これも図２に示されるように、図示の実施態様では、上端２３９から０．８Ｈまで延びている。したがって、いくつかの実施態様では、下部シールド２１８は、下部シールドの高さの約５０％から約９０％の範囲（０．５Ｈから０．９Ｈ）、高さの約６０％から約９０％の範囲（０．６Ｈから０．９Ｈ）、高さの約７０％から約９０％の範囲（０．７Ｈから０．９Ｈ）、高さの約７５％から約９０％の範囲（０．７５Ｈから０．９Ｈ）で、高さの約８０％から約９０％の範囲（０．８Ｈから０．９Ｈ）、または高さの約８５％から約９０％の範囲（０．８５Ｈから０．９Ｈ）に延びる下部シールド内壁面２４５を含む。下部シールド壁内面２４５のこの直線領域２４４は、一部の実施態様では、約０．１度から約１２０度の範囲、および約２１０度から約３６０度の範囲の角度を有する屈曲を有さない。例えば、いくつかの実施態様では、角度２３３は、約１５０度から約１７５度の範囲、例えば約１６０度から約１７０度の範囲である。

限定ではなく例示の目的で、１つまたは複数の実施態様による下部シールド壁内面２４５は、約９１度から約１２０度の範囲、例えば約１００度から約１１０度の範囲の角度２３５を提供する移行部を有する。マスクブランクの平面または表面に平行な基準線と、下部シールドライナー２２３の外面とによって形成される角度２３７は、約８９度から約６５度の範囲、例えば約８５度から約７３度の範囲である。これらの例示的な範囲外の角度２３３、２３５、および２３７が得られる他の寸法を提供してもよいが、図１の膝部１１９のような膝部を形成する下部シールド壁内面２４５の直線領域２４４に屈曲または鋭い湾曲はない。直線領域に屈曲または鋭い湾曲を有さない１つまたは複数の実施態様による設計は、粒子の収集を回避し、それによりチャンバ内での物品の製造における欠陥源を最小化する。

１つまたは複数の実施態様は、ＰＶＤチャンバの温度制御を提供する。図３に示されるように、下部チャンバ本体２２７には冷却剤チャンネル２４９が設けられており、熱電対２５１（例えば、１つまたは複数のＫ型熱電対）の形態の温度測定装置が中間チャンバ本体２２５から下部シールドライナー２２３に向かって延びて、下部シールドライナー２２３に接触するか、またはそうでないとしても下部シールドライナー２２３の温度を正確に測定するように位置決めされる。熱電対２５１は、コントローラ２６０と電子通信する。冷却剤チャネル２４９は、冷却剤供給部およびバルブ２５０と流体連結しており、バルブ２５０は、熱電対２５１から得られた温度読み取り値および自動温度制御スキーム（例えば、フィードバック温度制御ループ）に基づいてバルブを開閉するための制御信号を送信するコントローラ２６０と通信している。１つまたは複数の実施態様では、冷却剤は、流体、例えば水などの液体冷却剤である。

図３は、図２に示されるチャンバ２００の右側の部分側面図を示す。この特定の実施態様では、いくつかの実施態様では加熱ランプ２５３である加熱要素は、中間チャンバ本体２２５内部に収納される。他の実施態様では、加熱要素は、抵抗加熱要素のような他のタイプの加熱要素である。下部シールド２１８（図２に示される）に隣接する中間チャンバ本体２２５で収容される加熱ランプ２５３は、チャンバ２００、特に下部シールド２１８に隣接する領域に、温度制御を提供するためのものである。いくつかの実施態様では、チャンバを加熱するために下部シールドに隣接して複数の加熱要素が存在するように、複数の加熱要素が中間チャンバ本体２２５の周囲に設けられる。いくつかの実施態様における複数の加熱要素は、任意の適切な数の加熱要素を含む。例えば、いくつかの実施態様では、加熱ランプ２５３のような４つの加熱要素が、下部シールド２１８の均一な加熱を提供するために、中間チャンバ本体２２５の周囲に約９０度毎に提供される。いくつかの実施態様における複数の加熱要素は、いくつかの実施態様によれば、２つ、３つ、４つ、５つ、６つ、７つ、８つ、９つ、または１０個の加熱要素を含む。１つまたは複数の実施態様では、中間チャンバ本体２２５は、加熱ランプからの熱が下部シールドライナー２２３上に導かれるための直接経路を提供するように適合されている。いくつかの実施態様におけるコントローラ２６０は、熱電対２５１から受け取られた信号と、加熱ランプからの信号とを受け取りかつ加熱ランプに信号を送る自動温度制御スキームとに基づいて、加熱ランプをオンおよびオフにする。

いくつかの実施態様では、ランプ２５３の代替として、またはそれに対する補足として、加熱コイル２５７または他の抵抗ヒータといった加熱要素を備えるリングヒータ２５５が、図４に示すように、下部シールド２１８に隣接して、例えば下部シールドライナー２２３の底部周辺に沿って配置される。図５に示すように、リングヒータ２５５は加熱コイル２５７を介して加熱されるが、他の加熱要素を使用してもよい。いくつかの実施態様における加熱コイル２５７は、熱電対２５１から得られる出力に基づいて、加熱コイルをオンにするか、または加熱コイルへの電力を増加させるために、コントローラ２６０によって同様に制御される。

１つまたは複数の実施態様では、図６に示されるように、チャンバ２００は、中間チャンバ本体２２５内部に収納された電圧トラップ２５９を含む。電圧源（図示せず）は、導管２６１を介し、リード２６５に沿ってヘッド２６３に印加される。リード２６５は、下部シールドライナー２２３に直接、または１つまたは複数の裸線（図示せず）を介して接続され、下部シールドライナー２２３に電圧を供給し、これにより下部シールドライナー２２３は印加された電荷により粒子を捕捉する。リード２６５は、中間チャンバ本体２２５または下部チャンバ本体２２７に接触しない。図６にさらに示されるように、下部チャンバ本体２２７は、下部チャンバ本体２２７が下部シールドライナーと係合する位置にセラミックスペーサ２７０を備え、下部チャンバ本体２２７と中間チャンバ本体２２５とを下部シールドライナー２２３に印加される電荷から絶縁する。

いくつかの実施態様における電圧トラップは、例えば約５０Ｖから約１０００Ｖの間の、正および／または負の電位を印加して、基板に向かって移動する正または負に荷電した自由流動粒子を引きつける。

図７は、下部チャンバ本体２２７とセラミックスペーサ２７０の部分等角図を示す。いくつかの実施態様では、セラミックスペーサ２７０または他の非導電性スペーサが、必要に応じて下側チャンバ本体２２７および／または中間チャンバ本体２２５に設けられ、下部シールドライナー２２３に印加された電荷をこれらのモジュール式チャンバ構成要素から絶縁する役割を果たす。

図８は、上部シールド１０６の上方に、上部アダプタ２７３を通して配置された温度センサ２６７の形態の第２の温度測定装置を含むチャンバ２００の一部分を示す。温度センサ２６７は、吸収体シールド２７１の上方に位置決めされた赤外線センサ２６９を採用している。１つまたは複数の実施態様による赤外線センサは、温度を測定する赤外線カメラを備える。

いくつかの実施態様では、１つのコントローラ２６０を利用して、基板の装填、堆積条件、カソードアセンブリへの電力、ならびにここに記載される温度制御および電圧トラップを含むチャンバ２００の動作を制御する。他の実施態様では、２つ以上のコントローラが提供される。例えば、いくつかの実施態様では、第１のコントローラが、堆積条件およびカソードアセンブリへの電力を別々に制御し、第２のコントローラが、温度および電圧トラップを制御する。他の実施態様では、第３のコントローラが、電圧トラップの機能を個別に制御する。２つ以上のコントローラが存在するとき、コントローラの各々は、チャンバ２００の全体的な機能を制御するために、他のコントローラの各々と通信する。例えば、複数のコントローラが利用されるとき、一次制御プロセッサは、システムを制御するために、他のコントローラの各々に結合され、それらと通信する。コントローラは、任意の形態の汎用コンピュータプロセッサ、マイクロコントローラ、マイクロプロセッサなどの１つであり、いくつかの実施態様では、様々なチャンバおよびサブプロセッサを制御するために工業環境で使用される。ここで使用される「通信」するとは、いくつかの実施態様では、コントローラが、ハードワイヤード通信線を介してまたは無線で、信号を送受信することを意味する。

いくつかの実施態様における各コントローラは、プロセッサと、プロセッサに連結されたメモリと、プロセッサに連結された入力／出力デバイスと、異なる電子構成要素間の通信を提供するためのサポート回路とを備える。メモリは、一過性メモリ（例えば、ランダムアクセスメモリ）および非一過性メモリ（例えば、ストレージ）のうちの１つまたは複数を含み、プロセッサのメモリは、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、または任意の他の形式のデジタルストレージ、ローカルまたはリモートなどの容易に利用可能なメモリの１つまたは複数とすることができる。いくつかの実施態様では、メモリは、システムのパラメータおよび構成要素を制御するためにプロセッサによって動作可能な命令セットを保持する。サポート回路は、従来の方式でプロセッサをサポートするためにプロセッサに連結される。回路は、例えば、キャッシュ、電源、クロック回路、入力／出力回路、サブシステムなどを含むことができる。

処理は、一般に、プロセッサによって実行されると、プロセスチャンバに本開示の処理を実施させるソフトウェアルーチンとしてメモリに記憶することができる。ソフトウェアルーチンはまた、プロセッサによって制御されるハードウェアから遠隔に位置する第２のプロセッサによって記憶および／または実行することもできる。１つまたは複数の実施態様では、本開示の方法の一部または全部が、制御されたハードウェアである。したがって、処理は、ソフトウェアによって実装され、ハードウェア内において、特定用途向け集積回路或いは他の種類のハードウェア実装として、またはソフトウェアとハードウェアとの組み合わせとして、コンピュータシステムを使用して実行される。ソフトウェアルーチンは、プロセッサによって実行されると、汎用コンピュータを、処理が実行されるようにチャンバ動作を制御する特定用途コンピュータ（コントローラ）に変換する。

いくつかの実施態様では、コントローラは、方法を実施するために個々のプロセスまたはサブプロセスを実行するための１つまたは複数の構成を有する。いくつかの実施態様では、コントローラは、方法の機能を実施するために中間構成要素に接続されて、同中間構成要素を動作させるように構成される。例えば、コントローラは、バルブ（例えば、冷却剤チャンネルへのバルブ）、加熱要素、アクチュエータ、モータなどの１つまたは複数に接続され、これを制御するように構成される。

ここに記載されるチャンバ２００アセンブリは、極紫外（ＥＵＶ）マスクブランクの製造に特に有用でありうる。ＥＵＶマスクブランクは、マスクパターンを有する反射マスクを形成するために使用される光学的に平坦な構造である。１つまたは複数の実施態様では、ＥＵＶマスクブランクの反射面が、極紫外光などの入射光を反射させるための平坦な焦点面を形成する。ＥＵＶマスクブランクは、ＥＵＶレチクルなど極紫外線反射素子に構造的支持を提供する基板を含む。１つまたは複数の実施態様では、基板は、温度が変化する間の安定性を付与するために、低い熱膨張係数（ＣＴＥ）を有する材料から作製される。１つまたは複数の実施態様による基板は、ケイ素、ガラス、酸化物、セラミック、ガラスセラミック、またはこれらの組み合わせといった材料から形成される。

ＥＵＶマスクブランクは、極紫外光に反射性の構造である多層スタックを含む。多層スタックは、第１の反射層と第２の反射層の交互反射層を含む。第１の反射層および第２の反射層は、反射対を形成する。非限定的な実施態様では、多層スタックは、２０〜６０個の範囲の反射ペア、合計で最大１２０個の反射層を含む。

いくつかの実施態様において、第１の反射層および第２の反射層は様々な材料から形成される。一実施態様では、第１の反射層と第２の反射層はそれぞれ、ケイ素およびモリブデンから形成される。多層スタックは、ブラッグリフレクタまたはミラーを形成するために異なる光学特性を有する材料の薄層を交互に有することによって、反射性構造を形成する。例えばモリブデンとケイ素の交互層は、例えばマルチカソード源チャンバ内で物理的気相堆積によって形成される。

ここに記載されるＰＶＤチャンバ２００は、多層スタック、ならびにキャッピング層および吸収層を形成するために利用される。例えば、いくつかの実施態様における物理的気相堆積システムは、ケイ素、モリブデン、酸化チタン、二酸化チタン、酸化ルテニウム、酸化ニオブ、ルテニウムタングステン、ルテニウムモリブデン、ルテニウムニオブ、クロム、タンタル、窒化物、化合物の層、またはこれらの組み合わせの層を形成する。いくつかの化合物を酸化物として記載したが、いくつかの実施態様における化合物には、酸化物、二酸化物、酸素原子を有する原子混合物、またはこれらの組み合わせが含まれる。

したがって、特定の実施態様では、ここに記載されるチャンバ２００のいずれかを利用して、上部および下部シールドを備えるＰＶＤチャンバ内に基板を配置することと、下部シールドに隣接して配置された複数の加熱要素で下部シールドを加熱することとを含む方法を実施する方法が提供される。１つまたは複数の実施態様では、基板は、ＥＵＶレチクルなどの極端紫外線反射素子に構造的支持を提供する。１つまたは複数の実施態様では、基板は、温度が変化する間の安定性を付与するために、低い熱膨張係数（ＣＴＥ）を有する材料から作製される。チャンバは、ここに記載される温度センサ２６７および／または熱電対をさらに備えることができる。チャンバは、ここに記載されるランプおよび／またはリングヒータといった１つまたは複数の加熱要素をさらに備えることができる。チャンバはコントローラ２６０を備え、これは下部シールド２１８に隣接する温度を制御するための統合制御スキームを実装することができる。

したがって、一実施態様では、温度測定デバイス（例えば、温度センサ２６７および／または熱電対２５１）、および１つまたは複数の加熱要素（例えば、リングヒータ、および／または下部シールド２１８に隣接する）と通信するコントローラ２６０を備えるＰＶＤチャンバ２００が提供される。コントローラは、温度測定装置（例えば、温度センサ２６７および／または熱電対２５１）、加熱要素（例えば、リングヒータ２５５および／またはランプ２５３）の１つと通信する。いくつかの実施態様では、コントローラ２６０は、冷却剤チャネル２４９と流体連結しているバルブ２５０と通信している。したがって、１つまたは複数の実施態様では、コントローラ２６０は、下部シールド２１８に隣接する温度を制御するように構成される。一実施態様では、コントローラは、１つまたは複数の温度測定装置から温度信号を受け取り、コントローラ２６０のメモリから通信されうる温度設定値信号に応答して加熱要素が起動されて、下部シールドに隣接する温度を上昇させ、その上に材料層を形成する基板の処理の間の、ＰＶＤチャンバ２００内での温度制御を改善する。いくつかの実施態様では、加熱要素は、温度を上昇させるか、または温度を低下させる信号を受信する。１つまたは複数の実施態様では、コントローラは、冷却剤チャネル２４９を通して冷却剤流体を流し、下部シールドに隣接する温度を低下させるために、冷却剤チェンジ２４９と流体連結するバルブ２５０に信号を送るように構成される。

１つまたは複数の実施態様では、コントローラ２６０（または別個のコントローラ）は、電圧トラップ２５９と通信する。したがって、１つまたは複数の実施態様において、上部シールドおよび下部シールドを含むここに記載されるＰＶＤチャンバのいずれもが、電圧トラップ２５９に制御信号を送るように構成されたコントローラ２６０を含み、これにより、下部シールド２１８上に粒子が捕捉されて、欠陥を生じさせうる粒子が基板上に堆積しないように電圧トラップ２５９が作動される。このような実施態様は、上述のＥＵＶマスクブランクの処理において特に有用である。

特定の方法の実施態様では、材料層を堆積させる方法は、ＰＶＤチャンバ内に基板を配置することであって、ＰＶＤチャンバが、複数のカソードアセンブリ、複数のカソードアセンブリの１つを露出させるためのシールド孔を有する複数のカソードアセンブリの下方の上部シールド、ならびに上部シールドの下方の下部シールドであって、上部シールドに接する上端、上端の反対側の下端、上端から下端に延びる高さ「Ｈ」と上端から約０．８Ｈに延びる直線領域とを有する下部シールド壁内面を備える下部シールドを含み、ここで直線領域は、下部シールド壁内面上に、約０．１度から約１２０度の範囲、および約２１０度から約３６０度の範囲の角度を有する屈曲を有さない、ＰＶＤチャンバ内に基板を配置することと、下部シールドに隣接して配置された複数の加熱要素で下部シールドを加熱することとを含む。いくつかの実施態様における加熱することは、コントローラと通信する、ここに記載される加熱ランプおよびまたは加熱リングによって提供される。本方法は、下部シールドに隣接して取り付けられた粒子トラップを利用して、下部シールド上の粒子を捕捉することをさらに含むことができる。本方法は、いくつかの実施態様では、モリブデンを含む第１の層とケイ素を含む第２の層とを含む複数の交互材料層を堆積させることをさらに含む。この方法は、ＥＵＶマスクブランクを形成するために、キャッピング層（例えばルテニウム）、キャッピング層の上の吸収層および反射防止層を堆積させることをさらに含むことができる。

直前に記載された１つまたは複数の方法の実施態様では、下部シールドは、少なくとも２つの本体部分を備えるモジュール式チャンバ本体によって取り囲まれる。本方法の特定の実施態様では、少なくとも２つの本体部分は、中間チャンバ本体および下部チャンバ本体を含み、中間チャンバ本体は、下部チャンバ本体の上に配置される。さらに詳細な実施態様では、この方法の実施態様に使用されるチャンバは、中間チャンバ本体の上方に配置され、上部シールドを取り囲む上部アダプタと、ａ）中間チャンバ本体および下部チャンバ本体の１つまたは複数とｂ）下部シールドとの間に配置される下部シールドライナーとをさらに備える。

この明細書全体を通じての、「一実施態様」、「一部の実施態様」、「１つまたは複数の実施態様」、または、「実施態様」に対する言及は、実施態様に関連して説明されている特定の特徴、構造、材料、または特性が、本開示の少なくとも１つの実施態様に含まれることを意味する。したがって、本明細書全体の様々な箇所での「１つまたは複数の実施態様において」、「一部の実施態様において」、「一実施態様において」、または「実施態様において」といった表現の出現は、必ずしも本開示の同じ実施態様を指すものではない。さらに、特定の特徴、構造、材料、または特性は、１つまたは複数の実施態様において任意の適切な方式で組み合わせることができる。

ここでの開示は具体的な実施態様を参照して記載されているが、これらの実施態様が本開示の原理および用途の単なる例示であることを理解されたい。本開示の本質および範囲から逸脱することなく、本開示の方法および装置に対して様々な修正および変形を行いうることが、当業者には明らかであろう。ゆえに、本開示は、特許請求の範囲およびその均等物に含まれる修正例および変形例を含むことが意図されている。

Claims (15)

1. 複数のカソードアセンブリ；
   複数のカソードアセンブリの１つを露出させるためのシールド孔を有する、複数のカソードアセンブリの下方の上部シールド；ならびに
   上部シールドの下方の下部シールドであって、上部シールドに接する上端と、上端の反対側の下端と、上端から下端に延びる高さ「Ｈ」および上端から約０．８Ｈに延びる直線領域を有する下部シールド壁内面を備える下部シールド
   を備える物理的気相堆積（ＰＶＤ）チャンバであって、
   前記直線領域が、下部シールド壁内面上に、約０．１度から約１２０度の範囲、および約２１０度から約３６０度の範囲の角度を有する屈曲を有さない、ＰＶＤチャンバ。
2. 下部シールドが、少なくとも２つの本体部分を含むモジュール式チャンバ本体によって取り囲まれている、請求項１に記載のＰＶＤチャンバ。
3. 少なくとも２つの本体部分が、中間チャンバ本体および下部チャンバ本体を含み、中間チャンバ本体は、下部チャンバ本体の上に配置される、請求項２に記載のＰＶＤチャンバ。
4. 中間チャンバ本体の上方に配置され、上部シールドを取り囲む上部アダプタと、ａ）中間チャンバ本体および下部チャンバ本体の１つまたは複数とｂ）下部シールドとの間に配置される下部シールドライナーとをさらに備える、請求項３に記載のＰＶＤチャンバ。
5. 下部シールドに隣接する加熱要素をさらに備える、請求項１に記載のＰＶＤチャンバ。
6. 下部シールドの下方に配置されたカバーリングであって、上部シールドの方を向かない側壁を画定する周囲リップを含むカバーリングをさらに備える、請求項１に記載のＰＶＤチャンバ。
7. 粒子を捕捉するように構成された、下部シールドに隣接する電圧粒子トラップをさらに備える、請求項１に記載のＰＶＤチャンバ。
8. 上部シールドの上方に配置された温度センサをさらに備える、請求項１に記載のＰＶＤチャンバ。
9. 温度センサが赤外線センサおよびシールドを含む、請求項８に記載のＰＶＤチャンバ。
10. 複数のカソードアセンブリ；
    複数のカソードアセンブリの１つを露出させるためのシールド孔を有する、複数のカソードアセンブリの下方の上部シールド；
    上部シールドの下方の下部シールドであって、上部シールドと接触する上端と、上端と反対側の下端と、上端から下端に延びる高さ「Ｈ」を備える下部シールド壁とを有する下部シールド；ならびに
    下部シールドに隣接する１つまたは複数の加熱要素
    を備える物理的気相堆積（ＰＶＤ）チャンバ。
11. １つまたは複数の加熱要素が、（ａ）下部シールドの周りに周方向に配置された複数のランプ、または（ｂ）下端に隣接して配置されたリングヒータの１つまたは複数を含む、請求項１０に記載のＰＶＤチャンバ。
12. 下部シールド上の粒子を捕捉するように構成された、下部シールドに隣接する電圧粒子トラップをさらに備える、請求項１０に記載のＰＶＤチャンバ。
13. 赤外線センサおよびシールドを含む、上部シールドの上方に配置された温度センサをさらに備える、請求項１０に記載のＰＶＤチャンバ。
14. ＰＶＤチャンバ内に基板を配置することであって、ＰＶＤチャンバが、複数のカソードアセンブリ、複数のカソードアセンブリの１つを露出させるためのシールド孔を有する、複数のカソードアセンブリの下方の上部シールド、ならびに上部シールドの下方の下部シールドであって、上部シールドに接する上端、上端の反対側の下端、上端から下端に延びる高さ「Ｈ」と下部シールド壁内面とを備える下部シールド壁を含み、下部シールド壁内面は、上端から約０．８Ｈに延びる直線領域を有し、直線領域は、下部シールド壁内面上に、約０．１度から約１２０度の範囲、および約２１０度から約３６０度の範囲の角度を有する屈曲を有さない、ＰＶＤチャンバ内に基板を配置することと、
    下部シールドに隣接して配置された１つまたは複数の加熱要素で下部シールドを加熱することと
    を含む、材料層を堆積させる方法。
15. 下部シールドに隣接して取り付けられた粒子トラップを利用して、下部シールド上の粒子を捕捉することをさらに含む、請求項１４に記載の方法。

Images