JP2021530810A - 不揮発性メモリ向けのウェアレベリング及びアクセス方法、デバイス及び記憶媒体 - Google Patents

不揮発性メモリ向けのウェアレベリング及びアクセス方法、デバイス及び記憶媒体 Download PDF

Info

Publication number
JP2021530810A
JP2021530810A JP2021503050A JP2021503050A JP2021530810A JP 2021530810 A JP2021530810 A JP 2021530810A JP 2021503050 A JP2021503050 A JP 2021503050A JP 2021503050 A JP2021503050 A JP 2021503050A JP 2021530810 A JP2021530810 A JP 2021530810A
Authority
JP
Japan
Prior art keywords
level physical
volatile memory
physical unit
data
qth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021503050A
Other languages
English (en)
Other versions
JP7110479B2 (ja
Inventor
ホンヂャン ヤン，
イャォフォン トゥ，
グイハイ チェン，
ビン グォ，
インジュン ハン，
ゾンシュアイ イェン，
ヂェンジャン ファン，
ホン ガオ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Publication of JP2021530810A publication Critical patent/JP2021530810A/ja
Application granted granted Critical
Publication of JP7110479B2 publication Critical patent/JP7110479B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

【課題】不揮発性メモリ向けのウェアレベリング及びアクセス方法、デバイス及び記憶媒体の提供。【解決手段】本発明は不揮発性メモリ向けのウェアレベリング及びアクセス方法、デバイス及び記憶媒体を提供する。その方法は、不揮発性メモリを論理的にｐ個のレベルの物理単位に分割し（Ｓ１１０）、第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換する（Ｓ１２０）ことを含み、前記不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数であり、ｑは１からｐのいずれかの正の整数である。【選択図】図１

Description

＜関連出願の相互参照＞
本発明は、２０１８年７月２０日に中国特許庁に提出された、出願番号が２０１８１０８０２０９６．１、発明名称が「データ交替方法、デバイス及びコンピュータ読み取り可能な記憶媒体」である中国特許出願の優先権を請求するものであって、その出願の全ての内容は引用により本発明に組み込まれる。
本発明は、２０１８年７月２５日に中国特許庁に提出された、出願番号が２０１８１０８２４４４３．０、発明名称が「不揮発性メモリ向けのウェアレベリング及びアクセス方法、デバイス及び記憶媒体」である中国特許出願の優先権を請求するものであって、その出願の全ての内容は引用により本発明に組み込まれる。
＜技術分野＞
本発明は、通信の技術分野に関し、特に不揮発性メモリ向けのウェアレベリング及びアクセス方法、デバイス及び記憶媒体に関するものである。
不揮発性メモリ（ＮＶＭ、Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ）は、従来のストレージの持続性及び従来のメモリの高性能を兼ね備えているため、近年、飛躍的な発展を遂げている。不揮発性メモリは、ソリッドステートドライブ（ＳＳＤ、Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）と同様に、書き換え回数が限られている。このような特性に対しては、ウェアレベリングをサポートしなければならない。そうでなければ、意図しないホットスポットへのアクセスや、悪意のある繰り返した書き換え攻撃によって、何らかの物理アドレス（ページ、ブロック、セグメント）が最初に書き換え回数の上限に達してしまい、悪影響を招き、軽いものは利用可能な容量を低下させてしまい、重いものはディスク全体の破棄を招いてしまう。
ソリッドステートドライブは、ハードウェアマッピングテーブルの方式によりウェアレベリングの動作を達成し、すなわち、ＦＴＬ（Ｆｌａｓｈ Ｔｒａｎｓｌａｔｉｏｎ Ｌａｙｅｒ、フラッシュ変換層）におけるマッピングテーブルにより論理アドレスと物理アドレスとのマッピングを達成するものである。ＦＴＬは、物理アドレスへのアクセス回数を統計し、アクセス頻度の高い物理アドレスについては、マッピングテーブルを変更するだけで、その論理アドレスにマッピングする物理アドレスをアクセス頻度の低い物理アドレスに変更すればよい。ＦＴＬは、アドレスマッピング、ウェアレベリングの他、ガベージコレクション、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ、誤り訂正符号）チェック、バッドブロック管理等の動作をも担う。
しかしながら、不揮発性メモリのウェアレベリングは、従来のハードウェアのマッピングテーブルの方式をそのまま使用することができない。その原因としては、（１）不揮発性メモリにはＦＴＬハードウェアがない。ＦＴＬはソリッドステートドライブメーカーのコア技術が融合されるものであって、ハードウェアデバイスに集積されるのに対して、不揮発性メモリはＦＴＬハードウェアがなく、単にウェアレベリングのためにハードウェア設計上のオーバーヘッドとコストを増加させるのは、ハードウェアメーカのサポートが得られにくい。（２）不揮発性メモリは性能に対する要求が高い。ソフトウェアによるテーブルルックアップは操作効率が低下するとともに、「書き換え回数の統計」というステップを増やす。このような性能阻害は、ソリッドステートドライブの場合、１％未満（ほとんど無視できる）であるが、不揮発性メモリのアクセス遅延時間はソリッドステートドライブより１〜２桁低く、このような性能阻害は３０％以上の性能阻害が生じる（非常に顕著である）。（３）不揮発性メモリは高価である。ソフトウェアの方式でマッピングテーブルを実現する場合、「論理アドレス、物理アドレス、書き換え回数」のようなマッピング関係を記録すると、貴重なメモリ空間を占め、空き容量が大きく低下してしまうことが挙げられる。以上のように、従来のハードウェアのマッピングテーブル方式をそのまま使用する場合であっても、ソフトウェアによって改善されたマッピングテーブル方式であっても、不揮発性メモリには適用できない。
そこで、本発明は、不揮発性メモリ内部のミクロなウェアレベリングの課題を解決するために不揮発性メモリ向けのウェアレベリング方案を提供する。
本発明の実施例の主な目的は、不揮発性メモリ内部のミクロなウェアレベリングの課題を解決する、不揮発性メモリ向けのウェアレベリング及びアクセス方法、デバイス及び記憶媒体を提供することである。
上記目的を達成するために、本発明は、不揮発性メモリ向けのウェアレベリング及びアクセス方法であって、不揮発性メモリを論理的にｐ個のレベルの物理単位に分割し、第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換することを含み、前記不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数であり、ｑは１からｐのいずれかの正の整数である、不揮発性メモリ向けのウェアレベリング及びアクセス方法を提供する。
上記目的を達成するために、本発明は、不揮発性メモリ向けのウェアレベリング及びアクセスデバイスであって、不揮発性メモリと、プロセッサと、記憶部と、通信バスとを備え、前記通信バスはプロセッサと記憶部との間の接続通信を実現するために用いられ、前記プロセッサは不揮発性メモリ向けのウェアレベリング及びアクセスプログラムを実行するために用いられ、不揮発性メモリを論理的にｐ個のレベルの物理単位に分割するステップと、第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換するステップとを実現し、前記不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数であり、ｑは１からｐのいずれかの正の整数である、不揮発性メモリ向けのウェアレベリング及びアクセスデバイスを提供する。
上記目的を達成するために、本発明は、一つ又は複数のプログラムを記憶したコンピュータ読み取り可能な記憶媒体であって、前記一つ又は複数のプログラムは、一つ又は複数のプロセッサによって実行され、不揮発性メモリを論理的にｐ個のレベルの物理単位に分割するステップと、第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換するステップとを実現し、前記不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数であり、ｑは１からｐのいずれかの正の整数である、コンピュータ読み取り可能な記憶媒体を提供する。
上記目的を達成するために、本発明は、不揮発性メモリ向けのウェアレベリング及びアクセスデバイスであって、不揮発性メモリと、プロセッサとを備え、前記プロセッサは不揮発性メモリ向けのウェアレベリング及びアクセスプログラムを実行するために用いられ、不揮発性メモリを論理的にｐ個のレベルの物理単位に分割するステップと、第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換するステップとを実現し、前記不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数であり、ｑは１からｐのいずれかの正の整数である、不揮発性メモリ向けのウェアレベリング及びアクセスデバイスを提供する。
本発明の一実施例に係る不揮発性メモリ向けのウェアレベリング及びアクセス方法のフローチャートである。 本発明の一実施例に係る不揮発性メモリ向けのウェアレベリング及びアクセス方法の模式図である。 本発明の一実施例に係る不揮発性メモリ向けのウェアレベリング及びアクセス方法のフローチャートである。 本発明の他の実施例に係る不揮発性メモリ向けのウェアレベリング及びアクセス方法のフローチャートである。 本発明の一実施例に係る不揮発性メモリ向けのウェアレベリング及びアクセス方法の模式図である。 本発明の一実施例に係る不揮発性メモリ向けのウェアレベリング及びアクセスデバイスのブロック図である。 本発明の他の実施例に係る不揮発性メモリ向けのウェアレベリング及びアクセスデバイスのブロック図である。
本発明の目的の実現、機能特徴及び利点について、実施例と合わせて図面を参照してさらに説明する。
なお、ここに記載された具体的な実施形態は、あくまでも本発明を解釈するためのものであり、本発明を限定するものではない。
以降の説明では、構成要素を示すための「モジュール」、「部品」、「ユニット」等の接尾辞を用いたのは、本発明の説明の便宜上のものであり、それ自体に特有の意味を有するものではない。したがって、「モジュール」、「部品」、または「ユニット」は、混在して使用されてもよい。
図１に示すように、本発明の一実施例は、不揮発性メモリ向けのウェアレベリング及びアクセス方法を提供するものであり、以下のステップを含む。
ステップＳ１１０では、不揮発性メモリを論理的にｐ個のレベルの物理単位に分割し、不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数である。
本実施例では、例えば、不揮発性メモリを論理的にｎ個の第１物理単位に分割し、そのサイズをＮとし、各第１物理単位をｍ個の第２物理単位に分割し、そのサイズをＭとし、各第２物理単位をｋ個の第３物理単位に分割し、そのサイズをＫとし、・・・、これによって類推する。
本実施例では、ステップＳ１１０のトリガ条件について、さらに制限が設けられている。典型的なトリガ条件としては、（１）ユーザが手動でトリガすること。（２）ＣＰＵは、過去の一定時間内、例えば１時間以内に、不揮発性メモリのある固定アドレスへの書き込み回数が予め設定された閾値、例えば１０万回を超えることが検出されたことが挙げられる。ステップＳ１１０のトリガの前に、従来のマッピングテーブルの方式が採用される。
ステップＳ１２０では、第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換し、ｑは１からｐのいずれかの正の整数である。
本実施例では、ステップＳ１２０の終了条件について、さらに制限が設けられている。典型的な終了条件としては、（１）ユーザが手動でトリガすること。（２）ＣＰＵは、過去の一定時間内、例えば７日以内の任意の時間間隔、例えば、１時間内に不揮発性メモリのある固定アドレスへの書き込み回数が予め設定された閾値、例えば１０万回を超えていないことが検出されたこと。（３）その不揮発性メモリが予め設定された寿命値に達したことが検出され、寿命の限界に迫るので、このとき、ウェアレベリングの必要がなくなること。（４）その不揮発性メモリのいくつかのアドレスは書き込み回数の上限に達したことが挙げられる。ステップＳ１２０の終了後、従来のマッピングテーブルの方式が採用される。
本実施例では、第１物理単位の交替時間周期をＡとし、第２物理単位の交替時間周期をＢとし、第３物理単位の交替時間周期をＣとし、・・・、これによって類推する。本実施例では、例えば、時間周期Ａが到来すると、ｎ個の第１物理単位が交替され、時間周期Ｂが到来すると、各第１物理単位におけるｍ個の第２物理単位が交替され、時間周期Ｃが到来すると、各第２物理単位におけるｋ個の第３物理単位が交替され、・・・、これによって類推する。交替後のデータ位置が変化し、具体的には図２に示すようになる。
本実施例では、交替の物理単位は、（１）セグメント、（２）ブロック、（３）ページ、（４）数バイト（Ｂ）、（５）数キロバイト（ＫＢ）、（６）数メガバイト（ＭＢ）、（７）数ギガバイト（ＧＢ）、及び（８）その他のメモリ容量単位を含むが、これらに限定されない。交替の時間単位は、（１）数年、（２）数四半期、（３）数か月、（４）数週、（５）数日、（６）数時間、（７）数分、（８）数秒、及び（９）その他の旧暦、チベット歴の時間単位を含むが、これらに限定されない。交替の方式は、（１）順次に一つずつ交替すること、（２）逆順に一つずつ交替すること、（３）順次に間引きに交替すること、（４）逆順に間引きに交替すること、（５）擬似乱数的に交替すること、（６）その他の交替方式を含むが、これらに限定されない。
本実施例の技術的解決手段によれば、同一の固定の論理アドレスに対する意図しない又は悪意な集中アクセスを、実際に各物理アドレスに均等に分散させることができ、ウェアレベリングの効果を達成することができる。従来のマッピングテーブルの方法と比較して、本発明の方法は、メモリ空間を余分に長期に亘って占有することなく、簡単な計算で論理アドレスと物理アドレスとの変換を完了することができ、効率の低いテーブルルックアップ操作を回避し、空間節約及び時間節約の効果を達成することができる。
図３に示すように、本発明の一実施例は、不揮発性メモリ向けのウェアレベリング及びアクセス方法を提供するものであり、以下のステップを含む。
ステップＳ３１０では、不揮発性メモリを論理的にｐ個のレベルの物理単位に分割し、不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数である。
ステップＳ３２０では、現在の動作シーンに応じて、第ｑレベルの物理単位に対応する時間周期を設定する。
本実施例では、各交替物理単位は、それぞれ独立して同時に交替を行うことが好ましい。当然のことながら、セグメントのみの交替やブロックのみの交替では、ある程度ウェアレベリングを達成することができるが、同一の論理アドレスへのアクセスは、ある幾つかの物理アドレス上に固定的に分散されており、その論理アドレスを物理アドレス全体に分散させることができない。本発明は、全てのステップ又は複数のステップを組み合わせる必要がある。交替の時間間隔が短いほど、ウェアレベリングの効果が強くなり、遷移の回数も頻繁となり、外部へのサービスを一時的に停止するため、交替の時間があまり長くならず、あまり短くならず、ユースケースを実施する際に実際の状況に応じて決定する必要がある。遷移時間は、システムの低稼働期間に選択されるのが好ましい。システムが攻撃を受けた場合や、その他の必要なシーンでは、時間周期Ａ、Ｂ、Ｃを短くして、ユーザによりトリガされたり、システムが自動的にトリガしたりするのが好ましい。
ステップＳ３３０では、第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータをストレージまたはメモリにコピーし、各第ｑレベルの物理単位のデータが交替された後の位置に従って、ストレージまたはメモリから不揮発性メモリにコピーし、ｑは１からｐのいずれかの正の整数である。
本実施例では、一つの第ｑレベルの物理単位のデータをストレージまたはメモリにコピーし、他の第ｑレベルの物理単位のデータを一つずつ不揮発性メモリ上の直前のコピーデータの位置にコピーし、また、ストレージまたはメモリ中のデータを不揮発性メモリ上の直前のコピーデータの位置にコピーする、という交替方式をさらに提供する。
本実施例では、（１）当該不揮発性メモリの全てのデータを他のメモリ又はストレージにコピーした後、新たな位置でデータを当該不揮発性メモリにコピーし、（２）当該不揮発性メモリの最後のセグメント（又はブロック）を他のメモリ又はストレージにコピーした後、不揮発性メモリ中のデータをセグメント（ブロック）毎に新たな位置にコピーし、最後に他のメモリ又はストレージに一時的に保存されている最後のセグメント（ブロック）を不揮発性メモリにおける新たな位置にコピーする。
ステップＳ３４０では、ユーザが不揮発性メモリにアクセスする際に、第ｑレベルのｎ個の物理単位のうちのａ番目の物理単位の論理アドレスを（ｘ／Ｑ＋ｙ／Ａ）％ｎに設定し、ただし、ｘは不揮発性メモリの論理アドレスであり、Ｑは各第ｑレベルの物理単位のサイズであり、ｙはユーザのアクセス時間であり、Ａは第ｑレベルの物理単位に対応する時間周期である。
本実施例では、例えば、ユーザが、ｙ時間に、論理アドレスがｘのメモリにアクセスする際に、本方法により、その物理アドレスＺを算出し、ａ番目の第１物理単位において、Ｚ＝（ｘ／Ｎ＋ｙ／Ａ）％ｎを算出し、ｂ番目の第２物理単位において、Ｚ＝（ｘ／Ｍ＋ｙ／Ｂ）％ｍを算出し、ｃ番目の第３物理単位において、Ｚ＝（ｘ／Ｋ＋ｙ／Ｃ）％ｋ、・・・、これによって類推する。ａ、ｂ、ｃ、・・・このように、物理アドレスＺを特定することができる。以上のアクセス方法は、ユーザによって行われてもよいし、ユーザによって行われなくてもよい。前者の場合、ユーザが上記ステップの実行を担当し、アクセス時に先に論理アドレスを物理アドレスに変換する。後者の場合、物理アドレスの交替がユーザに対して透過的であり、ユーザはアクセス時にのみ、常に論理アドレスでアクセスし、ドライバプログラム（またはオペレーティングシステム、またはコンテナ）によって物理アドレスに変換される。
本実施例の技術的解決手段によれば、同一の固定の論理アドレスに対する意図しない又は悪意な集中アクセスを、実際に各物理アドレスに均等に分散させることができ、ウェアレベリングの効果を達成することができる。従来のマッピングテーブルの方法と比較して、本発明の方法は、メモリ空間を余分に長期に亘って占有することなく、簡単な計算で論理アドレスと物理アドレスとの変換を完了することができ、効率の低いテーブルルックアップ操作を回避し、空間節約及び時間節約の効果を達成することができる。
図４に示すように、本発明の一実施例は、不揮発性メモリ向けのウェアレベリング及びアクセス方法を提供するものであり、以下のステップを含む。
ステップＳ３１では、不揮発性メモリを論理的にｐ個のレベルの物理単位に分割し、不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数である。
ステップＳ３２では、現在の動作シーンに応じて、第ｑレベルの物理単位に対応する時間周期を設定する。
本実施例では、各交替物理単位は、それぞれ独立して同時に交替を行うことが好ましい。当然のことながら、セグメントのみの交替やブロックのみの交替では、ある程度ウェアレベリングを達成することができるが、同一の論理アドレスへのアクセスは、ある幾つかの物理アドレス上に固定的に分散されており、その論理アドレスを物理アドレス全体に分散させることができない。本発明は、全てのステップ又は複数のステップを組み合わせる必要がある。交替の時間間隔が短いほど、ウェアレベリングの効果が強くなり、遷移の回数も頻繁となり、外部へのサービスを一時的に停止するため、交替の時間があまり長くならず、あまり短くならず、ユースケースを実施する際に実際の状況に応じて決定する必要がある。遷移時間は、システムの低稼働期間に選択されるのが好ましい。システムが攻撃を受けた場合や、その他の必要なシーンでは、時間周期Ａ、Ｂ、Ｃを短くして、ユーザによりトリガされたり、システムが自動的にトリガしたりするのが好ましい。
ステップＳ３３では、第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージにコピーし、各第ｑレベルの物理単位のデータが交替された後の位置に従って、不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージから不揮発性メモリにコピーし、ｑは１からｐのいずれかの正の整数である。
本実施例では、一つの第ｑレベルの物理単位のデータを不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージにコピーし、他の第ｑレベルの物理単位のデータを一つずつ不揮発性メモリ上の直前のコピーデータの位置にコピーし、また、不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージ中のデータを不揮発性メモリ上の直前のコピーデータの位置にコピーする、という交替方式をさらに提供する。
本実施例では、（１）当該不揮発性メモリの全てのデータを他のメモリ又はストレージにコピーした後、新たな位置でデータを当該不揮発性メモリにコピーし、（２）当該不揮発性メモリの最後のセグメント（又はブロック）を他のメモリ又はストレージにコピーした後、不揮発性メモリ中のデータをセグメント（ブロック）毎に新たな位置にコピーし、最後に他のメモリ又はストレージに一時的に保存されている最後のセグメント（ブロック）を不揮発性メモリにおける新たな位置にコピーする。
ステップＳ３４０では、ユーザが不揮発性メモリにアクセスする際に、第ｑレベルのｎ個の物理単位のうちのａ番目の物理単位の論理アドレスを（ｘ／Ｑ＋ｙ／Ａ）％ｎに設定し、ただし、ｘは不揮発性メモリの論理アドレスであり、Ｑは各第ｑレベルの物理単位のサイズであり、ｙはユーザのアクセス時間であり、Ａは第ｑレベルの物理単位に対応する時間周期である。
本実施例では、例えば、ユーザが、ｙ時間に、論理アドレスがｘのメモリにアクセスする際に、本方法により、その物理アドレスＺを算出し、ａ番目の第１物理単位において、Ｚ＝（ｘ／Ｎ＋ｙ／Ａ）％ｎを算出し、ｂ番目の第２物理単位において、Ｚ＝（ｘ／Ｍ＋ｙ／Ｂ）％ｍを算出し、ｃ番目の第３物理単位において、Ｚ＝（ｘ／Ｋ＋ｙ／Ｃ）％ｋ、・・・、これによって類推する。ａ、ｂ、ｃ、・・・このように、物理アドレスＺを特定することができる。以上のアクセス方法は、ユーザによって行われてもよいし、ユーザによって行われなくてもよい。前者の場合、ユーザが上記ステップの実行を担当し、アクセス時に先に論理アドレスを物理アドレスに変換する。後者の場合、物理アドレスの交替がユーザに対して透過的であり、ユーザはアクセス時にのみ、常に論理アドレスでアクセスし、ドライバプログラム（またはオペレーティングシステム、またはコンテナ）によって物理アドレスに変換される。
本実施例の技術的解決手段によれば、同一の固定の論理アドレスに対する意図しない又は悪意な集中アクセスを、実際に各物理アドレスに均等に分散させることができ、ウェアレベリングの効果を達成することができる。従来のマッピングテーブルの方法と比較して、本発明の方法は、メモリ空間を余分に長期に亘って占有することなく、簡単な計算で論理アドレスと物理アドレスとの変換を完了することができ、効率の低いテーブルルックアップ操作を回避し、空間節約及び時間節約の効果を達成することができる。
図５に本実施例の具体例を示す。
（１）交替周期Ａは月である。交替周期Ｂは年である。当該不揮発性メモリは、論理的に３つのセグメントに区分されており、セグメント毎に１０個のブロックがある。交替方式は順次に一つずつ交替することである。
（２）毎月の最後の１秒に、不揮発性メモリの３つのセグメントが交替され、すなわち、セグメント３のコンテンツが他のメモリに一時的に書き込まれ保存され、セグメント２のコンテンツがセグメント３の位置に書き込まれ、セグメント１のコンテンツがセグメント２の位置に書き込まれ、他のメモリに一時的に保存されているコンテンツがセグメント１の位置に書き込まれる。
（３）毎年の最後の１秒に、不揮発性メモリの３つのセグメントについて、ブロック毎に交替され、すなわち、ブロック１のコンテンツがブロック２の位置に書き込まれ、ブロック２のコンテンツがブロック３の位置に書き込まれ、・・・、これによって類推する。
（４）下記のステップにおいて、具体的な時間における、論理アドレスから物理アドレスへの変換を示す。
（５）ユーザが２０１７年３月にアクセスした論理アドレスは１６番目のブロックであり、それは２番目のセグメント内の７番目のブロックになる。３月であるため、そのセグメント番号を後ろに３回シフトすると、依然として２番目のセグメントのままである。２０１７年であるため、そのブロック番号を後ろに２０１７回シフトすると、セグメント内の４番目のブロックになる。以上により、そのブロックの物理アドレスは、２番目のセグメント内の４番目のブロック、すなわち１３番目のブロックになる。
（６）ユーザが２０１７年４月にアクセスした論理アドレスは同様に１６番目のブロックである。４月であるため、そのセグメント番号を後ろに４回循環してシフトすると、３番目のセグメントになる。２０１７年であるため、そのブロック番号を後ろに２０１７回シフトすると、セグメント内の４番目のブロックになる。以上により、そのブロックの物理アドレスは、３番目のセグメント内の４番目のブロック、すなわち、２３番目のブロックになる。
（７）ユーザが２０１７年４月にアクセスした論理アドレスは同様に１６番目のブロックである。４月であるため、そのセグメント番号を後ろに４回循環してシフトすると、３番目のセグメントになる。２０１７年であるため、そのブロック番号を後ろに２０１７回シフトすると、セグメント内の４番目のブロックになる。以上により、そのブロックの物理アドレスは、３番目のセグメント内の４番目のブロック、すなわち、２３番目のブロックになる。
（８）ユーザが２０１７年５月にアクセスした論理アドレスは同様に１６番目のブロックである。５月であるため、そのセグメント番号を後ろに５回循環してシフトすると、１番目のセグメントになる。２０１７年であるため、そのブロック番号を後ろに２０１７回シフトすると、セグメント内の４番目のブロックになる。以上により、そのブロックの物理アドレスは、１番目のセグメント内の４番目のブロック、すなわち、３番目のブロックになる。
（９）ユーザが２０１８年５月にアクセスした論理アドレスは同様に１６番目のブロックである。５月であるため、そのセグメント番号を後ろに５回循環してシフトすると、１番目のセグメントになる。２０１８年であるため、そのブロック番号を後ろに２０１８回シフトすると、セグメント内の５番目のブロックになる。以上により、そのブロックの物理アドレスは、１番目のセグメント内の５番目のブロック、すなわち、４番目のブロックになる。
（１０）同様に、論理アドレスが２２のブロックは、２０１７年３月のときの物理アドレスが２９番目のブロックになり、２０１７年４月のときの物理アドレスが９番目のブロックになり、２０１７年５月のときの物理アドレスが１９番目のブロックになり、２０１８年６月のときの物理アドレスが１０番目のブロックになる。
図６に示すように、本発明の一実施例は、データ交替デバイスを提供するものである。不揮発性メモリ５１０と、プロセッサ５２０と、記憶部５３０と、通信バス５４０とを備え、通信バス５４０はプロセッサ５２０と記憶部５３０との間の接続通信を実現するために用いられ、プロセッサ５２０は記憶部５３０に格納されているデータ交替プログラムを実行するために用いられ、以下のステップを実現する。
不揮発性メモリを論理的にｐ個のレベルの物理単位に分割し、不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数である。
本実施例では、例えば、不揮発性メモリを論理的にｎ個の第１物理単位に分割し、そのサイズをＮとし、各第１物理単位をｍ個の第２物理単位に分割し、そのサイズをＭとし、各第２物理単位をｋ個の第３物理単位に分割し、そのサイズをＫとし、・・・、これによって類推する。
第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換し、ｑは１からｐのいずれかの正の整数である。
本実施例では、第１物理単位の交替時間周期をＡとし、第２物理単位の交替時間周期をＢとし、第３物理単位の交替時間周期をＣとし、・・・、これによって類推する。本実施例では、例えば、時間周期Ａが到来すると、ｎ個の第１物理単位が交替され、時間周期Ｂが到来すると、各第１物理単位におけるｍ個の第２物理単位が交替され、時間周期Ｃが到来すると、各第２物理単位におけるｋ個の第３物理単位が交替され、・・・、これによって類推する。交替後のデータ位置が変化し、具体的には図２に示すようになる。
本実施例では、交替の物理単位は、（１）セグメント、（２）ブロック、（３）ページ、（４）数バイト（Ｂ）、（５）数キロバイト（ＫＢ）、（６）数メガバイト（ＭＢ）、（７）数ギガバイト（ＧＢ）、及び（８）その他のメモリ容量単位を含むが、これらに限定されない。交替の時間単位は、（１）数年、（２）数四半期、（３）数か月、（４）数週、（５）数日、（６）数時間、（７）数分、（８）数秒、及び（９）その他の旧暦、チベット歴の時間単位を含むが、これらに限定されない。交替の方式は、（１）順次に一つずつ交替すること、（２）逆順に一つずつ交替すること、（３）順次に間引きに交替すること、（４）逆順に間引きに交替すること、（５）擬似乱数的に交替すること、（６）その他の交替方式を含むが、これらに限定されない。
本実施例の技術的解決手段によれば、同一の固定の論理アドレスに対する意図しない又は悪意な集中アクセスを、実際に各物理アドレスに均等に分散させることができ、ウェアレベリングの効果を達成することができる。従来のマッピングテーブルの方法と比較して、本発明の方法は、メモリ空間を余分に長期に亘って占有することなく、簡単な計算で論理アドレスと物理アドレスとの変換を完了することができ、効率の低いテーブルルックアップ操作を回避し、空間節約及び時間節約の効果を達成することができる。
図６に示すように、本発明の一実施例は、データ交替デバイスを提供するものである。不揮発性メモリ５１０と、プロセッサ５２０と、記憶部５３０と、通信バス５４０とを備え、通信バス５４０はプロセッサ５２０と記憶部５３０との間の接続通信を実現するために用いられ、プロセッサ５２０は記憶部５３０に格納されているデータ交替プログラムを実行するために用いられ、以下のステップを実現する。不揮発性メモリを論理的にｐ個のレベルの物理単位に分割し、不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数である。
現在の動作シーンに応じて、第ｑレベルの物理単位に対応する時間周期を設定する。
本実施例では、各交替物理単位は、それぞれ独立して同時に交替を行うことが好ましい。当然のことながら、セグメントのみの交替やブロックのみの交替では、ある程度ウェアレベリングを達成することができるが、同一の論理アドレスへのアクセスは、ある幾つかの物理アドレス上に固定的に分散されており、その論理アドレスを物理アドレス全体に分散させることができない。本発明は、全てのステップ又は複数のステップを組み合わせる必要がある。交替の時間間隔が短いほど、ウェアレベリングの効果が強くなり、遷移の回数も頻繁となり、外部へのサービスを一時的に停止するため、交替の時間があまり長くならず、あまり短くならず、ユースケースを実施する際に実際の状況に応じて決定する必要がある。遷移時間は、システムの低稼働期間に選択されるのが好ましい。システムが攻撃を受けた場合や、その他の必要なシーンでは、時間周期Ａ、Ｂ、Ｃを短くして、ユーザによりトリガされたり、システムが自動的にトリガしたりするのが好ましい。
第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータをストレージまたはメモリにコピーし、各第ｑレベルの物理単位のデータが交替された後の位置に従って、ストレージまたはメモリから不揮発性メモリにコピーし、ｑは１からｐのいずれかの正の整数である。
本実施例では、一つの第ｑレベルの物理単位のデータをストレージまたはメモリにコピーし、他の第ｑレベルの物理単位のデータを一つずつ不揮発性メモリ上の直前のコピーデータの位置にコピーし、また、ストレージまたはメモリ中のデータを不揮発性メモリ上の直前のコピーデータの位置にコピーする、という交替方式をさらに提供する。
本実施例では、（１）当該不揮発性メモリの全てのデータを他のメモリ又はストレージにコピーした後、新たな位置でデータを当該不揮発性メモリにコピーし、（２）当該不揮発性メモリの最後のセグメント（又はブロック）を他のメモリ又はストレージにコピーした後、不揮発性メモリ中のデータをセグメント（ブロック）毎に新たな位置にコピーし、最後に他のメモリ又はストレージに一時的に保存されている最後のセグメント（ブロック）を不揮発性メモリにおける新たな位置にコピーする。
ユーザが不揮発性メモリにアクセスする際に、第ｑレベルのｎ個の物理単位のうちのａ番目の物理単位の論理アドレスを（ｘ／Ｑ＋ｙ／Ａ）％ｎに設定し、ただし、ｘは不揮発性メモリの論理アドレスであり、Ｑは各第ｑレベルの物理単位のサイズであり、ｙはユーザのアクセス時間であり、Ａは第ｑレベルの物理単位に対応する時間周期である。
本実施例では、例えば、ユーザが、ｙ時間に、論理アドレスがｘのメモリにアクセスする際に、本方法により、その物理アドレスＺを算出し、ａ番目の第１物理単位において、Ｚ＝（ｘ／Ｎ＋ｙ／Ａ）％ｎを算出し、ｂ番目の第２物理単位において、Ｚ＝（ｘ／Ｍ＋ｙ／Ｂ）％ｍを算出し、ｃ番目の第３物理単位において、Ｚ＝（ｘ／Ｋ＋ｙ／Ｃ）％ｋ、・・・、これによって類推する。ａ、ｂ、ｃ、・・・このように、物理アドレスＺを特定することができる。以上のアクセス方法は、ユーザによって行われてもよいし、ユーザによって行われなくてもよい。前者の場合、ユーザが上記ステップの実行を担当し、アクセス時に先に論理アドレスを物理アドレスに変換する。後者の場合、物理アドレスの交替がユーザに対して透過的であり、ユーザはアクセス時にのみ、常に論理アドレスでアクセスし、ドライバプログラム（またはオペレーティングシステム、またはコンテナ）によって物理アドレスに変換される。
本実施例の技術的解決手段によれば、同一の固定の論理アドレスに対する意図しない又は悪意な集中アクセスを、実際に各物理アドレスに均等に分散させることができ、ウェアレベリングの効果を達成することができる。従来のマッピングテーブルの方法と比較して、本発明の方法は、メモリ空間を余分に長期に亘って占有することなく、簡単な計算で論理アドレスと物理アドレスとの変換を完了することができ、効率の低いテーブルルックアップ操作を回避し、空間節約及び時間節約の効果を達成することができる。
図７に示すように、本発明の一実施例は、不揮発性メモリ７１０と、プロセッサ７２０とを備える不揮発性メモリ向けのウェアレベリング及びアクセスデバイスを提供するものである。
プロセッサ７２０は不揮発性メモリ向けのウェアレベリング及びアクセスプログラムを実行するために用いられ、以下のステップを実現する。不揮発性メモリを論理的にｐ個のレベルの物理単位に分割し、不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数である。
本実施例では、例えば、不揮発性メモリを論理的にｎ個の第１物理単位に分割し、そのサイズをＮとし、各第１物理単位をｍ個の第２物理単位に分割し、そのサイズをＭとし、各第２物理単位をｋ個の第３物理単位に分割し、そのサイズをＫとし、・・・、これによって類推する。
第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換し、ｑは１からｐのいずれかの正の整数である。
本実施例では、第１物理単位の交替時間周期をＡとし、第２物理単位の交替時間周期をＢとし、第３物理単位の交替時間周期をＣとし、・・・、これによって類推する。本実施例では、例えば、時間周期Ａが到来すると、ｎ個の第１物理単位が交替され、時間周期Ｂが到来すると、各第１物理単位におけるｍ個の第２物理単位が交替され、時間周期Ｃが到来すると、各第２物理単位におけるｋ個の第３物理単位が交替され、・・・、これによって類推する。交替後のデータ位置が変化し、具体的には図２に示すようになる。
本実施例では、交替の物理単位は、（１）セグメント、（２）ブロック、（３）ページ、（４）数バイト（Ｂ）、（５）数キロバイト（ＫＢ）、（６）数メガバイト（ＭＢ）、（７）数ギガバイト（ＧＢ）、及び（８）その他のメモリ容量単位を含むが、これらに限定されない。交替の時間単位は、（１）数年、（２）数四半期、（３）数か月、（４）数週、（５）数日、（６）数時間、（７）数分、（８）数秒、及び（９）その他の旧暦、チベット歴の時間単位を含むが、これらに限定されない。交替の方式は、（１）順次に一つずつ交替すること、（２）逆順に一つずつ交替すること、（３）順次に間引きに交替すること、（４）逆順に間引きに交替すること、（５）擬似乱数的に交替すること、（６）その他の交替方式を含むが、これらに限定されない。
本実施例の技術的解決手段によれば、同一の固定の論理アドレスに対する意図しない又は悪意な集中アクセスを、実際に各物理アドレスに均等に分散させることができ、ウェアレベリングの効果を達成することができる。従来のマッピングテーブルの方法と比較して、本発明の方法は、メモリ空間を余分に長期に亘って占有することなく、簡単な計算で論理アドレスと物理アドレスとの変換を完了することができ、効率の低いテーブルルックアップ操作を回避し、空間節約及び時間節約の効果を達成することができる。
図７に示すように、本発明の一実施例は、不揮発性メモリ７１０と、プロセッサ７２０とを備える不揮発性メモリ向けのウェアレベリング及びアクセスデバイスを提供するものである。
プロセッサ７２０は不揮発性メモリ向けのウェアレベリング及びアクセスプログラムを実行するために用いられ、以下のステップを実現する。不揮発性メモリを論理的にｐ個のレベルの物理単位に分割し、不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数である。
現在の動作シーンに応じて、第ｑレベルの物理単位に対応する時間周期を設定する。
本実施例では、各交替物理単位は、それぞれ独立して同時に交替を行うことが好ましい。当然のことながら、セグメントのみの交替やブロックのみの交替では、ある程度ウェアレベリングを達成することができるが、同一の論理アドレスへのアクセスは、ある幾つかの物理アドレス上に固定的に分散されており、その論理アドレスを物理アドレス全体に分散させることができない。本発明は、全てのステップ又は複数のステップを組み合わせる必要がある。交替の時間間隔が短いほど、ウェアレベリングの効果が強くなり、遷移の回数も頻繁となり、外部へのサービスを一時的に停止するため、交替の時間があまり長くならず、あまり短くならず、ユースケースを実施する際に実際の状況に応じて決定する必要がある。遷移時間は、システムの低稼働期間に選択されるのが好ましい。システムが攻撃を受けた場合や、その他の必要なシーンでは、時間周期Ａ、Ｂ、Ｃを短くして、ユーザによりトリガされたり、システムが自動的にトリガしたりするのが好ましい。
第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージにコピーし、各第ｑレベルの物理単位のデータが交替された後の位置に従って、不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージから不揮発性メモリにコピーし、ｑは１からｐのいずれかの正の整数である。
本実施例では、一つの第ｑレベルの物理単位のデータを不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージにコピーし、他の第ｑレベルの物理単位のデータを一つずつ不揮発性メモリ上の直前のコピーデータの位置にコピーし、また、不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージ中のデータを不揮発性メモリ上の直前のコピーデータの位置にコピーする、という交替方式をさらに提供する。
本実施例では、（１）当該不揮発性メモリの全てのデータを他のメモリ又はストレージにコピーした後、新たな位置でデータを当該不揮発性メモリにコピーし、（２）当該不揮発性メモリの最後のセグメント（又はブロック）を他のメモリ又はストレージにコピーした後、不揮発性メモリ中のデータをセグメント（ブロック）毎に新たな位置にコピーし、最後に他のメモリ又はストレージに一時的に保存されている最後のセグメント（ブロック）を不揮発性メモリにおける新たな位置にコピーする。
ユーザが不揮発性メモリにアクセスする際に、第ｑレベルのｎ個の物理単位のうちのａ番目の物理単位の論理アドレスを（ｘ／Ｑ＋ｙ／Ａ）％ｎに設定し、ただし、ｘは不揮発性メモリの論理アドレスであり、Ｑは各第ｑレベルの物理単位のサイズであり、ｙはユーザのアクセス時間であり、Ａは第ｑレベルの物理単位に対応する時間周期である。
本実施例では、例えば、ユーザが、ｙ時間に、論理アドレスがｘのメモリにアクセスする際に、本方法により、その物理アドレスＺを算出し、ａ番目の第１物理単位において、Ｚ＝（ｘ／Ｎ＋ｙ／Ａ）％ｎを算出し、ｂ番目の第２物理単位において、Ｚ＝（ｘ／Ｍ＋ｙ／Ｂ）％ｍを算出し、ｃ番目の第３物理単位において、Ｚ＝（ｘ／Ｋ＋ｙ／Ｃ）％ｋ、・・・、これによって類推する。ａ、ｂ、ｃ、・・・このように、物理アドレスＺを特定することができる。以上のアクセス方法は、ユーザによって行われてもよいし、ユーザによって行われなくてもよい。前者の場合、ユーザが上記ステップの実行を担当し、アクセス時に先に論理アドレスを物理アドレスに変換する。後者の場合、物理アドレスの交替がユーザに対して透過的であり、ユーザはアクセス時にのみ、常に論理アドレスでアクセスし、ドライバプログラム（またはオペレーティングシステム、またはコンテナ）によって物理アドレスに変換される。
本実施例の技術的解決手段によれば、同一の固定の論理アドレスに対する意図しない又は悪意な集中アクセスを、実際に各物理アドレスに均等に分散させることができ、ウェアレベリングの効果を達成することができる。従来のマッピングテーブルの方法と比較して、本発明の方法は、メモリ空間を余分に長期に亘って占有することなく、簡単な計算で論理アドレスと物理アドレスとの変換を完了することができ、効率の低いテーブルルックアップ操作を回避し、空間節約及び時間節約の効果を達成することができる。
図５に本実施例の具体例を示す。
（１）交替周期Ａは月である。交替周期Ｂは年である。当該不揮発性メモリは、論理的に３つのセグメントに区分されており、セグメント毎に１０個のブロックがある。交替方式は順次に一つずつ交替することである。
（２）毎月の最後の１秒に、不揮発性メモリの３つのセグメントが交替され、すなわち、セグメント３のコンテンツが他のメモリに一時的に書き込まれ保存され、セグメント２のコンテンツがセグメント３の位置に書き込まれ、セグメント１のコンテンツがセグメント２の位置に書き込まれ、他のメモリに一時的に保存されているコンテンツがセグメント１の位置に書き込まれる。
（３）毎年の最後の１秒に、不揮発性メモリの３つのセグメントについて、ブロック毎に交替され、すなわち、ブロック１のコンテンツがブロック２の位置に書き込まれ、ブロック２のコンテンツがブロック３の位置に書き込まれ、・・・、これによって類推する。
（４）下記のステップにおいて、具体的な時間における、論理アドレスから物理アドレスへの変換を示す。
（５）ユーザが２０１７年３月にアクセスした論理アドレスは１６番目のブロックであり、それは２番目のセグメント内の７番目のブロックになる。３月であるため、そのセグメント番号を後ろに３回シフトすると、依然として２番目のセグメントのままである。２０１７年であるため、そのブロック番号を後ろに２０１７回シフトすると、セグメント内の４番目のブロックになる。以上により、そのブロックの物理アドレスは、２番目のセグメント内の４番目のブロック、すなわち１３番目のブロックになる。
（６）ユーザが２０１７年４月にアクセスした論理アドレスは同様に１６番目のブロックである。４月であるため、そのセグメント番号を後ろに４回循環してシフトすると、３番目のセグメントになる。２０１７年であるため、そのブロック番号を後ろに２０１７回シフトすると、セグメント内の４番目のブロックになる。以上により、そのブロックの物理アドレスは、３番目のセグメント内の４番目のブロック、すなわち、２３番目のブロックになる。
（７）ユーザが２０１７年４月にアクセスした論理アドレスは同様に１６番目のブロックである。４月であるため、そのセグメント番号を後ろに４回循環してシフトすると、３番目のセグメントになる。２０１７年であるため、そのブロック番号を後ろに２０１７回シフトすると、セグメント内の４番目のブロックになる。以上により、そのブロックの物理アドレスは、３番目のセグメント内の４番目のブロック、すなわち、２３番目のブロックになる。
（８）ユーザが２０１７年５月にアクセスした論理アドレスは同様に１６番目のブロックである。５月であるため、そのセグメント番号を後ろに５回循環してシフトすると、１番目のセグメントになる。２０１７年であるため、そのブロック番号を後ろに２０１７回シフトすると、セグメント内の４番目のブロックになる。以上により、そのブロックの物理アドレスは、１番目のセグメント内の４番目のブロック、すなわち、３番目のブロックになる。
（９）ユーザが２０１８年５月にアクセスした論理アドレスは同様に１６番目のブロックである。５月であるため、そのセグメント番号を後ろに５回循環してシフトすると、１番目のセグメントになる。２０１８年であるため、そのブロック番号を後ろに２０１８回シフトすると、セグメント内の５番目のブロックになる。以上により、そのブロックの物理アドレスは、１番目のセグメント内の５番目のブロック、すなわち、４番目のブロックになる。
（１０）同様に、論理アドレスが２２のブロックは、２０１７年３月のときの物理アドレスが２９番目のブロックになり、２０１７年４月のときの物理アドレスが９番目のブロックになり、２０１７年５月のときの物理アドレスが１９番目のブロックになり、２０１８年６月のときの物理アドレスが１０番目のブロックになる。
本発明の一実施例は、一つ又は複数のプロセッサによって実行され、以下のステップを実現する一つ又は複数のプログラムを記憶したコンピュータ読み取り可能な記憶媒体を提供するものである。
不揮発性メモリを論理的にｐ個のレベルの物理単位に分割し、不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数である。
本実施例では、例えば、不揮発性メモリを論理的にｎ個の第１物理単位に分割し、そのサイズをＮとし、各第１物理単位をｍ個の第２物理単位に分割し、そのサイズをＭとし、各第２物理単位をｋ個の第３物理単位に分割し、そのサイズをＫとし、・・・、これによって類推する。
第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換し、ｑは１からｐのいずれかの正の整数である。
本実施例では、第１物理単位の交替時間周期をＡとし、第２物理単位の交替時間周期をＢとし、第３物理単位の交替時間周期をＣとし、・・・、これによって類推する。本実施例では、例えば、時間周期Ａが到来すると、ｎ個の第１物理単位が交替され、時間周期Ｂが到来すると、各第１物理単位におけるｍ個の第２物理単位が交替され、時間周期Ｃが到来すると、各第２物理単位におけるｋ個の第３物理単位が交替され、・・・、これによって類推する。交替後のデータ位置が変化し、具体的には図２に示すようになる。
本実施例では、交替の物理単位は、（１）セグメント、（２）ブロック、（３）ページ、（４）数バイト（Ｂ）、（５）数キロバイト（ＫＢ）、（６）数メガバイト（ＭＢ）、（７）数ギガバイト（ＧＢ）、及び（８）その他のメモリ容量単位を含むが、これらに限定されない。交替の時間単位は、（１）数年、（２）数四半期、（３）数か月、（４）数週、（５）数日、（６）数時間、（７）数分、（８）数秒、及び（９）その他の旧暦、チベット歴の時間単位を含むが、これらに限定されない。交替の方式は、（１）順次に一つずつ交替すること、（２）逆順に一つずつ交替すること、（３）順次に間引きに交替すること、（４）逆順に間引きに交替すること、（５）擬似乱数的に交替すること、（６）その他の交替方式を含むが、これらに限定されない。
本実施例の技術的解決手段によれば、同一の固定の論理アドレスに対する意図しない又は悪意な集中アクセスを、実際に各物理アドレスに均等に分散させることができ、ウェアレベリングの効果を達成することができる。従来のマッピングテーブルの方法と比較して、本発明の方法は、メモリ空間を余分に長期に亘って占有することなく、簡単な計算で論理アドレスと物理アドレスとの変換を完了することができ、効率の低いテーブルルックアップ操作を回避し、空間節約及び時間節約の効果を達成することができる。
当業者であれば理解されるように、上記に開示された方法における全て又はいくつかのステップ、システム、装置における機能モジュール／ユニットはソフトウェア、ファームウェア、ハードウェア及びそれらの適切な組み合わせとして実施されてもよい。ハードウェアによる実施形態では、上記の説明で言及された機能モジュール／ユニット間の切り分けは、必ずしも物理的な構成要素の切り分けに対応するわけではなく、例えば、１つの物理的な構成要素は複数の機能を有していてもよいし、１つの機能又はステップはいくつかの物理的な構成要素が協働して実行されるものであってもよい。いくつかの物理的な構成要素又は全ての物理的な構成要素はプロセッサ、例えば中央処理装置、デジタル信号プロセッサ又はマイクロプロセッサが実行するソフトウェア、又はハードウェア、或いは、例えば専用の集積回路といった集積回路として実施されてもよい。このようなソフトウェアはコンピュータ読み取り可能な媒体に分布されてもよい。コンピュータ読み取り可能な媒体は、コンピュータ記憶媒体（又は非一時的な媒体）及び通信媒体（又は一時的な媒体）を含むことができる。当業者に一般的に知られているように、コンピュータ記憶媒体という用語は、情報（例えばコンピュータ読み取り可能な命令、データ構造、プログラムモジュール、その他のデータ）を記憶するためのいずれの方法や技術において実施される揮発性、不揮発性、着脱可能、着脱不可な媒体を含む。コンピュータ記憶媒体はＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ又は他のメモリ技術、ＣＤ−ＲＯＭ、デジタル多用途ディスク（ＤＶＤ）又はその他の光ディスクストレージ、磁気カートリッジ、磁気テープ、磁気ディスクストレージ又はその他の磁気記憶装置、又は所望の情報を記憶しかつコンピュータによりアクセス可能な任意の他の媒体を含むが、それらに限定されない。また、当業者に一般的に知られているように、通信媒体とは、通常、コンピュータ読み取り可能な命令、データ構造、プログラムモジュール、又は搬送波やその他の伝送機構などの変調データ信号における他のデータを含み、任意の情報伝送媒体を含み得る。
以上、本発明の実施例について図面を参照して説明したが、本発明は上述した具体的な実施の形態に限定されるものではなく、上述した具体的な実施の形態は例示であって制限的なものではなく、当業者が本発明の示唆を受け、本発明の要旨及び特許請求の範囲の保護範囲を逸脱しない範囲において、多くの形態を採り得ることはもちろんであり、それらはいずれも本発明の保護範囲に属する。
上記目的を達成するために、本発明は、不揮発性メモリ向けのウェアレベリング及びアクセスデバイスであって、不揮発性メモリと、プロセッサと、記憶部と、通信バスとを備え、前記通信バスはプロセッサと記憶部との間の接続通信を実現するために用いられ、前記プロセッサは記憶部に格納されているデータ交替プログラムを実行するために用いられ、不揮発性メモリを論理的にｐ個のレベルの物理単位に分割するステップと、第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換するステップとを実現し、前記不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数であり、ｑは１からｐのいずれかの正の整数である、不揮発性メモリ向けのウェアレベリング及びアクセスデバイスを提供する。
ステップＳ３４では、ユーザが不揮発性メモリにアクセスする際に、第ｑレベルのｎ個の物理単位のうちのａ番目の物理単位の論理アドレスを（ｘ／Ｑ＋ｙ／Ａ）％ｎに設定し、ただし、ｘは不揮発性メモリの論理アドレスであり、Ｑは各第ｑレベルの物理単位のサイズであり、ｙはユーザのアクセス時間であり、Ａは第ｑレベルの物理単位に対応する時間周期である。
図５に本実施例の具体例を示す。
（１）交替周期Ａは月である。交替周期Ｂは年である。当該不揮発性メモリは、論理的に３つのセグメントに区分されており、セグメント毎に１０個のブロックがある。交替方式は順次に一つずつ交替することである。
（２）毎月の最後の１秒に、不揮発性メモリの３つのセグメントが交替され、すなわち、セグメント３のコンテンツが他のメモリに一時的に書き込まれ保存され、セグメント２のコンテンツがセグメント３の位置に書き込まれ、セグメント１のコンテンツがセグメント２の位置に書き込まれ、他のメモリに一時的に保存されているコンテンツがセグメント１の位置に書き込まれる。
（３）毎年の最後の１秒に、不揮発性メモリの３つのセグメントについて、ブロック毎に交替され、すなわち、ブロック１のコンテンツがブロック２の位置に書き込まれ、ブロック２のコンテンツがブロック３の位置に書き込まれ、・・・、これによって類推する。
（４）下記のステップにおいて、具体的な時間における、論理アドレスから物理アドレスへの変換を示す。
（５）ユーザが２０１７年３月にアクセスした論理アドレスは１６番目のブロックであり、それは２番目のセグメント内の７番目のブロックになる。３月であるため、そのセグメント番号を後ろに３回シフトすると、依然として２番目のセグメントのままである。２０１７年であるため、そのブロック番号を後ろに２０１７回シフトすると、セグメント内の４番目のブロックになる。以上により、そのブロックの物理アドレスは、２番目のセグメント内の４番目のブロック、すなわち１３番目のブロックになる。
（６）ユーザが２０１７年４月にアクセスした論理アドレスは同様に１６番目のブロックである。４月であるため、そのセグメント番号を後ろに４回循環してシフトすると、３番目のセグメントになる。２０１７年であるため、そのブロック番号を後ろに２０１７回シフトすると、セグメント内の４番目のブロックになる。以上により、そのブロックの物理アドレスは、３番目のセグメント内の４番目のブロック、すなわち、２３番目のブロックになる。
（７）ユーザが２０１７年５月にアクセスした論理アドレスは同様に１６番目のブロックである。５月であるため、そのセグメント番号を後ろに５回循環してシフトすると、１番目のセグメントになる。２０１７年であるため、そのブロック番号を後ろに２０１７回シフトすると、セグメント内の４番目のブロックになる。以上により、そのブロックの物理アドレスは、１番目のセグメント内の４番目のブロック、すなわち、３番目のブロックになる。
（８）ユーザが２０１８年５月にアクセスした論理アドレスは同様に１６番目のブロックである。５月であるため、そのセグメント番号を後ろに５回循環してシフトすると、１番目のセグメントになる。２０１８年であるため、そのブロック番号を後ろに２０１８回シフトすると、セグメント内の５番目のブロックになる。以上により、そのブロックの物理アドレスは、１番目のセグメント内の５番目のブロック、すなわち、４番目のブロックになる。
（９）同様に、論理アドレスが２２のブロックは、２０１７年３月のときの物理アドレスが２９番目のブロックになり、２０１７年４月のときの物理アドレスが９番目のブロックになり、２０１７年５月のときの物理アドレスが１９番目のブロックになり、２０１８年６月のときの物理アドレスが１０番目のブロックになる。
図５に本実施例の具体例を示す。
（１）交替周期Ａは月である。交替周期Ｂは年である。当該不揮発性メモリは、論理的に３つのセグメントに区分されており、セグメント毎に１０個のブロックがある。交替方式は順次に一つずつ交替することである。
（２）毎月の最後の１秒に、不揮発性メモリの３つのセグメントが交替され、すなわち、セグメント３のコンテンツが他のメモリに一時的に書き込まれ保存され、セグメント２のコンテンツがセグメント３の位置に書き込まれ、セグメント１のコンテンツがセグメント２の位置に書き込まれ、他のメモリに一時的に保存されているコンテンツがセグメント１の位置に書き込まれる。
（３）毎年の最後の１秒に、不揮発性メモリの３つのセグメントについて、ブロック毎に交替され、すなわち、ブロック１のコンテンツがブロック２の位置に書き込まれ、ブロック２のコンテンツがブロック３の位置に書き込まれ、・・・、これによって類推する。
（４）下記のステップにおいて、具体的な時間における、論理アドレスから物理アドレスへの変換を示す。
（５）ユーザが２０１７年３月にアクセスした論理アドレスは１６番目のブロックであり、それは２番目のセグメント内の７番目のブロックになる。３月であるため、そのセグメント番号を後ろに３回シフトすると、依然として２番目のセグメントのままである。２０１７年であるため、そのブロック番号を後ろに２０１７回シフトすると、セグメント内の４番目のブロックになる。以上により、そのブロックの物理アドレスは、２番目のセグメント内の４番目のブロック、すなわち１３番目のブロックになる。
（６）ユーザが２０１７年４月にアクセスした論理アドレスは同様に１６番目のブロックである。４月であるため、そのセグメント番号を後ろに４回循環してシフトすると、３番目のセグメントになる。２０１７年であるため、そのブロック番号を後ろに２０１７回シフトすると、セグメント内の４番目のブロックになる。以上により、そのブロックの物理アドレスは、３番目のセグメント内の４番目のブロック、すなわち、２３番目のブロックになる。
（７）ユーザが２０１７年５月にアクセスした論理アドレスは同様に１６番目のブロックである。５月であるため、そのセグメント番号を後ろに５回循環してシフトすると、１番目のセグメントになる。２０１７年であるため、そのブロック番号を後ろに２０１７回シフトすると、セグメント内の４番目のブロックになる。以上により、そのブロックの物理アドレスは、１番目のセグメント内の４番目のブロック、すなわち、３番目のブロックになる。
（８）ユーザが２０１８年５月にアクセスした論理アドレスは同様に１６番目のブロックである。５月であるため、そのセグメント番号を後ろに５回循環してシフトすると、１番目のセグメントになる。２０１８年であるため、そのブロック番号を後ろに２０１８回シフトすると、セグメント内の５番目のブロックになる。以上により、そのブロックの物理アドレスは、１番目のセグメント内の５番目のブロック、すなわち、４番目のブロックになる。
（９）同様に、論理アドレスが２２のブロックは、２０１７年３月のときの物理アドレスが２９番目のブロックになり、２０１７年４月のときの物理アドレスが９番目のブロックになり、２０１７年５月のときの物理アドレスが１９番目のブロックになり、２０１８年６月のときの物理アドレスが１０番目のブロックになる。

Claims (16)

  1. 不揮発性メモリ向けのウェアレベリング及びアクセス方法であって、
    不揮発性メモリを論理的にｐ個のレベルの物理単位に分割し、
    第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換することを含み、
    前記不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数であり、ｑは１からｐのいずれかの正の整数である、不揮発性メモリ向けのウェアレベリング及びアクセス方法。
  2. 前記各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換することは、前記各第ｑレベルの物理単位のデータをストレージまたはメモリにコピーし、前記各第ｑレベルの物理単位のデータが交替された後の位置に従って、前記ストレージまたは前記メモリから前記不揮発性メモリにコピーすることを含む、請求項１に記載の方法。
  3. 前記各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換することは、前記各第ｑレベルの物理単位のデータを前記不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージにコピーし、前記各第ｑレベルの物理単位のデータが交替された後の位置に従って、前記不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージから前記不揮発性メモリにコピーすることを含む、請求項１に記載の方法。
  4. 前記各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換することは、一つの第ｑレベルの物理単位のデータをストレージまたはメモリにコピーし、他の第ｑレベルの物理単位のデータを一つずつ前記不揮発性メモリ上の直前のコピーデータの位置にコピーし、また、前記ストレージまたは前記メモリ中のデータを前記不揮発性メモリ上の直前のコピーデータの位置にコピーすることを含む、請求項１に記載の方法。
  5. 前記各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換することは、一つの第ｑレベルの物理単位のデータを前記不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージにコピーし、他の第ｑレベルの物理単位のデータを一つずつ前記不揮発性メモリ上の直前のコピーデータの位置にコピーし、また、前記不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージ中のデータを前記不揮発性メモリ上の直前のコピーデータの位置にコピーすることを含む、請求項１に記載の方法。
  6. 前記各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換する前に、現在の動作シーンに応じて、前記第ｑレベルの物理単位に対応する時間周期を設定することをさらに含む、請求項１に記載の方法。
  7. ユーザが前記不揮発性メモリにアクセスする際に、第ｑレベルのｎ個の物理単位のうちのａ番目の物理単位の論理アドレスを（ｘ／Ｑ＋ｙ／Ａ）％ｎに設定することをさらに含み、ただし、ｘは前記不揮発性メモリの論理アドレスであり、Ｑは各第ｑレベルの物理単位のサイズであり、ｙは前記ユーザのアクセス時間であり、Ａは前記第ｑレベルの物理単位に対応する時間周期である、請求項１に記載の方法。
  8. 不揮発性メモリ向けのウェアレベリング及びアクセスデバイスであって、
    不揮発性メモリと、プロセッサと、記憶部と、通信バスとを備え、
    前記通信バスはプロセッサと記憶部との間の接続通信を実現するために用いられ、
    前記プロセッサは記憶部に格納されているデータ交替プログラムを実行するために用いられ、不揮発性メモリを論理的にｐ個のレベルの物理単位に分割するステップと、第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換するステップとを実現し、
    前記不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数であり、ｑは１からｐのいずれかの正の整数である、不揮発性メモリ向けのウェアレベリング及びアクセスデバイス。
  9. 前記各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換することにおいて、前記プロセッサは前記データ交替プログラムを実行するために用いられ、
    前記各第ｑレベルの物理単位のデータをストレージまたはメモリにコピーし、前記各第ｑレベルの物理単位のデータが交替された後の位置に従って、前記ストレージまたは前記メモリから前記不揮発性メモリにコピーするステップを実現する、請求項８に記載のデバイス。
  10. 前記各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換することにおいて、前記プロセッサは前記データ交替プログラムを実行するために用いられ、
    一つの第ｑレベルの物理単位のデータをストレージまたはメモリにコピーし、他の第ｑレベルの物理単位のデータを一つずつ前記不揮発性メモリ上の直前のコピーデータの位置にコピーし、また、前記ストレージまたは前記メモリ中のデータを前記不揮発性メモリ上の直前のコピーデータの位置にコピーするステップを実現する、請求項８に記載のデバイス。
  11. 前記各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換する前に、前記プロセッサはさらに、前記データ交替プログラムを実行するために用いられ、
    現在の動作シーンに応じて、前記第ｑレベルの物理単位に対応する時間周期を設定するステップを実現する、請求項８に記載のデバイス。
  12. 不揮発性メモリ向けのウェアレベリング及びアクセスデバイスであって、
    不揮発性メモリと、プロセッサとを備え、
    前記プロセッサは不揮発性メモリ向けのウェアレベリング及びアクセスプログラムを実行するために用いられ、不揮発性メモリを論理的にｐ個のレベルの物理単位に分割するステップと、第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換するステップとを実現し、
    前記不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数であり、ｑは１からｐのいずれかの正の整数である、不揮発性メモリ向けのウェアレベリング及びアクセスデバイス。
  13. 前記各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換することにおいて、前記プロセッサは前記不揮発性メモリ向けのウェアレベリング及びアクセスプログラムを実行するために用いられ、
    前記各第ｑレベルの物理単位のデータを前記不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージにコピーし、前記各第ｑレベルの物理単位のデータが交替された後の位置に従って、前記不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージから前記不揮発性メモリにコピーするステップを実現する、請求項１２に記載のデバイス。
  14. 前記各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換することにおいて、前記プロセッサは前記不揮発性メモリ向けのウェアレベリング及びアクセスプログラムを実行するために用いられ、
    一つの第ｑレベルの物理単位のデータをストレージまたはメモリにコピーし、他の第ｑレベルの物理単位のデータを一つずつ前記不揮発性メモリ上の直前のコピーデータの位置にコピーし、また、前記不揮発性メモリのその他の空き位置又はその他のメモリ／ストレージ中のデータを前記不揮発性メモリ上の直前のコピーデータの位置にコピーするステップを実現する、請求項１２に記載のデバイス。
  15. 前記各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換する前に、前記プロセッサはさらに、前記不揮発性メモリ向けのウェアレベリング及びアクセスプログラムを実行するために用いられ、
    現在の動作シーンに応じて、前記第ｑレベルの物理単位に対応する時間周期を設定するステップを実現する、請求項１２に記載のデバイス。
  16. 一つ又は複数のプログラムを記憶したコンピュータ読み取り可能な記憶媒体であって、前記一つ又は複数のプログラムは、一つ又は複数のプロセッサによって実行され、
    不揮発性メモリを論理的にｐ個のレベルの物理単位に分割するステップと、第ｑレベルの物理単位に対応する時間周期が到来すると、各第ｑレベルの物理単位のデータを他の第ｑレベルの物理単位に交換するステップとを実現し、
    前記不揮発性メモリは複数の第１レベルの物理単位を含み、各第ｐ−１レベルの物理単位は複数の第ｐレベルの物理単位を含み、ｐは１より大きい正の整数であり、ｑは１からｐのいずれかの正の整数である、コンピュータ読み取り可能な記憶媒体。
JP2021503050A 2018-07-20 2019-04-01 不揮発性メモリ向けのウェアレベリング及びアクセス方法、デバイス及び記憶媒体 Active JP7110479B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201810802096.1 2018-07-20
CN201810802096 2018-07-20
CN201810824443.0A CN108920386B (zh) 2018-07-20 2018-07-25 面向非易失性内存的磨损均衡及访问方法、设备和存储介质
CN201810824443.0 2018-07-25
PCT/CN2019/080815 WO2020015385A1 (zh) 2018-07-20 2019-04-01 面向非易失性内存的磨损均衡及访问方法、设备和存储介质

Publications (2)

Publication Number Publication Date
JP2021530810A true JP2021530810A (ja) 2021-11-11
JP7110479B2 JP7110479B2 (ja) 2022-08-01

Family

ID=64418021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021503050A Active JP7110479B2 (ja) 2018-07-20 2019-04-01 不揮発性メモリ向けのウェアレベリング及びアクセス方法、デバイス及び記憶媒体

Country Status (6)

Country Link
US (1) US11320989B2 (ja)
EP (1) EP3825856B1 (ja)
JP (1) JP7110479B2 (ja)
CN (1) CN108920386B (ja)
RU (1) RU2767141C1 (ja)
WO (1) WO2020015385A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108920386B (zh) * 2018-07-20 2020-06-26 中兴通讯股份有限公司 面向非易失性内存的磨损均衡及访问方法、设备和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122083A (ja) * 1993-10-20 1995-05-12 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2002533810A (ja) * 1998-12-22 2002-10-08 ジェムプリュス 摩耗防止を備えたメモリ制御手段を有する記憶システムとメモリの摩耗防止制御法
JP2012014400A (ja) * 2010-06-30 2012-01-19 Toshiba Corp 半導体メモリ装置および半導体メモリシステム
US20140237160A1 (en) * 2013-02-21 2014-08-21 Qualcomm Incorporated Inter-set wear-leveling for caches with limited write endurance
US20160313929A1 (en) * 2013-12-12 2016-10-27 Commissariat à l'énergie atomique et aux énergies alternatives System and method for managing wear of an electronic memory

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
US20030163633A1 (en) * 2002-02-27 2003-08-28 Aasheim Jered Donald System and method for achieving uniform wear levels in a flash memory device
WO2004040586A1 (en) * 2002-10-28 2004-05-13 Sandisk Corporation Automated wear leveling in non-volatile storage systems
US20070255889A1 (en) * 2006-03-22 2007-11-01 Yoav Yogev Non-volatile memory device and method of operating the device
US9207876B2 (en) * 2007-04-19 2015-12-08 Microsoft Technology Licensing, Llc Remove-on-delete technologies for solid state drive optimization
CN101354681B (zh) * 2008-09-23 2010-12-01 美商威睿电通公司 存储器系统、非易失性存储器的磨损均衡方法及装置
US9569349B2 (en) * 2008-12-19 2017-02-14 Ati Technologies Ulc Method and apparatus for reallocating memory content
US9830087B2 (en) * 2014-11-13 2017-11-28 Micron Technology, Inc. Memory wear leveling
US9811456B2 (en) * 2014-11-26 2017-11-07 Advanced Micro Devices, Inc. Reliable wear-leveling for non-volatile memory and method therefor
CN105068938B (zh) * 2015-08-12 2018-04-24 华中科技大学 一种基于多层单元的非易失内存的磨损均衡方法
CN105117175B (zh) * 2015-08-18 2018-02-02 重庆大学 一种基于软件编译层的可变电阻式存储器磨损均衡方法
US10049717B2 (en) * 2016-03-03 2018-08-14 Samsung Electronics Co., Ltd. Wear leveling for storage or memory device
US9971685B2 (en) * 2016-04-01 2018-05-15 Intel Corporation Wear leveling based on a swapping operation between sets of physical block addresses of a non-volatile memory
US9842059B2 (en) * 2016-04-14 2017-12-12 Western Digital Technologies, Inc. Wear leveling in storage devices
KR102630116B1 (ko) * 2016-10-18 2024-01-29 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102664704B1 (ko) * 2016-10-24 2024-05-14 에스케이하이닉스 주식회사 메모리 시스템 및 이를 이용한 웨어-레벨링 방법
CN106598484A (zh) * 2016-11-17 2017-04-26 华为技术有限公司 数据的存储方法、闪存芯片以及存储装置
CN107193646B (zh) * 2017-05-24 2020-10-09 中国人民解放军理工大学 一种基于混合主存架构的高效动态页面调度方法
CN107918530A (zh) * 2018-01-12 2018-04-17 江苏华存电子科技有限公司 一种非易失性存储器的磨损均衡方法和装置
CN108920386B (zh) * 2018-07-20 2020-06-26 中兴通讯股份有限公司 面向非易失性内存的磨损均衡及访问方法、设备和存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122083A (ja) * 1993-10-20 1995-05-12 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2002533810A (ja) * 1998-12-22 2002-10-08 ジェムプリュス 摩耗防止を備えたメモリ制御手段を有する記憶システムとメモリの摩耗防止制御法
JP2012014400A (ja) * 2010-06-30 2012-01-19 Toshiba Corp 半導体メモリ装置および半導体メモリシステム
US20140237160A1 (en) * 2013-02-21 2014-08-21 Qualcomm Incorporated Inter-set wear-leveling for caches with limited write endurance
US20160313929A1 (en) * 2013-12-12 2016-10-27 Commissariat à l'énergie atomique et aux énergies alternatives System and method for managing wear of an electronic memory

Also Published As

Publication number Publication date
RU2767141C1 (ru) 2022-03-16
CN108920386B (zh) 2020-06-26
EP3825856B1 (en) 2023-09-13
JP7110479B2 (ja) 2022-08-01
WO2020015385A1 (zh) 2020-01-23
EP3825856A1 (en) 2021-05-26
EP3825856A4 (en) 2022-05-04
CN108920386A (zh) 2018-11-30
US20210271398A1 (en) 2021-09-02
US11320989B2 (en) 2022-05-03

Similar Documents

Publication Publication Date Title
TWI408689B (zh) 存取儲存裝置的方法及相關控制電路
CN102667740B (zh) 将数据存储装置分区与物理数据扇区的边界对齐
US10528268B2 (en) System and method for channel time management in solid state memory drives
US9772797B2 (en) Buffer memory management method, memory control circuit unit and memory storage device
US7647470B2 (en) Memory device and controlling method for elongating the life of nonvolatile memory
WO2009096180A1 (ja) メモリコントローラ、不揮発性記憶装置、及び、不揮発性記憶システム
CN106558320B (zh) 最大化smr驱动器容量
US20150052329A1 (en) Memory control device, host computer, information processing system and method of controlling memory control device
JP2010535379A (ja) フラッシュメモリに最適化された入出力制御方法および装置
CN112162695A (zh) 一种数据缓存方法、装置、电子设备及存储介质
TWI553481B (zh) 固態硬碟的資料管理方法、寫入管理系統及其方法
JP5787451B2 (ja) エミュレート電気的消去可能（ｅｅｅ）メモリおよび動作方法
JP2021530810A (ja) 不揮発性メモリ向けのウェアレベリング及びアクセス方法、デバイス及び記憶媒体
US10346040B2 (en) Data merging management method based on data type, memory storage device and memory control circuit unit
JP3565583B2 (ja) 半導体ファイル記憶装置
KR101041710B1 (ko) 비휘발성 메모리의 섹터 관리 방법
CN115145483A (zh) 一种固态硬盘管理方法、装置、设备及机器可读存储介质
CN110515666A (zh) PCIe设备的Option ROM类型的设置方法
JP6890238B2 (ja) 使用回数を増大させた不揮発性メモリ
US7634612B2 (en) Method of recording and reproducing information
JP6926866B2 (ja) ストレージ制御装置、およびストレージ制御プログラム
JP2017146722A (ja) ストレージ装置
JP2015069529A (ja) 記録装置及び記録方法
CN115657948A (zh) 闪存块管理方法、装置、设备和存储介质
CN116049023A (zh) 子系统内存管理方法及装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220720

R150 Certificate of patent or registration of utility model

Ref document number: 7110479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150