JP2021520774A - 自己バイアス理想ダイオード回路 - Google Patents

Abstract

ＮＭＯＳトランジスタを低損失理想ダイオードとして使用する理想ダイオード回路を説明する。トランジスタの制御回路は、アノード電圧を基準とし、接地を基準としないので、制御回路は、入力電圧が非常に高い場合であっても、接地を基準とする、低電圧回路であり得る。コンデンサは、アノード電圧を基準として、約１０〜２０Ｖにクランプされる。クランプ電圧は、アノード電圧がカソード電圧よりも高いかどうかを検出するために、差動増幅器に給電する。コンデンサは、カソードとコンデンサとの間に結合された第２のトランジスタの伝導性を制御することによって、理想ダイオードの通常作動中に、クランプ電圧に充電され、回路を、広範囲にわたる周波数および電圧によって使用することを可能にする。差動増幅器に印加される全ての電圧は、クランプ電圧以下である。

Description

本発明は，ＡＣ電圧を整流するために低損失スイッチが自動制御される理想ダイオード回路に関し、具体的には、理想ダイオードによって整流される電圧から独立している低動作電圧を使用する理想ダイオード制御回路に関する。

本発明の理想ダイオードは、ダイオードを必要とする任意の用途で使用され得るが、本発明は、ＡＣ電圧を整流するための電力用途などの、比較的高い電圧および電流を整流する回路において特に有益である。

図１は、典型的なｐｎ接合ダイオードであるか理想ダイオードであるかにかかわらず、ダイオード１０の単純な用途を示す。ＡＣソース１２は、＋１００Ｖおよび−１００Ｖのピークを有する１ｋＨｚの正弦波電圧をダイオードの陽極１０に印加するものとする。ＡＣ電圧は、ダイオード１０によって整流され、結果として生じる電圧を負荷１８に印加するためのコンデンサ１６によってある程度平滑化される。負荷１８は、ダイオード１０が導通しているときに該ダイオードから電流を引き出し、ダイオード１０が逆バイアスされたときにコンデンサ１６から電流を引き出す。したがって、ダイオード１０が逆バイアスされたときに、いくらかの電圧ドループが存在する。

図２は、図１の回路の単一の動作サイクルを示す。負荷１８に印加される正弦波アノード電圧２０および平滑化電圧２２の両方を示している。定常状態動作中に、ダイオード１０が順バイアスされると、コンデンサ１６がピーク＋１００Ｖに充電され、ダイオード１０が逆バイアスされると、電圧が約＋４０Ｖまで低下する。ドループ量は、コンデンサ１６および負荷１８に依存する。したがって、ダイオード１０は、入力ＡＣ電圧が＋４０Ｖを超えたときに順バイアスされるようになり（すなわち、導通し）、ＡＣ電圧が＋１００Ｖのそのピークに到達したあとに逆バイアスされる（すなわち、オフになる）。

多くの用途は、図１に示すように、ＡＣ電力からＤＣ電力への変換を必要とする。これは多数の方法で行うことができるが、最も基本的な実施形態は、全波ブリッジ回路のように、１つ以上の整流ダイオードを使用する。ＡＣ周波数またはトポロジ（半波、全波、単相、または多相）から独立して、ダイオードベースの整流器は、常時、動作負荷電流においてダイオードの順電圧に等しい電圧降下を含む。これに関連して、電圧降下は、ダイオード電流を乗算した電圧降下に等しい電力散逸である。

理想ダイオード回路は、アノード端子がカソード端子よりも高い電圧であることを検出したときに、ＭＯＳＦＥＴなどの低損失スイッチを自動的に切り換える。制御回路では、比較器および他の回路が使用される。制御回路は、理想ダイオードに印加される電圧によって給電され得る。典型的に、制御回路は、接地を基準とするので、制御回路の構成要素は、全アノード接地間電圧で動作することが可能でなければならない。整流される電圧が比較的高い電圧（例えば、１２０ＶＡＣ）であるとき、制御回路は、降伏を伴うことなく高電圧を扱うための特殊技術を使用して製作する必要がある。これは、制御回路のサイズおよびコストを増加させる。

ＮＭＯＳトランジスタは、しばしば、それらの伝導性が、典型的に、ＰＭＯＳトランジスタの伝導性よりも良好であるので、低損失スイッチとして使用される。ＮＭＯＳトランジスタのソースは、アノード端子に結合されるので、制御回路は、アノード電圧よりも高いゲート電圧を発生させるために、接地を基準とする電圧−ブースティング電荷ポンプを必要とする。チャージポンプ、一般に、ＮＭＯＳトランジスタを駆動するために必要なブースト電圧を維持するために、連続的に動作する。チャージポンプのこの連続動作は、電力を消費する。このブースト電圧はまた、降伏を伴うことなくアノード電圧よりも高い電圧を扱うために、制御回路も必要とする。

また、ブースト回路から接地基準を除去することも知られているが、ブースト回路は、理想ダイオードがオフであるときにのみ動作させることができる。したがって、理想ダイオードは、ブースト電圧を生成するために、定期的に強制的にオフにしなければならない。

整流される電圧が高電圧（例えば、１２０ＶＡＣよりも大きい）ときであっても、低電圧制御回路（例えば、最高２０Ｖ）を使用する、理想ダイオード回路が必要である。また、通常の理想ダイオードの動作を妨げることなくＮＭＯＳトランジスタを制御するためのブースト電圧を生成することができる、理想ダイオード回路も必要である。このような理想ダイオード回路は、次いで、ＡＣ用途において、かつ整流される高電圧によって正確に動作することができる。

導通したときに公称電圧降下のみを示す低損失スイッチ（例えば、ＭＯＳＦＥＴ）を使用し、非常に低い電力散逸をもたらす、理想ダイオード回路を説明する。

低損失スイッチのための制御回路は、接地を基準にしていないので、入力アノード電圧が非常に高い（例えば、２４０ＶＡＣ）場合であっても、低電圧回路であり得る。これは、高電力／電圧用途のための回路のサイズおよびコストを大幅に低減させる。制御回路は、高密度、低コスト、低電圧プロセスを使用して、集積回路に形成することができる。低損失スイッチは、ユーザによって外部供給され得るか、または制御回路と同じチップ上に提供され得る。

新規なブースト回路はまた、アノード電圧よりも高いゲート電圧を生成するために、低電圧制御回路の一部でもあり得る。ブースト回路は、連続切り換えタイプではないので、ごくわずかな静止電力しか消費しない。ブースト回路は、任意のＡＣアノード電圧および周波数によって適切に動作する。

本設計は、接地基準および従来のチャージポンプブースト回路の両方を除去するので、同じトポロジをローサイド整流およびハイサイド整流の両方に使用することができる。
様々な実施形態を記載する。

正弦波ＡＣ入力電圧を整流するための（ｐｎ接合ダイオードであるか理想ダイオードであるかにかかわらず）ダイオードの可能な使用を示し、整流電圧は、コンデンサによって平滑化されて、負荷に印加される。 ＋１００Ｖおよび−１００Ｖのピークを有する、図１のダイオードに印加される単一サイクルの正弦波アノード電圧を示し、さらに「平滑化された」カソード電圧を示す。 本発明による理想ダイオード回路の一実施例を示し、低損失スイッチが、特定の用途に対して高電圧および高電力を扱うように選択されているが、制御回路は、任意のタイプの入力電圧と共に使用するための低電圧回路である。 同じ動作の基本原理を使用した、図３の理想ダイオード回路の変形例である。同一または同等である要素は、同じ数字で表記される。 同じ動作の基本原理を使用した、図３の理想ダイオード回路の変形例である。同一または同等である要素は、同じ数字で表記される。 同じ動作の基本原理を使用した、図３の理想ダイオード回路の変形例である。同一または同等である要素は、同じ数字で表記される。 同じ動作の基本原理を使用した、図３の理想ダイオード回路の変形例である。同一または同等である要素は、同じ数字で表記される。 同じ動作の基本原理を使用した、図３の理想ダイオード回路の変形例である。同一または同等である要素は、同じ数字で表記される。

図３は、本発明の一実施形態を示す。理想ダイオードは、図１のダイオード１０の、またはダイオードが使用される任意のＡＣ回路において、代わりになり得る。

エンハンスメントモードＮＭＯＳトランジスタＭ１は、理想ダイオードとして作用する、低損失整流トランジスタである。これは、差動増幅器Ａ１によって駆動される。増幅器Ａ１の出力電圧（Ｖｇａｔｅ）は、アノード電圧（Ｖａｎｏｄｅ）がカソード電圧（Ｖｃａｔｈｏｄｅ）を超えたときに、高く駆動される。

オフセット電圧Ｖ１を使用して、理想ダイオードの順電圧を設定することができる。このオフセット電圧Ｖ１は、典型的に、５〜５０ｍＶであるが、用途の要件に従って調整することができる。簡潔にするため、以下の動作説明ではオフセット電圧Ｖ１を無視するが、その重要性は、理想ダイオードの当業者によって十分理解されている。

この実施例では、その伝導性がＰＭＯＳトランジスタに勝るといった利点のため、ＮＭＯＳトランジスタＭ１を使用している。この回路は、ゲートを駆動するためにインバータを使用することなどによって、ＰＭＯＳトランジスタを駆動するように容易に修正され得る。

ＮＭＯＳトランジスタＭ１は、両端の最大逆電圧を扱うように定格されなければならない。ユーザは、高電圧および高電力能力が必要である場合、ＮＭＯＳトランジスタＭ１を外部構成要素として供給し得る。より低い電圧または動力用途の場合、ＮＭＯＳトランジスタＭ１は、制御回路と同じチップ上にあり得る。

第２のＮＭＯＳトランジスタＭ２は、デプレッションモードデバイスであるので、ゼロゲートソース電圧（Ｖｇｓ）によって導通し、負のＶｇｓによってオフになる。ＮＭＯＳトランジスタＭ２の動作は、制御回路の残部からの高いカソード電圧をブロックするので、制御回路の残部を低電圧にすることを可能にする。ＮＭＯＳトランジスタＭ２の電圧定格は、ＮＭＯＳトランジスタＭ１の定格と同じであるべきである。

トランジスタＭ１およびＭ２の本体は、構成要素シンボルで表されるように、それらのソースに連結される。代替の本体構成が使用され得る。

起動時に、コンデンサＣ１が充電されておらず、アノード電圧がカソード電圧よりも正であるとき、理想ダイオードが順バイアスされ、ＮＭＯＳトランジスタＭ１のボディダイオードが導通する。その結果、カソード電圧は、アノード電圧であるか、わずかに低い。次いで、カソードに結合された任意の負荷キャパシタンスが、ほぼアノード電圧に充電される。

下でより詳細に説明するように、ＡＣアノード電圧がカソード電圧よりも低くなると、ＮＭＯＳトランジスタＭ１が導通を停止し、デプレッションモードＮＭＯＳトランジスタＭ２が導通して、ダイオードＤ１を介して特定の電圧レベルまでコンデンサＣ１を充電する。コンデンサＣ１の両端の電圧は、差動増幅器Ａ１およびＡ２の電力端子に連結されている。アノード電圧（Ｖａｎｏｄｅ）は、増幅器Ａ１およびＡ２に給電するときに基準電圧として使用される。コンデンサＣ１のトップ端子は、アノード電圧よりも正であり、この電圧は、供給電圧Ｖｓｕｐと称される。Ｖｓｕｐは、下で説明する基準電圧によって設定されるので、Ｖｓｕｐは、クランプ電圧である。したがって、増幅器Ａ１およびＡ２は、低電圧に設定される電圧Ｖｓｕｐ−Ｖａｎｏｄｅによって給電される。事実上コンパレータとして作用する増幅器Ａ１は、理想ダイオードが順バイアスされるか逆バイアスされるかに応じて、ＶｓｕｐまたはＶａｎｏｄｅを出力する。理想ダイオード回路で使用される接地基準端子が存在しないので、制御回路の動作電圧は、アノード電圧の絶対値から独立している。ＮＭＯＳトランジスタＭ２は、制御回路の残部（アノード電圧を基準とする）からのＶａｎｏｄｅ＋Ｖｓｕｐよりも大きいカソード電圧をブロックし、制御回路が、低電圧成分を使用することを可能にする。

ダイオードＤ１は、カソード電圧がＶａｎｏｄｅ＋Ｖｓｕｐよりも低く降下したときに放電を防止するために、コンデンサＣ１を隔離する。

ゲート−ソースレジスタＲ１は、ＮＭＯＳトランジスタＭ２のデフォルトＶｇｓを０ボルトにさせるので、ＮＭＯＳトランジスタは、コンデンサＣ１が充電される前にオンになる。このようにして、カソード電圧が負荷キャパシタンスによって高い状態に保たれ、一方で、理想ダイオードが逆バイアスされているときに、ＮＭＯＳトランジスタＭ２およびダイオードＤ１は、コンデンサＣ１をＶｓｕｐまで直ちに充電する。

アノード電圧（基準電圧）が＋１００Ｖと−１００Ｖとの間にある正弦波電圧であるとすると、ＮＭＯＳトランジスタＭ１のゲートは、最低限の電力散逸で完全にオンにするために、１０〜２０Ｖのゲートソース電圧（Ｖｇｓ）を必要とし得るので、制御回路は、電圧をコンデンサＣ１の両端の電圧を約１０〜２０Ｖにクランプする。カソード電圧は、同程度の負荷および負荷キャパシタンスであるとすると、図２の波形２０と２２との差に類似し得る。

基準電圧Ｖｒｅｆは、よく知られている回路を使用してチップ上に生成され、基準電圧Ｖｒｅｆは、コンデンサＣ１の両端の最大電圧を設定する。一実施例では、基準電圧Ｖｒｅｆは、アノード電圧を超える２０Ｖであるが、アノード電圧を超える任意の好適なレベルであり得る。２０Ｖは、低電圧とみなされ、制御回路が、低電圧製造技術を使用することを可能にする。Ｖｒｅｆを生成する電圧ソースは、アノード電圧を使用して、線形電圧レギュレータおよび蓄積コンデンサなどによって比較的一定の２０Ｖを生成し得、この２０Ｖを瞬間アノード電圧に加えて、Ｖｒｅｆを作り出す。Ｖｒｅｆ発生器から引き出されるごくわずかな電流が存在する。

増幅器の出力Ａ２は、ＮＭＯＳトランジスタＭ２のゲートに連結されている。増幅器Ａ２のフィードバックループは、供給電圧Ｖｓｕｐが増幅器Ａ２の入力に印加された基準電圧Ｖｒｅｆに等しくなるように、増幅器Ａ２の出力電圧にＮＭＯＳトランジスタＭ２を制御させる。換言すれば、コンデンサＣ１電圧が基準電圧Ｖｒｅｆを超えると、増幅器Ａ２の「負の」出力が、デプレッションモードＮＭＯＳトランジスタＭ２をオフにさせる。ＮＭＯＳトランジスタＭ２の制御は、連続的であるので、ＮＭＯＳトランジスタＭ１を制御するためのブースト電圧を生成するためにブーストコンバータを切り換える必要がない。これは、効率を向上させる。

静止電流がトランジスタＭ１およびＭ２のゲートによって殆どまたは全く消費されず、増幅器Ａ１およびＡ２への入力が高インピーダンスであるので、ごくわずかな静止電流しか増幅器Ａ１およびＡ２によって使用されない。したがって、カソード電圧が長時間にわたって基準電圧Ｖｒｅｆよりも低いとき、コンデンサＣ１は、適切に充電されたままである。いくらかのＶｓｕｐドループは、回路の性能に影響を及ぼすべきでない。基準電圧Ｖｒｅｆを超えるカソード電圧の非常に長い遅延が存在し、コンデンサＣ１が放電されるようになる場合であっても、カソード電圧が基準電圧を超え、一方で、理想ダイオードが逆バイアスされると、コンデンサＣ１が（起動時のように）迅速に充電される。

増幅器Ａ１の出力は、Ｖｇａｔｅと称される。定常状態動作中に、カソード電圧が少なくともオフセット電圧Ｖ１だけアノード電圧よりも低いとき、増幅器Ａ１への差動入力は、ＶｇａｔｅをＶｓｕｐに等しくさせる。ＶｓｕｐがＮＭＯＳトランジスタＭ１のソース電圧よりも約２０Ｖ高いので、ＮＭＯＳトランジスタＭ１は、完全にオンになる。この時点で、カソード電圧は、アノード電圧にほぼ等しく、オフセット電圧Ｖ１は、無視する。

カソード電圧が、アノード電圧のオフセット電圧Ｖ１の範囲内、またはアノード電圧よりも大きくなったとき、増幅器Ａ１の出力（Ｖｇａｔｅ）は、ＮＭＯＳトランジスタＭ１をオフにするためのアノード電圧である。

ＶｓｕｐがＶｒｅｆにほぼ等しい（一方で、ＶｃａｔｈｏｄｅがＶａｎｏｄｅを超えた）とき、ＮＭＯＳトランジスタＭ２は、増幅器Ａ２のアクションによってオフであり、コンデンサＣ１は、Ｖｒｅｆまで充電されている。カソード電圧がアノード電圧よりも高いので、ＮＭＯＳトランジスタＭ１も当然オフである。最終的にカソード電圧がＶｒｅｆ未満になった（すなわち、アノード電圧に近づいた）とき、ＮＭＯＳトランジスタＭ２のボディダイオードは、そのソース電圧Ｖｓを降下させ、カソード電圧に従わせる。この時点で、Ｖｓがカソード電圧に等しくなるように、増幅器Ａ２がＮＭＯＳトランジスタＭ２をオンにすることが重要である。これは、ソース電圧Ｖｓ（したがって、カソード電圧）がアノード電圧よりも低く降下するとすぐに増幅器Ａ１がＮＭＯＳトランジスタＭ１をオンにするように、カソード電圧がアノード電圧よりも低くなるときにそれを適切に感知することを可能にする。オフセット電圧Ｖ１は、簡単にするために、この考察では無視している。

このように、ＮＭＯＳトランジスタＭ２を除いて、制御回路は、アノード電圧を基準として、最高で基準電圧Ｖｒｅｆ（例えば、２０Ｖ）の低電圧しか受けない。したがって、制御回路は、低電圧であり得る。より具体的には、カソード電圧がアノード電圧よりもはるかに高くなり、一方で、ＮＭＯＳトランジスタＭ１がオフであるとき、ＮＭＯＳトランジスタＭ２のソース電圧Ｖｓは、増幅器Ａ２のフィードバックアクションのため、ほぼＶｒｅｆにクランプされて、ＮＭＯＳトランジスタＭ１およびＭ２を除いて、回路内の全てのトランジスタを低電圧にすることを可能にする。

制御回路の設計は、理想ダイオードが高電圧を整流するためのものであるかどうかから独立しているので、制御回路チップは、あらゆる用途で使用することができる。トランジスタＭ１およびＭ２のパラメータのみが、高電圧用途の課題である。

多くの他のタイプのトランジスタが、ＮＭＯＳトランジスタＭ１およびＭ２の代わりに使用され得る。例えば、ＩＧＢＴ、ＧａＮ、ＳｉＣ、ＰＭＯＳ、および他のタイプのトランジスタが使用され得る。トランジスタは、制御信号がほぼ閾値電圧であるときにいくらかの中間伝導性が存在し得る場合であっても、一般に、オンまたはオフになるように制御されるので、スイッチとして作用するとみなされる。

図４は、図３に類似しているが、増幅器Ａ２は、コンデンサＣ１電圧（供給電圧Ｖｓｕｐ）を基準電圧Ｖｒｅｆにクランプするように、ＰＭＯＳトランジスタＭ３を制御する。ＮＭＯＳトランジスタＭ２のゲートは、Ｖｓｕｐによって駆動される。カソード電圧がアノード電圧よりもはるかに高いとき、ＰＭＯＳトランジスタＭ３の制御は、制御回路に高いカソード電圧を受けさせない。カソード電圧がアノード電圧に近いとき、ＮＭＯＳトランジスタＭ２がオンになり、よって、カソードおよびアノード電圧が増幅器Ａ１の入力に印加される。

図５は、図４に類似しているが、ＮＭＯＳトランジスタＭ２のゲートがダイオードＤ１のアノードに連結され、よって、ゲート電圧は、ＶｓｕｐにダイオードＤ１の順電圧を加えたものである。

図６は、増幅器Ａ２を削除し、Ｖｒｅｆレギュレータ２０をＮＭＯＳトランジスタＭ２のソースとダイオードＤ１との間に挿入する。Ｖｒｅｆレギュレータ２０は、電圧をカソード電圧から減算し、よって、ダイオードＤ１の電圧は、Ｖｒｅｆである。Ｖｒｅｆは、増幅器Ａ１がほぼＶｒｅｆ電圧のみを受けるように、アノード電圧（接地でない）を基準とする電圧である。ＮＭＯＳトランジスタＭ２のゲートは、ダイオードＤ１のアノードに連結される。他の実施形態のように、カソード電圧がアノード電圧よりもはるかに高い場合であっても、制御回路電圧は、低電圧に制限される。

図７は、ＮＭＯＳトランジスタＭ２のゲートがＶｓｕｐに連結されていることを除いて、図６に類似している。

図８は、Ｖｒｅｆレギュレータ２０が削除され、ＮＭＯＳトランジスタＭ２のゲートが分圧器２２に接続され、抵抗器Ｒ１およびＲ２で形成され、基準電圧Ｖｒｅｆを生成するためにアノード電圧とＶｓｕｐとの間に結合されていることを除いて、図７に類似している。ＮＭＯＳトランジスタＭ２は、カソード電圧がアノード電圧を（アノード電圧を基準として）分圧電圧の量だけ超えたときにオフになる。したがって、制御回路は、低電圧回路であり得る。

本明細書に示す理想ダイオード回路は、ＡＣアノード電圧のために使用されるが、この回路は、ＤＣアノード電圧に容易に適合され得る。

示される全ての制御回路は、集積回路として形成され得、トランジスタＭ１およびＭ２は、チップ上に、またはチップの外部にあり得る。複数のトランジスタは、追加された電流能力のために並列に接続され得るが、本開示の目的で、単一のトランジスタとみなされる。コンデンサＣ１は、比較的大きいことが必要である場合、外部構成要素として提供され得る。

本発明の技術を実行するために、数多くの他の回路構成が使用され得る。

本明細書で使用するとき、「結合される（ｃｏｕｐｌｅｄ ｔｏ）」という用語は、直接接続、ならびに１つ以上の他の構成要素を通した接続を含む。

本発明の特定の実施形態を示し、説明してきたが、当業者には、本発明およびそのより広範な態様から逸脱することなく、本発明の変更および改良が行われ得、したがって、添付の特許請求の範囲は、そのような全ての変更および改良が、本発明の真の趣旨および範囲内にあるものとして、それらの範囲内に包含されるものであることが明らかになるであろう。

１０ ダイオード
１２ ＡＣソース
１６ コンデンサ
１８ 負荷
２０ 波形

Claims (22)

1. 理想ダイオード回路であって、
   アノード端子およびカソード端子を有する制御回路であって、前記制御回路が、第１のトランジスタのための制御信号を生成するように構成され、前記第１のトランジスタが、前記アノード端子と前記カソード端子の間に結合される、制御回路を備え、
   前記アノード端子に結合された第１の端子を有するコンデンサであって、第２の端子も有する、前記コンデンサと、
   前記カソード端子に結合された第１の端子および前記コンデンサの前記第２の端子に結合された第２の端子を有する第２のトランジスタであって、クランプ電圧に等しい前記コンデンサの両端の電圧を生じさせるために、フィードバックループに結合された制御端子を有する、前記第２のトランジスタと、
   前記クランプ電圧によって給電されるように前記コンデンサの両端に結合された電力端子を有する第１の差動増幅器であって、
   前記第１の差動増幅器が、前記アノード端子に、および前記第２のトランジスタの前記第２の端子に結合された差分入力端子を有し、
   前記第１の差動増幅器は、前記アノード端子に印加されたアノード電圧が前記カソード端子に印加されたカソード電圧よりも高いときに、前記第１のトランジスタをオンにするように制御し、前記アノード端子に印加された前記アノード電圧が前記カソード端子に印加された前記カソード電圧よりも低いときに、前記第１のトランジスタをオフにするように制御するために、前記第１のトランジスタの制御端子に結合されるように構成された出力端子を有する、第１の差動増幅器と、を備える、理想ダイオード回路。
2. 前記アノード端子と前記カソード端子との間に結合され、前記制御回路によって制御されるそのゲートを有する、第１のトランジスタをさらに備えている、請求項１に記載の理想ダイオード回路。
3. 前記アノード電圧が前記カソード電圧よりもオフセット電圧だけ高いときに、前記第１のトランジスタがオンになるように、前記第２のトランジスタの前記第２の端子と前記第１の差動増幅器の前記入力端子のうちの１つとの間に直列に接続されたオフセット電圧回路をさらに備える、請求項１の記載の理想ダイオード回路。
4. 前記第２のトランジスタの前記第２の端子と前記コンデンサの前記第２の端子との間に結合されたダイオードをさらに備える、請求項１に記載の理想ダイオード回路。
5. 前記クランプ電圧によって給電されるように前記コンデンサの両端に結合された電力端子を有する第２の差動増幅器であって、
   前記第２の差動増幅器が、基準電圧を受信するために結合された第１の入力端子を有し、前記コンデンサの前記第２の端子に結合された第２の入力端子を有し、前記フィードバックループが、前記クランプ電圧を前記基準電圧にほぼ等しくさせる、第２の差動増幅器と、
   前記コンデンサの両端の前記電圧を前記クランプ電圧に等しくさせる、前記第２の差動増幅器の出力と、をさらに備える、請求項１に記載の理想ダイオード回路。
6. 前記第２の差動増幅器の前記出力が、前記第２のトランジスタの前記制御端子に結合されている、請求項５に記載の理想ダイオード回路。
7. 前記カソード電圧が前記アノード電圧よりもほぼ前記基準電圧だけ大きいときに、前記第２の差動増幅器の前記出力が、前記第２のトランジスタをオフにする、請求項６に記載の理想ダイオード回路。
8. 前記第２のトランジスタと前記コンデンサとの間に直列に結合された第３のトランジスタをさらに備え、前記第３のトランジスタの制御端子が、前記第２の差動増幅器の前記出力に結合されている、請求項５に記載の理想ダイオード回路。
9. 前記第２のトランジスタの前記第２の端子電圧から基準電圧を減算するための、前記第２のトランジスタと前記コンデンサとの間に直列に結合された電圧基準レギュレータをさらに備える、請求項１に記載の理想ダイオード回路。
10. 前記コンデンサの両端に結合された分圧器回路をさらに備え、前記分圧器回路の出力が、前記第２のトランジスタの前記制御端子に結合されている、請求項１に記載の理想ダイオード回路。
11. 前記第２のトランジスタが、前記第１の差動増幅器の前記入力端子に印加された電圧を、最大でほぼ前記クランプ電圧に制限するように制御される、請求項１に記載の理想ダイオード回路。
12. 前記制御回路が、いかなる固定接地基準電圧も使用せず、前記第１の差動増幅器に印加された全ての電圧が、前記アノード電圧を基準とする、請求項１に記載の理想ダイオード回路。
13. 前記第１の差動増幅器に印加される全ての電圧が、前記クランプ電圧以下である、請求項１に記載の理想ダイオード回路。
14. 理想ダイオード回路を制御する方法であって、
    アノード電圧およびカソード電圧が第１のトランジスタの両端に印加されるように、アノード端子とカソード端子との間に結合された前記第１のトランジスタを提供することと、
    前記アノード端子と前記カソード端子との間に結合された制御回路であって、前記第１のトランジスタのための制御信号を生成する、前記制御回路を提供することと、
    前記アノード端子に結合された第１の端子を有するコンデンサであって、第２の端子も有する、前記コンデンサを提供することと、
    前記カソード端子に結合された第１の端子および前記コンデンサの前記第２の端子に結合された第２の端子を有する第２のトランジスタであって、クランプ電圧に等しい前記コンデンサの両端の電圧を生じさせるために、フィードバックループに結合された制御端子を有する、前記第２のトランジスタを提供することと、
    前記クランプ電圧によって第１の差動増幅器に給電することと、
    前記第１の差動増幅器の差動入力に、前記アノード電圧および前記第２のトランジスタの前記第２の端子からの電圧を印加することであって、前記第２のトランジスタが、前記第１の差動増幅器の前記差動入力に印加される電圧を、最大でほぼ前記クランプ電圧に制限するように制御される、印加することと、
    前記アノード端子に印加された前記アノード電圧が前記カソード端子に印加された前記カソード電圧よりも高いときに、前記第１のトランジスタをオンにするように制御し、前記アノード端子に印加された前記アノード電圧が前記カソード端子に印加された前記カソード電圧よりも低いときに、前記第１のトランジスタをオフにするように制御するために、前記第１の差動増幅器から前記第１のトランジスタの制御端子に出力信号を適用することと、を含む、方法。
15. 前記第２のトランジスタの前記第２の端子と前記第１の差動増幅器の前記差動入力のうちの１つとの間に直列にオフセット電圧回路を提供することをさらに含む、請求項１４に記載の方法。
16. 前記クランプ電圧によって給電されるように前記コンデンサの両端に結合された電力端子を有する第２の差動増幅器を提供することと、
    基準電圧を前記第２の差動増幅器の第１の入力に結合することと、
    前記第２の差動増幅器の第２の入力を前記コンデンサの前記第２の端子に結合することであって、前記フィードバックループが、前記クランプ電圧を前記基準電圧にほぼ等しくさせることと、
    前記第２の差動増幅器の前記出力を使用して、前記コンデンサの両端の前記電圧を前記クランプ電圧にほぼ等しくさせることと、をさらに含む、請求項１４に記載の方法。
17. 前記第２の差動増幅器の前記出力が、前記第２のトランジスタの前記制御端子に結合されている、請求項１６に記載の方法。
18. 前記カソード電圧が前記アノード電圧よりもほぼ前記基準電圧だけ大きいときに、前記第２の差動増幅器の前記出力が、前記第２のトランジスタをオフにする、請求項１７に記載の方法。
19. 前記第２のトランジスタと前記コンデンサとの間に直列に第３のトランジスタを提供することと、
    前記第２の差動増幅器の前記出力を前記第３のトランジスタの制御端子に結合することと、をさらに含む、請求項１６に記載の方法。
20. 前記第２のトランジスタが、前記第１の差動増幅器の前記差動入力に印加される電圧を、最大でほぼ前記クランプ電圧に制限するように制御される、請求項１４に記載の方法。
21. 前記第１の差動増幅器が、いかなる固定接地基準電圧も使用せず、前記第１の差動増幅器に印加される全ての電圧が、前記アノード電圧を基準とする、請求項１４に記載の方法。
22. 前記第１の差動増幅器に印加される全ての電圧が、前記クランプ電圧以下である、請求項１４に記載の方法。

Images