JP2021515395A - 超伝導伝送線路を共振器のアレイに結合するためのシステム及び方法 - Google Patents

超伝導伝送線路を共振器のアレイに結合するためのシステム及び方法 Download PDF

Info

Publication number
JP2021515395A
JP2021515395A JP2020544663A JP2020544663A JP2021515395A JP 2021515395 A JP2021515395 A JP 2021515395A JP 2020544663 A JP2020544663 A JP 2020544663A JP 2020544663 A JP2020544663 A JP 2020544663A JP 2021515395 A JP2021515395 A JP 2021515395A
Authority
JP
Japan
Prior art keywords
superconducting
transmission line
resonator
inductance
squid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020544663A
Other languages
English (en)
Other versions
JPWO2019168721A5 (ja
JP7431740B2 (ja
Inventor
ディー． ホイッテーカー，ジェド
ディー． ホイッテーカー，ジェド
ジェー． スウェンソン，ローレン
ジェー． スウェンソン，ローレン
エイチ． フォルクマン，マーク
エイチ． フォルクマン，マーク
Original Assignee
ディー−ウェイブ システムズ インコーポレイテッド
ディー−ウェイブ システムズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディー−ウェイブ システムズ インコーポレイテッド, ディー−ウェイブ システムズ インコーポレイテッド filed Critical ディー−ウェイブ システムズ インコーポレイテッド
Publication of JP2021515395A publication Critical patent/JP2021515395A/ja
Publication of JPWO2019168721A5 publication Critical patent/JPWO2019168721A5/ja
Application granted granted Critical
Publication of JP7431740B2 publication Critical patent/JP7431740B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2/00—Networks using elements or techniques not provided for in groups H03H3/00 - H03H21/00
    • H03H2/005—Coupling circuits between transmission lines or antennas and transmitters, receivers or amplifiers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20354—Non-comb or non-interdigital filters
    • H01P1/20381—Special shape resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Data Mining & Analysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

超伝導回路は、少なくとも１つの伝送線路インダクタンスを有する伝送線路、超伝導共振器及び超伝導共振器を伝送線路に通信可能に結合する結合容量を含み得る。伝送線路インダクタンスは、伝送線路の特性インピーダンスの変動を少なくとも部分的に補償するように選択される値を有し得、この変動は、結合容量によって少なくとも部分的に引き起こされる。結合容量は、伝送線路の長さに沿って分散され得る。超伝導回路は、少なくとも１つの伝送線路容量を有する伝送線路、超伝導共振器及び超伝導共振器を伝送線路に通信可能に結合する結合インダクタンスを含み得る。伝送線路容量は、超伝導共振器と伝送線路との間の結合強度の変動を少なくとも部分的に補償するように選択され得る。

Description

背景
技術分野
本開示は、概して、超伝導量子コンピュータ及び超伝導古典的コンピュータなどの超伝導デバイスのための入力及び／又は出力システム及び方法に関し、具体的にはデータを超伝導量子プロセッサに入力し、及び／又は超伝導量子プロセッサ内の量子ビットの状態を測定するためのシステム及び方法に関する。
周波数多重化共振（ＦＭＲ）読み出し
超伝導マイクロ波共振器は、限定しないが、量子計算及び天文学を含む多様な分野において使用されてきた。例えば、量子計算では、超伝導共振器が量子ビットの状態を検出するために使用されてきた。天文学では、超伝導マイクロ波共振器がマイクロ波運動インダクタンス検出器（ＭＫＩＤ）において使用されてきた。いずれの場合にも、多くの共振器（検出器として使用されるか又は検出器内で使用される）が共通伝送線路に結合され、且つ周波数領域多重化を介して一体化され得る。周波数領域多重化（ＦＤＭ）は、通信帯域が多くの非重畳副帯域に分割され、且つ各副帯域が別個の信号を運ぶために使用される技術である。
ＦＭＲ技術を使用することにより、様々な共振周波数の超伝導共振器が複数量子ビットの読み出しに使用され得る。同共振器は、周波数領域多重化を使用することにより、共通マイクロ波伝送線路を共有し得る。
概要
周波数多重化共振器（ＦＭＲ）技術は、多くの単一の磁束量子を同時に読み出すために使用され得、超伝導量子計算と超伝導古典的計算との両方における用途を有する。ＦＭＲ技術は、データを（例えば、量子磁束パラメトロン（ＱＦＰ）デバイスを介して）超伝導量子プロセッサに入力する際の用途も有し得る。ＦＭＲ技術は、例えば、スケーリング可能入力／出力技術を提供し得る。
本出願において説明されるシステム及び方法は、ａ）高速読み出しを行うために超伝導伝送線路に強結合された超伝導シャント結合共振器のアレイの使用と、ｂ）超伝導シャント結合共振器の近傍において発生し得る伝送線路インピーダンス変動を少なくとも部分的に補償する手法とを含むＦＭＲ技術の態様に関する。
超伝導回路は、少なくとも１つの伝送線路インダクタンスを含む伝送線路；超伝導共振器；超伝導共振器を伝送線路に通信可能に結合する結合容量を含むものとして要約され得る。超伝導共振器は、超伝導経路を介して伝送線路と第１のノードとの間に結合されるシャント容量；超伝導経路を介して伝送線路と第１のノードとの間に結合される共振器インダクタンスであって、超伝導共振器のシャント容量と並列である共振器インダクタンス；超伝導経路を介して共振器インダクタンスと第１のノードとの間に結合される第１のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）であって、超伝導共振器のシャント容量と並列であり、且つ超伝導共振器の共振器インダクタンスと直列である第１のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）；及び超伝導経路を介して第１のＤＣ ＳＱＵＩＤと第１のノードとの間に結合される第２のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）であって、超伝導共振器のシャント容量と並列であり、且つ超伝導共振器の共振器インダクタンスと直列であり、且つ超伝導共振器の第１のＤＣ ＳＱＵＩＤと直列である第２のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）を含み得る。
超伝導回路は、第１の磁束バイアスを第１のＤＣ ＳＱＵＩＤに印可するように動作可能な第１のインターフェースと、第２の磁束バイアスを第２のＤＣ ＳＱＵＩＤに印可するように動作可能な第２のインターフェースとをさらに含み得る。シャント容量の値は、結合容量の値より少なくとも１桁大きいように選択され得る。第１のノードは、超伝導経路を介してアースに電気的に結合され得る。少なくとも１つの伝送線路インダクタンスの値は、超伝導共振器と伝送線路との間の結合強度の変動を少なくとも部分的に補償するように選択され得る。少なくとも１つの伝送線路インダクタンスは、超伝導共振器の上流の第１のインダクタンス；及び超伝導共振器の下流の第２のインダクタンスを含み得る。伝送線路は、第１のインダクタンス及び第２のインダクタンスを含む中心線路を含み得る。第１のインダクタンス及び第２のインダクタンスの少なくとも１つは、集中素子インダクタンスであり得る。第１のインダクタンス及び第２のインダクタンスの少なくとも１つは、運動インダクタンスであり得る。第１のインダクタンス及び第２のインダクタンスの少なくとも１つの値は、超伝導共振器と伝送線路との間の結合強度の変動を少なくとも部分的に補償するように選択され得る。
伝送線路は、伝送線路インダクタンスを含む中心線路を含み得る。伝送線路インダクタンスは、集中素子インダクタンスであり得る。伝送線路インダクタンスは、運動インダクタンスであり得る。超伝導共振器は、伝送線路に強結合され得る。伝送線路は、同軸伝送線路であり得る。伝送線路は、コプラナ導波管であり得る。超伝導回路は、量子デバイスからデータを読み出すように動作可能であり得る。超伝導回路は、データを量子デバイス内にロードするように動作可能であり得る。伝送線路インダクタンスは、超伝導共振器に近接し得る。
超伝導回路は、シフトレジスタ段；及び磁束バイアスをシフトレジスタ段に印加するように動作可能なインターフェースをさらに含み得る。超伝導共振器は、超伝導共振器のアレイ内の複数の超伝導共振器の１つであり得、複数の超伝導共振器のそれぞれは、伝送線路に結合される。伝送線路は、マイクロ波伝送線路であり得、及び超伝導共振器は、マイクロ波超伝導共振器である。
超伝導回路の組み立ての方法は、ある長さを有する伝送線路を提供すること；超伝導共振器を提供すること；結合容量を介して超伝導共振器を伝送線路に通信可能に結合すること；及び少なくとも１つの伝送線路インダクタンスを伝送線路内に導入することを含み、少なくとも１つの伝送線路インダクタンスの値は、伝送線路の特性インピーダンスの変動を少なくとも部分的に補償するように選択され、この変動は、結合容量によって少なくとも部分的に引き起こされるものとして要約され得る。
超伝導共振器を提供することは、超伝導経路を介して伝送線路と第１のノードとの間に結合されるシャント容量を提供すること；超伝導経路を介して伝送線路と第１のノードとの間に結合される共振器インダクタンスであって、超伝導共振器のシャント容量と並列である共振器インダクタンスを提供すること；超伝導経路を介して共振器インダクタンスと第１のノードとの間に結合される第１のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）であって、超伝導共振器のシャント容量と並列であり、且つ超伝導共振器の共振器インダクタンスと直列である第１のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）を提供すること；及び超伝導経路を介して第１のＤＣ ＳＱＵＩＤと第１のノードとの間に結合される第２のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）であって、超伝導共振器のシャント容量と並列であり、且つ超伝導共振器の共振器インダクタンスと直列であり、且つ超伝導共振器の第１のＤＣ ＳＱＵＩＤと直列である第２のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）を提供することを含み得る。シャント容量を提供することは、シャント容量の値を、結合容量の値より少なくとも１桁大きいように選択することを含み得る。超伝導経路を介して伝送線路と第１のノードとの間に結合されるシャント容量を提供することは、超伝導経路を介して第１のノードをアースに電気的に結合することを含み得る。
少なくとも１つの伝送線路インダクタンスを伝送線路内に導入することは、少なくとも１つの伝送線路インダクタンスの値を、超伝導共振器と伝送線路との間の結合強度の変動を少なくとも部分的に補償するように選択することを含み得る。少なくとも１つの伝送線路インダクタンスを導入することは、超伝導共振器の上流に第１のインダクタンスを導入すること；及び超伝導共振器の下流に第２のインダクタンスを導入することを含み得る。ある長さを有する伝送線路を提供することは、第１のインダクタンス及び第２のインダクタンスを含む中心線路を含む伝送線路を提供することを含み得る。第１のインダクタンス及び第２のインダクタンスの少なくとも１つを導入することは、集中素子インダクタンスを導入することを含み得る。第１のインダクタンス及び第２のインダクタンスの少なくとも１つを導入することは、運動インダクタンスを導入することを含み得る。第１のインダクタンス及び第２のインダクタンスの少なくとも１つを導入することは、第１のインダクタンス及び第２のインダクタンスの少なくとも１つの値を、超伝導共振器と伝送線路との間の結合強度の変動を少なくとも部分的に補償するように選択することを含み得る。ある長さを有する伝送線路を提供することは、伝送線路インダクタンスを含む中心線路を含む伝送線路を提供することを含み得る。少なくとも１つの伝送線路インダクタンスを伝送線路内に導入することは、集中素子インダクタンスを導入することを含み得る。少なくとも１つの伝送線路インダクタンスを伝送線路内に導入することは、運動インダクタンスを導入することを含み得る。結合容量を介して超伝導共振器を伝送線路に通信可能に結合することは、結合容量を介して超伝導共振器と伝送線路との間に強い通信可能結合を提供することを含み得る。ある長さを有する伝送線路を提供することは、同軸伝送線路を提供することを含み得る。ある長さを有する伝送線路を提供することは、コプラナ導波管を提供することを含み得る。
本方法は、超伝導回路を量子デバイスに通信可能に結合することをさらに含み得、超伝導回路は、量子デバイスからデータを読み出すように動作可能である。
本方法は、超伝導回路を量子デバイスに通信可能に結合することをさらに含み得、超伝導回路は、データを量子デバイス内にロードするように動作可能である。
少なくとも１つの伝送線路インダクタンスを導入することは、超伝導共振器に近接した少なくとも１つの伝送線路インダクタンスを導入することを含み得る。
超伝導共振器を提供することは、第１の磁束バイアスを第１のＤＣ ＳＱＵＩＤに印可するように動作可能な第１のインターフェースと、第２の磁束バイアスを第２のＤＣ ＳＱＵＩＤに印可するように動作可能な第２のインターフェースとを提供することをさらに含み得る。
本方法は、シフトレジスタ段を提供すること；及び磁束バイアスをシフトレジスタ段に印加するように動作可能なインターフェースを提供することをさらに含み得る。超伝導共振器を提供することは、超伝導共振器のアレイ内の複数の超伝導共振器の１つを提供することを含み得、複数の超伝導共振器のそれぞれは、伝送線路に結合される。ある長さを有する伝送線路を提供することは、マイクロ波伝送線路を提供することを含み得、及び超伝導共振器を提供することは、マイクロ波超伝導共振器を提供することを含む。
超伝導回路の組み立ての方法は、ある長さを有する伝送線路を提供すること；超伝導共振器を提供すること；及び結合容量を介して超伝導共振器を伝送線路に通信可能に結合することを含み、結合容量を介して超伝導共振器を伝送線路に通信可能に結合することは、伝送線路の長さに沿って結合容量を分散させることを含むものとして要約され得る。伝送線路の長さに沿って結合容量を分散させることは、単位長さ当たりの結合容量の測度を少なくとも低減するように結合容量を分散させることを含み得る。伝送線路の長さに沿って結合容量を分散させることは、伝送線路の特性インピーダンスの変動を少なくとも低減するように結合容量を分散させることを含み得、この変動は、結合容量によって少なくとも部分的に引き起こされる。結合容量を介して超伝導共振器を伝送線路に通信可能に結合することは、結合容量を介して超伝導共振器と伝送線路との間に強い通信可能結合を提供することを含み得る。
超伝導共振器を提供することは、超伝導経路を介して伝送線路と第１のノードとの間に結合されるシャント容量を提供すること；超伝導経路を介して伝送線路と第１のノードとの間に結合される共振器インダクタンスであって、超伝導共振器のシャント容量と並列である共振器インダクタンスを提供すること；超伝導経路を介して共振器インダクタンスと第１のノードとの間に結合される第１のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）であって、超伝導共振器のシャント容量と並列であり、且つ超伝導共振器の共振器インダクタンスと直列である第１のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）を提供すること；及び超伝導経路を介して第１のＤＣ ＳＱＵＩＤと第１のノードとの間に結合される第２のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）であって、超伝導共振器のシャント容量と並列であり、且つ超伝導共振器の共振器インダクタンスと直列であり、且つ超伝導共振器の第１のＤＣ ＳＱＵＩＤと直列である第２のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）を提供することを含み得る。シャント容量を提供することは、シャント容量の値を、結合容量の値より少なくとも１桁大きいように選択することを含み得る。ある長さを有する伝送線路を提供することは、同軸伝送線路を提供することを含み得る。ある長さを有する伝送線路を提供することは、コプラナ導波管を提供することを含み得る。
本方法は、超伝導回路を量子デバイスに通信可能に結合することをさらに含み得、超伝導回路は、量子デバイスからデータを読み出すように動作可能である。
本方法は、超伝導回路を量子デバイスに通信可能に結合することをさらに含み得、超伝導回路は、データを量子デバイス内にロードするように動作可能である。
超伝導回路は、少なくとも１つの伝送線路容量を含む伝送線路；超伝導共振器；超伝導共振器を伝送線路に誘導的に通信可能に結合する結合インダクタンスを含むものとして要約され得る。
超伝導共振器は、超伝導材料のループを含み得、超伝導材料のループは、伝送線路と第１のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）との間に結合される第１の共振器インダクタンス；第１のＤＣ ＳＱＵＩＤと共振器容量との間に結合される第２のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）；及び共振器容量と伝送線路との間に結合される第２の共振器インダクタンスを含む。
超伝導回路は、第１の磁束バイアスを第１のＤＣ ＳＱＵＩＤに印可するように動作可能な第１のインターフェースと、第２の磁束バイアスを第２のＤＣ ＳＱＵＩＤに印可するように動作可能な第２のインターフェースとをさらに含み得る。少なくとも１つの伝送線路容量の値は、超伝導共振器と伝送線路との間の結合強度の変動を少なくとも部分的に補償するように選択され得る。少なくとも１つの伝送線路容量は、超伝導共振器の上流の第１の容量；及び超伝導共振器の下流の第２の容量を含み得る。第１の容量及び第２の容量の少なくとも１つの値は、超伝導共振器と伝送線路との間の結合強度の変動を少なくとも部分的に補償するように選択され得る。超伝導共振器を伝送線路に誘導的に通信可能に結合する結合インダクタンスは、運動インダクタンスであり得る。超伝導共振器は、伝送線路に強結合され得る。伝送線路は、同軸伝送線路であり得る。伝送線路は、コプラナ導波管であり得る。超伝導回路は、量子デバイスからデータを読み出すように動作可能であり得る。超伝導回路は、データを量子デバイス内にロードするように動作可能であり得る。伝送線路容量は、超伝導共振器に近接し得る。
超伝導回路は、シフトレジスタ段；及び磁束バイアスをシフトレジスタ段に印加するように動作可能なインターフェースをさらに含み得る。超伝導共振器は、超伝導共振器のアレイ内の複数の超伝導共振器の１つであり得、複数の超伝導共振器のそれぞれは、伝送線路に結合される。伝送線路は、マイクロ波伝送線路であり得、及び超伝導共振器は、マイクロ波超伝導共振器である。
図面のいくつかの図の簡単な説明
添付図面では、同一の参照符号は、同様の素子又は行為を識別する。添付図面における素子の寸法及び相対位置は、必ずしも原寸に比例して描かれていない。例えば、様々な素子の形状及び角度は、必ずしも原寸に比例して描かれておらず、これらの素子のいくつかは、図面の読み易さを改善するために任意に拡大及び配置される。さらに、描かれた素子の特定の形状は、特定の素子の実際の形状に関するいかなる情報も伝えるように必ずしも意図されておらず、添付図面における認識の容易さのために専ら選択されている。
共振器周波数をチューニングすることができる超伝導共振器を含む超伝導回路の例示的実施形態を示す概略図である。 共振器周波数をチューニングすることができる超伝導共振器を含む超伝導回路の例示的実施形態を示す概略図である。 共振器周波数と感度とを独立にチューニングすることができる２つのＳＱＵＩＤループを有する超伝導共振器を含む超伝導回路の第１の例示的実施形態を示す概略図である。 共振器周波数と感度とを独立にチューニングすることができる２つのＳＱＵＩＤループを有する超伝導共振器を含む超伝導回路の第２の例示的実施形態を示す概略図である。 超伝導回路の読み出しシステムの例示的実施形態を示す概略図である。 本明細書に説明されるＦＭＲ技術を取り込み得るデジタルコンピュータ及び量子コンピュータを含む例示的ハイブリッドコンピュータシステムの概略図である。 超伝導量子プロセッサの例示的実施形態における超伝導共振器の第１の配置を示す概略図である。 超伝導量子プロセッサの例示的実施形態における超伝導共振器の第２の配置を示す概略図である。 本開示によるシャント結合共振器の第１の例示的超伝導回路を示す概略回路図である。 本開示によるシャント結合共振器の第２の例示的超伝導回路を示す概略回路図である。 本開示による誘導結合共振器の第１の例示的超伝導回路を示す概略回路図である。 本開示による誘導結合共振器の第２の例示的超伝導回路を示す概略回路図である。
詳細な説明
用語集
量子ビット（qubit）：量子ビット（本出願では量子ビット（quantum bit）としても参照される）は、量子情報の基本単位であり、２状態デバイスにより物理的に実現され得る古典的２進ビットの量子バージョンである。量子ビットは、２状態量子力学システムである。量子ビットは、情報が格納される実際の物理的デバイスも指す。例えば、超伝導量子ビットは、超伝導集積回路内に含まれ得るタイプの超伝導デバイスである。超伝導量子ビットは、例えば、電荷ベース又は磁束ベース量子ビットの形式を取り得る。
超伝導デバイス：超伝導デバイスは、超伝導材料の特性（例えば、超伝導材料に固有な臨界温度未満に冷却される際の零電気抵抗と磁束の排除）を利用する電子デバイスである。
マイクロ波伝送線路：マイクロ波伝送線路は、交流のマイクロ波周波数を運ぶように動作可能な１つ又は複数の導体を含むケーブル又は他の構造である。
ＳＱＵＩＤ（超伝導量子干渉デバイス）：ＳＱＵＩＤは、１つ又は複数のジョセフソン接合を含む超伝導ループを含む超伝導デバイスである。ＳＱＵＩＤは、非常に低い磁場を測定することができる磁力計として使用され得る。ＤＣ ＳＱＵＩＤは、並列に接続された２つのジョセフソン接合を有する。ＲＦ−ＳＱＵＩＤは、単一のジョセフソン接合を含む超伝導ループを有する。
集中素子設計：集中素子設計では、空間的に分散された物理的システムは、いくつかの仮定下の同分散システムの挙動を近似する離散的エンティティのトポロジーとして記述される。このシステムは、例えば、電気及び電子システムにおいて有用である。
シフトレジスタ：シフトレジスタは、データを格納及び／又は転送するように動作可能な順序論理である。
量子磁束パラメトロン（ＱＦＰ）：ＱＦＰは、少なくとも１つの超伝導ジョセフソン接合と、振動が２進数を表すようにされ得る共振回路とを含む論理回路である。その設計は、量子原理を利用するが、ＱＦＰは、量子計算技術よりむしろ古典的計算技術の素子である。
ハイブリッドコンピュータ：ハイブリッドコンピュータは、少なくとも１つのデジタルプロセッサと少なくとも１つのアナログプロセッサ（例えば、量子プロセッサ）とを含むシステムである。
リプル：リプルは、信号の少なくともほぼ周期的な変動である。伝送線路上において、例えば、リプルは、定在波の生成に至るインピーダンス不整合により引き起こされ得る。
ジョセフソン接合：ジョセフソン接合は、材料に固有な臨界温度以下で超伝導し得る材料の２つの電極と、これらの電極を分離する薄い絶縁隔壁とを含むデバイスである。
弱連結ジョセフソン接合：弱連結ジョセフソン接合は、超伝導干渉長の程度の寸法を有する金属くびれ部が２つの超伝導電極を橋渡しするタイプのジョセフソン接合である。弱連結ジョセフソン接合は、インダクタンスとして挙動し得る。
磁束デジタル／アナログ変換器（ＤＡＣ）：磁束ＤＡＣは、デジタル信号の磁束量子表現が確立され、アナログ超伝導電流に変換され、別のデバイス（例えば、プログラマブルデバイス）に与えられ得る超伝導デバイスである。
序文
以下の説明では、様々な開示される実施形態を詳細に理解するためにいくつかの具体的な詳細が含まれる。しかしながら、当業者は、実施形態が、これらの特定の詳細の１つ又は複数の詳細なしに又は他の方法、部品、材料等により実行され得ることを認識することになる。他の例では、超伝導回路又は共振器に関連する周知の構造は、本方法の実施形態の説明を不必要に曖昧にしないように図示又は説明されていない。本明細書及び添付の特許請求の範囲を通じて、用語「１つの素子」及び「複数の素子」は、限定するものではないが、超伝導回路及び共振器に関連するすべてのこのような構造、システム及びデバイスを包含するように使用される。
文脈が必要としない限り、以下の本明細書及び特許請求の範囲を通じて、用語「含む」は、「包含する」と同義であり、包括的又は開放的である（すなわち追加、非列挙素子又は行為を排除しない）。
本明細書全体にわたる「一実施形態」、「実施形態」、「別の実施形態」、「一例」、「例」、「別の例」、「１つの実施」、「別の実施」などへの参照は、その実施形態、例又は実施に関して説明された特定の基準特徴、構造又は特性が少なくとも１つの実施形態、例又は実施に含まれることを意味する。したがって、本明細書の全体にわたる様々な箇所における語句「一実施形態では」、又は「実施形態では」、又は「別の実施形態」などの出現は、必ずしもすべてが同じ実施形態、例又は実施を指すとは限らない。さらに、特定の特徴、構造又は特性は、１つ又は複数の実施形態、例又は実施において任意の好適な方法で組み合わされ得る。
本明細書と添付特許請求の範囲において使用されるように、単数形「１つの（a）」、「１つの（an）」及び「その」は、その内容が明記しない限り、複数の参照物を含むことに留意されたい。したがって、例えば、「超伝導共振器」を含む読み出しシステムへの参照は、単一の超伝導共振器又は２つ以上の超伝導共振器を含む。用語「又は」は、その内容が別途明確に規定しない限り、「及び／又は」を含む意味で概して採用されることにも留意すべきである。
本明細書に記載されるサブタイトルは、便宜のためのみのものであり、実施形態の範囲又は意味を解釈しない。
単一のＳＱＵＩＤ超伝導共振器
図１Ａは、少なくとも１つの第１の例示的実施形態による超伝導共振器１０２を含む超伝導回路１００ａを示す。超伝導共振器１０２は、ディスクリートコンデンサ及びインダクタの形式をそれぞれ取っても取らなくてもよい容量１０４及びインダクタンス１０６を含む。
超伝導共振器１０２は、単一のＳＱＵＩＤループ１０８をさらに含む。ＳＱＵＩＤループ１０８は、ＤＣ ＳＱＵＩＤであり、且つ超伝導ループを形成するために互いに平行なジョセフソン接合１０８−１及び１０８−２の対を含む。ＳＱＵＩＤループ１０８は、ＳＱＵＩＤ磁束バイアスを調整することにより、超伝導共振器１０２の共振周波数のチューニングを可能にする。
超伝導共振器１０２の共振周波数ωは、ＬＣ回路の以下の関係式により判断され得る。
Figure 2021515395
ここで、Ｃは、容量１０４の値であり、Ｌは、幾何学的インダクタンス１０６と、ＳＱＵＩＤループ１０８内のジョセフソン接合１０８−１、１０８−２からのジョセフソンインダクタンスの並列和との合計である。
容量Ｃ及び／又はインダクタンスＬの小さい揺らぎは、以下のように共振周波数の僅かな周波数摂動を生じ得る。
Figure 2021515395
一実施形態では、超伝導共振器１０２は、分散共振器である。他の実施形態では、超伝導共振器１０２は、集中素子設計である。集中素子設計は、有利には、１オクターブより高い帯域を提供し得、超伝導共振器１０２の電界の広がりを低減又は最小化し得る。超伝導共振器１０２の損失正接は、超伝導共振器１０２の電界に曝される損失性誘電体の容積に依存し得るため、集中素子設計を使用することが有益であり得る。
集中素子設計では、容量１０４は、１つ又は複数のコンデンサを使用して実現され得る。コンデンサは、集積化コンデンサ及び／又は平行板コンデンサであり得る。一実施形態では、容量１０４は、平行板コンデンサを使用して実現される。一例では、平行板コンデンサの容量は、約２ｐＦである。
集中素子設計では、インダクタンス１０６は、１つ又は複数のインダクタを使用して実現され得る。一実施形態では、インダクタンス１０６は、ニオブスパイラルインダクタを使用して実現される。一例では、スパイラルインダクタの幾何学的インダクタンスは、約１ｎＨである。別の実施形態では、インダクタンス１０６は、高い運動インダクタンス材料（例えば、窒化チタン（ＴｉＮ）又は珪化タングステン（ＷＳｉ））を含むスパイラルインダクタを使用して実現される。
エネルギーは、ＡＣ周波数で駆動される導体内に電荷担体の運動エネルギーで蓄積され得、及び蓄積された運動エネルギーは、導体の運動インダクタンスに関連し得る。全インダクタンスは、幾何学的インダクタンスと運動インダクタンスとの和であり得る。運動インダクタンスは、常伝導（非超伝導）金属では無視され得る。超伝導体（ＴｉＮ又はＷＳｉなど）の運動インダクタンスは、全インダクタンスに著しい寄与をし得る。
超伝導ペアの慣性に蓄積されたエネルギーは、運動インダクタンスに寄与し得る。超伝導共振器１０２内の全インダクタンスは、幾何学的インダクタンスと、運動インダクタンスと、ＳＱＵＩＤループ１０８のインダクタンスとの和であり得る。
回路１００ａは、伝送線路１１０、結合容量１１２及び最後のシフトレジスタ段１１４（本出願では最終シフトレジスタ段としても参照される）をさらに含む。最後のシフトレジスタ段１１４は、インダクタンス１１６、１１８、ＳＱＵＩＤループ１２０及びインターフェース１２２を含む。最後のシフトレジスタ段１１４は、例えば、量子磁束パラメトロン（ＱＦＰ）の形式を取り得る。最後のシフトレジスタ段１１４は、１つ又は複数の段を含むシフトレジスタの終点である。最後のシフトレジスタ段１１４は、超伝導デバイスの状態を読み出す目的のために超伝導共振器１０２に通信可能に結合され得る段である。一実施形態では、超伝導共振器１０２は、磁束シフトレジスタに通信可能に結合され、磁束シフトレジスタは、したがって、磁束量子ビットに通信可能に結合される。
量子磁束パラメトロン（ＱＦＰ）は、シャントされたＤＣ ＳＱＵＩＤに構造が類似している超伝導ジョセフソン接合素子である。本出願では、用語「量子磁束パラメトロン」は、超伝導ジョセフソン接合デバイスの動作及び構造の両方を指し得る。
インターフェース１２４は、磁束バイアスをＳＱＵＩＤループ１０８に提供し得、例えば磁束デジタル／アナログ変換器（ＤＡＣ）（図１に示さず）又はアナログ線により制御され得る。磁束ＤＡＣを使用することで超伝導回路１００ａへの低周波アナログ制御線の数を低減し得る。本出願では、磁束ＤＡＣは、特殊超伝導デバイスであり、例えば読み出しシステム３００における図３のＤＡＣ３１０ａ、３１０ｂと異なる。磁束ＤＡＣのより詳細な説明は、例えば、米国特許第８，７８６，４７６号、SYSTEMS, METHODS AND APPARATUS FOR DIGITAL-TO-ANALOG CONVERSION OF SUPERCONDUCTING MAGNETIC FLUX SIGNALSに見出され得る。
超伝導共振器１０２は、結合容量１１２を介して伝送線路１１０に結合され得る。一実施形態では、容量１１２は、ディスクリートコンデンサを含む。伝送線路１１０は、１つ又は複数の他の超伝導共振器（図１に示さず）に任意選択的に結合され得る。１つ又は複数の他の超伝導共振器は、超伝導共振器のアレイに属し得る。
超伝導共振器１０２は、ノード１２６においてアースに接続される。
超伝導回路１００ａは、磁束バイアスを最後のシフトレジスタ段１１４に印加するように動作可能なインターフェース１２８を任意選択的に含み得、超伝導回路１００ａは、超伝導送受信器回路として操作され得る。最後のシフトレジスタ段１１４は、例えば、ＱＦＰを含み得、且つ超伝導デバイスの状態（例えば、超伝導量子ビット）を読み出し、及び／又はデータを超伝導デバイス内にロードする目的のために超伝導共振器１０２に通信可能に結合され得る。
単一のＳＱＵＩＤループ１０８を含む超伝導共振器１０２は、超伝導共振器１０２の共振周波数と感度とを独立にチューニングすることを可能にしない。共振器周波数と感度とが好適な動作点を提供するために独立に調整され得る超伝導共振器を有することが望ましいことがあり得る。例えば、共振周波数と感度との独立調整は、図１の超伝導回路１００ａなどの超伝導回路の製作中に発生する変動から生じる振動数シフトを補償するために使用され得る。
図１Ｂは、少なくとも１つの第１の例示的実施形態による超伝導共振器１０２及びチューニング可能結合器１３０を含む超伝導回路１００ｂを示す。超伝導回路１００ｂは、超伝導回路１００ａと少なくともいくつかの点で類似しており、同様であるか又はさらに同一である構造は、図１Ａにおいて使用されるものと同じ参照番号を使用することにより図１Ｂにおいて識別される。重要な相違点のいくつかのみが以下に説明される。
超伝導回路１００ｂは、ＤＣ ＳＱＵＩＤ１０８と最後のシフトレジスタ段１１４との間の誘導性通信可能結合を提供するためにチューニング可能結合器１３０を含む。チューニング可能結合器１３０により、超伝導回路１００ｂは、チューニング可能結合器による超伝導共振器１０２の可変負荷が考慮されれば、ＱＦＰ磁束に対する共振周波数と感度との独立チューニングを可能にし得る。一実施形態では、チューニング可能結合器１３０は、２つのインダクタンス１３２、１３４、ＤＣ ＳＱＵＩＤ１３６及びインターフェース１３８、１４０を含む。
２つのＳＱＵＩＤループ有する超伝導共振器
図２Ａは、共振器周波数と感度とを独立にチューニングすることができる２つのＳＱＵＩＤループを有する超伝導共振器２０２ａを含む、少なくとも１つの実施形態による超伝導回路２００ａを示す。超伝導共振器２０２ａは、２つのＳＱＵＩＤループ２０４ａ、２０４ｂを含む。ＳＱＵＩＤループ２０４ａ、２０４ｂのそれぞれは、ＤＣ ＳＱＵＩＤであり、超伝導ループを形成するために互いに平行なジョセフソン接合の対を含む。ＳＱＵＩＤループ２０４ａ、２０４ｂは、有利には、ＰＣＴ特許出願国際公開第２０１６ＵＳ３１８８５号（国際公開第２０１６１８３２１３Ａ１号として発行された）に記載のように、ＳＱＵＩＤループ２０４ａ、２０４ｂ内の磁束バイアスを調整することにより、超伝導共振器２０２ａの共振周波数と感度との独立チューニングを可能にする。
図１Ａ、１Ｂの超伝導回路１００ａ、１００ｂにおけるものと同じ参照符号により標識付けされた超伝導回路２００ａの部品は、図１Ａ、１Ｂを参照して説明したものと同様であるか又はさらに同一である。
インターフェース２０６ａ、２０６ｂは、磁束バイアスをＳＱＵＩＤループ２０４ａ、２０４ｂのそれぞれに提供し得る。好適な動作点が見出されると（下記を参照されたい）、インターフェース２０６ａ、２０６ｂにより提供される磁束バイアスは、静的であり得る。これは、有利には、プログラムするために２〜３つのワイヤのみを必要とするＤＡＣのアレイを超伝導回路２００ａが使用することを可能にする。２つのチューニング可能ＳＱＵＩＤループ２０４ａ、２０４ｂは、超伝導共振器２０２ａ毎の独立したアナログ制御線を必要としない。
超伝導共振器２０２ａは、ノード２０８においてアース（例えば、伝送線路１１０のアース２１０）に接続される。
超伝導回路２００ａは、任意選択的に、磁束バイアスを最後のシフトレジスタ段１１４（本出願では最終シフトレジスタ段としても参照される）に印加するように動作可能なインターフェース１２８を含み得、且つ超伝導送受信器回路として操作され得る。最後のシフトレジスタ段１１４は、例えば、ＱＦＰを含み得、且つ超伝導デバイスの状態（例えば、超伝導量子ビット）を読み出し、及び／又はデータを超伝導デバイス内にロードする目的のために超伝導共振器２０２ａに通信可能に結合され得る。
図２Ｂは、共振器周波数と感度とを独立にチューニングすることができる２つのＳＱＵＩＤループ２０４ａ、２０４ｂを有する超伝導共振器を含む超伝導回路２００ｂの第２の例示的実施形態を示す概略図である。
超伝導共振器２０２ｂは、２つのＳＱＵＩＤループ２０４ａ、２０４ｂを含む。ＳＱＵＩＤループ２０４ａ、２０４ｂのそれぞれは、ＤＣ ＳＱＵＩＤであり、超伝導ループ内で平行なジョセフソン接合の対を含む。図２ＢのＳＱＵＩＤループ２０４ｂは、インダクタンス２１２ａ、２１２ｂ、２１２ｃ、２１２ｄ（２１２として総称される）をさらに含む。
ＳＱＵＩＤループ２０４ａ、２０４ｂは、ＰＣＴ特許出願国際公開第２０１６ＵＳ３１８８５号（国際公開第２０１６１８３２１３Ａ１号として発行された）に記載のように、ＳＱＵＩＤループ２０４ａ、２０４ｂ内の磁束バイアスを調整することにより、超伝導共振器２０２ｂの共振周波数と感度との独立チューニングを可能にする。
ＳＱＵＩＤループ２０４ｂは、ＤＣ ＳＱＵＩＤ２１６及びインダクタンス２１８を含む最後のシフトレジスタ段２１４（本出願では最終シフトレジスタとしても参照される）に電気化学的に結合される。
インターフェース２２０、２２２は、磁束バイアスをＤＣ ＳＱＵＩＤ２１６、２２４のそれぞれに提供し得る。インターフェース２０６ａ、２０６ｂは、磁束バイアスをＳＱＵＩＤループ２０４ａ、２０４ｂのそれぞれに提供し得る。超伝導共振器２０２ｂは、直接的に又は任意選択的結合コンデンサ２２６を介するかのいずれかによりノード２０８においてアース（例えば、伝送線路１１０のアース２１０）に接続される。
超伝導回路２００ｂは、磁束バイアスを最後のシフトレジスタ段２１４に印加するように動作可能なインターフェース１２８を任意選択的に含み得、且つ超伝導送受信器回路として操作され得る。最後のシフトレジスタ段２１４は、例えば、ＱＦＰを含み得、且つ超伝導デバイスの状態（例えば、超伝導量子ビット）を読み出し、及び／又はデータを超伝導デバイス内にロードする目的のために超伝導共振器２０２ｂに通信可能に結合され得る。
図１Ａの超伝導回路１００ａ及び図１Ｂの超伝導回路１００ｂにおけるものと同じ参照符号により標識付けされた超伝導回路２００ｂの部品は、図１Ａ、１Ｂを参照して説明したものと同様であるか又はさらに同一である。図２Ａの超伝導回路２００ａにおけるものと同じ参照符号により標識付けされた超伝導回路２００ｂの部品は、図２Ａを参照して説明したものと同様であるか又はさらに同一である。
例示的読み出しシステム
図３は、少なくとも１つの例示的実施形態による超伝導回路３０２の読み出しシステム３００を示す。図示された実施形態では、超伝導回路３０２は、図２Ａの超伝導共振器２０２ａなどの１つ又は複数の超伝導共振器（図３に示さず）を含む。図示された実施形態では、超伝導回路３０２は、超伝導量子プロセッサを含む。他の実施形態では、超伝導回路３０２は、超伝導古典的プロセッサを含む。他の実施形態では、超伝導回路３０２は、超伝導デバイスを含む。
読み出しシステム３００は、デジタルボード３０４及びマイクロ波ボード３０６を含む。デジタルボード３０４は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）３０８、２つのデジタルアナログ変換器（ＤＡＣ）３１０ａ、３１０ｂ及び２つのアナログデジタル変換器（ＡＤＣ）３１２ａ、３１２ｂを含む。他の実施形態では、デジタルボード３０４は、２つのＦＰＧＡ（１つは、出力をＤＡＣ３１０ａ、３１０ｂに提供し、及び他方は、出力をＡＤＣ３１２ａ、３１２ｂに提供する）を含む。一実施形態では、ＤＡＣ３１０ａ、３１０ｂのそれぞれは、最大約５．６Ｇｓｐｓ（ギガサンプル／秒）で動作するデュアルチャネル１４ビットＤＡＣを含み得る。ＡＤＣ３１２ａ、３１２ｂは、マルチチャネルデバイス（例えば、最大約２．５Ｇｓｐｓにおいてデュアルチャネルモードで動作することができるクワッドチャネル１０ビットＡＤＣ）を使用することにより実現され得る。
読み出しシステム３００は、有利には、周波数多重化読み出し（ＦＭＲ）スペクトルの２つの側波帯の独立アドレシングを可能にする。複素受信信号は、以下の式により与えられる。
ｘ（ｎ）＝Ｉ（ｎ）＋ｊＱ（ｎ） （３）
ここで、Ｉ（ｎ）は、ＡＤＣ３１２ａの出力であり、Ｑ（ｎ）は、ＡＤＣ３１２ｂの出力である。
ＦＭＲスペクトルは、ｋ∈０，１，２，３，．．．，Ｎ−１について、以下の式のように計算される。
Figure 2021515395
 正弦関数の引き数内の第２項は、τに依存し、２つのミキサチャネル間の位相不平衡（ミキサのアナログ性質から生じる）を補償するために使用され得る。
デジタルボード３０４は、２つのループバック線３１４ａ、３１４ｂと同期／クロック接続部３１６とをさらに含む。ループバック線３１４ａは、ＤＡＣ３１０ａの出力をＡＤＣ３１２ａの入力に接続する。ループバック線３１４ｂは、ＤＡＣ３１０ｂの出力をＡＤＣ３１２ｂの入力に接続する。
マイクロ波サブシステム又はマイクロ波ボード３０６は、ループバック線３１６をさらに含む。ループバック線３１６は、超伝導回路３０２を数ｍＫ程も低い温度に冷却するために使用される極低温サブシステム（図３に示さず）に入力及び出力を接続する。
デジタルボード３０４上のループバック線３１４ａ、３１４ｂ及びマイクロ波ボード３０６上のループバック線３１６は、任意選択的であり、読み出しシステム３００の他の素子をバイパスするために必要とされる場合に使用される。
読み出しシステム３００は、２つの復元フィルタ３１８ａ、３１８ｂ及び２つのアンチエイリアスフィルタ３２０ａ、３２０ｂをさらに含む。復元フィルタ３１８ａ、３１８ｂは、デジタル入力から帯域制限アナログ信号を生成するために使用され得る低域通過アナログフィルタである。アンチエイリアスフィルタ３２０ａ、３２０ｂは、その帯域にわたって標本化定理を満たすか又はほぼ満たすために受信信号を帯域制限するために使用され得る低域通過アナログフィルタである。
マイクロ波ボード３０６は、基準マイクロ波信号を提供する電圧制御発振器（ＶＣＯ）／位相ロックループ（ＰＬＬ）３２２、ミキサ３２４、３２６及びプログラム可能減衰器３２８を含む。マイクロ波ボード３０６は、増幅器３３０、３３２、３３４、３３６をさらに含む。増幅器３３０、３３２、３３４、３３６は、超伝導回路３０２から受信される信号上のレベル制御を提供するために使用され得る。マイクロ波ボード３０６は、デジタルボード３０４上のＦＰＧＡ３０８からの信号により制御されるマイクロ波スイッチ３３８をさらに含む。一実施形態では、ミキサ３２４、３２６は、複素ミキサである。
図示の読み出しシステム３００は、増幅器３４０、減衰器３４２、３４４、循環器３４６、３４８及びＤＣブロック３５０、３５２をさらに含む。ＤＣブロック３５０、３５２は、超伝導回路３０２への入力線及び出力線のそれぞれの線上のサーマルブレイクとして使用される。
一実施形態では、増幅器３４０及び減衰器３４２は、４Ｋにおいて動作し得る。減衰器３４４は、０．６Ｋにおいて動作し得る。循環器３４６、３４８及びＤＣブロック３５０、３５２は、８ｍＫにおいて動作し得る。
１つの例示的実施形態では、６０個の共振器と２．５ＧＨｚの帯域とを使用することにより、約６００Ｍｂｐｓのデータ速度が２５ｎｓのシフトレジスタ段（ＳＲＳ）動作時間に関して達成され得る。
図３の読み出しシステム３００の操作方法は、ＰＣＴ特許出願国際公開第２０１６ＵＳ３１８８５号（国際公開第２０１６１８３２１３Ａ１号として発行された）に記載されている。
超伝導量子ビットの周波数多重化読み出し（ＦＭＲ）技術
図４は、上述のようなＦＭＲ技術を取り込み得る少なくとも１つの例示的実施形態によるハイブリッドコンピュータシステム４００（デジタルコンピュータ４０２及び量子コンピュータ４０４を含む）を示す。
デジタルコンピュータ４０２は、ＣＰＵ４０６、ユーザインターフェース素子４０８、４１０、４１２、４１４、ディスク４１６、コントローラ４１８、バス４２０及びメモリ４２２を含む。メモリ４２２は、ＢＩＯＳ ４２４、オペレーティングシステム４２６、サーバモジュール４２８、計算モジュール４３０、量子プロセッサモジュール４３２、読み出しモジュール４３４及びハイブリッドコンピュータシステム４００を操作するために使用され得る他のモジュールを含む。
量子コンピュータ４０４は、量子プロセッサ４３６、読み出し制御システム４３８、量子ビット制御システム４４０及び結合器制御システム４４２を含む。量子コンピュータ４０４は、超伝導共振器（図２Ａの超伝導共振器２０２ａなど）を含むＦＭＲ技術を取り込み得る。コンピュータシステム４００は、図３の読み出しシステム３００などの読み出しシステムを含み得る。
図５は、超伝導量子プロセッサ５００の例示的実施形態における超伝導共振器の第１の配置を示す。プロセッサ５００は、外側シフトレジスタ５１０ａ〜５１０ｄ（一括して外側シフトレジスタ５１０）にそれぞれ結合された４組の超伝導共振器５０２ａ〜５０２ｄ（一括して超伝導共振器５０２）、５０４ａ〜５０４ｄ（一括して超伝導共振器５０４）、５０６ａ〜５０６ｄ（一括して超伝導共振器５０６）及び５０８ａ〜５０８ｄ（一括して超伝導共振器５０８）を有する６４個のユニットセル（図５に示さず）を含む。各ユニットセルは、Ｎ個の量子ビットを含む。一実施形態では、Ｎ＝８である。プロセッサ５００は、８つの垂直に配向された内側シフトレジスタ５１２と、８つの水平に配向された内側シフトレジスタ５１４とを含む。
すべての４組の超伝導共振器５０２、５０４、５０６、５０８は、伝送線路（例えば、図２Ａの伝送線路１１０）（図５に示さず）に結合される。一実施形態では、すべての４組の超伝導共振器５０２、５０４、５０６、５０８は、単一の共通伝送線路に結合される。
図５内の各矢印は、方向データが通常動作中に内側シフトレジスタ５１２及び外側シフトレジスタ５１０のそれぞれのシフトレジスタ中を流れることを指示する。
図６は、超伝導量子プロセッサ６００の例示的実施形態における超伝導共振器の第２の配置を示す。プロセッサ６００は、４組の超伝導共振器６０２ａ〜６０２ｈ（一括して超伝導共振器６０２）、６０４ａ〜６０４ｈ（一括して超伝導共振器６０４）、６０６ａ〜６０６ｈ（一括して超伝導共振器６０６）及び６０８ａ〜６０８ｈ（一括して超伝導共振器６０８）を有する６４個の量子ビット（図６に示さず）を含む。プロセッサ６００は、８つの垂直に配向された内側シフトレジスタ６１０と、８つの水平に配向された内側シフトレジスタ６１２とを含む。
２組の超伝導共振器６０２、６０８は、図２Ａの伝送線路１１０などの第１の伝送線路（図６に示さず）に結合される。他の２組の超伝導共振器６０４、６０６（図６では陰影付きで示される）は、第２の伝送線路（また図６に示さない）に結合される。
図６に示す配置では、外側シフトレジスタ（図５の外側シフトレジスタ５１０など）は、必要とされない。片側の８つの共振器（内側シフトレジスタのシフトレジスタ（水平方向又は垂直方向の）毎に１つ）により、水平方向及び垂直方向に配向された内側シフトレジスタの交差段により提供される十分な障害耐性がある。
本技術は、周波数多重化共振器を使用することによりデータを量子プロセッサチップ上のシフトレジスタ内にロードし得る。上述の（図１、２Ａ、２Ｂ、３、４、５、６を参照した）周波数多重化共振器読み出しは、データがプロセッサに渡されることを可能にするように逆に行われ得る。いくつかの実施形態では、第１段ＱＦＰは、信号が存在する場合、共振器内のマイクロ波信号を整流するために使用され得る。
本技術は、量子ビット状態をプロセッサから読み出すためだけでなく、データをプロセッサに入力するために使用され得る。同じ線は、入力と読み出しとの両方に使用され得る（例えば、国際公開第２０１６１８３２１３Ａ１号として発行されたＰＣＴ特許出願国際公開第２０１６ＵＳ３１８８５号を参照されたい）。
いくつかの実施形態では、上述の周波数多重化共振器入力システム（データを超伝導デバイスに入力するために使用され得る）は、本開示においても（図１、２Ａ、２Ｂ、３、４、５、６を参照して）説明される周波数多重化共振器読み出しシステムと組み合わせて使用される。他の実施形態では、上述の周波数多重化共振器入力システムは、他の読み出しシステム又は回路と組み合わせて使用される。例えば、他の実施形態の１つでは、周波数多重化共振器入力システムは、米国特許第８，８５４，０７４号「SYSTEMS AND METHODS FOR SUPERCONDUCTING FLUX QUBIT READOUT」に記載の超伝導磁束量子ビット読み出しシステムと組み合わせて使用される。
周波数多重化共振器入力／出力システムの例示的実施形態が図３に示される（読み出しシステムを参照して上に説明した）。図３における戻り経路は、ＤＣブロック３５０、循環器３４８、３４６、増幅器３４０、３３６、３３４、３３２、３３０、減衰器３２８、ミキサ３２６、フィルタ３２０ａ、３２０ｂ及びＡＤＣ３１２ａ、３１２ｂを含む。図３のシステムがデータを超伝導デバイスに入力するためにのみ使用される場合（読み出しはない）、戻り経路は、省略され得る。
強結合共振器アレイの超伝導伝送線路設計
周波数多重化共振読み出し（ＦＭＲＲ）システムは、高速読み出しを行うために超伝導伝送線路に強く結合された超伝導シャント結合共振器のアレイを使用し得る。ＦＭＲＲシステムは、量子コンピュータ（例えば、量子アニーラ）の読み出しを行い得る。
いくつかの実施形態では、超伝導伝送線路に強く結合された超伝導シャント結合共振器のアレイの１つ又は複数の共振器は、１つ又は複数のコンデンサを含む。いくつかの実施形態では、超伝導シャント結合共振器と超伝導伝送線路との間の結合の強度は、より大きい結合容量を使用することにより増加され得る。共振器の１つ内のコンデンサの超伝導伝送線路への近接性は、伝送線路インピーダンスの局所的摂動を（例えば、共振器の近傍において）引き起こし得る。いくつかの実施形態では、より大きい容量は、伝送線路インピーダンスのより大きい局所的摂動を引き起こし得る。
いくつかの実施形態では、超伝導伝送線路は、超伝導共振器の比較的小さいアレイに結合され得、各超伝導共振器は、比較的大きい値を有するそれぞれの結合容量により伝送線路に結合される。全並列容量は、伝送線路の特性インピーダンス（例えば、５０Ωインピーダンス）からの偏差を引き起こし得る。５０Ωインピーダンスは、伝送線路の代表的特性インピーダンスであり、商用マイクロ波部品の典型的仕様である。
他の実施形態では、超伝導伝送線路は、比較的大きい超伝導共振器のアレイに結合され得、各超伝導共振器は、比較的小さい値を有するそれぞれの結合容量により伝送線路に結合される。同様に、全並列容量は、伝送線路の特性インピーダンス（例えば、５０Ωインピーダンス）からの偏差を引き起こし得る。
伝送線路の特性インピーダンスの偏差は、合成並列容量に依存し得る。例えば、伝送線路の特性インピーダンスの偏差、は２つ以上の共振器の合成負荷に依存し得る。共振器は、隣接共振器であり得る。伝送線路の特性インピーダンスの偏差は、他の要因に依存し得る。
共振器アレイの長さ全体にわたる設計インピーダンスからの偏差は、１つのリプル又は複数のリプルを引き起こし得、共振器と超伝導伝送線路との間の結合の強度を変更し得る。いくつかの例では、結合の強度は、設計値又は所望値から変更され得る。
伝送線路インピーダンスＺ０は、以下の式のように表現され得る。
Figure 2021515395
 ここで、Ｌ０は、伝送線路インダクタンスであり、Ｃ０は、伝送線路容量であり、Ｃ’は、超伝導シャント結合共振器のアレイの存在による浮遊容量である。
浮遊容量Ｃ’の存在により引き起こされる伝送線路のインピーダンスに対する変化は、したがって、１つ又は複数の共振器の伝送線路への結合の強度に影響を与え得る。結合の強度は、外部品質係数ＱＥＸＴの下側値が、共振器と伝送線路との間のより強い結合に対応するように定義された例えば外部品質係数ＱＥＸＴにより特徴付けられ得る。共振器と伝送線路との間の結合の強度へのインピーダンス変化の影響は、結合のタイプに依存し得る。
シャント結合共振器の例に関して、外部品質係数は、以下の式のように少なくとも近似的に表現され得る。
Figure 2021515395
 ここで、ＬＲは、共振器のインダクタンスであり、ω０は、共振器の共振周波数であり、ＣＣは、共振器と伝送線路との間の結合コンデンサの容量である。
ＱＥＸＴは、Ｚ０に反比例するため、伝送線路に近接した共振器により寄与される浮遊容量Ｃ’は、ＱＥＸＴの値の増加を引き起こし得、これにより共振器をこの影響がない場合により弱く結合させる。
より弱い結合は、より弱い共振を引き起こし得る。シャント結合共振器モデルの１つの例示的シナリオでは、共振の深さは、ＱＥＸＴの値が２倍にされたときに４ｄＢ超低減された。
結合の強度に対するインピーダンス変化の影響を軽減するための１つの手法は、伝送線路に対するその修正された結合を補償するように個々に選択された電力で各共振器を駆動することである。この手法の欠点は、電力レベル全体を掃引し、共振器非線形性の始点を探し求めることにより、伝送線路への各共振器の結合のその場での較正を提供することが必要であり得ることであり得る。その場での較正は、時間がかかり得、システムがより広いダイナミックレンジを有する生成器を含む必要があり得る。
ＱＥＸＴの値は、伝送線路の長さに沿って変化し得、伝送線路に結合される超伝導共振器の数、結合容量の値及び超伝導共振器間の間隔を含む多くの要因に依存し得る。
結合の強度に対するインピーダンス変化の影響を軽減するための別の手法は、単位長さ当たりの追加結合容量を最小化するか又は少なくとも低減するために伝送線路に沿って追加結合容量を散開させることである。一例実施形態は、数百マイクロメートルの距離にわたって伝送線路に容量結合されたλ／４分散素子共振器を使用する。
１つのシナリオでは、分散素子結合は、コンデンサ誘電体に高品質シリコン基板を使用することにより実現され得る。回路素子が二酸化ケイ素などの誘電体により重ねられる多層作製積層の場合、分散素子結合は、損失性であり得る。
分散読み出し共振器設計は、集中素子設計より大きいフットプリントを有し得る。例えば、分散素子設計は、約４００×６００μｍ２のフットプリントを有し得る一方、集中素子設計は、約１００×１００μｍ２のフットプリントを有し得る。より小さいフットプリントの要望は、伝送線路に強結合されたシャント結合共振器の集中素子実現を多層積層内に駆り立て得る。
上述のような伝送線路と共振器との間の相互作用は、より強く結合された共振器にとってより重要であり得る。より弱い結合は、より多くの共振器が所与の帯域内に詰め込まれることを可能にし、より弱い結合は、より遅い読み出し時間にとって十分であり得るが、読み出し速度が重要である商業用途（商用量子計算用途など）は、有利には、より強い結合を採用し得る。
より高い読み出し速度も、追加共振器を含むことによって達成され得る。それぞれが線幅Ｗを有するＮ個の弱結合共振器のデータ速度は、線幅Ｎ×Ｗを有する強結合共振器のデータ速度と少なくとも同様であり得る。Ｎ個の弱結合共振器は、摂動を伝送線路に空間的に分散させ得るために有利である。
結合強度は、有利には、トポロジー的考慮に少なくとも部分的に基づき、及び／又はクロック領域に少なくとも整合しようとするために選択され得る。例えば、検出器により各シフトレジスタを終了し、共振器の数を行の数と列の数との和の２倍に等しくすることが有利であり得る。図５は、例示的トポロジーを示す。
伝送線路への共振器の結合は、共振器の線幅に少なくとも部分的に依存する。線幅は、線幅により利用可能帯域を分割することにより、且つ同周波数領域内の共振同士間の十分な空間を提供するように選択される追加係数により判断され得る。１つの例示的実施形態では、利用可能帯域は、２．５ＧＨｚである。１つの例示的実施形態では、追加係数は、４である。
シフトレジスタは、電子部品を駆動することにより設定される速度で動作し得る。検出器が、電子部品を駆動することにより設定される速度に整合するか又はそれを超えることが有利であり得る。例えば、検出器がシフトレジスタより速ければ、これは、利用可能帯域の非効率的使用であり得る。例示的実施形態では、シフトレジスタは、データを１００ｎｓ毎に提供し、共振器は、２０ｎｓの応答時間を提供するように結合される。共振器を２倍強く結合することで全デューティサイクル時間を１２０ｎｓから１１０ｎｓに低減し得る。全デューティサイクル時間の低減は、限界的な改善に過ぎないが、ＦＭＲＲ帯域の２倍を必要とする。少なくともこの理由のため、検出器がシフトレジスタ速度に整合することが有利であり得る。
上述のように、超伝導伝送線路への共振器の近接性は、伝送時に測定される望ましくないレベルのリプルを引き起こし得、伝送線路に沿った共振器の位置に応じて共振器の結合強度の望ましくない変動を有し得る。この影響は、周波数多重化共振読み出しシステム内の使用可能共振器の数に対する制限（読み出し速度の付随的減速及びより少ない冗長性）を含み得る。分散素子手法は、通常、単一の金属層作製積層に依存し、大きいフットプリントを使用する。
本出願において説明されるシステム及び方法は、より小さく且つより柔軟なフットプリント及び多層作製積層を支援する。一手法では、少なくとも１つのインダクタンスが伝送線路の中心線路内に導入される。インダクタンスは、伝送線路の特性インピーダンスを修正し得る。一実施形態では、特性インピーダンスは、伝送線路のインピーダンスの変動を少なくとも部分的に補償するように（例えば、伝送線路に結合されるマイクロ波超伝導共振器内の容量の近接性により引き起こされる伝送線路のインピーダンスの局所的変動を少なくとも部分的に補償するように）選択される。
一実施形態では、集中素子インダクタが伝送線路の中心線路内に（各共振器のそれぞれの側に少なくとも１つ）導入される。少なくとも１つの集中素子インダクタが共振器の上流の伝送線路の中心線路内に導入され、少なくとも１つの集中素子インダクタが共振器の下流の伝送線路の中心線路内に導入される。各集中素子インダクタは、それぞれの結合された共振器により引き起こされるインピーダンスの局所的変化を補償するように選択され得る。
いくつかの実施形態では、伝送線路が、共振器の上流から下流に見て５０Ωのインピーダンスを有するように見えるように、インダクタの対（共振器の各側に１つ）を伝送線路の中心線路内に導入することが有益であり得る。
伝送線路に追加される１つ又は複数のインダクタンスの構成は、伝送線路に沿った共振器の位置と、超伝導共振器のアレイ内の共振器同士の間隔とに依存し得る。１つ又は複数のインダクタンスの値は、伝送線路の特性インピーダンスに対する局所的摂動を補償するように選択され得る。インダクタンスの配置は、対称又は非対称であり得る。インダクタンスの構成は、超伝導共振のアレイ内の超伝導共振器毎に変わり得る。
伝送線路の特性インピーダンスを約５０Ωに維持するように補償インダクタンスを選択及び配置することが望ましいことがあり得る。伝送線路の特性インピーダンスに対する超伝導共振器の補償インダクタンスの効果は、伝送線路の長さに沿った超伝導共振器の位置と共に（例えば、超伝導共振器が伝送線路の一端に近いか又は伝送線路の中央に近いかにより）変化し得る。例えば、インダクタンスの対の対称的構成は、伝送線路の中央における好ましいレベルの補償を提供し得、インダクタンスの非対称的構成は、伝送線路の端近くの好ましいレベルの補償を提供し得る。
任意の好適な方法が、超伝導共振器のアレイの補償インダクタンスの好ましい値及び配置を推定するために使用され得る。一次解析は、いくつかの用途における実用的目的のために十分であり得る。
補償インダクタンスの値は、限定しないが、以下に説明される方法を含む任意の好適な方法により推定され得る。例えば、反復方法は、超伝導共振器のアレイの補償インダクタンスの値を推定するために使用され得る。一実施形態では、反復方法は、補償インダクタンス間の相互依存性を少なくとも部分的に考慮する。例えば、反復方法は、一組の補償インダクタンスの組の１つの補償インダクタンスの値を、補償インダクタンスの組内の他の補償インダクタンスに関して、伝送線路が５０Ωのインピーダンスを有するように見えるように反復的に調節することを含み得る。
補償インダクタンスの値Ｌｃｏｍｐは、以下の関係式を使用して推定され得る。
Ｌｃｏｍｐ＝Ｚ０ ２Ｃｅｆｆ （７）
ここで、Ｚ０は、伝送線路の特性インピーダンスであり、Ｃｅｆｆは、シャント結合共振器の実効容量である。
上述のように、超伝導共振器を伝送線路に結合する結合コンデンサの影響は、伝送線路のインピーダンスの局所的摂動であり得る。いくつかの実施形態では、１つ又は複数の補償インダクタンスが超伝導共振器の近傍の伝送線路内に導入される。他の実施形態では、１つ又は複数の補償インダクタンスが他の好適な（例えば、超伝導共振器から離れた）構成内に導入される。
図７Ａは、本開示によるシャント結合共振器の第１の例示的超伝導回路７００ａを示す概略回路図である。超伝導回路７００ａは、（図７Ａ内の破線ボックスにより包含される素子を含む）超伝導共振器２０２ａを含む。超伝導共振器２０２ａは、超伝導共振器２０２ａの周波数と感度とを独立にチューニングすることができる２つのＳＱＵＩＤループ２０４ａ、２０４ｂを含む。ＳＱＵＩＤループ２０４ａ、２０４ｂのそれぞれは、超伝導ループを形成するために互いに平行なジョセフソン接合の対（図７Ａ内の十字記号により表される）を含むＤＣ ＳＱＵＩＤである。ＳＱＵＩＤループ２０４ａ、２０４ｂは、有利には、ＳＱＵＩＤループ２０４ａ、２０４ｂ内の磁束バイアスを調節することにより、超伝導共振器２０２ａの共振周波数と感度との独立チューニングを可能にする。
図１Ａ、１Ｂのそれぞれの超伝導回路１００ａ、１００ｂ及び／又は図２Ａの超伝導回路２００ａと同じ参照符号により標識付けされた超伝導回路７００ａの部品は、図１Ａ、１Ｂ及び図２Ａをそれぞれ参照して説明したものと同様であるか又はさらに同一である。
超伝導共振器２０２ａは、容量１０４及びインダクタンス１０６を含む。インターフェース２０６ａ、２０６ｂは、磁束バイアスをＳＱＵＩＤループ２０４ａ、２０４ｂのそれぞれに提供し得る。超伝導共振器２０２ａは、ノード２０８においてアース（例えば、伝送線路１１０のアース２１０）に接続される。
超伝導回路７００ａは、任意選択的に、磁束バイアスを最後のシフトレジスタ段１１４（本出願では最終シフトレジスタ段１１４としても参照される）に印加するように動作可能なインターフェース１２８を含み得る。インターフェース１２８は、超伝導送受信器回路として操作され得る。最後のシフトレジスタ段１１４（図７Ａ内の破線ボックスにより包含された素子を含む）は、例えば、ＱＦＰを含み得る。最後のシフトレジスタ段１１４は、超伝導デバイスの状態を読み出し、及び／又はデータを超伝導デバイス内にロードする目的のために超伝導共振器２０２ａに通信可能に結合され得る。
超伝導回路７００ａは、インダクタンス７０２ａ、７０２ｂを含む。インダクタンス７０２ａは、集中素子磁気インダクタンス、分散磁気インダクタンス、集中素子運動インダクタンス及び／又は分散運動インダクタンスを含み得る。インダクタンス７０２ｂは、集中素子磁気インダクタンス、分散磁気インダクタンス、集中素子運動インダクタンス及び／又は分散運動インダクタンスを含み得る。
一実施形態では、インダクタンス７０２ａ、７０２ｂのそれぞれは、それぞれの集中素子インダクタンスを含む。別の実施形態では、インダクタンス７０２ａ、７０２ｂの少なくとも１つは、分散素子インダクタンスを含む。さらに別の実施形態では、インダクタンス７０２ａ、７０２ｂの少なくとも１つは、運動インダクタンスを含む。
インダクタンス７０２ａは、超伝導共振器２０２ａに対して伝送線路の一方の側にあり、インダクタンス７０２ｂは、超伝導共振器２０２ａに対して伝送線路の他方の側にある。一実施形態では、インダクタンス７０２ａは、シグナルフローの方向に関して超伝導共振器２０２ａの上流側であり、インダクタンス７０２ｂは、超伝導共振器２０２ａの下流側である。
図７Ｂは、本開示によるシャント結合共振器の第２の例示的超伝導回路７００ｂを示す概略回路図である。
超伝導回路７００ｂは、２つのＳＱＵＩＤループ２０４ａ、２０４ｂを含む超伝導共振器２０２ｂ（図７Ｂ内の破線ボックスにより包含された素子を含む）を含む。ＳＱＵＩＤループ２０４ａ、２０４ｂのそれぞれは、超伝導ループを形成するために平行なジョセフソン接合の対（十字記号により表される）を含むＤＣ ＳＱＵＩＤである。図７ＢのＳＱＵＩＤループ２０４ｂは、インダクタンス２１２ａ、２１２ｂ、２１２ｃ、２１２ｄをさらに含む。ＳＱＵＩＤループ２０４ａ、２０４ｂは、超伝導共振器２０２ｂの共振周波数と感度とを独立にチューニングすることを可能にし得る。チューニングは、ＳＱＵＩＤループ２０４ａ、２０４ｂ内の磁束バイアスを調節することを含み得る。
ＳＱＵＩＤループ２０４ｂは、ＤＣ ＳＱＵＩＤ２１６及びインダクタンス２１８を含む最後のシフトレジスタ段２１４に電気化学的に結合される。インターフェース２２０、２２２は、磁束バイアスをＤＣ ＳＱＵＩＤ２１６、２２４にそれぞれ提供し得る。
インターフェース２０６ａ、２０６ｂは、磁束バイアスをＳＱＵＩＤループ２０４ａ、２０４ｂのそれぞれに提供し得る。超伝導共振器２０２ｂは、直接的に又は任意選択的結合コンデンサ２２６を介するかのいずれかによりノード２０８においてアース（例えば、伝送線路１１０のアース２１０）に接続される。
超伝導回路７００ｂは、磁束バイアスを最後のシフトレジスタ段２１４に印加するように動作可能なインターフェース１２８を任意選択的に含み得る。インターフェース１２８は、超伝導送受信器回路として操作され得る。最後のシフトレジスタ段２１４は、例えば、ＱＦＰを含み得、且つ超伝導デバイスの状態を読み出し、及び／又はデータを超伝導デバイス内にロードする目的のために超伝導共振器２０２ｂに通信可能に結合され得る。
図１Ａの超伝導回路１００ａ及び図１Ｂの超伝導回路１００ｂにおけるものと同じ参照符号により標識付けされた超伝導回路７００ｂの部品は、図１Ａ、１Ｂを参照して説明したものと同様であるか又はさらに同一である。図２Ａの超伝導回路２００ａにおけるものと同じ参照符号により標識付けされた超伝導回路７００ｂの部品は、図２Ａを参照して説明したものと同様であるか又はさらに同一である。
超伝導回路７００ｂは、インダクタンス７０２ａ、７０２ｂを含む。一実施形態では、インダクタンス７０２ａ、７０２ｂは、集中素子インダクタンスである。別の実施形態では、インダクタンス７０２ａ、７０２ｂの少なくとも１つは、分散素子インダクタンスを含む。さらに別の実施形態では、インダクタンス７０２ａ、７０２ｂの少なくとも１つは、運動インダクタンスを含む。
回路７００ａ、７００ｂは、それぞれ結合容量１１２（本出願では結合容量ＣＣとしても参照される）及びシャント容量１０４（本出願ではシャント容量ＣＳとしても参照される）を含む。図７Ａのシャント結合共振器の実効容量Ｃｅｆｆは、以下の表現を使用して少なくとも推定され得る。
Figure 2021515395
実効容量Ｃｅｆｆは、結合容量ＣＣがシャント容量ＣＳよりはるかに小さい（ＣＣ≪ＣＳ）の場合に結合容量ＣＣにほぼ等しくなり得る（Ｃｅｆｆ≒ＣＣ）。
回路７００ａ及び／又は７００ｂの別の実施形態では、運動インダクタンスが伝送線路の中心線路内に導入され得る。運動インダクタンスは、運動インダクタにより提供され得る。各運動インダクタは、それぞれの共振器に近い伝送線路の中心ピンに一致して置かれ得る。この位置決めの利点は、補償が伝送線路幾何学形状に対する影響がほとんどないか又は全くないことである。運動インダクタンスは、ワイヤの長さにより提供され得、長さは、以下の関係式により少なくとも推定され得る。
Figure 2021515395
 ここで、ｗは、伝送線路の中心ピンの幅であり、Ｌｃｏｍｐは、共振器容量を少なくとも近似的に補償するように選択されたインダクタンスであり、Ｌｓは、運動インダクタを製作するために使用される材料の平方当たりインダクタンスである。
所与の厚さの運動インダクタの長さと、好適な補償インダクタンスを提供するための材料とは、推定され得るか又は経験的に判断され得る。第１の例示的実施形態では、運動インダクタは、窒化チタン（ＴｉＮ）を使用して製作され、ここで、運動インダクタの厚さは、５０ｎｍであり、平方当たりインダクタンスＬｓは、１５ｐＨであり、補償インダクタンスＬｃｏｍｐは、４０ｐＨであり、長さｌは、１．３μｍである。第２の例示的実施形態では、運動インダクタは、窒化チタン（ＴｉＮ）を使用して製作され、ここで、運動インダクタの厚さは、５０ｎｍであり、平方当たりインダクタンスＬｓは、１５ｐＨであり、補償インダクタンスＬｃｏｍｐは、１２０ｐＨであり、長さｌは、４．０μｍである。
第３の例示的実施形態では、運動インダクタは、ニオブ窒化物（ＮｂＮ）を使用して製作され、ここで、運動インダクタの厚さは、３５ｎｍであり、平方当たりインダクタンスＬｓは、７ｐＨであり、補償インダクタンスＬｃｏｍｐは、４０ｐＨであり、長さｌは、２．９μｍである。第４の例示的実施形態では、運動インダクタは、ニオブ窒化物（ＮｂＮ）を使用して製作され、運動インダクタの厚さは、５０ｎｍであり、平方当たりインダクタンスＬｓは、７ｐＨであり、補償インダクタンスＬｃｏｍｐは、１２０ｐＨであり、長さｌは、８．６μｍである。
上述の第１、第２及び第３の例示的実施形態などの例示的実施形態では、運動インダクタの線幅は、０．５μｍである。
一実施形態では、超伝導伝送線路は、同軸伝送線路である。別の実施形態では、超伝導伝送線路は、コプラナ導波管である。集中素子磁気インダクタンス及び／又は運動インダクタンスは、同軸伝送線路及び／又はコプラナ伝送線路のインピーダンスに対する局所的変化を補償するために、本開示による超伝導共振器のアレイの１つ又は複数の共振器の近くに置かれ得る。
いくつかの実施形態では、コプラナ導波管伝送線路を補償するために集中素子インダクタ（本出願では集中素子磁気インダクタンスとしても参照される）を使用することと、同軸伝送線路を補償するために運動インダクタ（本出願では集中素子運動インダクタンスとしても参照される）を使用することとが（例えば、製作を簡単にする目的のために）好ましいことがあり得る。
一実施形態では、超伝導共振器内の容量（例えば、図７Ａの共振器２０２ａ内の容量１０４）は、高い品質係数（Ｑ）を有する。一実施形態では、超伝導共振器内の容量は、薄く且つ高い誘電率誘電体を有する超伝導平行板コンデンサである。薄い誘電体を有する平行板設計は、所与の容量値の誘電体の容積を低減し得る。損失性誘電体の容積を低減することは、図７Ａの超伝導共振器２０２ａなどの超伝導共振器を飽和させるために必要とされる電力の低下に至り得る。これは、チップ空間が異常に高い値段である場合に利点である低減されたコンデンサフットプリントも提供し得る。
一実施形態では、超伝導平行板電極薄層コンデンサは、蒸着された誘電体によりヘテロ多層平坦化作製積層に一体化される。超伝導共振器内の使用に好適な薄層コンデンサを製作する方法は、ＰＣＴ特許出願国際公開第２０１６ＵＳ３１８８５号「FREQUENCY MULTIPLEXED RESONATOR INPUT AND/OR OUTPUT FOR A SUPERCONDUCTING DEVICE」（国際公開第２０１６１８３２１３Ａ１号として発行された）に記載されている。
超伝導伝送線路に結合される超伝導共振器のアレイの一実施形態では、超伝導共振器は、超伝導伝送線路に誘導的に結合され得る。図８Ａは、本開示による誘導結合共振器の第１の例示的超伝導回路８００ａを示す概略回路図である。
超伝導回路８００ａは、２つのＳＱＵＩＤループ２０４ａ、２０４ｂを含む超伝導共振器２０２ａ（図８Ａ内の破線ボックスにより包含された素子を含む）を含む。ＳＱＵＩＤループ２０４ａ、２０４ｂのそれぞれは、超伝導ループを形成するために平行なジョセフソン接合の対（図８Ａ内の十字記号により表される）を含むＤＣ ＳＱＵＩＤである。ＳＱＵＩＤループ２０４ａ、２０４ｂは、有利には、ＳＱＵＩＤループ２０４ａ、２０４ｂ内の磁束バイアスを調節することにより、超伝導共振器２０２ａの共振周波数と感度との独立チューニングを可能にする。
ＳＱＵＩＤループ２０４ｂは、最後のシフトレジスタ段１１４に誘導的に結合される。インターフェース２０６ａ、２０６ｂは、磁束バイアスをＳＱＵＩＤループ２０４ａ、２０４ｂのそれぞれに提供し得る。
超伝導回路８００ａは、任意選択的に、磁束バイアスを最後のシフトレジスタ段１１４に印加するように動作可能なインターフェース１２８を含み得、且つ超伝導送受信器回路として操作され得る。最後のシフトレジスタ段１１４は、例えば、ＱＦＰを含み得、且つ超伝導デバイスの状態を読み出し、及び／又はデータを超伝導デバイス内にロードする目的のために超伝導共振器２０２ａに通信可能に結合され得る。
図１Ａの超伝導回路１００ａ及び図１Ｂの超伝導回路１００ｂにおけるものと同じ参照符号により標識付けされた超伝導回路８００ａの部品は、図１を参照して説明したものと同様であるか又はさらに同一である。図２Ａの超伝導回路２００ａにおけるものと同じ参照符号により標識付けされた超伝導回路８００ａの部品は、図２Ａを参照して説明したものと同様であるか又はさらに同一である。
超伝導共振器２０２ａは、インダクタンス８０２を含む。一実施形態では、インダクタンス８０２の値は、インダクタンス１０６の値とほぼ同じである。
超伝導回路８００ａは、超伝導共振器２０２ａを超伝導伝送線路１１０に誘導的に結合するためにインダクタンス８０４ａ、８０４ｂを含む。超伝導回路８００ａは、コンデンサ８０６ａ、８０６ｂを含む。コンデンサ８０６ａ、８０６ｂは、超伝導伝送線路１１０のインピーダンスの局所的変化を補償し得る。いくつかの実施形態では、インピーダンスの局所的変化は、５０Ωからの偏差である。図８Ａに示す実施形態では、補償容量８０６ａ、８０６ｂは、誘導結合の近傍の誘導結合の両側に少なくともほぼ対称的に配置される。他の実施形態では、１つ又は複数の補償容量が好適な配置で使用され得る。この配置の変動は、容量の数と、互いに対する及び超伝導共振器に対するそれらの位置決め及び間隔とを含み得る。
図８Ｂは、本開示による誘導結合共振器の第２の例示的超伝導回路８００ｂを示す概略回路図である。
図８Ａの超伝導回路８００ａ、図１Ａ、１Ｂのそれぞれの１００ａ、１００ｂ及び図２Ａの２００ａにおけるものと同じ参照符号により標識付けされた超伝導回路８００ｂの部品は、図８Ａ、１Ａ、１Ｂ、２Ａのそれぞれを参照して説明したものと同様であるか又はさらに同一である。
図８Ｂの超伝導共振器２０２ａは、インダクタンス８１０を介して超伝導伝送線路１１０に誘導的に結合される。超伝導共振器２０２ａは、インダクタンスに電気化学的に結合され得る。一実施形態では、インダクタンス８１０は、運動インダクタンスである。
コンデンサ８０６ａ、８０６ｂは、超伝導伝送線路１１０の特性インピーダンスに対する局所的摂動を補償するように選択及び構成され得る。いくつかの実施形態では、コンデンサ８０６ａ、８０６ｂは、超伝導伝送線路１１０の特性インピーダンスを５０Ωに維持するように選択及び構成される。
図１、２Ａ、２Ｂ、７Ａ、７Ｂ、８Ａ、８Ｂのそれぞれの超伝導回路１００、２００ａ、２００ｂ、７００ａ、７００ａ、７００ｂ、８００ａ、８００ｂのそれぞれの動作は、それぞれの超伝導共振器２０２ａ、２０２ｂ内に含まれる磁束チューニング可能インダクタンスの使用に少なくとも部分的に基づく。いくつかの実施形態では、磁束チューニング可能インダクタンスは、トンネル障壁プロセスにより作製される２つのジョセフソン接合を含むＤＣ−ＳＱＵＩＤを使用することにより実現され得る。ＤＣ−ＳＱＵＩＤを使用することにより実現される磁束チューニング可能インダクタンスは、図１Ａ、１Ｂ、２Ａ、２Ｂ、７Ａ、７Ｂ、８Ａ、８Ｂのそれぞれの超伝導回路１００ａ、１００ｂ、２００ａ、２００ｂ、７００ａ、７００ａ、７００ｂ、８００ａ、８００ｂのそれぞれに示される。
他の実施形態では、チューニング可能インダクタンスは、インダクタンスと並列な単一のジョセフソン接合を含むＲＦ−ＳＱＵＩＤを使用することにより実現され得る。さらに他の実施形態では、磁束チューニング可能インダクタンスは、ＲＦ−ＳＱＵＩＤ又はＤＣ−ＳＱＵＩＤを使用することにより実現され得、ここで、ＲＦ−ＳＱＵＩＤ又はＤＣ−ＳＱＵＩＤは、運動インダクタンス、磁気インダクタンス、トンネル障壁ジョセフソン接合又は弱連結ジョセフソン接合を含むリストから選択される１つ又は複数のインダクタンスの組み合わせを使用することにより形成される。
上述の特定の実施形態及び実施は、１つ又は複数のチューニング可能超伝導共振器に結合される超伝導伝送線路（ＦＭＲＲシステムにおいて使用され得るような）の例を提供するが、本出願において説明された技術は、他のＬＣ超伝導共振器に概して適用され得る。
上述の特定の実施形態及び実施は、１つ又は複数のチューニング可能超伝導共振器に結合される超伝導伝送線路の例を提供するが、本出願において説明された技術は、非超伝導共振器に概して適用され得る。非超伝導共振器の場合、ＱＥＸＴの値は、超伝導共振器のものより小さいことができる（例えば、より大きい減衰があるため）。伝送の特性インピーダンスの局所的摂動は、それに応じてそれほど顕著でないことがあり得、補償は、それほど必要でないことがあり得る。
上述の様々な実施形態は、別の実施形態を提供するために組み合わされ得る。本明細書における特定の教示及び定義と矛盾しない限り、これらに限定しないが、２０１６年５月１１日出願のＰＣＴ特許出願第ＰＣＴ／米国特許出願公開第２０１６／０３１８８５号（名称「FREQUENCY MULTIPLEXED RESONATOR INPUT AND/OR OUTPUT FOR A SUPERCONDUCTING DEVICE」）（国際公開第２０１６１８３２１３Ａ１号として発行された）；２０１４年１０月７日に付与された米国特許第８，８５４，０７４号「SYSTEMS AND METHODS FOR SUPERCONDUCTING FLUX QUBIT READOUT」；２０１２年５月１日に付与された米国特許第８，１６９，２３１号（名称「SYSTEMS, METHODS, AND APPARATUS FOR QUBIT STATE READOUT」）；及び２０１８年２月２７日出願の米国仮特許出願第６２／６３６，０４３号（名称「SYSTEMS AND METHODS FOR COUPLING A SUPERCONDUCTING TRANSMISSION LINE TO AN ARRAY OF RESONATORS」）を含む、本明細書で参照された及び／又は出願データシートに掲載された米国特許、米国特許出願公開、米国特許出願、外国特許、外国特許出願及び非特許の刊行物のすべては、その全体が参照により本明細書に援用される。本実施形態の態様は、さらに別の実施形態を提供するため、様々な特許、出願及び刊行物のシステム、回路及び概念を採用するために必要に応じて修正され得る。
これら及び他の変更形態は、上記の詳細な説明に照らして上記の実施形態に対してなされ得る。一般的に、以下の特許請求の範囲では、使用される用語は、特許請求の範囲を本明細書及び特許請求の範囲に開示された特定の実施形態に限定するものと解釈すべきではなく、このような特許請求の範囲の権利を付与される均等物の全範囲と共にすべての可能な実施形態を含むように解釈されるべきである。したがって、本特許請求の範囲は、本開示によって限定されない。

Claims (72)

  1. 少なくとも１つの伝送線路インダクタンスを含む伝送線路；
    超伝導共振器；
    前記超伝導共振器を前記伝送線路に通信可能に結合する結合容量
    を含む超伝導回路。
  2. 前記超伝導共振器は、
    超伝導経路を介して前記伝送線路と第１のノードとの間に結合されるシャント容量；
    超伝導経路を介して前記伝送線路と前記第１のノードとの間に結合される共振器インダクタンスであって、前記超伝導共振器の前記シャント容量と並列である共振器インダクタンス；
    超伝導経路を介して前記共振器インダクタンスと前記第１のノードとの間に結合される第１のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）であって、前記超伝導共振器の前記シャント容量と並列であり、且つ前記超伝導共振器の前記共振器インダクタンスと直列である第１のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）；及び
    超伝導経路を介して前記第１のＤＣ ＳＱＵＩＤと前記第１のノードとの間に結合される第２のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）であって、前記超伝導共振器の前記シャント容量と並列であり、且つ前記超伝導共振器の前記共振器インダクタンスと直列であり、且つ前記超伝導共振器の前記第１のＤＣ ＳＱＵＩＤと直列である第２のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）
    を含む、請求項１に記載の超伝導回路。
  3. 第１の磁束バイアスを前記第１のＤＣ ＳＱＵＩＤに印可するように動作可能な第１のインターフェースと、第２の磁束バイアスを前記第２のＤＣ ＳＱＵＩＤに印可するように動作可能な第２のインターフェースとをさらに含む、請求項２に記載の超伝導回路。
  4. 前記シャント容量の値は、前記結合容量の値より少なくとも１桁大きいように選択される、請求項２に記載の超伝導回路。
  5. 前記第１のノードは、超伝導経路を介してアースに電気的に結合される、請求項２に記載の超伝導回路。
  6. 前記少なくとも１つの伝送線路インダクタンスの値は、前記超伝導共振器と前記伝送線路との間の結合強度の変動を少なくとも部分的に補償するように選択される、請求項１〜５のいずれか一項に記載の超伝導回路。
  7. 前記少なくとも１つの伝送線路インダクタンスは、
    前記超伝導共振器の上流の第１のインダクタンス；及び
    前記超伝導共振器の下流の第２のインダクタンス
    を含む、請求項１〜５のいずれか一項に記載の超伝導回路。
  8. 前記伝送線路は、前記第１のインダクタンス及び前記第２のインダクタンスを含む中心線路を含む、請求項７に記載の超伝導回路。
  9. 前記第１のインダクタンス及び前記第２のインダクタンスの少なくとも１つは、集中素子インダクタンスである、請求項７に記載の超伝導回路。
  10. 前記第１のインダクタンス及び前記第２のインダクタンスの少なくとも１つは、運動インダクタンスである、請求項７に記載の超伝導回路。
  11. 前記第１のインダクタンス及び前記第２のインダクタンスの前記少なくとも１つの値は、前記超伝導共振器と前記伝送線路との間の結合強度の変動を少なくとも部分的に補償するように選択される、請求項７に記載の超伝導回路。
  12. 前記伝送線路は、前記伝送線路インダクタンスを含む中心線路を含む、請求項１〜５のいずれか一項に記載の超伝導回路。
  13. 前記伝送線路インダクタンスは、集中素子インダクタンスである、請求項１〜５のいずれか一項に記載の超伝導回路。
  14. 前記伝送線路インダクタンスは、運動インダクタンスである、請求項１〜５のいずれか一項に記載の超伝導回路。
  15. 前記超伝導共振器は、前記伝送線路に強結合される、請求項１〜５のいずれか一項に記載の超伝導回路。
  16. 前記伝送線路は、同軸伝送線路である、請求項１〜５のいずれか一項に記載の超伝導回路。
  17. 前記伝送線路は、コプラナ導波管である、請求項１〜５のいずれか一項に記載の超伝導回路。
  18. 量子デバイスからデータを読み出すように動作可能である、請求項１〜５のいずれか一項に記載の超伝導回路。
  19. データを量子デバイス内にロードするように動作可能である、請求項１〜５のいずれか一項に記載の超伝導回路。
  20. 前記伝送線路インダクタンスは、前記超伝導共振器に近接する、請求項１〜５のいずれか一項に記載の超伝導回路。
  21. シフトレジスタ段；及び
    磁束バイアスを前記シフトレジスタ段に印加するように動作可能なインターフェース
    をさらに含む、請求項１〜５のいずれか一項に記載の超伝導回路。
  22. 前記超伝導共振器は、超伝導共振器のアレイ内の複数の超伝導共振器の１つであり、前記複数の超伝導共振器のそれぞれは、前記伝送線路に結合される、請求項１〜５のいずれか一項に記載の超伝導回路。
  23. 前記伝送線路は、マイクロ波伝送線路であり、及び前記超伝導共振器は、マイクロ波超伝導共振器である、請求項１〜５のいずれか一項に記載の超伝導回路。
  24. 超伝導回路の組み立ての方法であって、
    ある長さを有する伝送線路を提供すること；
    超伝導共振器を提供すること；
    結合容量を介して前記超伝導共振器を前記伝送線路に通信可能に結合すること；及び
    少なくとも１つの伝送線路インダクタンスを前記伝送線路内に導入すること
    を含み、前記少なくとも１つの伝送線路インダクタンスの値は、前記伝送線路の特性インピーダンスの変動を少なくとも部分的に補償するように選択され、前記変動は、前記結合容量によって少なくとも部分的に引き起こされる、方法。
  25. 超伝導共振器を提供することは、
    超伝導経路を介して前記伝送線路と第１のノードとの間に結合されるシャント容量を提供すること；
    超伝導経路を介して前記伝送線路と前記第１のノードとの間に結合される共振器インダクタンスであって、前記超伝導共振器の前記シャント容量と並列である共振器インダクタンスを提供すること；
    超伝導経路を介して前記共振器インダクタンスと前記第１のノードとの間に結合される第１のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）であって、前記超伝導共振器の前記シャント容量と並列であり、且つ前記超伝導共振器の前記共振器インダクタンスと直列である第１のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）を提供すること；及び
    超伝導経路を介して前記第１のＤＣ ＳＱＵＩＤと前記第１のノードとの間に結合される第２のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）であって、前記超伝導共振器の前記シャント容量と並列であり、且つ前記超伝導共振器の前記共振器インダクタンスと直列であり、且つ前記超伝導共振器の前記第１のＤＣ ＳＱＵＩＤと直列である第２のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）を提供すること
    を含む、請求項２４に記載の方法。
  26. シャント容量を提供することは、前記シャント容量の値を、前記結合容量の値より少なくとも１桁大きいように選択することを含む、請求項２５に記載の方法。
  27. 超伝導経路を介して前記伝送線路と第１のノードとの間に結合されるシャント容量を提供することは、超伝導経路を介して前記第１のノードをアースに電気的に結合することを含む、請求項２５に記載の方法。
  28. 少なくとも１つの伝送線路インダクタンスを前記伝送線路内に導入することは、前記少なくとも１つの伝送線路インダクタンスの値を、前記超伝導共振器と前記伝送線路との間の結合強度の変動を少なくとも部分的に補償するように選択することを含む、請求項２４〜２７のいずれか一項に記載の方法。
  29. 少なくとも１つの伝送線路インダクタンスを導入することは、
    前記超伝導共振器の上流に第１のインダクタンスを導入すること；及び
    前記超伝導共振器の下流に第２のインダクタンスを導入すること
    を含む、請求項２４〜２７のいずれか一項に記載の方法。
  30. ある長さを有する伝送線路を提供することは、前記第１のインダクタンス及び前記第２のインダクタンスを含む中心線路を含む伝送線路を提供することを含む、請求項２９に記載の方法。
  31. 前記第１のインダクタンス及び前記第２のインダクタンスの少なくとも１つを導入することは、集中素子インダクタンスを導入することを含む、請求項２９に記載の方法。
  32. 前記第１のインダクタンス及び前記第２のインダクタンスの少なくとも１つを導入することは、運動インダクタンスを導入することを含む、請求項２９に記載の方法。
  33. 前記第１のインダクタンス及び前記第２のインダクタンスの少なくとも１つを導入することは、前記第１のインダクタンス及び前記第２のインダクタンスの少なくとも１つの値を、前記超伝導共振器と前記伝送線路との間の結合強度の変動を少なくとも部分的に補償するように選択することを含む、請求項２９に記載の方法。
  34. ある長さを有する伝送線路を提供することは、前記伝送線路インダクタンスを含む中心線路を含む伝送線路を提供することを含む、請求項２４〜２７のいずれか一項に記載の方法。
  35. 少なくとも１つの伝送線路インダクタンスを前記伝送線路内に導入することは、集中素子インダクタンスを導入することを含む、請求項２４〜２７のいずれか一項に記載の方法。
  36. 少なくとも１つの伝送線路インダクタンスを前記伝送線路内に導入することは、運動インダクタンスを導入することを含む、請求項２４〜２７のいずれか一項に記載の方法。
  37. 結合容量を介して前記超伝導共振器を前記伝送線路に通信可能に結合することは、前記結合容量を介して前記超伝導共振器と前記伝送線路との間に強い通信可能結合を提供することを含む、請求項２４〜２７のいずれか一項に記載の方法。
  38. ある長さを有する伝送線路を提供することは、同軸伝送線路を提供することを含む、請求項２４〜２７のいずれか一項に記載の方法。
  39. ある長さを有する伝送線路を提供することは、コプラナ導波管を提供することを含む、請求項２４〜２７のいずれか一項に記載の方法。
  40. 前記超伝導回路を量子デバイスに通信可能に結合することをさらに含み、前記超伝導回路は、前記量子デバイスからデータを読み出すように動作可能である、請求項２４〜２７のいずれか一項に記載の方法。
  41. 前記超伝導回路を量子デバイスに通信可能に結合することをさらに含み、前記超伝導回路は、データを前記量子デバイス内にロードするように動作可能である、請求項２４〜２７のいずれか一項に記載の方法。
  42. 少なくとも１つの伝送線路インダクタンスを導入することは、前記超伝導共振器に近接した少なくとも１つの伝送線路インダクタンスを導入することを含む、請求項２４〜２７のいずれか一項に記載の方法。
  43. 超伝導共振器を提供することは、第１の磁束バイアスを前記第１のＤＣ ＳＱＵＩＤに印可するように動作可能な第１のインターフェースと、第２の磁束バイアスを前記第２のＤＣ ＳＱＵＩＤに印可するように動作可能な第２のインターフェースとを提供することをさらに含む、請求項２４〜２７のいずれか一項に記載の方法。
  44. シフトレジスタ段を提供すること；及び
    磁束バイアスを前記シフトレジスタ段に印加するように動作可能なインターフェースを提供すること
    をさらに含む、請求項２４〜２７のいずれか一項に記載の方法。
  45. 超伝導共振器を提供することは、超伝導共振器のアレイ内の複数の超伝導共振器の１つを提供することを含み、前記複数の超伝導共振器のそれぞれは、前記伝送線路に結合される、請求項２４〜２７のいずれか一項に記載の方法。
  46. ある長さを有する伝送線路を提供することは、マイクロ波伝送線路を提供することを含み、及び超伝導共振器を提供することは、マイクロ波超伝導共振器を提供することを含む、請求項２４〜２７のいずれか一項に記載の方法。
  47. 超伝導回路の組み立ての方法であって、
    ある長さを有する伝送線路を提供すること；
    超伝導共振器を提供すること；及び
    結合容量を介して前記超伝導共振器を前記伝送線路に通信可能に結合すること
    を含み、結合容量を介して前記超伝導共振器を前記伝送線路に通信可能に結合することは、前記伝送線路の前記長さに沿って前記結合容量を分散させることを含む、方法。
  48. 前記伝送線路の前記長さに沿って前記結合容量を分散させることは、単位長さ当たりの前記結合容量の測度を少なくとも低減するように前記結合容量を分散させることを含む、請求項４７に記載の方法。
  49. 前記伝送線路の前記長さに沿って前記結合容量を分散させることは、前記伝送線路の特性インピーダンスの変動を少なくとも低減するように前記結合容量を分散させることを含み、前記変動は、前記結合容量によって少なくとも部分的に引き起こされる、請求項４７に記載の方法。
  50. 結合容量を介して前記超伝導共振器を前記伝送線路に通信可能に結合することは、前記結合容量を介して前記超伝導共振器と前記伝送線路との間に強い通信可能結合を提供することを含む、請求項４７に記載の方法。
  51. 超伝導共振器を提供することは、
    超伝導経路を介して前記伝送線路と第１のノードとの間に結合されるシャント容量を提供すること；
    超伝導経路を介して前記伝送線路と前記第１のノードとの間に結合される共振器インダクタンスであって、前記超伝導共振器の前記シャント容量と並列である共振器インダクタンスを提供すること；
    超伝導経路を介して前記共振器インダクタンスと前記第１のノードとの間に結合される第１のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）であって、前記超伝導共振器の前記シャント容量と並列であり、且つ前記超伝導共振器の前記共振器インダクタンスと直列である第１のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）を提供すること；及び
    超伝導経路を介して前記第１のＤＣ ＳＱＵＩＤと前記第１のノードとの間に結合される第２のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）であって、前記超伝導共振器の前記シャント容量と並列であり、且つ前記超伝導共振器の前記共振器インダクタンスと直列であり、且つ前記超伝導共振器の前記第１のＤＣ ＳＱＵＩＤと直列である第２のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）を提供すること
    を含む、請求項４７〜５０のいずれか一項に記載の方法。
  52. シャント容量を提供することは、前記シャント容量の値を、前記結合容量の値より少なくとも１桁大きいように選択することを含む、請求項５１に記載の方法。
  53. ある長さを有する伝送線路を提供することは、同軸伝送線路を提供することを含む、請求項４７〜５０のいずれか一項に記載の方法。
  54. ある長さを有する伝送線路を提供することは、コプラナ導波管を提供することを含む、請求項４７〜５０のいずれか一項に記載の方法。
  55. 前記超伝導回路を量子デバイスに通信可能に結合することをさらに含み、前記超伝導回路は、前記量子デバイスからデータを読み出すように動作可能である、請求項４７〜５０のいずれか一項に記載の方法。
  56. 前記超伝導回路を量子デバイスに通信可能に結合することをさらに含み、前記超伝導回路は、データを前記量子デバイス内にロードするように動作可能である、請求項４７〜５０のいずれか一項に記載の方法。
  57. 少なくとも１つの伝送線路容量を含む伝送線路；
    超伝導共振器；
    前記超伝導共振器を前記伝送線路に誘導的に通信可能に結合する結合インダクタンス
    を含む超伝導回路。
  58. 前記超伝導共振器は、
    超伝導材料のループ
    を含み、前記超伝導材料のループは、
    前記伝送線路と第１のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）との間に結合される第１の共振器インダクタンス；
    前記第１のＤＣ ＳＱＵＩＤと共振器容量との間に結合される第２のＤＣ超伝導量子干渉デバイス（ＳＱＵＩＤ）；及び
    前記共振器容量と前記伝送線路との間に結合される第２の共振器インダクタンス
    を含む、請求項５７に記載の超伝導回路。
  59. 第１の磁束バイアスを前記第１のＤＣ ＳＱＵＩＤに印可するように動作可能な第１のインターフェースと、第２の磁束バイアスを前記第２のＤＣ ＳＱＵＩＤに印可するように動作可能な第２のインターフェースとをさらに含む、請求項５８に記載の超伝導回路。
  60. 前記少なくとも１つの伝送線路容量の値は、前記超伝導共振器と前記伝送線路との間の結合強度の変動を少なくとも部分的に補償するように選択される、請求項５７〜５９のいずれか一項に記載の超伝導回路。
  61. 前記少なくとも１つの伝送線路容量は、
    前記超伝導共振器の上流の第１の容量；及び
    前記超伝導共振器の下流の第２の容量
    を含む、請求項５７〜５９のいずれか一項に記載の超伝導回路。
  62. 前記第１の容量及び前記第２の容量の少なくとも１つの値は、前記超伝導共振器と前記伝送線路との間の結合強度の変動を少なくとも部分的に補償するように選択される、請求項６１に記載の超伝導回路。
  63. 前記超伝導共振器を前記伝送線路に誘導的に通信可能に結合する前記結合インダクタンスは、運動インダクタンスである、請求項５７〜５９のいずれか一項に記載の超伝導回路。
  64. 前記超伝導共振器は、前記伝送線路に強結合される、請求項５７〜５９のいずれか一項に記載の超伝導回路。
  65. 前記伝送線路は、同軸伝送線路である、請求項５７〜５９のいずれか一項に記載の超伝導回路。
  66. 前記伝送線路は、コプラナ導波管である、請求項５７〜５９のいずれか一項に記載の超伝導回路。
  67. 量子デバイスからデータを読み出すように動作可能である、請求項５７〜５９のいずれか一項に記載の超伝導回路。
  68. データを量子デバイス内にロードするように動作可能である、請求項５７〜５９のいずれか一項に記載の超伝導回路。
  69. 前記伝送線路容量は、前記超伝導共振器に近接する、請求項５７〜５９のいずれか一項に記載の超伝導回路。
  70. シフトレジスタ段；及び
    磁束バイアスを前記シフトレジスタ段に印加するように動作可能なインターフェース
    をさらに含む、請求項５７〜５９のいずれか一項に記載の超伝導回路。
  71. 前記超伝導共振器は、超伝導共振器のアレイ内の複数の超伝導共振器の１つであり、前記複数の超伝導共振器のそれぞれは、前記伝送線路に結合される、請求項５７〜５９のいずれか一項に記載の超伝導回路。
  72. 前記伝送線路は、マイクロ波伝送線路であり、及び前記超伝導共振器は、マイクロ波超伝導共振器である、請求項５７〜５９のいずれか一項に記載の超伝導回路。
JP2020544663A 2018-02-27 2019-02-20 超伝導伝送線路を共振器のアレイに結合するためのシステム及び方法 Active JP7431740B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862636043P 2018-02-27 2018-02-27
US62/636,043 2018-02-27
PCT/US2019/018792 WO2019168721A1 (en) 2018-02-27 2019-02-20 Systems and methods for coupling a superconducting transmission line to an array of resonators

Publications (3)

Publication Number Publication Date
JP2021515395A true JP2021515395A (ja) 2021-06-17
JPWO2019168721A5 JPWO2019168721A5 (ja) 2022-02-22
JP7431740B2 JP7431740B2 (ja) 2024-02-16

Family

ID=67805909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020544663A Active JP7431740B2 (ja) 2018-02-27 2019-02-20 超伝導伝送線路を共振器のアレイに結合するためのシステム及び方法

Country Status (5)

Country Link
US (2) US11424521B2 (ja)
EP (1) EP3744001A4 (ja)
JP (1) JP7431740B2 (ja)
CN (1) CN111903057B (ja)
WO (1) WO2019168721A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210085675A1 (en) 2018-01-22 2021-03-25 Bioventures, Llc BCL-2 Proteins Degraders for Cancer Treatment
US11100418B2 (en) 2018-02-28 2021-08-24 D-Wave Systems Inc. Error reduction and, or, correction in analog computing including quantum processor-based computing
US11847534B2 (en) 2018-08-31 2023-12-19 D-Wave Systems Inc. Systems and methods for operation of a frequency multiplexed resonator input and/or output for a superconducting device
US11674854B2 (en) 2019-07-02 2023-06-13 International Business Machines Corporation Mapping temperature distribution in superconducting devices
US11879789B2 (en) * 2019-07-02 2024-01-23 International Business Machines Corporation On-chip thermometer for superconducting quantum computing devices
CN112272046B (zh) * 2020-10-29 2021-12-10 清华大学 信号转发装置
US11418175B1 (en) * 2021-04-23 2022-08-16 Microsoft Technology Licensing, Llc Reciprocal quantum logic inverter
WO2023004040A1 (en) * 2021-07-23 2023-01-26 D-Wave Systems Inc. Systems and methods for tuning capacitance in quantum devices
US11539347B1 (en) 2021-09-03 2022-12-27 International Business Machines Corporation Current-mode frequency translation circuit with programmable gain

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016183213A1 (en) * 2015-05-14 2016-11-17 D-Wave Systems Inc. Frequency multiplexed resonator input and/or output for a superconducting device
JP2018500784A (ja) * 2014-11-04 2018-01-11 ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ キュービットと共振器との間の混合結合

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU539333A1 (ru) 1974-12-11 1976-12-15 Предприятие П/Я А-1631 Переключательный элемент
US4275314A (en) 1979-04-30 1981-06-23 Bell Telephone Laboratories, Incorporated Josephson Atto-Weber switch
US4785426A (en) 1984-09-21 1988-11-15 Hitachi, Ltd. Superconducting switching circuit, memory cell and memory circuit, with resonance damping resistors
US4947118A (en) 1988-11-21 1990-08-07 Fujitsu Limited Digital squid system adaptive for integrated circuit construction and having high accuracy
US5153171A (en) 1990-09-17 1992-10-06 Trw Inc. Superconducting variable phase shifter using squid's to effect phase shift
US5248941A (en) 1991-04-17 1993-09-28 Hewlett-Packard Company Superconducting magnetic field sensing apparatus having digital output, on-chip quantum flux packet feedback and high bias margins
US5528202A (en) * 1992-08-27 1996-06-18 Motorola, Inc. Distributed capacitance transmission line
US6437413B1 (en) 1998-11-10 2002-08-20 The Board Of Trustees Of The Leland Standford Junior University Crystal lattice quantum computer
KR20010093794A (ko) * 1999-09-29 2001-10-29 추후기재 높은 선택도, 낮은 삽입 손실 및 확장된 주파수 범위에대해 개량된 대역외 저지를 갖는 협대역 통과 동조 공진기필터 토폴로지
US7015499B1 (en) 1999-12-01 2006-03-21 D-Wave Systems, Inc. Permanent readout superconducting qubit
US6356078B1 (en) 2000-06-16 2002-03-12 Honeywell International Inc. Frequency multiplexed flux locked loop architecture providing an array of DC SQUIDS having both shared and unshared components
US6627915B1 (en) 2000-08-11 2003-09-30 D-Wave Systems, Inc. Shaped Josephson junction qubits
GB2382892B (en) 2000-09-26 2004-11-03 Robert Raussendorf Method for quantum computing
US6987282B2 (en) 2000-12-22 2006-01-17 D-Wave Systems, Inc. Quantum bit with a multi-terminal junction and loop with a phase shift
CA2438871C (en) 2001-03-09 2011-01-04 Wisconsin Alumni Research Foundation Solid-state quantum dot devices and quantum computing using nanostructured logic gates
US6803599B2 (en) 2001-06-01 2004-10-12 D-Wave Systems, Inc. Quantum processing system for a superconducting phase qubit
US6518673B2 (en) 2001-06-15 2003-02-11 Trw Inc. Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits
US20030107033A1 (en) 2001-12-06 2003-06-12 Alexander Tzalenchuk Trilayer heterostructure junctions
US6979836B2 (en) 2001-08-29 2005-12-27 D-Wave Systems, Inc. Superconducting low inductance qubit
US6614047B2 (en) 2001-12-17 2003-09-02 D-Wave Systems, Inc. Finger squid qubit device
US6784451B2 (en) 2001-12-18 2004-08-31 D-Wave Systems Inc. Multi-junction phase qubit
US20030121028A1 (en) 2001-12-22 2003-06-26 Michael Coury Quantum computing integrated development environment
WO2003073117A1 (en) 2002-02-26 2003-09-04 Cardiomag Imaging, Inc. Sub-picotesla magnetic field detector
US7332738B2 (en) 2002-03-16 2008-02-19 D-Wave Systems Inc. Quantum phase-charge coupled device
US6670630B2 (en) 2002-03-16 2003-12-30 D-Wave Systems, Inc. Quantum phase-charge coupled device
US7307275B2 (en) 2002-04-04 2007-12-11 D-Wave Systems Inc. Encoding and error suppression for superconducting quantum computers
US6911664B2 (en) 2002-04-15 2005-06-28 D-Wave Systems, Inc. Extra-substrate control system
US6900454B2 (en) 2002-04-20 2005-05-31 D-Wave Systems, Inc. Resonant controlled qubit system
FR2839389B1 (fr) 2002-05-03 2005-08-05 Commissariat Energie Atomique Dispositif de bit quantique supraconducteur a jonctions josephson
US6885325B2 (en) 2002-05-24 2005-04-26 D-Wave Systems, Inc. Sub-flux quantum generator
US7018852B2 (en) 2002-08-01 2006-03-28 D-Wave Systems, Inc. Methods for single qubit gate teleportation
US6943368B2 (en) 2002-11-25 2005-09-13 D-Wave Systems, Inc. Quantum logic using three energy levels
CA2418674A1 (en) * 2003-02-07 2004-08-07 Tak Shun Cheung Transmission lines and transmission line components with wavelength reduction and shielding
US6984846B2 (en) 2003-08-27 2006-01-10 International Business Machines Corporation Gradiometer-based flux qubit for quantum computing and method therefor
EP1665141A4 (en) 2003-09-05 2010-01-27 Dwave Sys Inc QUANTIC QUANTIC BITS WITH PHASE CHARGE
US7321884B2 (en) 2004-02-23 2008-01-22 International Business Machines Corporation Method and structure to isolate a qubit from the environment
US20050250651A1 (en) 2004-03-29 2005-11-10 Amin Mohammad H S Adiabatic quantum computation with superconducting qubits
FI121514B (fi) * 2004-05-12 2010-12-15 Filtronic Comtek Oy Kaistanestosuodatin
US7109593B2 (en) 2004-07-30 2006-09-19 Microsoft Corporation Systems and methods for performing quantum computations
US7253654B2 (en) 2004-11-08 2007-08-07 D-Wave Systems Inc. Superconducting qubits having a plurality of capacitive couplings
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
US7619437B2 (en) 2004-12-30 2009-11-17 D-Wave Systems, Inc. Coupling methods and architectures for information processing
US7898282B2 (en) 2005-04-26 2011-03-01 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
US7624088B2 (en) 2005-08-03 2009-11-24 D-Wave Systems Inc. Analog processor comprising quantum devices
DE102005046454B3 (de) 2005-09-23 2007-04-19 Institut für Physikalische Hochtechnologie e.V. SQUID-Anordnung und Verfahren zum Messen einer Änderung eines Magnetfeldes sowie Verwendung der SQUID-Anordnung und des Verfahrens
US7863892B2 (en) 2005-10-07 2011-01-04 Florida State University Research Foundation Multiple SQUID magnetometer
WO2008022410A1 (en) 2006-08-25 2008-02-28 Commonwealth Scientific And Industrial Research Organisation Method and apparatus for nano-scale squid
EP2126800A4 (en) 2006-12-05 2012-07-11 Dwave Sys Inc SYSTEMS, METHODS AND DEVICES FOR LOCAL PROGRAMMING OF QUANTUM PROCESSOR ELEMENTS
WO2008083498A1 (en) 2007-01-12 2008-07-17 D-Wave Systems, Inc. Systems, devices and methods for interconnected processor topology
US7843209B2 (en) 2007-04-25 2010-11-30 D-Wave Systems Inc. Architecture for local programming of quantum processor elements using latching qubits
US8098179B2 (en) 2007-05-14 2012-01-17 D-Wave Systems Inc. Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals
US7498832B2 (en) 2007-08-03 2009-03-03 Northrop Grumman Systems Corporation Arbitrary quantum operations with a common coupled resonator
US8344349B2 (en) 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Electronic component, and a method of manufacturing an electronic component
US20090070402A1 (en) 2007-09-11 2009-03-12 Geordie Rose Systems, methods, and apparatus for a distributed network of quantum computers
US8169231B2 (en) 2007-09-24 2012-05-01 D-Wave Systems Inc. Systems, methods, and apparatus for qubit state readout
WO2009052635A1 (en) 2007-10-22 2009-04-30 D-Wave Systems Inc. Systems, methods, and apparatus for superconducting magnetic shielding
US8228688B2 (en) 2007-10-31 2012-07-24 D-Wave Systems Inc. Systems, methods, and apparatus for combined superconducting magnetic shielding and radiation shielding
US8190548B2 (en) 2007-11-08 2012-05-29 D-Wave Systems Inc. Systems, devices, and methods for analog processing
WO2009099972A2 (en) 2008-01-31 2009-08-13 D-Wave Systems Inc. Magnetic vacuum systems and devices for use with superconducting-based computing systems
CA2719343C (en) 2008-03-24 2017-03-21 Paul Bunyk Systems, devices, and methods for analog processing
CN102037475B (zh) 2008-05-20 2015-05-13 D-波系统公司 用于校准、控制并且运行量子处理器的系统、方法和装置
US7932514B2 (en) * 2008-05-23 2011-04-26 International Business Machines Corporation Microwave readout for flux-biased qubits
US8179133B1 (en) 2008-08-18 2012-05-15 Hypres, Inc. High linearity superconducting radio frequency magnetic field detector
JP5513507B2 (ja) 2008-09-03 2014-06-04 ディー−ウェイブ システムズ，インコーポレイテッド 量子プロセッサ素子の能動的補償のためのシステム、方法および装置
WO2010042735A2 (en) 2008-10-09 2010-04-15 D-Wave Systems Inc. Systems, methods and apparatus for measuring magnetic fields
US8237514B2 (en) * 2009-02-06 2012-08-07 Seiko Epson Corporation Quantum interference device, atomic oscillator, and magnetic sensor
US8951808B2 (en) 2009-02-27 2015-02-10 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
WO2010151581A2 (en) 2009-06-26 2010-12-29 D-Wave Systems Inc. Systems and methods for quantum computation using real physical hardware
EP2403139A1 (en) * 2010-07-02 2012-01-04 Nxp B.V. Resonator
US8878626B2 (en) 2010-10-20 2014-11-04 California Institute Of Technology Dispersion-engineered traveling wave kinetic inductance parametric amplifier
JP2014504057A (ja) 2010-11-11 2014-02-13 ディー−ウェイブ システムズ，インコーポレイテッド 超伝導磁束量子ビット読出しのためのシステム及び方法
US8631367B2 (en) 2010-12-16 2014-01-14 Northrop Grumman Systems Corporation Methods of increasing fidelity of quantum operations
US10333047B2 (en) 2011-03-30 2019-06-25 Ambatrue, Inc. Electrical, mechanical, computing/ and/or other devices formed of extremely low resistance materials
WO2012155329A1 (en) 2011-05-16 2012-11-22 Nokia Corporation Method and apparatus for holistic modeling of user item rating with tag information in a recommendation system
US8928391B2 (en) * 2011-07-07 2015-01-06 Northrop Grumman Systems Corporation Controlling a state of a qubit assembly
US9768371B2 (en) 2012-03-08 2017-09-19 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
CN102969804A (zh) * 2012-11-30 2013-03-13 南方电网科学研究院有限责任公司 采用超导线圈的谐振耦合无线输电系统及其实现方法
EP2954416B1 (en) 2013-02-05 2021-05-12 D-Wave Systems, Inc. Systems and methods for error correction in quantum computation
WO2014135749A1 (en) 2013-03-05 2014-09-12 Teknologian Tutkimuskeskus Vtt Superconducting thermal detector (bolometer) of terahertz (sub-millimeter wave) radiation
EP3025278B1 (en) 2013-07-23 2018-09-05 D-Wave Systems Inc. Systems and methods for achieving orthogonal control of non-orthogonal qubit parameters
US9495644B2 (en) 2013-07-24 2016-11-15 D-Wave Systems Inc. Systems and methods for improving the performance of a quantum processor by reducing errors
US9183508B2 (en) 2013-08-07 2015-11-10 D-Wave Systems Inc. Systems and devices for quantum processor architectures
US10037493B2 (en) 2013-10-22 2018-07-31 D-Wave Systems Inc. Universal adiabatic quantum computing with superconducting qubits
US9344092B2 (en) 2014-08-07 2016-05-17 International Business Machines Corporation Tunable superconducting notch filter
JP5931303B1 (ja) 2014-08-27 2016-06-08 合同酒精株式会社 ラクターゼ溶液及びそれを用いた乳
US9685935B2 (en) 2014-09-12 2017-06-20 Northrop Grumman Systems Corporation Tunable transmon circuit assembly
US9509274B2 (en) 2014-09-18 2016-11-29 Northrop Grumman Systems Corporation Superconducting phase-shift system
US9928948B2 (en) * 2014-12-09 2018-03-27 Northrop Grumman Systems Corporation Superconducting switch system
US9768771B2 (en) 2015-02-06 2017-09-19 Northrop Grumman Systems Corporation Superconducting single-pole double-throw switch system
US10516375B2 (en) 2015-02-06 2019-12-24 University Of Massachusetts Squid-based traveling wave parametric amplifier
US10404214B2 (en) 2015-02-27 2019-09-03 Yale University Techniques for producing quantum amplifiers and related systems and methods
US10381542B2 (en) 2015-04-30 2019-08-13 International Business Machines Corporation Trilayer Josephson junction structure with small air bridge and no interlevel dielectric for superconducting qubits
US10097143B2 (en) * 2015-06-29 2018-10-09 International Business Machines Corporation Josephson-coupled resonator amplifier (JRA)
US9893262B2 (en) * 2015-07-06 2018-02-13 Rigetti & Co., Inc. Lumped-element device for quantum information processing systems
US9698749B2 (en) * 2015-09-04 2017-07-04 Nxp Usa, Inc. Impedance matching device with coupled resonator structure
CN105576336B (zh) * 2016-02-26 2018-09-25 绍兴文理学院 一种远谐频的超导微带谐振器
US20170344898A1 (en) 2016-05-26 2017-11-30 1Qb Information Technologies Inc. Methods and systems for setting a system of super conducting qubits having a hamiltonian representative of a polynomial on a bounded integer domain
US10050630B2 (en) 2016-08-19 2018-08-14 Rigetti & Co, Inc. Flux-tunable qubit device with multiple Josephson junctions
US10074792B1 (en) 2017-03-10 2018-09-11 Northrop Grumman Systems Corporation ZZZ coupler for superconducting qubits
US10608157B2 (en) * 2017-05-18 2020-03-31 International Business Machines Corporation Qubit network non-volatile identification
US11295225B2 (en) 2017-07-07 2022-04-05 D-Wave Systems Inc. Superconducting quantum processor and method of operating same
US10235635B1 (en) * 2017-10-19 2019-03-19 International Business Machines Corporation Capacitively-shunted asymmetric DC-SQUID for qubit readout and reset

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018500784A (ja) * 2014-11-04 2018-01-11 ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ キュービットと共振器との間の混合結合
WO2016183213A1 (en) * 2015-05-14 2016-11-17 D-Wave Systems Inc. Frequency multiplexed resonator input and/or output for a superconducting device

Also Published As

Publication number Publication date
EP3744001A1 (en) 2020-12-02
US11424521B2 (en) 2022-08-23
WO2019168721A1 (en) 2019-09-06
CN111903057A (zh) 2020-11-06
JP7431740B2 (ja) 2024-02-16
CN111903057B (zh) 2024-05-24
EP3744001A4 (en) 2021-07-21
US20200411937A1 (en) 2020-12-31
US20230006324A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
JP7431740B2 (ja) 超伝導伝送線路を共振器のアレイに結合するためのシステム及び方法
US11879950B2 (en) Systems and methods for addressing devices in a superconducting circuit
US10938346B2 (en) Frequency multiplexed resonator input and/or output for a superconducting device
US11177912B2 (en) Quantum circuit assemblies with on-chip demultiplexers
US10565515B2 (en) Quantum circuit assemblies with triaxial cables
JP7052042B2 (ja) 超伝導量子ビット回路のための低損失アーキテクチャ
US9843312B2 (en) Multimode Josephson parametric converter: coupling Josephson ring modulator to metamaterial
US11839164B2 (en) Systems and methods for addressing devices in a superconducting circuit
Dober et al. A microwave SQUID multiplexer optimized for bolometric applications
US20240151782A1 (en) Systems and methods for addressing devices in a superconducting circuit
US20220237495A1 (en) Interconnections between quantum computing module and non-quantum processing modules in quantum computing systems
US20220207404A1 (en) Input/output systems and methods for superconducting devices
Liu et al. Extensible 3D architecture for superconducting quantum computing
Kohjiro et al. White noise of Nb-based microwave superconducting quantum interference device multiplexers with NbN coplanar resonators for readout of transition edge sensors
Strong et al. A resonant metamaterial clock distribution network for superconducting logic
US11984890B2 (en) Scalable interconnected quantum architecture
WO2019222514A1 (en) Systems and methods for addressing devices in a superconducting circuit
Rafique Towards Superconducting Monolithic Microwave Integrated Circuits

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240202

R150 Certificate of patent or registration of utility model

Ref document number: 7431740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150