JP2021504684A - エラー状況を識別することができる磁場センサ - Google Patents

Abstract

磁場センサにおいてエラー状況を決定する方法は、第１のフルブリッジ回路（５００ａ）により生成された第１のブリッジ信号（ＶＩ）を受信するステップと、第２のフルブリッジ回路（５００ｂ）により生成された第２のブリッジ信号（Ｖ２）を受信するステップと、第１のブリッジ信号および第２のブリッジ信号からブリッジ分離を決定するステップであって、そのブリッジ分離は、両方のブリッジ信号の間の関係である、決定するステップと、ブリッジ分離の数学的関数をしきい値の値と比較するステップと、比較に応答して、エラー状況の存在または非存在を指し示すエラー信号を生成するステップとを含む。

Description

本発明は、概して、磁場センサに関し、より詳細には、磁気抵抗素子を有しており、大きい外部磁場から結果的に生じるエラー状況を識別することができる磁場センサに関する。

本明細書において使用される際、用語「磁場感知素子」は、磁場を感知することができる種々の電子素子を説明するために使用される。１つのそのような磁場感知素子は、磁気抵抗（ＭＲ）素子である。磁気抵抗素子は、磁気抵抗素子により遭遇される磁場との関係で変化する抵抗を有する。

知られているように、異なるタイプの磁気抵抗素子、例えば、アンチモン化インジウム（ＩｎＳｂ）などの半導体磁気抵抗素子、巨大磁気抵抗（ＧＭＲ）素子、異方性磁気抵抗素子（ＡＭＲ）、および、さらには磁気トンネル接合（ＭＴＪ）素子と呼ばれるトンネリング磁気抵抗（ＴＭＲ）素子がある。

これらの磁気抵抗素子のうち、ＧＭＲおよびＴＭＲ素子は、スピンエレクトロニクス（すなわち、電子スピン）によって動作し、その場合、抵抗は、非磁性層により分離される異なる磁性層の磁気配向に関係付けられる。スピンバルブ構成において、抵抗は、別の層、いわゆる「基準層」に相対的な、いわゆる「自由層」においての磁化の角度方向に関係付けられる。自由層および基準層は、下記で、より完全に説明される。

磁気抵抗素子は、単一の素子として使用され得るものであり、または、代替的には、様々な構成、例えば、ハーフブリッジもしくはフル（ホイートストン）ブリッジで配置構成される、２つ以上の磁気抵抗素子として使用され得る。

本明細書において使用される際、用語「磁場センサ」は、一般的には他の回路との組合せで、１つまたは複数の磁場感知素子を使用する回路を説明するために使用される。典型的な磁場センサにおいて、磁場感知素子および他の回路は、共通の基板、例えば半導体基板上で統合され得る。一部の実施形態において、磁場センサは、さらには、リードフレームおよびパッケージングを含み得る。

磁場センサは、磁場の方向の角度を感知する角度センサ、電流搬送導体により搬送される電流により生成される磁場を感知する電流センサ、強磁性物体の近接度を感知する磁気スイッチ、磁場センサがバックバイアスまたは他の磁石との組合せで使用される場合の、通過する強磁性物品、例えばリング磁石または強磁性ターゲット（例えば、歯車の歯）の磁区を感知する回転検出器、および、磁場の磁場密度を感知する磁場センサを含むが、それらに制限されない、種々の用途において使用される。

様々なパラメータが、磁場センサおよび磁場感知素子の性能について特性を描写する。磁場感知素子に関しては、パラメータは、磁場に応答しての磁場感知素子の出力信号の変化である感度、および、磁場センサの出力信号が磁場に対して線形に（すなわち、正比例で）変動する度合である線形性を含む。パラメータは、さらには、磁場センサがゼロ磁場に遭遇するときにゼロ磁場を指し示さない、磁場感知素子からの出力を示すオフセットを含む。パラメータは、さらには、磁場センサが大きい（コモンモード）外部磁場に遭遇するときの挙動の変化を示すコモンモード除去を含む。

ＧＭＲおよびＴＭＲ素子は、例えばＨａｌｌ効果素子と比較して、相対的に高い感度を有することが知られている。ＴＭＲ素子は、ＧＭＲ素子より高い感度を有することが知られているが、低い周波数においての、より高いノイズという犠牲を払っている。

ＧＭＲおよびＴＭＲの両方の素子（磁気抵抗素子）は、しきい値レベルより上の磁場において飽和の影響を被ることが知られている。かくして、外部磁場の飽和レベルにおいて、磁気抵抗素子からの出力信号は、高い信頼性のものではない。

かくして、磁気抵抗素子を使用する、および、磁気抵抗素子のうちの１つまたは複数が飽和の様態にあるときにエラー状況を識別することができる磁場センサを提供することが望ましいことになる。

本発明は、磁気抵抗素子を使用する、および、磁気抵抗素子のうちの１つまたは複数が飽和の様態にあるときにエラー状況を識別することができる磁場センサを提供する。

本発明の態様を理解することに有用な例によれば、磁場センサにおいてエラー状況を決定する方法は、第１のフルブリッジ回路により生成された第１のブリッジ信号を受信するステップを含み得る。方法は、さらには、第２のフルブリッジ回路により生成された第２のブリッジ信号を受信するステップを含み得る。方法は、さらには、第１のブリッジ信号および第２のブリッジ信号からブリッジ分離を決定するステップを含み得る。方法は、さらには、ブリッジ分離の関数をしきい値の値と比較するステップを含み得る。方法は、さらには、比較するステップに応答して、エラー状況を指し示す、または、エラー状況を指し示さないエラー信号を生成するステップを含み得る。

一部の実施形態において、上記の方法は、任意の組合せで、後に続く態様のうちの１つまたは複数を含み得る。
一部の実施形態において、上記の方法は、
エラー信号がエラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するステップと、
エラー信号がエラー状況を指し示さないことに応答して、第１の信号特性とは異なる第２の信号特性を有する出力信号を生成するステップと、
出力信号を磁場センサ上のピンに伝達するステップと
をさらに含み得る。

上記の方法の一部の実施形態において、第１のフルブリッジ回路は、
第１の磁場に応答的な（ｒｅｓｐｏｎｓｉｖｅ）、第１の２つの磁気抵抗素子と、
第１の磁場に、実質的に、応答性が低い（ｌｅｓｓ ｒｅｓｐｏｎｓｉｖｅ）、または、応答的でない、第１の２つのダミー磁気抵抗素子と
を備える。

上記の方法の一部の実施形態において、第１の２つの磁場感知素子は、第１の２つの巨大磁気抵抗（ＧＭＲ）素子を備える。
上記の方法の一部の実施形態において、第２のフルブリッジ回路は、
第２の磁場に応答的な、第２の２つの磁気抵抗素子と、
第２の磁場に、実質的に、応答性が低い、または、応答的でない、第２の２つのダミー磁気抵抗素子と
を備える。

上記の方法の一部の実施形態において、第２の２つの磁場感知素子は、第２の２つの巨大磁気抵抗（ＧＭＲ）素子を備える。
上記の方法の一部の実施形態において、第１の２つのダミー磁気抵抗素子、および、第２の２つのダミー磁気抵抗素子は、各々、並列に結合される複数の細いストリップの磁気抵抗素子層からなり、複数の細いストリップの各々の１つは、５００ナノメートル未満の基板に平行な最も短い寸法を有する。

一部の実施形態において、上記の方法は、
エラー信号がエラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するステップと、
エラー信号がエラー状況を指し示さないことに応答して、第１の信号特性とは異なる第２の信号特性を有する出力信号を生成するステップと、
出力信号を磁場センサの外側に伝達するステップと
をさらに含み得る。

上記の方法の一部の実施形態において、ブリッジ分離を決定するステップは、第１のブリッジ信号を第２のブリッジ信号により除算するステップ、または、第２のブリッジ信号を第１のブリッジ信号により除算するステップを含む。

上記の方法の一部の実施形態において、ブリッジ分離の関数をしきい値の値と比較するステップは、
ブリッジ分離マイナス１の絶対値がしきい値の値より大であることに応答して、第１の状態を伴うエラー信号を生成するステップと、
ブリッジ分離マイナス１の絶対値がしきい値の値以下であることに応答して、第１の状態とは異なる第２の状態を伴うエラー信号を生成するステップと
を含む。

一部の実施形態において、上記の方法は、
エラー信号がエラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するステップと、
エラー信号がエラー状況を指し示さないことに応答して、第１の信号特性とは異なる第２の信号特性を有する出力信号を生成するステップと、
出力信号を磁場センサの外側に伝達するステップと
をさらに含み得る。

上記の方法の一部の実施形態において、ブリッジ分離を決定するステップは、第１および第２のブリッジ信号を減算するステップを含む。
上記の方法の一部の実施形態において、ブリッジ分離の関数をしきい値の値と比較するステップは、
ブリッジ分離の絶対値がしきい値の値より大であることに応答して、第１の状態を伴うエラー信号を生成するステップと、
ブリッジ分離の絶対値がしきい値の値以下であることに応答して、第１の状態とは異なる第２の状態を伴うエラー信号を生成するステップと
を含む。

一部の実施形態において、上記の方法は、
エラー信号がエラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するステップと、
エラー信号がエラー状況を指し示さないことに応答して、第１の信号特性とは異なる第２の信号特性を有する出力信号を生成するステップと、
出力信号を磁場センサの外側に伝達するステップと
をさらに含み得る。

本発明の別の態様を理解することに有用な別の例によれば、磁場センサは、
第１のフルブリッジ回路により生成された第１のブリッジ信号を受信することと、
第２のフルブリッジ回路により生成された第２のブリッジ信号を受信することと、
第１のブリッジ信号および第２のブリッジ信号からブリッジ分離を決定することと、
ブリッジ分離の関数をしきい値の値と比較することと、
比較することに応答して、エラーを指し示す、または、ノーエラーを指し示すエラー信号を生成することと
を行うように構成される、１つまたは複数の回路モジュールを含み得る。

一部の実施形態において、上記の磁場センサは、任意の組合せで、後に続く態様のうちの１つまたは複数を含み得る。
上記の磁場センサの一部の実施形態において、１つまたは複数の回路モジュールは、
エラー信号がエラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成することと、
エラー信号がエラー状況を指し示さないことに応答して、第１の信号特性とは異なる第２の信号特性を有する出力信号を生成することと、
出力信号を磁場センサ上のピンに伝達することと
を行うようにさらに構成される。

上記の磁場センサの一部の実施形態において、第１のフルブリッジ回路は、
第１の磁場に応答的な、第１の２つの磁気抵抗素子と、
第１の磁場に、実質的に、応答性が低い、または、応答的でない、第１の２つのダミー磁気抵抗素子と
を備える。

上記の磁場センサの一部の実施形態において、第１の２つの磁場感知素子は、第１の２つの巨大磁気抵抗（ＧＭＲ）素子を備える。
上記の磁場センサの一部の実施形態において、第２のフルブリッジ回路は、
第２の磁場に応答的な、第２の２つの磁気抵抗素子と、
第２の磁場に、実質的に、応答性が低い、または、応答的でない、第２の２つのダミー磁気抵抗素子と
を備える。

上記の磁場センサの一部の実施形態において、第２の２つの磁場感知素子は、第２の２つの巨大磁気抵抗（ＧＭＲ）素子を備える。
上記の磁場センサの一部の実施形態において、第１の２つのダミー磁気抵抗素子、および、第２の２つのダミー磁気抵抗素子は、各々、並列に結合される複数の細いストリップの磁気抵抗素子層からなり、複数の細いストリップの各々の１つは、５００ナノメートル未満の基板に平行な最も短い寸法を有する。

上記の磁場センサの一部の実施形態において、１つまたは複数の回路モジュールは、
エラー信号がエラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成することと、
エラー信号がエラー状況を指し示さないことに応答して、第１の信号特性とは異なる第２の信号特性を有する出力信号を生成することと、
出力信号を磁場センサ上のピンに伝達することと
を行うようにさらに構成される。

上記の磁場センサの一部の実施形態において、ブリッジ分離を決定することは、第１のブリッジ信号を第２のブリッジ信号により除算すること、または、第２のブリッジ信号を第１のブリッジ信号により除算することを含む。

上記の磁場センサの一部の実施形態において、１つまたは複数の回路モジュールは、
ブリッジ分離マイナス１の絶対値がしきい値の値より大であることに応答して、第１の状態を伴うエラー信号を生成することと、
ブリッジ分離マイナス１の絶対値がしきい値の値以下であることに応答して、第１の状態とは異なる第２の状態を伴うエラー信号を生成することと
を行うようにさらに構成される。

上記の磁場センサの一部の実施形態において、１つまたは複数の回路モジュールは、
エラー信号がエラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成することと、
エラー信号がエラー状況を指し示さないことに応答して、第１の信号特性とは異なる第２の信号特性を有する出力信号を生成することと、
出力信号を磁場センサ上のピンに伝達することと
を行うようにさらに構成される。

上記の磁場センサの一部の実施形態において、ブリッジ分離を決定することは、第１および第２のブリッジ信号を減算することを含む。
上記の磁場センサの一部の実施形態において、１つまたは複数の回路モジュールは、
ブリッジ分離の絶対値がしきい値の値より大であることに応答して、第１の状態を伴うエラー信号を生成することと、
ブリッジ分離の絶対値がしきい値の値以下であることに応答して、第１の状態とは異なる第２の状態を伴うエラー信号を生成することと
を行うようにさらに構成される。

上記の磁場センサの一部の実施形態において、１つまたは複数の回路モジュールは、
エラー信号がエラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成することと、
エラー信号がエラー状況を指し示さないことに応答して、第１の信号特性とは異なる第２の信号特性を有する出力信号を生成することと、
出力信号を磁場センサ上のピンに伝達することと
を行うようにさらに構成される。

本発明の別の態様を理解することに有用な別の例によれば、磁場センサは、第１のフルブリッジ回路により生成された第１のブリッジ信号を受信するための手段を含み得る。磁場センサは、さらには、第２のフルブリッジ回路により生成された第２のブリッジ信号を受信するための手段を含み得る。磁場センサは、さらには、第１のブリッジ信号および第２のブリッジ信号からブリッジ分離を決定するための手段を含み得る。磁場センサは、さらには、ブリッジ分離の関数をしきい値の値と比較するための手段を含み得る。磁場センサは、さらには、比較することに応答して、エラーを指し示す、または、ノーエラーを指し示すエラー信号を生成するための手段を含み得る。

一部の実施形態において、上記の磁場センサは、任意の組合せで、後に続く態様のうちの１つまたは複数を含み得る。
一部の実施形態において、上記の磁場センサは、
エラー信号がエラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するための手段と、
エラー信号がエラー状況を指し示さないことに応答して、第１の信号特性とは異なる第２の信号特性を有する出力信号を生成するための手段と、
出力信号を磁場センサ上のピンに伝達することと
をさらに含み得る。

上記の磁場センサの一部の実施形態において、第１のフルブリッジ回路は、
第１の磁場に応答的な、第１の２つの磁気抵抗素子と、
第１の磁場に、実質的に、応答性が低い、または、応答的でない、第１の２つのダミー磁気抵抗素子と
を備える。

上記の磁場センサの一部の実施形態において、第１の２つの磁場感知素子は、第１の２つの巨大磁気抵抗（ＧＭＲ）素子を備える。
上記の磁場センサの一部の実施形態において、第２のフルブリッジ回路は、
第２の磁場に応答的な、第２の２つの磁気抵抗素子と、
第２の磁場に、実質的に、応答性が低い、または、応答的でない、第２の２つのダミー磁気抵抗素子と
を備える。

上記の磁場センサの一部の実施形態において、第２の２つの磁場感知素子は、第２の２つの巨大磁気抵抗（ＧＭＲ）素子を備える。
上記の磁場センサの一部の実施形態において、第１の２つのダミー磁気抵抗素子、および、第２の２つのダミー磁気抵抗素子は、各々、並列に結合される複数の細いストリップの磁気抵抗素子層からなり、複数の細いストリップの各々の１つは、５００ナノメートル未満の基板に平行な最も短い寸法を有する。

一部の実施形態において、上記の磁場センサは、
エラー信号がエラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するための手段と、
エラー信号がエラー状況を指し示さないことに応答して、第１の信号特性とは異なる第２の信号特性を有する出力信号を生成するための手段と、
出力信号を磁場センサの外側に伝達するための手段と
をさらに含み得る。

上記の磁場センサの一部の実施形態において、ブリッジ分離を決定するための手段は、第１のブリッジ信号を第２のブリッジ信号により除算すること、または、第２のブリッジ信号を第１のブリッジ信号により除算することを含む。

上記の磁場センサの一部の実施形態において、ブリッジ分離の関数をしきい値の値と比較するための手段は、
ブリッジ分離マイナス１の絶対値がしきい値の値より大であることに応答して、第１の状態を伴うエラー信号を生成するための手段と、
ブリッジ分離マイナス１の絶対値がしきい値の値以下であることに応答して、第１の状態とは異なる第２の状態を伴うエラー信号を生成するための手段と
を備える。

一部の実施形態において、上記の磁場センサは、
エラー信号がエラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するための手段と、
エラー信号がエラー状況を指し示さないことに応答して、第１の信号特性とは異なる第２の信号特性を有する出力信号を生成するための手段と、
出力信号を磁場センサの外側に伝達するための手段と
をさらに含み得る。

上記の磁場センサの一部の実施形態において、ブリッジ分離を決定するための手段は、第１のブリッジ信号および第２のブリッジ信号を減算することを含む。
上記の磁場センサの一部の実施形態において、ブリッジ分離の関数をしきい値の値と比較するための手段は、
ブリッジ分離の絶対値がしきい値の値より大であることに応答して、第１の状態を伴うエラー信号を生成するための手段と、
ブリッジ分離の絶対値がしきい値の値以下であることに応答して、第１の状態とは異なる第２の状態を伴うエラー信号を生成するための手段と
を備える。

一部の実施形態において、上記の磁場センサは、
エラー信号がエラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するための手段と、
エラー信号がエラー状況を指し示さないことに応答して、第１の信号特性とは異なる第２の信号特性を有する出力信号を生成するための手段と、
出力信号を磁場センサの外側に伝達するための手段と
をさらに含み得る。

本発明の別の態様を理解することに有用な別の例、磁場センサ内に実行可能命令を記憶するための非一時的機械可読記憶媒体によれば、命令は、第１のフルブリッジ回路により生成された第１のブリッジ信号を受信するための命令を含み得る。命令は、さらには、第２のフルブリッジ回路により生成された第２のブリッジ信号を受信するための命令を含み得る。命令は、さらには、第１のブリッジ信号および第２のブリッジ信号からブリッジ分離を決定するための命令を含み得る。命令は、さらには、ブリッジ分離の関数をしきい値の値と比較するための命令を含み得る。命令は、さらには、比較することに応答して、エラーを指し示す、または、ノーエラーを指し示すエラー信号を生成するための命令を含み得る。

本発明の上述の特徴、および、本発明それ自体は、図面の、後に続く詳細な説明から、より完全に理解され得る。

回転するように動作可能な歯車に近接する例示的なバックバイアス磁場センサを示すブロック線図である。 回転するように動作可能なリング磁石に近接する例示的な磁場センサを示すブロック線図である。 ４つの磁気抵抗素子を有しており、動くように動作可能なターゲット物体に近接する、例示的な磁場センサを示すブロック線図である。 フルブリッジ配置構成で結合される４つの磁気抵抗素子を示す概略線図である。 ２つのフルブリッジ配置構成で結合される４つの磁気抵抗素子を示す概略線図である。 図４のフルブリッジ配置構成から信号を受信する従来技術磁場センサを示すブロック線図である。 図４のフルブリッジ配置構成から信号を受信する別の従来技術磁場センサを示すブロック線図である。 図５の２つのフルブリッジ配置構成それぞれから２つの信号を受信する、ブリッジ分離決定モジュールと関数／しきい値モジュールとを有する、例示的な磁場センサを示すブロック線図である。 図５の２つのフルブリッジ配置構成それぞれから２つの信号を受信する、ブリッジ分離決定モジュールと関数／しきい値モジュールとを有する、別の例示的な磁場センサを示すブロック線図である。 図８および９の磁場センサにより使用される例示的な方法を示すフローチャートである。 図８および９の磁場センサにより使用される別の例示的な方法を示すフローチャートである。 図８および９の例示的な磁場センサにおいて使用される信号およびウィンドウを示す、ならびに、図１０および１１の方法を示すグラフである。 非応答的（ダミー）磁気抵抗素子のブロック線図である。 図１０の方法を生成するために使用され得るコンピュータのブロック線図である。

本発明を説明する前に、言及が、時折、本明細書において、個別の形状を有する（例えば、ヨーク形状の、または、ピラー形状の）ＧＭＲまたはＴＭＲ素子に対して行われるということが留意されるべきである。しかしながら、当業者は、本明細書において説明される技法は、種々のサイズおよび形状に適用可能であるということを察知するであろう。

本明細書において使用される際、用語「磁場感知素子」は、磁場を感知することができる種々の異なるタイプの電子素子を説明するために使用される。磁気抵抗素子は、磁場感知素子の、ほんの１つのタイプである。

知られているように、異なるタイプの磁気抵抗素子、例えば、アンチモン化インジウム（ＩｎＳｂ）などの半導体磁気抵抗素子、巨大磁気抵抗（ＧＭＲ）素子、異方性磁気抵抗素子（ＡＭＲ）、および、さらには磁気トンネル接合（ＭＴＪ）素子と呼ばれるトンネリング磁気抵抗（ＴＭＲ）素子がある。

知られているように、金属系または金属性磁気抵抗素子（例えば、ＧＭＲ、ＴＭＲ、ＡＭＲ）は、基板に平行な感度の軸を有する傾向がある。
本明細書において使用される際、用語「磁場センサ」は、一般的には他の回路との組合せで、磁場感知素子を使用する回路を説明するために使用される。磁場センサは、磁場の方向の角度を感知する角度センサ、電流搬送導体により搬送される電流により生成される磁場を感知する電流センサ、強磁性物体の近接度を感知する磁気スイッチ、磁場センサがバックバイアスまたは他の磁石との組合せで使用される場合の、通過する強磁性物品、例えばリング磁石または強磁性ターゲット（例えば、歯車の歯）の磁区を感知する回転検出器、および、磁場の磁場密度を感知する磁場センサを含むが、それらに制限されない、種々の用途において使用される。

用語「平行」および「直交」は、本明細書において、様々な文脈において使用される。用語、平行および直交は、厳密な直交性または厳密な平行性を要するのではなく、代わりに、通常の製造公差が適用されるということが意図され、それらの公差は、用語が使用される文脈に依存するということが理解されるべきである。一部の実例において、用語「実質的に」は、用語「平行」または「直交」を修飾するために使用される。一般的に、用語「実質的に」の使用は、例えば＋／−１０度内の製造公差を超える角度を反映する。

本明細書において使用される際、用語「プロセッサ」は、機能、動作、または、動作のシーケンスを遂行する電子回路を説明するために使用される。機能、動作、または、動作のシーケンスは、電子回路内へとハードコーディングされ、または、メモリデバイス内で保持される命令としてソフトコーディングされ得る。「プロセッサ」は、デジタル値を使用して、または、アナログ信号を使用して、機能、動作、または、動作のシーケンスを遂行することができる。

一部の実施形態において、「プロセッサ」は、特定用途向け集積回路（ＡＳＩＣ）の形で実施され得るものであり、そのＡＳＩＣは、アナログＡＳＩＣまたはデジタルＡＳＩＣであり得る。一部の実施形態において、「プロセッサ」は、関連付けられるプログラムメモリを伴うマイクロプロセッサの形で実施され得る。一部の実施形態において、「プロセッサ」は、アナログまたはデジタルであり得るディスクリート電子回路の形で実施され得る。

本明細書において使用される際、用語「モジュール」は、「プロセッサ」を説明するために使用される。
プロセッサは、プロセッサの機能、動作、または、動作のシーケンスの幾分かを遂行する、内部プロセッサまたは内部モジュールを内蔵し得る。同様に、モジュールは、モジュールの機能、動作、または、動作のシーケンスの幾分かを遂行する、内部プロセッサまたは内部モジュールを内蔵し得る。

本明細書においての図において示される電子回路は、アナログブロックまたはデジタルブロックの形式で示されることがあるが、アナログブロックは、同じまたは同様の機能を遂行するデジタルブロックにより置換され得るものであり、デジタルブロックは、同じまたは同様の機能を遂行するアナログブロックにより置換され得るということが理解されるであろう。アナログ−デジタルまたはデジタル−アナログ変換は、図において明示的に示されないことがあるが、理解されるべきである。

特に、いわゆる比較器は、入力信号がしきい値レベルより上または下であることを指し示す（または、１つの入力信号が別の入力信号より上もしくは下であることを指し示す）２状態出力信号を有するアナログ比較器からなり得ることが理解されるべきである。しかしながら、比較器は、さらには、入力信号がしきい値レベルより上もしくは下であることを指し示す（または、１つの入力信号が別の入力信号より上もしくは下であることを指し示す）少なくとも２つの状態それぞれ、または、デジタルしきい値の値より上もしくは下のデジタル値（または、別のデジタル値）それぞれを伴う出力信号を有するデジタル回路からなることがある。

本明細書において使用される際、用語「あらかじめ決定された」は、値または信号を指すときは、製造の時点で工場において、または、その後、外部手段、例えばプログラミングにより、セットまたは固定される、値または信号を指すために使用される。本明細書において使用される際、用語「決定される」は、値または信号を指すときは、製造の後、動作の間に回路により識別される、値または信号を指すために使用される。

本明細書において使用される際、用語「能動電子構成要素」は、少なくとも１つのｐ−ｎ接合を有する電子構成要素を説明するために使用される。トランジスタ、ダイオード、および論理ゲートは、能動電子構成要素の例である。対照的に、本明細書において使用される際、用語「受動電子構成要素」は、少なくとも１つのｐ−ｎ接合を有さない電子構成要素を説明するために使用される。コンデンサおよび抵抗器は、受動電子構成要素の例である。

本明細書において使用される際、用語「増幅器」は、１より大の、１未満の、または、１に等しい利得を伴う回路素子を説明するために使用される。
ＧＭＲ素子が、本明細書においての例において使用されることがあるが、同じ概念が、図１３において下記で示される個別の構造を除いて、ＴＭＲ素子に適用される。

図１を今から参照すると、磁場センサ１００は、歯車の歯、例えば、歯車の歯１２２ａ、１２２ｂ、１２２ｃを有する歯車１２２に応答的である。歯車１２２は、強磁性歯車、すなわち、強磁性歯を有する強磁性ターゲット物体、さらには強磁性物体であり、本明細書においてターゲット特徴部と呼称され得る。磁場センサ１００は、主表面１０２ａを伴う基板１０２を含み得る。

磁場センサ１００は、基板１０２の主表面１０２ａ上に配設される、磁場感知素子１０４、例えば磁気抵抗素子を含み得る。磁場感知素子１０４のさらなる詳細は、下記で説明される。しかしながら、ここでは、磁場感知素子１０４は、少なくとも２つの磁気抵抗素子を含み得るということを言うにとどめる。

磁場感知素子１０４は、さらには基板１０２の主表面１０２ａ上に配設される電子回路１１４に結合され、または、その電子回路１１４の中にあり得る。
磁場センサ１００は、さらには、磁石１１２を含み得る。磁石１１２は、全体的には磁場感知素子１０４の位置において軸１０８に沿って方向設定される、および、全体的には基板１０２の主表面１０２ａに平行である、磁場を生成するように構成される。

磁場感知素子１０４は、基板１０２の主表面１０２ａに平行なそれぞれの最大応答軸を有する。一部の実施形態において、最大応答軸は、互いに平行である。一部の実施形態において、最大応答軸は、軸１０８に実質的に平行である。他の実施形態において、最大応答軸は、軸１０８と実質的に直交する。

基板の主表面１０２ａと直交する（すなわち、ページ内への）線は、磁石１１２と交差し、歯車１２２と交差しない。さらにまた、一部の実施形態において、磁場感知素子１０４は、磁場感知素子１０４の間の（すなわち、それらの磁場感知素子１０４を通過する）軸（例えば、１０８）が歯車１２２と交差しないような位置において配設される。一部の実施形態において、磁場感知素子１０４の間の（すなわち、それらの磁場感知素子１０４を通過する）軸（例えば、１０８）は、歯車１２２の動きの方向、例えば１２６に対する接線１１０に実質的に平行である。

示される実施形態において、磁石１１２の北（Ｎ）極と南（Ｓ）極との間の線は、基板１０２の主表面１０２ａに実質的に平行であり、磁場感知素子１０４、例えば２つの磁場感知素子の間の（すなわち、それらの磁場感知素子１０４を通過する）軸（例えば、１０８）と実質的に直交する。一部の実施形態において、磁石１１２の北極と南極との間の線は、歯車１２２と交差する。

電子回路１１４は、出力信号（示されない）を生成するように構成される。例示の電子回路１１４が、図８および９と関連して下記で説明される。
出力信号は、歯車１２２が回転しているとき、歯車１２２の回転のスピードを指し示す。磁場センサ１００は、歯検出機能を提供することができる。

磁石１１２は、１つの均一の材料からなることがあり、中央コアを有さないことがある。しかしながら、他の実施形態において、磁石１１２は、中央コアを有することがある。そのような中央コアは、軸１２４とそろえられる軸を有し得る。

磁場センサ１００は、性能の悪化を伴わずに、示される位置の他に、方向１１６で次の位置へと３６０度回転させられ得る。しかしながら、中間の回転は、性能の悪化を結果的に生じさせ得る。

磁場センサ１００は、性能の実質的な悪化なしに、近似的に＋／−２０度まで、線１２４に沿ったどこかに回転の中心を伴い矢印１１８の方向で回転させられ得る。
図１の同類の要素が同類の参照名称を有する図２を今から参照すると、磁場センサ２００は、図１の磁場センサ１００の素子を含み得るが、磁石１０６を伴わない。磁場センサ２００は、極、例えば２０２ａを有するリング磁石２０２に応答的であり得る。

図３を今から参照すると、磁場センサ３００は、主表面３０２ａを有する基板３００を含み得る。磁気抵抗素子３０４、３０６、３０８、３１０が、表面３０２ａの上、上方、または中に配設され得る。磁気抵抗素子３０４、３０６、３０８、３１０の中心は、直線３１４に沿って配設され得る。磁気抵抗素子３０４、３０６、３０８、３１０は、線３１４に平行なそれぞれの最大応答軸を各々が有する、第１の対の近接する磁気抵抗素子３０４、３０６、および、第２の対の近接する磁気抵抗素子３０８、３１０として配置構成され得る。第１の対の磁気抵抗素子３０４、３０６の中心は、第２の対の磁気抵抗素子３０８、３１０の中心から距離３１６だけ分離され得る。

第１の対の磁気抵抗素子３０４、３０６は、第１のフルブリッジにおいて（図５において下記で示される）２つの固定抵抗器とともに結合され得るものであり、第２の対の磁気抵抗素子３０８、３１０は、第２のフルブリッジにおいて（図５において下記で示される）別の２つの固定抵抗器とともに結合され得る。２つのブリッジは、下記で図５と関連して下記で説明される２つのブリッジと同じまたは同様であり得る。

上記の固定抵抗器は、好ましくは、４つの磁気抵抗素子３０４、３０６、３０８、３１０の温度係数と整合する温度係数を有する抵抗器である。そのような抵抗器を有することは、ブリッジ配置構成の温度に起因するＤＣオフセットドリフトを低減する、または消失させることができる。この最終目的に対して、固定抵抗器は、４つの磁気抵抗素子３０４、３０６、３０８、３１０と同様であるが、磁場に対して応答を有さない、もしくは、非常にわずかな応答を有する、非応答的磁気抵抗素子の一部分、または、それらの非応答的磁気抵抗素子のすべてとして製作され得る。非応答的磁気抵抗素子は、さらには、本明細書においてダミー磁気抵抗素子と呼称される。

本明細書において使用される際、用語「非応答的」は、応答を有さないこと、または、通常の応答から大幅に低減される応答、すなわち、実質的に、より少ない応答を有することを説明するために使用され得る。

一部の実施形態において、非応答的磁気抵抗素子は、２０１０年８月１７日に発行された米国特許第７，７７７，６０７号においてのように、自由層を伴わずに製作され得るものであり、その米国特許は、本発明の譲受人に譲渡されており、その全体が本明細書に参照により組み込まれている。一部の他の実施形態において、非応答的磁気抵抗素子は、磁気抵抗素子３０４、３０６、３０８、３１０と同じ層を有するように完全に製作され得るが、それらの非応答的磁気抵抗素子に対して、磁場への応答が、いくつかの手立てのうちの１つで損なわれ得る。例えば、磁気抵抗素子の応答は、ａ）非応答的磁気抵抗素子においてのイオン注入の手立てにより、ｂ）エレクトロマイグレーションを結果的に生じさせるのに十分な大きい電流を、非応答的磁気抵抗素子を通して駆動することの手立てにより、または、ｃ）図１３と関連して下記で説明されるように並列に結合される、磁気抵抗素子３０４、３０６、３０８、３１０のヨークもしくはストリップより細い、複数の細いヨークもしくはストリップの磁気抵抗素子材料として非応答的磁気抵抗素子を形成することの手立てにより損なわれ得る。

磁場センサは、さらには、磁気抵抗素子３０４、３０６、３０８、３１０に結合される、および、基板３０２の表面３０２ａの上、下方、または中に配設される、電子回路３１２を含み得る。例示的な電子回路が、図８および９と関連して下記で説明される。

磁場センサは、矢印３２０により表される２つの方向の１つ、または、それらの２つの方向の両方で動くように動作可能なターゲット物体３１８の運動のスピードを感知するように動作可能であり得る。

一部の配置構成において、ターゲット物体３１８は、図１の歯車１２２と同類の強磁性歯車であり得るものであり、その事例において、歯車は、複数の歯３１８ａと、複数の谷３１８ｂとを有し得る。

他の配置構成において、ターゲット物体３１８は、図２のリグ磁石２０２と同類のリング磁石であり得るものであり、その事例において、リング磁石は、複数の北極３１８ａと、複数の南極３１８ｂとを有し得る。

歯または北極、および、谷または南極は、矢印３２２、３２４それぞれにより例示される幅を有し得る。一部の実施形態において、距離３１６は、幅３２２、３２４と同じであり得る。しかしながら、距離３１６は、幅３２２、３２４の２分の１から、幅３２２、３２４の１と２分の１の間であり得る。

第１の対の磁気抵抗素子３０４、３０６、および、第２の対の磁気抵抗素子３０８、３１０が差動的に考慮されるとき、磁場センサは、第１および第２の対がターゲット物体３１８の特徴部の間のエッジ、例えば３２６にまたがるときに最大出力を有し得るということが察知されるべきである。かくして、磁場センサは、いわゆる「エッジ検出器」であり得る。

図４を今から参照すると、フルブリッジ配置構成４００は、図３の４つの磁気抵抗素子３０４、３０６、３０８、３１０それぞれと同じまたは同様であり得る、および、同様にＡ、Ｂ、Ｃ、Ｄと標示される、４つの磁気抵抗素子４０４、４０６、４０８、４１０を含み得る。フルブリッジ配置構成は、電圧源４０２と、基準電圧、例えば接地との間に結合され得る。フルブリッジ配置構成は、第１の対の磁気抵抗素子４０４、４０６と、第２の対の磁気抵抗素子４０８、４１０との間の差動関係性を有する、さらには信号ＶＰと呼称される、差動信号４１２ａ、４１２ｂを提供する。

フルブリッジ配置構成４００は、対Ａ、ＢまたはＣ、Ｂのうちの１つが飽和の様態にあるか、それとも両方の対がそうであるかを区別することができない。
図５を今から参照すると、第１および第２のフルブリッジ配置構成５００ａ、５００ｂそれぞれは、図３の４つの磁気抵抗素子３０４、３０６、３０８、３１０それぞれと同じまたは同様であり得る、および、同様にＡ、Ｂ、Ｃ、Ｄと標示される、４つの磁気抵抗素子５０４、５０６、５０８、５１０を含み得る。第１のフルブリッジ配置構成５０２ａは、さらには第１および第２の固定抵抗器５１２、５１４それぞれを含み得るものであり、第２のフルブリッジ配置構成５００ｂは、第３および第４の固定抵抗器５１８、５２０それぞれを含み得る。

第１、第２、第３、および第４の固定抵抗器５１２、５１４、５１８、５２０それぞれは、温度補償される通常の抵抗器、または、図３と関連して上記で、および、図１３と関連して下記で説明される非応答的磁気抵抗素子のいずれかであり得る。

他の実施形態において、第１、第２、第３、および第４の固定抵抗器５１２、５１４、５１８、５２０は、それぞれの能動磁気抵抗素子により置換され得るが、４つの磁気抵抗素子５０４、５０６、５０８、５１０とは異なる方向に固定化され得るものであり、そのことは、それぞれの最大応答軸が、４つの磁気抵抗素子５０４、５０６、５０８、５１０の最大応答軸とは、例えばそれらの磁気抵抗素子５０４、５０６、５０８、５１０の最大応答軸に相対的に１８０度、異なる方向を向くことを結果的に生じさせる。

第１のフルブリッジ配置構成５００ａは、第１の対の磁気抵抗素子５０４、５０６により、すなわち、図３の第１の対の磁気抵抗素子３０４、３０６により遭遇される磁場を指し示す、さらには信号Ｖ１と呼称される、第１の差動信号５１６ａ、５１６ｂを生成するように動作可能であり得る。第２のフルブリッジ配置構成５００ｂは、第２の対の磁気抵抗素子５０８、５１０により、すなわち、図３の第２の対の磁気抵抗素子３０８、３１０により遭遇される磁場を指し示す、さらには信号Ｖ２と呼称される、第２の差動信号５２２ａ、５２２ｂを生成するように動作可能であり得る。

第１の差動信号５１６ａ、５１６ｂ、または、第２の差動信号５２２ａ、５２２ｂのどちらも、それぞれ、第１および第２の対の磁気抵抗素子により生成される信号の間の差を指し示さないということが理解されるべきである。しかしながら、第１および第２の差動信号５１６ａ、５１６ｂまたは５２２ａ、５２２ｂは、図３と関連して上記で説明されたエッジ検出器を生成するために、やはり差をとられ得る。

図４のフルブリッジ配置構成４００とは違い、フルブリッジ配置構成５００ａ、５００ｂは、対Ａ、ＢまたはＣ、Ｂのうちの１つが飽和の様態にあるか、それとも両方の対がそうであるかを区別することができる。

図６を今から参照すると、電子回路６００は、図４において上記で示された信号ＶＰを受信するための差動増幅器６０２（自動利得制御を伴う、または伴わない）を含み得るものであり、増幅された信号６０２ａを生成するように動作可能であり得る。

モジュール６０４は、増幅された信号６０２ａを受信するために結合される比較器６０８を含み得る。モジュール６０４は、さらには、増幅された信号６０２ａを受信するために結合される、しきい値またはピーク検出器６０６を含み得る。

動作において、しきい値またはピーク検出器は、しきい値信号を生成し得る。しきい値またはピーク検出器６０６は、本明細書において、より完全には説明されない。様々なタイプのしきい値検出器およびピーク検出器が知られている。しきい値検出器は、増幅された信号６０２ａのピークツーピーク値のパーセンテージとして、しきい値信号６０６ａを生成し得るということを言うにとどめる。対照的に、ピーク検出器は、増幅された信号；６０２ａの、正ピークより下の、および／または、負ピークより上の、あらかじめ決定された量として、しきい値信号６０６ａを生成し得る。比較器６０８は、さらには、しきい値信号６０６ａを受信するために結合され得る。

比較器６０８は、２状態信号として比較信号６０８ａを生成し得るものであり、その２状態信号に対して、周波数は、ターゲット物体の特徴部、例えば、歯車の歯または極が電子回路６００のそばを通過するレートを指し示す。かくして、比較信号６０８ａは、さらには、ターゲット物体の回転のスピードを指し示す。

出力フォーマットモジュール６１０は、比較信号６０８ａを受信し得るものであり、さらにはターゲット物体の回転のスピードを指し示すフォーマットされた信号６１０ａを生成し得る。フォーマットされた信号６１０ａは、ＳＥＮＴ、Ｉ２Ｃ、ＰＷＭ、または、任意のシリアルデジタルフォーマットを含むが、それらに制限されない、種々のフォーマットのうちの１つでのものであり得る。

図７を今から参照すると、電子回路７００は、図４において上記で示された信号ＶＰを受信するための差動増幅器７０２（自動利得制御を伴う、または伴わない）を含み得るものであり、増幅された信号７０２ａを生成するように動作可能であり得る。

モジュール７０４は、増幅された信号７０２ａを受信するために結合される比較器７０８を含み得る。比較器７０８は、さらには、しきい値信号７０６ａを受信するために結合され得る。図６の電子回路６００とは違い、しきい値信号７０６ａは、固定しきい値モジュール７０６により生成される、固定された、および、あらかじめ決定された値を有し得る。

比較器７０８は、２状態信号として比較信号７０８ａを生成し得るものであり、その２状態信号に対して、周波数は、ターゲット物体の特徴部、例えば、歯車の歯または極が電子回路７００のそばを通過するレートを指し示す。かくして、比較信号７０８ａは、さらには、ターゲット物体の回転のスピードを指し示す。

出力フォーマットモジュール７１０は、比較信号７０８ａを受信し得るものであり、さらにはターゲット物体の回転のスピードを指し示すフォーマットされた信号７１０ａを生成し得る。フォーマットされた信号７１０ａは、ＳＥＮＴ、Ｉ２Ｃ、ＰＷＭ、または、任意のシリアルデジタルフォーマットを含むが、それらに制限されない、種々のフォーマットのうちの１つでのものであり得る。

図６の同類の要素が同類の参照名称を有する図８を今から参照すると、図３の電子回路３１２と同類であり得る電子回路８００は、図５において上記で示された信号Ｖ１を受信するための第１の差動増幅器８０２（自動利得制御を伴う、または伴わない）を含み得るものであり、さらには本明細書においてＵｌｅｆｔ信号と呼称される第１の増幅された信号８０２ａを生成するように動作可能であり得る。第２の差動増幅器８０４（自動利得制御を伴う、または伴わない）は、図５において上記で示された信号Ｖ２を受信し得るものであり、さらには本明細書においてＵｒｉｇｈｔ信号と呼称される第２の増幅された信号８０４ａを生成するように動作可能であり得る。

第３の差動増幅器８０６は、第１および第２の増幅された信号８０２ａ、８０４ａを受信し得るものであり、第３の増幅された信号８０６ａを生成するように動作可能であり得る。第３の増幅された信号８０６ａは、信号Ｖ１とＶ２との間の差、または、信号ＵｌｅｆｔとＵｒｉｇｈｔとの間の差、すなわちＵｌｅｆｔ−Ｕｒｉｇｈｔを指し示し得るということが理解されるべきである。

電子回路８００は、さらには、第１および第２の増幅された信号８０２ａ、８０４ａを受信するために結合され、第１の増幅された信号８０２ａと第２の増幅された信号８０４ａとの間の比を指し示す、さらには本明細書においてＢＲ信号または値と呼称される、ブリッジ分離信号または値８１６ａを生成するように動作可能なブリッジ分離決定モジュール８１６を含み得る。

電子回路８００は、さらには、ブリッジ分離信号８１６ａを受信するために結合され、エラー／ノーエラー信号８１８ａを生成するように動作可能な関数／しきい値モジュール８１８を含み得る。エラー／ノーエラー信号８１８ａは、エラー状況を指し示す、または、ノーエラー状況を指し示す２状態信号であり得る。

モジュール８２２は、図６のモジュール６０４と同じまたは同様であり得るものであり、第３の増幅された信号８０６ａを受信するために結合され得る。モジュール６０４の全体的な動作は、図６と関連して上記で説明されている。ここでは、しかしながら、一部の実施形態において、モジュール８２２は、エラー／ノーエラー信号８１８ａを受信するための入力ノードを含み得るものであり、エラー／ノーエラー信号８１８ａがエラー状況を指し示すときに、モジュール８２２の動作を効果的に停止させることができる。

モジュール８２２は、図６の比較信号６０８ａと同じまたは同様であり得る比較信号８２０を生成するように動作可能であり得る。
出力フォーマットモジュール８１４は、図６の出力フォーマットモジュール６１０と同様であり得る。ここでは、しかしながら、出力フォーマットモジュール８１４は、エラー／ノーエラー信号８１８ａを受信するための入力ノードを含み得る。エラー／ノーエラー信号８１８ａの応答において、出力フォーマットモジュール８１４は、エラー状況を指し示すエラー／ノーエラー信号８１８ａに応答して、フォーマットされた信号８１４ａの挙動を変化させるように動作可能であり得る。例えば、一部の実施形態において、出力フォーマットモジュール８１４は、フォーマットされた信号８１４ａが、エラー／ノーエラー信号８１８ａがエラー状況を指し示すことに応答して非活動的になることを引き起こし得る。

動作において、ブリッジ分離信号８１６ａは、比形式、例えば、第１の増幅された信号８０２ａおよび第２の増幅された信号８０４ａの比を有し得る。信号Ｖ１またはＶ２が飽和の様態にないとき、すなわち、信号Ｖ１またはＶ２を生成する磁気抵抗素子が飽和の様態にないとき、ブリッジ分離信号８１６ａが１に近いということが察知されるべきである。しかしながら、信号Ｖ１もしくはＶ２を生成するための磁気抵抗素子の１つ、または、それらの磁気抵抗素子の両方が飽和の様態にあるとき、ブリッジ分離信号８１６ａは、１の値から外れる。

信号Ｖ１またはＶ２のいずれかが飽和の様態にあるときはいつも、第３の増幅された信号８０６ａは、正しくない信号であり得るものであり、電子回路８００は、ターゲット物体の回転のスピードを指し示さない比較信号６０４ａを生成し得るということが理解されるべきである。本質的には、第３の増幅された信号８０６ａは、２つの対Ａ、ＢおよびＣ、Ｄ（図５）の磁気抵抗素子により感知される共通磁場のコモンモード除去を失い得る。この状況（エラー状況）にあるとき、比較信号６０４ａは、正しくない時間において、または、ターゲット物体が動いていないときでさえ、状態遷移を有し得る。

エラー状況を引き起こす外部磁場は、ターゲット物体、例えばリング磁石により生成される磁場を超える外部磁場に起因して発生し得る。しかしながら、エラー状況は、さらには、部分的に、または総合的に、ターゲット物体に起因して、および、ターゲット物体が動いている、または動いていないときに発生し得る。エラー状況は、ターゲット物体のすべての回転において、または、ターゲット物体の一部の回転においてのみで発生し得る。

一部の実施形態において、ブリッジ分離決定モジュール８１６は、ブリッジ比、ＢＲを識別し得る。
ＢＲ＝Ｕｌｅｆｔ／Ｕｒｉｇｈｔ（またはＵｒｉｇｈｔ／Ｕｌｅｆｔ） （１）
上式において、ＢＲは、さらにはブリッジ比、ＢＲと呼称される、ブリッジ分離信号または値８１６ａである。

一部の実施形態において、関数／しきい値モジュール８１８は、関数、ｆを生成し得る。
ｆ＝｜ＢＲ−１｜ （２）
上式において、バーティカルバーは絶対値を指し示す。

ブリッジ比、ＢＲが１の付近であるとき、関数、ｆは０の付近であるということは明らかであるはずである。信号Ｖ１またはＶ２を生成する磁気抵抗素子が飽和の様態にあるかどうかを識別するために、しきい値が、関数、ｆに適用され得る。

ｆ＞Ｐ （３）
上式において、Ｐは、あらかじめ決定されたしきい値、または、しきい値の値であり得る。

一部の他の実施形態において、ブリッジ分離決定モジュール８１６は、ブリッジ差、ＢＤを識別し得る。
ＢＤ＝Ｕｌｅｆｔ−Ｕｒｉｇｈｔ （４）
上式において、ＢＤは、ブリッジ分離信号または値８１６ａ、すなわち、ブリッジ差信号、ＢＤである。

一部の実施形態において、関数／しきい値モジュール８１８は、関数、ｇを生成し得る。
ｇ＝｜ＢＲ｜ （５）
上式において、バーティカルバーは絶対値を指し示す。

信号Ｖ１またはＶ２を生成する磁気抵抗素子が飽和の様態にあるかどうかを識別するために、しきい値Ｑが、関数、ｇに適用され得る。
ｇ＞Ｑ （６）
上式において、Ｑは、上記のしきい値Ｐとは異なる、異なるあらかじめ決定されたしきい値、または、しきい値の値であり得る。

上記の関数およびしきい値は、図１０および１１と関連して下記で再び説明される。
図７の同類の要素が同類の参照名称を有する図９を今から参照すると、図３の電子回路３１２と同類であり得る電子回路９００は、図５において上記で示された信号Ｖ１を受信するための第１の差動増幅器９０２（自動利得制御を伴う、または伴わない）を含み得るものであり、さらには本明細書においてＵｌｅｆｔ信号と呼称される第１の増幅された信号９０２ａを生成するように動作可能であり得る。第２の差動増幅器９０４（自動利得制御を伴う、または伴わない）は、図５において上記で示された信号Ｖ２を受信し得るものであり、さらには本明細書においてＵｒｉｇｈｔ信号と呼称される第２の増幅された信号９０４ａを生成するように動作可能であり得る。

第３の差動増幅器９０６は、第１および第２の増幅された信号９０２ａ、９０４ａを受信し得るものであり、第３の増幅された信号９０６ａを生成するように動作可能であり得る。第３の増幅された信号９０６ａは、信号Ｖ１とＶ２との間の差、または、信号ＵｌｅｆｔとＵｒｉｇｈｔとの間の差、すなわちＵｌｅｆｔ−Ｕｒｉｇｈｔを指し示し得るということが理解されるべきである。

電子回路９００は、さらには、第１および第２の増幅された信号９０２ａ、９０４ａを受信するために結合され、上記の式（１）または（４）による、第１の増幅された信号９０２ａと第２の増幅された信号９０４ａとの間の分離を指し示す、さらには本明細書においてブリッジ比、ＢＲ、信号もしくは値、または代替的には、ブリッジ差、ＢＤ、信号もしくは値と呼称される、ブリッジ分離信号または値９１６ａを生成するように動作可能なブリッジ分離決定モジュール９１６を含み得る。

電子回路９００は、さらには、ブリッジ分離信号９１６ａを受信するために結合され、エラー／ノーエラー信号９１８ａを生成するように動作可能な関数／しきい値モジュール９１８を含み得る。エラー／ノーエラー信号９１８ａは、エラー状況を指し示す、または、ノーエラー状況を指し示す２状態信号であり得る。

モジュール９２２は、図７のモジュール７０４と同じまたは同様であり得るものであり、第３の増幅された信号９０６ａを受信するために結合され得る。モジュール７０４の全体的な動作は、図７と関連して上記で説明されている。ここでは、しかしながら、一部の実施形態において、モジュール９２２は、エラー／ノーエラー信号９１８ａを受信するための入力ノードを含み得るものであり、エラー／ノーエラー信号９１８ａがエラー状況を指し示すときに、モジュール９２２の動作を効果的に停止させることができる。

モジュール９２２は、図７の比較信号７０８ａと同じまたは同様であり得る２状態比較信号９２０を生成するように動作可能であり得る。
出力フォーマットモジュール９１４は、図７の出力フォーマットモジュール７１０と同様であり得る。ここでは、しかしながら、出力フォーマットモジュール９１４は、エラー／ノーエラー信号９１８ａを受信するための入力ノードを含み得る。エラー／ノーエラー信号９１８ａの応答において、出力フォーマットモジュール９１４は、エラー状況を指し示すエラー／ノーエラー信号９１８ａに応答して、フォーマットされた信号９１４ａの挙動を変化させるように動作可能であり得る。例えば、一部の実施形態において、出力フォーマットモジュール９１４は、フォーマットされた信号９１４ａが、エラー／ノーエラー信号９１８ａがエラー状況を指し示すことに応答して非活動的になることを引き起こし得る。

ブリッジ分離決定モジュール９１６の、および、関数／しきい値モジュール９１８の動作は、図８の同様のモジュール８１６、８１８と関連して上記で説明された動作と同じまたは同様であり得る。

図１０および１１は、磁場センサ（図８および９）において実現されることになる、下記の思索される技法に対応するフローチャートを示すということが察知されるべきである。本明細書において「処理ブロック」と表象される矩形要素（図１０において要素１００２により典型的に表される）は、コンピュータソフトウェア命令、または、命令の群を表す。本明細書において「判断ブロック」と表象される菱形状の要素（図１０において要素１００８により典型的に表される）は、処理ブロックにより表されるコンピュータソフトウェア命令の実行に影響を及ぼす、コンピュータソフトウェア命令、または、命令の群を表す。

代替的には、処理および判断ブロックは、デジタル信号プロセッサ回路または特定用途向け集積回路（ＡＳＩＣ）などの機能的に等価な回路により遂行されるステップを表す。フロー線図は、任意の個別のプログラミング言語の構文を図示しない。むしろ、フロー線図は、当業者が、個別の装置の要される処理を遂行するために、回路を製作するために、または、コンピュータソフトウェアを生成するために要する機能的情報を例示する。ループおよび変数の初期化、ならびに、一時変数の使用などの、多くのルーチンプログラム要素は示されないということが留意されるべきである。本明細書において別段に指示されない限り、説明されるブロックの個別のシーケンスは、単に例示的であり、本発明の趣旨から逸脱することなく変動させられ得るということが当業者により察知されるであろう。かくして、別段に説述されない限り、下記で説明されるブロックは、順序付けされないものであり、そのことは、可能であるとき、ステップは任意の好都合な、または望ましい順序で遂行され得るということを意味する。

図１０を今から参照すると、方法１０００は、図８および９の磁場センサ８００および９００により使用され得る。
ブロック１００２において、図８または９のブリッジ分離決定モジュール８１６または９１６のうちの１つは、図８または９の、左ブリッジ信号、Ｕｌｅｆｔ、例えば、増幅された信号８０２ａ、または、増幅された信号９０２ａを受信する。

ブロック１００４において、図８または９のブリッジ分離決定モジュール８１６または９１６のうちの１つは、図８または９の、右ブリッジ信号、Ｕｒｉｇｈｔ、例えば、増幅された信号８０４ａ、または、増幅された信号９０４ａを受信する。

ブロック１００６において、図８または９のブリッジ分離決定モジュール８１６または９１６のうちの１つは、上記の式（１）によって、ブリッジ比、ＢＲをＵｌｅｆｔ／Ｕｒｉｇｈｔ（またはＵｒｉｇｈｔ／Ｕｒｉｇｈｔ）として決定し得る。

ブロック１００８において、図８または９の関数／しきい値モジュール８１８または９１８のうちの１つは、上記の式（２）によって、ブリッジ比を関数、ｆ：ｆ＝｜ＢＲ−１｜において使用し得るものであり、上記の式（３）によって、関数をしきい値Ｐに、ｆ＞Ｐとして適用し得る。

ブロック１００８において、ｆがＰより大であるならば、図８または９のエラー／ノーエラー信号８１８ａまたは９１８ａは、ブロック１０１０においてエラー状況にセットされ、プロセスはブロック１００２に戻る。ブロック１００８において、ｆがＰより大でないならば、図８または９のエラー／ノーエラー信号８１８ａまたは９１８ａは、ブロック１０１２においてノーエラー状況にセットされ、プロセスはブロック１００２に戻る。

ブロック１０１０において生成されるエラー状況は、ターゲット物体のすべての回転に対して静的に、ターゲット物体が回転する際にランダムに断続的に、または、ターゲット物体が回転する際に周期的に発生し得る。すべての局面において、図８または９の磁場センサ８００または９００は、エラー状況の間、ターゲット物体の通過する特徴部のエッジを指し示すための、フォーマットされた信号８１４ａまたは９１４ａを生成すべきではない。かくして、エッジの誤った指し示しが回避され得る。

図１１を今から参照すると、方法１１００は、図８および９の磁場センサ８００および９００により使用され得る。
ブロック１１０２において、図８または９のブリッジ分離決定モジュール８１６または９１６のうちの１つは、図８または９の、左ブリッジ信号、Ｕｌｅｆｔ、例えば、増幅された信号８０２ａ、または、増幅された信号９０２ａを受信する。

ブロック１１０４において、図８または９のブリッジ分離決定モジュール８１６または９１６のうちの１つは、図８または９の、右ブリッジ信号、Ｕｒｉｇｈｔ、例えば、増幅された信号８０４ａ、または、増幅された信号９０４ａを受信する。

ブロック１１０６において、図８または９のブリッジ分離決定モジュール８１６または９１６のうちの１つは、上記の式（４）によって、ブリッジ差、ＢＤをＵｌｅｆｔ／−Ｕｒｉｇｈｔとして決定し得る。

ブロック１１０８において、図８または９の関数／しきい値モジュール８１８または９１８のうちの１つは、上記の式（５）によって、ブリッジ差を関数、ｇ：ｇ＝｜ＢＤ｜において使用し得るものであり、上記の式（６）によって、関数をしきい値Ｑに、ｇ＜Ｑとして適用し得る。

ブロック１１０８において、ｇがＱより大であるならば、図８または９のエラー／ノーエラー信号８１８ａまたは９１８ａは、ブロック１１１０においてエラー状況にセットされ、プロセスはブロック１１０２に戻る。ブロック１１０８において、ｇがＱより大でないならば、図８または９のエラー／ノーエラー信号８１８ａまたは９１８ａは、ブロック１１１２においてノーエラー状況にセットされ、プロセスはブロック１１０２に戻る。

ブロック１１１２において生成されるエラー状況は、ターゲット物体のすべての回転に対して静的に、ターゲット物体が回転する際にランダムに断続的に、または、ターゲット物体が回転する際に周期的に発生し得る。すべての局面において、図８または９の磁場センサ８００または９００は、エラー状況の間、ターゲット物体の通過する特徴部のエッジを指し示すための、フォーマットされた信号８１４ａまたは９１４ａを生成すべきではない。かくして、エッジの誤った指し示しが回避され得る。

２つのプロセスが、図１０および１１と関連して説明されるが、Ｕｌｅｆｔ信号とＵｒｉｇｈｔ信号との間の分離を識別することができる他のプロセスが可能である。
図１２を今から参照すると、グラフ１２００は、任意の単位での、ターゲット物体、例えば図６の３１８の回転の角度の単位でのスケールを伴う水平軸と、任意の単位での、電圧でのスケールを伴う垂直軸とを有し得る。

第１の信号１２０２は、図３の磁場センサ３００が、図３の回転する、または動くターゲット物体３１８の存在下にあるときの、図８および９それぞれのＵｌｅｆｔ信号８０２ａ、９０２ａと同じまたは同様であり得る。

第２の信号１２０４は、図８および９それぞれのＵｒｉｇｈｔ信号８０４ａ、９０４ａと同じまたは同様であり得る。
信号１２０２、１２０４は、磁気抵抗素子３０４、３０６および３０８、３１０の対の間の距離３１６に起因する相対位相差を有する。

信号１２０６は、Ｕｌｅｆｔ信号１２０２とＵｒｉｇｈｔ信号１２０４との間の差を指し示し、図８および９それぞれの信号８０６ａ、９０６ａと同じまたは同様であり得る。
囲み１２０８、１２１０は、ＵｌｅｆｔおよびＵｒｉｇｈｔ信号１２０２、１２０４の領域である。領域は、Ｕｌｅｆｔ信号１２０２およびＵｒｉｇｈｔ信号１２０４が、互いのあらかじめ決定された距離の中にあることを指し示す。例えば、上記の式（３）および（６）を確認されたい。

囲み１２１２および１２１４は、囲み１２０８、１２１０それぞれと同じ角度幅であり、囲み１２０８、１２１０それぞれとそろう。
点１２０２ａ、１２０４ａは、信号１２０２、１２０３それぞれの、ほんの１つの点を指し示す。式（１）による点１２０２ａ、１２０４ａの値の比、または、式（４）による点１２０２ａ、１２０４ａの値の差のいずれかが、図１０または１１それぞれのプロセスにおいて使用され得る。信号１２０２、１２０４上の後続の点（示されない）が、プロセスの間使用され得る。

図１０および１１の方法の目的のために、ブリッジ信号ＵｌｅｆｔおよびＵｒｉｇｈｔ（１２０２、１２０４）は、エラー状況の検出のために別個に考慮されるが、ＵｌｅｆｔおよびＵｒｉｇｈｔ信号は、２状態比較信号８２０、９２０を生成するために、図８または９の第３の差動増幅器８０６、９０６により組み合わされる、信号１２０６を生成するために組み合わされるということが察知されるべきである。

図８および９と関連して上記で説明されたように、モジュール８２２、９２２の中の比較器は、比較信号８０６ａ、９０６ａ（すなわち、信号１２０６）を、より多くのしきい値のうちの１つと比較して、２状態比較信号８２０、９２０を生成することができる。よって、囲み１２１２、１２１４は、比較信号８２０、９２０が、通常に状態を変化させることになる、および、エラー／ノーエラー信号８１８ａ、９１８ａが、ノーエラー状況を指し示す状態を有する、信号１２０６の領域を指し示す。ブリッジ分離決定モジュール８１６、９１６および関数／しきい値モジュール８１８、９１８の動作、ならびに、図１０のプロセス１０００または図１１のプロセス１１００を使用することにより、一部の実施形態において、比較信号８２０、９２０は、信号１２０２、１２０４の任意のものが式（３）または（６）の状況に達するときに、状態を変化させることを可能とされない。換言すれば、点１２０２ａ、１２０４ａが遠く隔たることを引き起こすエラー状況があるならば、エラー／ノーエラー信号８１８ａ、９１８ａは、エラー状況を指し示す状態をとることになる。

図１３を今から参照し、図４と関連して上記で説明された非応答的磁気抵抗素子を参照すると、非応答的磁気抵抗素子１３００は、複数の細いストリップの磁気抵抗素子層、例えばストリップ１３１０を含み得る。細いストリップは、駆動電流が、並列なすべてのストリップを通って流れるように、接触部１３０４、１３０６の間に結合され得る。従来のＧＭＲ素子において使用される、より太いストリップより高い抵抗を有する、細いストリップは、並列に結合されるとき、従来のＧＭＲ素子のものと同様の全抵抗および温度係数を有し得る。しかしながら、ストリップの細い性質に起因して、細いストリップの中の反磁場が、非応答的磁気抵抗素子１３００の感度があればそれを低減し得るものであり、すなわち、非応答的磁気抵抗素子１３００の自由層内の磁場が、外部磁場に応答して回転する能力を低減し得る。

一部の実施形態において、細いストリップは、各々、上に細いストリップが形成される基板に平行な方向で、１ミクロン以下の幅（最も短い寸法）を有する。他の実施形態において、細いストリップは、各々、５００ミクロン以下の幅を有する。他の実施形態において、細いストリップは、各々、２００ミクロン以下の幅を有する。

一部の実施形態において、非応答的磁気抵抗素子１３００は、さらには、端部ストリップ１３０８と、端部ストリップ１３１４とを含み得る。端部ストリップ１３０８、１３１４は、非応答的磁気抵抗素子１３００の、より良好なリソグラフィ処理を提供し得る。

細いストリップは、伸長された長さを伴って高い信頼性で製造するのが困難であり得る。かくして、一部の実施形態において、各々が複数の細いストリップを伴う、複数の非応答的磁気抵抗素子１３００は、ブリッジ、例えば図５のブリッジ５００ａ、５００ｂにおいて一体で使用される能動磁気抵抗素子の抵抗に近似的に等しい、所望される全抵抗を達成するために、直列に結合され得る。

図４と関連して上記で説明されたように、他の技法、および、他の構造が、非応答的磁気抵抗素子を生成するために使用され得る。
図１３を今から参照すると、例示的なコンピュータシステム１３００は、コンピュータバス１３０６を含み得る。プロセッサ１３０２および揮発性メモリ１３０４が、コンピュータバス１３０６に結合され得る。不揮発性メモリ１３０８、例えばハードドライブまたはＥＥＰＲＯＭは、各々がコンピュータバス１３０６に結合される、コンピュータ命令１３１０と、オペレーティングシステム１３１２と、データメモリ１３１４とを含み得る。

図８および９の上記の磁場センサ８００、９００の一部の実施形態において、磁場センサの一部分、例えば、ブリッジ分離決定モジュール８１６、９１６、および／または、関数／しきい値モジュール８１８、９１８は、コンピュータ命令１３１２内のソフトウェア命令の中に記憶され得る。

本明細書において引用されるすべての参照文献は、ここに、それらの全体が参照により本明細書に組み込まれている。
本発明の好まれる実施形態を説明したことで、これらの概念を組み込む他の実施形態が使用され得るということが、今や、当業者には明らかになるであろう。加うるに、本発明の一部分として含まれるソフトウェアが、コンピュータ可読記憶媒体を含むコンピュータプログラム製品の形で実施され得る。例えば、そのようなコンピュータ可読記憶媒体は、乗って記憶されるコンピュータ可読プログラムコードセグメントを有する、ハードドライブデバイス、ＲＡＭ、ＲＯＭ、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、またはコンピュータディスケットなどの、コンピュータ可読メモリデバイスを含み得る。用語、コンピュータ可読記憶媒体は、一時的信号を含まない。本明細書において使用される際、用語「非一時的」は、データが一時記憶され得るコンピュータ可読記憶媒体を排除しない。対照的に、コンピュータ可読伝送媒体は、デジタルまたはアナログ信号として乗って搬送されるプログラムコードセグメントを有する、光学、有線、またはワイヤレスのいずれかの通信リンクを含み得る。よって、本発明は、説明される実施形態に制限されるべきではなく、むしろ、単に、添付される特許請求の範囲の趣旨および範囲により制限されるべきであるということが提言される。本明細書において引用されるすべての刊行物および参照文献は、明確に、それらの全体が参照により本明細書に組み込まれている。

本明細書において説明される実施形態の要素は、上記で具体的に論述されない他の実施形態を形成するために組み合わされ得る。単一の実施形態の文脈において説明される様々な要素は、さらには、別個に、または、任意の適した副組合せで提供され得る。本明細書において具体的に説明されない他の実施形態が、さらには、後に続く特許請求の範囲の、範囲の中にある。

Claims (43)

1. 磁場センサにおいてエラー状況(error condition)を決定する方法であって、
   第１のフル(full)ブリッジ回路により生成された第１のブリッジ信号を受信するステップと、
   第２のフルブリッジ回路により生成された第２のブリッジ信号を受信するステップと、
   前記第１のブリッジ信号および前記第２のブリッジ信号からブリッジ分離(separation)を決定するステップと、
   前記ブリッジ分離の関数(function)をしきい値の値と比較するステップと、
   前記比較するステップに応答して、前記エラー状況を指し示す、または、前記エラー状況を指し示さないエラー信号を生成するステップと
   を含む、方法。
2. 前記エラー信号が前記エラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するステップと、
   前記エラー信号が前記エラー状況を指し示さないことに応答して、前記第１の信号特性とは異なる第２の信号特性を有する前記出力信号を生成するステップと、
   前記出力信号を前記磁場センサ上のピンに伝達するステップと
   をさらに含む、請求項１に記載の方法。
3. 前記第１のフルブリッジ回路は、
   第１の磁場に応答的な、第１の２つの磁気抵抗素子と、
   前記第１の磁場に、実質的に、応答性が低い、または、応答的でない、第１の２つのダミー磁気抵抗素子と
   を備える、請求項１に記載の方法。
4. 前記第１の２つの磁場感知素子は、第１の２つの巨大磁気抵抗（ＧＭＲ）素子を備える、請求項３に記載の方法。
5. 前記第２のフルブリッジ回路は、
   第２の磁場に応答的な、第２の２つの磁気抵抗素子と、
   前記第２の磁場に、実質的に、応答性が低い、または、応答的でない、第２の２つのダミー磁気抵抗素子と
   を備える、請求項３に記載の方法。
6. 前記第２の２つの磁場感知素子は、第２の２つの巨大磁気抵抗（ＧＭＲ）素子を備える、請求項５に記載の方法。
7. 前記第１の２つのダミー磁気抵抗素子、および、前記第２の２つのダミー磁気抵抗素子は、各々、並列に結合される複数の細いストリップの磁気抵抗素子層からなり、前記複数の細いストリップの各々の１つは、５００ナノメートル未満の基板に平行な最も短い寸法を有する、請求項５に記載の方法。
8. 前記エラー信号が前記エラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するステップと、
   前記エラー信号が前記エラー状況を指し示さないことに応答して、前記第１の信号特性とは異なる第２の信号特性を有する前記出力信号を生成するステップと、
   前記出力信号を前記磁場センサの外側に伝達するステップと
   をさらに含む、請求項５に記載の方法。
9. 前記ブリッジ分離を前記決定するステップは、前記第１のブリッジ信号を前記第２のブリッジ信号により除算するステップ、または、前記第２のブリッジ信号を前記第１のブリッジ信号により除算するステップを含む、請求項１に記載の方法。
10. 前記ブリッジ分離の前記関数を前記しきい値の値と前記比較するステップは、
    前記ブリッジ分離マイナス１の絶対値が前記しきい値の値より大であることに応答して、第１の状態を伴う前記エラー信号を生成するステップと、
    前記ブリッジ分離マイナス１の前記絶対値が前記しきい値の値以下であることに応答して、前記第１の状態とは異なる第２の状態を伴う前記エラー信号を生成するステップと
    を含む、請求項９に記載の方法。
11. 前記エラー信号が前記エラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するステップと、
    前記エラー信号が前記エラー状況を指し示さないことに応答して、前記第１の信号特性とは異なる第２の信号特性を有する前記出力信号を生成するステップと、
    前記出力信号を前記磁場センサの外側に伝達するステップと
    をさらに含む、請求項１０に記載の方法。
12. 前記ブリッジ分離を前記決定するステップは、前記第１および第２のブリッジ信号を減算するステップを含む、請求項１に記載の方法。
13. 前記ブリッジ分離の前記関数を前記しきい値の値と前記比較するステップは、
    前記ブリッジ分離の絶対値が前記しきい値の値より大であることに応答して、第１の状態を伴う前記エラー信号を生成するステップと、
    前記ブリッジ分離の前記絶対値が前記しきい値の値以下であることに応答して、前記第１の状態とは異なる第２の状態を伴う前記エラー信号を生成するステップと
    を含む、請求項１２に記載の方法。
14. 前記エラー信号が前記エラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するステップと、
    前記エラー信号が前記エラー状況を指し示さないことに応答して、前記第１の信号特性とは異なる第２の信号特性を有する前記出力信号を生成するステップと、
    前記出力信号を前記磁場センサの外側に伝達するステップと
    をさらに含む、請求項１３に記載の方法。
15. 第１のフルブリッジ回路により生成された第１のブリッジ信号を受信することと、
    第２のフルブリッジ回路により生成された第２のブリッジ信号を受信することと、
    前記第１のブリッジ信号および前記第２のブリッジ信号からブリッジ分離を決定することと、
    前記ブリッジ分離の関数をしきい値の値と比較することと、
    前記比較することに応答して、エラーを指し示す、または、ノーエラーを指し示すエラー信号を生成することと
    を行うように構成される、１つまたは複数の回路モジュール
    を備える磁場センサ。
16. 前記１つまたは複数の回路モジュールは、
    前記エラー信号が前記エラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成することと、
    前記エラー信号が前記エラー状況を指し示さないことに応答して、前記第１の信号特性とは異なる第２の信号特性を有する前記出力信号を生成することと、
    前記出力信号を前記磁場センサ上のピンに伝達することと
    を行うようにさらに構成される、請求項１５に記載の磁場センサ。
17. 前記第１のフルブリッジ回路は、
    第１の磁場に応答的な、第１の２つの磁気抵抗素子と、
    前記第１の磁場に、実質的に、応答性が低い、または、応答的でない、第１の２つのダミー磁気抵抗素子と
    を備える、請求項１５に記載の磁場センサ。
18. 前記第１の２つの磁場感知素子は、第１の２つの巨大磁気抵抗（ＧＭＲ）素子を備える、請求項１７に記載の磁場センサ。
19. 前記第２のフルブリッジ回路は、
    第２の磁場に応答的な、第２の２つの磁気抵抗素子と、
    前記第２の磁場に、実質的に、応答性が低い、または、応答的でない、第２の２つのダミー磁気抵抗素子と
    を備える、請求項１７に記載の磁場センサ。
20. 前記第２の２つの磁場感知素子は、第２の２つの巨大磁気抵抗（ＧＭＲ）素子を備える、請求項１９に記載の磁場センサ。
21. 前記第１の２つのダミー磁気抵抗素子、および、前記第２の２つのダミー磁気抵抗素子は、各々、並列に結合される複数の細いストリップの磁気抵抗素子層からなり、前記複数の細いストリップの各々の１つは、５００ナノメートル未満の基板に平行な最も短い寸法を有する、請求項１９に記載の磁場センサ。
22. 前記１つまたは複数の回路モジュールは、
    前記エラー信号が前記エラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成することと、
    前記エラー信号が前記エラー状況を指し示さないことに応答して、前記第１の信号特性とは異なる第２の信号特性を有する前記出力信号を生成することと、
    前記出力信号を前記磁場センサ上のピンに伝達することと
    を行うようにさらに構成される、請求項１９に記載の磁場センサ。
23. 前記ブリッジ分離を前記決定することは、前記第１のブリッジ信号を前記第２のブリッジ信号により除算すること、または、前記第２のブリッジ信号を前記第１のブリッジ信号により除算することを含む、請求項１５に記載の磁場センサ。
24. 前記１つまたは複数の回路モジュールは、
    前記ブリッジ分離マイナス１の絶対値が前記しきい値の値より大であることに応答して、第１の状態を伴う前記エラー信号を生成することと、
    前記ブリッジ分離マイナス１の前記絶対値が前記しきい値の値以下であることに応答して、前記第１の状態とは異なる第２の状態を伴う前記エラー信号を生成することと
    を行うようにさらに構成される、請求項２３に記載の磁場センサ。
25. 前記１つまたは複数の回路モジュールは、
    前記エラー信号が前記エラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成することと、
    前記エラー信号が前記エラー状況を指し示さないことに応答して、前記第１の信号特性とは異なる第２の信号特性を有する前記出力信号を生成することと、
    前記出力信号を前記磁場センサ上のピンに伝達することと
    を行うようにさらに構成される、請求項２４に記載の磁場センサ。
26. 前記ブリッジ分離を前記決定することは、前記第１および第２のブリッジ信号を減算することを含む、請求項１５に記載の磁場センサ。
27. 前記１つまたは複数の回路モジュールは、
    前記ブリッジ分離の絶対値が前記しきい値の値より大であることに応答して、第１の状態を伴う前記エラー信号を生成することと、
    前記ブリッジ分離の前記絶対値が前記しきい値の値以下であることに応答して、前記第１の状態とは異なる第２の状態を伴う前記エラー信号を生成することと
    を行うようにさらに構成される、請求項２６に記載の磁場センサ。
28. 前記１つまたは複数の回路モジュールは、
    前記エラー信号が前記エラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成することと、
    前記エラー信号が前記エラー状況を指し示さないことに応答して、前記第１の信号特性とは異なる第２の信号特性を有する前記出力信号を生成することと、
    前記出力信号を前記磁場センサ上のピンに伝達することと
    を行うようにさらに構成される、請求項２７に記載の磁場センサ。
29. 第１のフルブリッジ回路により生成された第１のブリッジ信号を受信するための手段と、
    第２のフルブリッジ回路により生成された第２のブリッジ信号を受信するための手段と、
    前記第１のブリッジ信号および前記第２のブリッジ信号からブリッジ分離を決定するための手段と、
    前記ブリッジ分離の関数をしきい値の値と比較するための手段と、
    前記比較することに応答して、エラーを指し示す、または、ノーエラーを指し示すエラー信号を生成するための手段と
    を備える磁場センサ。
30. 前記エラー信号が前記エラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するための手段と、
    前記エラー信号が前記エラー状況を指し示さないことに応答して、前記第１の信号特性とは異なる第２の信号特性を有する前記出力信号を生成するための手段と、
    前記出力信号を前記磁場センサ上のピンに伝達することと
    をさらに備える、請求項２９に記載の磁場センサ。
31. 前記第１のフルブリッジ回路は、
    第１の磁場に応答的な、第１の２つの磁気抵抗素子と、
    前記第１の磁場に、実質的に、応答性が低い、または、応答的でない、第１の２つのダミー磁気抵抗素子と
    を備える、請求項２９に記載の磁場センサ。
32. 前記第１の２つの磁場感知素子は、第１の２つの巨大磁気抵抗（ＧＭＲ）素子を備える、請求項３１に記載の磁場センサ。
33. 前記第２のフルブリッジ回路は、
    第２の磁場に応答的な、第２の２つの磁気抵抗素子と、
    前記第２の磁場に、実質的に、応答性が低い、または、応答的でない、第２の２つのダミー磁気抵抗素子と
    を備える、請求項３１に記載の磁場センサ。
34. 前記第２の２つの磁場感知素子は、第２の２つの巨大磁気抵抗（ＧＭＲ）素子を備える、請求項３３に記載の磁場センサ。
35. 前記第１の２つのダミー磁気抵抗素子、および、前記第２の２つのダミー磁気抵抗素子は、各々、並列に結合される複数の細いストリップの磁気抵抗素子層からなり、前記複数の細いストリップの各々の１つは、５００ナノメートル未満の基板に平行な最も短い寸法を有する、請求項３３に記載の磁場センサ。
36. 前記エラー信号が前記エラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するための手段と、
    前記エラー信号が前記エラー状況を指し示さないことに応答して、前記第１の信号特性とは異なる第２の信号特性を有する前記出力信号を生成するための手段と、
    前記出力信号を前記磁場センサの外側に伝達するための手段と
    をさらに備える、請求項３３に記載の磁場センサ。
37. 前記ブリッジ分離を決定するための前記手段は、前記第１のブリッジ信号を前記第２のブリッジ信号により除算すること、または、前記第２のブリッジ信号を前記第１のブリッジ信号により除算することを含む、請求項２９に記載の磁場センサ。
38. 前記ブリッジ分離の前記関数を前記しきい値の値と比較するための前記手段は、
    前記ブリッジ分離マイナス１の絶対値が前記しきい値の値より大であることに応答して、第１の状態を伴う前記エラー信号を生成するための手段と、
    前記ブリッジ分離マイナス１の前記絶対値が前記しきい値の値以下であることに応答して、前記第１の状態とは異なる第２の状態を伴う前記エラー信号を生成するための手段と
    を備える、請求項３７に記載の磁場センサ。
39. 前記エラー信号が前記エラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するための手段と、
    前記エラー信号が前記エラー状況を指し示さないことに応答して、前記第１の信号特性とは異なる第２の信号特性を有する前記出力信号を生成するための手段と、
    前記出力信号を前記磁場センサの外側に伝達するための手段と
    をさらに備える、請求項３８に記載の磁場センサ。
40. 前記ブリッジ分離を決定するための前記手段は、前記第１のブリッジ信号および前記第２のブリッジ信号を減算することを含む、請求項２９に記載の磁場センサ。
41. 前記ブリッジ分離の前記関数を前記しきい値の値と比較するための前記手段は、
    前記ブリッジ分離の絶対値が前記しきい値の値より大であることに応答して、第１の状態を伴う前記エラー信号を生成するための手段と、
    前記ブリッジ分離の前記絶対値が前記しきい値の値以下であることに応答して、前記第１の状態とは異なる第２の状態を伴う前記エラー信号を生成するための手段と
    を備える、請求項４０に記載の磁場センサ。
42. 前記エラー信号が前記エラー状況を指し示すことに応答して、第１の信号特性を有する出力信号を生成するための手段と、
    前記エラー信号が前記エラー状況を指し示さないことに応答して、前記第１の信号特性とは異なる第２の信号特性を有する前記出力信号を生成するための手段と、
    前記出力信号を前記磁場センサの外側に伝達するための手段と
    をさらに備える、請求項４１に記載の磁場センサ。
43. 磁場センサ内に実行可能命令を記憶するための非一時的機械可読記憶媒体であって、前記命令は、
    第１のフルブリッジ回路により生成された第１のブリッジ信号を受信することと、
    第２のフルブリッジ回路により生成された第２のブリッジ信号を受信することと、
    前記第１のブリッジ信号および前記第２のブリッジ信号からブリッジ分離を決定することと、
    前記ブリッジ分離の関数をしきい値の値と比較することと、
    前記比較することに応答して、エラーを指し示す、または、ノーエラーを指し示すエラー信号を生成することと
    を行うための命令を含む、非一時的機械可読記憶媒体。

Images