JP2021197523A - イメージセンサ及び撮像装置 - Google Patents

Abstract

【課題】構造を簡易かつ小型化しつつ、低電圧の電界生成用電圧源を適用可能で、時間分解能をより小さくする。【解決手段】イメージセンサは、所定の厚さを有する円柱であって、裏面２から入射する光から、入射量に応じた量の電荷を生起するゲルマニウムからなる光電変換層３５と、画素に対応し、光電変換層３５を中心にして、その側面の全域の周囲を囲繞するシリコンからなる回路拡散層９と、回路拡散層９の表面側に絶縁層３９を介して設けられ、光電変換層３５の中心１０からの距離が等しい位置に放射状に配置された複数の電荷収集ゲート電極７，１１とを備える。光電変換層３５は、ゲルマニウムに入射する赤色光の平均侵入長の２〜３倍に設定され、その厚さ寸法は回路拡散層９の厚さに対応している。【選択図】図１２

Description

本発明は、観察対象である現象を高速で撮像する撮像技術に関する。

近年、産業上や研究面から、観察対象となる不可逆現象などをワンショット連続撮影で観察したり、高速で変化する現象をより高感度かつ高速で撮影する、高い時間分解能を有するイメージセンサの開発が求められている。

（マルチ電荷収集ゲートイメージセンサ）
非特許文献１には、時間分解能１０ナノ秒（１億枚／秒）のイメージセンサの構成、及びこのイメージセンサによる光の飛翔の連続撮影例が開示されている。このイメージセンサを用いた光の飛翔の連続撮影の開示はこの文献が世界初である。

図１は、時間分解能１０ナノ秒のイメージセンサの１画素分の断面図１を示すもので、裏面２（図では上面）に入射した入射光３から、光電変換層（フォトダイオード）４内で電子が生起され、その電子の進行する軌跡５を示している。図２は、表面６（図１の下面側）に形成された電極の配置を示している。表面６に形成された電極の一つ７と裏面２との間に印加された大きな逆電圧で電子を高速で表面６側に集めるようにしている。表面６側に向かう電子は、途中で電位障壁としてのｐ−ｗｅｌｌ８で画素中心に偏向されて表面６側の回路拡散層９の中心１０に導かれる。

回路拡散層９には、図２に示すように、中心１０の周りに等距離で放射状に配置された複数の電荷収集ゲート電極７，１１を備える。電荷収集ゲート電極の内の１つの電極７に電圧ＶＨを印加し、残りの電荷収集ゲートの電極１１に電圧ＶＬ（ＶＨ＞ＶＬ）を印加すると、電子（図１の白丸）は、電圧ＶＨが印加された電荷収集ゲート電極７に向けられ、その上に集められる。このようにして、順次、電荷収集ゲート電極７を切り替えて短時間間隔で電圧ＶＨをパルス状に印加し、他に電圧ＶＬを印加することで、電子は、順次異なる電荷収集ゲート電極７上に集められる。そして、各電荷収集ゲート電極に電荷保存ゲート１２，１３を接合しておくと、各電荷収集ゲート電極７に集められた電子は、各電荷収集ゲート電極に接合されている電荷保存ゲートに個別に保存される。

図３は、フォトダイオード４で生起された電子の軌跡１４を示し、図４は、電子が裏面２からある深さ（縦軸）まで達する時間（横軸）を示している。ｐ−ｗｅｌｌ８上での水平運動によって電子の到達時間の拡がり１５が大きくなり、これが時間分解能を広げる支配要因であることがわかる。

非特許文献１及び特許文献１には、光電変換層における電子の収集を兼ねた水平運動の抑制手段を開示している。抑制手段としては、図５に示すように、パイプ状のフォトダイオード（ガイドパイプ）１６と、下向きに凸のピラミッド状のフォトダイオード（電荷収集ピラミッド）１７とが開示されている。また、図５には、３種類の電子収集手段に対する時間分解能も開示されている。ｐ−ｗｅｌｌを用いた態様では、約１ｎｓ（図５では９９０ｐｓ）の時間分解能が達成できている。

実際に開発したイメージセンサでは、ゲートの駆動電圧を生成するドライバ回路から電荷収集ゲートまでが、通常のイメージセンサと同様に、受光面の外部から内部に向けて水平に数ｍｍの距離であったため時間分解能が１０ｎｓであった。一方、ドライバ回路を３次元接合して画素群単位で電荷収集ゲートを駆動すれば、両者の距離は１／１００程度の数１０μｍになり、１ｎｓの時間分解能で駆動できる。このための駆動回路も既に試作され、非特許文献２に開示されているように評価されている。

さらに、ガイドパイプ１６や電荷収集ピラミッド１７のような電子の水平運動の抑制手段を導入すれば、図５に示すように、５０ピコ秒（ｐｓ）から１００ピコ秒（ｐｓ）程度を実現できる。また、図５に示すイメージセンサの画素構造は、いずれも回路拡散層９の裏面２側（図では上側）にフォトダイオード４,１６,１７を重ねた、２階建て構成されたものである。フォトダイオード４,１６,１７の下端１８のサイズは、画素サイズ（回路拡散層９のサイズ）より十分小さい。

撮影終了後、電荷保存ゲート１２，１３に一旦保存された信号電荷は画素外に、さらにイメージセンサ外に読み出され、画像構成に従って映像として再生されれば、電荷収集ゲートを構成する電極の数だけの枚数の連続画像が得られる。なお、図５に示す構造を備えるイメージセンサは、裏面照射マルチ電荷収集ゲートイメージセンサと呼ばれている。

（限界時間分解能）
非特許文献３には、直径が無限小のフォトダイオードの表面側に十分高い時間分解能の検出器が接続されているときの時間分解能の式が開示されている。この場合、電子の水平運動はないため、この式はフォトダイオードの上下に、ある電界を掛けるときの時間分解能の式になる。

シリコンでは飽和ドリフト速度に達するときの電界とほぼ同じ電界の時、電子の進行方向の拡散係数が最小値を取る。このときの電界をＣｒｉｔｉｃａｌ Ｆｉｅｌｄ（限界電界）と呼ぶ。時間分解能は、ドリフト速度が大きいほど及び進行方向の拡散係数が小さいほど、小さいので、限界電界のとき、理論的下限、すなわち限界時間分解能になる。例えば、シリコンのフォトダイオードの裏面に５５０ｎｍの緑色光が直角に光が入射するとし、フォトダイオートの厚さがこの光の平均侵入長に等しいとするとき、理論的限界時間分解能は１１．１ｐｓである。実際にはフォトダイオード部分から電荷収集ゲートへの信号電荷の振り分けなどのための時間が必要である。従って、図５に例示するように、シリコンの場合に現実的に実現可能な時間分解能は、１１．１ｐｓの５倍から１０倍程度の５０ｐｓから１００ｐｓ程度である。

現実的に実現可能な時間分解能と理論的な限界を分けて説明することが必要な場合は、前者を現実的限界時間分解能、後者を理論的限界時間分解能と呼ぶことにする。限界時間分解能の式を単純化すると、限界時間分解能は、入射光のフォトダイオードへの侵入深さ（１／吸収係数）と飽和ドリフト速度の比に比例することがわかる。限界時間分解能では、フォトダイオードに非常に大きな逆電圧が掛けられている。例えば、シリコンでは限界電界は２５ｋＶ／ｃｍ（２．５Ｖ／μｍ）であるので、例えば、フォトダイオードの厚さが１０μｍであると、表面６のグラウンド電圧が０Ｖのとき、裏面２の電圧は−２５Ｖとなる。

（マクロピクセルイメージセンサ）
複数の画素を一組にして、それぞれに異なる役割を持たせて新たな機能を付与することができる。これらの一組の画素はマクロピクセルといわれ、１個のマクロピクセルを構成する画素は要素画素といわれる。マクロピクセルを備えたイメージセンサで、要素画素で順番に撮像を行う場合、マルチ電荷収集ゲートに比して時間分解能をより小さくすることができる。一方、この場合、１個の要素画素で撮影している間、他の要素画素に入射した信号はドレーンから排出する必要があるので、感度は（１／要素画素数）となり、その低下は否めない。

（クロストークと電界フリンジ）
真正シリコンに対する、波長５５０ｎｍの緑色光の侵入長は１．７μｍ、波長６５０ｎｍの赤色光の侵入長は４μｍである。入射光の大部分を光電変換するには、その２倍から３倍の寸法が必要であり、最低３μｍ、好ましくは１０μｍ以上の光電変換層の厚さが必要である。

図６は、ガイドパイプ構造のフォトダイオード１６を持つマルチ電荷収集ゲートイメージセンサの１画素の断面構造と等電位線の概念的な説明図を示している。このイメージセンサは、画素中心にガイドゲート１９を備え、その周りの円周上に電荷収集ゲート電極７，１１を備えている。それぞれの寸法は、例えば以下のとおりである。画素サイズの幅２０は７μｍ、フォトダイオード１６の厚さ２１は５μｍで、幅２２は１μｍである。また、回路拡散層９の厚さ２３は１μｍである。各ゲート電極の幅は０．８μｍである。

図６では、ガイドゲート１９の電極に３Ｖが掛けられる。他の全てのゲートの電極には０Ｖが掛けられる。裏面２には、−１５Ｖが掛けられる。図６において、電位の正方向を下向きとする。シリコンからなる回路拡散層９中の電位は、３Ｖが掛けられたガイドゲート１９の上にやや凸になる。この時、ガイドゲート１９の直上のシリコン中の電位は２Ｖで、他の電極上の電位は０Ｖであるから、電位差は２Ｖとなる。この電位差は、シリコン中を上に向かうに従って小さくなり、等電位線は滑らかになる。この効果を電界フリンジ効果と呼ぶ。フリンジ効果が十分小さくなる垂直距離を「フリンジ有効距離」と呼ぶことにする。フリンジ有効距離は、半導体層の誘電率、不純物濃度、電位変化の周波数、電圧振幅、及び電極のサイズ等に依存するが、直接的に関係するのは電極のサイズである。すなわち電極面からシリコンの内部方向の距離が大きくなるに従って、電極近傍の電位と周辺の電位が単純に平均化されるからである。フリンジ有効距離は、電極に掛ける電圧の振幅が特別に大きい場合を除いて、電極サイズの１倍から最長でも２倍である。電子は、等電位線に直交する方向に曲がって、電圧ＶＨが掛かったガイドゲート１９の方に偏向する。しかし、回路拡散層９がフリンジ有効距離より厚いと、この偏向を受ける前に水平方向に大きく拡散する。

図７では、ガイドゲート１９に２Ｖを掛け、電荷収集ゲートの一つの電極７に３Ｖを掛けている。他の電極には０Ｖを掛けている。電子は、ガイドゲート１９と電圧ＶＨが掛かった電荷収集ゲート電極７に向かって集まる。電界フリンジ効果が届かない距離では、水平方向に拡散し、電圧ＶＨが掛かった電荷収集ゲート電極７以外の電荷収集ゲート電極１１に迷入する。このため、連続する画像信号の間の混合が起こる。すなわち時間的クロストークが生じる。従って、過度のクロストークを防ぐには、回路拡散層９の厚さ２３、電極に掛ける電圧の振幅が特別に大きい場合を除いて、少なくともフリンジ有効距離程度、すなわち厚さは電荷収集ゲートのサイズの２倍程度以下が好ましい。一方、電荷収集ゲートを高速駆動するには、電荷収集ゲートのサイズは小さいほど良い。しかし、イメージセンサの場合は、リーク電流等によるノイズの生成を厳しく抑制する必要があるため、１００ｎｍ程度は必要である。電極サイズを最長でも１μｍ程度とすると、回路拡散層９の厚さ２３は、２μｍ以下が好ましい。一方、可視光に対するシリコンのフォトダイオードの厚さは光の侵入長の２倍から３倍であるから、最低でも３μｍ必要である。赤色光に対する感度を上げるには１０μｍ以上が望まれる。このため、シリコンでマルチ電荷集ゲートイメージセンサ構造を作製しようとすれば、比較的薄い回路拡散層９の上に、画素中心への電子の収集構造を備えた、厚さ３μｍ以上のフォトダイオードが搭載されている構造になる。

特開２０１９−１６１２１１号公報

Ｔａｋｅｈａｒｕ Ｇ． Ｅｔｏｈ， ｅｔ ａｌ．， Ｌｉｇｈｔ−ｉｎ−Ｆｌｉｇｈｔ Ｉｍａｇｉｎｇ ｂｙ ａ Ｓｉｌｉｃｏｎ Ｉｍａｇｅ Ｓｅｎｓｏｒ： Ｔｏｗａｒｄ ｔｈｅ Ｔｈｅｏｒｅｔｉｃａｌ Ｈｉｇｈｅｓｔ Ｆｒａｍｅ， １９（１０）， ２２４７， ２０１９． Ｃ．Ｚｈａｎｇ， ｅｔ． ａｌ．， Ｐｉｘｅｌ ｐａｒａｌｌｅｌ ｌｏｃａｌｉｚｅｄ ｄｒｉｖｅｒ ｄｅｓｉｇｎ ｆｏｒ ａ １２８ ｘ ２５６ ｐｉｘｅｌ ａｒｒａｙ ３Ｄ １Ｇｆｐｓ ｉｍａｇｅ ｓｅｎｓｏｒ， Ｐｒｏｃ． ＳＰＩＥ１０３２８， Ｓｅｌｅｃｔｅｄ Ｐａｐｅｒｓ ｆｒｏｍ ｔｈｅ ３１ｓｔ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｇｒｅｓｓ ｏｎ Ｈｉｇｈ−ｓｐｅｅｄ Ｉｍａｇｉｎｇ ａｎｄ Ｐｈｏｔｏｎｉｃｓ， １０３２８−０７， ２０ Ｆｅｂｒｕａｒｙ ２０１７． Ｔａｋｅｈａｒｕ Ｇｏｊｉ Ｅｔｏｈ， ｅｔ ａｌ．， Ｔｈｅ Ｔｈｅｏｒｅｔｉｃａｌ Ｈｉｇｈｅｓｔ Ｆｒａｍｅ Ｒａｔｅ ｏｆ Ｓｉｌｉｃｏｎ Ｉｍａｇｅ Ｓｅｎｓｏｒｓ， １７（３）， ４８３， ２０１７．

図１、図５〜図７及び図１０（Ｃ）に示す従来のイメージセンサは、採用する半導体の物性に依存して光電変換層の厚さが回路拡散層の厚さに比べて大寸法のものとなっており、その結果、光電変換層を回路拡散層の上段に配置するという、いわゆる２階建て構造が採用されている。従って、イメージセンサの構造が複雑かつ大型化し（嵩高となり）、さらにはより高電位を発生する電界生成用電圧源を必要とするなどしていた。

本発明は上記に鑑みてなされたもので、構造を簡易かつ小型化し、さらに低電圧の電界生成用電圧源を適用可能で、時間分解能をより小さくするイメージセンサ及び撮像装置を提供することを目的とするものである。

（課題を解決するための方針）
（シリコンとゲルマニウムの物性）
図８は、シリコンとゲルマニウムへの入射波長２４と吸収係数２５の関係を示している。光の侵入長は吸収係数の逆数である。

図９は、左側の図表に、シリコンについての電界２６とドリフト速度２７との関係を示し、右側の図表に、ゲルマニウムについての電界２６とドリフト速度２７との関係を示している。なお、図中、縦軸のドリフト速度２７は、１０^６〜１０^７のスケールで示されている。また、横軸の電界２６は、シリコンでは１０^１〜１０^５のスケールであり、ゲルマニウムでは１０^２〜１０^４のスケールで示されている。

ドリフト速度がほぼ一定値の飽和ドリフト速度に達するときの電界を限界電界と呼ぶことにする。シリコンとゲルマニウムとで大きく異なるのは、光の侵入長と限界電界である。ゲルマニウムに対する可視光の侵入長は、シリコンのそれの約１／４４である。ゲルマニウムの限界電界は、シリコンのそれの約１／６である。一方、ゲルマニウムの限界電界時の飽和ドリフト速度は、シリコンのそれの約２／３である。ゲルマニウムの電子とホールの移動度は、シリコンのそれの２倍から４倍であるが、高速撮影で使う電界は、電界とドリフト速度が線形関係である電界領域ではなく、飽和ドリフト速度に近い電界が適用可能となるため、移動度よりも飽和ドリフト速度の特性の方が重要である。すなわち、より高速撮影を実現するためには、飽和ドリフト速度に近い電界で信号電子を動かすことが好ましい。ゲルマニウムの限界電界は、シリコンのそれの約１／６であるから、裏面と表面の間に掛ける逆電圧差は１／６になる。従って、裏面電圧を通常のイメージセンサで使われる程度の数ボルト（Ｖ）の負電圧で適用することができる。

また、ゲルマニウムからなるフォトダイオードの限界時間分解能は、シリコンのそれの約１／３０（＝１／（４４×（２／３）））である。シリコンの理論的限界時間分解は、１１．１ｐｓであるから、ゲルマニウムでは、理論的には、約０．４ｐｓを実現できる。従ってフォトダイオード部分だけについていえば、原理的にはピコ秒程度の時間分解能で連続撮影可能なイメージセンサが実現できる。実際には、シリコンの現実的限界時間分解能は理論的限界時間分解能の１０倍程度の１００ｐｓ程度である。従って、ゲルマニウムフォトダイオードを用いて、０．４ｐｓの１０倍程度の５ｐｓ程度の時間分解能の連続撮影イメージセンサを提供する。

赤色光のゲルマニウムへの侵入長は、４μｍの１／４４程度の１００ｎｍ程度である。その３倍は３００ｎｍとなる。従って、光電変換層の厚さを３００ｎｍとすれば、可視光のうちの長波側の赤色光であっても大部分を光電変換できる。

電荷収集ゲートのフリンジ有効距離は、電荷収集ゲート長の１倍から２倍である。従って、回路拡散層の厚さが３００ｎｍのとき、電荷収集ゲートのサイズを３００ｎｍ以上とすれば、クロストークは残っても大部分の電子を電圧ＶＨが掛かった電荷収集ゲートの方に集めることができる。従って、図１０（Ａ）,（Ｂ）に示すように、ゲルマニウムを主成分とする光電変換層２８、２９と回路拡散層９とを２階建てではなく、いわば同一平板上に並べた単純な構造にできる。また、回路拡散層９は、シリコンの他、ゲルマニウム又はゲルマニウムを含む半導体でも良い。

電荷収集ゲートのサイズを大きくすれば、時間分解能は大きくなるが、クロストークの課題は改善でき、また３０％程度のクロストークであれば、撮影後のポスト信号処理で補正できる。

また、電荷収集ゲートの幅も、シリコンの場合の数分の１にでき、電力負荷を大きく削減するとともに、より高速で駆動でき、時間分解能のさらなる縮小に寄与する。

本発明は、より具体的には、シリコンに比して大きな吸収係数を備え、かつ小さい限界電界を持つ半導体材料を採用することにより、シリコンを用いた現状のイメージセンサよりも簡易な構造で、しかも高速撮像可能なイメージセンサ及び撮像装置を提供することを目的する。

以上より、本発明に係るイメージセンサは、互いに隣接配置された複数の画素を有するイメージセンサにおいて、光電変換体と、回路拡散層と、複数の電荷収集ゲート電極とを備える。光電変換体は、所定厚さを有する立直体であって、厚さ方向の入射面から入射する、電磁波又は荷電粒子である入射粒子から、入射量に応じた量の電荷を生起する第１の半導体からなる。回路拡散層は、前記画素に対応し、前記光電変換体を中心にして、その周囲を囲繞する前記所定厚さに対応する厚さを有する第２の半導体からなる。複数の電荷収集ゲート電極は、前記回路拡散層の、前記入射面とは逆の面側に絶縁層を介して設けられ、前記光電変換体の中心軸からの距離が等しい位置に放射状に配置されている。そして、前記光電変換体は、前記第１の半導体に対する前記入射粒子の平均侵入長の数倍が前記回路拡散層の厚さに対応するものである。

ここに、入射粒子は、電磁波（光子）及び荷電粒子を含む。また、立直体は、円柱や角柱を含む柱状、及び逆ピラミッド状や逆円錐状を含むロート状でもよい。また、本発明において、回路拡散層は、前記光電変換体を中心にして、その周囲を囲繞する構成を備えると共に、光電変換体としては、入射粒子の平均侵入長が極力短い物性を持つ第１の半導体であって、その平均侵入長の数倍が回路拡散層の厚さに対応するものとすることで、従来のイメージセンサのように光電変換層と回路拡散層の２層分を２階建て構造とするものとは基本的に異なり、所定厚さの回路拡散層の中心部位に立直体の光電変換体を例えば結晶成長形成させて同一平面上に設ける構造とすることができたものである。従って、構造簡易かつ小型化しながら高速撮像を可能にする。なお、平均侵入長の数倍となる光電変換体の厚さと回路拡散層の厚さとが対応するとは、両者の厚さが略同一乃至はそれに近い寸法を備えることをいう。また、光電変換体の厚さを平均侵入長の数倍、好ましくは２〜３倍とすることで、入射粒子はほぼ電荷に変換されて検出されるため、精度が維持される。

また、本発明において、前記第１の半導体は、飽和電界に対する飽和ドリフト速度の比率である飽和速度電界比がシリコンの飽和速度電界比の２倍以上であるものである。この構成によれば、電界を大きくしていき、ドリフト速度が実質的に一定値に達するときのドリフト速度を、この時の電界で除した値を飽和速度電界比と呼ぶとき、光電変換体が、飽和速度電界比がシリコンの飽和速度電界比の２倍以上である半導体からなることにより、例えば飽和ドリフト速度が同じときは、１／２の電界で信号電荷を同じ速度で輸送することができ、より小さい電力で同じ撮影速度を達成できる。また、１／２の駆動電圧振幅で複数の電極を駆動できるので、高速駆動のように抵抗ＲとＣの積ＲＣだけでなく、電磁効果Ｌも影響する場合には、駆動速度もより速くなる。

また、回路拡散層もゲルマニウムからなる半導体とすることにより、光電変換体を含む全体を実質的に１種類の半導体で統一することができ、構造がより単純になるとともに、ゲルマニウム系半導体におけるシリコンの２倍から４倍の高い移動度により、より高速に回路を駆動できる。

これらのいずれかのイメージセンサを備える撮影装置により、光電変換層及び回路拡散層を共にシリコンで作製したイメージセンサを搭載する撮像装置に比べて、より短い時間分解能での撮影ができる。

本発明によれば、シリコンに比して大きな吸収係数を備え、かつ小さい限界電界を持つ半導体材料を採用するようにしたので、シリコンを用いた現状のイメージセンサに比べて小型で簡易な構造としつつ、高速撮像を可能とするイメージセンサ及び撮像装置を提供することができる。

既知のイメージセンサの１画素分の断面図である。 図１に示すイメ―ジセンサの１画素の表面側の電極配置図である。 図１に示すイメ―ジセンサの信号電子の軌跡を示す図である。 図１に示すイメ―ジセンサの信号電子の到達深さとそこまでの到達時間との関係を示す図である。 裏面照射マルチ電荷収集ゲートイメージセンサの画素構造の種類と性能とを示す図表である。 ガイドパイプを持つ画素を用いたフリンジ有効距離の説明図である。 ガイドパイプを持つ画素を用いた実際の電荷収集の説明図である。 シリコンとゲルマニウムの波長と吸収係数との関係を示す特性図である。 シリコンの電界とドリフト速度との関係、及びゲルマニウムの電界とドリフト速度との関係を示す特性図である。 （Ａ）、（Ｂ）は、本発明に係るゲルマニウムを主成分とした裏面照射マルチ電荷収集ゲート型のイメージセンサの画素構造を示す断面図、（Ｃ）は従来例としての、シリコンの裏面照射マルチ電荷収集ゲート型のイメージセンサの画素構造を示す断面図である。 本発明の第1の実施形態の断面図である。 本発明の第1の実施形態の断面図の部分拡大図である。 本発明の第1の実施形態の表面側から見た電極配置を示す図である。 撮像動作の原理の簡単な説明図で、（Ａ）は電極４２が電圧ＶＨの期間、（Ｂ）は電極４３が電圧ＶＨの期間を示している。 （Ａ）はイメージセンサの断面図、（Ｂ）は１枚目を撮影するときの各ゲート電極の電圧を示している。 駆動電圧パターンを示すタイムチャートである。 本発明に係る他の実施形態を示す断面図で、（Ａ）は光電変換層３５と回路拡散層９とが同一厚さの場合、（Ｂ）は光電変換層３５の厚さが回路拡散層９に比して小さい場合である。 本発明に係るイメージセンサの全体概略の一例を示す平面図である。 本発明に係るカメラの機能の一例を示す機能構成図である。

（第１の実施形態の構成）
図１１は、本発明の第１の実施形態の１画素の断面図３０を示す。図１２は、断面の中央部の部分拡大図を示す。図では上側が裏面である。図１３は、表面側の電極の配置３１を示す図である。なお、図１１において、図１２の部分拡大図に描かれている要素のいくつかは、便宜上省略されている。

各画素は、オンチップマイクロレンズと光ガイドからなる集光手段６５０（図１０（Ａ）（Ｂ）参照）を備える。この集光手段６５０により、入射光３は画素中心１０の周りに集光する。ここでは入射光は可視光とする。裏面は遮光層３２で覆われ、一方、画素中心１０には所定径の開口部３３が形成されている。入射光３は実質的に開口部３３上に集光する。

遮光層３２の下には、シリコン層からなる回路拡散層９が配置されている。遮光層３２と回路拡散層９との間は酸化シリコン膜３４で電気的に隔絶している。

開口部３３の下には、ゲルマニウムからなる光電変換層３５が配置されている。光電変換層３５は、第１の実施形態では、開口部３３の径に対応した径を有すると共に所定の厚さを有する柱状の立直体である。光電変換層３５の裏面側は、薄膜の絶縁層３６で覆われている。絶縁層３６は、光電変換層３５側の酸化ゲルマニウムの層と、窒化ゲルマニウムまたは酸化アルミニウムの層とを含む薄膜である。

光電変換層３５は、図１２に示すように、裏面側で金属配線３７との電気的コンタクトのために水平に突き出した部分３８を備えている。また、光電変換層３５と回路拡散層９との境界面には、後述するように電界調整層としてのボロン層３５１が形成されている。

回路拡散層９の表面側には、絶縁材としての酸化シリコン層３９が形成されている。光電変換層３５は、回路拡散層９の厚さより薄く、下面側は回路拡散層９を構成するシリコン層４０の延長分で覆われている。

下面の酸化シリコン層３９及びシリコン層４０の下には、画素中心となる位置にガイドゲート４１、その両側の電荷収集ゲート電極４２，４３を備えている。さらにその外側にアウトプットゲート４４、フローティングディフュージョン４５、リセットゲート４６、及びリセットドレーン４７が配置されている。図１１には記載されていないが、図１３には、読出回路、ＡＤ変換回路及びデジタルメモリが配置される４隅の空間４８が記載されている。すなわち、第１の実施形態における読出回路はＣＭＯＳ型である。一方、図１、図２に示した素子の読出回路はＣＣＤ型である。本発明において、読出回路は、ＣＭＯＳ型、ＣＣＤ型のいずれでも良い。

第１の実施形態では、回路拡散層９の厚さは５００ｎｍ、光電変換層３５の厚さは５００ｎｍより少し短く（図１１参照）、光電変換層３５の幅は５００ｎｍ、電荷収集ゲート電極４２，４３の長さは５００ｎｍである。また、画素サイズは６μｍである。

メタル配線層４９の下には、接合層５０を介して電荷収集ゲート電極７，１１などの高速駆動ゲートの駆動電圧を生成する画素単位の駆動電圧生成回路を備えた駆動回路チップ５１が接合されている。駆動回路チップ５１は、上面が駆動回路チップ５１のメタル配線層５２、下層が駆動回路チップ５１の回路拡散層５３になっている。

（第１の実施形態の製造方法）
通常のイメージセンサの作成法との大きな違いは、ゲルマニウムの光電変換層３５とシリコンの回路拡散層９とが同じ水平面内で接合している点にある。

ゲルマニウムの限界電界はシリコンのそれの約１／６であるため、電界調整が必要である。そのために、界面のシリコン側にボロンを不純物とするｐ層のボロン層３５１を設けている。他は通常のイメージセンサの製造法と同じであるため、フォトダイオード周辺の製造法について説明する。

シリコンの回路拡散層９の各画素の中心部分をエッチングして空間を作る。底部にシリコン層４０を残す。なお、酸化シリコン層３９までエッチングして、エピタキシャル法で底部を追加しても良い。

エッチングして作られた空間の側面と底面とにボロンを打ち込んでボロン層３５１を形成する。次いで、この空間にエピタキシャル法でゲルマウムのフォトダイオード、すなわち光電変換層３５を成長させて作成する。この過程で周囲のボロン層３５１は活性化する。

次いで、表面を酸化させた後、ゲルマニウムについては酸化膜安定のための、窒化膜と酸化アルミニウム薄膜を載せる。その後、光電変換層３５の裏面２側について、コンタクトと配線処理とを行う。

（第１の実施形態の機能とオペレーション）
図１４は、撮像動作の原理の簡単な説明図で、（Ａ）は電極４２が電圧ＶＨの期間、（Ｂ）は電極４３が電圧ＶＨの期間を示している。図１５は、（Ａ）はイメージセンサの断面図、（Ｂ）は１枚目を撮影するときの各ゲート電極の電圧を示している。図１６は、８枚撮影する時の駆動電圧パターンのタイムチャートである。

以下、ガイドゲート４１をＧＧ、電荷収集ゲート電極４２，４３をＣＧ、アウトプットゲート４４をＯＧ、フローティングディフュージョン４５をＦＤ、リセットゲート４６をＲＧ、リセットドレーン４７をＲＤと表す。同じゲートで２種の電圧を与える場合は、高い方の電圧をＶＨ、低い方の電圧をＶＬで示す。

この実施形態では、裏面２側の電圧は―２Ｖで、ＧＧ４１の電圧は０．５Ｖで一定とする。ＣＧ４２，４３は電圧ＶＨが１Ｖで、電圧ＶＬが０Ｖである。ＯＧ４４は電圧ＶＨが１．５Ｖで、電圧ＶＬが０Ｖである。ＲＧ４６は電圧ＶＨが３Ｖで、電圧ＶＬが２Ｖである。ＲＤ４７はドレーン電圧で３Ｖである。

図１４と図１５を用いて基本的な機能を説明する。図１５で、ＣＧ４２には、ＧＧ４１の電圧に対して０．５Ｖ高い電圧が掛けられ、さらにＯＧ４４、ＦＤ４５と電位が上がる。一方、ＣＧ４３とＯＧ４４には、０．５Ｖ低い電圧が掛かっているので、図１４（Ａ）の左図に示すように、ＧＧ４１の上のゲルマニウムフォトダイオードで生起された信号電子（白丸）は、ＣＧ４２方向に集まり、電位勾配に沿ってＦＤ４５に流れ込む。ＣＭＯＳ読出構造ではＦＤ４５で信号保存を行う。このときの各ゲートの電圧パターンを図１６の時点ｔ_０とｔ_１との間に示す。

次いで、図１４（Ｂ）の右図に示すように、ＣＧ４３とＯＧ４４に電圧ＶＨを掛ける。ＧＧ４１とＣＧ４２の電圧はＶＬに戻す。信号電子（黒丸）はＣＧ４３方向に集まる。このときの各ゲートの電圧パターンを図１６のｔ_１とｔ_２間に示す。引き続き、図１６の電圧パターンに従って動作が行われることで、連続８枚の画像が撮像される。ＦＤ４５に保存された信号電子のパケットは、通常のイメージセンサと同様に電圧に変換され、相関２重サンプリング処理を施され、さらにデジタル変換して読み出される。

本実施形態では、信号電子のパケットは、各画素内の４隅の空き空間４８を利用して設置された画素内のＡＤ変換回路でデジタル変換し、一旦画素内のメモリに保存される。その後、低速で読み出すようにしている。

（その他の実施形態）
本発明に係る実施形態は、第1の実施形態に限らない。図１０（Ａ）に示すように、光電変換層２８は柱状（円柱乃至角柱）をなす立直体の他、図１０（Ｂ）に示すように、光電変換層２９は下向きのピラミッド状の立直体であっても良い。開口部３３が広くなるので入射光の集光効率が上がる。また、図１７（Ａ）,（Ｂ）に示すように、イメージセンサの光電変換層３５は、上下の酸化膜の間にあれば、回路拡散層９の厚さ全体に亘っても（同一厚さでも）良いし、回路拡散層９の厚さより小さい場合に、表面側で揃えて設置し、裏面側となる上部をシリコン酸化膜等の透明材料３６１，３６２などで覆っても良い。あるいは、逆に、裏面側となる上部で揃えて設置し、図１０（Ｂ）のように下端にシリコン層が延長されても良い。

また回路拡散層９はシリコン以外の半導体でも良い。例えばゲルマニウムにすれば駆動速度はシリコンの場合より電荷の移動度が大きいのでより速くなる。

図１３における４隅の空間にはＡＤ変換回路に代えて、画素内用のアナログメモリを入れても良い。また、駆動回路の一部を入れても良い。また、大面積コンデンサを入れて、ＦＤ４５からの電圧変換時のノイズを低減させるようにしても良い。

光電変換層３５などは、ゲルマニウムの他、ゲルマニウムを主成分として他の元素を添加したものでも良い。例えば、エピタキシャル成長させるときに自動的に混入するシリコンを含めてもよい。その他スズ等を少量加えて、波長特性を所望に変えるようにしても良い。

また、光電変換層の平面形状は円形や正方形としたが、長方形であっても良い。あるいは、エッチングにプラズマエッチングを使いて、楕円等の形状にしても良い。

また、光電変換層は、断面が長方形、台形、楕円形で、裏面に平行方向に延びる棒状であっても良い。特にＴＯＦやＦＬＩＭに適用する場合、電荷収集ゲートは２個で良いので、棒状の光電変換層とし、その両側に1対の長い電荷収集ゲートを設けても良い。

また、行列方向にそれぞれ複数個の画素、例えば２×２画素等を１個のマクロピクセルとして、連続して複数枚、例えば３２枚の画像を撮像する構成としても良い。要素画素のフィルタを異なるものに変えたり、駆動速度を変えたりして様々な機能を加えることもできる。

また、信号電荷は電子である必要はなく、例えば用途などに応じて、半導体の極性と電圧の極性とを逆にすれば、ホール（正孔）を信号電荷として扱うこともできる。

また、本発明は、科学技術計測用途等にも適用可能である。科学技術計測用途等では１桁程度高い電界を用いると、インパクトイオン化で生成される２次電子により信号が増幅される。この時、ノイズも増幅されるが、読出アンプの読出ノイズが大きいときは、少ないフォトンの入射においても信号検出が可能になる。

（撮像装置）
図１８は、本発明に係るイメージセンサの全体図５４、図１９は、図１８に示すイメージセンサを備えた撮像装置（カメラ）５５の機能構成を示している。図１８、図１９については特許文献１に同様の説明をしているので、ここでは簡単に説明する。

受光面を構成するイメージング部５６には、図１１、図１３で示した画素が所定の配列で多数並んでいる。この例では、画素数は１，０２４個×１，１５２個（＝１，１７９，６４８画素）である。画素サイズは６μｍ、受光面のサイズは６．１４４ｍｍ×６．９１２ｍｍ（（１，０２４個×６μｍ）×（１，１５２個×６μｍ））である。

イメージセンサには、受光面の左右に、画素を駆動するための制御部５７が、受光面の直ぐ近傍に、撮像された画像信号を受光面外に読み出し、イメージセンサ外に読み出すためのデジタル式のラインメモリ５８及び通信部（ＬＶＤＳ）５９等が回路群として組み込まれている。

撮像装置５５は、撮像部６０と制御部６１とを備える。図１８のイメージセンサに相当するイメージセンサ６２は、駆動回路６３から出力される電圧信号群によって駆動される。入射光６４は、集光手段６５０を含む光学系６５を通って、パッケージ６６の前面に搭載されたイメージセンサ６２に入射する。入射光は、光電変換層３５内で光電変換により生起された信号電子に変換され、図１３に示す各画素内のＦＤ４５に一旦保存される。

撮像終了後に画像信号保存領域からメイン処理回路（ＡＦＥ ＴＧ）６７によりイメージセンサ外にデジタル信号として読み出され、読み出された順に、一時的にバッファメモリ６８に保存される。画像信号は高速信号転送のために再グループ化され、メイン処理回路６７を通ってＤＳＰ６９で良質な画像信号にするために信号処理される。画像メモリ７０に記録された後、表示エンジン７１でユーザが希望する画像モード（表示モード）に変換されて、モニタ７２に表示される。

図１８、図１９に示した撮像装置５５の構造は標準的なものであって、用途によってバリエーションがある。例えばＩｍａｇｉｎｇ ＴＯＦ ＭＳに適用する場合、レンズが無くてもよく、また、真空中に設置され得る。さらに、冷却装置を備える場合もある。

また、熱の高速イメージングにも適用可能である。被写体には急激な発熱を伴うものが多く、かかる急激な熱発生過程を高精度で観察することで熱対策が可能となる。例えば衝突、爆発、燃焼、亀裂、レーザーアブレーション、車の急ブレーキやエアバック等に伴う発熱が対象となる。

また、本発明は、可視光の他、Ｘ線、紫外線、（近）赤外線のイメージセンサにも適用可能である。

連続撮影が可能な既存のイメージセンサの最小時間分解能は１０ナノ秒程度であるが、本発明に係るイメージセンサの最小時間分解能は、その１／１０００以下の５ピコ秒程度になる。このイメージセンサを備える飛行時間計測型（ＴＯＦ（Ｔｉｍｅ−ｏｆ−Ｆｌｉｇｈｔ）型）や寿命計測型（Ｌｉｆｅｔｉｍｅ型）の計測装置の性能を飛躍的に改善する。

１ 画素の断面図
２ 裏面
３ 入射光
４ シリコンからなる光電変換層
５ 電子の軌跡
６ 表面側の電極の配置図
７ ＶＨをかける電荷収集ゲート電極
８ ｐ−ｗｅｌｌ
９ 回路拡散層
１０ 画素中心
１１ ＶＬをかける電荷収集ゲート電極
１２ ＶＨをかける電荷収集ゲートに接続する電荷保存ゲート
１３ ＶＬをかける電荷収集ゲートに接続する電荷保存ゲート
１４ 電子の軌跡
１５ 電子の到達時間の拡がり
１６ パイプ状のフォトダイオード（ガイドパイプ）
１７ 下向きに凸のピラミッド状のフォトダイオード（電荷収集ピラミッド）
１８ フォトダイオードの下端
１９ ガイドゲート
２０ フリンジ有効距離の画素サイズの幅
２１ フリンジ有効距離のフォトダイオードの厚さ
２２ フリンジ有効距離のフォトダイオードの幅
２３ 回路拡散層の厚さ
２４ 入射波長
２５ 吸収係数
２６ 電界
２７ ドリフト速度
２８，２９，３５ 光電変換層（光電変換体）
３０ 本発明の第１の実施形態の１画素の断面図
３１ 断面の中央部の拡大図
３２ 裏面の遮光層
３３ 裏面の開口部
３４ 裏面の遮光層とシリコン層の間の酸化シリコン膜（絶縁層）
３６ 酸化ゲルマニウム、窒化ゲルマニウムと酸化アルミニウムの薄膜からなる絶縁層
３７ 裏面側の金属配線
３８ コンタクトのためのゲルマニウムの水平に突き出した部分
３９ 回路拡散層の下面（表面側）の酸化シリコン層（絶縁層）
４０ 光電変換層の下に回路拡散層から水平に延長したシリコン層
４１ ガイドゲート
４２，４３ 電荷収集ゲート電極
４４ アウトプットゲート
４５ フローティングディフュージョン
４６ リセットゲート
４７ リセットドレーン
４８ ＡＤコンバータが配置されている４隅の空間
４９ メタル配線層
５０ 接合層
５１ 駆動回路チップ
５２ 駆動回路チップ内のメタル配線層
５３ 駆動回路チップの下層の回路拡散層
５４ 本発明に係るイメージセンサの全体図
５５ 本発明に係るイメージセンサを備える撮像装置（カメラ）
５６ イメージング部
５７ 画素を駆動するための制御部
５８ デジタル式のラインメモリ
５９ 通信部（ＬＶＤＳ）
６０ カメラの撮像部
６１ カメラの制御部
６２ イメージセンサ
６３ イメージセンサの駆動回路
６４ 入射光
６５ 光学系
６６ イメージセンサのパッケージ
６７ メイン処理回路（ＡＦＥ ＴＧ）
６８ バッファメモリ
６９ ＤＳＰ
７０ 画像メモリ
７１ 表示エンジン
７２ モニタ

Claims (11)

1. 互いに隣接配置された複数の画素を有するイメージセンサにおいて、
   所定厚さを有する立直体であって、厚さ方向の入射面から入射する、電磁波又は荷電粒子である入射粒子から、入射量に応じた量の電荷を生起する第１の半導体からなる光電変換体と、
   前記画素に対応し、前記光電変換体を中心にして、その周囲を囲繞する前記所定厚さに対応する厚さを有する第２の半導体からなる回路拡散層と、
   前記回路拡散層の、前記入射面とは逆の面側に絶縁層を介して設けられ、前記光電変換体の中心軸からの距離が等しい位置に放射状に配置された複数の電荷収集ゲート電極とを備え、
   前記光電変換体は、前記第１の半導体に対する前記入射粒子の平均侵入長の数倍が前記回路拡散層の厚さに対応するものであることを特徴とするイメージセンサ。
2. 前記光電変換体は、前記回路拡散層と厚さが同一である請求項１に記載のイメージセンサ。
3. 前記光電変換体は、前記回路拡散層に比して厚さが小さい請求項１に記載のイメージセンサ。
4. 前記光電変換体と前記回路拡散層とは前記入射面側が面一である請求項１に記載のイメージセンサ。
5. 前記光電変換体と前記回路拡散層とは前記入射面とは逆の面側が面一である請求項１に記載のイメージセンサ。
6. 前記光電変換体は、柱状である請求項１〜５のいずれかに記載のイメージセンサ。
7. 前記光電変換体は、ロート状である請求項１〜５のいずれかに記載のイメージセンサ。
8. 前記第１の半導体は、飽和電界に対する飽和ドリフト速度の比率である飽和速度電界比がシリコンの飽和速度電界比の２倍以上である請求項１〜７のいずれかに記載のイメージセンサ。
9. 前記第１の半導体は、ゲルマニウムを主成分とする請求項１〜８のいずれかに記載のイメージセンサ。
10. 前記第２の半導体は、ゲルマニウムを主成分とする請求項１〜９のいずれかに記載のイメージセンサ。
11. 請求項１〜１０のいずれかに記載のイメージセンサを備えた撮像装置。

Images