JP2021193407A - 光源装置、露光装置、及び物品の製造方法 - Google Patents

Abstract

【課題】発光性能が異なるＬＥＤチップを混用した場合の光出力の低下を抑制すること。【解決手段】発光性能に基づいてランク付けされた第１のランクの複数のＬＥＤチップのみが直列に接続された第１チップ列と、第１のランクとは異なる第２のランクの複数のＬＥＤチップのみが直列に接続された第２チップ列が配置された基板と、電源を含む制御部を有する光源装置であって、制御部は、光源装置で照明する照明面が目標照度となるように、複数のＬＥＤチップが直列に接続されたチップ列に流れる電流及び電源に印加する電圧の少なくとも一方を制御することを特徴とする光源装置。【選択図】図６

Description

本発明は、光源装置、露光装置、及び物品の製造方法に関する。

半導体デバイスやフラットパネルディスプレイ（ＦＰＤ）の製造工程において露光装置が用いられている。露光装置は、リソグラフィ工程において、原版であるレチクルやマスクのパターンを、投影光学系を介して感光性の基板（例えば、表面にレジスト層が形成されたウエハやガラスプレート）に転写する。

露光装置の光源として、例えば水銀ランプが用いられているが、近年、水銀ランプの代わりに、省エネルギーである発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）へ置換することが期待されている。ＬＥＤは発光を制御する基板回路に電流を流してから、光の出力が安定するまでの時間が短く、水銀ランプのように常時発光させる必要がないため、長寿命でもある。

ただし、ＬＥＤチップ１個当たりの光出力は極めて小さい。そこで、光源として水銀ランプの代わりにＬＥＤを用いる場合、複数のＬＥＤチップ（一例としては１０００個程度）を基板に整列させたＬＥＤアレイを用いて光の総出力を大きくすることが求められる。

また、同じ型式のＬＥＤチップであったとしても、ＬＥＤチップを製造する際の製造誤差によって発光性能に差がある場合がある。特許文献１には、ＬＥＤチップに発光性能の差が生じている場合でも、ＬＥＤの発光の輝度ムラを均一にするための技術が開示されている。具体的には、発光性能が高いＬＥＤチップでは、発光性能が低いＬＥＤチップよりも広い間隔で配置することによりＬＥＤの輝度ムラを均一にする内容が開示されている。

特許第４８４８６５４号公報

ＬＥＤチップからの光出力を向上させるためには、ＬＥＤチップに接続されている電源の印加電圧を増加させてＬＥＤチップの電流を増加させる必要がある。しかしながら、発光性能が異なるＬＥＤチップを混用した場合、それぞれのＬＥＤチップの発熱量も変わってしまう。ＬＥＤチップには、正常に動作する上で許容できる発熱量の上限があるため、ＬＥＤチップに流れる電流量の増加には限界がある。また、発光性能が高いＬＥＤチップに比べて、発光性能が低いＬＥＤチップの方が先に発熱量の上限に達してしまうため、ＬＥＤチップに流すことができる電流量は発光性能が低いＬＥＤチップによって決まってしまうため、光出力の低下を招きうる。

そこで、本発明は、発光性能が異なるＬＥＤチップを混用した場合の光出力の低下を抑制するために有利な技術を提供することを目的としている。

上記目的を達成するために、本発明の一側面としての光源装置は、発光性能に基づいてランク付けされた第１のランクの複数のＬＥＤチップのみが直列に接続された第１チップ列と、前記第１のランクとは異なる第２のランクの複数のＬＥＤチップのみが直列に接続された第２チップ列が配置された基板と、電源を含む制御部を有する光源装置であって、前記制御部は、前記光源装置で照明する照明面が目標照度となるように、複数のＬＥＤチップが直列に接続されたチップ列に流れる電流及び前記電源に印加する電圧の少なくとも一方を制御することを特徴とする。

本発明によれば、例えば、発光性能が異なるＬＥＤチップを混用した場合の光出力の低下を抑制するために有利な技術を提供することができる。

光源装置の平面図である。 Ｐ_Ｏランクを説明する図である。 Ｖｆランクを説明する図である。 Ｐ_ＯランクとＶｆランクの分布情報を示す図である。 第１実施形態における光源装置の平面図である。 ランク別のチップ列の数を示す図である。 変形例１における光源装置の平面図である。 変形例２における光源装置の平面図である。 変形例３における光源装置の平面図である。 変形例４における光源装置の平面図である。 第３実施形態における光源装置の平面図である。 照明光学系の概略図である。 光源部の断面概略図である。 露光装置の概略図である。 照射装置の概略図である。

以下に本発明の好ましい実施形態を添付の図面に基づいて詳細に説明する。

＜第１実施形態＞
図１を用いて光源装置１について説明する。図１は本実施形態の光源装置１の平面図である。光源装置１は、電気基板２、ＬＥＤチップ３、冷却器４、アノード側コネクタ５、カソード側コネクタ６、及び制御部７を有する。電気基板２上には、複数のＬＥＤチップ３が配置されており、以下では、電気基板２と複数のＬＥＤチップ３をまとめてＬＥＤアレイと呼ぶ。電気基板２には銅配線がＬＥＤチップ３に接続・実装されており、ＬＥＤチップ３を駆動するための回路が形成されている。回路に電流を流すことで、ＬＥＤチップ３から所定の波長の光が出力され、ＬＥＤチップ３が発熱する。

電気基板２は酸化アルミニウム等の材料から形成される。冷却器４は、電気基板２のＬＥＤチップ３が配置されている面とは反対側の面に接している。冷却器４は、冷却器４内部を冷媒が流れることにより、電気基板２から熱を奪ってＬＥＤアレイを冷却する。電気基板２から熱を奪った後の冷媒は、例えば、冷凍機へと循環することで、再びＬＥＤアレイを冷却することが可能である。

冷媒が単位時間あたりにＬＥＤアレイから除去できる熱量で定義される冷却力を向上させるため、冷却器４には冷媒入口側から冷媒出口側の方向に沿って複数の仕切り（不図示）が延在している。これにより、冷却器４全体に冷媒を行き届かせる流路を形成する。冷媒は仕切り間を流れて、熱交換により電気基板２から熱を奪い、ＬＥＤアレイを冷却する。冷媒には、例えば、冷却力が優れている水を主成分とする液体や、電気絶縁性に優れたオイルを主成分する液体が用いられる。上記の冷却力を向上させるために、冷却器４には、熱伝導率が高い材料、例えば、銅やアルミニウムを用いることが好ましい。

本実施形態におけるＬＥＤアレイは、複数のＬＥＤチップ３が電気的に直列に配置されたチップ列を形成している。図１に示すようにチップ列を複数含んでＬＥＤアレイが形成されても良く、チップ列は、アノード側コネクタ５とカソード側コネクタ６を介して制御部７に接続されている。

制御部７は、電源を含み、アノード側コネクタ５からカソード側コネクタ６に向かって、ＬＥＤチップ３を流れる電流や電源に印加する電圧を制御し、ＬＥＤチップ３から出力される光量を制御する。制御部７は、光源装置１で照明する照明面で目標照度となるようにＬＥＤチップ３に流れる電流や電源に印加する電圧を制御しても良い。制御部７は、１つの制御部が複数のチップ列に接続されても良いし、複数の制御部がチップ列のまとまり毎に接続されて、制御部毎にＬＥＤチップ３に流れる電流や電源に印加する電圧を制御しても良い。

（ＬＥＤチップのランク）
ＬＥＤチップ３の製造には、製造誤差が発生しうる。そのため、同じ発光性能となるようにＬＥＤチップ３を製造しても、その性能にバラつきが生じる。そこで、ＬＥＤチップ３は、発光性能に基づいてランク付けされる。発光性能とは、ＬＥＤチップ３にかかる電力量に対するＬＥＤチップ３の光出力の大きさの割合で定義される発光効率や、電源に印加される電圧に対するＬＥＤチップ３に流れる電流量で定義される順方向の電圧降下である。

図２は、ＬＥＤチップ３の発光効率を示す図である。ＬＥＤチップ３に流れる電流とＬＥＤチップ３にかかる電力量（電流と電圧の積）の関係を示す。ＬＥＤチップ３に電流が流れると、電流の大きさに応じて、ＬＥＤチップ３から光が出力される。電流に対するＬＥＤチップ３の光出力量は、ＬＥＤチップ３の発光効率により決まる。

図２（ａ）は発光効率が低い例であり、ＬＥＤチップにかかる電力量に対するＬＥＤチップの光出力の割合が小さく、発熱量の割合が大きい。一方、図２（ｂ）は発光効率が高い例であり、ＬＥＤチップにかかる電力量に対するＬＥＤチップの光出力の割合が大きく、発熱量の割合が小さい。発光効率が異なるＬＥＤチップで同じ光出力を得るためには、発光効率が低いＬＥＤチップに流す電流値を大きくする必要がある。また、発光効率が低いＬＥＤチップでは、発光効率が高いＬＥＤチップに比べて発熱量が大きくなる。図２で示した、ある電力量における発熱量と光出力の割合に基づくランクを、以下ではＰ_Ｏランクと呼ぶ。また、上記の発光性能が高いＬＥＤチップのことをＰ_Ｏランクが高いＬＥＤチップであると定義する。即ち、図２（ａ）はＰ_Ｏランクが低いＬＥＤチップの例を示しており、図２（ｂ）はＰ_Ｏランクが高いＬＥＤチップの例を示している。

また、図３は、ＬＥＤチップ３の順方向の電圧降下を示す図である。ある電圧値を電源に印加した際にＬＥＤチップに流れる電流値を示す。図３（ａ）はＬＥＤチップに電流が流れにくい例であり、ある電流値に達するまでに大きな印加電圧を必要とする。図３（ｂ）はＬＥＤチップに電流が流れやすい例であり、図３（ａ）に比べて、ある電流値に達するのに大きな印加電圧を必要としない。即ち、電流の流れやすさが異なるＬＥＤチップで同じ電流値を得るためには、電流が流れにくいＬＥＤチップに接続されている電源に印加する電圧値を大きくする必要がある。図３で示した、順方向の電圧降下に基づいたランクを、以下ではＶｆランクと呼ぶ。また、上記の発光性能が高いＬＥＤチップのことをＶｆランクが高いＬＥＤチップであると定義する。即ち、図３（ａ）はＶｆランクが低いＬＥＤチップの例を示しており、図３（ｂ）はＶｆランクが高いＬＥＤチップの例を示している。

また、図３のＶｆランクは、一般的に図２で示したＰ_Ｏランクが高いとＶｆランクも高くなる関係であることから、Ｐ_Ｏランクと同様に、発光効率に基づいていると言っても差し支えない。上記では、発光性能に基づくランクの例として、ＶｆランクとＰ_Ｏランクについて説明しているが、これに限らず、ＬＥＤチップ３の発光性能に関する情報に基づいて定義されるものであれば他の定義によるランクでも良い。

ＬＥＤ製造業者は、ＬＥＤチップの製造時にＰ_ＯランクやＶｆランクのランク付けを行い、ユーザが指定したランクのＬＥＤチップを出荷する。しかしながら、ユーザがランクを指定して同一ランクのＬＥＤチップを使用する場合、ＬＥＤチップの購入コストが高くなってしまう。図４は、ＬＥＤチップの製造時に発生するＰ_Ｏランク、及びＶｆランクのバラつきの分布を示す図である。図４では、Ｐ_Ｏランクを１〜４の４種類、Ｖｆランクを１〜３の３種類にそれぞれ分類した１２種類のランク分布をマトリクス表示している。Ｐ_Ｏランクは、ランクの数字が大きい程、発光効率が高いことを示す。Ｖｆランクは、ランクの数字が大きい程、順方向の電圧降下が大きいことを示す。

また、図４に示す例では、（Ｖｆランク，Ｐ_Ｏランク）＝（２，２）、（２，３）のランクとなるようＬＥＤチップを製造している。しかしながら、ＬＥＤチップの製造時の製造誤差によって一定割合のＬＥＤチップが、（Ｖｆランク，Ｐ_Ｏランク）＝（２，２）、（２，３）以外のランクになってしまっている。ＬＥＤチップの製造時の製造誤差は、正規分布に従ってランクの分布にバラつきが生じることが考えられるがこれに限らず、その他のバラつきであっても良い。

（ランクを考慮したＬＥＤチップの配置）
Ｐ_ＯランクやＶｆランクのランクを考慮したＬＥＤチップ３の配置について図５を用いて説明する。図５は、本実施形態の光源装置を示す図である。電気基板２上には、チップ列群８、９が構成される。チップ列群８にはチップ列８ａ〜８ｄが構成され、チップ列群９にはチップ列９ａ〜９ｄが構成される。本実施形態では、チップ列内に配列されるＬＥＤチップは、同一のランクのＬＥＤチップで構成される。これは、ＬＥＤチップからの光出力の低下を抑制するためである。

ここで、本実施形態の光源装置の比較例として、１つのチップ列に複数のランクのＬＥＤチップが混在している場合を想定する。ＬＥＤチップからの光出力の低下を抑制するためには、ＬＥＤチップに接続されている電源の印加電圧を増加させてＬＥＤチップの電流を増加させる必要がある。しかしながら、異なるＰ_ＯランクやＶｆランクのＬＥＤチップでは、ランクによって発熱量も異なる。ＬＥＤチップには許容できる発熱量があるため、ＬＥＤチップの電流を増加させる際に、高いランクのＬＥＤチップに比べて低いランクのＬＥＤチップが先に許容できる発熱量に達してしまう。チップ列に配列されているＬＥＤチップのうち、１つでも許容できる発熱量を超えてしまうと、そのチップ列に配列されているＬＥＤチップに電流が流れなくなってしまうため、チップ列全体が不点灯となってしまう。即ち、チップ列に配列されている最も低いランクのＬＥＤチップ発光性能によって光出力の向上が制限されてしまう。

図５を用いた説明に戻る。本実施形態では、チップ列８ａには同一ランクのＬＥＤチップが配列されている。同様に、チップ列８ｂ〜８ｄ、９ａ〜９ｄにもそれぞれ同一のランクのＬＥＤチップが配列されている。また、図５では、チップ列８ａ〜８ｄには同一のランクのＬＥＤチップにより構成されているチップ列群８が配置されている。チップ列９ａ〜９ｄには、チップ列８ａ〜８ｄのランクとは異なるランクであり、同一のランクのＬＥＤチップにより構成されているチップ列群９が配置されている。図５で示すように、同一ランクのＬＥＤチップのチップ列を近くにまとめて配置しても良いし、同一のランクのＬＥＤチップのチップ列を近くにまとめて配置していなくとも良い。

本実施形態におけるＬＥＤチップの配置では、チップ列内のＬＥＤチップの発熱量が均一になるため、電流を最大限まで流す事が可能となる。したがって、比較例におけるＬＥＤチップの配置と比べて、光出力の低下を抑制することができる。

次に、電気基板２上に配置されるランク毎のチップ列の数を、それぞれどのように決定するかについて説明する。ＬＥＤチップの製造時に生じた製造誤差により製造されてしまうＬＥＤチップについても無駄なく利用することが望ましい。図６では、図４で示した製造時に発生するランクのバラつきの分布情報に基づいて、それぞれのランクのチップ列数を算出した結果をマトリクス表示している。（Ｖｆランク，Ｐ_Ｏランク）＝（２，２）、（２，３）のランク以外のＬＥＤチップも利用するようにチップ列の本数が決定されていることを示す。

チップ列の本数の決定方法の一例を説明する。ＬＥＤチップの総数をＭ、ＬＥＤチップの総数のうち特定ランクのＬＥＤチップの数をＭ１、電気基板２上に構成されるチップ列の総数をＮとする。このときの特定ランクのチップ列の数は、
Ｎ×（Ｍ１／Ｍ）・・・（１）
に従う。チップ列の数は、式（１）で計算された計算結果の小数点以下の数値を切り捨て、又は切り上げた整数値とする。この計算を全てのランクのＬＥＤチップでも行う。これにより、光源装置１に構成されるランク別のチップ列の本数を決定する。尚、ＬＥＤアレイに配置されるチップ列の総本数Ｎが設計値としてあらかじめ決められているため、その本数に合うようにそれぞれのランクのチップ列の本数を決定しなければならない。例えば、２つのランクの片方の小数点以下の数値を切り上げた場合には、もう一方の小数点以下の数値を切り捨てることで、チップ列の総本数を設計値の本数となるように調整する。

本実施形態の説明では、チップ列内のＬＥＤチップ数を３４個、チップ列の総数Ｎ＝３０本としたがこれに限らず、異なる数に置き換えても良い。また、ランクの分類数についてもＰ_Ｏランクが４種類、Ｖｆランクが３種類として説明したがこれに限らず、異なる分類数に置き換えても良い。

本実施形態では、ＬＥＤチップの製造時に生じた製造誤差により製造されてしまうＬＥＤチップを無駄なく利用することが可能であり、特定のランクのＬＥＤチップのみを使用する場合に比べて光源装置１の製造コストを下げることができる。また、ランクの異なるＬＥＤチップをランダムに配置した場合に比べて、光出力の低下を抑制することができるため、基板処理の生産性が向上する。

＜第２実施形態＞
本実施形態では、第１実施形態とＬＥＤチップ又はチップ列の配置が異なる光源装置の例について説明する。以下で説明する変形例１〜４では、第１実施形態と異なる構成についてのみ説明する。変形例１〜４で言及しない事項については、第１実施形態に従う。

（変形例１）
図７を用いて変形例１を説明する。図７は、１つのコネクタによりチップ列が接続されている光源装置の図である。それぞれのチップ列には、第１実施形態と同様に、同一ランクのＬＥＤチップ３が配列されている。第１実施形態の説明で用いた図５におけるアノード側コネクタ５とカソード側コネクタ６の両方の役割をコネクタ１０が果たしている。第１実施形態におけるチップ列は、１つの直線状にＬＥＤチップ３が配列されている例について説明したが、変形例１では、直列に配列されたチップ列を折り返すように配置されている。

変形例１では、第１実施形態と実質的に同じ効果を得ることができる。また、変形例１では、第１実施形態の例と比べて１本のチップ列に多くのＬＥＤチップを配列させることが可能であるため、回路の設計の自由度が高まる。図７では、チップ列を１回折り返すように図示されているが、これに限らず、チップ列を複数回折り返した構成の回路であっても良い。また、コネクタ１０は１つにまとめることは必須ではなく、コネクタ１０を２つ以上用いた上でチップ列を折り返した構成の回路となっていても良い。

以上より、変形例１でも第１実施形態と同様に、ＬＥＤチップの製造時に生じた製造誤差により製造されてしまうＬＥＤチップを無駄なく利用することが可能であり、特定のランクのＬＥＤチップのみを使用する場合に比べて製造コストを下げることができる。また、ランクの異なるＬＥＤチップをランダムに配置した場合に比べて、光出力の低下を抑制することができるため、基板処理の生産性が向上する。

（変形例２）
図８を用いて変形例２を説明する。図８は、チップ列内部で２本の列が並列となるように回路が構成されている光源装置を示す図である。変形例２では、上記のように複数のチップ列が並列となっている構成であっても、アノード側コネクタ５とカソード側コネクタ６に接続される際に１つにまとまって接続されている場合は、１本のチップ列と呼ぶ。それぞれのチップ列には、第１実施形態と同様に、同一ランクのＬＥＤチップ３が配列されている。

変形例２では、第１実施形態と実質的に同じ効果を得ることができる。また、変形例２では、第１実施形態の例と比べて１本のチップ列に多くのＬＥＤチップを配列させることが可能であるため、回路の設計の自由度が高まる。図８では、チップ列内部で２本の列が並列となるように回路が構成されるよう図示されているが、これに限らず、チップ列内部で複数本の列が並列となるように回路が構成されても良い。また、変形例１と組み合わせた回路を構成しても良い。

以上より、変形例２でも第１実施形態と同様に、ＬＥＤチップの製造時に生じた製造誤差により製造されてしまうＬＥＤチップを無駄なく利用することが可能であり、特定のランクのＬＥＤチップのみを使用する場合に比べて製造コストを下げることができる。また、ランクの異なるＬＥＤチップをランダムに配置した場合に比べて、光出力の低下を抑制することができるため、基板処理の生産性が向上する。

（変形例３）
変形例３では、ＬＥＤチップのランクによって、ＬＥＤチップが配置される間隔を定める例について説明する。変形例３では、チップ列内に配列されたＬＥＤチップの間隔をＬＥＤチップのランクによって定めることについて説明する。図９は、チップ列に配列されるＬＥＤチップ３のランクによって、チップ列内のＬＥＤチップの間隔を異ならせることを示す図である。それぞれのチップ列には、第１実施形態と同様に、同一ランクのＬＥＤチップ３が配列されている。

チップ列１１には、チップ列１０よりも低いランク（即ち、低い発光性能）のＬＥＤチップ３が配列されているとする。ここでのランクとは、第１実施形態で説明したＶｆランクやＰ_Ｏランクである。チップ列１１やチップ列１２のＬＥＤチップに流れる電流量が同じである場合、チップ列１１に比べてチップ列１２における１つあたりのＬＥＤチップの光出力は大きくなる。

そこで、変形例３では、チップ列に配列されているＬＥＤチップのランクを考慮し、それぞれのチップ列に配列されるＬＥＤチップの数を変える。チップ列１１と比較してチップ列１２に配列させるＬＥＤチップの数を減らすことで、高いランクのチップ列と低いランクのチップ列からの光出力を均一にすることができる。即ち、チップ列１１に配列されているＬＥＤチップ間の距離ΔＺ１に比べて、チップ列１２に配列されているＬＥＤチップ間の距離ΔＺ２を大きくすることで、使用するＬＥＤチップを減少させることができる。

ここで、チップ列１１に配列されている１つあたりのＬＥＤチップの光出力量をＰ１、チップ列１１に配列されている１つあたりのＬＥＤチップの光出力量をＰ２とする。高いランクのチップ列と低いランクのチップ列からの光出力を均一にするには、例えば、
ΔＺ２＝ΔＺ１×（Ｐ２／Ｐ１）・・・（２）
の関係となるようにＬＥＤチップ間の距離ΔＺ１とΔＺ２が定められれば良い。即ち、ＬＥＤチップ間の距離とチップ列に配列されている１つあたりのＬＥＤチップの光出力量が比例するような関係であれば良い。

また、上記で説明したＬＥＤチップのランクが高いチップ列で使用するＬＥＤチップを減少させることも考慮して、第１実施形態で説明したチップ列の本数の決定を行っても良い。例えば、式（１）で計算された計算結果の小数点以下の数値を切り捨て、又は切り上げをする際、ランクが高いチップ列に対しては小数点以下の数値を切り上げ、ランクが低いチップ列に対しては小数点以下の数値を切り捨てるといった調整を行っても良い。これは、ランクの高いＬＥＤチップの方が１本あたりに配列されるＬＥＤチップの数が少ないため、同じＬＥＤチップの数でも多くのチップ列を構成できるためである。

以上より、変形例３でも第１実施形態と同様に、ＬＥＤチップの製造時に生じた製造誤差により製造されてしまうＬＥＤチップを無駄なく利用することが可能であり、特定のランクのＬＥＤチップのみを使用する場合に比べて製造コストを下げることができる。また、ランクの異なるＬＥＤチップをランダムに配置した場合に比べて、光出力の低下抑制することができるため、基板処理の生産性が向上する。また、変形例３では、使用するＬＥＤチップの数を減少させることができるため、光源装置１の製造コストを下げる点でも有利である。

（変形例４）
変形例４では、変形例３と同様に、ＬＥＤチップのランクによって、ＬＥＤチップが配置される間隔を定める例について説明する。変形例３ではチップ列内に配列されたＬＥＤチップの間隔について説明したが、変形例４では、チップ列間の間隔をＬＥＤチップのランクによって定めることについて説明する。図１０は、チップ列に配列されるＬＥＤチップ３のランクによって、チップ列間の間隔を異ならせることを示す図である。それぞれのチップ列には、第１実施形態と同様に、同一ランクのＬＥＤチップ３が配列されている。

チップ列１３ａ〜１３ｃには、チップ列１４ａ〜１４ｃよりも低いランク（即ち、低い発光性能）のＬＥＤチップ３が配列されているとする。ここでのランクとは、第１実施形態で説明したＶｆランクやＰ_Ｏランクである。チップ列１３ａ〜１３ｃやチップ列１４ａ〜１４ｃのＬＥＤチップに流れる電流量が同じである場合、チップ列１３ａ〜１３ｃに比べてチップ列１４ａ〜１４ｃにおける１つあたりのＬＥＤチップの光出力は大きくなる。

そこで、変形例４では、チップ列に配列されているＬＥＤチップのランクを考慮し、チップ列間の間隔を変える。チップ列１３ａ〜１３ｃと比較してチップ列１４ａ〜１４ｃのチップ列間の間隔を広くすることで、高いランクのチップ列と低いランクのチップ列からの光出力を均一にすることができる。即ち、チップ列１３ａ〜１３ｃのチップ列間の間隔ΔＷ１に比べて、チップ列１４ａ〜１４ｃのチップ列間の間隔ΔＷ２を大きくすることで、光源装置１に構成されるＬＥＤチップの総数も減少させることができる。

ここで、チップ列１３ａ〜１３ｃに配列されている１つあたりのＬＥＤチップの光出力量をＰ１、チップ列１４ａ〜１４ｃに配列されている１つあたりのＬＥＤチップの光出力量をＰ２とする。高いランクのチップ列と低いランクのチップ列からの光出力を均一にするには、例えば、
ΔＷ２＝ΔＷ１×（Ｐ２／Ｐ１）・・・（３）
の関係となるようにＬＥＤチップ間の距離ΔＷ１とΔＷ２が定められれば良い。即ち、チップ列間の間隔とチップ列に配列されている１つあたりのＬＥＤチップの光出力量が比例するような関係であれば良い。

以上より、変形例４でも第１実施形態と同様に、ＬＥＤチップの製造時に生じた製造誤差により製造されてしまうＬＥＤチップを無駄なく利用することが可能であり、特定のランクのＬＥＤチップのみを使用する場合に比べて製造コストを下げることができる。また、ランクの異なるＬＥＤチップをランダムに配置した場合に比べて、光出力の低下を抑制することができるため、基板処理の生産性が向上する。また、変形例４では、使用するＬＥＤチップの数を減少させることができるため、光源装置１の製造コストを下げる点でも有利である。

＜第３実施形態＞
本実施形態では、異なるランクのＬＥＤチップ毎に制御部が接続されている例について説明する。尚、本実施形態で言及しない事項については、第１実施形態に従う。図１１を用いて本実施形態について説明する。図１１は電源を含む制御部が３つ構成されている光源装置１を示す図である。それぞれのチップ列には、第１実施形態と同様に、同一ランクのＬＥＤチップ３が配列されている。制御部７ａ〜７ｃは、それぞれアノード側コネクタ５ａ〜５ｃ、カソード側コネクタ６ａ〜６ｃに対応するように接続されている。アノード側コネクタ５ａ〜５ｃ、カソード側コネクタ６ａ〜６ｃは、それぞれ同一のＶｆランクのチップ列が一対のコネクタにまとまるように回路が構成されている。

制御部７ａに接続されているチップ列のＬＥＤチップのＶｆランクは、Ｖｆ＝１、制御部７ｂに接続されているチップ列のＬＥＤチップのＶｆランクは、Ｖｆ＝２、制御部７ｃに接続されているチップ列のＬＥＤチップのＶｆランクは、Ｖｆ＝３である。したがって、Ｖｆランクが高い（即ち、発光性能が高い）方から順番に、制御部７ｃに接続されているチップ列、制御部７ｂに接続されているチップ列、制御部７ａに接続されているチップ列となる。このとき、それぞれのチップ列で目標照度となるようにするために必要な電源への印加電圧は、Ｖｆランク毎に異なる。

そこで、本実施形態では、異なるＶｆランク毎に制御部７ａ〜７ｃを接続することで、異なるＶｆランク毎に電源への印加電圧量を調整する。例えば、制御部７ａに接続されているチップ列は、Ｖｆランクが比較的低いため、目標照度となるようにするための電源への印加電圧量は大きい。一方、制御部７ｃに接続されているチップ列は、Ｖｆランクが比較的高いため、目標照度となるようにするための電源への印加電圧量は小さい。本実施形態では制御部が複数あるため、制御部７ａに含まれる電源の印加電圧量よりも、制御部７ｃに含まれる電源の印加電圧量を増加させることができる。したがって、光源装置１全体としての光出力の低下を低減させることができる。

また、制御部７ａ〜７ｃは、それぞれに接続されているチップ列の異常を検出し、異常状態を解消するための保護機能や、異常状態を外部に通知するための通知機能を有していても良い。一例として、チップ列の短絡または断線により、チップ列に流れる電流や順方向の電圧降下が規定の範囲を超えて、過電流、過電圧になった場合、それらの異常を検出して、電流または電圧の出力を制限する機能を有していても良い。

また、本実施形態では、異なるＶｆランク毎に制御部が構成されるように説明したが、これに限らず、あるチップ列のまとまり毎に制御部が構成され、チップ列を流れる電流をそれぞれ制御できるようにすれば良い。例えば、ＶｆランクとＰ_Ｏランクの両方を考慮して、複数の制御部が構成されても良い。即ち、Ｖｆランクが同一であっても、Ｐ_Ｏランクが異なる場合に、別の制御部が構成されていても良い。また、Ｖｆランクは考慮せずにＰ_Ｏランクのみを考慮しても良い。

以上より、本実施形態でも第１実施形態と同様に、ＬＥＤチップの製造時に生じた製造誤差により製造されてしまうＬＥＤチップを無駄なく利用することが可能であり、特定のランクのＬＥＤチップのみを使用する場合に比べて製造コストを下げることができる。また、ランクの異なるＬＥＤチップをランダムに配置した場合に比べて、光出力の低下を抑制することができるため、基板処理の生産性が向上する。また、本実施形態では、不要な電流や電圧の入力を低減させることができる。

＜照明光学系の実施形態＞
次に、図１２を用いて照明光学系の例を説明する。図１２は照明光学系の概略断面図である。照明光学系５０は、光源部５１、コンデンサレンズ５２、インテグレータ光学系５３、コンデンサレンズ５４を有する。光源部５１から出た光束は、コンデンサレンズ５２を通過して、インテグレータ光学系５３に至る。コンデンサレンズ５２は、光源部５１の射出面位置とインテグレータ光学系５３の入射面位置が、光学的にフーリエ共役面になるように設計されている。このような照明系をケーラー照明とよぶ。コンデンサレンズ５２は、図１２では平凸レンズ１枚を描いているが、実際は複数のレンズ群で構成されることが多い。インテグレータ光学系５３を用いることにより、インテグレータ光学系５３の射出面位置には、光源部５１の射出面と共役な複数の二次光源像が形成される。インテグレータ光学系５３の射出面から射出された光は、コンデンサレンズ５４を介して照明面５５に至る。

図１３を用いて光源部５１を説明する。図１３は、光源部５１の概略図である。光源部５１は、光源装置１、集光レンズ５６、集光レンズ５７を有する。図１３では光源装置１の一部として、電気基板２、ＬＥＤチップ３を図示している。集光レンズ５６、５７は、各ＬＥＤチップ３に対応して設けられた各レンズを有するレンズアレイである。集光レンズ５６の各レンズは各ＬＥＤチップ３上に設けられている。レンズは、図１３のような平凸レンズであっても良いし、その他のパワーがついた形状をとっても良い。レンズアレイとしては、エッチングや切削等で連続的にレンズを形成したレンズアレイや、個々のレンズを接合したレンズアレイを用いることができる。ＬＥＤチップ３から出た光は、半角で５０°〜７０°程度の広がりを持っているが、集光レンズ５６、５７によって、それらは３０°以下程度に変換される。集光レンズ５６はＬＥＤチップから所定の間隔だけ離されて設けられ、電気基板２とともに一体的に固定されていてもよい。

図１２の説明に戻る。インテグレータ光学系５３は、光強度分布を均一化させる機能を有する。インテグレータ光学系５３には、オプティカルインテグレータレンズやロッドレンズが用いられ、照射面５５の照度均一度を改善する。

コンデンサレンズ５４は、インテグレータ光学系５３の射出面と照明面５５が光学的にフーリエ共役面になるように設計されており、インテグレータ光学系５３の射出面またはその共役面は照明光学系の瞳面となる。その結果、照明面５５において、ほぼ均一な光強度分布を作成することができる。

光源装置１におけるＬＥＤチップ３のランクが異なるため、ＬＥＤアレイ全面での照度は不均一となる。しかしながら、照明光学系５０には、上述した光強度分布を均一化させるインテグレータ光学系５３が備えられているため、光源装置１から出射された不均一な光は、照明面５５において均一な照度を得ることができる。

上記の光源装置１や照明光学系５０は各種照明装置に適用でき、光硬化性樹脂を照明する装置、被検物を照明して検査する装置、リソグラフィ装置などにも用いることができる。例えば、マスクのパターンを基板に露光する露光装置、マスクレス露光装置、型を用いて基板にパターンを形成するインプリント装置、又は、平坦層形成装置に適用することできる。

＜露光装置の実施形態＞
本実施形態では、上記の光源装置１や照明光学系５０を露光装置に適用した場合について説明する。図１４は、露光装置１００の構成を示す概略図である。露光装置１００は、半導体素子や液晶表示素子の製造工程であるリソグラフィ工程に採用され、基板上にパターンを形成するリソグラフィ装置である。露光装置１００は、マスクを介して基板を露光して、マスクのパターンを基板に転写する。露光装置１００は、本実施形態では、ステップ・アンド・スキャン方式の露光装置、所謂、走査型露光装置であるが、ステップ・アンド・リピート方式やその他の露光方式を採用してもよい。

露光装置１００は、マスク１０１を照明する照明光学系５０、マスク１０１のパターンを基板１０２上に投影する投影光学系１０３を有する。投影光学系１０３はレンズからなる投影レンズや、ミラーを用いた反射型投影系でもよい。

照明光学系５０は、光源装置１からの光をマスク１０１に照明する光学系である。マスク１０１には、基板１０２に形成すべきパターンに対応するパターンが形成されている。マスク１０１は、マスクステージ１０４に保持されており、基板１０２は、基板ステージ１０５に保持されている。

マスク１０１と基板１０２とは、投影光学系１０３を介して、光学的にほぼ共役な位置に配置されている。投影光学系１０３は、物体を像面に投影する光学系である。投影光学系１０３には、反射系、屈折系、反射屈折系を適用することができる。投影光学系１０３は、本実施形態では、所定の投影倍率を有し、マスク１０１に形成されたパターンを基板１０２に投影する。そして、マスクステージ１０４及び基板ステージ１０５を、投影光学系１０３の物体面と平行な方向に、投影光学系１０３の投影倍率に応じた速度比で走査する。これにより、マスク１０１に形成されたパターンを基板１０２に転写することができる。

＜照射装置の実施形態＞
本実施形態では、上記の光源装置１や照明光学系５０を照射装置に適用した場合について説明する。図１５は、照射装置３００の構成を示す概略図である。照射装置３００は、被照射物３０１に紫外線の波長領域である照射光３０２を照射する紫外線照射装置として機能する。照射装置３００は、光源装置１、制御部７、照射制御装置３０３を有する。

被照射物３０１は、紫外線の照射を受けるものであれば、特に限定はされない。固体、液体、気体やその組み合わせであっても良い。照射光３０２は、被照射物３０１に何らかの作用を与える波長特性を有する紫外線である。照射光３０２の作用としては、殺菌処理、表面処理等が考えられる。

照射制御装置３０３は、光源装置１の電源を含む制御部７と接続され、制御部７との通信を行う。照射制御装置３０３から制御部７へ、電流出力のオンオフ信号、出力電流の指令値等を出力し、光源装置１の電源を含む制御部７を制御するものとする。また、制御部７がチップ列の故障を検出した場合、制御部７から照射制御装置３０３に故障検知信号が出力される。

＜物品の製造方法の実施形態＞
本実施形態では、上記の露光装置を利用した物品の製造方法について説明する。物品とは、例えば、フラットパネルディスプレイ（ＦＰＤ）である。物品の製造方法は、基板上に塗布された感光剤に上記の露光装置を用いて潜像パターンを形成する工程（基板を露光する工程）と、かかる工程で潜像パターンが形成された基板を現像する工程とを含む。更に、かかる製造方法は、他の周知の工程（酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等）を含む。本実施形態の物品の製造方法は、従来の方法に比べて、物品の性能・品質・生産性・生産コストの少なくとも１つにおいて有利である。

１ 光源装置
２ 電気基板
３ ＬＥＤチップ

Claims (17)

1. 発光性能に基づいてランク付けされた第１のランクの複数のＬＥＤチップのみが直列に接続された第１チップ列と、前記第１のランクとは異なる第２のランクの複数のＬＥＤチップのみが直列に接続された第２チップ列が配置された基板と、
   電源を含む制御部を有する光源装置であって、
   前記制御部は、前記光源装置で照明する照明面が目標照度となるように、複数のＬＥＤチップが直列に接続されたチップ列に流れる電流及び前記電源に印加する電圧の少なくとも一方を制御することを特徴とする光源装置。
2. 前記第１チップ列及び前記第２チップ列の数は、前記光源装置を構成するＬＥＤチップに含まれる前記第１のランクのＬＥＤチップと前記第２のランクのＬＥＤチップの割合に基づいて決定されることを特徴とする請求項１に記載の光源装置。
3. 前記第１のランクの複数のＬＥＤチップの数が前記第２のランクの複数のＬＥＤチップの数よりも多いとき、前記第１チップ列の数を前記第２チップ列の数よりも多くなるように前記第１チップ列及び前記第２チップ列の数が決定されることを特徴とする請求項１又は２に記載の光源装置。
4. 前記複数のＬＥＤチップの総数をＭ、前記第１ランクの複数のＬＥＤチップの数をＭ１、前記基板上に構成されるチップ列の総数をＮとしたとき、前記基板上に構成される第１チップ列の数は、
   Ｎ×（Ｍ１／Ｍ）
   で計算された計算結果の小数点以下の数値を切り捨て、又は切り上げた整数値であることを特徴とする請求項１乃至３のいずれか１項に記載の光源装置。
5. 前記発光性能は、前記複数のＬＥＤチップの製造時における製造誤差によって異なり、
   前記複数のＬＥＤチップは、前記製造時にランク付けされることを特徴とする請求項１乃至４のいずれか１項に記載の光源装置。
6. 前記発光性能は、ＬＥＤチップの発光効率に関する性能であることを特徴とする請求項１乃至５のいずれか１項に記載の光源装置。
7. 前記発光効率は、ＬＥＤチップにかかる電力量とＬＥＤチップの光出力の大きさの割合で定義されることを特徴とする請求項６に記載の光源装置。
8. 前記発光性能は、ＬＥＤチップの順方向の電圧降下に関する性能であることを特徴とする請求項１乃至５のいずれか１項に記載の光源装置。
9. 前記順方向の電圧降下は、電源に印加される電圧に対するＬＥＤチップに流れる電流量で定義されることを特徴とする請求項８に記載の光源装置。
10. 前記第１ランクのＬＥＤチップの発光性能は、前記第２ランクのＬＥＤチップの発光効率よりも高い発光性能であり、
    前記第１チップ列内に配列されたＬＥＤチップの間隔は、前記第２チップ列内に配列されたＬＥＤチップの間隔より広い間隔であることを特徴とする請求項１乃至９のいずれか１項に記載の光源装置。
11. 前記第１ランクのＬＥＤチップの発光性能は、前記第２ランクのＬＥＤチップの発光効率よりも高い発光性能であり、
    前記第１チップ列のチップ列間の間隔は、前記第２チップ列のチップ列間の間隔より広い間隔であることを特徴とする請求項１乃至１０のいずれか１項に記載の光源装置。
12. 前記制御部は、第１電源を含む第１制御部と、第２電源を含む第２制御部を含み、
    前記第１制御部は、第１のランクの複数のＬＥＤチップが直列に接続された第１チップ列に流れる電流及び前記第１電源に印加する電圧の少なくとも一方を制御し、
    前記第２制御部は、第２のランクの複数のＬＥＤチップが直列に接続された第２チップ列に流れる電流及び前記第２電源に印加する電圧の少なくとも一方を制御することを特徴とする請求項１乃至１１のいずれか１項に記載の光源装置。
13. 請求項１乃至１２のいずれか１項に記載の光源装置と、
    コンデンサレンズと、
    オプティカルインテグレータを有し、
    前記複数のＬＥＤチップのそれぞれからの光強度分布を、前記コンデンサレンズを介して、前記オプティカルインテグレータの入射面において重ね合わせることを特徴とする照明装置。
14. 前記オプティカルインテグレータはレンズ群を有することを特徴とする請求項１３に記載の照明装置。
15. 請求項１３又は１４に記載された照明装置からの光でマスクを照明する照明光学系と、
    前記マスクのパターンを基板に露光する露光手段を有することを特徴とする露光装置。
16. 請求項１乃至１２のいずれか１項に記載の光源装置を用いて被照射物に光を照射する照射装置であって、
    前記光は、前記被照射物の殺菌処理、及び表面処理の少なくとも一方の処理を行うことを特徴とする照射装置。
17. 請求項１５に記載の露光装置を用いて基板を露光する露光工程と、
    前記露光工程で露光された基板を現像する現像工程と、
    前記現像工程で現像された基板に対して、酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージングのうち、少なくとも１つの処理を行う処理工程と、を含み、
    前記処理工程で処理された基板から物品を製造することを特徴とする物品の製造方法。

Images