JP2021189661A - インタフェース回路、装置、方法及びプログラム。 - Google Patents

インタフェース回路、装置、方法及びプログラム。 Download PDF

Info

Publication number
JP2021189661A
JP2021189661A JP2020093264A JP2020093264A JP2021189661A JP 2021189661 A JP2021189661 A JP 2021189661A JP 2020093264 A JP2020093264 A JP 2020093264A JP 2020093264 A JP2020093264 A JP 2020093264A JP 2021189661 A JP2021189661 A JP 2021189661A
Authority
JP
Japan
Prior art keywords
connector
type
interface circuit
signal
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020093264A
Other languages
English (en)
Other versions
JP7071005B2 (ja
Inventor
惇 澁井
Atsushi Shibui
岳夫 宮島
Gakuo Miyajima
剛 島田
Takeshi Shimada
弘 松島
Hiroshi Matsushima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2020093264A priority Critical patent/JP7071005B2/ja
Publication of JP2021189661A publication Critical patent/JP2021189661A/ja
Application granted granted Critical
Publication of JP7071005B2 publication Critical patent/JP7071005B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Information Transfer Systems (AREA)

Abstract

【課題】ホスト機器とデバイス機器が通信可能か否かについて、ユーザが容易に認識することができるための、Type−C規格のインタフェース回路、装置、方法及びプログラムを提供する。【解決手段】Type−C規格のインタフェース回路12は、ホスト機器(情報処理装置10)に設けられるインタフェース回路であって、制御回路と、デバイス機器のコネクタと接続可能なコネクタ125と、を備える。制御回路は、CC(Configuration Channel)信号に基づいて、ホスト機器のコネクタに対するデバイス機器の接続の向きを監視し、その監視結果を報知部により報知させるための報知信号を、当該報知部に対して出力する。【選択図】図2

Description

本発明はインタフェース回路、装置、方法及びプログラムに関する。
USB(Universal Serial Bus) Type−C規格に準拠する(以下「Type−C規格の」という。)インタフェースでは、USB2.0規格の信号線その他の高速信号線、及び電源供給配線がひとつのケーブルに統合されて用いられている。ここで、Type−C規格のコネクタ及びケーブルは、それぞれ統一された形状に規格化されている。そのため、例えばパーソナルコンピュータなどのホスト機能を持つ電子機器(以下、「ホスト機器」という。)は、1種類のType−C規格のケーブルを用いることにより、Type−C規格のコネクタを持つ、例えばプリンタやキーボードあるいはマウスなどの周辺機器(以下、「デバイス機器」という。)と接続することが可能である。
しかし、Type−C規格のコネクタはその構造によりホスト機器やデバイス機器のコネクタに確実に固定されないという課題がある。この課題を解決するために、フード部にスクリュー式のネジ(以下、「スクリューネジ」という。)を有するType−C規格のコネクタが使用される場合がある。コネクタにスクリューネジを有することにより、Type−C規格のコネクタと、ホスト機器やデバイス機器のコネクタとを確実に固定することが可能となる。
Type−C規格のコネクタをホスト機器やデバイス機器のコネクタに挿入する際に、いずれかの機器に対する挿入向きが反転する場合がある。この場合には、ホスト機器とデバイス機器とは、所望の信号のやり取りができないが、ホスト機器のType−Cインタフェース回路のMUX(マルチプレクス回路)において信号の入れ替え処理を行うことによって通信可能なようにしている。
その一方で、スクリューネジを1つだけ有するコネクタも存在する。このような構造のコネクタをホスト機器やデバイス機器のコネクタに挿入する場合は、構造上、挿入向きを逆にすると挿入が妨げられるため、接続が反転することはない。このようなType−C規格のコネクタを用いてホスト機器とデバイス機器とを接続する場合には、ホスト機器のType−Cインタフェース回路はMUXを必要としない。なお、コネクタの挿入向きを検出する技術は、例えば特許文献1に開示されている。
特表2017−511937号公報
スクリューネジを備えないコネクタをホスト機器又はデバイス機器に接続する場合、コネクタの挿入向きが逆となり、接続が反転する場合がある。このとき、MUXを備えないホスト機器に接続すると、コネクタのピンの信号をさらに反転させることができない。そのため、ホスト機器がデバイス機器と接続していることを認識できず、通信できなくなる。このとき、ホスト機器とデバイス機器が通信可能か否かについて、ユーザが容易に認識できないという問題がある。
本開示は、このような問題点を解決するためのインタフェース回路、装置、方法及びプログラムを提供することを目的とする。
本開示にかかるインタフェース回路は、ホスト機器に設けられるType−C規格のインタフェース回路であって、制御回路と、デバイス機器との接続の向きが変更可能な接続手段を介して接続するType−C規格のコネクタと、を備え、前記インタフェース回路は、前記コネクタに対するデバイス機器の接続の向きに応じて信号の入れ替え処理を行うマルチプレクス回路を非搭載であり、前記制御回路は、CC(Configuration Channel)信号に基づいて、前記コネクタに対するデバイス機器の接続の向きを監視し、その監視結果を報知部により報知させるための報知信号を、当該報知部に対して出力するものである。
本開示にかかる情報処理装置は、Type−C規格のインタフェース回路と、Type−C規格のコネクタと、制御部と、報知部を備えたホスト機器を構成する情報処理装置であって、前記インタフェース回路は、CC(Configuration Channel)信号に基づいて前記コネクタに対するデバイス機器の接続の向きを監視し、その監視結果を前記報知部により報知させるための報知信号を出力する接続回路を有し、前記コネクタに対するデバイス機器の接続の向きに応じて信号の入れ替え処理を行うマルチプレクス回路を非搭載であり、前記制御部は、前記デバイス機器からコネクタに入力された信号を入力し、前記報知部は、入力した前記報知信号に基づいてユーザに対して監視結果を報知するものである。
本開示にかかる接続状態の報知方法は、Type−C規格のインタフェース回路と、Type−C規格のコネクタと、制御部と、報知部とを備えたホスト機器を構成する情報処理装置の接続状態の報知方法であって、前記インタフェース回路は、前記コネクタに対するデバイス機器の接続の向きに応じて信号の入れ替え処理を行うマルチプレクス回路を非搭載であり、前記コネクタに接続されたデバイス機器より入力されたCC(Configuration Channel)信号に基づいて、前記コネクタに対するデバイス機器の接続の向きを監視するステップと、監視結果を報知するステップと、を備えたものである。
本開示にかかるプログラムは、Type−C規格のインタフェース回路と、Type−C規格のコネクタと、制御部と、報知部とを備えたホスト機器であって、接続状態を報知する情報処理装置としてコンピュータを動作させるプログラムであって、前記インタフェース回路は、前記コネクタに対するデバイス機器の接続の向きに応じて信号の入れ替え処理を行うマルチプレクス回路を非搭載であり、前記コネクタに接続されたデバイス機器より入力されたCC(Configuration Channel)信号に基づいて、前記コネクタに対するデバイス機器の接続の向きを監視するステップと、監視結果を報知させるステップと、を実行させるものである。
本開示により、ホスト機器とデバイス機器が通信可能か否かについて、ユーザが容易に認識することができるためのインタフェース回路、装置、方法及びプログラムを提供することができる。
本開示における実施形態1にかかるインタフェース回路の概要を示すブロック図である。 本開示における実施形態2にかかるType−Cインタフェース回路が搭載された情報処理装置の概要を示すブロック図である。 本開示におけるType−Cインタフェース回路に設けられているコネクタのピン配列の概略図である。 本開示における、ホスト機器とデバイス機器がType−C規格のケーブルを用いて接続されている状態の概要を示すブロック図である。 本開示における実施形態3にかかるType−Cインタフェース回路が搭載された情報処理装置の概要を示すブロック図である。 本開示における実施形態4にかかるType−Cインタフェース回路が搭載された情報処理装置の概要を示すブロック図である。 関連するType−Cインタフェース回路が搭載された情報処理装置の概要を示すブロック図である。 関連するType−Cインタフェース回路について、MUXを備えない回路が搭載された情報処理装置の概要を示すブロック図である。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクション又は実施の形態に分割して説明する。ただし、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部又は全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む。)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(動作ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似又は類似するもの等を含むものとする。このことは、上記数等(個数、数値、量、範囲等を含む。)についても同様である。
<実施形態1>
実施形態1について、図1を参照しながら説明する。図1は、実施形態1にかかるインタフェース回路の概要を示すブロック図である。
図1に示すように、本実施形態にかかるインタフェース回路1は、制御回路1a及びコネクタ1bを有する。本実施形態にかかるインタフェース回路1は、ホスト機器のインタフェース機能を実現するものであり、典型的にはType−Cインタフェース回路である。制御回路1aは、コネクタ1bからのCC(Configuration Channel)信号に基づいて、ホスト機器のコネクタに対するデバイス機器(不図示)の接続の向きを監視する。さらに制御回路1aは、監視結果を出力する機能を有する。また、コネクタ1bは、デバイス機器のコネクタと接続可能なものである。
本実施形態にかかるインタフェース回路1によれば、インタフェース回路1において、ホスト機器とデバイス機器が通信可能か否かを、ユーザが容易に判断できる。
<実施形態にかかるインタフェース回路に想到するまでの検討経緯>
まず、関連技術にかかるType−Cインタフェース回路について、図7を用いて説明する。図7は、実施形態に至る前の構想段階のType−Cインタフェース回路12が搭載された情報処理装置10の概要を示すブロック図である。
情報処理装置10は、Type−Cインタフェース回路12と、独立して設けられた自装置の制御部11を有する。Type−Cインタフェース回路12及び制御部11のそれぞれの構成要素の全部は、一つの半導体チップ上に形成されてもよいし、それらの一部は、個別の半導体チップ上に形成されてもよい。
制御部11は、MUX124及びコネクタ125と通信可能に接続される。制御部11は、記憶手段に格納された各種プログラムに基づいて、各種制御を実行する機能を有し、中央演算処理装置(CPU)、読出専用メモリ(ROM)、ランダムアクセスメモリ(RAM)、入出力ポート(I/O)等により実現される。また、制御部11は、USB2.0規格の高速信号、及び、その他の高速信号(例えば、USB3.0規格、USB3.1規格の高速信号)のインタフェースを制御するためのホストコントローラ(不図示)を内蔵している。このホストコントローラは、上記の高速信号に加えて、PCI Express規格のI/O信号、Display Port規格の映像信号、及び、HDMI(登録商標)規格の信号のそれぞれのインタフェースも制御する。なお、ホストコントローラは、制御部11に内蔵されるものに限らず、別の半導体チップ上に形成されてもよい。
Type−Cインタフェース回路12は、Type−C制御回路121、VCONN制御回路122、VBUS制御回路123、MUX124及びコネクタ125を有する。
Type−C制御回路121は、MUX124、コネクタ125、VCONN制御回路122及びVBUS制御回路123と通信可能に接続される。またType−C制御回路121は、VCONN制御回路122及びVBUS制御回路123を用いてデバイス機器(不図示)への給電制御を行う。
また、Type−C制御回路121は、Type−C規格の通信に関するハードウェア制御を行う。具体的には、Type−C制御回路121は、CC信号を用いることによって情報処理装置10とデバイス機器との間の通信の可否に関するネゴシエーションを行う。例えば、ホスト機器である情報処理装置10とデバイス機器との間でType−C規格のインタフェースがサポートされている場合、ネゴシエーションが成立し、両者間の通信が確立する。それに対し、情報処理装置10とデバイス機器との間でType−C規格のインタフェースがサポートされていない場合、ネゴシエーションが成立せず、両者間の通信は確立しない。
さらに、Type−C制御回路121は、各種の高速信号の通信制御を行う。なお、Type−C制御回路121による各種高速信号の通信制御では、例えば、ケーブル13を介して受信した信号が反転している場合、MUX124によって当該受信信号をさらに反転させた信号を選択させるような処理が行われる。
VCONN制御回路122は、コネクタ125及びTYPE−C制御回路121と通信可能に接続される。また、VCONN制御回路122は、例えばコネクタ125にケーブル13が差し込まれたことが検知されると、Type−C制御回路121からの指示に基づいて、ケーブル13に内蔵されたE−Marker(不図示)に向けて電力の供給を行う。これにより、E−Markerは、情報処理装置10からデバイス機器への給電電力(VBUS)をケーブル13が安全に中継できるか否かの判定を開始する。なお、E−Markerとは、情報処理装置10からデバイス機器への給電電力(VBUS)をケーブル13が安全に中継できるか否かの判定を行うチップのことである。
VBUS制御回路123は、コネクタ125及びType−C制御回路121と通信可能に接続される。また、VBUS制御回路123は、E−Markerによって情報処理装置10からデバイス機器への供給電力をケーブル13が安全に中継できると判定されると、Type−C制御回路121からの指示に基づいて電力制御を行う。
コネクタ125は、制御部11、Type−C制御回路121、VCONN制御回路122、VBUS制御回路123及びMUX124と通信可能に接続される。コネクタ125は、Type−C規格のコネクタであって、Type−C規格のケーブル13と接続可能に構成されている。なお、ケーブル13及びコネクタ125には、例えばCC通信線、USB2.0規格の高速信号が伝送される信号線、その他の高速信号が伝送される信号線、VBUS配線、及び、VCONN配線が含まれている。
Type−C規格のケーブル13におけるCC通信線は、ホスト機器である情報処理装置10と、デバイス機器(不図示)との間の通信の可否に関するネゴシエーションに用いられるCC信号が伝搬する。VBUS配線は、デバイス機器への給電に用いられる電力配線である。VCONN配線は、ケーブル13に内蔵されたE−Markerへの給電に用いられる電力配線である。
ここで、本実施形態にかかるインタフェース回路を検討する上で想定した、MUX124を備えない回路を、図8に示す。図8は、MUX124を備えないType−Cインタフェース回路12が搭載された情報処理装置10の概要を示すブロック図である。MUX124を備えないType−Cインタフェース回路12においては、ケーブル13を介して受信した信号が反転している場合、当該受信信号をさらに反転させた信号を選択させるような処理が行われない。
したがって、コネクタの接続が反転し受信信号が反転している場合においては、MUX124を備えなければ情報処理装置10とデバイス機器との間の通信が正常に行われない。その結果、情報処理装置10とデバイス機器との間の通信ができない状態であることを、ユーザは容易に認識することができない。
そこで、そのような問題を解決することが可能な、以下の実施の形態にかかるType−Cインタフェース回路12及びそれを備えた情報処理装置10が見いだされた。
<実施形態2>
まず、図2を用いて、本実施形態にかかるType−Cインタフェース回路12が搭載された情報処理装置10の概要について説明する。図2は、本実施形態にかかるType−Cインタフェース回路12が搭載された情報処理装置10の概要を示すブロック図である。
図2に示すように、情報処理装置10は、Type−Cインタフェース回路12と、独立して設けられた自装置の制御部11を有する。Type−Cインタフェース回路12及び制御部11のそれぞれの構成要素の全部は、一つの半導体チップ上に形成されてもよいし、それらの一部は、個別の半導体チップ上に形成されてもよい。
制御部11は、Type−C制御回路121及びコネクタ125と通信可能に接続される。
Type−Cインタフェース回路12は、Type−C制御回路121と、VCONN制御回路122と、VBUS制御回路123と、コネクタ125とを有する。これらの構成要素は、全部又は一部が1つの半導体素子に統合されて利用される場合もある。また、Type−Cインタフェース回路12は、報知制御回路201と接続する。さらに、Type−Cインタフェース回路12はケーブル13を介してデバイス機器(不図示)が接続される。
報知制御回路201は報知部211と接続される。また、報知制御回路201は報知部211を電気的に駆動させるための回路である。報知部211は、ケーブル13の挿入向きを検出した結果をユーザに報知することができる。
図2におけるVCONN制御回路122、VBUS制御回路123、コネクタ125及び制御部11は、図8の場合と同様であるため、その説明を省略する。
Type−C制御回路121は、報知制御回路201と通信可能に接続される。またType−C制御回路121は、VCONN制御回路122及びVBUS制御回路123を用いたデバイス機器への給電制御を行う。
図2における点線表示は、省電力状態において電源が供給されている構成要素を示す。すなわち、制御部11、Type−C制御回路121、報知制御回路201及び報知部211には、省電力状態であっても電源が供給される。ここで、省電力状態とは、必要最小限の構成要素にのみ電力を供給された状態のことである。例えば電源制御と構成要素に関する公開された統一規格であるACPI(Advanced Configuration and Power Interface)で定めるスリーピングモードS0〜S5のうちS5のスタンバイやスリープと呼ばれる状態のことであるが、これに限らない。なお、省電力状態は、スタンバイモード、スリープモード、休止状態等と呼ばれることがある。
ここで、本実施の形態におけるTYPE−C制御回路121の動作について図3及び図4を用いて説明する。図3は、ホスト機器のType−Cインタフェース回路12に設けられているコネクタ125のピン配列を、模式的に図示したものである。Type−C制御回路121は、スタンバイ電源を用いて接続時にCC1信号及びCC2信号の電圧値を監視し、コネクタ125の接続向きを認識して、報知制御回路201を介して報知部211に監視結果を報知する。
次に、CC1信号及びCC2信号の電圧監視方法の具体例について、図4を用いて説明する。図4は、ホスト機器とデバイス機器がType−C規格のケーブルを用いて接続されている状態の概要を示すブロック図である。Type−C規格において、ホスト機器にはCC1及びCC2のピンに、プルアップ抵抗Rp1及びRp2が接続されている。また、デバイス機器にはCC1及びCC2のピンに、プルダウン抵抗Rd1及びRd2が接続されている。さらに、ケーブルのプルダウン抵抗Ra1及びRa2はType−C規格のケーブルの種類によって異なるが、通常は0.8〜1.2kΩである。
ホスト機器のCC1端子及びCC2端子は、それぞれ、所定の電圧(5V程度又は3.3V程度)でプルアップされている。また、デバイス機器のCC1端子及びCC2端子は、それぞれ、プルダウン抵抗Rd1及びRd2によってグラウンドにプルダウンされる。
したがって、デバイス機器が接続されていない状態、すなわちCC1端子が開放されている状態においては、デバイス機器が接続されている状態、すなわちプルダウン抵抗Rd1が接続されている状態である場合よりも、ホスト機器のCC1端子の電圧は高い値となる。プルダウン抵抗Rd1が接続されている状態では、プルアップされている所定の電圧がデバイス機器側のプルダウン抵抗Rd1により分圧されるからである。
プルアップ抵抗Rp1及びRp2は、ホスト機器が備えている供給電力とプルアップ電圧とによって以下のように規定されている。
Figure 2021189661
例えば、供給電力が3.0A@5Vで、プルアップ電圧が5Vであった場合、表1によりプルアップ抵抗Rp1及びRp2は概ね10kΩである。プルダウン抵抗Rd1が5.1kΩである場合、デバイス機器のCC1端子と接続されたホスト機器のCC1端子の電圧は、1.69V(=5V×5.1kΩ÷(10kΩ+5.1kΩ))となる。
また、このときデバイス機器のCC2端子と接続されていないホスト機器のCC2端子の電圧は、プルダウン抵抗Ra1が1kΩである場合、プルアップ抵抗Rp2が10kΩであるからCC2端子の電圧は0.09V(=5V×1kΩ÷(10kΩ+1kΩ))となる。なお、プルダウン抵抗Ra1を仮に1kΩとしたのは、上述のとおり通常は0.8〜1.2kΩだからである。
ホスト機器のType−C制御回路121には、その供給電力とプルアップ電圧とによって定まるプルアップ抵抗値Rpに基づいて、デバイス機器のCC端子と接続されていると判断されるホスト機器のCC1端子もしくはCC2端子の電圧値(以下、「接続電圧値」という。)が、あらかじめ記憶されている。また、プルアップ電圧値もあらかじめ記憶されている。上記接続電圧値及びプルアップ電圧値は、制御部が記憶することとしてもよい。
このとき、ホスト機器のCC1端子がデバイス機器のCC端子と接続されている時に通信可能であるとすると、Type−C制御回路121は、表2のように判断する。
Figure 2021189661
また、ホスト機器のCC2端子がデバイス機器のCC端子と接続されている時に通信可能であるとすると、Type−C制御回路121は、表3のように判断する。
Figure 2021189661
Type−C制御回路121は、「接続が正しい(通信可)」の場合は、デバイス機器との接続が正常である旨を報知部211に報知させる処理を行う。Type−C制御回路121は、「接続が反転(通信不可)」の場合は、デバイス機器との接続が反転している旨を報知部211に報知させる処理を行う。また、CC1端子とCC2端子の両方がプルアップ電圧である場合は、デバイス機器又はケーブル13が未接続である旨を報知部211に表示させる処理を行う。CC1端子もしくはCC2端子の電圧値が、接続電圧値又プルアップ電圧値ではない電圧値を検出した場合は、接続が異常である旨を報知部211に表示させる処理を行ってもよい。上記Type−C制御回路121が行う処理は、制御部11が行うこととしてもよい。この場合、Type−C制御回路121は、報知制御回路201と接続されず、制御部11が報知制御回路201と接続される。
したがって、ホスト機器は、ケーブル13によってデバイス機器と接続された後、CC1端子の電圧値を監視することによって、デバイス機器と通信可能に接続されたか否かを判断することができる。
よって本実施形態によれば、ユーザは、ホスト機器がデバイス機器と接続しているか否か、又は通信可能か否かを容易に認識できる。
<実施形態3>
次に、実施形態3について、図5を用いて、実施形態2との相違点を中心に説明する。図5は、本実施形態にかかるType−Cインタフェース回路12が搭載された情報処理装置10の概要を示すブロック図である。
図5に示すように、本実施形態にかかる情報処理装置10においては、Type−Cインタフェース回路12と、図2に示す報知制御回路201に代えて表示駆動回路202と接続する。表示駆動回路202は表示部212と接続する。また、表示駆動回路202は表示部212を電気的に駆動させるための回路である。また、表示部212はケーブル13の挿入向きを検出した結果を表示することができる。表示部212は、LCD(liquid crystal display),VFD(vacuum fluorescent display),LED(light emitting diode)、7セグメントLED等を用いた表示手段によって構成され、情報処理装置10内に有するものでもよい。また、表示部212はPC、携帯電話機(いわゆるスマートフォンを含む。)などの装置も適用できる。
本実施形態においても、実施形態2と同様にCC信号を監視してType−Cコネクタ125の表裏についての向きを認識する。その結果について、表示部に表示してユーザに通知を行う。当該通知は、ケーブル13のみがコネクタ125に接続されているか、また当該ケーブル13にデバイス機器が接続されているかを問わず行う。実施形態2と同様に、Type−C制御回路121が行う表示に関する処理は、制御部11が行うこととしてもよい。この場合、Type−C制御回路121は、表示駆動回路202と接続されず、制御部11が表示駆動回路202と接続される。
よって本実施形態によれば、ホスト機器がデバイス機器と接続しているか否か、又は通信可能か否かが表示され、ユーザ容易に認識できる。
<実施形態4>
次に、実施形態4について、図6を用いて、実施形態3との相違点を中心に説明する。図6は、本実施形態にかかるType−Cインタフェース回路12が搭載された情報処理装置10の概要を示すブロック図である。
図6に示すように、本実施形態にかかる情報処理装置10においては、Type−Cインタフェース回路12と、図5に示す表示駆動回路202に代えて音響駆動回路203と接続する。音響駆動回路203は音声発生部213と接続する。また、音響駆動回路203は音声発生部213を電気的に駆動させるための回路である。また、音声発生部213はケーブル13の挿入向きを検出した結果を音声にて伝達することができる。音声発生部213はスピーカー、ブザー等を用いた手段によって構成され、情報処理装置10の内部に有するものでもよい。また、PC、携帯電話機(いわゆるスマートフォンを含む。)などの装置を用いて構成してもよい。実施形態2と同様に、Type−C制御回路121が行う音声伝達に関する処理は、制御部11が行うこととしてもよい。この場合、Type−C制御回路121は、音響駆動回路203と接続されず、制御部11が音響駆動回路203と接続される。
本実施形態においても、実施形態3と同様にCC信号を監視してType−Cコネクタ125の表裏についての向きを認識する。その結果について、ブザーや音声等の音響を用いてユーザに通知を行う。当該通知は、ケーブル13のみがコネクタ125に接続されているか、また当該ケーブル13にデバイス機器が接続されているかを問わず行う。
よって本実施形態によれば、ユーザは、ホスト機器がデバイス機器と接続しているか否か、又は通信可能か否かを容易に認識できる。
<その他の実施形態>
実施形態2ないし実施形態4におけるType−C制御回路121が有する機能を、制御部11が担うこととしてもよい。
さらに、本開示は報知方法としての形態も採り得る。この方法として、コネクタ125に接続されたデバイス機器よりインタフェース回路12に入力されたCC(Configuration Channel)信号に基づいて、デバイス機器とホスト機器との接続状態を監視するステップと、当該監視結果を報知するステップを採りうる。
上記の例において、プログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non-transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体は、例えば、磁気記録媒体、光磁気記録媒体、CD−ROM(Read Only Memory)、CD−R、CD−R/W、半導体メモリを含む。半導体メモリは、例えば、マスクROM、PROM(Programmable ROM)、EPROM(Erasable PROM)、フラッシュROM、RAM(Random Access Memory)などである。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
上記プログラムは、インタフェース回路12に、コネクタ125に接続されたデバイス機器より入力されたCC(Configuration Channel)信号に基づいて、当該デバイス機器とホスト機器との接続状態を監視させるステップと、当該監視結果を報知させるステップとを実行させるプログラムである。
以上、図面を参照して、本開示の実施の形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、本開示の要旨を逸脱しない範囲内において様々な設計変更等が可能である。
12 インタフェース回路
1a 制御回路
1b、125 コネクタ
10 情報処理装置
11 制御部
12 Type−Cインタフェース回路
13 ケーブル
121 Type−C制御回路
122 VCONN制御回路
123 VBUS制御回路
124 MUX
201 報知制御回路
202 表示駆動回路
203 音響駆動回路
211 報知部
212 表示部
213 音声発生部
Rp1,Rp2 プルアップ抵抗
Rd1、Rd2、Ra1、Ra2 プルダウン抵抗

Claims (9)

  1. ホスト機器に設けられるType−C規格のインタフェース回路であって、
    制御回路と、
    デバイス機器との接続の向きが変更可能な接続手段を介して接続するType−C規格のコネクタと、
    を備え、
    前記インタフェース回路は、前記コネクタに対するデバイス機器の接続の向きに応じて信号の入れ替え処理を行うマルチプレクス回路を非搭載であり、
    前記制御回路は、CC(Configuration Channel)信号に基づいて、前記コネクタに対するデバイス機器の接続の向きを監視し、その監視結果を報知部により報知させるための報知信号を、当該報知部に対して出力する、
    インタフェース回路。
  2. 前記接続手段は、Type−C規格に基づく接続手段である請求項1記載のインタフェース回路。
  3. 前記報知部は、前記監視結果を表示する表示部である請求項1又は2記載のインタフェース回路。
  4. 前記報知部は、前記監視結果を音声発生する音声発生部である請求項1〜3いずれかに記載のインタフェース回路。
  5. 前記インタフェース回路に対する電力供給が省電力モードである状態において、前記CC信号に基づいて、前記ホスト機器のコネクタに対するデバイス機器の接続の向きを監視し、その監視結果を報知部により報知させるための報知信号を、当該報知部に対して出力する、
    請求項1〜4いずれかに記載のインタフェース回路。
  6. Type−C規格のインタフェース回路と、Type−C規格のコネクタと、制御部と、報知部を備えたホスト機器を構成する情報処理装置であって、
    前記インタフェース回路は、CC(Configuration Channel)信号に基づいて前記コネクタに対するデバイス機器の接続の向きを監視し、その監視結果を前記報知部により報知させるための報知信号を出力する接続回路を有し、前記コネクタに対するデバイス機器の接続の向きに応じて信号の入れ替え処理を行うマルチプレクス回路を非搭載であり、
    前記制御部は、前記デバイス機器からコネクタに入力された信号を入力し、
    前記報知部は、入力した前記報知信号に基づいてユーザに対して監視結果を報知する、
    情報処理装置。
  7. 前記制御部は、前記接続回路から前記報知信号を入力し、当該報知信号に対して所定処理を実行して当該報知信号を生成し、前記報知部に対して出力する、請求項6記載の情報処理装置。
  8. Type−C規格のインタフェース回路と、Type−C規格のコネクタと、制御部と、報知部とを備えたホスト機器を構成する情報処理装置の接続状態の報知方法であって、
    前記インタフェース回路は、前記コネクタに対するデバイス機器の接続の向きに応じて信号の入れ替え処理を行うマルチプレクス回路を非搭載であり、
    前記コネクタに接続されたデバイス機器より入力されたCC(Configuration Channel)信号に基づいて、前記コネクタに対するデバイス機器の接続の向きを監視するステップと、
    監視結果を報知するステップと、
    を備えた接続状態の報知方法。
  9. Type−C規格のインタフェース回路と、Type−C規格のコネクタと、制御部と、報知部とを備えたホスト機器であって、接続状態を報知する情報処理装置としてコンピュータを動作させるプログラムであって、
    前記インタフェース回路は、前記コネクタに対するデバイス機器の接続の向きに応じて信号の入れ替え処理を行うマルチプレクス回路を非搭載であり、
    前記コネクタに接続されたデバイス機器より入力されたCC(Configuration Channel)信号に基づいて、前記コネクタに対するデバイス機器の接続の向きを監視するステップと、
    監視結果を報知させるステップと、
    を実行させるプログラム。
JP2020093264A 2020-05-28 2020-05-28 インタフェース回路、装置、方法及びプログラム Active JP7071005B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020093264A JP7071005B2 (ja) 2020-05-28 2020-05-28 インタフェース回路、装置、方法及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020093264A JP7071005B2 (ja) 2020-05-28 2020-05-28 インタフェース回路、装置、方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2021189661A true JP2021189661A (ja) 2021-12-13
JP7071005B2 JP7071005B2 (ja) 2022-05-18

Family

ID=78850331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020093264A Active JP7071005B2 (ja) 2020-05-28 2020-05-28 インタフェース回路、装置、方法及びプログラム

Country Status (1)

Country Link
JP (1) JP7071005B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004445A (ja) * 2003-06-11 2005-01-06 Sony Corp 情報処理装置及び情報処理方法
JP2015076101A (ja) * 2013-10-10 2015-04-20 ノキア コーポレイション コネクタ・インターフェース・ピンのマッピング
JP2016220422A (ja) * 2015-05-21 2016-12-22 シャープ株式会社 電子機器およびケーブル
JP2017224261A (ja) * 2016-06-16 2017-12-21 レノボ・シンガポール・プライベート・リミテッド 電子機器、機能拡張装置、周辺機器および通信方法
JP6583520B1 (ja) * 2018-11-30 2019-10-02 富士通クライアントコンピューティング株式会社 制御装置及び制御システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004445A (ja) * 2003-06-11 2005-01-06 Sony Corp 情報処理装置及び情報処理方法
JP2015076101A (ja) * 2013-10-10 2015-04-20 ノキア コーポレイション コネクタ・インターフェース・ピンのマッピング
JP2016220422A (ja) * 2015-05-21 2016-12-22 シャープ株式会社 電子機器およびケーブル
JP2017224261A (ja) * 2016-06-16 2017-12-21 レノボ・シンガポール・プライベート・リミテッド 電子機器、機能拡張装置、周辺機器および通信方法
JP6583520B1 (ja) * 2018-11-30 2019-10-02 富士通クライアントコンピューティング株式会社 制御装置及び制御システム

Also Published As

Publication number Publication date
JP7071005B2 (ja) 2022-05-18

Similar Documents

Publication Publication Date Title
CN107111588B (zh) 经由USB端口使用PCIe协议的数据传输
US10042801B2 (en) System for detecting universal serial bus (USB) device and method thereof
TWI544339B (zh) USB Type-C連接器模組(一)
US20120137159A1 (en) Monitoring system and method of power sequence signal
CN104054064B (zh) 基于接口耦合的灵活的端口配置
CN104809088A (zh) 连接装置及其控制芯片与控制方法
CN102999144B (zh) Usb供电电路及其装置和供电方法
US20130091374A1 (en) Monitoring device and method for monitoring power parameters of memory bank of computing device
JP2015108593A (ja) 電子機器の異常表示装置
TWM516187U (zh) USB Type-C連接器模組
JP7071005B2 (ja) インタフェース回路、装置、方法及びプログラム
US20140118367A1 (en) Electronic device and power control method thereof
TW201011520A (en) Power saving device and method
TW201214101A (en) Data transmitting system and data transmitting method
JP6645669B1 (ja) インターフェース回路、情報処理装置、表示方法、及びプログラム
JP2014120070A (ja) 電子機器、電子機器の制御方法、電子機器の制御プログラム
US10712793B2 (en) External device, electronic device and electronic system
JP6645671B1 (ja) Type−Cインターフェース回路、その制御方法、及び、CC通信監視プログラム
JP2018169676A (ja) 電子機器及び電子機器の電力供給方法
CN211426669U (zh) 一种监测电源线缆老化的装置
US20200379937A1 (en) Semiconductor system and semiconductor device
WO2017182001A1 (zh) 一种接口配置的方法、装置和计算机存储介质
TWI817714B (zh) 轉接卡及其控制方法、伺服器
JP2013054400A (ja) インターフェースの接続方法およびコンピュータ
US20210286744A1 (en) Programmable input/output port

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211214

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211214

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211223

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220428

R150 Certificate of patent or registration of utility model

Ref document number: 7071005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150