JP2021184419A - 基板処理装置及びパラメータ取得方法 - Google Patents

Abstract

【課題】ヒータの温度の制御精度を向上させる技術を提供する。【解決手段】基板処理装置は、ヒータ抵抗器２５３ａと、ヒータ抵抗器２５３ａに印加される電圧として検出されたディジタル電圧値である検出電圧及びヒータ抵抗器２５３ａとヒータ抵抗器２５３ａを流れる電流から算出される電圧としてディジタル電圧値に変換して検出された検出電流の少なくとも一方をフィルタリングするディジタルフィルタ７５と、少なくとも一方がディジタルフィルタ７５によってフィルタリングされた検出電圧及び検出電流を用いて、ヒータ抵抗器２５３ａの温度を制御する制御部７６と、を備える。【選択図】図３

Description

本開示は、基板処理装置及びパラメータ取得方法に関する。

基板処理装置において、ヒータ温度制御が行われることが知られている（例えば特許文献１を参照）。

特開２０１９−２１２６７０号公報

本開示は、ヒータ温度の制御精度を向上させる技術を提供する。

本開示の一態様による基板処理装置は、ヒータ抵抗器と、ヒータ抵抗器に印加される電圧として検出されたディジタル電圧値である検出電圧、及び、ヒータ抵抗器とヒータ抵抗器を流れる電流から算出される電圧としてディジタル電圧値に変換して検出された検出電流の少なくとも一方をフィルタリングするディジタルフィルタと、少なくとも一方がディジタルフィルタによってフィルタリングされた検出電圧及び検出電流を用いて、ヒータ抵抗器の温度を制御する制御部と、を備える。

本開示によれば、ヒータ温度の制御精度が向上する。

図１は、実施形態に係る基板処理装置の概略構成の例を示す図である。 図２は、静電チャックの平面図の例を示す。 図３は、ヒータ制御部及びヒータの概略構成の例を示す図である。 図４は、電圧波形の例を示す図である。 図５は、電圧波形の例を示す図である。 図６は、電流波形の例を示す図である。 図７は、電流波形の例を示す図である。 図８は、ディジタルフィルタのブロック図の例を示す。 図９は、ディジタルフィルタの概略構成の例を示す図である。 図１０は、分周比とカットオフ周波数との関係の例を示す図である。 図１１は、ディジタルフィルタ及び制御部の概略構成の例を示す図である。 図１２は、ディジタルフィルタ及び制御部の概略構成の例を示す図である。 図１３は、実施形態に係るパラメータ取得方法の例を示すフローチャートである。 図１４は、ディジタルフィルタのブロック図の例を示す。 図１５は、ディジタルフィルタのブロック図の例を示す。 図１６は、ディジタルフィルタのブロック図の例を示す。

以下、図面を参照して本願の開示する基板処理装置及び基板処理方法の実施形態について詳細に説明する。なお、本実施形態により、開示する基板処理装置及びパラメータ取得方法が限定されるものではない。

基板処理装置においてヒータ温度を制御する場合、ヒータ抵抗器の抵抗値を算出することがある。これは、ヒータ温度とヒータ抵抗器との間に一定の関係が存在し、ヒータ抵抗値からヒータ温度が把握されるからである。抵抗値を算出するために、ヒータ抵抗器に印加される電圧と、ヒータ抵抗器を流れる電流とが検出される。この場合に検出される電圧及び電流にノイズが含まれていると、ヒータ温度の制御精度が低下する。したがって、ヒータ温度の制御精度を向上させる技術が期待されている。

以下に、開示する基板処理装置及びパラメータ取得方法の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により開示される技術が限定されるものではない。また、各形態は、矛盾のない範囲において適宜組み合わされてよい。

図１は、実施形態に係る基板処理装置の概略構成の例を示す図である。以下、基板処理装置１の各構成について説明する。

基板処理装置１は、チャンバ１０と、排気装置１６と、ゲートバルブ１７と、を備える。図１には、チャンバ１０の横断面が示される。この例では、チャンバ１０は、底壁１１及び側壁１２を含み、略円筒形状を有する。チャンバ１０の材質の例は、アルミニウムである。チャンバ１０の内側表面（底壁１１及び／又は側壁１２の内側表面）は、陽極酸化被膜で被覆されていてよい。チャンバ１０内において基板（この例でウエハＷ）の処理が行われる空間を、処理空間ＰＳと称し図示する。処理空間ＰＳは、チャンバ１０によって外部の雰囲気から隔離される。チャンバ１０の底壁１１には、排気装置１６に接続された排気口１３が形成される。排気装置１６は、排気口１３を介して処理空間ＰＳから気体を排気し、処理空間ＰＳを予め定められた真空度まで減圧する。チャンバ１０の側壁１２には、ゲートバルブ１７に接続された開口部１４が形成される。ゲートバルブ１７は、開口部１４の開放及び閉鎖等を行う。

基板処理装置１は、載置台２０を備える。載置台２０は、チャンバ１０内において、処理空間ＰＳの下方に配置される。載置台２０は、絶縁板２１と、内壁部材２２と、支持台２３と、基材２４と、静電チャック２５と、エッジリング２６とを含む。

絶縁板２１及び内壁部材２２は、ともに絶縁性を有し、載置台２０の他の部分をチャンバ１０から絶縁する。絶縁板２１は、チャンバ１０の底壁１１上に配置される。絶縁板２１は、円盤形状を有する。内壁部材２２は、絶縁板２１の縁部において、絶縁板２１上に配置される。内壁部材２２は、円筒形状を有する。内壁部材２２の材質の例は、石英である。

支持台２３及び基材２４は、内壁部材２２の内側に配置される。支持台２３は、導電性を有し、絶縁板２１上に配置される。基材２４は、支持台２３上に配置される。基材２４の材質の例は、アルミニウムである。基材２４の内部には、後述のチラーユニット３３に接続された冷媒循環流路２４ａが設けられる。

静電チャック２５は、基材２４上に配置される。静電チャック２５は、本体２５１と、電極２５２と、複数のヒータ２５３とを含む。本体２５１は、絶縁性を有する。電極２５２及びヒータ２５３は、本体２５１の内部に埋め込まれる。この例では、静電チャック２５は、複数のヒータ２５３を含む。静電チャック２５には、静電チャック２５上面に至る伝熱ガス供給流路２５ａが貫通形成される。静電チャック２５及び複数のヒータ２５３について、図２も参照して説明する。

図２は、静電チャックの平面図の例を示す。静電チャック２５の上面は、複数の領域２５ｄに分割される。この例では、径方向において３分割、円周方向に８分割される。ただし、分割の態様はとくに限定されない。複数のヒータ２５３の各々は、対応する領域２５ｄに埋め込まれる。ヒータ２５３は、交流電源７１からの交流電力が供給されたときに、対応する領域２５ｄを中心に静電チャック２５を加熱する。

図１に戻り、エッジリング２６は、静電チャック２５を内側に含むように、内壁部材２２及び基材２４上に配置される。エッジリング２６は、例えば単結晶シリコンで形成される。

基板処理装置１は、直流電源３１と、チラーユニット３３と、伝熱ガス供給部３４とを備える。直流電源３１は、静電チャック２５の電極２５２に直流電圧を印加する。チラーユニット３３は、冷媒を予め定められた温度に冷却し、冷媒循環流路２４ａに循環させる。伝熱ガス供給部３４は、伝熱ガス供給流路２５ａを介して、伝熱ガス（例えばＨｅガス）を基板（この例ではウエハＷ）と静電チャック２５の間に供給する。

基板処理装置１は、複数のヒータ制御部７０を含む。複数のヒータ制御部７０の各々は、複数のヒータ２５３それぞれに対応して設けられる。ヒータ２５３には、交流電源７１からの電力が供給される。交流電源７１は、例えば商用電源（実効値が約２００Ｖ、周波数が６０Ｈｚ等）であってよい。ヒータ制御部７０及びヒータ２５３の詳細については、後に図３以降を参照して改めて説明する。

基板処理装置１は、第１高周波電源３５と、第２高周波電源３６とを備える。第１高周波電源３５は、第１整合器３７を介して、第１周波数（例えば１００ＭＨｚ）の高周波電力を基材２４に供給する。第２高周波電源３６は、第２整合器３８を介して、第１周波数よりも低い第２周波数（例えば１３ＭＨｚ）の高周波電力を基材２４に供給する。

基板処理装置１は、シャワーヘッド４０を備える。シャワーヘッド４０は、シャワーヘッド４０の下面が載置台２０に対向するように、かつ、シャワーヘッド４０の下面に沿う平面が載置台２０の上面に沿う平面に対して概ね平行であるように、処理空間ＰＳ内の載置台２０上方に配置される。

シャワーヘッド４０は、絶縁性部材４１と、本体部４２と、上部天板４３とを含む。

絶縁性部材４１は、シャワーヘッド４０の他の部分を、チャンバ１０から絶縁する。絶縁性部材４１は、チャンバ１０の上部に支持される。本体部４２は、導電性を有し、絶縁性部材４１に支持される。本体部４２の材質の例は、アルミニウムであり、表面に陽極酸化処理が施されていてよい。本体部４２及び基材２４は、上部電極及び下部電極（一対の電極）として用いられる。上部天板４３は、本体部４２の下部に配置され、本体部４２に対して着脱自在に本体部４２に支持される。上部天板４３の材質の例は、石英のようなシリコン含有物質である。

本体部４２には、ガス拡散室４２ａと、ガス導入口４２ｂと、ガス流出口４２ｃとが
形成される。ガス拡散室４２ａは、本体部４２内部に形成される。ガス導入口４２ｂは、本体部４２のうちのガス拡散室４２ａよりも上側に形成され、ガス拡散室４２ａに連通する。複数のガス流出口４２ｃは、本体部４２のうちのガス拡散室４２ａより上部天板４３側に形成され、ガス拡散室４２ａに連通する。

上部天板４３には、複数のガス導入口４３ｃが形成される。複数のガス導入口４３ｃは、上部天板４３の上面と下面とを貫通するように形成され、複数のガス流出口４２ｃにそれぞれ連通する。

基板処理装置１は、処理ガス供給源５１と、弁５２と、マスフローコントローラ５３（ＭＦＣ）とを備える。

処理ガス供給源５１は、配管５４を介して、シャワーヘッド４０の本体部４２のガス導入口４２ｂに接続される。

マスフローコントローラ５３は、配管５４の途中に設けられる。弁５２は、配管５４のうちのマスフローコントローラ５３とガス導入口４２ｂとの間に設けられる。弁５２の開閉により、処理ガス供給源５１からガス導入口４２ｂへの処理ガスの供給量が調整される。

基板処理装置１は、可変直流電源５５と、ローパスフィルタ５６（ＬＰＦ）と、スイッチ５７とを備える。可変直流電源５５は、電路５８を介してシャワーヘッド４０の本体部４２に電気的に接続される。ローパスフィルタ５６とスイッチ５７とは、電路５８の途中に設けられる。スイッチ５７の開閉により、シャワーヘッド４０への直流電圧の印加が切替えられる。

基板処理装置１は、リング磁石６１を備える。リング磁石６１は、処理空間ＰＳのうちのシャワーヘッド４０と載置台２０との間の領域に磁場を発生させる。リング磁石６１は、チャンバ１０を内側に含むようにチャンバ１０と同心円状に配置される。リング磁石６１は、図示しない回転機構を介して回転自在にチャンバ１０に支持される。リング磁石６１は、例えば永久磁石から形成される。

基板処理装置１は、デポシールド６２と、デポシールド６３と、導電性部材６４とを備える。デポシールド６２は、チャンバ１０の側壁１２の内周面にエッチング副生物（デポ）が付着することを防止する。デポシールド６２は、チャンバ１０の側壁１２の内周面を覆うように配置され、チャンバ１０に対して着脱自在にチャンバ１０に支持される。デポシールド６３は、内壁部材２２の外周面にエッチング副生物が付着することを防止する。デポシールド６３は、内壁部材２２の外周面を覆うように配置される。導電性部材６４は、チャンバ１０内の異常放電を抑制する。導電性部材６４は、導電性部材６４が配置される高さが、静電チャック２５に載置されたウエハＷが配置される高さと略同じになるように、処理空間ＰＳに配置され、デポシールド６２に支持される。導電性部材６４は、グランドに電気的に接続される。

基板処理装置１は、制御装置５を備える。制御装置５は、基板処理装置１の各構成を制御することによって、基板処理装置１の全体制御を行う。制御装置５は、例えば、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）等を含んで構成されるコンピュータによって実現される。

以上説明した基板処理装置１によって行われる基板処理（プラズマエッチング）の動作概要を説明する。ゲートバルブ１７の制御により、開口部１４が開放される。開口部１４を介してウエハＷが処理空間ＰＳに搬入され、載置台２０に載置される。直流電源３１によって電極２５２に直流電圧が印加され、クーロン力により、ウエハＷが静電チャック２５に保持される。ゲートバルブ１７の制御により、開口部１４が閉鎖する。排気装置１６の制御により、処理空間ＰＳの雰囲気が予め定められた真空度になるように真空引きされる。弁５２の制御により、予め定められた量の処理ガスが、処理ガス供給源５１からガス導入口４２ｂに供給される。処理ガスはさらに複数のガス流出口４２ｃと、ガス導入口４３ｃとを介してチャンバ１０の処理空間ＰＳにシャワー状に供給される。

伝熱ガス供給部３４の制御により、伝熱ガスが伝熱ガス供給流路２５ａ（静電チャック２５とウエハＷとの間）に供給される。チラーユニット３３の制御により、予め定められた温度に冷却された冷媒が、冷媒循環流路２４ａを循環し、静電チャック２５が冷却される。ヒータ制御部７０により、ヒータ２５３の温度が目標温度（設定温度）になるように、ヒータ２５３の温度が制御される。

第１高周波電源３５及び第２高周波電源３６の制御により、載置台２０の基材２４に高周波電力が供給される。処理空間ＰＳのうちの載置台２０とシャワーヘッド４０との間の領域には、プラズマが発生する。可変直流電源５５及びスイッチ５７の制御により、可変直流電源５５から予め定められた大きさの直流電圧がシャワーヘッド４０に印加される。ウエハＷは、処理空間ＰＳに発生したプラズマによりエッチングされる。プラズマの例は、ＣＣＰ（Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ Ｐｌａｓｍａ）、ＨＷＰ（Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）等である。

ウエハＷのエッチング後、第１高周波電源３５及び第２高周波電源３６の制御により、載置台２０の基材２４への高周波電力の供給が停止される。可変直流電源５５及びスイッチ５７の制御により、シャワーヘッド４０への直流電圧の印加が停止される。ゲートバルブ１７の制御により、開口部１４が開放される。直流電源３１の制御により、静電チャック２５によるウエハＷの保持が解除される。ウエハＷは、開口部１４を介してチャンバ１０の処理空間ＰＳから搬出される。プラズマエッチングにおいては、ウエハＷの温度が予め定められた温度に適切に調整され、エッチングされる。

ヒータ制御部７０及びヒータ２５３についてさらに説明する。以下では、複数のヒータ制御部７０及び複数のヒータ２５３のうちの一組のヒータ制御部７０及びヒータ２５３について説明するが、他のヒータ制御部７０及びヒータ２５３の組についても同様の説明が可能である。

図３は、ヒータ制御部及びヒータの概略構成の例を示す図である。ヒータ制御部７０は、交流電源７１とヒータ２５３との間に電気的に接続される。ヒータ２５３は、ヒータ抵抗器２５３ａを含む。ヒータ抵抗器２５３ａは、印加される電力（ヒータ抵抗器２５３ａに印加される電圧及びヒータ抵抗器２５３ａを流れる電流）によって加熱される。ヒータ制御部７０は、交流電源７１からの電力を用いてヒータ抵抗器２５３ａを加熱する。交流電源７１からヒータ抵抗器２５３ａに至る主な電力経路を、電力線ＰＬと称し図示する。ヒータ抵抗器２５３ａの抵抗値及び温度を、ヒータ抵抗値Ｒ及びヒータ温度Ｔと称し図示する。ヒータ抵抗値Ｒの例は、４０Ωである。この場合、ヒータ抵抗器２５３ａに実効値２００Ｖの交流電圧が印加されると、実効値５Ａの交流電流がヒータ抵抗器２５３ａを流れる。ヒータ温度Ｔについては、本開示では、ヒータ２５３の温度と同じものとして扱う。

ヒータ制御部７０とヒータ抵抗器２５３ａとの間には、コイルＬａ、コイルＬｂ及びコンデンサＣが接続される。コイルＬａ及びコイルＬｂは、電力線ＰＬを流れる電力が直列に通過するように、ヒータ制御部７０と、コイルＬａ及びコイルＬｂとの間に接続される。コンデンサＣは、電力線ＰＬを流れる電力が並列に通過するように接続される。コイルＬａ、コイルＬｂ及びコンデンサＣは、交流電源７１からヒータ２５３への交流電力を通過させつつ、ヒータ２５３側からヒータ制御部７０へ流れ込む高周波ノイズを低減させる。

ヒータ制御部７０は、スイッチ７２と、抵抗器７３ａと、抵抗器７３ｂと、増幅器７３ｃと、ＡＤ変換器７３ｄ（ＡＤＣ：Analog to Digital Converter）と、抵抗器７４ａと、増幅器７４ｃと、ＡＤ変換器７４ｄと、ディジタルフィルタ７５と、制御部７６とを含む。ヒータ制御部７０は、これらの構成要素が設けられた基板（ヒータ制御基板）であってよい。

ヒータ制御部７０のうち、スイッチ７２及び抵抗器７４ａは、交流電源７１とヒータ抵抗器２５３ａとの間において、電力線ＰＬ上に直列に設けられる。図３には、スイッチ７２として、トライアック（双方向三端子サイリスタ）が例示される。抵抗器７４ａの抵抗値は非常に小さく（例えば１００ｍΩ程度）、抵抗器７４ａで発生する電圧降下は交流電源７１の電圧に対して非常に小さい。すなわち、スイッチ７２の通電時には、交流電源７１の電圧に応じた電圧が、ヒータ抵抗器２５３ａに印加される。また、交流電源７１からの電流に応じた電流が、ヒータ抵抗器２５３ａを流れる。

ヒータ制御部７０は、ヒータ抵抗器２５３ａの温度が設定温度に近づくように、スイッチ７２の通電期間を制御する。通電期間は、交流電源７１（例えば６０Ｈｚ）の１／２周期における通電期間であってよい。スイッチ７２の通電期間の制御により、交流電源７１からヒータ抵抗器２５３ａに供給される電力、ひいてはヒータ温度Ｔが制御される。制御において、ヒータ温度Ｔをモニタするために、ヒータ抵抗値Ｒが算出される。ヒータ抵抗値Ｒがヒータ温度Ｔの変化に対して既知の態様で変化するからである。

ヒータ抵抗値Ｒの算出は、ヒータ抵抗器２５３ａに印加される電圧と、ヒータ抵抗器２５３ａを流れる電流とに基づいて行われる。ヒータ抵抗器２５３ａに印加される電圧として検出される電圧を、検出電圧Ｖと称し図示する。ヒータ抵抗器２５３ａを流れる電流として検出される電流を、検出電流Ｉと称し図示する。検出電圧Ｖ及び検出電流Ｉは、一定期間にわたって検出されるディジタル電圧値（電圧波形）であってよい。一定期間の最小単位は、交流電源７１の１／２周期であってよい。この場合、一定期間は、交流電源７１の１／２周期の整数倍でありうる。

検出電圧Ｖは、抵抗器７３ａ、抵抗器７３ｂ、増幅器７３ｃ及びＡＤ変換器７３ｄ（電圧検出部）によって検出される。抵抗器７３ａ及び抵抗器７３ｂは、互いに直列接続され、交流電源７１の電圧を分圧するように設けられる。この分圧された電圧は、増幅器７３ｃを介して取り出され（検出され）、ＡＤ変換器７３ｄによってディジタル電圧値に変換される。抵抗器７３ａ、抵抗器７３ｂ、増幅器７３ｃ及びＡＤ変換器７３ｄは、ディジタル電圧値が抵抗器７３ａ及び抵抗器７３ｂの両端に発生する実際の電圧の大きさに対応する値を示す（算出等する）ように設計される。

検出電流Ｉは、抵抗器７４ａ、増幅器７４ｃ及びＡＤ変換器７４ｄ（電流検出部）によって検出される。抵抗器７４ａの両端には、ヒータ抵抗器２５３ａを流れる電流の大きさに応じた電圧が発生する。この電圧は、増幅器７４ｃを介して取り出され（検出され）、ＡＤ変換器７４ｄによってディジタル電圧値に変換される。抵抗器７４ａ、増幅器７４ｃ及びＡＤ変換器７４ｄは、ディジタル電圧値が抵抗器７４ａを流れる実際の電流の大きさに対応する値を示す（算出等する）ように設計される。すなわち、検出電流Ｉは、ヒータ抵抗器２５３ａとヒータ抵抗器２５３ａを流れる電流から算出される電圧としてディジタル電圧値に変換して検出される検出電流である。

ディジタルフィルタ７５は、検出電圧Ｖ及び検出電流Ｉをフィルタリングする。ノイズ電圧及びノイズ電流の発生源（ノイズ源）となる例えば電源がヒータ抵抗器２５３ａに電気的に結合し、それらのノイズ電圧及びノイズ電流が検出電圧Ｖ及び検出電流Ｉに含まれる可能性があるからである。ノイズ源となりうる電源の例は、先に図１を参照して説明した直流電源３１、第１高周波電源３５、第２高周波電源３６及び可変直流電源５５である。ただしこれら以外にも、基板処理装置１に用いられるあらゆる電源が、ノイズ源となりうる。例えば、エッチングプロセスの改善のため、パルス電源を使用する場合がある。このようなパルス電源とヒータ抵抗器２５３ａとの容量結合によって、ヒータ抵抗器２５３ａに印加される電圧及びヒータ抵抗器２５３ａを流れる電流（すなわち検出電圧Ｖ及び検出電流Ｉ）に電圧ノイズ及び電流ノイズが重畳する場合がある。電圧ノイズ及び電流ノイズについて、図４〜図７を参照して説明する。

図４及び図５は、電圧波形の例を示す図である。グラフの横軸は時刻を示し、縦軸は電圧の瞬時値（Ｖ）を示す。図４には、周波数が６０Ｈｚ、実効値が２００Ｖの場合の、１／２周期分の検出電圧Ｖの波形が例示される。図５には、図４の波形の一部を拡大した波形が示される。図５に示されるように、検出電圧Ｖは、信号電圧（６０Ｈｚの電圧）にノイズ電圧（６０Ｈｚよりも高い周波数の電圧）が重畳した電圧となる。信号電圧は、交流電源７１からの電圧であり例えば商用電源からの電圧（系統電圧）であるので、信号電圧Ｖｓｙｓと称し図示する。ノイズ電圧を、ノイズ電圧Ｖｎｏｉｓｅと称し図示する。信号電圧Ｖｓｙｓは、検出電圧Ｖにおいてノイズ電圧Ｖｎｏｉｓｅが存在しないと仮定した場合の電圧に相当する。検出電圧Ｖの波形は、ノイズ電圧Ｖｎｏｉｓｅが含まれる分だけ、信号電圧Ｖｓｙｓの波形から変形する。この変形は、例えば、電圧波形に基づいて定められる値（実効値等）に影響を与える。例えば実効値が、ノイズ電圧Ｖｎｏｉｓｅの分だけ大きくなる。

図６及び図７は、電流波形の例を示す図である。図６には、周波数が６０Ｈｚ、実効値が２００Ｖの場合の、１／２周期分の電流波形が例示される。図７には、図６の電流波形の一部を拡大した波形が示される。図７に示されるように、検出電流Ｉは、信号電流にノイズ電流が重畳した電流となる。信号電流を、信号電流Ｉｓｙｓと称し図示する。ノイズ電流を、ノイズ電流Ｉｎｏｉｓｅと称し図示する。信号電流Ｉｓｙｓは、検出電流Ｉにおいてノイズ電流Ｉｎｏｉｓｅが存在しないと仮定した場合の電流に相当する。検出電流Ｉの波形は、ノイズ電流Ｉｎｏｉｓｅが含まれる分だけ、信号電流Ｉｓｙｓの波形から変形する。この変形は、例えば、電流波形に基づいて定められる値（実効値等）に影響を与える。例えば実効値が、ノイズ電流Ｉｎｏｉｓｅの分だけ大きくなる。

ここで、信号電圧Ｖｓｙｓに対するノイズ電圧Ｖｎｏｉｓｅの影響の程度と、信号電流Ｉｓｙｓに対するノイズ電流Ｉｎｏｉｓｅの影響の程度とが異なる場合も少なくない。この場合、下記の式（１）のように、左辺と右辺との値が一致しない。

上記の式（１）に示される不一致は、検出電圧Ｖ及び検出電流Ｉを用いたヒータ抵抗値Ｒの算出精度の低下につながる。そこで、本実施形態において、ディジタルフィルタ７５は、上記の式（１）の左辺の値と右辺の値とが近づくように（等しくなるように）、ノイズ電圧Ｖｎｏｉｓｅ及びノイズ電流Ｉｎｏｉｓｅをフィルタリングする。ディジタルフィルタ７５の詳細について、図８〜図１０を参照して説明する。

図８は、ディジタルフィルタのブロック図の例を示す。この例では、ディジタルフィルタ７５は、ディジタルフィルタ７５１（第１のディジタルフィルタ）と、ディジタルフィルタ７５２（第２のディジタルフィルタ）とを含む。

ディジタルフィルタ７５１は、検出電圧Ｖに含まれるノイズ電圧Ｖｎｏｉｓｅを減衰させるためのローパスフィルタである。ノイズ電圧Ｖｎｏｉｓｅに対するディジタルフィルタ７５１の減衰率を、減衰率αと称し図示する。減衰率αは、１以下の値であってよい（α≦１．０）。

ディジタルフィルタ７５２は、検出電流Ｉの含まれるノイズ電流Ｉｎｏｉｓｅを減衰させるためのローパスフィルタである。ノイズ電流Ｉｎｏｉｓｅに対するディジタルフィルタ７５２の減衰率を、減衰率βと称し図示する。減衰率βは、１以下の値であってよい（減衰率β≦１．０）。

ここで、ディジタルフィルタの概要について、図９及び図１０を参照して説明する。

図９は、ディジタルフィルタの概略構成の例を示す図である。例示されるディジタルフィルタ８０は、入力電圧Ｖｉｎをフィルタリングし、出力電圧Ｖｏｕｔとして出力する。ディジタルフィルタ８０は、分周器８１と、複数のタップ８２と、乗算器８３とを含む。なお、図８には１つのタップ８２だけに符号が付されており、タップ８２は、遅延器８２ａと、スイッチ８２ｂと、加算器８２ｃとを含む。

分周器８１は、与えられたクロックＣＬＫ（例えば１００ＭＨｚ）を、分周比Ａで分周する。分周比Ａは、任意に選択可能である。分周後のクロックＣＬＫは、複数のタップ８２それぞれの遅延器８２ａに供給される。タップ８２は、スイッチ８２ｂがオン（導通状態）のときに有効化される。有効化されるタップ８２の数（タップ数）は、複数のタップ８２それぞれのスイッチ８２ｂを個別に制御することで、任意に選択可能である。タップ８２は、入力電圧Ｖｉｎに近い方のタップ８２から順に有効化される。入力電圧Ｖｉｎに対して有効化されたタップ８２の遅延器８２ａに応じた遅延量が与えられた電圧が、対応するタップ８２の加算器８２ｃによって加算された後、乗算器８３によって予め定められた数で乗算される。予め定められた数の例は、タップ数をＮとした場合、１／（Ｎ＋１）である。このようにして得られた出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎがフィルタリングされた電圧である。

ディジタルフィルタ８０のフィルタリング特性は、分周比Ａ及びタップ数Ｎによって調整される。フィルタリング特性の例は、カットオフ周波数（−３ｄＢの周波数）である。これについて、図１０を参照して説明する。

図１０は、分周比とカットオフ周波数との関係の例を示す図である。グラフの横軸は分周比を示し、縦軸はカットオフ周波数（ｋＨｚ）を示す。グラフ中、丸のプロットは、タップ数が７の場合の、分周比とカットオフ周波数との関係を示す。四角のプロットは、タップ数が１５の場合の、分周比とカットオフ周波数との関係を示す。図１０から理解されるように、分周比及び／又はタップ数を変えることで、所望のカットオフ周波数が得られる。例えば、タップ数を１５、分周比を６０とすることで、約５０ｋＨｚのカットオフ周波数が得られる。アナログフィルタの場合にはカットオフ周波数の調整に電子部品の定数変更（パーツ変更）等のハードウェア設計の変更が必要になるが、ディジタルフィルタの場合にはそのような変更は不要である。したがって、フィルタリング特性を柔軟に変化させることができる。

なお、上述のディジタルフィルタ８０は、ディジタルフィルタ７５１及びディジタルフィルタ７５２の一例に過ぎない。他のさまざまな構成のディジタルフィルタが、ディジタルフィルタ７５１及びディジタルフィルタ７５２として用いられてよい。

図８に戻り、ディジタルフィルタ７５１の減衰率α及びディジタルフィルタ７５２の減衰率βについてさらに説明する。減衰率α及び減衰率βは、上記の式（１）の不一致を低減するように定められる。すなわち、下記の式（２）のとおりである。

この場合の減衰率α及び減衰率βは、例えば下記の式（３）を満たす値として定められる。

上記のようにして求められた減衰率α及び減衰率βは、上記の式（１）の両辺、すなわち、信号電圧Ｖｓｙｓとノイズ電圧Ｖｎｏｉｓｅとの比率と、信号電流Ｉｓｙｓとノイズ電流Ｉｎｏｉｓｅとの比率とを近づける（等しくする）減衰率である。

ディジタルフィルタ７５１のカットオフ周波数は、上記の式（２）又は式（３）を満たす減衰率α及び減衰率βのうち、減衰率αを与えるカットオフ周波数に設定される。ディジタルフィルタ７５２のカットオフ周波数は、上記の式（２）又は式（３）を満たす減衰率α及び減衰率βのうち、減衰率βを与えるカットオフ周波数に設定される。減衰率α及び減衰率βが異なる場合には、ディジタルフィルタ７５１のカットオフ周波数と、ディジタルフィルタ７５２のカットオフ周波数も互いに異なる。なお、減衰率α及び減衰率βの一方は、１であってもよい。

ディジタルフィルタ７５は、ディジタルフィルタ７５１及びディジタルフィルタ７５２が所望のフィルタリング特性を発揮するローパスフィルタとして機能するようにパラメータ制御される。パラメータの例は、上述のカットオフ周波数である。パラメータの他の例は、減衰率α及び減衰率βである。これら以外にもディジタルフィルタのフィルタリング特性を与えることが可能なさまざまなパラメータが用いられてよい。パラメータは、例えば制御装置５（図１）が参照可能な態様で記憶される。制御装置５は、パラメータに従ってディジタルフィルタ７５１及びディジタルフィルタ７５２のフィルタリング特性を設定する。例えば先に図９を参照して説明したディジタルフィルタ８０の構成であれば、パラメータに示されるフィルタリング特性を得るための分周比Ａ及び／又はタップ数Ｎが、制御装置５によって設定される。

ディジタルフィルタ７５１及びディジタルフィルタ７５２のパラメータは、上述のノイズ源となりうる電源の動作条件、電源とヒータ抵抗器２５３ａとの結合の程度等（以下、単に「電源の動作条件等」という。）に応じて個別に準備されていてよい。その場合、電源の動作条件等に対応するパラメータを設定する。このようなパラメータの取得方法については、後に図１３を参照して説明する。

図３に戻り、ディジタルフィルタ７５によってフィルタリングされた検出電圧Ｖ及び検出電流Ｉが、制御部７６に入力される。制御部７６は、検出電圧Ｖ及び検出電流Ｉを用いて、ヒータ温度を制御する。図３には、制御部７６に含まれる構成のうち、代表的な処理を行う構成として、算出部７７及び比較制御部７８が例示される。

算出部７７は、ディジタルフィルタ７５によるフィルタリング後の検出電圧Ｖ及び検出電流Ｉを用いて、ヒータ抵抗値Ｒを算出する。ヒータ抵抗値Ｒは、検出電圧Ｖと検出電流Ｉとの除算によって求められる（すなわち、Ｒ＝Ｖ÷Ｉ）。一実施形態において、算出部７７は、検出電圧Ｖの実効値と、検出電流Ｉの実効値とを用いて、ヒータ抵抗値Ｒを算出する。実効値は、例えば、検出電圧Ｖに示される電圧波形から得られる。実効値は、例えば、検出電流Ｉに示される電流波形から得られる。

算出部７７は、算出したヒータ抵抗値Ｒからヒータ温度Ｔを算出する。例えば、ヒータ抵抗値Ｒからヒータ温度Ｔを算出するための多項式が予め準備されており、当該多項式を用いてヒータ温度Ｔが算出されてよい。ヒータ抵抗値Ｒとヒータ温度Ｔとを対応付けて記述したデータテーブルが準備されており、当該データテーブルを参照してヒータ温度Ｔが算出されてもよい。なお、ヒータ温度Ｔに応じて変化するヒータ抵抗値Ｒの範囲はかなり狭く（例えば１％程度）、ヒータ抵抗値Ｒの算出は、ノイズ等の外乱の影響を受けやすい。この意味においても、ヒータ抵抗値Ｒの算出精度を向上させることは、ヒータ温度Ｔの制御精度を向上させるために重要である。

比較制御部７８は、算出部７７の算出結果（ヒータ抵抗値Ｒあるいはヒータ温度Ｔ）と、設定値ＳＶとを比較する。設定値ＳＶは、設定値ＳＶは、ヒータ抵抗器２５３ａの目標温度（ヒータ抵抗値でもよい）であり、例えばヒータ制御部７０の外部から与えられる。比較結果の例は、算出部７７の算出結果と設定値ＳＶとの差分である。

さらに、比較制御部７８は、比較結果に基づいて、スイッチ７２を制御する。例えば、比較制御部７８は、比較結果に示される上述の差分が小さくなるように、スイッチ７２の導通期間を制御する。この例ではスイッチ７２はトライアックであるので、比較制御部７８は、導通期間を制御するためのゲートトリガ電圧ＶＧＴを生成し、トライアックに供給する。

以上のようにして、制御部７６は、検出電圧Ｖ及び検出電流Ｉを用いて、ヒータ温度Ｔを制御する。

上述のディジタルフィルタ７５及び制御部７６（算出部７７及び比較制御部７８）は、例えば、ＦＰＧＡ（Field Programmable Gate Array）、ＣＰＵ（Central Processing Unit）等を用いて実現される。いくつかの例を、図１１及び図１２を参照して説明する。

図１１及び図１２は、ディジタルフィルタ及び制御部の概略構成の例を示す図である。図１１に示される例では、ディジタルフィルタ７５、並びに、算出部７７及び比較制御部７８（制御部７６の構成要素）は、ＦＰＧＡで実現される。図１２に示される例では、ディジタルフィルタ７５及び算出部７７がＦＰＧＡで実現され、比較制御部７８がＣＰＵで実現される。

次に、上述のディジタルフィルタ７５１及びディジタルフィルタ７５２のパラメータ（カットオフ周波数等）の取得の例について、図１３を参照して説明する。

図１３は、実施形態に係るパラメータ取得方法の例を示すフローチャートである。この処理は、例えば基板処理装置１を用いて行われる。

ステップＳ１において、電源及びヒータを動作させる。例えば、これまで説明したノイズ源となりうる電源を、基板処理装置１において実際にウエハＷを処理するときの同様の条件で動作させる。同様に、ヒータ２５３を加熱させる。

ステップＳ２において、ノイズを測定する。例えば、先に図３を参照して説明した検出電圧Ｖの検出箇所（抵抗器７３ａ等）において、ノイズ電圧Ｖｎｏｉｓｅを測定する。検出電流Ｉの検出箇所（抵抗器７４ａ等）において、ノイズ電流Ｉｎｏｉｓｅを測定する。また例えば、ＡＤ変換器７３ｄで変換されたディジタル電圧値からノイズ電圧Ｖｎｏｉｓｅを測定する。ＡＤ変換器７４ｄで変換されたディジタル電流値からノイズ電流Ｉｎｏｉｓｅを測定する。

ステップＳ３において、パラメータを算出する。例えば、ディジタルフィルタ７５１のカットオフ周波数及びディジタルフィルタ７５２のカットオフ周波数を算出する。すなわち、上記の式（２）又は式（３）を満たす減衰率αに対応するカットオフ周波数及び減衰率βに対応するカットオフ周波数を算出する。

ステップＳ４において、パラメータを記憶する。すなわち、先のステップＳ３で算出したパラメータを記憶する。パラメータは、例えば制御装置５が参照可能な態様で記憶される。パラメータは、先のステップＳ１での電源の動作条件等と対応付けられて記憶される。

ステップＳ４の処理が完了した後、フローチャートの処理は終了する。

例えば以上の処理により、ディジタルフィルタ７５のパラメータが取得される。電源の動作条件等を変えて同様の処理を繰り返し実行することにより、電源の動作条件等に対応するパラメータが取得される。

以上説明した実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。上記実施形態は、多様な形態で具現化され得る。上記実施形態は、請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてよい。

上記実施形態では、検出電圧Ｖに対して設けられたディジタルフィルタ７５１及び検出電流Ｉに対して設けられたディジタルフィルタ７５２の２つのディジタルフィルタが設けられる例について説明した。ただし、一つのディジタルフィルタのみが設けられてもよい。これについて、図１４〜図１６を参照して説明する。

図１４〜図１６は、ディジタルフィルタのブロック図の例を示す。図１４に例示されるディジタルフィルタ７５Ａは、ディジタルフィルタ７５（図８）と比較して、ディジタルフィルタ７５２を含まない点において相違する。ディジタルフィルタ７５Ａでは、ディジタルフィルタ７５１による検出電圧Ｖのフィルタリングのみが行われる。この場合のディジタルフィルタ７５１のカットオフ周波数は、上記の式（２）又は式（３）において減衰率βが１であるときの減衰率αに対応する。

図１５に例示されるディジタルフィルタ７５Ｂは、ディジタルフィルタ７５（図８）と比較して、ディジタルフィルタ７５１を含まない点において相違する。ディジタルフィルタ７５Ｂでは、ディジタルフィルタ７５２による検出電流Ｉのフィルタリングのみが行われる。この場合のディジタルフィルタ７５２のカットオフ周波数は、上記の式（２）又は式（３）において減衰率αが１であるときの減衰率βに対応する。

図１６に例示されるディジタルフィルタ７５Ｃは、ディジタルフィルタ７５３と、ディジタルフィルタ７５３のフィルタリング対象を検出電圧Ｖと検出電流Ｉとの間で切り替えるスイッチ７５３ａ、スイッチ７５３ｂ、スイッチ７５３ｃ及びスイッチ７５３ｄとを含む。スイッチ７５３ａ及びスイッチ７５３ｂの切替えにより、検出電圧Ｖに対してディジタルフィルタ７５３を用いるか否かが選択される。スイッチ７５３ｃ及びスイッチ７５３ｄの切替えにより、検出電流Ｉに対してディジタルフィルタ７５３を用いるか否かが選択される。各スイッチは、例えば制御装置５によって制御される。ディジタルフィルタ７５３のカットオフ周波数は、上記の式（２）又は式（３）において減衰率βが１であるときの減衰率α又は減衰率αが１であるときの減衰率βに対応する。

上記実施形態では、ヒータ抵抗値Ｒの算出のために、検出電流Ｉの実効値及び検出電圧Ｖの実効値を用いる例について説明した。ただし、実効値に限らず、ヒータ抵抗値Ｒを算出することが可能なさまざまなファクターが用いられてよい。

上記実施形態では、検出電圧Ｖを検出する電圧検出部が、ヒータ制御部７０に設けられた抵抗器７３ａ、抵抗器７３ｂ、増幅器７３ｃ及びＡＤ変換器７４ｄ等で構成される例について説明した。また、検出電流Ｉを検出する電流検出部が、ヒータ制御部７０に設けられた抵抗器７４ａ、増幅器７４ｃ及びＡＤ変換器７４ｄ等で構成される例について説明した。ただし、このような構成に限らず、検出電圧Ｖ及び検出電流Ｉを検出することが可能なさまざまな構成が採用されてよい。また、検出電圧Ｖ及び検出電流Ｉの検出は、ヒータ抵抗器２５３ａに印加される電圧及びヒータ抵抗器２５３ａを流れる電流を検出可能なあらゆる位置で行われてよい。

上記実施形態では、スイッチ７２がトライアックである例について説明した。ただし、トライアックに限らず、ヒータ抵抗器２５３ａへの電力供給を制御することが可能なさまざまなデバイスが、スイッチ７２として用いられてよい。

上記実施形態では、交流電源７１が商用電源である例について説明した。ただし、商用電源に限らず、ヒータ抵抗器２５３ａの加熱用電力を供給可能なさまざまな電源が、交流電源７１として用いられてよい。

上記実施形態では、ヒータ制御部７０の制御対象が、静電チャック２５に設けられたヒータ２５３である例について説明した。ただし、基板処理装置１内のあらゆる箇所に設けられうるヒータが、ヒータ制御部７０の制御対象に含まれてよい。

上記実施形態では、基板処理装置１の処理対象がウエハＷのような半導体基板である例について説明した。ただし、基板処理装置１の処理対象は半導体基板に限定されない。例えば、液晶、有機ＥＬ等の基板も、基板処理装置１の処理対象となりうる。

以上説明した基板処理装置１は、例えば次のように特定される。基板処理装置１は、ヒータ抵抗器２５３ａと、ディジタルフィルタ７５と、制御部７６とを備える。ヒータ抵抗器２５３ａは、ノイズ電圧Ｖｎｏｉｓｅ及びノイズ電流Ｉｎｏｉｓｅの発生源となる例えば電源が電気的に結合するヒータ抵抗器である。ディジタルフィルタ７５は、ノイズ電圧Ｖｎｏｉｓｅ及びノイズ電流Ｉｎｏｉｓｅの少なくとも一方をフィルタリングする。検出電圧Ｖは、ヒータ抵抗器２５３ａに印加される電圧として検出されたディジタル電圧値である。検出電流Ｉは、ヒータ抵抗器２５３ａとヒータ抵抗器２５３ａを流れる電流から算出される電圧としてディジタル電圧値に変換して検出された検出電流である。制御部７６は、少なくとも一方がディジタルフィルタ７５によってフィルタリングされた検出電圧Ｖ及び検出電流Ｉを用いて、ヒータ抵抗器２５３ａのヒータ温度Ｔを制御する。

上記の基板処理装置１によれば、フィルタリング特性を柔軟に変化させることのできるディジタルフィルタ７５を用いることにより、さまざまな態様で発生しうるノイズ電圧Ｖｎｏｉｓｅ及びノイズ電流Ｉｎｏｉｓｅをフィルタリングすることができる。したがって、ヒータ抵抗値Ｒの算出精度、ひいてはヒータ温度Ｔの制御精度を向上させることができる。

ディジタルフィルタ７５は、フィルタリング後の検出電圧Ｖにおける、信号電圧Ｖｓｙｓとノイズ電圧Ｖｎｏｉｓｅとの比率と、信号電流Ｉｓｙｓとノイズ電流Ｉｎｏｉｓｅとの比率とが近づくように、検出電圧Ｖ及び検出電流Ｉの少なくとも一方をフィルタリングしてよい。信号電圧Ｖｓｙｓは、ノイズ電圧Ｖｎｏｉｓｅが存在しないと仮定した場合の検出電圧Ｖである。信号電流Ｉｓｙｓは、ノイズ電流Ｉｎｏｉｓｅが存在しないと仮定した場合の検出電流Ｉである。ディジタルフィルタ７５は、ノイズ電圧Ｖｎｏｉｓｅ及びノイズ電流Ｉｎｏｉｓｅの少なくとも一方を減衰させるローパスフィルタであってよい。ディジタルフィルタ７５のフィルタリング特性は、パラメータ制御可能であり、ディジタルフィルタ７５のパラメータは、カットオフ周波数を含んでよい。ヒータ抵抗器２５３ａは、交流電源７１から供給される電力を用いて加熱され、ヒータ制御部７０は、検出電圧Ｖの実効値と、検出電流Ｉの実効値とに基づいてヒータ抵抗器２５３ａのヒータ抵抗値Ｒを算出してよい。これにより、ヒータ抵抗値Ｒの算出におけるノイズ電圧Ｖｎｏｉｓｅ及びノイズ電流Ｉｎｏｉｓｅの影響を低減することができる。ヒータ抵抗値Ｒに基づいてヒータ温度Ｔを制御できることはこれまで説明したとおりである。

ディジタルフィルタ７５において、検出電圧Ｖに対して設けられるディジタルフィルタ７５１（第１のディジタルフィルタ）のパラメータと、検出電流Ｉに対して設けられるディジタルフィルタ７５２（第２のディジタルフィルタ）のパラメータとは、異なるパラメータであってよい。例えばこのようなパラメータ設定により、検出電圧Ｖに対するノイズ電圧Ｖｎｏｉｓｅの影響の程度と検出電流Ｉに対するノイズ電流Ｉｎｏｉｓｅの影響とが異なっていても、ヒータ抵抗値Ｒの算出におけるノイズ電圧Ｖｎｏｉｓｅ及びノイズ電流Ｉｎｏｉｓｅの影響を低減することができる。

ヒータ抵抗器２５３ａは、基板（例えばウエハＷ）の載置台２０に設けられてよい。ヒータ抵抗器２５３ａは、載置台２０に含まれる静電チャック２５に埋め込まれてもよい。これにより、基板を支持する載置台２０、また、載置台２０上に基板を保持する静電チャック２５の温度を制御することができる。

図１３等を参照して説明したパラメータ取得方法も、本開示の一態様である。すなわち、パラメータ取得方法は、基板処理装置１に用いられるヒータ抵抗器２５３ａに発生したノイズ電圧Ｖｎｏｉｓｅ及びノイズ電流Ｉｎｏｉｓｅを測定するステップ（ステップＳ２）と、測定したノイズ電圧Ｖｎｏｉｓｅ及びノイズ電流Ｉｎｏｉｓｅを用いて、検出電圧Ｖ及び検出電流Ｉの少なくとも一方をフィルタリングするディジタルフィルタ７５のパラメータを取得するステップ（ステップＳ３及びステップＳ４）と、を含む。

取得するステップ（ステップＳ３及びステップＳ４）では、フィルタリング後の検出電圧Ｖにおける、信号電圧Ｖｓｙｓとノイズ電圧Ｖｎｏｉｓｅとの比率と、信号電流Ｉｓｙｓとノイズ電流Ｉｎｏｉｓｅとの比率とが近づくように、検出電圧Ｖ及び検出電流Ｉの少なくとも一方をフィルタリングするディジタルフィルタ７５のパラメータを取得してよい。パラメータは、ノイズ電圧Ｖｎｏｉｓｅ及びノイズ電流Ｉｎｏｉｓｅの少なくとも一方を減衰させるローパスフィルタとしてディジタルフィルタ７５を機能させるためのパラメータ（例えばカットオフ周波数）であってよい。

上記のように取得されたパラメータを用いることで、これまで説明したように、ヒータ温度Ｔの制御精度を向上させることができる。

１ 基板処理装置
２５ 静電チャック
３１ 直流電源
３５ 第１高周波電源
３６ 第２高周波電源
５５ 可変直流電源
７０ ヒータ制御部
７１ 交流電源
７２ スイッチ
７５ ディジタルフィルタ
７５１ ディジタルフィルタ
７５２ ディジタルフィルタ
７５３ ディジタルフィルタ
７６ 制御部
７７ 算出部
７８ 比較制御部
２５３ ヒータ
２５３ａ ヒータ抵抗器

以下、図面を参照して本願の開示する基板処理装置及びパラメータ取得方法の実施形態について詳細に説明する。なお、本実施形態により、開示する基板処理装置及びパラメータ取得方法が限定されるものではない。

ヒータ制御部７０とヒータ抵抗器２５３ａとの間には、コイルＬａ、コイルＬｂ及びコンデンサＣが接続される。コイルＬａ及びコイルＬｂは、電力線ＰＬを流れる電力が直列に通過するように、ヒータ制御部７０と、ヒータ抵抗器２５３ａとの間に接続される。コンデンサＣは、電力線ＰＬを流れる電力が並列に通過するように接続される。コイルＬａ、コイルＬｂ及びコンデンサＣは、交流電源７１からヒータ２５３への交流電力を通過させつつ、ヒータ２５３側からヒータ制御部７０へ流れ込む高周波ノイズを低減させる。

図９は、ディジタルフィルタの概略構成の例を示す図である。例示されるディジタルフィルタ８０は、入力電圧Ｖｉｎをフィルタリングし、出力電圧Ｖｏｕｔとして出力する。ディジタルフィルタ８０は、分周器８１と、複数のタップ８２と、乗算器８３とを含む。なお、図９には１つのタップ８２だけに符号が付されており、タップ８２は、遅延器８２ａと、スイッチ８２ｂと、加算器８２ｃとを含む。

Claims (12)

1. ヒータ抵抗器と、
   前記ヒータ抵抗器に印加される電圧として検出されたディジタル電圧値である検出電圧、及び、前記ヒータ抵抗器と前記ヒータ抵抗器を流れる電流から算出される電圧としてディジタル電圧値に変換して検出された検出電流の少なくとも一方をフィルタリングするディジタルフィルタと、
   少なくとも一方が前記ディジタルフィルタによってフィルタリングされた前記検出電圧及び前記検出電流を用いて、前記ヒータ抵抗器の温度を制御する制御部と、
   を備える、
   基板処理装置。
2. 前記ディジタルフィルタは、前記フィルタリング後の前記検出電圧における、ノイズ電圧が存在しないと仮定した場合の前記検出電圧と前記ノイズ電圧との比率と、前記フィルタリング後の前記検出電流における、ノイズ電流が存在しないと仮定した場合の前記検出電流と前記ノイズ電流との比率とが近づくように、前記検出電圧及び前記検出電流の少なくとも一方をフィルタリングする、
   請求項１に記載の基板処理装置。
3. 前記ディジタルフィルタは、ノイズ電圧及びノイズ電流の少なくとも一方を減衰させるローパスフィルタである、
   請求項１又は２に記載の基板処理装置。
4. 前記ディジタルフィルタのフィルタリング特性は、パラメータ制御可能であり、
   前記ディジタルフィルタのパラメータは、カットオフ周波数を含む、
   請求項３に記載の基板処理装置。
5. 前記ヒータ抵抗器は、交流電源から供給される電力を用いて加熱され、
   前記制御部は、前記検出電圧の実効値と、前記検出電流の実効値とに基づいて前記ヒータ抵抗器の抵抗値を算出する、
   請求項１〜４のいずれか１項に記載の基板処理装置。
6. 前記ディジタルフィルタは、前記検出電圧をフィルタリングする第１のディジタルフィルタと、前記検出電流をフィルタリングする第２のディジタルフィルタとを含み、
   前記第１のディジタルフィルタのパラメータと、前記第２のディジタルフィルタのパラメータとは、異なるパラメータである、
   請求項１〜５のいずれか１項に記載の基板処理装置。
7. 前記ヒータ抵抗器は、基板の載置台に設けられる、
   請求項１〜６のいずれか１項に記載の基板処理装置。
8. 前記ヒータ抵抗器は、載置台に含まれる静電チャックに埋め込まれる、
   請求項７に記載の基板処理装置。
9. 基板処理装置に用いられるヒータ抵抗器に発生したノイズ電圧及びノイズ電流を測定するステップと、
   前記測定した前記ノイズ電圧及びノイズ電流を用いて、前記ヒータ抵抗器に印加される電圧として検出されるディジタル電圧値である検出電圧、及び、前記ヒータ抵抗器と前記ヒータ抵抗器を流れる電流から算出される電圧としてディジタル電圧値に変換して検出された検出電流の少なくとも一方をフィルタリングするディジタルフィルタのパラメータを取得するステップと、
   を含む、
   パラメータ取得方法。
10. 前記取得するステップでは、フィルタリング後の前記検出電圧における、前記ノイズ電圧が存在しないと仮定した場合の前記検出電圧と前記ノイズ電圧との比率と、前記フィルタリング後の前記検出電流における、前記ノイズ電流が存在しないと仮定した場合の前記検出電流と前記ノイズ電流との比率とが近づくように、前記検出電圧及び前記検出電流の少なくとも一方をフィルタリングする前記ディジタルフィルタのパラメータを取得する、
    請求項９に記載のパラメータ取得方法。
11. 前記取得するステップでは、前記ノイズ電圧及び前記ノイズ電流の少なくとも一方を減衰させるローパスフィルタとして前記ディジタルフィルタを機能させるためのパラメータを取得する、
    請求項９又は１０に記載のパラメータ取得方法。
12. 前記取得するステップでは、カットオフ周波数を前記ディジタルフィルタのパラメータとして取得する、
    請求項１１に記載のパラメータ取得方法。

Images