JP2021182716A - Failure detection device, measuring device, failure detection system, failure detection method, and program - Google Patents
Failure detection device, measuring device, failure detection system, failure detection method, and program Download PDFInfo
- Publication number
- JP2021182716A JP2021182716A JP2020088027A JP2020088027A JP2021182716A JP 2021182716 A JP2021182716 A JP 2021182716A JP 2020088027 A JP2020088027 A JP 2020088027A JP 2020088027 A JP2020088027 A JP 2020088027A JP 2021182716 A JP2021182716 A JP 2021182716A
- Authority
- JP
- Japan
- Prior art keywords
- data
- failure detection
- sensor data
- circuit
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
本発明は、故障検知装置、計測装置、故障検知システム、故障検知方法、及びプログラムに関する。 The present invention relates to a failure detection device, a measurement device, a failure detection system, a failure detection method, and a program.
高速シリアル通信路を用いてデータ通信を行う装置において、テストパターンと、データ通信を行う回路自身とを用いて、ループバック試験を行うことにより回路、通信路等の故障を検知する技術が知られている(例えば、特許文献1参照)。 In a device that performs data communication using a high-speed serial communication path, a technique for detecting a failure of a circuit, a communication path, etc. by performing a loopback test using a test pattern and the circuit itself that performs data communication is known. (For example, see Patent Document 1).
特許文献1に示されるような従来の技術では、実動作時には、高速シリアル通信路を用いてデータ通信を行っているため、ループバックテストを行うことができず、回路、通信路等の故障を検知することができないという問題がある。
In the conventional technique as shown in
本発明の一実施形態は上記の問題点に鑑みてなされたものであって、シリアル通信路と1つ以上の回路とを含む装置において、シリアル通信路を用いてデータ通信を行いつつ、回路、シリアル通信路等の故障を検知することができるようにする。 One embodiment of the present invention has been made in view of the above problems, and is a circuit, while performing data communication using a serial communication path in a device including a serial communication path and one or more circuits. To be able to detect failures in serial communication channels, etc.
上記の課題を解決するため、本発明の一実施形態に係る故障検知装置は、センサデータを出力するセンサデータ回路と、前記センサデータ回路の故障検知用のデータを出力するロックステップ回路とを備え、シリアル通信路に接続される1つ以上のモジュールと、前記センサデータと前記故障検知用のデータとを、前記シリアル通信路を介して収集するデータ収集部と、前記センサデータと前記故障検知用のデータとが一致するか否かを示す比較結果を出力するデータ比較部と、を有する。 In order to solve the above problems, the failure detection device according to the embodiment of the present invention includes a sensor data circuit that outputs sensor data and a lock step circuit that outputs data for failure detection of the sensor data circuit. , One or more modules connected to the serial communication path, a data collecting unit that collects the sensor data and the failure detection data via the serial communication path, and the sensor data and the failure detection. It has a data comparison unit that outputs a comparison result indicating whether or not the data matches the data of.
本発明の一実施形態によれば、シリアル通信路と1つ以上の回路とを含む装置において、シリアル通信路を用いてデータ通信を行いつつ、回路、シリアル通信路の故障を検知することができるようになる。 According to one embodiment of the present invention, in a device including a serial communication path and one or more circuits, it is possible to detect a failure of the circuit or the serial communication path while performing data communication using the serial communication path. It will be like.
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
<故障検知システムの構成例>
[第1の実施形態]
図1は、第1の実施形態に係る故障検知システムの構成例を示す図である。故障検知システム1は、一例として、故障検知装置100と、故障検知装置100と通信可能に接続される情報処理装置10を含む。
<Configuration example of failure detection system>
[First Embodiment]
FIG. 1 is a diagram showing a configuration example of a failure detection system according to the first embodiment. As an example, the
故障検知装置100は、例えば、ボードA110、ボードB120−1、ボードC120−2・・・と、高速シリアル通信路であるシリアル通信路102−1、102−2、と等を有する。図1の例では、ボードA110とボードB120−1は、シリアル通信路102−1を介して通信可能に接続され、ボードB120−1とボードC120−2は、シリアル通信路102−2を介して通信可能に接続されている。なお、以下の説明において、シリアル通信路102−1、102−2のうち、任意のシリアル通信路を示す場合、「シリアル通信路102」を用いる。また、ボードB120−1、ボードC120−2のうち、任意のボードを示す場合、「ボード120」を用いる。
The
シリアル通信路102は、例えば、PCI Express(登録商標)、V−by−One(登録商標)等の高速シリアルインタフェースである。 The serial communication path 102 is a high-speed serial interface such as PCI Express (registered trademark) or V-by-One (registered trademark).
ボード120は、センサデータを出力するセンサデータ回路と、センサデータ回路の故障検知用のデータを出力するロックステップ回路とを備え、シリアル通信路102に接続される1つ以上のモジュールの一例である。故障検知装置100が備えるボード120の数は、1つであっても良いし、3つ以上であっても良い。また、ボード120は、例えば、ユニット、部品、回路、装置等の様々な形式のモジュールであっても良い。
The board 120 includes a sensor data circuit that outputs sensor data and a lock step circuit that outputs data for detecting a failure of the sensor data circuit, and is an example of one or more modules connected to the serial communication path 102. .. The number of boards 120 included in the
図1の例では、ボードC120−2は、ボードC120−2の外部、又は内部にセンサ104−1〜104−N(Nは2以上の整数)を備え、各センサから出力されるデータをセンサデータとして出力するセンサデータ回路131−1〜131−Nを有する。また、ボードC120−2は、センサデータ回路131−1〜131−Nと同じ回路を含み、各センサから出力されるデータを、故障検知用のデータとして出力するロックステップ回路132−1〜132−Nを有する。 In the example of FIG. 1, the board C120-2 includes sensors 104-1 to 104-N (N is an integer of 2 or more) outside or inside the board C120-2, and the data output from each sensor is sensored. It has sensor data circuits 131-1 to 131-N that output as data. Further, the board C120-2 includes the same circuit as the sensor data circuits 131-1 to 131-N, and the lock step circuits 132-1 to 132-that output the data output from each sensor as the data for failure detection. Has N.
なお、以下の説明において、センサ104−1〜104−Nのうち、任意のセンサを示す場合、「センサ104」を用いる。また、センサデータ回路131−1〜131−Nのうち、任意のセンサデータ回路を示す場合、「センサデータ回路131」を用いる。さらに、ロックステップ回路132−1〜132−Nのうち、任意のロックステップ回路を示す場合、「ロックステップ回路132」を用いる。
In the following description, when any sensor is shown among the sensors 104-1 to 104-N, "
例えば、センサデータ回路131−1は、センサ104−1から出力されるデータをセンサデータとして、データ送信制御部133に出力する。また、ロックステップ回路132−1は、センサ104−1から出力されるデータを、センサデータ回路131−1の故障検知用のデータとして、データ送信制御部133に出力する。これにより、センサデータ回路131−1、及びロックステップ回路132−1に故障がない場合、センサデータ回路131−1が出力するセンサデータと、ロックステップ回路122−1が出力する故障検知用のデータは、同じ値になる。同様に、センサデータ回路131−N、及びロックステップ回路132−Nに故障がない場合、センサデータ回路131−Nが出力するセンサデータと、ロックステップ回路132−Nが出力するデータとは、同じ値になる。
For example, the sensor data circuit 131-1 outputs the data output from the sensor 104-1 to the data
また、ボードC120−2は、データ送信制御部133を有している。データ送信制御部133は、センサデータ回路131−1〜131−Nから出力されるセンサデータ、及びロックステップ回路132−1〜132−Nから出力される故障検知用データを取得して、例えば、図2(A)に示すような送信データC200を作成する。
Further, the board C120-2 has a data
図2(A)は、第1の実施形態に係る送信データCのイメージを示している。図2(A)に示すように、送信データC200には、センサデータ回路131−1〜131−Nから出力されるセンサデータ、及びロックステップ回路132−1〜132−Nから出力される故障検知用データが含まれる。 FIG. 2A shows an image of transmission data C according to the first embodiment. As shown in FIG. 2A, the transmission data C200 includes the sensor data output from the sensor data circuits 131-1 to 131-N and the failure detection output from the lock step circuits 132-1 to 132-N. Data is included.
また、データ送信制御部133は、作成した送信データC200を、シリアル通信I/F(Interface)101−4、及びシリアル通信路102−2を介して、ボードB120−1に送信する。
Further, the data
データ送信制御部133は、一例として、ボードC120−2が備えるコンピュータで実行されるプログラムによって実現される。別の一例として、データ送信制御部133は、ハードウェアによって実現されるものであっても良い。
The data
ボードB120−1は、ボードB120−1の外部、又は内部にセンサ103−1〜103−M(Mは2以上の整数)を有し、各センサから出力されるデータをセンサデータとして出力するセンサデータ回路121−1〜121−Mを備える。また、ボードB120−1は、センサデータ回路121−1〜121−Mと同じ回路を含み、各センサから出力されるデータを、故障検知用のデータとして出力するロックステップ回路122−1〜122−Mを備える。 The board B120-1 has sensors 103-1 to 103-M (M is an integer of 2 or more) outside or inside the board B120-1, and a sensor that outputs data output from each sensor as sensor data. A data circuit 121-1 to 121-M is provided. Further, the board B120-1 includes the same circuit as the sensor data circuit 121-1 to 121-M, and the lock step circuit 122-1 to 122- that outputs the data output from each sensor as the data for failure detection. Equipped with M.
なお、以下の説明において、センサ103−1〜103−Mのうち、任意のセンサを示す場合、「センサ103」を用いる。また、センサデータ回路121−1〜121−Mのうち、任意のセンサデータ回路を示す場合、「センサデータ回路121」を用いる。さらに、ロックステップ回路122−1〜122−Mのうち、任意のロックステップ回路を示す場合、「ロックステップ回路122」を用いる。
In the following description, when any sensor is shown among the sensors 103-1 to 103-M, "
ボードC120−2が備えるセンサデータ回路131と、ボードB120−1が備えるセンサデータ回路121は、同じセンサデータ回路であっても良いし、異なるセンサデータ回路であっても良い。また、ボードC120−2が備えるセンサデータ回路131の数Nと、ボードB210−1が備えるセンサデータ回路121の数Mは、同じ数であっても良いし、異なる数であっても良い。
The
例えば、センサデータ回路121−1は、センサ103−1から出力されるデータをセンサデータとして、データ送信制御部123に出力する。また、ロックステップ回路122−1は、センサ103−1から出力されるデータを、センサデータ回路121−1の故障検知用のデータとして、データ送信制御部123に出力する。これにより、センサデータ回路121−1、及びロックステップ回路122−1に故障がない場合、センサデータ回路121−1が出力するセンサデータと、ロックステップ回路122−1が出力する故障検知用のデータとは、同じ値になる。同様に、センサデータ回路121−M、及びロックステップ回路122−Mに故障がない場合、センサデータ回路121−Mが出力するセンサデータと、ロックステップ回路122−Mが出力するデータとは、同じ値になる。
For example, the sensor data circuit 121-1 outputs the data output from the sensor 103-1 to the data
また、ボードB120−1は、データ送信制御部123を有している。データ送信制御部123は、センサデータ回路121−1〜121−Mから出力されるセンサデータ、及びロックステップ回路122−1〜122−Mから出力される故障検知用データを取得して、例えば、図2(B)に示すような送信データB210を作成する。
Further, the board B120-1 has a data
図2(B)は、第1の実施形態に係る送信データBのイメージを示している。図2(B)に示すように、送信データB210には、センサデータ回路121−1〜121−Mから出力されるセンサデータ、及びロックステップ回路122−1〜122−Mから出力される故障検知用データが含まれる。さらに、送信データB210には、ボードC120−2から受信した送信データC200が含まれる。 FIG. 2B shows an image of transmission data B according to the first embodiment. As shown in FIG. 2B, the transmission data B210 includes sensor data output from the sensor data circuits 121-1 to 121-M, and failure detection output from the lock step circuits 122-1 to 122-M. Data is included. Further, the transmission data B210 includes transmission data C200 received from the board C120-2.
また、データ送信制御部123は、作成した送信データB210を、シリアル通信I/F101−2、及びシリアル通信路102−1を介して、ボードA110に送信する。
Further, the data
データ送信制御部123は、一例として、ボードB120−1が備えるコンピュータで実行されるプログラムによって実現される。別の一例として、データ送信制御部123は、ハードウェアによって実現されるものであっても良い。
As an example, the data
ボードA110は、例えば、図3に示すようなコンピュータ300の構成を有する制御部111を有している。制御部111は、所定のプログラムを実行することにより、シリアル通信I/F101−1、及びシリアル通信路102−1を介して、ボードB120−1から送信される送信データB210を受信する。これにより、制御部111は、センサ103−1〜103−M、及びセンサ104−1〜104−Nの各々に対応するセンサデータと、故障検知用のデータとを収集することができる。
The board A110 has, for example, a
また、制御部111は、各センサに対応するセンサデータと故障検知用データとが一致するかを比較して、比較結果を、例えば、情報処理装置10等に出力する。
Further, the
情報処理装置10は、例えば、図3に示すようなコンピュータ300の構成を有するPC(Personal Computer)、タブレット端末、専用端末等の端末装置である。情報処理装置10は、故障検知装置100の制御部111から出力される比較結果に基づいて、例えば、センサデータ回路121−1〜121−M、131−1〜131−Nの故障判定を行い、判定結果を出力(例えば表示)する。
The
前述したように、図1において、センサデータ回路121−1、及びロックステップ回路122−1に故障がない場合、センサデータ回路121−1が出力するセンサデータと、ロックステップ回路122−1が出力する故障検知用のデータとは、同じ値になる。従って、センサデータ回路121−1が出力するセンサデータと、ロックステップ回路122−1が出力する故障検知用のデータとが一致した場合、情報処理装置10は、センサデータ回路121−1、及びシリアル通信路102が正常であると判定する。
As described above, in FIG. 1, when there is no failure in the sensor data circuit 121-1 and the lock step circuit 122-1, the sensor data output by the sensor data circuit 121-1 and the lock step circuit 122-1 are output. The value is the same as the data for failure detection. Therefore, when the sensor data output by the sensor data circuit 121-1 and the failure detection data output by the lock step circuit 122-1 match, the
一方、センサデータ回路121−1が出力するセンサデータと、ロックステップ回路122−1が出力する故障検知用のデータとが一致しない場合、情報処理装置10は、センサデータ回路121−1に故障があると判定する。
On the other hand, when the sensor data output by the sensor data circuit 121-1 and the failure detection data output by the lock step circuit 122-1 do not match, the
例えば、特許文献1に示されるような従来の技術では、実動作時には、高速シリアル通信路を用いてデータ通信を行っているため、ループバックテストを行うことができず、回路、通信路等の故障を検知することができないという問題があった。
For example, in the conventional technique as shown in
一方、本実施形態に係る故障検知システム1、及び故障検知装置100によれば、実動作時に、シリアル通信路102を用いてデータ通信を行いつつ、センサデータ回路121、131、又はシリアル通信路102等の故障を検知することができる。
On the other hand, according to the
なお、図1に示す故障検知装置100の構成は一例である。例えば、情報処理装置10の機能は、故障検知装置100が備える制御部111等によって実現されるものであっても良い。また、制御部111の機能は、ハードウェアによって実現されるものであっても良い。
The configuration of the
<ハードウェア構成>
図1の情報処理装置10、及びボードA110の制御部111等は、例えば、図3に示すようなコンピュータ300のハードウェア構成を有している。
<Hardware configuration>
The
また、ボードA110、ボードB120−1、及びボードC120−2は、例えば、半導体集積回路、ロジック回路等によって構成される。なお、ボードA110、ボードB120−1、及びボードC120−2は、図3に示すようなコンピュータ300のハードウェア構成を、さらに備えていても良い。
Further, the board A110, the board B120-1, and the board C120-2 are composed of, for example, a semiconductor integrated circuit, a logic circuit, or the like. The board A110, the board B120-1, and the board C120-2 may further include the hardware configuration of the
図3は、第1の実施形態に係るコンピュータのハードウェア構成の例を示す図である。コンピュータ300は、例えば、CPU(Central Processing Unit)301、メモリ302、ストレージデバイス303、入力装置304、出力装置305、1つ以上の通信I/F(Interface)306、及びバス307等を有する。
FIG. 3 is a diagram showing an example of the hardware configuration of the computer according to the first embodiment. The
CPU301は、例えば、ストレージデバイス303、メモリ302等に記憶したプログラムを実行することにより、コンピュータ300が備える様々な機能を実現する演算装置である。メモリ302は、例えば、CPU301のワークエリアとして用いられる揮発性のメモリであるRAM(Random Access Memory)や、コンピュータ300の起動用のプログラム等を予め記憶した不揮発性のメモリであるROM(Read Only Memory)等を含む。ストレージデバイス303は、例えば、OS(Operating System)、アプリケーションプログラム、及び各種のデータ等を記憶する、例えば、HDD(Hard Disk Drive)、SSD(Solid State Drive)等の大容量の記憶装置である。
The
入力装置304は、外部からの入力を受け付ける入力デバイス(例えば、キーボード、タッチパネル、センサ、操作ボタン等)である。出力装置305は、外部への出力を行う出力デバイス(例えば、ディスプレイ、スピーカ、表示ランプ等)である。なお、入力装置304と出力装置305は、一体化された表示入力デバイス(例えば、タッチパネルディスプレイ等)であっても良い。
The
1つ以上の通信I/F306は、他の装置等と通信を行うためのインタフェースである。バス307は、上記の各構成要素に共通に接続され、例えば、アドレス信号、データ信号、及び各種の制御信号等を伝送する。
One or more communication I / F 306s are interfaces for communicating with other devices and the like. The
<機能構成>
続いて、第1の実施形態に係る故障検知装置100、及び故障検知システム1の機能構成について説明する。なお、ボードB120−1、及びボードC120−2の構成については、図1、2で説明したので、ここでは説明を省略する。
<Functional configuration>
Subsequently, the functional configurations of the
図4は、第1の実施形態に係る故障検知システムの機能構成の例を示す図である。 FIG. 4 is a diagram showing an example of the functional configuration of the failure detection system according to the first embodiment.
ボードA110は、例えば、図1の制御部111で所定のプログラムを実行することにより、データ収集部401、及びデータ比較部402等を実現している。なお、データ収集部401、及びデータ比較部402のうち、少なくとも一部は、ハードウェアによって実現されるものであっても良い。
The board A110 realizes the
データ収集部401は、ボードB120−1、及びボードC120−2が備える各センサに対応するセンサデータと故障検知用のデータとを、シリアル通信路102を介して収集する。例えば、データ収集部401は、図2に示すような送信データB210を、シリアル通信路102−1を介してボードB120−1から受信し、受信した送信データB210から、各センサに対応するセンサデータと故障検知用のデータとを収集する。
The
データ比較部402は、データ収集部401が収集した、各センサに対応するセンサデータと故障検知用データとを比較して、各センサに対応するセンサデータと故障検知用データとが一致するか否かを示す比較結果を出力する。
The
情報処理装置10は、例えば、図3のCPU301で、故障検知システム1用のアプリケーションプログラム等を実行することにより、判定部403を実現している。
The
判定部403は、例えば、データ比較部402から出力される比較結果に基づいて、各センサに対応するセンサデータ回路121−1〜121−M、131−1〜131−N、シリアル通信路102−1、102−2等に故障があるか否かを判定する。
The
例えば、判定部403は、センサデータ回路121−1が出力したセンサデータと、ロックステップ回路122−1が出力した故障検知用データとが一致している場合、センサデータ回路121−1、及びシリアル通信路102に故障がないと判定する。一方、判定部403は、センサデータ回路121−1が出力したセンサデータと、ロックステップ回路122−1が出力した故障検知用データとが一致していない場合、例えば、センサデータ回路121−1に故障があると判定する。なお、判定部403は、他のセンサデータ回路121、131についても、同様の判定を行う。
For example, when the sensor data output by the sensor data circuit 121-1 and the failure detection data output by the lock step circuit 122-1 match, the
また、判定部403は、各センサに対応するセンサデータ回路121−1〜121−M、131−1〜131−N、シリアル通信路102−1、102−2等に故障があるか否かを示す判定結果を、情報処理装置10の出力装置305等に出力する。
Further, the
なお、図4に示した故障検知システム1の機能構成は一例である。例えば、情報処理装置10が有する判定部403は、図5に示すように、故障検知装置100が有していても良い。
The functional configuration of the
図5は、第1の実施形態に係る故障検知装置100の機能構成の例を示している。図5の例では、ボードA110は、例えば、図1の制御部111で所定のプログラムを実行することにより、データ収集部401、データ比較部402、及び判定部403等を実現している。なお、データ収集部401、データ比較部402、及び判定部403のうち、少なくとも一部は、ハードウェアによって実現されるものであっても良い。
FIG. 5 shows an example of the functional configuration of the
図5の例では、データ比較部402は、データ収集部401が収集した、各センサに対応するセンサデータと故障検知用データとを比較して、各センサに対応するセンサデータと故障検知用データとが一致するか否かを示す比較結果を、判定部403に出力する。
In the example of FIG. 5, the
判定部403は、データ比較部402から出力される比較結果に基づいて、各センサに対応するセンサデータ回路121−1〜121−M、131−1〜131−N、シリアル通信路102−1、102−2等に故障があるか否かを判定する。また、判定部403は、各センサに対応するセンサデータ回路121−1〜121−M、131−1〜131−N、シリアル通信路102−1、102−2等に故障があるか否かを示す判定結果を、制御部111の出力装置305等に出力する。
The
<処理の流れ>
続いて、第1の実施形態に係る故障検知方法の処理の流れについて説明する。
<Processing flow>
Subsequently, the flow of processing of the failure detection method according to the first embodiment will be described.
図6は、第1の実施形態に係る故障検知システムの処理の例を示すシーケンス図である。この処理は、例えば、所定の時間間隔、或いは利用者による故障検知操作等に応じて、故障検知システム1が実行する故障検知処理の例を示している。
FIG. 6 is a sequence diagram showing an example of processing of the failure detection system according to the first embodiment. This process shows an example of a failure detection process executed by the
ステップS601において、ボードC120−2のデータ送信制御部133は、センサデータ回路131−1〜131−Nから出力されるセンサデータ、及びロックステップ回路132−1〜132−Nから出力される故障検知用のデータを取得する。
In step S601, the data
ステップS602において、データ送信制御部133は、取得したセンサデータ、及び故障検知用のデータを含む、例えば、図2(A)に示すような送信データC200を作成する。
In step S602, the data
ステップS603において、データ送信制御部133は、作成した送信データC200を、シリアル通信I/F101−4、及びシリアル通信路102−2を介して、ボードB120−1に送信する。これに応じて、ボードB120−1のデータ送信制御部123は、シリアル通信I/F101−3を介して、ボードC120−2から送信された送信データC200を受信する。
In step S603, the data
ステップS604において、ボードB120−1のデータ送信制御部123は、センサデータ回路121−1〜121−Mから出力されるセンサデータ、及びロックステップ回路122−1〜122―Mから出力される故障検知用のデータを取得する。なお、データ送信制御部123は、ステップS604の処理を、ステップS603で送信データC200を受信する前に開始しても良い。
In step S604, the data
ステップS605において、データ送信制御部123は、取得したセンサデータ、及び故障検知用のデータと、ボードC120−2から受信した送信データC200とを含む、例えば、図2(B)に示すような送信データB210を作成する。
In step S605, the data
ステップS606において、データ送信制御部123は、作成した送信データB210を、シリアル通信I/F101−2、及びシリアル通信路102−1を介して、ボードA110に送信する。これに応じて、ボードA110のデータ収集部401は、シリアル通信I/F101−1を用いて、ボードB120−1から送信された送信データB210を受信する。
In step S606, the data
ステップS607において、ボードA110のデータ比較部402は、各センサに対応するセンサデータと故障検知用のデータとを比較する。
In step S607, the
ステップS608において、データ比較部402は、各センサに対応するセンサデータと故障検知用のデータとが一致するか否かを示す比較結果を、例えば、情報処理装置10等に送信する。
In step S608, the
ステップS609において、情報処理装置10の判定部403は、例えば、各センサに対応するセンサデータ回路121−1〜121−M、131−1〜131−M、シリアル通信路102−1、102−2等の故障の有無を判定する判定処理を実行する。
In step S609, the
ステップS610において、情報処理装置10の判定部403は、各センサに対応するセンサデータ回路121−1〜121−M、131−1〜131−M、シリアル通信路102−1、102−2等の故障の有無を判定した判定結果を出力装置305等に出力する。
In step S610, the
<判定処理>
図7は、第1の実施形態に係る判定処理の例を示すフローチャートである。この処理は、例えば、図6のステップS609において、判定部403が実行する判定処理の一例を示している。
<Judgment processing>
FIG. 7 is a flowchart showing an example of the determination process according to the first embodiment. This process shows, for example, an example of the determination process executed by the
ステップS701において、判定部403は、ボードA110が、送信データBを受信できたか否かを判断する。例えば、ボードA110のデータ比較部402は、所定のタイミングで、ボードB120−1から送信データB210を受信できない場合、送信データB210を受信できなかったことを示す第1のエラーメッセージを、判定部403に出力するものとする。判定部403は、この第1のエラーメッセージを受信した場合、送信データBを受信できなかったと判断する。
In step S701, the
送信データB210を受信できた場合、判定部403は、処理をステップS702に移行させる。一方、送信データB210を受信できなかった場合、判定部403は、処理をステップS705に移行させて、シリアル通信路102−1、又はボードB120−1に故障があると判定する。
When the transmission data B210 can be received, the
ステップS702に移行すると、判定部403は、ボードA110が、送信データCを受信できたか否かを判断する。例えば、ボードA110のデータ比較部402は、ボードB120−1から受信した送信データB210に、送信データC200が含まれていない場合、送信データC200を受信できなかったことを示す第2のエラーメッセージを、判定部403に出力するものとする。判定部403は、この第2のエラーメッセージを受信した場合、送信データCを受信できなかったと判断する。
When the process proceeds to step S702, the
送信データC200を受信できた場合、判定部403は、処理をステップS703に移行させる。一方、送信データC200を受信できなかった場合、判定部403は、処理をステップS706に移行させて、シリアル通信路102−2、又はボードC120−2に故障があると判定する。なお、ステップS701、S702の処理はオプションであり、省略しても良い。
When the transmission data C200 can be received, the
ステップS703において、判定部403は、データ比較部402が出力した比較結果を参照して、各センサに対応するセンサデータと異常検知用のデータとが全て一致している場合、処理をステップS704に移行させる。一方、判定部403は、データ比較部402が出力した比較結果を参照して、センサデータと異常検知用のデータとが一致しないセンサデータ回路がある場合、処理をステップS707に移行させる。
In step S703, the
ステップS704に移行すると、判定部403は、全てのセンサデータ回路121−1〜121−M、131−1〜131−Nと、シリアル通信路102−1、102−2が、正常であると判定する。
When the process proceeds to step S704, the
一方、ステップS707に移行すると、判定部403は、センサデータと異常検知用データとが一致しないセンサデータ回路に故障があると判定する。
On the other hand, when the process proceeds to step S707, the
上記の各処理により、第1の実施形態に係る故障検知システム1によれば、実動作時に、シリアル通信路102を用いてデータ通信を行いつつ、センサデータ回路121、131、又はシリアル通信路102等の故障を検知することができるようになる。
According to the
[第2の実施形態]
第1の実施形態では、例えば、ボードB120−1は、センサデータ回路121−1〜センサデータ回路121−Mの各々に対応するロックステップ回路122−1〜122−Mを有していた。同様に、ボードC120−2は、センサデータ回路131−1〜センサデータ回路131−Nの各々に対応するロックステップ回路132−1〜132−Nを有していた。
[Second Embodiment]
In the first embodiment, for example, the board B120-1 has a lock step circuit 122-1 to 122-M corresponding to each of the sensor data circuits 121-1 to 121-M. Similarly, the board C120-2 had lock step circuits 132-1 to 132-N corresponding to each of the sensor data circuits 131-1 to 131-N.
ただし、これは一例であり、ボードB120−1は、予め定められたセンサデータ回路121に対応する1つ以上のロックステップ回路122を有していても良い。同様に、ボードC120−2は、予め定められたセンサデータ回路131に対応する1つ以上のロックステップ回路132を有していても良い。
However, this is only an example, and the board B120-1 may have one or more
図8は、第2の実施形態に係る故障検知システムの構成例を示す図である。図8の例では、ボードB120−1は、センサデータ回路121−Mに対応する1つのロックステップ回路122を有している。なお、ロックステップ回路122は、センサデータ回路121−1〜121−Mのうち、いずれのセンサデータ回路121に接続されていても良い。また、ロックステップ回路122の数は、1つ以上の他の数であって良い。
FIG. 8 is a diagram showing a configuration example of the failure detection system according to the second embodiment. In the example of FIG. 8, the board B120-1 has one
同様に、ボードC120−2は、センサデータ回路131−Nに対応する1つのロックステップ回路132を有している。なお、ロックステップ回路132は、センサデータ回路131−1〜131−Nのうち、いずれのセンサデータ回路131に接続されていても良い。また、ロックステップ回路132の数は、1つ以上の他の数であって良い。
Similarly, the board C120-2 has one
図9は、第2の実施形態に係る送信データのイメージを示す図である。図9(A)は、第2の実施形態に係る送信データCのイメージを示している。図9(A)に示すように、第2の実施形態に係る送信データC900には、センサデータ回路131−1〜131−Nから出力されるセンサデータ901と、ロックステップ回路132から出力される故障検知用データ902とが含まれている。
FIG. 9 is a diagram showing an image of transmission data according to the second embodiment. FIG. 9A shows an image of transmission data C according to the second embodiment. As shown in FIG. 9A, the transmission data C900 according to the second embodiment is output from the
図9(B)は、第2の実施形態に係る送信データBのイメージを示している。図9(B)に示すように、第2の実施形態に係る送信データB910には、センサデータ回路121−1〜121−Mから出力されるセンサデータ911と、ロックステップ回路132から出力される故障検知用データ912とが含まれる。また、送信データB910には、ボードC120−2から受信した送信データC900が含まれる。
FIG. 9B shows an image of transmission data B according to the second embodiment. As shown in FIG. 9B, the transmission data B910 according to the second embodiment is output from the
このように、第2の実施形態に係る故障検知装置100では、送信データC900、及び送信データB910に含まれる故障検知用データのデータ量を削減することができる。
As described above, in the
[第3の実施形態]
図10は、第3の実施形態に係る故障検知システムの構成例を示す図である。図10に示すように、第3の実施形態に係るボードC120−2には、第2の実施形態に係るボードC120−2と同様に、1つのロックステップ回路132が含まれている。ただし、第3の実施形態に係るロックステップ回路132は、例えば、図11に示すように、接続先のセンサ104(センサデータ回路131)を切り替えできるように構成されている。
[Third Embodiment]
FIG. 10 is a diagram showing a configuration example of the failure detection system according to the third embodiment. As shown in FIG. 10, the board C120-2 according to the third embodiment includes one
図11は、第3の実施形態に係るロックステップ回路の構成例を示す図である。図11の例では、ロックステップ回路132には、センサデータ回路131−1〜131−Nと同じ回路構成を有するセンサデータ回路1101と、センサデータ回路1101の入力端子の接続先を切り替える切替回路1102とが含まれる。
FIG. 11 is a diagram showing a configuration example of the lock step circuit according to the third embodiment. In the example of FIG. 11, the
切替回路1102は、例えば、データ送信制御部133等からの制御に従って、センサデータ回路1101の入力端子を、センサ104−1〜104−Nのいずれかに接続する。これにより、第3の実施形態では、ロックステップ回路132の接続先を切り替えることにより、1つのロックステップ回路132で、複数のセンサデータ回路131−1〜131−Nの故障を検知することができる。
The
例えば、データ送信制御部133は、期間によって(時分割で)、切替回路1102の接続先を切り替えることにより、故障検知用のデータを出力するセンサデータ回路131−1〜131−Nを順次に切り替えても良い。これにより、第3の実施形態に係るボードC120−2は、1つのロックステップ回路132で、ボードC120−2が備える複数のセンサデータ回路131−1〜131−Nの故障を検知することができる。
For example, the data
好適な一例として、データ送信制御部133は、例えば、図12に示すような、フレーム単位で発生する同期信号に応じて、故障検知用のデータを出力するセンサデータ回路131−1〜131−Nを順次に切り替えても良い。
As a preferred example, the data
例えば、データ送信制御部133は、図12に示すような、所定の周期Tでアサートされる同期信号に応じて、送信データCをボードB120−1に送信するものとする。また、データ送信制御部133は、同期信号がアサートされる度に、故障検知用のデータを出力するセンサデータ回路131−1〜131−Nを順次に切り替えるものとする。この場合、データ送信制御部133が、送信データCをN回送信することにより、故障検知システム1は、センサデータ回路131−1〜131−Nの故障を判定することができる。
For example, the data
<処理の流れ>
図13は、第3の実施形態に係るボードCの処理の例を示すフローチャートである。この処理は、例えば、図10に示すボードC120−2において、センサデータ回路131−1〜131−Nの故障を検知する場合に、ボードC120−2が実行する処理の一例を示している。
<Processing flow>
FIG. 13 is a flowchart showing an example of processing of the board C according to the third embodiment. This process shows, for example, an example of the process executed by the board C120-2 when the failure of the sensor data circuits 131-1 to 131-N is detected in the board C120-2 shown in FIG.
ステップS1301において、ボードC120−2のデータ送信制御部133は、変数iを初期化する。
In step S1301, the data
ステップS1302において、データ送信制御部133は、図12に示すような同期信号がアサートされるのを待ち、同期信号がアサートされると、ステップS1303以降の処理を実行する。
In step S1302, the data
ステップS1303、S1304において、データ送信制御部133は、変数iに1を加算して、図10、11に示すようなロックステップ回路132の入力を、i番目のセンサ104−i(i番目のセンサデータ回路131−i)に切り替える。
In steps S1303 and S1304, the data
ステップS1305において、データ送信制御部133は、図14(A)に示すように、センサデータ回路131−1〜131−Nが出力するセンサデータ1401と、センサ104−iに対応する故障検知用のデータ1402を含む送信データC1400を送信する。
In step S1305, as shown in FIG. 14A, the data
ステップS1306において、変数iの値が、センサ104、及びセンサデータ回路131の数「N」に達していない場合、データ送信制御部133は、処理をステップS1302に戻して、同様の処理を再び実行する。一方、変数iの値が、センサ104、及びセンサデータ回路131の数「N」に達している場合、処理を終了する。
In step S1306, when the value of the variable i does not reach the number "N" of the
上記の処理により、ボードC120−2は、図14(A)に示すような送信データC1400を、故障検知用データ(センサ104−i)のiの値を、毎回インクリメントして送信することができる。 By the above processing, the board C120-2 can transmit the transmission data C1400 as shown in FIG. 14A by incrementing the value i of the failure detection data (sensor 104-i) each time. ..
なお、上記の説明では、ボードC120−2のロックステップ回路132について説明したが、ボードB120−1のロックステップ回路122についても、図11に示すロックステップ回路132と同様の構成を有している。また、ボードB120−1のデータ送信制御部123は、ボードC120−2のデータ送信制御部133と同様に、図13に示す処理を、iの値がセンサ103、及びセンサデータ回路121の数Mに達するまで繰り返し実行する。これにより、ボードB120−1は、例えば、図14(B)のに示すような送信データB1410を、故障検知用データ(センサ103−i)1411のiの値を、毎回インクリメントして送信することができる。
In the above description, the
このように、第3の実施形態に係る故障検知装置100によれば、送信データC1400、及び送信データB1410に含まれる故障検知用データのデータ量を削減しつつ、各センサの故障を検知することができるようになる。
As described above, according to the
図15は、第3の実施形態に係る故障検知処理について説明するための図(1)である。説明用の一例として、ボードC120−2のロックステップ回路132が、センサ104−Nに接続されたときに、センサ104−Nから、DATA値として「0123」が出力されたものとする。また、センサデータ回路131−N、及びロックステップ回路132は、正常に動作しているものとする。
FIG. 15 is a diagram (1) for explaining the failure detection process according to the third embodiment. As an example for explanation, it is assumed that "0123" is output as a DATA value from the sensor 104-N when the
この場合、センサデータ回路131−Nはセンサデータ「0123」を出力し、ロックステップ回路132は故障検知用のデータ「0123」を出力する。このセンサデータ「0123」、及び故障検知用のデータ「0123」は、データ送信制御部133、シリアル通信路102−2、データ送信制御部123、及びシリアル通信路102−1を介して、ボードA110に送信される。
In this case, the sensor data circuit 131-N outputs the sensor data "0123", and the
ボードA110のデータ比較部402は、センサデータ「0123」と故障検知用データ「0123」とが一致することを確認し、比較結果(一致)を、例えば、情報処理装置10に出力する。これにより、情報処理装置10の判定部403は、センサデータ回路131−Nが故障していないと判定することができる。同時に、判定部403は、センサデータ「0123」、故障検知用データ「0123」が通ったパスのシリアル通信路102−1、102−2等にも故障がないと判定することができる。
The
図16は、第3の実施形態に係る故障検知処理について説明するための図(2)である。説明用の一例として、ボードC120−2のロックステップ回路132が、センサ104−Nに接続されたときに、センサ104−Nから、DATA値として「0123」が出力されたものとする。また、センサデータ回路131−Nが故障しており、センサデータとして、不正な値「4523」を出力したものとする。一方、ロックステップ回路132は、正常に動作しており、故障検知用のデータ「0123」を出力するものとする。
FIG. 16 is a diagram (2) for explaining the failure detection process according to the third embodiment. As an example for explanation, it is assumed that "0123" is output as a DATA value from the sensor 104-N when the
この場合、不正なセンサデータ「4523」、及び故障検知用のデータ「0123」は、データ送信制御部133、シリアル通信路102−2、データ送信制御部123、及びシリアル通信路102−1を介して、ボードA110に送信される。
In this case, the invalid sensor data "4523" and the failure detection data "0123" pass through the data
ボードA110のデータ比較部402は、不正なセンサデータ「4523」と故障検知用データ「0123」とが不一致であることを確認し、比較結果(不一致)を出力する。これにより、判定部403は、センサデータ回路131−Nが故障していると判定することができる。
The
判定部403は、他のセンサデータ回路131−1〜131−(N−1)についても、ロックステップ回路132が接続されているときに、データ比較部402の比較結果に基づいて、各センサデータ回路131の故障の有無を判定することができる。
The
<利用シーンの例>
上記の各実施形態に係る故障検知システム1、及び故障検知装置100は、例えば、脳磁計、脊磁計等の様々な計測装置(計測器)等に、好適に適用することができる。
<Example of usage scene>
The
図16は、一実施形態に係る故障検知装置の利用シーンの例を示す図である。この図は、例えば、図4に示した第1の実施形態に係る故障検知装置100を備えた計測装置1610、及び故障検知システム1の機能構成の例を示している。
FIG. 16 is a diagram showing an example of a usage scene of the failure detection device according to the embodiment. This figure shows, for example, an example of the functional configuration of the
図16の例では、計測装置1610は、図4に示した第1の実施形態に係る故障検知装置100の機能構成に加えて、操作受付部1601、及び計測結果出力部1602等を有している。
In the example of FIG. 16, the
ここで、計測装置1610は、例えば、図1に示した第1の実施形態に係る故障検知装置100と同様の構成を有しており、ボードA110の制御部111は、図3に示すようなコンピュータ300のハードウェア構成を有しているものとする。
Here, the
操作受付部1601は、例えば、CPU301で実行されるプログラム、及び入力装置304等によって実現され、利用者による操作(例えば、設定操作、計測操作等)を受け付ける。
The
計測結果出力部1602は、例えば、CPU301で実行されるプログラム、及び出力装置305等によって実現され、データ収集部401が収集する送信データB910に含まれるセンサデータに基づいて、計測結果を出力する(例えば表示する)。なお、データ収集部401、データ比較部402、及び判定部403の機能は、例えば、第1〜第3の実施形態と同様で良い。
The measurement
上記の構成により、計測装置1610は、例えば、操作受付部1601への計測操作等に応じて、計測結果出力部1602が計測結果を表示しつつ、データ比較部402、及び判定部403により、センサデータ回路121、131の故障を検知することができる。
With the above configuration, in the
以上、本発明の各実施形態によれば、シリアル通信路と1つ以上の回路とを含む装置において、シリアル通信路を用いてデータ通信を行いつつ、回路、シリアル通信路等の故障を検知することができるようになる。 As described above, according to each embodiment of the present invention, in a device including a serial communication path and one or more circuits, a failure of a circuit, a serial communication path, or the like is detected while performing data communication using the serial communication path. You will be able to.
<補足>
上記で説明した各実施形態の各機能は、一又は複数の処理回路によって実現することが可能である。ここで、本明細書における「処理回路」とは、電子回路により実装されるプロセッサのようにソフトウェアによって各機能を実行するようプログラミングされたプロセッサや、上記で説明した各機能を実行するよう設計されたASIC(Application Specific Integrated Circuit)、DSP(digital signal processor)、FPGA(field programmable gate array)や従来の回路モジュール等のデバイスを含むものとする。
<Supplement>
Each function of each embodiment described above can be realized by one or more processing circuits. Here, the "processing circuit" as used herein is a processor programmed to perform each function by software, such as a processor implemented by an electronic circuit, or a processor designed to execute each function described above. It shall include devices such as ASIC (Application Specific Integrated Circuit), DSP (digital signal processor), FPGA (field programmable gate array) and conventional circuit modules.
1 故障検知システム
100 故障検知装置
102 シリアル通信路
120−1 ボードB(モジュール)
120−2 ボードC(モジュール)
121、131 センサデータ回路
122、132 ロックステップ回路
401 データ収集部
402 データ比較部
403 判定部
1610 計測装置
1
120-2 Board C (module)
121, 131
Claims (10)
前記センサデータと前記故障検知用のデータとを、前記シリアル通信路を介して収集するデータ収集部と、
前記センサデータと前記故障検知用のデータとが一致するか否かを示す比較結果を出力するデータ比較部と、
を有する、故障検知装置。 One or more modules connected to a serial communication path, including a sensor data circuit that outputs sensor data and a lock step circuit that outputs data for detecting a failure of the sensor data circuit.
A data collection unit that collects the sensor data and the failure detection data via the serial communication path, and
A data comparison unit that outputs a comparison result indicating whether or not the sensor data and the failure detection data match.
Has a failure detection device.
前記ロックステップ回路は、複数の前記センサデータ回路の各々に対応する前記故障検知用のデータを出力する、請求項1乃至3のいずれか一項に記載の故障検知装置。 The module comprises a plurality of the sensor data circuits.
The failure detection device according to any one of claims 1 to 3, wherein the lock step circuit outputs data for failure detection corresponding to each of the plurality of sensor data circuits.
前記センサデータと前記故障検知用のデータとを、前記シリアル通信路を介して収集するデータ収集部と、
前記センサデータと前記故障検知用のデータとが一致するか否かを示す比較結果を出力するデータ比較部と、
前記比較結果に基づいて、前記センサデータ回路又は前記シリアル通信路に故障があるか否かを判定する判定部と、
を有する、故障検知システム。 One or more modules connected to a serial communication path, including a sensor data circuit that outputs sensor data and a lock step circuit that outputs data for detecting a failure of the sensor data circuit.
A data collection unit that collects the sensor data and the failure detection data via the serial communication path, and
A data comparison unit that outputs a comparison result indicating whether or not the sensor data and the failure detection data match.
Based on the comparison result, a determination unit for determining whether or not there is a failure in the sensor data circuit or the serial communication path, and a determination unit.
Has a failure detection system.
前記センサデータと前記故障検知用のデータとを、前記シリアル通信路を介して収集する処理と、
前記センサデータと前記故障検知用のデータとが一致するか否かを示す比較結果を出力する処理と、
を実行する、故障検知方法。 A failure detection device comprising a sensor data circuit that outputs sensor data and a lock step circuit that outputs failure detection data, and having one or more modules connected to a serial communication path.
A process of collecting the sensor data and the failure detection data via the serial communication path, and
A process of outputting a comparison result indicating whether or not the sensor data and the failure detection data match.
How to detect a failure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020088027A JP2021182716A (en) | 2020-05-20 | 2020-05-20 | Failure detection device, measuring device, failure detection system, failure detection method, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020088027A JP2021182716A (en) | 2020-05-20 | 2020-05-20 | Failure detection device, measuring device, failure detection system, failure detection method, and program |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021182716A true JP2021182716A (en) | 2021-11-25 |
Family
ID=78606817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020088027A Pending JP2021182716A (en) | 2020-05-20 | 2020-05-20 | Failure detection device, measuring device, failure detection system, failure detection method, and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021182716A (en) |
-
2020
- 2020-05-20 JP JP2020088027A patent/JP2021182716A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070057697A1 (en) | Apparatus and method for verifying glitch-free operation of a multiplexer | |
US20200241985A1 (en) | Methods, electronic devices, storage systems, and computer program products for error detection | |
JP6594309B2 (en) | Channel circuit and automatic test system | |
JP5096469B2 (en) | Method for determining asymmetric signal delay of a signal path in an integrated circuit | |
US6009028A (en) | Failure self-diagnosis device for semiconductor memory | |
JP2008170444A (en) | Integrated circuit | |
JP2021182716A (en) | Failure detection device, measuring device, failure detection system, failure detection method, and program | |
CN112445749A (en) | Signal detection recording method, system, device and medium | |
WO2023160099A1 (en) | Gpio anti-shake function test method, system and apparatus and chip | |
CN106095628A (en) | Computer adjustment method and device | |
JP2006333148A (en) | Touch sensor circuit | |
US7624319B2 (en) | Performance monitoring system | |
JP2002091799A (en) | State monitoring system | |
JP3177963B2 (en) | Information processing device | |
JP2011199743A (en) | Clock abnormality detection circuit | |
US8560907B1 (en) | Debugging external interface | |
JP2906850B2 (en) | Time-division switch monitoring circuit | |
JP3109573B2 (en) | Fault LSI detection method | |
KR0163554B1 (en) | Detector for measuring the delay time of a chip | |
JP3738736B2 (en) | Utopia bus cell counter circuit | |
JP2592533B2 (en) | PN code initial synchronization device for SS receiver | |
CN116540987A (en) | Prototype graph-based verification platform code generation method, device, equipment and medium | |
JPH0875825A (en) | Test circuit, its test method, and test method using the test circuit | |
RU2279703C1 (en) | Device for inspecting technical condition of object to be diagnosed from residual resource | |
SU684620A1 (en) | Self-checking storage |