JP2021182593A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2021182593A5 JP2021182593A5 JP2020087606A JP2020087606A JP2021182593A5 JP 2021182593 A5 JP2021182593 A5 JP 2021182593A5 JP 2020087606 A JP2020087606 A JP 2020087606A JP 2020087606 A JP2020087606 A JP 2020087606A JP 2021182593 A5 JP2021182593 A5 JP 2021182593A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- conductivity type
- region
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 95
- 239000012535 impurity Substances 0.000 claims 18
- 238000004519 manufacturing process Methods 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 3
- 238000002513 implantation Methods 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
Claims (15)
- 第１面と第２面とを有し、第一導電型の半導体が配置された第１半導体領域と、
前記第１面と前記第２面との間に配置された第一導電型の第２半導体領域と、
前記第２半導体領域と前記第２面との間の領域及び前記第２半導体領域の側部に配置された第二導電型の第３半導体領域と、
前記第１面と前記第２面との間に配置された第一導電型の第４半導体領域と、
前記第４半導体領域と前記第２面との間の領域及び前記第４半導体領域の側部に配置された第二導電型の第５半導体領域と、を備え、
前記第３半導体領域と前記第５半導体領域とは分離されており、
前記第３半導体領域のうちの前記第２半導体領域と前記第２面との間の領域及び第５半導体領域のうちの前記第４半導体領域と前記第２面との間の領域の正味の第二導電型の不純物濃度よりも、前記第２半導体領域及び第４半導体領域の正味の第一導電型の不純物濃度の方が低いことを特徴とする半導体装置。 - 第１面と第２面とを有し、第一導電型の半導体が配置された第１半導体領域と、
前記第１面と前記第２面との間に配置された第一導電型の第２半導体領域と、
前記第２半導体領域と前記第２面との間の領域及び前記第２半導体領域の側部に配置された第二導電型の第３半導体領域と、
前記第１面と前記第２面との間に配置された第一導電型の第４半導体領域と、
前記第４半導体領域と前記第２面との間の領域及び前記第４半導体領域の側部に配置された第二導電型の第５半導体領域と、を備え、
前記第３半導体領域と前記第５半導体領域とは分離されており、
前記第２半導体領域の正味の第一導電型の不純物濃度は、前記第４半導体領域の正味の第一導電型の不純物濃度より低いことを特徴とする半導体装置。 - 前記第２半導体領域及び前記第４半導体領域には同電位が印加されることを特徴とする請求項１または２に記載の半導体装置。
- 前記第２半導体領域と第３半導体領域との間に印加される電圧と前記第４半導体領域と第５半導体領域との間に印加される電圧は異なることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
- 前記第３半導体領域と前記第５半導体領域とは、それぞれが第一導電型の不純物濃度が異なる領域に配置されることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
- 前記第２半導体領域には第１トランジスタが配置され、前記第３半導体領域には第２トランジスタが配置され、前記第４半導体領域には第３トランジスタが配置され、前記第５半導体領域には第４トランジスタが配置されていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
- 前記第１トランジスタと前記第３トランジスタの動作電圧は異なることを特徴とする請求項６に記載の半導体装置。
- 前記第３半導体領域と前記第５半導体領域とは隣接して配置されていることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
- 前記第３半導体領域と隣接する第一導電型の第６半導体領域を含むことを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
- 前記第５半導体領域と隣接する第一導電型の第７半導体領域を含むことを特徴とする請求項９に記載の半導体装置。
- 前記第６半導体領域の第一導電型の不純物濃度は第７半導体領域の第一導電型の不純物濃度より低いことを特徴とする請求項１０に記載の半導体装置。
- バイポーラトランジスタのコレクタ、エミッタ及びベースの少なくともいずれかの電極が前記第２半導体領域と同じ不純物濃度の半導体領域に配置されていることを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置。
- 半導体装置の製造方法であって、
第一導電型の第１半導体領域を有する半導体基板を準備する工程と、
前記半導体基板の第一導電型の第２半導体領域を形成すべき領域に不純物を注入する工程と
前記第２半導体領域の側部の第二導電型の第３半導体領域を形成すべき領域に不純物を注入する工程と、
前記半導体基板の第一導電型の第４半導体領域を形成すべき領域に不純物を注入する工程と、
前記第４半導体領域の側部の第二導電型の第５半導体領域を形成すべき領域に不純物を注入する工程と、
前記第一導電型の前記第２半導体領域及び前記第４半導体領域の下の第二導電型の半導体領域を形成すべき領域に不純物を注入する工程と、を含み、
前記第２半導体領域の下の第二導電型の半導体領域及び前記第４半導体領域の下の第二導電型の半導体領域の正味の第二導電型の不純物濃度よりも前記第２半導体領域及び前記第４半導体領域の正味の第一導電型の不純物濃度の方が低くなるように不純物の注入条件が設定されることを特徴とする半導体装置の製造方法。 - 前記第２半導体領域の正味の第一導電型の不純物濃度は、前記第４半導体領域の正味の第一導電型の不純物濃度より低くなるように不純物濃度の注入条件が設定されることを特徴とする請求項１３に記載の半導体装置の製造方法。
- バイポーラトランジスタのコレクタ、エミッタ及びベースの少なくともいずれかの電極となる半導体領域を、前記第２半導体領域を形成するときに形成することを特徴とする請求項１３又は１４に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020087606A JP7530208B2 (ja) | 2020-05-19 | 2020-05-19 | 半導体装置及び製造方法 |
| US17/323,346 US11450658B2 (en) | 2020-05-19 | 2021-05-18 | Semiconductor apparatus and manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020087606A JP7530208B2 (ja) | 2020-05-19 | 2020-05-19 | 半導体装置及び製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021182593A JP2021182593A (ja) | 2021-11-25 |
| JP2021182593A5 true JP2021182593A5 (ja) | 2023-05-26 |
| JP7530208B2 JP7530208B2 (ja) | 2024-08-07 |
Family
ID=78606773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020087606A Active JP7530208B2 (ja) | 2020-05-19 | 2020-05-19 | 半導体装置及び製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11450658B2 (ja) |
| JP (1) | JP7530208B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114975574A (zh) * | 2021-02-19 | 2022-08-30 | 联华电子股份有限公司 | 高压半导体装置 |
| US20220328605A1 (en) * | 2021-04-13 | 2022-10-13 | Canon Kabushiki Kaisha | Light-emitting element, light-emitting device, photoelectric conversion device, and electronic device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286417A (ja) | 1999-03-30 | 2000-10-13 | Toshiba Corp | 電力用半導体装置 |
| JP2001035932A (ja) | 1999-07-22 | 2001-02-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4573477B2 (ja) | 2001-08-22 | 2010-11-04 | 株式会社リコー | 半導体装置の製造方法 |
| US7132323B2 (en) | 2003-11-14 | 2006-11-07 | International Business Machines Corporation | CMOS well structure and method of forming the same |
| US7138698B2 (en) | 2003-12-18 | 2006-11-21 | Kabushiki Kaisha Toshiba | Semiconductor device including power MOS field-effect transistor and driver circuit driving thereof |
| JP2005236084A (ja) | 2004-02-20 | 2005-09-02 | Toshiba Corp | 縦型バイポーラトランジスタ及びその製造方法 |
| KR100602096B1 (ko) * | 2004-12-29 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| JP4873442B2 (ja) | 2005-03-31 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP4970185B2 (ja) | 2007-07-30 | 2012-07-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2011129562A (ja) | 2009-12-15 | 2011-06-30 | Sony Corp | 半導体デバイスおよびその製造方法 |
| JP2014207361A (ja) | 2013-04-15 | 2014-10-30 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2015115390A (ja) | 2013-12-10 | 2015-06-22 | シナプティクス・ディスプレイ・デバイス合同会社 | 半導体集積回路装置 |
-
2020
- 2020-05-19 JP JP2020087606A patent/JP7530208B2/ja active Active
-
2021
- 2021-05-18 US US17/323,346 patent/US11450658B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7701038B2 (en) | High-gain vertex lateral bipolar junction transistor | |
| US8324713B2 (en) | Profile design for lateral-vertical bipolar junction transistor | |
| KR101446387B1 (ko) | Ｉｏ ｅｓｄ 디바이스 및 그 형성 방법 | |
| US8415764B2 (en) | High-voltage BJT formed using CMOS HV processes | |
| US8115280B2 (en) | Four-terminal gate-controlled LVBJTs | |
| JP5342241B2 (ja) | ドレインおよび／またはソース変形注入物を有するｊｆｅｔ | |
| US9780003B2 (en) | Bipolar junction transistor formed on fin structures | |
| KR101480601B1 (ko) | 웰 영역들을 갖는 집적 회로 디바이스들 및 그 형성방법 | |
| US20100140699A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6734493B2 (en) | Lateral double diffused metal oxide semiconductor (LDMOS) device with aligned buried layer isolation layer | |
| JP2021182593A5 (ja) | ||
| CN103904117A (zh) | 半导体器件及其制造方法 | |
| US7655983B2 (en) | SOI FET with source-side body doping | |
| JP2002164542A (ja) | 集積回路装置及びその製造方法 | |
| TWI784064B (zh) | 閘極控制雙載子接面電晶體及其操作方法 | |
| TWI677073B (zh) | 雙載子接面電晶體佈局結構 | |
| CN103208521B (zh) | Hvmos器件及其形成方法 | |
| CN114188400A (zh) | 一种NPN功率SiGe双极晶体管及其制作方法 | |
| US9123766B2 (en) | Transistor and method of manufacturing a transistor | |
| US20080224266A1 (en) | Lateral bipolar transistor | |
| TWI644430B (zh) | 半導體裝置及其製造方法 | |
| JP2024520102A (ja) | Ｇｇｎｍｏｓトランジスタ構造、ｅｓｄ保護デバイスおよび回路 | |
| CN111430305B (zh) | 一种制作静电放电保护器件的方法及静电放电保护器件 | |
| JPS582457B2 (ja) | ハンドウタイシユウセキカイロソウチ オヨビ ソノセイゾウホウホウ | |
| TWI576981B (zh) | 適合應用於靜電放電保護的半導體結構 |