JP2021168064A - 半導体装置及び同期化方法 - Google Patents
半導体装置及び同期化方法 Download PDFInfo
- Publication number
- JP2021168064A JP2021168064A JP2020071580A JP2020071580A JP2021168064A JP 2021168064 A JP2021168064 A JP 2021168064A JP 2020071580 A JP2020071580 A JP 2020071580A JP 2020071580 A JP2020071580 A JP 2020071580A JP 2021168064 A JP2021168064 A JP 2021168064A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- synchronization
- write pointer
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000000872 buffer Substances 0.000 claims abstract description 150
- 230000001360 synchronised effect Effects 0.000 claims abstract description 27
- 230000004913 activation Effects 0.000 claims description 36
- 238000012545 processing Methods 0.000 claims description 8
- 238000010200 validation analysis Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】FIFOバッファ201は、データ用書込ポインタを一列に並べて格納し、列の一端のデータ用書込ポインタにより指定されるデータバッファ30における場所に、第1周波数で入力されたデータを格納させ、且つ、一端のデータ用書込ポインタを列から取り出して同期化バッファ20に格納する。同期化FF101は、データとともに第1周波数で入力された有効化信号を第2周波数に同期化させる。書込ポインタ202は、有効化信号が同期化されると、同期化バッファ20に格納されたデータ用書込ポインタを読み出し、読み出したデータ用書込ポインタにより指定されるデータバッファ30における場所に格納されたデータに同期化の完了を示す完了情報を付加する。読出ポインタ301は、書込ポインタ202により完了情報が付加されたデータをデータバッファ30ら読み出す。
【選択図】図1
Description
10,11 IP
20 同期化バッファ
21 エントリ
30 データバッファ
31 完了フラグ
32 エントリ
101 同期化FF
102 書込ポインタ
103 読出ポインタ
201 FIFOバッファ
202 書込ポインタ
301 読出ポインタ
401 同期化FF
Claims (5)
- 同期化バッファと、
データバッファと、
データ用書込ポインタを一列に並べて格納し、列の一端の前記データ用書込ポインタにより指定される前記データバッファにおける場所に、第1周波数で入力されたデータを格納させ、且つ、前記一端のデータ用書込ポインタを前記列から取り出して前記同期化バッファに格納する書込部と、
前記データとともに前記第1周波数で入力された有効化信号を第2周波数に同期化させる第1同期化処理部と、
前記第1同期化処理部により前記有効化信号が同期化されると、前記同期化バッファに格納された前記データ用書込ポインタを読み出し、読み出した前記データ用書込ポインタにより指定される前記データバッファにおける場所に格納された前記データに同期化の完了を示す完了情報を付加する情報付加部と、
前記情報付加部により前記完了情報が付加された前記データを前記データバッファから読み出す読出部と
を備えたことを特徴とする半導体装置。 - 前記書込部は、前記データバッファにおける、前記読出部により読み出された前記データが格納されていた位置を示す前記データ用書込ポインタを前記列の他端に格納することを特徴とする請求項1に記載の半導体装置。
- 前記データバッファにおける前記読出部により読み出された前記データの格納されていた位置を示す前記データ用書込ポインタ及び前記データが読み出されたことを示すリリース信号の入力を前記第2周波数で受け、入力された前記データ用書込ポインタ及び前記リリース信号を前記第1周波数に同期化させ、前記第1周波数に同期化させた前記データ用書込ポインタを前記書込部に格納させ、且つ、前記リリース信号を前記データの入力元へ送信する第2同期化部をさらに備えたことを特徴とする請求項2に記載の半導体装置。
- 前記第1周波数は、前記第2周波数に比べて高い周波数であることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
- デデータ用書込ポインタを一列に並べて格納し、
列の一端の前記データ用書込ポインタにより指定されるデータバッファにおける場所に、第1周波数で入力されたデータを格納し、
前記一端のデータ用書込ポインタを前記列から取り出して同期化バッファに格納し、
前記データとともに前記第1周波数で入力された有効化信号を第2周波数に同期化し、
前記同期化バッファに格納された前記データ用書込ポインタを読み出し、読み出した前記データ用書込ポインタにより指定される前記データバッファにおける場所に格納された前記データに同期化の完了を示す完了情報を付加し、
前記完了情報を付加した前記データを前記データバッファから読み出す
ことを特徴とする同期化方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020071580A JP7419944B2 (ja) | 2020-04-13 | 2020-04-13 | 半導体装置及び同期化方法 |
US17/182,979 US11302370B2 (en) | 2020-04-13 | 2021-02-23 | Semiconductor apparatus and synchronization method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020071580A JP7419944B2 (ja) | 2020-04-13 | 2020-04-13 | 半導体装置及び同期化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021168064A true JP2021168064A (ja) | 2021-10-21 |
JP7419944B2 JP7419944B2 (ja) | 2024-01-23 |
Family
ID=78006124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020071580A Active JP7419944B2 (ja) | 2020-04-13 | 2020-04-13 | 半導体装置及び同期化方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11302370B2 (ja) |
JP (1) | JP7419944B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3000961B2 (ja) | 1997-06-06 | 2000-01-17 | 日本電気株式会社 | 半導体集積回路 |
US8621101B1 (en) * | 2000-09-29 | 2013-12-31 | Alacritech, Inc. | Intelligent network storage interface device |
JP4389459B2 (ja) | 2003-03-28 | 2009-12-24 | ソニー株式会社 | データバッファ装置 |
US7519747B1 (en) * | 2003-09-11 | 2009-04-14 | Xilinx, Inc. | Variable latency buffer and method of operation |
US7444491B1 (en) * | 2005-12-06 | 2008-10-28 | Nvidia Corporation | Automatic resource sharing between FIFOs |
JP2008067294A (ja) * | 2006-09-11 | 2008-03-21 | Toshiba Corp | デジタル信号処理装置 |
US20080180579A1 (en) * | 2007-01-31 | 2008-07-31 | Silicon Laboratories, Inc. | Techniques for Improving Harmonic and Image Rejection Performance of an RF Receiver Mixing DAC |
US10120831B1 (en) | 2016-12-02 | 2018-11-06 | Xilinx, Inc. | Circuit and method for handling write and read requests between a master circuit and a slave circuit in different clock domains |
US10592442B2 (en) | 2017-12-11 | 2020-03-17 | Advanced Micro Devices, Inc. | Asynchronous buffer with pointer offsets |
-
2020
- 2020-04-13 JP JP2020071580A patent/JP7419944B2/ja active Active
-
2021
- 2021-02-23 US US17/182,979 patent/US11302370B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20210319817A1 (en) | 2021-10-14 |
US11302370B2 (en) | 2022-04-12 |
JP7419944B2 (ja) | 2024-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10133549B1 (en) | Systems and methods for implementing a synchronous FIFO with registered outputs | |
JP3645584B2 (ja) | データ転送同期装置 | |
CN109388370B (zh) | 一种实现先入先出队列的方法及装置 | |
US6802036B2 (en) | High-speed first-in-first-out buffer | |
US7870310B2 (en) | Multiple counters to relieve flag restriction in a multi-queue first-in first-out memory system | |
CN113900974B (zh) | 一种存储装置、数据存储方法及相关设备 | |
US20190361631A1 (en) | Storage device, chip and method for controlling storage device | |
JP5637145B2 (ja) | バスモニタ回路及びバスモニタ方法 | |
US20040022099A1 (en) | FIFO memory and semiconductor device | |
JPH04301290A (ja) | 先入れ先出しメモリ回路 | |
US9478272B1 (en) | Configurable storage blocks with embedded first-in first-out and last-in first-out circuitry | |
CN113299326A (zh) | 基于fifo的数据先进后出型存储电路及读写方法 | |
JP7419944B2 (ja) | 半導体装置及び同期化方法 | |
CN110705195A (zh) | 一种基于fpga的跨时钟域深度自行配置fifo系统 | |
US9003083B2 (en) | Buffer circuit and semiconductor integrated circuit | |
US10853123B2 (en) | Memory module | |
CN114721983A (zh) | 一种ddr4加速读写装置 | |
CN110618950B (zh) | 一种异步fifo读写控制电路及方法、可读存储介质及终端 | |
JP5499131B2 (ja) | デュアルポートメモリおよびその方法 | |
CN114930284A (zh) | 使用年龄矩阵来管理队列的子队列中的条目 | |
JP2020009146A (ja) | 共有型fifo装置 | |
JP4696003B2 (ja) | データ転送回路 | |
US20140250252A1 (en) | First-in First-Out (FIFO) Modular Memory Structure | |
KR20230117989A (ko) | 내부 포인터 증가 값만큼의 데이터 플리트들을 한번에 리드아웃하는 멀티-입력 멀티-출력 선입-선출 버퍼 회로, 및 이를 포함하는 전자 회로들 | |
JP4421280B2 (ja) | データ処理装置及びデータ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7419944 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |