JP2021163908A - めっき成形品及びその製造方法 - Google Patents

めっき成形品及びその製造方法 Download PDF

Info

Publication number
JP2021163908A
JP2021163908A JP2020066333A JP2020066333A JP2021163908A JP 2021163908 A JP2021163908 A JP 2021163908A JP 2020066333 A JP2020066333 A JP 2020066333A JP 2020066333 A JP2020066333 A JP 2020066333A JP 2021163908 A JP2021163908 A JP 2021163908A
Authority
JP
Japan
Prior art keywords
holes
plating
base material
hole
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020066333A
Other languages
English (en)
Other versions
JP2021163908A5 (ja
Inventor
敏幸 北村
Toshiyuki Kitamura
大ニ 長谷川
Daiji Hasegawa
俊雄 岡部
Toshio Okabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankei Giken Kogyo Co Ltd
Original Assignee
Sankei Giken Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankei Giken Kogyo Co Ltd filed Critical Sankei Giken Kogyo Co Ltd
Priority to JP2020066333A priority Critical patent/JP2021163908A/ja
Priority to CN202180026811.7A priority patent/CN115399078A/zh
Priority to PCT/JP2021/005783 priority patent/WO2021199747A1/ja
Priority to US17/916,344 priority patent/US20230156923A1/en
Priority to TW110110136A priority patent/TW202138629A/zh
Publication of JP2021163908A publication Critical patent/JP2021163908A/ja
Publication of JP2021163908A5 publication Critical patent/JP2021163908A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1639—Substrates other than metallic, e.g. inorganic or organic or non-conductive
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

【課題】基材の表面に短時間で必要なめっき部位を形成することができると共に、めっき部位の外表面の平滑性とめっき部位の密着性を向上することができるめっき成形品を提供する。【解決手段】基材２の表面２１の部分領域Ｒに、略対応する形状と大きさの複数の非貫通孔４が間隔を開けて孔密度が略平均化するように点在して形成され、めっき部位３が、複数の非貫通孔４に充填して形成されていると共に、非貫通孔４の相互に跨るように部分領域Ｒを覆って連設されていることを特徴とするめっき成形品１。【選択図】図３

Description

本発明は、基材の表面にめっき部位が形成されためっき成形品及びその製造方法に関する。
従来、基材の表面にめっき部位が形成されためっき成形品として回路成形品（ＭＩＤ：Molded Interconnect Device）が知られている。このような回路成形品の製造では、樹脂基材の表面からレーザー加工で回路の導線幅にほぼ対応する幅の溝を形成し、この溝を埋めるように無電解めっきを施して、溝幅にほぼ対応するめっき部位の導線を形成することが一般的に行なわれている（特許文献１の図１、図２、段落[0050]〜[0056]参照）。
特開２０１１−２９４９４号公報
ところで、図８に示すように、樹脂基材１００の表面１０１に回路溝に相当する所定幅の溝１０２を形成し、溝１０２を埋めるようにして溝幅にほぼ対応するめっき部位１０３を形成する場合、無電解めっきを施して無電解めっき部位１０３ａを形成した後、電気めっきを施して電気めっき部位１０３ｂを形成しても例えば１時間に図７（ｂ）の二点鎖線毎の量だけしか電気めっき部位１０３ｂを形成できないことから、容積の大きな溝１０２を埋めて必要なめっき部位１０３を樹脂基材１００の表面１０１に形成するには非常に時間がかかるという問題がある。
更に、めっき部位１０３の幅とほぼ対応する幅の溝１０２にめっき部位１０３を形成すると、幅と高低差が大きい溝の凹凸に起因して形成されるめっき部位１０３の外表面の平滑性が損なわれるという問題もある。更に、このようなめっき部位１０３は、溝１０２の底面と側面への接触で密着しているだけであるため、密着性にも劣る。
本発明は上記課題に鑑み提案するものであり、基材の表面に短時間で必要なめっき部位を形成することができると共に、めっき部位の外表面の平滑性とめっき部位の密着性を向上することができるめっき成形品及びその製造方法を提供することを目的とする。
本発明のめっき成形品は、基材の表面の部分領域に、略対応する形状と大きさの複数の非貫通孔が間隔を開けて孔密度が略平均化するように点在して形成され、めっき部位が、前記複数の非貫通孔に充填して形成されていると共に、前記非貫通孔の相互に跨るように前記部分領域を覆って連設されていることを特徴とする。
これによれば、容積の大きな溝を埋めてめっき部位を形成する必要が無くなり、基材の表面に短時間で必要なめっき部位を形成することができる。更に、大きな溝を形成する場合に比べて複数の非貫通孔を形成する場合には基材の部分的な除去量が少なく済むことから、基材の部分的な除去に要する加工時間も短縮することができる。従って、めっき成形品の製造時間の短縮、製造工程の効率化を図ることができる。また、幅と高低差が大きい溝の凹凸に起因するめっき部位の外表面の大きな高低差が生ずることが無くなり、めっき部位の外表面の平滑性を高めることができる。更に、めっき部位の外表面の平滑性向上に伴い、めっき部位の外表面を所要レベルに平滑化する加工工程を極力少なくする或いは無くすことができる。また、めっき部位の複数の非貫通孔に充填される部分のアンカー効果により、めっき部位の密着性を高めることができる。
本発明のめっき成形品は、前記非貫通孔と前記非貫通孔に充填された前記めっき部位の部分の形状が前記非貫通孔の奥側に向かって漸次縮径する略テーパ形状であることを特徴とする。
これによれば、めっき部位の複数の非貫通孔に充填される部分のアンカー効果を一層高め、めっき部位の密着性を一層高めることができる。更に、非貫通孔を略テーパ形状とすることにより、レーザー加工等による基材の除去部分を最小限に留め、基材の加工時間を短縮することが可能となる。
本発明のめっき成形品は、前記非貫通孔の穴面積が3.1×102〜1256×102μｍ2、前記非貫通孔の穴容積が0.9×103〜31316×103μｍ3であることを特徴とする。
これによれば、例えば１時間程度など非常に短時間で各非貫通孔に充填されるめっき部分を繋げてめっき部位を形成することができると共に、めっき部位の平滑性、密着性をより確実に高めることができる。
本発明のめっき成形品は、前記非貫通孔の穴面積が3.1×102〜1256×102μｍ2、前記非貫通孔の相互間隔比が0.16〜1.30であることを特徴とする。
これによれば、非貫通孔相互の重なりを確実に防止して、良好なめっきの析出性を確保し、各非貫通孔に充填されるめっき部分を確実に繋げてめっき部位を連設することができる。
本発明のめっき成形品は、前記非貫通孔が前記部分領域の延在方向に千鳥配置若しくは縦横並列配置で設けられていることを特徴とする。
これによれば、めっき部位が局所的に薄くなることを極力防止し、めっき部位の外表面の平滑性を一層高めつつ、各非貫通孔に充填されるめっき部分を確実に繋げてめっき部位を連設することができる。
本発明のめっき成形品は、前記基材が絶縁性の樹脂基材、前記基材の表面の部分領域が導線に略対応する領域であり、前記複数の非貫通孔が導線幅方向の異なる位置に形成され且つ前記導線の延在方向に沿って形成され、前記めっき部位で前記導線が形成されて回路成形品を構成していることを特徴とする。
これによれば、容積の大きな回路溝を埋めてめっき部位を形成する必要が無くなり、基材の表面に短時間で必要なめっき部位を形成することができる。従って、回路成形品の製造時間の短縮、製造工程の効率化を図ることができる。また、幅と高低差が大きい回路溝の凹凸に起因するめっき部位の外表面の大きな高低差が生ずることが無くなり、めっき部位の外表面の平滑性を高めることができ、回路成形品のめっき部位上への搭載部品の確実な設置を可能にする。また、めっき部位の複数の非貫通孔に充填される部分のアンカー効果により、回路成形品のめっき部位の密着性を高めることができる。
本発明のめっき成形品の製法方法は、本発明のめっき成形品を製造する方法であって、絶縁性の基材の表面の部分領域にレーザー加工で穿孔して、複数の非貫通孔を孔密度が略平均化するように間隔を開けて形成する第１工程と、前記複数の非貫通孔が形成された前記基材の前記部分領域に無電解めっきを施して、めっき部位を前記複数の非貫通孔に充填し且つ前記非貫通孔の相互に跨るように前記部分領域を覆って連設する第２工程を備えることを特徴とする。
これによれば、既存の回路溝のような溝を埋めてめっき部位を形成する際に無電解めっきを用いる場合、無電解めっきは析出速度が遅いため、非常に長時間の無電解めっき処理工程が必要になるのに対し、無電解めっきでめっき部分を複数の非貫通孔に充填して連設するようにめっき部位を形成することにより、無電解めっき処理工程に要する時間を格段に短縮することができる。また、電気めっきを行わずに無電解めっきだけを施す場合には、膜厚の偏りを抑制し、めっき部位の外表面の平滑性をより一層高めることができる。また、電気めっきを行わずに無電解めっきだけを施す場合には、通電配線、電気めっき用の設備が不要となり、又、部分領域を覆うめっき部位の領域が必要以上に大きくなることを極力抑制することができる。
本発明のめっき成形品の製造方法は、本発明のめっき成形品を製造する方法であって、絶縁性の基材の表面の部分領域にレーザー加工で穿孔して、複数の非貫通孔を孔密度が略平均化するように間隔を開けて形成する第１工程と、前記複数の非貫通孔が形成された前記基材の前記部分領域に無電解めっきと電気めっきを順に施して、めっき部位を前記複数の非貫通孔に充填し且つ前記非貫通孔の相互に跨るように前記部分領域を覆って連設する第２工程を備えることを特徴とする。
これによれば、既存の回路溝のような溝を埋めてめっき部位を形成する際に無電解めっき、電気めっきを順に用いる場合、高低差が大きい溝の凹凸に起因して電気めっきにおける高電流部と低電流部の電流の差異が大きくなり、高電流部と低電流部のめっき部位の膜厚差が大きくなるのに対し、無電解めっき、電気めっきを順に施してめっき部分を複数の非貫通孔に充填して連設するようにめっき部位を形成することにより、電気めっきにおける高電流部と低電流部の電流の差異、高電流部と低電流部のめっき膜厚差を極力抑制し、均一電着性を高めてバラツキを抑え、均一性の高いめっき部位を形成することができる。
本発明のめっき成形品の製造方法は、本発明のめっき成形品を製造する方法であって、導電性の基材の表面の部分領域にレーザー加工で穿孔して、複数の非貫通孔を孔密度が略平均化するように間隔を開けて形成する第１工程と、前記複数の非貫通孔が形成された前記基材の前記部分領域に電気めっきを施して、めっき部位を前記複数の非貫通孔に充填し且つ前記非貫通孔の相互に跨るように前記部分領域を覆って連設する第２工程を備えることを特徴とする。
これによれば、既存の回路溝に相当する大きさの溝を埋めてめっき部位を形成する際に電気めっきを用いる場合、高低差が大きい溝の凹凸に起因して高電流部と低電流部の電流の差異が大きくなり、高電流部と低電流部のめっき部位の膜厚差が大きくなるのに対し、電気めっきでめっき部分を複数の非貫通孔に充填して連設するようにめっき部位を形成することにより、高電流部と低電流部の電流の差異、高電流部と低電流部のめっき膜厚差を極力抑制し、均一電着性を高めてバラツキを抑え、均一性の高いめっき部位を形成することができる。
本発明によれば、基材の表面に短時間で必要なめっき部位を形成することができると共に、めっき部位の外表面の平滑性とめっき部位の密着性を向上することができる。
本発明による第１実施形態のめっき成形品の斜視図。 （ａ）は第１実施形態のめっき成形品におけるめっき部位形成領域の部分斜視図、（ｂ）は同図（ａ）のめっき部位形成領域からめっき部位を取り外した状態の部分斜視図、（ｃ）は変形例のめっき部位形成領域からめっき部位を取り外した状態の部分斜視図。 第１実施形態のめっき成形品におけるめっき部位形成領域の部分縦断説明図。 （ａ）〜（ｆ）は第１実施形態のめっき成形品におけるめっき部位を無電解めっき、電気メッキを順に施して形成する工程を説明する工程説明図。 （ａ）〜（ｆ）は第１実施形態の変形例のめっき成形品におけるめっき部位を無電解めっきを施して形成する工程を説明する工程説明図。 第２実施形態のめっき成形品におけるめっき部位形成領域の部分縦断説明図。 （ａ）〜（ｆ）は第２実施形態の導電性の基材を有するめっき成形品においてめっき部位を電気めっきを施して形成する工程を説明する工程説明図。 （ａ）は比較例のめっき成形品における回路溝が形成された樹脂基材の部分斜視図、（ｂ）は比較例のめっき成形品のめっき部位形成領域の部分縦断説明図。
〔第１実施形態のめっき成形品及びその製造方法〕
本発明による第１実施形態のめっき成形品１は、回路成形品であり、図１〜図３に示すように、硬質の基材２の一方の表面２１の部分領域Ｒを覆うようにしてめっき部位３が形成されている。本例では、基材２は絶縁性の樹脂基材、基材２の一方の表面２１の部分領域Ｒは導線に略対応する領域或いは導線よりも僅かに幅狭な領域になっており、めっき部位３で導線が形成されて回路成形品を構成している。
基材２の一方の表面２１の部分領域Ｒには、略対応する形状と大きさを有する複数の非貫通孔４が、間隔を開けて孔密度が略平均化するように点在して形成されている。換言すれば、略対応する形状と大きさを有する複数の非貫通孔４が、間隔を開けて孔密度が略平均化するように点在して形成された領域が部分領域Ｒになっている。
本例では、複数の非貫通孔４が部分領域Ｒの延在方向に千鳥配置で設けられており、又、複数の非貫通孔４が導線幅方向の異なる位置にそれぞれ形成され且つ導線の延在方向に沿って形成されている（図２（ａ）、（ｂ）参照）。また、図２（ｃ）の別例に示すように、複数の非貫通孔４を部分領域Ｒの延在方向に縦横並列配置で設ける構成としても良好である。
めっき成形品１のめっき部位３は、図２及び図３に示すように、基材２の複数の非貫通孔４のそれぞれに充填して形成されており、本例では、非貫通孔４と非貫通孔４に充填されためっき部位３の部分の形状が非貫通孔４の奥側に向かって漸次縮径する略テーパ形状になっている。また、めっき部位３は、基材２の一方の表面２１上で、複数の非貫通孔４の相互に跨るように部分領域Ｒを覆って連設されている。図３において、ｔ１は基材表面２１における非貫通孔４の最大幅で定義される幅であり、例えば非貫通孔４が平面視略円形である場合には非貫通孔４の穴径である。ｔ２は非貫通孔４の深さであり、ｔ３は非貫通孔４・４相互のピッチであり、非貫通孔４の中心と非貫通孔４の中心との間の距離である。
めっき部位３の短時間での形成、めっき部位３の外表面の平滑性の確保、めっき部位３の密着性の確保を同時に実現する観点から、めっき部位３の基材２の一方の表面２１からの高さ或いは膜厚は、膜厚比率（めっき膜厚／非貫通孔の幅ｔ１の比率）：0.5〜1.36とすることが好ましく、又、非貫通孔４の孔面積は3.1×102〜1256×102μｍ2、より好適には11.3×102〜88.2×102μｍ2とすることが好ましく、又、非貫通孔４の孔容積は0.9×103〜31316×103μｍ3、より好適には15×103〜341×103μｍ3とすることが好ましく、又、非貫通孔４・４の相互間隔比は0.16〜1.30、より好適には0.28〜1.27とすることが好ましい。ここで非貫通孔４・４の相互間隔比は、非貫通孔４・４の最も近い位置相互の距離／非貫通孔４の幅ｔ１で定義される。また、同様の観点から、非貫通孔４を略テーパ形状或いはテーパ形状とする場合の非貫通孔４の最深部から非貫通孔４の周縁に延ばした線で構成されるテーパ角αは30〜96度、より好適には30〜93度とすることが好ましい。また、めっき部位３の外表面の平滑性は、めっき部位３の外表面の中間領域の基面における高低差が２５μｍ以下とすると好適であり、２０μｍとするとより好適であり、１５μｍとするとより一層好適であり、更には１０μｍとするとより一層好適である。また、複数の非貫通孔４の孔密度の略平均化に関し、非貫通孔４・４相互の最短距離の間隔の最大距離と最小距離の差は50％以内とすることが好ましく、又、複数の非貫通孔４が形成されている領域における１ｍｍ２当たりの孔密度の差は50％以内とすることが好ましい。
更に、非常に短時間で各非貫通孔４に充填されるめっき部分を繋げてめっき部位３を形成し、且つめっき部位３の平滑性、密着性をより確実に高める観点からは、非貫通孔４の孔面積を3.1×102〜1256×102μｍ2、より好適には11.3×102〜88.2×102μｍ2とし、又、非貫通孔４の孔容積は0.9×103〜31316×103μｍ3、より好適には15×103〜341×103μｍ3とすることが好ましい。また、非貫通孔４・４相互の重なりを確実に防止して、良好なめっきの析出性を確保し、各非貫通孔４に充填されるめっき部分を確実に繋げてめっき部位３を連設する観点からは、非貫通孔４の孔面積を3.1×102〜1256×102μｍ2、より好適には11.3×102〜88.2×102μｍ2とし、又、非貫通孔４・４の相互間隔比は0.16〜1.30、より好適には0.28〜1.27とすることが好ましい。
図３の例のめっき部位３は、無電解めっき部位３ａと、電気めっき部位３ｂとから構成されている。無電解めっき部位３ａは、非貫通孔４の内周面に層状に形成されて非貫通孔４の内周面に固着されている。電気めっき部位３ｂは、複数の非貫通孔４の無電解めっき部位３ａの内側にそれぞれに充填されていると共に、非貫通孔４・４の相互に跨るように基材２の一方の表面２１の部分領域Ｒを覆って連設されている。
第１実施形態のめっき成形品１のめっき部位３を形成する際には、図４に示すように、絶縁性の樹脂基材である基材２の一方の表面２１の部分領域Ｒにレーザー加工で穿孔して、複数の非貫通孔４を孔密度が略平均化するように間隔を開けて形成する（図４（ａ）、（ｂ）参照）。このレーザー加工で用いるレーザーには、例えば炭酸ガスレーザー、紫外線レーザー、ＹＡＧレーザー、ファイバーレーザー、半導体レーザー、ファイバーレーザーと半導体レーザーのハイブリッドレーザーなど適用可能な適宜のレーザーを用いることが可能である。
そして、複数の非貫通孔４が形成された基材２の部分領域Ｒに無電解めっきと電気めっきを順に施して、無電解めっき部位３ａと電気めっき部位３ｂとから構成されるめっき部位３を形成し、めっき部位３を、複数の非貫通孔４に充填し且つ非貫通孔４の相互に跨るように部分領域Ｒを覆って連設する（図４（ｃ）〜（ｆ）参照）。
複数の非貫通孔４が形成された基材２の部分領域Ｒに無電解めっきを施す工程では、例えば複数の非貫通孔４が形成された基材２を脱脂すると共に、めっき部位３の形成が不要な領域にマスキングを施し、スズ−パラジウム混合触媒溶液への浸漬等によりパラジウム等の触媒Ｃをめっきが必要な領域に析出、付与する（図４（ｃ）参照）。その後、基材２の表面２１に析出させる金属（合金含む）の塩、還元剤等を含む無電解めっき浴への浸漬により、無電解めっき部位３ａを非貫通孔４の内周面やその近傍に形成する（図４（ｄ）参照）。無電解めっき部位３ａは、例えば銅若しくは銅合金、ニッケル若しくはニッケル合金、パラジウム若しくはパラジウム合金、スズ若しくはスズ合金、銀若しくは銀合金、金若しくは金合金、又は、コバルト若しくはコバルト合金等とすると良好であり、必要に応じてこれらに対応する無電解めっき浴を用いて無電解めっき処理を施す。
その後、無電解めっき部位３ａ上に電気めっきを施して無電解めっき部位３ａ上に電気めっき部位３ｂを積層するように形成する。電気めっき部位３ｂは、無電解めっき部位３ａと同種の金属とすると好適であるが、異種の金属とすることも可能である。電気めっき部位３ｂは、析出、成長に伴い、複数の非貫通孔４の無電解めっき部位３ａの内側にそれぞれに充填されていくと共に、非貫通孔４・４の相互に跨るように基材２の一方の表面２１の部分領域Ｒを覆うように連設される（図４（ｅ）、（ｆ）参照）。尚、電気めっき部位３ｂは、時間の経過に伴い、図示二点鎖線の状態を経過して析出、成長する。
また、第１実施形態のめっき成形品１では、無電解めっき部位３ａと電気めっき部位３ｂによるめっき部位３を形成する構成に代え、図５（ｆ）に示すように、無電解めっき部位３ａのみからなるめっき部位３１を形成する変形例の構成とすることも可能である。変形例のめっき成形品１におけるめっき部位３１の無電解めっき部位３ａは、非貫通孔４の内周面に層状に形成されて非貫通孔４の内周面に固着され、複数の非貫通孔４にそれぞれに充填されていると共に、非貫通孔４・４の相互に跨るように基材２の一方の表面２１の部分領域Ｒを覆って連設される。その他の第１実施形態の変形例のめっき成形品１の構成は第１実施形態のめっき成形品１の構成と同様である。
第１実施形態の変形例のめっき成形品１のめっき部位３１を形成する際には、第１実施形態と同様に、絶縁性の樹脂基材である基材２の一方の表面２１の部分領域Ｒにレーザー加工で穿孔して、複数の非貫通孔４を孔密度が略平均化するように間隔を開けて形成する（図５（ａ）、（ｂ）参照）。そして、複数の非貫通孔４が形成された基材２の部分領域Ｒに無電解めっきを施して、無電解めっき部位３ａで構成されるめっき部位３を形成し、めっき部位３を、複数の非貫通孔４に充填し且つ非貫通孔４の相互に跨るように部分領域Ｒを覆って連設する（図５（ｃ）〜（ｆ）参照）。
変形例における複数の非貫通孔４が形成された基材２の部分領域Ｒに無電解めっきを施す工程は、上記第１実施形態の無電解めっき処理と同様に、例えば複数の非貫通孔４が形成された基材２を脱脂すると共に、めっき部位３の形成が不要な領域にマスキングを施し、パラジウム等の触媒Ｃをめっきが必要な領域に析出、付与する（図５（ｃ）参照）。その後、無電解めっき浴への浸漬により、無電解めっき部位３ａを非貫通孔４の内周面やその近傍に形成する（図４（ｄ）参照）。無電解めっき部位３ａは、例えば銅若しくは銅合金、ニッケル若しくはニッケル合金、パラジウム若しくはパラジウム合金、スズ若しくはスズ合金、銀若しくは銀合金、金若しくは金合金、又は、コバルト若しくはコバルト合金等とすると良好であり、必要に応じてこれらに対応する無電解めっき浴を用いて無電解めっき処理を施す。
更に、無電解めっき部位３ａの形成処理を継続することにより、電気めっき部位３ａは、析出、成長に伴い、複数の非貫通孔４の内側にそれぞれに充填されていくと共に、非貫通孔４・４の相互に跨るように基材２の一方の表面２１の部分領域Ｒを覆うように連設される（図５（ｅ）、（ｆ）参照）。
第１実施形態又はその変形例のめっき成形品によれば、非貫通孔４の底、側面、基材表面からめっきが成長し、容積の少ない非貫通孔４を埋めてめっきを短時間で成長させることができる。即ち、容積の大きな溝を埋めてめっき部位を形成する必要が無くなり、例えば５時間、１０時間かかっていためっき部位の形成時間を１時間にする等、基材２の表面２１に短時間で必要なめっき部位３、３１を形成することができる。更に、大きな溝を形成する場合に比べて複数の非貫通孔４を形成する場合には基材２の部分的な除去量が少なく済むことから、基材２の部分的な除去に要する加工時間も短縮することができる。従って、めっき成形品１の製造時間の短縮、製造工程の効率化を図ることができる。また、幅と高低差が大きい溝の凹凸に起因するめっき部位の外表面の大きな高低差が生ずることが無くなり、めっき部位３、３１の外表面の平滑性を高めることができる。更に、めっき部位３、３１の外表面の平滑性向上に伴い、めっき部位３の外表面を所要レベルに平滑化する加工工程を極力少なくする或いは無くすことができる。また、めっき部位３、３１の複数の非貫通孔４に充填される部分のアンカー効果により、めっき部位３、３１の密着性を高めることができる。
特に、基材２を絶縁性の樹脂基材、基材２の表面２１の部分領域Ｒを導線に略対応する領域とし、複数の非貫通孔４を導線幅方向の異なる位置に形成し且つ導線の延在方向に沿って形成し、めっき部位３、３１で導線を形成されて回路成形品を構成する場合には、容積の大きな回路溝を埋めてめっき部位を形成する必要が無くなり、基材２の表面２１に短時間で必要なめっき部位３、３１を形成することができる。従って、回路成形品の製造時間の短縮、製造工程の効率化を図ることができる。また、幅と高低差が大きい回路溝の凹凸に起因するめっき部位の外表面の大きな高低差が生ずることが無くなり、めっき部位３、３１の外表面の平滑性を高めることができ、回路成形品のめっき部位３、３１上への搭載部品の確実な設置を可能にする。また、めっき部位３、３１の複数の非貫通孔４に充填される部分のアンカー効果により、回路成形品のめっき部位３、３１の密着性を高めることができる。
また、非貫通孔４と非貫通孔４に充填されためっき部位３、３１の部分の形状を非貫通孔４の奥側に向かって漸次縮径する略テーパ形状とすることにより、めっき部位３、３１の複数の非貫通孔４に充填される部分のアンカー効果を一層高め、めっき部位３、３１の密着性を一層高めることができる。更に、非貫通孔４を略テーパ形状とすることにより、レーザー加工等による基材２の除去部分を最小限に留め、基材２の加工時間を短縮することが可能となる。
また、非貫通孔４を部分領域Ｒの延在方向に千鳥配置若しくは縦横並列配置で設けることにより、めっき部位３、３１が局所的に薄くなることを極力防止し、めっき部位３、３１の外表面の平滑性を一層高めつつ、各非貫通孔４に充填されるめっき部分を確実に繋げてめっき部位３、３１を連設することができる。
また、無電解めっきと電気めっきを順に施してめっき部位３を形成する場合には、既存の回路溝のような溝を埋めてめっき部位を形成する際に無電解めっき、電気めっきを順に用いる場合、高低差が大きい溝の凹凸に起因して電気めっきにおける高電流部と低電流部の電流の差異が大きくなり、高電流部と低電流部のめっき部位の膜厚差が大きくなるのに対し、電気めっきにおける高電流部と低電流部の電流の差異、高電流部と低電流部のめっき膜厚差を極力抑制し、均一電着性を高めてバラツキを抑え、均一性の高いめっき部位３を形成することができる。
また、無電解めっきだけでめっき部位３を形成する場合には、既存の回路溝のような溝を埋めてめっき部位を形成する際に無電解めっきを用いる場合、無電解めっきは析出速度が遅いため、非常に長時間の無電解めっき処理工程が必要になるのに対し、無電解めっきでめっき部分を複数の非貫通孔４に充填して連設するようにめっき部位３１を形成することが可能であり、無電解めっき処理工程に要する時間を格段に短縮することができる。また、膜厚の偏りを抑制し、めっき部位３１の外表面の平滑性をより一層高めることができる。また、通電配線、電気めっき用の設備が不要となり、又、部分領域Ｒを覆うめっき部位３１の領域が必要以上に大きくなることを極力抑制することができる。
〔第２実施形態のめっき成形品及びその製造方法〕
本発明による第２実施形態のめっき成形品１ｍは、図６に示すように、硬質の基材２ｍの一方の表面２１ｍの部分領域Ｒを覆うようにして電気めっき部位３ｂによるめっき部位３２が形成されている。本例では、基材２ｍは導電性の金属製の基材、基材２ｍの一方の表面２１ｍの部分領域Ｒはめっき部位３２に略対応する領域或いはこれよりも僅かに幅狭な領域になっている。
導電性の基材２ｍの一方の表面２１ｍの部分領域Ｒには、略対応する形状と大きさを有する複数の非貫通孔４ｍが、間隔を開けて孔密度が略平均化するように点在して形成されている。換言すれば、略対応する形状と大きさを有する複数の非貫通孔４ｍが、間隔を開けて孔密度が略平均化するように点在して形成された領域が部分領域Ｒになっている。
本例の複数の非貫通孔４ｍは、図２（ａ）、（ｂ）の例と同様に、部分領域Ｒの延在方向に千鳥配置で設けられており、又、複数の非貫通孔４ｍが部分領域Ｒの幅方向の異なる位置にそれぞれ形成され且つ部分領域Ｒの延在方向に沿って形成されている。また、図２（ｃ）の別例と同様に、複数の非貫通孔４ｍを部分領域Ｒの延在方向に縦横並列配置で設ける構成としても良好である。
めっき成形品１ｍの電気めっき部位３ｂで構成されるめっき部位３２は、図６に示すように、基材２ｍの複数の非貫通孔４ｍのそれぞれの内周面に固着され各非貫通孔４ｍに充填して形成されており、本例では、非貫通孔４ｍと非貫通孔４ｍに充填されためっき部位３２の部分の形状が非貫通孔４ｍの奥側に向かって漸次縮径する略テーパ形状になっている。また、電気めっき部位３ｂで構成されるめっき部位３２は、基材２ｍの一方の表面２１ｍ上で、複数の非貫通孔４ｍの相互に跨るように部分領域Ｒを覆って連設されている。図６において、ｔ１は基材表面２１における非貫通孔４ｍの最大幅で定義される幅であり、例えば非貫通孔４ｍが平面視略円形である場合には非貫通孔４ｍの穴径である。ｔ２は非貫通孔４ｍの深さであり、ｔ３は非貫通孔４ｍ・４ｍ相互のピッチであり、非貫通孔４ｍの中心と非貫通孔４ｍの中心との間の距離である。
第１実施形態におけるめっき部位３、３１と同様に、電気めっき部位３ｂで構成されるめっき部位３２の短時間での形成、めっき部位３２の外表面の平滑性の確保、めっき部位３２の密着性の確保を同時に実現する観点から、めっき部位３２の基材２ｍの一方の表面２１ｍからの高さ或いは膜厚は、膜厚比率（めっき膜厚／非貫通孔の幅ｔ１の比率）：0.5〜1.36とすることが好ましく、又、非貫通孔４ｍの孔面積は3.1×102〜1256×102μｍ2、より好適には11.3×102〜88.2×102μｍ2とすることが好ましく、又、非貫通孔４ｍの孔容積は0.9×103〜31316×103μｍ3、より好適には15×103〜341×103μｍ3とすることが好ましく、又、非貫通孔４ｍ・４ｍの相互間隔比は0.16〜1.30、より好適には0.28〜1.27とすることが好ましい。ここで非貫通孔４ｍ・４ｍの相互間隔比は、非貫通孔４ｍ・４ｍの最も近い位置相互の距離／非貫通孔４ｍの幅ｔ１で定義される。また、同様の観点から、非貫通孔４ｍを略テーパ形状或いはテーパ形状とする場合の非貫通孔４ｍの最深部から非貫通孔４ｍの周縁に延ばした線で構成されるテーパ角αは30〜96度、より好適には30〜93度とすることが好ましい。また、電気めっき部位３ｂで構成されるめっき部位３２の外表面の平滑性は、めっき部位３ｂの外表面の中間領域の基面における高低差が２５μｍ以下とすると好適であり、２０μｍとするとより好適であり、１５μｍとするとより一層好適であり、更には１０μｍとするとより一層好適である。また、複数の非貫通孔４ｍの孔密度の略平均化に関し、非貫通孔４ｍ・４ｍ相互の最短距離の間隔の最大距離と最小距離の差は50％以内とすることが好ましく、又、複数の非貫通孔４ｍが形成されている領域における１ｍｍ２当たりの孔密度の差は50％以内とすることが好ましい。
更に、非常に短時間で各非貫通孔４ｍに充填されるめっき部分を繋げてめっき部位３２を形成し、且つめっき部位３２の平滑性、密着性をより確実に高める観点からは、非貫通孔４ｍの孔面積を3.1×102〜1256×102μｍ2、より好適には11.3×102〜88.2×102μｍ2とし、又、非貫通孔４ｍの孔容積は0.9×103〜31316×103μｍ3、より好適には15×103〜341×103μｍ3とすることが好ましい。また、非貫通孔４ｍ・４ｍ相互の重なりを確実に防止して、良好なめっきの析出性を確保し、各非貫通孔４ｍに充填されるめっき部分を確実に繋げてめっき部位３２を連設する観点からは、非貫通孔４ｍの孔面積を3.1×102〜1256×102μｍ2、より好適には11.3×102〜88.2×102μｍ2とし、又、非貫通孔４ｍ・４ｍの相互間隔比は0.16〜1.30、より好適には0.28〜1.27とすることが好ましい。
第２実施形態のめっき成形品１ｍのめっき部位３２を形成する際には、図７に示すように、導電性の基材２ｍの一方の表面２１ｍの部分領域Ｒにレーザー加工で穿孔して、複数の非貫通孔４ｍを孔密度が略平均化するように間隔を開けて形成する（図７（ａ）、（ｂ）参照）。このレーザー加工で用いるレーザーにも、例えば炭酸ガスレーザー、紫外線レーザー、ＹＡＧレーザー、ファイバーレーザー、半導体レーザー、ファイバーレーザーと半導体レーザーのハイブリッドレーザーなど適用可能な適宜のレーザーを用いることが可能である。
そして、複数の非貫通孔４ｍが形成された基材２の部分領域Ｒに電気めっきを施して、電気めっき部位３ｂで構成されるめっき部位３２を複数の非貫通孔４ｍに充填し且つ非貫通孔４ｍ・４ｍの相互に跨るように部分領域Ｒを覆って連設する（図７（ｃ）〜（ｆ）参照）。
複数の非貫通孔４ｍが形成された基材２ｍの部分領域Ｒに電気めっきを施す工程では、例えば電気めっき部位３ｂで構成されるめっき部位３２の形成が不要な領域にレジスト膜ＲＦを施して電気めっき浴で電気めっきを施す。そして、非貫通孔４ｍの内側や基材２１ｍ上に順次電気めっき部位３ｂを析出、成長させ、電気めっき部位３ｂを、複数の非貫通孔４ｍにそれぞれに充填していくと共に、非貫通孔４ｍ・４ｍの相互に跨るように基材２ｍの一方の表面２１ｍの部分領域Ｒを覆うように連設する（図７（ｅ）、（ｆ）参照）。電気めっき部位３ｂは、例えば銅若しくは銅合金、ニッケル若しくはニッケル合金、パラジウム若しくはパラジウム合金、スズ若しくはスズ合金、銀若しくは銀合金、金若しくは金合金、又は、コバルト若しくはコバルト合金等とすると良好である。
第２実施形態によれば、第１実施形態と対応する構成から対応する効果を得ることができる。更に、既存の回路溝に相当する大きさの溝を埋めてめっき部位を形成する際に電気めっきを用いる場合、高低差が大きい溝の凹凸に起因して高電流部と低電流部の電流の差異が大きくなり、高電流部と低電流部のめっき部位の膜厚差が大きくなるのに対し、電気めっきでめっき部分を複数の非貫通孔４ｍに充填して連設するようにめっき部位３２を形成することにより、高電流部と低電流部の電流の差異、高電流部と低電流部のめっき膜厚差を極力抑制し、均一電着性を高めてバラツキを抑え、均一性の高いめっき部位３２を形成することができる。
〔本明細書開示発明の包含範囲〕
本明細書開示の発明は、発明として列記した各発明、各実施形態の他に、適用可能な範囲で、これらの部分的な内容を本明細書開示の他の内容に変更して特定したもの、或いはこれらの内容に本明細書開示の他の内容を付加して特定したもの、或いはこれらの部分的な内容を部分的な作用効果が得られる限度で削除して上位概念化して特定したものを包含する。そして、本明細書開示の発明には下記変形例や追記した内容も含まれる。
上記第１実施形態における絶縁性の基材２は、絶縁性の樹脂基材としたが、本発明における絶縁性の基材には適用可能な範囲で適宜の材料を用いることが可能であり、例えば絶縁性の基材２としてガラス、セラミックス等を用いることも可能である。また、上記第２実施形態における導電性の基材２ｍは、導電性の金属製基材としたが、本発明における導電性の基材には適用可能な範囲で適宜の材料を用いることが可能である。
また、第１、第２実施形態では、非貫通孔４、４ｍとこれに充填されるめっき部位３、３１、３２の部分の形状を非貫通孔４、４ｍの奥側に向かって漸次縮径する略テーパ形状としたが、非貫通孔４、４ｍとこれに充填されるめっき部位３、３１、３２の部分の形状は本発明の趣旨の範囲内で適宜であり、例えば略円柱形等としても密着性を向上できて良好である。また、非貫通孔４、４ｍは、レーザー加工以外の適宜の加工方法で形成することが可能である。
また、第１実施形態のめっき成形品１は、回路成形品或いは立体回路成形品を例として説明したが、本発明のめっき成形品は、回路成形品に限定されず本発明の趣旨の範囲内で適宜のものが包含され、絶縁性の基材又は導電性の基材にめっき部位が設けられる適宜のめっき成形品を本発明のめっき成形品とすることが可能である。
また、上記実施形態のめっき成形品１の製造において、順次行われる無電解めっき処理と電気めっき処理、単独で行われる無電解めっき処理、又、めっき成形品１ｍの製造において、単独で行われる電気めっき処理の工程内容は好適な例示であり、これら以外の適宜の処理を行うことが可能である。
〔実施例と比較例〕
次に、本発明のめっき成形品の実施例と比較例について説明する。表１〜表４に実施例１−２５、表５に比較例１−７を示す。
実施例１−２５では、絶縁性の樹脂基材（材質:エポキシ樹脂）の表面に、略対応する形状と大きさの複数の非貫通孔を間隔を開けて孔密度が略平均化するようにドット状に点在して形成し、複数の非貫通孔に充填し且つ非貫通孔の相互に跨るように連設してめっき部位を形成した。非貫通孔はレーザー加工を使用して形成し、表中のhybridはファイバーレーザーと半導体レーザーのハイブリッドレーザー、表中のＵＶは紫外線レーザーである。また、めっき部位を形成するめっき液には、Ａ液：奥野製薬社製トッフ゜ルチナ2000と、Ｂ液:ローム＆ハース電子材料社製カハ゜ーク゛リームHS-200を使用した。
実施例１−２５の非貫通孔の膜厚比率（めっき膜厚／非貫通孔の幅ｔ１）におけるめっき膜厚は、基材の表面からの高さに相当する膜厚であり、めっき後に回路線状のめっき部位を切断し、断面を顕微鏡で見て基材表面からの高さ（膜厚）をランダムに10ヶ所測定し、その平均値を算出して取得した。また、実施例１−２５の非貫通孔の膜厚比率（めっき膜厚／非貫通孔の幅ｔ１）における非貫通孔の幅ｔ１は、非貫通孔の描画後に基材表面をレーザー顕微鏡により全体を眺め、その中からランダムに10点の非貫通孔の幅を測定し、その平均値を算出して取得した。そして、取得しためっき膜厚／非貫通孔の幅ｔ１を非貫通孔の膜厚比率として取得した。
実施例１−２５の非貫通孔の相互間隔比率は、非貫通孔相互の最も近い位置相互の距離／非貫通孔の幅ｔ１で定義される非貫通孔の相互間隔を取得し、非貫通孔の相互間隔／非貫通孔の幅ｔ１のように算出して取得した。
実施例１−２５の非貫通孔の孔面積は、非貫通孔の幅ｔ１を円の直径と見立てた面積として（非貫通孔の幅ｔ×１／２)２×３．１４の計算式により算出し、取得した。
実施例１−２５の非貫通孔の孔容積の取得では、先ず非貫通孔の深さｔ２を、非貫通孔の描画後に描画領域全体をレーザー顕微鏡で眺めその中からランダムに10点の非貫通孔の深さを測定し、その平均値で算出して取得した。そして、非貫通孔の形状を円錐形と見立て、（孔面積×非貫通孔の深さｔ2）／３の計算式で非貫通孔の孔容積を取得した。
実施例１−２５の非貫通孔のテーパ角は、非貫通孔を円錐形の断面と見立てtan−１（非貫通孔の幅ｔ１／非貫通孔の深さｔ２)の計算式により算出し、取得した。
実施例１−２５における基材穴埋め総合容積は、複数の非貫通孔に充填、穴埋めされためっき部位の容積である。めっき回路総合容積は、複数の非貫通孔にめっき部位が充填、穴埋めされて複数の非貫通孔に跨るように連設され、基材表面に同一単位細線 0.5mm×30mmのめっき部位が形成された状態のめっき部位全体の容積であり、基材穴埋め総合容積と基材上層めっき容積の和である。めっき回路総合容積は、算出した１ドット分の非貫通孔の孔容積×５００（μm）／（非貫通孔の相互間隔＋非貫通孔の幅ｔ１）×３００００（μm）／（非貫通孔の相互間隔＋非貫通孔の幅ｔ１）＋（回路幅（５００μm）×回路長さ（３００００μm）×平均膜厚）のようにして算出して、取得した。
また、比較例１−７では、絶縁性の樹脂基材（材質：エポキシ樹脂）の表面に凹溝を形成し、凹溝を埋めるようにしてめっき部位を形成した。凹溝はレーザー加工を使用して形成し、表中のhybridはファイバーレーザーと半導体レーザーのハイブリッドレーザーである。また、めっき部位を形成するめっき液には、上記と同様のＡ液とＢ液を使用した。
比較例１−７における凹溝の深さは、凹溝の描画後に樹脂基材表面の全体をレーザー顕微鏡で眺めその中からランダムに10ヶ所の凹溝の深さを測定し、平均値を算出して取得した。
比較例１−７におけるめっき膜厚はめっき後に回路線状のめっき部位を切断し断面を顕微鏡で基材表面からの高さ（膜厚）をランダムに10ヶ所測定し、その平均値を算出して取得した。
比較例１−７における基材穴埋め総合容積は、基材の凹溝を埋めるように充填されためっき部位の容積である。めっき回路総合容積は、基材の凹溝を埋めるようにして基材に同一単位細線 0.5mm×30mmのめっき部位が形成された状態のめっき部位全体の容積であり、基材穴埋め総合容積と基材上層めっき容積の和である。めっき回路総合容積は、（凹溝の深さ×凹溝の幅×凹溝の長さ（３００００μｍ））＋（回路幅（５００μm）×回路長さ（３００００μm）×めっき膜厚）のようにして算出して、取得した。
そして、各実施例と各比較例を、平滑性、密着性、析出性、均一電着性、生産性（めっき時間−単位：時間）で評価した。表１〜表５における××は非常に悪い、×は悪い、△は多少劣る、○は良い、○○はより良い、◎は更により良い、◎◎は非常に良い、をそれぞれ示す７段階の評価を意味する。
平滑性の評価では、めっき部位の最表面の段差を測定し、段差０μmから４０μm以上のものまでを７段階に分けて評価した。段差０μmは◎◎は非常に良い、段差４０μm以上は××は非常に悪い、に対応する。
密着性の評価では5mm×60mmの回路線状のめっき部位を基材に作成し、引っ張り試験機で密着力を測定し、密着力０N/cmから４０N/cm以上のものまでを7段階に分けて評価した。密着力０N/cmは××は非常に悪い、密着力４０N/cm以上は◎◎は非常に良い、に対応する。
析出性の評価は、めっき被覆完了時間を７段階に分けて評価した。めっき部位を５分未満で被覆したものが◎◎非常に良い、５１分以上かけても被覆しないものが××非常に悪いに対応し、５〜１０分を◎、１１〜２０分を〇〇、２１〜３０分を〇、３１〜４０分を△、４１〜５０分を×とした。
均一電着性の評価は, テストサンプル同一単位細線 0.5mm×30mmの最先端部位と接点近辺部位のめっき膜厚比率（最小値 / 最大値×100＝％）で算出された値を７段階に分けて評価した。86%以上を◎◎非常に良い、10%以下を××非常に悪いとして、0％〜100%を分割評価した。71%〜85%は◎、56%〜70%は〇〇、41%〜55%は〇、26%〜41%は△、11%〜25%は×とした。
実施例１−２５、比較例１−７から明らかなように、実施例１−２５のいずれも比較例１−７に対して格段に優れた平滑性でめっき部位を形成できることが分かり、更に、密着性でも優れている。また、実施例１−２５は、同一単位細線のめっき部位を比較例１−７に比べて短時間で形成できる傾向があることが明確に示されている。
Figure 2021163908
Figure 2021163908
Figure 2021163908
Figure 2021163908
Figure 2021163908
本発明は、例えば立体回路成形品のようなめっき成形品に利用することができる。
１、１ｍ…めっき成形品 ２、２ｍ…基材 ２１、２１ｍ…表面 ３、３１、３２…めっき部位 ３ａ…無電解めっき部位 ３ｂ…電気めっき部位 ４、４ｍ…非貫通孔 Ｒ…部分領域 ｔ１…非貫通孔の幅 ｔ２…非貫通孔の深さ ｔ３…非貫通孔相互のピッチ α…テーパ形状の非貫通孔のテーパ角 Ｃ…触媒 ＲＦ…レジスト膜 １００…樹脂基材 １０１…表面 １０２…溝 １０３…めっき部位 １０３ａ…無電解めっき部位 １０３ｂ…電気めっき部位

Claims (9)

  1. 基材の表面の部分領域に、略対応する形状と大きさの複数の非貫通孔が間隔を開けて孔密度が略平均化するように点在して形成され、
    めっき部位が、前記複数の非貫通孔に充填して形成されていると共に、前記非貫通孔の相互に跨るように前記部分領域を覆って連設されていることを特徴とするめっき成形品。
  2. 前記非貫通孔と前記非貫通孔に充填された前記めっき部位の部分の形状が前記非貫通孔の奥側に向かって漸次縮径する略テーパ形状であることを特徴とする請求項１記載のめっき成形品。
  3. 前記非貫通孔の孔面積が3.1×102〜1256×102μｍ2、前記非貫通孔の孔容積が0.9×103〜31316×103μｍ3であることを特徴とする請求項１又は２記載のめっき成形品。
  4. 前記非貫通孔の孔面積が3.1×102〜1256×102μｍ2、前記非貫通孔の相互間隔比が0.16〜1.30であることを特徴とする請求項１又は２記載のめっき成形品。
  5. 前記非貫通孔が前記部分領域の延在方向に千鳥配置若しくは縦横並列配置で設けられていることを特徴とする請求項１〜４の何れかに記載のめっき成形品。
  6. 前記基材が絶縁性の樹脂基材、前記基材の表面の部分領域が導線に略対応する領域であり、
    前記複数の非貫通孔が導線幅方向の異なる位置に形成され且つ前記導線の延在方向に沿って形成され、
    前記めっき部位で前記導線が形成されて回路成形品を構成していることを特徴とする請求項１〜５の何れかに記載のめっき成形品。
  7. 請求項１〜６の何れかに記載のめっき成形品の製造方法であって、
    絶縁性の基材の表面の部分領域にレーザー加工で穿孔して、複数の非貫通孔を孔密度が略平均化するように間隔を開けて形成する第１工程と、
    前記複数の非貫通孔が形成された前記基材の前記部分領域に無電解めっきを施して、めっき部位を前記複数の非貫通孔に充填し且つ前記非貫通孔の相互に跨るように前記部分領域を覆って連設する第２工程を備えることを特徴とするめっき成形品の製造方法。
  8. 請求項１〜６の何れかに記載のめっき成形品の製造方法であって、
    絶縁性の基材の表面の部分領域にレーザー加工で穿孔して、複数の非貫通孔を孔密度が略平均化するように間隔を開けて形成する第１工程と、
    前記複数の非貫通孔が形成された前記基材の前記部分領域に無電解めっきと電気めっきを順に施して、めっき部位を前記複数の非貫通孔に充填し且つ前記非貫通孔の相互に跨るように前記部分領域を覆って連設する第２工程を備えることを特徴とするめっき成形品の製造方法。
  9. 請求項１〜５の何れかに記載のめっき成形品の製造方法であって、
    導電性の基材の表面の部分領域にレーザー加工で穿孔して、複数の非貫通孔を孔密度が略平均化するように間隔を開けて形成する第１工程と、
    前記複数の非貫通孔が形成された前記基材の前記部分領域に電気めっきを施して、めっき部位を前記複数の非貫通孔に充填し且つ前記非貫通孔の相互に跨るように前記部分領域を覆って連設する第２工程を備えることを特徴とするめっき成形品の製造方法。
JP2020066333A 2020-04-02 2020-04-02 めっき成形品及びその製造方法 Pending JP2021163908A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020066333A JP2021163908A (ja) 2020-04-02 2020-04-02 めっき成形品及びその製造方法
CN202180026811.7A CN115399078A (zh) 2020-04-02 2021-02-16 镀敷成型品及其制造方法
PCT/JP2021/005783 WO2021199747A1 (ja) 2020-04-02 2021-02-16 めっき成形品及びその製造方法
US17/916,344 US20230156923A1 (en) 2020-04-02 2021-02-16 Plated molded article and method for manufacturing plated molded article
TW110110136A TW202138629A (zh) 2020-04-02 2021-03-22 鍍覆成形品及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020066333A JP2021163908A (ja) 2020-04-02 2020-04-02 めっき成形品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2021163908A true JP2021163908A (ja) 2021-10-11
JP2021163908A5 JP2021163908A5 (ja) 2023-03-27

Family

ID=77930257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020066333A Pending JP2021163908A (ja) 2020-04-02 2020-04-02 めっき成形品及びその製造方法

Country Status (5)

Country Link
US (1) US20230156923A1 (ja)
JP (1) JP2021163908A (ja)
CN (1) CN115399078A (ja)
TW (1) TW202138629A (ja)
WO (1) WO2021199747A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3222660B2 (ja) * 1993-10-26 2001-10-29 松下電工株式会社 基材表面の処理方法
JP5350138B2 (ja) * 2008-08-26 2013-11-27 パナソニック株式会社 電気回路の製造方法、及びその方法により得られる電気回路基板
DE102012112550A1 (de) * 2012-12-18 2014-06-18 Lpkf Laser & Electronics Ag Verfahren zur Metallisierung eines Werkstücks sowie ein Schichtaufbau aus einem Werkstück und einer Metallschicht

Also Published As

Publication number Publication date
TW202138629A (zh) 2021-10-16
CN115399078A (zh) 2022-11-25
US20230156923A1 (en) 2023-05-18
WO2021199747A1 (ja) 2021-10-07

Similar Documents

Publication Publication Date Title
CN101275267B (zh) 改良厚度均匀性的电镀装置与电镀方法
JP4000796B2 (ja) ビアホールの銅メッキ方法
US20090120660A1 (en) Electrical member and method of manufacturing a printed circuit board using the same
JPH02143488A (ja) 射出成形された基板を有する印刷配線板
MXPA00005871A (es) ELECTRODEPOSICION DE METALES EN RECESOS PEQUEnOS USANDO CAMPOS ELECTRICOS MODULADOS.
KR20110047542A (ko) 요철 패턴을 갖는 비아 패드를 포함하는 인쇄회로기판 및 그 제조방법
US5022976A (en) Process and jig for plating pin grid arrays
JP4755545B2 (ja) 基板の製造方法
TW201940020A (zh) 磁性配線電路基板及其製造方法
TWI531688B (zh) Coating thickness uniform plating method
WO2021199747A1 (ja) めっき成形品及びその製造方法
JP2007180212A (ja) 配線基板の製造方法、配線基板の中間製品
JPWO2020175476A1 (ja) プリント配線板及びプリント配線板の製造方法
US20020076497A1 (en) Method of forming selective electroless plating on polymer surfaces
JP4862508B2 (ja) 導体パターン形成方法
JP2021163908A5 (ja)
JPH04209555A (ja) 電子ボードの多層ネットワークの金属層を相互接続する方法
US10917967B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP6863178B2 (ja) めっき液、めっき膜の製造方法
US12114424B2 (en) Circuit board and preparation method thereof
US20240110943A1 (en) Methods of reinforcing plated metal structures and modulating mechanical properties using nano-fibers
TW202411470A (zh) 使用燃燒化學氣相沉積及電鍍製程之新穎高性能導電金屬基材料之方法及裝置
WO2017133758A1 (en) Lead frame and method for producing a lead frame
US20040079643A1 (en) Method for manufacturing wiring substrates
JP7188217B2 (ja) 金属電着用の陰極板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240809