JP2021161490A - 成膜装置及び電子デバイスの製造方法 - Google Patents

成膜装置及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP2021161490A
JP2021161490A JP2020064077A JP2020064077A JP2021161490A JP 2021161490 A JP2021161490 A JP 2021161490A JP 2020064077 A JP2020064077 A JP 2020064077A JP 2020064077 A JP2020064077 A JP 2020064077A JP 2021161490 A JP2021161490 A JP 2021161490A
Authority
JP
Japan
Prior art keywords
chamber
substrate
film
film forming
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020064077A
Other languages
English (en)
Other versions
JP7150776B2 (ja
Inventor
達哉 岩崎
Tatsuya Iwasaki
英宏 安川
Hidehiro Yasukawa
健 鍋島
Takeshi Nabeshima
行生 松本
Yukio Matsumoto
俊宏 緒方
Toshihiro Ogata
新 渡部
Arata Watabe
洋紀 菅原
Hiroki Sugawara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to JP2020064077A priority Critical patent/JP7150776B2/ja
Priority to KR1020210036491A priority patent/KR102527120B1/ko
Priority to CN202410309424.XA priority patent/CN118215375A/zh
Priority to CN202110347231.XA priority patent/CN113471393B/zh
Publication of JP2021161490A publication Critical patent/JP2021161490A/ja
Application granted granted Critical
Publication of JP7150776B2 publication Critical patent/JP7150776B2/ja
Priority to KR1020230053380A priority patent/KR102617764B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】複数のクラスタ型ユニット連結した構造の成膜装置において、高精度な膜厚制御と高い生産性を実現するための技術を提供する。
【解決手段】基板に対して第1の層を成膜する第1の成膜室を有するクラスタ型の第1のユニットと、第1の層に重ねて第2の層を成膜する第2の成膜室を有するクラスタ型の第2のユニットと、第1のユニットと第2のユニットとの間に配され、隣接するクラスタ型のユニットを連結する連結室と、を備える成膜装置において、少なくとも一部が、連結室に含まれるパス室内に設けられ、パス室に収容されている基板に成膜された膜の膜厚を測定する膜厚測定部と、膜厚測定部によって測定された膜厚に基づいて、第1の成膜室の成膜条件および第2の成膜室の成膜条件の少なくとも一方を制御する制御部と、を備える。
【選択図】図6

Description

本発明は、成膜装置、成膜方法、及び電子デバイスの製造方法に関する。
近年、フラットパネル表示装置として有機EL表示装置(有機ELディスプレイ)が脚光を浴びている。有機EL表示装置は自発光ディスプレイであり、応答速度、視野角、薄型化などの特性が液晶ディスプレイより優れており、モニタ、テレビ、スマートフォンに代表される各種携帯端末などで既存の液晶パネルディスプレイに代わって普及している。また、自動車用ディスプレイなどにも、その応用分野を広げている。
有機EL表示装置を構成する有機EL素子(有機発光素子、OLED:Organic Light Emitting Diode)は、2つの向かい合う電極(カソード電極、アノード電極)の間に発光を起こす有機物層である発光層を有する機能層が形成された基本構造を持つ。有機EL素子の機能層及び電極層は、例えば、それぞれの層を構成する材料を真空成膜装置内で、マスクを介して基板に成膜することで製造することができる。
有機EL素子は、基板を各成膜室に順次搬送しつつ、基板の被処理面上に電極及び各種機能層を順次形成することで製造される。特許文献1には、複数のクラスタ型ユニットを連結した構造の製造装置において、それぞれのユニットに複数の成膜室と検査室を設け、ある成膜室で成膜された基板を検査室に搬送して膜厚を測定する構成が開示されている。そして、膜厚測定結果を用いて発光特性シミュレーションを行い、シミュレーション結果に基づいて、同じ成膜室又は他の成膜室にて色度補正層の成膜を行う構成が開示されている。
特開2005−322612号公報
特許文献1の構成では、クラスタ型ユニット内に検査室を設けているため、ユニット中央に配置した基板搬送ロボットを使って検査室への基板の搬入・搬出を行わなければならない。この場合、検査室での検査のためだけに基板搬送ロボットを使うことになり、クラスタ型ユニット内に検査室を設けない場合に比べて基板搬送ロボットの稼働率が上昇し、メンテナンス費用が増大してしまうという課題がある。また、成膜用に使用可能な室の1つを検査用に占有することになるため、1つのユニットで成膜可能な層数が(検査室が無い場合に比べ)少なくなる。その結果、例えば、従来は3つのユニットで製造可能であったものが、4つ以上のユニットが必要になるなどの弊害が生じる。この弊害は、ユニット間の受け渡し工数の増加によるスループットの低下に加え、製造装置全体の大型化(設置面積の増大)も招くため、好ましくない。
本発明は、上記実情に鑑みなされたものであり、複数のクラスタ型ユニットが連結した構造の成膜装置において、高精度な膜厚制御と高い生産性を実現するための技術を提供することを目的とする。
本開示は、
第1の搬送ロボットと、前記第1の搬送ロボットの周囲に配され基板に対して第1の層を成膜する第1の成膜室を含む複数の成膜室と、を有するクラスタ型の第1のユニットと、
第2の搬送ロボットと、前記第2の搬送ロボットの周囲に配され前記第1の層が成膜された基板に前記第1の層に重ねて第2の層を成膜する第2の成膜室を含む複数の成膜室と、を有するクラスタ型の第2のユニットと、
前記第1のユニットと前記第2のユニットとの間に配され、隣接するクラスタ型のユニットを連結する連結室であって、複数の基板を収容可能なバッファ室と、基板の向きを変えるための旋回室と、基板を受け渡すためのパス室と、を含む連結室と、
を備える成膜装置において、
少なくとも一部が前記パス室内に設けられ、前記パス室に収容されている基板に成膜された膜の膜厚を測定する第1の膜厚測定部と、
前記第1の膜厚測定部によって測定された膜厚に基づいて、前記第1の成膜室の成膜条件および前記第2の成膜室の成膜条件の少なくとも一方を制御する制御部と、
を備えることを特徴とする成膜装置を含む。
本発明によれば、複数のクラスタ型ユニットが連結した構造の成膜装置において、高精度な膜厚制御と高い生産性を実現することができる。
図1は電子デバイス製造装置の一部の構成を模式的に示す平面図である。 図2は成膜室に設けられる真空蒸着装置の構成を模式的に示す図である。 図3はパス室の構成を模式的に示す断面図である。 図4は基板上のアライメントマーク及び膜厚測定用パッチを示す図である。 図5は膜厚測定部の構成を模式的に示すブロック図である。 図6は膜厚制御システムの構成を模式的に示すブロック図である。 図7(a)は有機EL表示装置の全体図、図7(b)は1画素の断面構造を示す図、図7(c)は赤色層の拡大図である。
以下、図面を参照しつつ本発明の好適な実施形態及び実施例を説明する。ただし、以下の実施形態及び実施例は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲はそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成及びソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。
本発明は、複数の成膜室に基板を順次搬送しつつ、基板の表面に各種材料を堆積させて成膜を行う装置に適用することができ、真空蒸着によって所望のパターンの薄膜(材料層)を形成する装置に望ましく適用することができる。基板の材質としては、ガラス、高分子材料のフィルム、金属などの任意の材料を選択することができ、基板は、例えば、ガラス基板上にポリイミドなどのフィルムが積層された基板であってもよい。なお、基板上に複数の層を形成する場合においては、一つ前の工程までに既に形成されている層も含めて「基板」と称するものとする。また、蒸着材料としても、有機材料、金属性材料(金属、金属酸化物など)などの任意の材料を選択してもよい。なお、以下の説明において説明する真空蒸着装置以外にも、スパッタ装置やCVD(Chemical Vapor Deposition)装置を
有する成膜装置にも、本発明を適用することができる。本発明の技術は、具体的には、有機電子デバイス(例えば、有機EL素子、薄膜太陽電池、有機光電変換素子)、光学部材などの製造装置に適用可能である。特に、蒸着材料を蒸発させ、画素又は副画素に対応する開口パターンが形成されたマスクを介して基板に蒸着させることで有機EL素子や有機
光電変換素子を形成する有機電子デバイスの製造装置は、本発明の好ましい適用例の一つである。中でも、有機EL素子の製造装置は、本発明の特に好ましい適用例の一つである。
<電子デバイス製造装置>
図1は、電子デバイス製造装置の一部の構成を模式的に示す平面図である。
図1の電子デバイス製造装置は、例えば、スマートフォン用の有機EL表示装置の表示パネルの製造に用いられる。スマートフォン用の表示パネルの場合、例えば、4.5世代の基板(約700mm×約900mm)や6世代のフルサイズ(約1500mm×約1850mm)又はハーフカットサイズ(約1500mm×約925mm)の基板に、有機EL素子の形成のための成膜を行った後、該基板を切り抜いて複数の小さなサイズのパネルを作製する。
電子デバイス製造装置は、複数のクラスタ型ユニット(以下単に「ユニット」とも称す)CU1〜CU3が連結室を介して連結された構造を有する。クラスタ型ユニットとは、基板搬送手段としての基板搬送ロボットの周囲に複数の成膜室が配置された構成の成膜ユニットをいう。なお、ユニットの数は3つに限られず、2つ以上であればよい。以後、全てのユニットに共通する説明及びユニットを特定しない説明では、「CUx」のように数字の代わりに「x」で表記した参照符号を用い、個別のユニットについての説明では、「CU1」のように数字を表記した参照符号を用いる(ユニット以外の構成に付した参照符号についても同様である)。図1は、電子デバイス製造装置全体の中の成膜装置の部分の一部を示している。成膜装置の上流には、例えば、基板のストッカ、加熱装置、洗浄等の前処理装置などが設けられてもよく、成膜装置の下流には、例えば、封止装置、加工装置、処理済み基板のストッカなどが設けられてもよく、それら全体を合わせて電子デバイス製造装置が構成されている。
クラスタ型ユニットCUxは、中央の搬送室TRxと、搬送室TRxの周囲に配置された複数の成膜室EVx1〜EVx4及びマスク室MSx1〜MSx2を有する。隣接する2つのユニットCUxとCUx+1の間は連結室CNxで接続されている。クラスタ型ユニットCUx内の各室TRx、EVx1〜EVx4、MSx1〜MSx2、及び、連結室CNxは空間的につながっており、その内部は真空又は窒素ガスなどの不活性ガス雰囲気に維持されている。本実施形態においては、ユニットCUx及び連結室CNxを構成する各室は不図示の真空ポンプ(真空排気手段)に接続されており、それぞれ独立に真空排気が可能となっている。それぞれの室は「真空チャンバ」又は単に「チャンバ」とも呼ばれる。なお、本明細書において「真空」とは、大気圧より低い圧力の気体で満たされた状態をいう。
搬送室TRxには、基板S及びマスクMを搬送する搬送手段としての搬送ロボットRRxが設けられている。搬送ロボットRRxは、例えば、多関節アームに、基板S及びマスクMを保持するロボットハンドが取り付けられた構造を有する多関節ロボットである。クラスタ型ユニットCUx内において、基板Sは基板Sの被処理面(被成膜面)が重力方向下方を向いた水平状態を保ったまま、搬送ロボットRRxや後述する搬送ロボットRCx等の搬送手段によって搬送される。搬送ロボットRRxや搬送ロボットRCxの有するロボットハンドは、基板Sの被処理面の周縁領域を保持するように保持部を有する。搬送ロボットRRxは、上流側のパス室PSx−1、成膜室EVx1〜EVx4、下流側のバッファ室BCxの間の基板Sの搬送を行う。また、搬送ロボットRRxは、マスク室MSx1と成膜室EVx1、EVx2の間のマスクMの搬送、及び、マスク室MSx2と成膜室EVx3、EVx4の間のマスクMの搬送を行う。搬送ロボットRRxや搬送ロボットRCxの有するロボットハンドは、搬送制御部に格納された所定のプログラムに従って、そ
れぞれ所定の動きを行うように構成されている。各ロボットの動きは、複数の基板に対し複数の成膜室、複数のユニットにおいて順次に、あるいは同時並行的に成膜を行う際において、複数の基板が効率的に搬送されるように設定される。なお、搬送経路上における基板の位置は、例えばアームのしなり具合の変動等に起因したロボットハンドの動きの誤差等により、理想的な搬送位置からずれてくることがある。ロボットハンドの動きを微調整すべく、ロボットハンドの動きを決めるプログラムは必要に応じて修正される。
マスク室MSx1〜MSx2は、成膜に用いられるマスクMと使用済みのマスクMがそれぞれ収容されるマスクストッカが設けられた室である。マスク室MSx1には、成膜室EVx1、EVx3で用いられるマスクMがストックされ、マスク室MSx2には、成膜室EVx2、EVx4で用いられるマスクMがストックされている。マスクMとしては、多数の開口が形成されたメタルマスクが好ましく利用される。
成膜室EVx1〜EVx4は、基板Sの表面に材料層を成膜するための室である。ここで、成膜室EVx1とEVx3は同じ機能をもつ室(同じ成膜処理を実施可能な室)であり、同様に成膜室EVx2とEVx4も同じ機能をもつ室である。この構成により、成膜室EVx1→EVx2という第1ルートでの成膜処理と、成膜室EVx3→EVx4という第2ルートでの成膜処理を並列に実施することができる。
連結室CNxは、ユニットCUxとユニットCUx+1とを接続し、ユニットCUxで成膜された基板Sを後段のユニットCUx+1に受け渡す機能を有している。本実施形態の連結室CNxは、上流側から順に、バッファ室BCx、旋回室TCx、及びパス室PSxから構成される。後述するように、このような連結室CNxの構成は、成膜装置の生産性を高めることや、ユーザビリティを高める観点で好ましい構成である。ただし、連結室CNxの構成はこれに限られず、バッファ室BCx又はパス室PSxのみで連結室CNxが構成されていてもよい。
バッファ室BCxは、ユニットCUx内の搬送ロボットRRxと、連結室CNx内の搬送ロボットRCxとの間で、基板Sの受け渡しを行うための室である。バッファ室BCxは、ユニットCUxと後段のユニットCUx+1の間に処理速度の差がある場合、又は、下流側のトラブルの影響で基板Sを通常どおり流すことができない場合などに、複数の基板Sを一時的に収容することで、基板Sの搬入速度や搬入タイミングを調整する機能をもつ。このような機能をもつバッファ室BCxを連結室CNx内に設けることで、高い生産性を実現するとともに、さまざまな層構成の積層成膜に対応可能な高い柔軟性を実現することができる。例えば、バッファ室BCx内には、複数枚の基板Sを基板Sの被処理面が重力方向下方を向く水平状態を保ったまま収納可能な多段構造の基板収納棚(カセットとも呼ばれる)と、基板Sを搬入又は搬出する段を搬送位置に合わせるために基板収納棚を昇降させる昇降機構とが設けられる。
旋回室TCxは、基板Sの向きを180度回転させるための室である。旋回室TCx内には、バッファ室BCxからパス室PSxへと基板Sを受け渡す搬送ロボットRCxが設けられている。基板Sの上流側の端部を「後端」、下流側の端部を「前端」と呼ぶ場合に、搬送ロボットRCxは、バッファ室BCxで受け取った基板Sを支持した状態で180度旋回しパス室PSxに引き渡すことで、バッファ室BCx内とパス室PSx内とで基板Sの前端と後端が入れ替わるようにする。これにより、成膜室に基板Sを搬入する際の向きが、上流側のユニットCUxと下流側のユニットCUx+1とで同じ向きになるため、基板Sに対する成膜のスキャン方向やマスクMの向きを各ユニットCUxにおいて一致させることができる。このような構成とすることで、各ユニットCUxにおいてマスク室MSx1〜MSx2にマスクMを設置する向きを揃えることができ、マスクMの管理が簡易化されユーザビリティを高めることができる。
パス室PSxは、連結室CNx内の搬送ロボットRCxと、下流側のユニットCUx+1内の搬送ロボットRRx+1との間で、基板Sの受け渡しを行うための室である。本実施形態では、パス室PSx内で、基板Sのアライメントと、基板Sに成膜された膜の膜厚の測定が行われる。このように、アライメント機構と膜厚測定部を同じチャンバに配置し、アライメントを実施した後に膜厚の測定を行うことで、基板内における膜厚測定箇所の位置精度を高めることが可能である。これにより、各基板において基板内における膜厚測定箇所を一定に保つことができるようになり、精度の高い膜厚評価が可能となる。
成膜室EVx1〜EVx4、マスク室MSx1〜MSx2、搬送室TRx、バッファ室BCx、旋回室TCx、パス室PSxの間には、開閉可能な扉(例えば、ドアバルブ又はゲートバルブ)が設けられていてもよいし、常に開放された構造であってもよい。
<真空蒸着装置>
図2は、成膜室EVx1〜EVx4に設けられる真空蒸着装置200の構成を模式的に示している。
真空蒸着装置200は、マスクMを保持するマスクホルダ201、基板Sを保持する基板ホルダ202、蒸発源ユニット203、移動機構204、成膜レートモニタ205、成膜制御部206を有する。マスクホルダ201、基板ホルダ202、蒸発源ユニット203、移動機構204、及び成膜レートモニタ205は、真空チャンバ207内に設けられる。真空蒸着装置200は、マスクホルダ201および基板ホルダ202の少なくとも一方を移動させ、マスクホルダ201に保持されたマスクMと基板ホルダ202に保持された基板Sの位置合わせ(アライメント)を行う不図示の位置調整機構(アライメント機構)をさらに有する。
基板Sは、水平状態に保持されているマスクMの上面に、被処理面を下にして載置される。マスクMの下方には、蒸発源ユニット203が設けられている。蒸発源ユニット203は、概略、成膜材料を収容する容器(坩堝)、容器内の成膜材料を加熱するヒータなどを備える。また、必要に応じて、蒸発源ユニット203に、加熱効率を高めるためのリフレクタや伝熱部材、シャッタなどを設けてもよい。移動機構204は、蒸発源ユニット203を基板Sの被処理面と平行に移動(スキャン)させる手段である。本実施形態では1軸の移動機構204を用いるが、2軸以上の移動機構を用いてもよい。なお、本実施形態では基板SをマスクMの上面に載置するものとしたが、基板SとマスクMとが十分に密着する構成であれば、基板SをマスクMの上面に載置しなくてもよい。また、本実施形態においては不図示の磁石を基板Sの被処理面とは反対側の面に接近させて、マスクMのマスク箔を磁力によって吸引し、基板SへのマスクMの密着性を高めている。また、図2において、蒸発源ユニット203は1つとして示されているが、複数の蒸発源ユニット又は容器を並べて配置し、それらを一体として移動する構成とすることもできる。このような構成によれば、蒸発源ユニット又は容器ごとに異なる材料を収容して蒸発させるようにすることができ、混合膜や積層膜を形成することができる。
成膜レートモニタ205は基板Sに成膜される薄膜の成膜速度をモニタするためのセンサである。成膜レートモニタ205は、水晶発振式成膜レートモニタであり、蒸発源ユニット203と共に移動する水晶振動子を有しており、成膜材料が水晶振動子の表面に堆積すること(質量が付与されこと)による共振周波数(固有振動数)の変化量に基づいて、単位時間あたりの成膜材料の付着量である成膜レート(蒸着レート)[Å/s]を推定する。
成膜制御部206は、成膜レートモニタ205で得られた成膜レート[Å/s]や、後
述の第1の膜厚測定部で評価された膜厚値に応じて成膜時間[s]を調整することによって、基板Sに成膜される薄膜の膜厚が目標値になるよう制御する。成膜時間の調整は、移動機構204による蒸発源ユニット203のスキャン速度を変更することにより行われる。なお、本実施形態では、成膜時間の調整(スキャン速度の調整)により膜厚を制御したが、従来の真空蒸着装置で一般的に行われているように、蒸発源ユニット203のヒータ温度の調整や、蒸発源ユニット203のシャッタ開度などにより材料の蒸発量(噴出量)を制御してもよい。また、成膜制御部206は、成膜時間の調整と蒸発量の調整を組み合わせて行うようにしてもよい。すなわち、成膜制御部206は、蒸発源ユニット203のスキャン速度、ヒータ温度、および、シャッタ開度の少なくとも1つを調整するように制御してもよい。上述した成膜レートモニタ205を用いた成膜室内において基板に成膜された膜の膜厚を測定(取得)する構成が、本発明の第2の膜厚測定部に相当する。
<パス室のアライメント機構>
図3は、パス室PSxの構成を模式的に示す断面図である。図3は、図1のA−A断面に対応する。
パス室PSxには、基板Sのアライメントを行うアライメント機構が設けられている。搬送室TRxや旋回室TCxを経て搬送されてきた基板Sは、搬送に用いたロボットの位置精度などに起因した位置ばらつきを有している。本実施形態では、パス室PSxに設けられたアライメント機構により、この位置ずれを抑制することができる。アライメント機構は、概略、真空チャンバ300の内部に設置される基板トレー301と、基板トレー301をX軸方向、Y軸方向、及びθ方向に駆動するためのXYθ駆動装置302と、真空チャンバ300の底面に設けられた窓303を通して基板S(のアライメントマーク304)を撮影するカメラ305と、アライメント制御部306を有する。カメラ305及びアライメント制御部306は、真空チャンバ300の内部に配置された基板Sの真空チャンバ300に対する位置情報を取得する位置取得手段に相当する。取得された位置情報に基づいて、移動機構としてのXYθ駆動装置302は、基板Sを真空チャンバ300に対して相対的に移動させる。なお、本実施形態では、パス室PSxが基板を一枚のみ収容可能な構成となっているが、複数枚の基板を収容可能としてもよい。
旋回室TCx内の搬送ロボットRCxによって基板Sが基板トレー301上に載置されると、カメラ305によって基板Sのアライメントマーク304が撮影される。アライメント制御部306は、カメラ305から取り込まれた画像からアライメントマーク304の位置及び傾きを検知することで、基準位置に対する基板Sの位置ずれ量(ΔX、ΔY)及び回転ずれ量(Δθ)を計算する。そして、アライメント制御部306は、XYθ駆動装置302を制御し、基板Sの位置ずれ及び回転ずれを補正することで、基板Sのアライメントを行う。なお、パス室PSx内には基準位置を示す基準マークが設けられていてもよい。そして、カメラ305によって基板Sのアライメントマーク304を撮影する際に、基準マークも撮影することで、基準位置に対する基板Sの位置ずれ量および回転ずれ量を取得するようにしてもよい。
成膜室EVx1〜EVx4において基板Sに対して成膜を行う際には、基板SとマスクMを高精度に位置合わせする必要がある。したがって、成膜室EVx1〜EVx4では基板Sに対しファインアライメントと呼ばれる超高精度な位置決めを行う必要がある。本実施形態のように、パス室PSx内で基板Sのラフアライメントを事前に実施しておくことで、後段のユニットCUx+1の成膜室に基板Sを搬入したときの初期ずれ量を小さく抑えられるため、成膜室内で実施するファインアライメントに要する時間を短縮することができる。また、膜厚計測の前に(ラフ)アライメントを実施しておくことで、基板内における膜厚測定場所の位置精度を高めることが可能である。これにより、各基板において基板内における膜厚測定箇所を一定に保つことができるようになり、精度の高い膜厚評価が
可能となる。
図4は、基板S上のアライメントマーク304の例を示している。この例では基板Sの後端側の2つのコーナーにそれぞれアライメントマーク304が付されている。ただしアライメントマーク304の配置はこれに限られず、例えば、前端側のコーナーに配置してもよいし、対角の2コーナーあるいは4コーナー全てに配置してもよいし、コーナーでなくエッジに沿った位置に配置してもよい。またアライメントマーク304の数も任意である。あるいは、基板S上のアライメントマーク304の代わりに、基板Sのエッジや角を検知してもよい。
<膜厚測定部>
図3に示すように、パス室PSxには、基板Sに成膜された膜の膜厚を測定する第1の膜厚測定部としての膜厚測定部310が設けられている。なお、図3においては、膜厚測定部310は1つしか示されていないが、複数の膜厚測定部を配しても良い。複数の場所を一度に評価することで、基板面内における膜厚のばらつきの情報を得ることや、複数の成膜室で成膜された複数種の膜をまとめて評価することが可能となる。
膜厚測定部310は、膜厚を光学的に測定するセンサ(光学センサ)であり、本実施形態では反射分光式の膜厚計を用いる。膜厚測定部310は、概略、膜厚評価ユニット311、センサヘッド312、センサヘッド312と膜厚評価ユニット311を接続する光ファイバ313から構成される。センサヘッド312は、真空チャンバ300内の基板トレー301の下方に配置されており、真空チャンバ300の底面に取り付けられた真空フランジ314を介して光ファイバ313に接続されている。センサヘッド312は光ファイバ313を経由して導かれた光の照射エリアを所定のエリアに設定する機能を有しており、光ファイバおよびピンホールやレンズなどの光学部品を用いることができる。
図5は膜厚測定部310のブロック図である。膜厚評価ユニット311は、光源320、分光器321、測定制御部322を有する。光源320は測定光を出力するデバイスであり、例えば重水素ランプやキセノンランプやハロゲンランプ等が用いられる。光の波長としては、200nmから1μmの範囲を用いることができる。分光器321はセンサヘッド312から入力された反射光を分光しスペクトル(波長毎の強度)の測定を行うデバイスであり、例えば、分光素子(グレーティング、プリズムなど)と光電変換を行うディテクタなどで構成される。測定制御部322は光源320の制御及び反射スペクトルに基づく膜厚の演算などを行うデバイスである。
光源320から出力された測定光は、光ファイバ313を経由してセンサヘッド312に導かれ、センサヘッド312から基板Sに投射される。基板Sで反射した光はセンサヘッド312から光ファイバ313を経由して分光器321に入力される。このとき、基板S上の薄膜の表面で反射した光と、薄膜とその下地層との界面で反射した光とが互いに干渉する。このようにして薄膜による干渉や吸収の影響を受けることで、反射スペクトルは、光路長差、すなわち膜厚の影響を受ける。測定制御部322によって反射スペクトルを解析することによって、薄膜の膜厚を測定することができる。上記の反射分光式の膜厚評価は、数nmら数100nmの厚さの有機膜の評価に対しても、短時間で高精度での評価が可能であることから、有機EL素子の有機層の評価として好ましい手法である。ここで、有機層の材料としては、αNPD:α−ナフチルフェニルビフェニルジアミンなどの正孔輸送材料、Ir(ppy)3:イリジウム−フェニルピリミジン錯体などの発光材料、Alq3:トリス(8−キノリノラト)アルミニウムやLiq:8−ヒドロキシキノリノラト−リチウム)などの電子輸送材料などが挙げられる。さらには、上述の有機材料の混合膜にも適用できる。
図4は、基板S上に形成される膜厚測定用の薄膜の例を示している。基板Sには、表示パネル340が形成されるエリアとは重ならない位置(図示の例では、基板Sの前端部)に膜厚測定エリア330が設けられている。各成膜室における成膜処理時に、表示パネル340の部分への成膜と並行して、膜厚測定エリア330内の予め決められた位置への成膜も行うことで、膜厚測定エリア330内に膜厚測定用の薄膜(以後、測定用パッチ331と呼ぶ。測定用片あるいは評価用有機膜と呼ぶこともある)が形成される。これは、各成膜室で用いられるマスクMに、予め測定用パッチ331のための開孔を形成しておくことにより、容易に実現できる。
膜厚測定エリア330は、複数の測定用パッチ331を形成可能な面積に設定されており、膜厚の測定対象となる層単位で測定用パッチ331の形成位置を変えるとよい。すなわち、1つの成膜室で形成された膜(単一膜又は複数の膜が積層された積層膜)の膜厚を測定したい場合は、測定用パッチ331の部分にも1つの成膜室で形成される膜(単一膜又は積層膜)のみを成膜し、複数の成膜室を経て形成された積層膜の膜厚を測定したい場合は、測定用パッチ331の部分にも測定したい積層膜と同じ積層膜を成膜するとよい。このように測定対象となる層ごとに測定用パッチ331を異ならせることにより、膜厚の正確な測定が実現できる。前述したように、アライメント後に膜厚測定を行う構成においては、膜厚測定位置の精度が高いため、それぞれの測定用パッチ331を小さくすることが可能となり、高密度に配置することができるようになる。これにより、基板内における膜厚測定エリア330の面積を低減させることができ、基板に形成する表示パネル340をより多くすることができる。
<膜厚の高精度な制御>
各成膜室の真空蒸着装置200は、前述のように、成膜レートモニタ205を用いて成膜される膜の成膜レートが目標の成膜レートになるよう制御されている。しかしながら、成膜レートモニタ205は基板S上に形成される膜の厚さを直接測定するものではなく、基板Sとは別の位置に配置した水晶振動子によって成膜レートを間接的に測定するものにすぎない。そのため、水晶振動子への材料の堆積量や水晶振動子の温度などの様々な誤差要因により、成膜レートモニタ205の水晶振動子に堆積する膜の膜厚と基板Sに堆積する膜の膜厚が異なったり、成膜レートモニタ205の測定値自体に誤差が生じる場合がある。成膜レートモニタ205による基板Sに成膜される膜の膜厚の測定誤差は膜厚のばらつきを生み、パネル品質の低下や歩留まり低下につながるため、対策が必要である。
そこで本実施形態では、膜厚測定部310によって基板S上に成膜された薄膜の厚さを直接測定し、その測定結果に基づき各成膜室の成膜条件を制御することによって、高精度な膜厚制御を実現する。なお、成膜条件の制御を行う際には、成膜レートモニタ205の値と膜厚測定部310での測定結果の両方を用いてもよい。水晶振動子への堆積量を評価する成膜レートモニタ205と、基板S上の膜厚を光学的に評価する膜厚測定部310とは、測定原理が異なるため、外乱や環境や成膜状態の変動などに対しての振る舞いが異なる。そのため、これらの測定原理の異なる複数の評価手段を合わせて用いることで、より信頼性の高い膜厚制御が可能となる。
図6は、膜厚制御システムの構成を模式的に示すブロック図である。膜厚制御部350が、膜厚測定部310の測定結果に基づいて各成膜室の成膜制御部206に制御指令を送信する。成膜条件の制御の方法には、大きく分けて、フィードバック制御とフィードフォワード制御がある。フィードバック制御は、膜厚制御部350が膜厚測定部310よりも上流側の成膜室の成膜条件を制御することによって、後続の基板Ssの膜厚を調整する制御である。フィードフォワード制御は、膜厚制御部350が膜厚測定部310よりも下流側の成膜室の成膜条件を制御することによって、膜厚測定部310で測定した基板Sの膜厚を調整する制御である。膜厚制御部350はフィードバック制御又はフィードフォワー
ド制御のいずれか一方のみを実施してもよいし、両方の制御を実施してもよい。また、成膜室ごと又はユニットごとに、制御方法を異ならせてもよい。制御対象となる成膜条件は、例えば、成膜時間、蒸発源ユニット203のスキャン速度、蒸発源ユニット203のヒータ温度、蒸発源ユニット203のシャッタ開度などである。膜厚制御部350はこれらの成膜条件のうちのいずれかを制御してもよいし、複数の成膜条件を制御してもよい。本実施形態ではスキャン速度の制御を行う。
<電子デバイスの製造方法>
次に、電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機EL表示装置の構成及び製造方法を例示する。
まず、製造する有機EL表示装置について説明する。図7(a)は有機EL表示装置50の全体図、図7(b)は1画素の断面構造を示す図、図7(c)は赤色層の拡大図である。
図7(a)に示すように、有機EL表示装置50の表示領域51には、発光素子を複数備える画素52がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域51において所望の色の表示を可能とする最小単位を指している。カラー有機EL表示装置の場合、互いに異なる発光を示す第1発光素子52R、第2発光素子52G、第3発光素子52Bの複数の副画素の組み合わせにより画素52が構成されている。画素52は、赤色(R)発光素子と緑色(G)発光素子と青色(B)発光素子の3種類の副画素の組み合わせで構成されることが多いが、これに限定はされない。画素52は少なくとも1種類の副画素を含めばよく、2種類以上の副画素を含むことが好ましく、3種類以上の副画素を含むことがより好ましい。画素52を構成する副画素としては、例えば、赤色(R)発光素子と緑色(G)発光素子と青色(B)発光素子と黄色(Y)発光素子の4種類の副画素の組み合わせでもよく、黄色(Y)発光素子とシアン(C)発光素子とマゼンタ(M)発光素子の組み合わせでもよい。
図7(b)は、図7(a)のA−B線における部分断面模式図である。画素52は、基板53上に、第1の電極(陽極)54と、正孔輸送層55と、赤色層56R・緑色層56G・青色層56Bのいずれかと、電子輸送層57と、第2の電極(陰極)58と、を備える有機EL素子で構成される複数の副画素を有している。これらのうち、正孔輸送層55、赤色層56R、緑色層56G、青色層56B、電子輸送層57が有機層に当たる。赤色層56R、緑色層56G、青色層56Bは、それぞれ赤色、緑色、青色を発する発光素子(有機EL素子と記述する場合もある)に対応するパターンに形成されている。また、第1の電極54は、発光素子ごとに分離して形成されている。正孔輸送層55と電子輸送層57と第2の電極58は、複数の発光素子52R、52G、52Bにわたって共通で形成されていてもよいし、発光素子ごとに形成されていてもよい。すなわち、図7(b)に示すように正孔輸送層55が複数の副画素領域にわたって共通の層として形成された上に赤色層56R、緑色層56G、青色層56Bが副画素領域ごとに分離して形成され、さらにその上に電子輸送層57と第2の電極58が複数の副画素領域にわたって共通の層として形成されていてもよい。なお、近接した第1の電極54の間でのショートを防ぐために、第1の電極54間に絶縁層59が設けられている。さらに、有機EL層は水分や酸素によって劣化するため、水分や酸素から有機EL素子を保護するための保護層60が設けられている。
図7(b)では正孔輸送層55や電子輸送層57が一つの層で示されているが、有機EL表示素子の構造によって、正孔ブロック層や電子ブロック層を有する複数の層で形成されてもよい。また、第1の電極54と正孔輸送層55との間には第1の電極54から正孔
輸送層55への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成してもよい。同様に、第2の電極58と電子輸送層57の間にも電子注入層を形成してもよい。
赤色層56R、緑色層56G、青色層56Bのそれぞれは、単一の発光層で形成されていてもよいし、複数の層を積層することで形成されていてもよい。図7(c)に、赤色層56Rを2層で形成した例を示す。例えば、赤色の発光層を上側層56R2とし、正孔輸送層又は電子ブロック層を下側層56R1としてもよい。あるいは、赤色の発光層を下側層56R1とし、電子輸送層又は正孔ブロック層を上側層56R2としてもよい。このように発光層の下側又は上側に層を設けることで、発光層における発光位置を調整し、光路長を調整することによって、発光素子の色純度を向上させる効果がある。なお、図7(c)には赤色層56Rの例を示したが、緑色層56Gや青色層56Bでも同様の構造を採用してもよい。また、積層数は2層以上としてもよい。さらに、発光層と電子ブロック層のように異なる材料の層が積層されてもよいし、例えば発光層を2層以上積層するなど、同じ材料の層が積層されてもよい。
次に、有機EL表示装置の製造方法の例について具体的に説明する。ここでは、赤色層56Rが下側層56R1と上側層56R2の2層からなり、緑色層56Gと青色層56Bは単一の発光層からなる場合を想定する。
まず、有機EL表示装置を駆動するための回路(不図示)及び第1の電極54が形成された基板53を準備する。なお、基板53の材質は特に限定はされず、ガラス、プラスチック、金属などで構成することができる。本実施形態においては、基板53として、ガラス基板上にポリイミドのフィルムが積層された基板を用いる。
第1の電極54が形成された基板53の上にアクリル又はポリイミド等の樹脂層をバーコートやスピンコートでコートし、樹脂層をリソグラフィ法により、第1の電極54が形成された部分に開口が形成されるようにパターニングし絶縁層59を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層59がパターニングされた基板53を第1の成膜室に搬入し、正孔輸送層55を、表示領域の第1電極54の上に共通する層として成膜する。正孔輸送層55は、最終的に1つ1つの有機EL表示装置のパネル部分となる表示領域51ごとに開口が形成されたマスクを用いて成膜される。なお、第1の成膜室で用いられるマスクは、基板53の表示パネル340が形成されるエリアに対応する部分とは別の、膜厚測定エリア330に対応する部分にも開口が設けられている。この開口は、膜厚測定エリア330に対応する部分のうち、他の成膜室で用いるマスクとは異なる位置に形成されている。これにより、膜厚測定エリア330に、正孔輸送層55のみが成膜される測定用パッチ331を形成することができる。
次に、正孔輸送層55までが形成された基板53を第2の成膜室に搬入する。基板53とマスクとのアライメントを行い、基板をマスクの上に載置し、正孔輸送層55の上の、基板53の赤色を発する素子を配置する部分(赤色の副画素を形成する領域)に、下側層56R1(例えば、正孔輸送層又は電子ブロック層)を成膜する。その後、基板53を第3の成膜室に搬入し、下側層56R1の上に上側層56R2(例えば、赤色の発光層)を重ねて成膜する。ここで、第2の成膜室および第3の成膜室で用いるマスクは、いずれも、有機EL表示装置の副画素となる基板53上における複数の領域のうち、赤色の副画素となる複数の領域にのみ開口が形成された高精細マスクである。これにより、下側層56R1および上側層56R2は、基板53上の複数の副画素となる領域のうちの赤色の副画素となる領域のみに成膜される。換言すれば、下側層56R1および上側層56R2は、
基板53上の複数の副画素となる領域のうちの青色の副画素となる領域や緑色の副画素となる領域には成膜されずに、赤色の副画素となる領域に成膜される。なお、第2の成膜室で用いられるマスクと第3の成膜室で用いられるマスクは、基板53の表示パネル340が形成されるエリアに対応する部分は共通の開口パターンが形成されているが、膜厚測定エリア330に対応する部分については開口パターンが異なっている。すなわち、膜厚測定エリア330に対応する部分についてはそれぞれのマスクで異なる位置に開口が形成されており、これにより、下側層56R1のみが成膜される測定用パッチ331と、上側層56R2のみが成膜される測定用パッチ331とを形成することができる。
赤色層56Rの成膜と同様に、第4の成膜室において緑色層56Gを成膜し、さらに第5の成膜室において青色層56Bを成膜する。赤色層56R、緑色層56G、青色層56Bの成膜が完了した後、第6の成膜室において表示領域51の全体に電子輸送層57を成膜する。電子輸送層57は、3色の層56R、56G、56Bに共通の層として形成される。
電子輸送層57までが形成された基板を第7の成膜室に移動し、第2電極58を成膜する。本実施形態では、第1の成膜室〜第7の成膜室では真空蒸着によって各層の成膜を行う。しかし、本発明はこれに限定はされず、例えば第7の成膜室における第2電極58の成膜はスパッタによって成膜するようにしてもよい。その後、第2電極68までが形成された基板を封止装置に移動してプラズマCVDによって保護層60を成膜して(封止工程)、有機EL表示装置50が完成する。なお、ここでは保護層60をCVD法によって形成するものとしたが、これに限定はされず、ALD法やインクジェット法によって形成してもよい。
<膜厚制御の実施例>
膜厚制御システムによる膜厚制御の具体例を説明する。実施例1では、第1の成膜室で第1の層を成膜した後に、パス室において第1の膜厚測定部によって測定された第1の層の膜厚情報を、第1の成膜室の成膜条件にフィードバックする膜厚制御を行う。実施例2では、第1の層を成膜した後に、第1の層の上に重ねて第2の層を成膜する、という積層プロセスにおいて、パス室において第1の膜厚測定部によって測定された第1の層の膜厚情報を、第2の成膜室の成膜条件にフィードフォワードする膜厚制御を行う。すなわち、本実施形態の具体的な構成例は、膜厚測定工程において測定された膜厚に基づき、制御工程として、第1の成膜室の成膜条件(第1の成膜条件)と第2の成膜室の成膜条件(第2の成膜条件)の少なくとも一方を制御するものとなる。
(実施例1)
図1を参照して説明する。例えば、成膜室EV12において基板S上に第1の層が成膜された後、搬送ロボットRR1によって基板Sが成膜室EV12からバッファ室BC1へ搬送される。続いて、連結室CN1内の搬送ロボットRC1によって基板S1がバッファ室BC1からパス室PS1へと搬送され、パス室PS1において基板S1のアライメントが実施される。その後、パス室PS1において膜厚測定部310によって第1の層の膜厚が測定される。膜厚制御部350は、パス室PS1において取得された第1の層の膜厚情報をもとに、ユニットCU1内の成膜室EV12に対するフィードバック制御を行い、後続の基板を成膜室EV12で成膜する際の成膜条件を調整する。例えば、成膜室EV12における蒸発源のスキャン速度(搬送速度)を調整する。この場合、膜厚の測定値が目標膜厚よりも薄かった場合には、成膜室EV12における蒸発源のスキャン速度を遅くするように調整し、膜厚の測定値が目標膜厚よりも厚かった場合には、成膜室EV12における蒸発源のスキャン速度を速くするように調整する。このようなフィードバック制御を行うことで、基板Sよりも後に成膜処理が行われる後続の基板について良好な膜厚を得ることが可能となる。
本実施例では、成膜装置(電子デバイス製造装置)の有する複数のクラスタ型ユニット内に複数の基板を順に搬送しながら成膜を行う。例えば、成膜装置内における搬送経路において流れる基板の順序がn番目の基板(換言すると、パス室PS1をn番目に通過する基板)に着目すると、パス室PS1で取得される、成膜室EV12においてn番目の基板に成膜された第1の層の膜厚情報は、(n+1)番目以降の基板を成膜室EV12で成膜する際の成膜条件にフィードバックされる。
迅速にフィードバック制御を行って良好な膜厚の基板の数を増やす(不良となりうる基板の数を減らす)という観点からすると、n番目の基板に成膜された第1の層の膜厚情報は、後続する直後の基板である、(n+1)番目の基板を成膜室EV12で成膜する際の成膜条件にフィードバックされることが好ましい。これにより、例えばn番目の基板の第1の層の膜厚が目標値とずれていた場合に、n番目と同じように第1の層の膜厚が目標値からずれた基板の発生を可及的に抑制することができる。これは、パス室PS1におけるn番目の基板の第1の層の膜厚情報の取得の完了を待ってから(n+1)番目の基板に対する成膜室EV12での成膜を開始するようにすれば、容易に実現できる。しかし、パス室PS1におけるn番目の基板の第1の層の膜厚情報の取得の完了を待たずに、(n+1)番目の基板に対する成膜室EV12での成膜を開始してしまってもよい。この場合には、(n+1)番目の基板に対する成膜室EV12での成膜が完了する前までにパス室PS1におけるn番目の基板の第1の層の膜厚情報の取得を行い、(n+1)番目の基板に対する成膜室EV12での成膜の途中でフィードバック制御するようにすればよい。その際には、n番目の基板の第1の層の膜厚情報に基づいて、(n+1)番目の基板に対する成膜室EV12での成膜の途中のある時点までに成膜された膜の膜厚を推定し、目標膜厚までの差分を算出し、その差分の膜厚の膜を形成できるように、成膜室EV12における残りの成膜を制御すればよい。このように、n番目の基板の膜厚情報の取得の完了を待たずに(n+1)番目の基板の成膜を開始し、(n+1)番目の基板の成膜の途中でフィードバック制御するようにすることで、高い生産効率と高精度な膜厚制御を実現することができる。
また、本実施例の構成では、成膜室EV12と成膜室EV14は、搬入されてきた基板に対して同じ材料の層を形成する。さらに、成膜EV12と成膜室EV14は、それぞれの成膜室の中に2つのステージ(基板ホルダ)が配置されており、一方のステージで成膜処理を実施している間に他方のステージにマスク及び基板をセッティングする構成となっている。それぞれの成膜室の中にはステージに保持された基板に対して材料を放出する蒸発源ユニット(成膜源)が1つ設けられており、一方のステージでの成膜が完了すると、他方のステージの下へと蒸発源ユニットがシフト移動し、既にセッティングが完了している他方のステージの基板に対する成膜を開始する。このような構成を採用することにより、生産性の向上が図られている。このとき、成膜室EV12の有する2つのステージをステージST12A、ステージST12B、成膜室EV14の有する2つのステージをステージST14A、ステージST14Bとすると、ステージST12Aで成膜された基板の膜厚情報は、ステージST12AおよびステージST12Bでの成膜にフィードバックすることが好ましく、ステージST12Aでの成膜のみにフィードバックすることがより好ましい。ステージST12AとステージST12Bは同じ蒸発源ユニットによって成膜が行われるため、成膜される膜の膜厚が同じになりやすいため、これら2つのステージで共通にフィードバック制御を行うことで、効率的に高精度な膜厚制御を行うことができるようになる。また、同じ蒸発源ユニットを用いる場合であっても、蒸発源ユニットの位置によっては成膜される膜の膜厚が微妙に異なることもある。したがって、ある特定のステージで成膜された膜の膜厚情報はその特定のステージでの成膜のみにフィードバックするようにすることで、さらに高精度な膜厚制御を実現できる。なお、より迅速なフィードバック制御を行う場合には、成膜室EV12で成膜された膜の膜厚情報を成膜室EV14での
成膜にフィードバック制御を行ってもよい。このようなフィードバック制御の適用先は、ユーザの操作によって切り替え可能に構成されていてもよい。
以上のように、本実施例では1つの成膜室内に複数のステージが設けられる構成を採用しており、成膜室やステージごとにフィードバックの適用先を決定可能となっている。そのため、膜厚制御部350は、膜厚測定部310によって取得した膜厚情報を、その膜が成膜された成膜室の情報や、成膜室内のステージの情報と対応付けて記憶する記憶部(不図示)をさらに有していてもよい。
(比較例)
比較例として、膜厚測定部310をパス室PS1ではなく成膜室EV12に設けた構成を挙げる。比較例では、成膜室EV12において基板S上に第1の層が成膜された後、基板Sに成膜された第1の層の膜厚を、成膜室EV12において膜厚測定部310で測定する。膜厚制御部350は、成膜室EV12において取得された第1の層の膜厚情報をもとに、成膜室EV12に対するフィードバック制御を行い、後続の基板を成膜室EV12で成膜する際の成膜条件を調整する。
比較例では、成膜工程が終了した後に続けて成膜室EV12内で膜厚測定が行われることになるため、第1のユニットCU1内における基板Sの流れが成膜室EV12で一旦止まってしまうことになる。したがって、膜厚測定に要した時間が次のユニットへの基板搬送を遅らせることになり、これが律速となって装置全体のスループットを低下させてしまうことになる。これに対し、実施例1では、膜厚測定をパス室PS1で行う構成となるため、製造タクトへの影響を少なく、あるいは影響を与えずに、成膜条件のフィードバックを行うことができる。基板Sの搬送経路において、パス室PS1を含む連結室CN1は、下流の第2のユニットCU2における先行する基板の成膜フローの進度に応じて、基板Sを第2のユニットCU2に送り出すタイミングを調整するエリアとなる。すなわち、このタイミング調整の時間(期間)を利用して、膜厚測定を行うことができる。したがって、製造タクトに影響を与えることなく、成膜条件のフィードバックを行うことができる。
(実施例2)
また、実施例2では、まず、第1のユニットCU1内の第1の成膜室EV12において第1の層が成膜され、搬送ロボットRR1によって基板S1が成膜室EV12からバッファ室BC1へ搬送される。続いて、連結室CN1内の搬送ロボットRC1によって基板S1がバッファ室BC1からパス室PS1へと搬送され、パス室PS1において基板S1のアライメントが実施される。そして、パス室PS1において膜厚測定部310によって第1の層の膜厚が測定される。膜厚制御部350は、パス室PS1において取得された第1の層の膜厚情報をもとに、第2のユニットCU2内の第2の成膜室EV21に対するフィードフォワード制御を行う。
このような実施例2のフィードフォワード制御によれば、膜厚を測定した基板S1自体の膜厚を調整(補正)することができるため、不良基板の発生を可及的に抑えることができ、歩留まりを向上することができる。また、膜厚測定をパス室PS1で行う構成となるため、製造タクトへの影響を少なくすることができるのは、実施例1と同様である。
なお、ここで説明した実施例はあくまで一例である。例えば、実施例2のフィードフォワード制御は、第2のユニットCU2よりもさらに下流のユニットの成膜室に対して行ってもよい。また、複数のパス室それぞれにおいて取得された複数の膜厚情報をもとに、下流の1つの成膜室に対してフィードフォワード制御してもよい。
また、実施例1のフィードバック制御も、例えば、パス室PS1からのフィードバック
を、成膜室EV11と成膜室EV12のそれぞれに行うようにしてよい。すなわち、成膜室EV11と成膜室EV12でそれぞれ個別に測定用パッチを成膜し、それぞれの測定用パッチから得られる膜厚情報を、成膜室EV11と成膜室EV12にそれぞれフィードバックする構成である。このような場合には、パス室PS1にそれぞれの測定パッチに対応する位置に2つの膜厚測定部を設けておくことで、並行して同時に膜厚の評価を行うことができる。成膜室EV11と成膜室EV12で同じ材料の層を製膜する場合には、第1の層と第2の層を重ねたトータルの膜厚情報をフィードバックに利用してもよい。
さらに、複数のユニットに渡って複数の層を重ねて形成する場合においては、最表層の成膜後に得られるトータルの膜厚情報を、最上流のユニットの成膜室にフィードバックするのも有効な場合がある。
<利点>
本実施形態の成膜装置(電子デバイス製造装置)によれば、膜厚測定部310の測定結果に基づいて成膜条件を調整する手段を設けたので、水晶振動子による成膜レートモニタ205の誤差を補正し、高精度な膜厚制御を実現することができる。また、膜厚測定部310を、クラスタ型ユニット内ではなく、連結室内に配置したことにより、装置の大型化(設置面積の増大)を抑えることができる。また、ユニット間の基板の受け渡しのために基板が連結室内に一旦留まる時間を利用して、膜厚測定を行うことができるので、膜厚測定が装置全体の生産性(スループット)に与える影響を可及的に小さくすることができる。特に、クラスタ型ユニットに複数の成膜室が接続された成膜装置においても、高い生産性を維持することができる。
また、複数の層を積層する場合に、下側の第1の層の膜厚測定情報に基づいて上側の第2の層の成膜条件を調整することにより、2つの層の合計膜厚や膜厚比を高精度に制御することができる。これにより、生産性と歩留まりの向上を図ることができる。
<その他>
上記実施形態は本発明の具体例を示したものにすぎない。本発明は、上記実施形態の構成に限られず、様々な変形例を採り得るものである。例えば、電子デバイス製造装置に設けるクラスタ型ユニットの数は2つ以上であれば何個でもよい。また、各クラスタ型ユニットの構成も任意であり、成膜室の数やマスク室の数は用途に合わせて適宜設定すればよい。上記実施形態では、成膜室EVx1→EVx2と成膜室EVx3→EVx4の2ルートの成膜処理が可能な装置構成を示したが、1ルートの構成でもよいし、3ルート以上の構成でもよい。このように複数のルートを有した成膜装置において、膜厚測定部を連結室内に設ける方法を採用することで、それぞれのルート毎に膜厚測定部を設ける必要がないため、膜厚測定部の数が少なくて済み、コストや装置サイズを低減することができる。膜厚測定部は、電子デバイス製造装置の全ての連結室に対して設ける必要はなく、一部の連結室にのみ設ける構成でも構わない。すなわち、膜厚の高精度な制御が必要となる箇所にのみ膜厚測定部を設けてもよい。上記実施形態では反射分光式の膜厚計を用いたが、他の方式の膜厚計(例えば、分光エリプソメータ)を用いてもよい。
CU1,CU2,CU3:クラスタ型ユニット
EV11〜EV14,EV21〜EV24,EV31〜EV34:成膜室
RR1,RR2,RR3:搬送ロボット
CN1,CN2:連結室
PS1,PS2:パス室
S:基板
310:膜厚測定部
350:膜厚制御部
本開示は、
第1の搬送手段と、前記第1の搬送手段の周囲に配され、基板に対して第1の膜を形成する第1の成膜室を含む複数の成膜室と、を有するクラスタ型の第1のユニットと、
第2の搬送手段と、前記第2の搬送手段の周囲に配され、前記基板に対して前記第1の膜と重なる第2の膜を形成する第2の成膜室を含む複数の成膜室と、を有するクラスタ型の第2のユニットと、
前記第1のユニットから前記第2のユニットまでの前記基板の搬送経路に配され、2つのクラスタ型のユニットを連結する連結室と、
少なくとも一部が前記連結室に設けられ、前記基板に成膜された膜の厚さを測定する第1の測定部と、を備える
ことを特徴とする成膜装置を含む。

Claims (20)

  1. 第1の搬送ロボットと、前記第1の搬送ロボットの周囲に配され基板に対して第1の層を成膜する第1の成膜室を含む複数の成膜室と、を有するクラスタ型の第1のユニットと、
    第2の搬送ロボットと、前記第2の搬送ロボットの周囲に配され前記第1の層が成膜された基板に前記第1の層に重ねて第2の層を成膜する第2の成膜室を含む複数の成膜室と、を有するクラスタ型の第2のユニットと、
    前記第1のユニットと前記第2のユニットとの間に配され、隣接するクラスタ型のユニットを連結する連結室であって、複数の基板を収容可能なバッファ室と、基板の向きを変えるための旋回室と、基板を受け渡すためのパス室と、を含む連結室と、
    を備える成膜装置において、
    少なくとも一部が前記パス室内に設けられ、前記パス室に収容されている基板に成膜された膜の膜厚を測定する第1の膜厚測定部と、
    前記第1の膜厚測定部によって測定された膜厚に基づいて、前記第1の成膜室の成膜条件および前記第2の成膜室の成膜条件の少なくとも一方を制御する制御部と、
    を備えることを特徴とする成膜装置。
  2. 前記パス室は、前記連結室が連結する2つのクラスタ型ユニットのうちの下流側のクラスタ型ユニットに前記基板を受け渡すための室である
    ことを特徴とする請求項1に記載の成膜装置。
  3. 前記パス室は、前記パス室の内部に配置された基板の前記パス室における位置の情報を取得する位置取得手段と、前記位置取得手段によって取得された前記基板の前記パス室における位置の情報に基づいて前記基板を前記パス室の内部において移動させる移動機構と、を有する
    ことを特徴とする請求項1又は2に記載の成膜装置。
  4. 前記基板の搬送を制御する搬送制御部をさらに有し、
    前記搬送制御部は、前記パス室内に収容されていた先行する基板が前記パス室から搬出されてから、前記パス室に後続する基板が搬入されるように、前記基板の搬送を制御することを特徴とする請求項1〜3のいずれか1項に記載の成膜装置。
  5. 前記パス室は、前記基板を一枚のみ収容可能である
    ことを特徴とする請求項1〜4のいずれか1項に記載の成膜装置。
  6. 前記第1の膜厚測定部は、前記基板に成膜された膜の膜厚を光学的に測定する
    ことを特徴とする請求項1〜5のいずれか1項に記載の成膜装置。
  7. 前記第1のユニットと、前記第2のユニットと、各前記クラスタ型のユニットと、連結室と、は内部が真空に維持される
    ことを特徴とする請求項1〜6のいずれか1項に記載の成膜装置。
  8. 少なくとも一部が前記第1の成膜室内に設けられ、前記第1の成膜室内に収容されている基板に成膜された膜の膜厚を測定する第2の膜厚測定部をさらに備え、
    前記制御部は、前記第1の膜厚測定部によって測定された膜厚と、前記第2の膜厚測定部によって測定された膜厚と、に基づいて、前記第1の成膜室の成膜条件および前記第2の成膜室の成膜条件の少なくとも一方を制御する
    ことを特徴とする請求項1〜7のいずれか1項に記載の成膜装置。
  9. 前記第2の膜厚測定部は、前記第1の成膜室内に配置される水晶振動子を有する水晶発振式成膜レートモニタである
    ことを特徴とする請求項8に記載の成膜装置。
  10. 基板の搬送経路において、前記旋回室は、前記バッファ室の下流にあり、前記パス室は、前記旋回室の下流にあることを特徴とする請求項1〜9のいずれか1項に記載の成膜装置。
  11. 複数の前記クラスタ型のユニットは搬送ロボットをそれぞれ有し、
    前記バッファ室には、前記連結室が連結する2つのクラスタ型ユニットのうちの上流側のクラスタ型のユニットの有する搬送ロボットによって基板が搬入され、
    前記旋回室の有する搬送ロボットは前記バッファ室から基板を搬出し、該基板の向きを変えて前記パス室に前記基板を搬入し、
    前記パス室に配置された基板は、前記連結室が連結する2つのクラスタ型ユニットのうちの下流側のクラスタ型のユニットの有する搬送ロボットによって搬出される
    ことを特徴とする請求項10に記載の成膜装置。
  12. 前記第1の成膜室における成膜処理時に、前記基板上の所定の位置に測定用片を成膜し、
    前記第1の膜厚測定部は、前記測定用片を用いて前記第1の層の膜厚を測定する
    ことを特徴とする請求項1〜11のいずれか1項に記載の成膜装置。
  13. 前記パス室は、前記パス室の内部に配置された基板の前記パス室における位置の情報を取得する位置取得手段と、前記位置取得手段によって取得された前記基板の前記パス室における位置の情報に基づいて前記基板を前記パス室
    の内部において移動させる移動機構と、を有し、
    前記第1の膜厚測定部は、前記移動機構による前記パス室の内部における前記基板のアライメントが行われた後に、前記基板に成膜されている膜の膜厚の測定を行う
    ことを特徴とする請求項1〜12のいずれか1項に記載の成膜装置。
  14. 第1の搬送ロボットの周囲に複数の成膜室が配されたクラスタ型の第1のユニットにおける第1の成膜室において、基板に対して第1の層を成膜する第1の工程と、
    隣接するクラスタ型のユニットを連結する連結室を経由して、第2の搬送ロボットの周囲に複数の成膜室が配されたクラスタ型の第2のユニットにおける第2の成膜室に前記第1の層が成膜された基板を搬送する第2の工程と、
    前記第2の成膜室において、前記第1の層が成膜された基板に前記第1の層に重ねて第2の層を成膜する第3の工程と、
    を含む成膜方法であって、
    前記第2の工程の途中に、前記連結室に含まれるパス室において、基板に成膜されている膜の膜厚を測定する膜厚測定工程を有し、
    前記膜厚測定工程において測定された膜厚に基づいて、前記第1の成膜室の成膜条件である第1の成膜条件および前記第2の成膜室の成膜条件である第2の成膜条件の少なくとも一方を制御する制御工程と、
    を含むことを特徴とする成膜方法。
  15. 前記連結室は、複数の基板を収容可能なバッファ室と、基板の向きを変えるための旋回室と、前記旋回室で向きが変えられた基板を下流側のクラスタ型ユニットに受け渡すためのパス室と、を含み、
    前記第2の工程は、前記第1の工程において前記第1の層が成膜された基板を前記バッファ室と、前記旋回室と、前記パス室と、を経由して前記第2のユニットの前記第2の成
    膜室へと搬送する工程である
    ことを特徴とする請求項14に記載の成膜方法。
  16. 前記第2の工程は、前記第1の工程において前記第1の層が成膜された基板を前記バッファ室と、前記旋回室と、前記パス室と、をこの順に経由して前記第2のユニットの前記第2の成膜室へと搬送する工程である
    ことを特徴とする請求項15に記載の成膜方法。
  17. 前記制御工程は、前記膜厚測定工程において膜厚を測定した基板に対して前記第3の工程において前記第2の層を成膜する際に、前記第2の成膜条件を制御する
    ことを特徴とする請求項14〜16のいずれか1項に記載の成膜方法。
  18. 前記制御工程は、前記膜厚測定工程において膜厚を測定した基板の後続の基板に対して前記第1の工程において前記第1の層を成膜する際に、前記第1の成膜条件を制御する
    ことを特徴とする請求項14〜17のいずれか1項に記載の成膜方法。
  19. 前記膜厚測定工程は、前記パス室において基板をアライメントする工程の後に行われることを特徴とする請求項14〜18のいずれか1項に記載の成膜方法。
  20. 請求項1〜13のいずれか1項に記載の成膜装置によって前記基板に複数の膜を成膜することによって電子デバイスを製造する、電子デバイスの製造方法。
JP2020064077A 2020-03-31 2020-03-31 成膜装置及び電子デバイスの製造方法 Active JP7150776B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020064077A JP7150776B2 (ja) 2020-03-31 2020-03-31 成膜装置及び電子デバイスの製造方法
KR1020210036491A KR102527120B1 (ko) 2020-03-31 2021-03-22 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법
CN202410309424.XA CN118215375A (zh) 2020-03-31 2021-03-31 成膜装置及电子器件的制造方法
CN202110347231.XA CN113471393B (zh) 2020-03-31 2021-03-31 成膜装置、成膜方法及电子器件的制造方法
KR1020230053380A KR102617764B1 (ko) 2020-03-31 2023-04-24 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020064077A JP7150776B2 (ja) 2020-03-31 2020-03-31 成膜装置及び電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2021161490A true JP2021161490A (ja) 2021-10-11
JP7150776B2 JP7150776B2 (ja) 2022-10-11

Family

ID=78002929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020064077A Active JP7150776B2 (ja) 2020-03-31 2020-03-31 成膜装置及び電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP7150776B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116180038A (zh) * 2021-11-26 2023-05-30 佳能特机株式会社 成膜装置、膜厚测量方法以及电子器件的制造方法
CN116180037A (zh) * 2021-11-26 2023-05-30 佳能特机株式会社 成膜装置、膜厚测量方法以及电子器件的制造方法
WO2024024266A1 (ja) * 2022-07-25 2024-02-01 キヤノントッキ株式会社 膜厚測定装置、成膜装置、膜厚測定方法及び電子デバイスの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111449A (ja) * 1994-08-19 1996-04-30 Tokyo Electron Ltd 処理装置
US20050208698A1 (en) * 2004-03-18 2005-09-22 Eastman Kodak Company Monitoring the deposition properties of an oled
JP2014070240A (ja) * 2012-09-28 2014-04-21 Hitachi High-Technologies Corp 蒸着装置、および、蒸着制御方法
WO2015119101A1 (ja) * 2014-02-04 2015-08-13 株式会社アルバック 薄膜製造装置、マスクセット、薄膜製造方法
JP2019192898A (ja) * 2018-04-26 2019-10-31 キヤノントッキ株式会社 基板搬送システム、電子デバイスの製造装置及び電子デバイスの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111449A (ja) * 1994-08-19 1996-04-30 Tokyo Electron Ltd 処理装置
US20050208698A1 (en) * 2004-03-18 2005-09-22 Eastman Kodak Company Monitoring the deposition properties of an oled
JP2014070240A (ja) * 2012-09-28 2014-04-21 Hitachi High-Technologies Corp 蒸着装置、および、蒸着制御方法
WO2015119101A1 (ja) * 2014-02-04 2015-08-13 株式会社アルバック 薄膜製造装置、マスクセット、薄膜製造方法
JP2019192898A (ja) * 2018-04-26 2019-10-31 キヤノントッキ株式会社 基板搬送システム、電子デバイスの製造装置及び電子デバイスの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116180038A (zh) * 2021-11-26 2023-05-30 佳能特机株式会社 成膜装置、膜厚测量方法以及电子器件的制造方法
CN116180037A (zh) * 2021-11-26 2023-05-30 佳能特机株式会社 成膜装置、膜厚测量方法以及电子器件的制造方法
JP7535030B2 (ja) 2021-11-26 2024-08-15 キヤノントッキ株式会社 成膜装置、膜厚測定方法及び電子デバイスの製造方法
JP7535990B2 (ja) 2021-11-26 2024-08-19 キヤノントッキ株式会社 成膜装置、膜厚測定方法及び電子デバイスの製造方法
WO2024024266A1 (ja) * 2022-07-25 2024-02-01 キヤノントッキ株式会社 膜厚測定装置、成膜装置、膜厚測定方法及び電子デバイスの製造方法

Also Published As

Publication number Publication date
JP7150776B2 (ja) 2022-10-11

Similar Documents

Publication Publication Date Title
JP7150776B2 (ja) 成膜装置及び電子デバイスの製造方法
JP5502092B2 (ja) 蒸着方法および蒸着装置
JP7017619B2 (ja) 成膜装置、電子デバイスの製造装置、成膜方法、及び電子デバイスの製造方法
KR102617764B1 (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법
KR102527121B1 (ko) 성막 장치, 유기 디바이스의 제조 장치, 및 유기 디바이스의 제조 방법
CN115011929B (zh) 成膜装置、成膜装置的控制方法以及电子器件的制造方法
KR102505828B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램 및 기억 매체
CN113463058B (zh) 电子器件的制造方法、测定方法以及成膜装置
JP7291098B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7431088B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7329005B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
WO2024029221A1 (ja) アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
KR102659924B1 (ko) 막두께 측정 장치, 성막 장치, 막두께 측정 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
JP2021028419A (ja) マスクアライメント方法、成膜方法、マスクアライメント装置、及び成膜装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220928

R150 Certificate of patent or registration of utility model

Ref document number: 7150776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150