JP2021160170A - Printing device - Google Patents

Printing device Download PDF

Info

Publication number
JP2021160170A
JP2021160170A JP2020063047A JP2020063047A JP2021160170A JP 2021160170 A JP2021160170 A JP 2021160170A JP 2020063047 A JP2020063047 A JP 2020063047A JP 2020063047 A JP2020063047 A JP 2020063047A JP 2021160170 A JP2021160170 A JP 2021160170A
Authority
JP
Japan
Prior art keywords
power supply
voltage
supply circuit
nozzles
supply circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020063047A
Other languages
Japanese (ja)
Other versions
JP7484339B2 (en
Inventor
郁佳 八太
Ayaka Hatta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2020063047A priority Critical patent/JP7484339B2/en
Publication of JP2021160170A publication Critical patent/JP2021160170A/en
Application granted granted Critical
Publication of JP7484339B2 publication Critical patent/JP7484339B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ink Jet (AREA)

Abstract

To provide a printing device that can appropriately adjust driving voltages in accordance with degrees of voltage drop, so as to prevent density unevenness from occurring in a printed image.SOLUTION: A printing device 1 comprises: a plurality of power-supply circuits 21-25 having different driving voltages preset therein, a head 11 having a plurality of nozzles 11a, and a controller 51 that adjusts the driving voltages of the plurality of power supply circuits 21-25. Any of the plurality of power-supply circuits 21-25 is associated with each of the plurality of nozzles 11a. For each of the plurality of power-supply circuits 21-25, the controller 51 boosts adjustment voltages for adjusting the driving voltages of the power-supply circuits more as the number of discharge nozzles, nozzles that are associated with the power-supply circuits and should eject liquid increases.SELECTED DRAWING: Figure 7

Description

本発明は、ノズルからインク等の液体を吐出して、紙等の記録媒体に印刷する印刷装置に関する。 The present invention relates to a printing apparatus that ejects a liquid such as ink from a nozzle and prints it on a recording medium such as paper.

複数のノズルとそれぞれ連通する複数の流路と、複数の流路に対応して設けられ、複数の流路内の液体に吐出エネルギーを付与する複数の駆動素子と、複数の駆動素子に駆動電圧を印加するための複数の電源回路とを備える印刷装置が知られている。複数の電源回路は駆動電圧がそれぞれ異なっている。この印刷装置では、複数のノズルが、各ノズルの吐出特性等に基づいて、複数のグループに予め分割されており、各グループに対して最適な電源回路が割り当てられる(特許文献1参照)。 A plurality of flow paths communicating with a plurality of nozzles, a plurality of drive elements provided corresponding to the plurality of flow paths to apply discharge energy to the liquid in the plurality of flow paths, and a drive voltage for the plurality of drive elements. A printing device including a plurality of power supply circuits for applying a voltage is known. The drive voltages of the plurality of power supply circuits are different from each other. In this printing apparatus, a plurality of nozzles are divided into a plurality of groups in advance based on the ejection characteristics of each nozzle, and an optimum power supply circuit is assigned to each group (see Patent Document 1).

特開2017−177572号公報Japanese Unexamined Patent Publication No. 2017-177572

しかしながら、上記印刷装置の各電源回路では、割り当てられたノズルグループに含まれる複数のノズルのうち液体を吐出すべきノズルの数が多い場合、液体を吐出すべきノズルの数が少ない場合と比べて負荷変動が大きくなるため、駆動電圧よりも低い電圧が出力される。このため、各ノズルから吐出される液体の吐出量が、本来吐出されるべき吐出量よりも少なくなり、印刷された画像に濃度ムラが発生しやすいという問題があった。 However, in each power supply circuit of the printing apparatus, when the number of nozzles to discharge the liquid is large among the plurality of nozzles included in the assigned nozzle group, the number of nozzles to discharge the liquid is small as compared with the case where the number of nozzles to discharge the liquid is small. Since the load fluctuation becomes large, a voltage lower than the drive voltage is output. For this reason, there is a problem that the discharge amount of the liquid discharged from each nozzle is smaller than the discharge amount that should be originally discharged, and density unevenness is likely to occur in the printed image.

本発明は、電圧降下の大きさに応じて駆動電圧を適切に調整することができ、印刷された画像に濃度ムラが発生しにくい印刷装置を提供することを目的とする。 An object of the present invention is to provide a printing apparatus capable of appropriately adjusting a drive voltage according to the magnitude of a voltage drop and less likely to cause density unevenness in a printed image.

本発明の態様に従えば、異なる駆動電圧が予め設定されている複数の電源回路と、複数のノズルを有するヘッドであって、前記複数のノズルの各々には前記複数の電源回路の何れかが対応付けられているヘッドと、前記複数の電源回路の前記駆動電圧を調整するコントローラとを備え、前記コントローラは、前記複数の電源回路の各々について、当該電源回路に対応付けられ且つ液体を吐出すべきノズルである吐出ノズルの数が多くなるほど、当該電源回路の前記駆動電圧を調整するための調整電圧を大きくする印刷装置が提供される。 According to the aspect of the present invention, there is a plurality of power supply circuits in which different drive voltages are preset and a head having a plurality of nozzles, and each of the plurality of nozzles has one of the plurality of power supply circuits. A head associated with the head and a controller for adjusting the drive voltage of the plurality of power supply circuits are provided, and the controller is associated with the power supply circuit and discharges liquid for each of the plurality of power supply circuits. As the number of discharge nozzles, which are power nozzles, increases, a printing device that increases the adjustment voltage for adjusting the drive voltage of the power supply circuit is provided.

本発明の態様によれば、コントローラは、複数の電源回路の各々について、吐出ノズルの数が多くなるほど、当該電源回路の調整電圧を大きくする。このため、電圧降下の大きさに応じて各電源回路の駆動電圧を適切に調整することができ、印刷された画像に濃度ムラが生じるのを抑制することができる。 According to the aspect of the present invention, for each of the plurality of power supply circuits, the controller increases the adjustment voltage of the power supply circuit as the number of discharge nozzles increases. Therefore, the drive voltage of each power supply circuit can be appropriately adjusted according to the magnitude of the voltage drop, and it is possible to suppress the occurrence of density unevenness in the printed image.

本実施形態の印刷装置の要部構成の一例を示す平面図である。It is a top view which shows an example of the main part structure of the printing apparatus of this embodiment. 本実施形態のヘッドの一例を示す底面図である。It is a bottom view which shows an example of the head of this embodiment. 本実施形態のヘッドが備える第2基板と、第2基板と接続されたフレキシブル回路基板との構成の一例を示すブロック図である。It is a block diagram which shows an example of the structure of the 2nd board provided in the head of this embodiment, and the flexible circuit board connected to the 2nd board. ドライバICが備える回路構成の一例を示す図である。It is a figure which shows an example of the circuit structure which a driver IC has. 本実施形態のヘッドが備える波形生成回路の構成の一例を示す回路図である。It is a circuit diagram which shows an example of the structure of the waveform generation circuit provided in the head of this embodiment. 本実施形態の印刷の流れの概要を示す図である。It is a figure which shows the outline of the printing flow of this embodiment. ある吐出タイミングにおける、各電源回路の調整電圧の一例を示す表である。It is a table which shows an example of the adjustment voltage of each power supply circuit at a certain discharge timing. 変形例1における図7相当の表である。It is a table corresponding to FIG. 7 in the modification 1. 変形例2における図7相当の表である。It is a table corresponding to FIG. 7 in the modification 2. 変形例3における図7相当の表であり、(a)は2つの連続する吐出タイミングのうち前の吐出タイミングを示し、(b)は2つの連続する吐出タイミングのうち後の吐出タイミングを示す。In the table corresponding to FIG. 7 in the modified example 3, (a) shows the earlier discharge timing of the two consecutive discharge timings, and (b) shows the later discharge timing of the two consecutive discharge timings. 変形例4の印刷装置において印刷処理よりも前に駆動電圧を調整する場合の、調整電圧の一例を示す表である。It is a table which shows an example of the adjustment voltage at the time of adjusting the drive voltage before the printing process in the printing apparatus of modification 4.

以下、本発明の実施形態に係る印刷装置について、図1〜7を参照しつつ説明する。 Hereinafter, the printing apparatus according to the embodiment of the present invention will be described with reference to FIGS. 1 to 7.

図1において、シートPの搬送方向上流側を印刷装置1の前方、搬送方向下流側を印刷装置1の後方と定義する。また、シートPが搬送される面(図1の紙面と平行な面)と平行で、且つ、前記搬送方向と直交する方向をシート幅方向と定義する。尚、図の左側が印刷装置1の左方、図の右側が印刷装置1の右方である。さらに、シートPの搬送面と直交する方向(図1の紙面に直交する方向)を、印刷装置1の上下方向と定義する。図1において、紙面表側が上方、紙面裏側が下方である。以下では、前後左右上下を適宜使用して説明する。 In FIG. 1, the upstream side in the transport direction of the sheet P is defined as the front side of the printing device 1, and the downstream side in the transport direction is defined as the rear side of the printing device 1. Further, a direction parallel to the surface to which the sheet P is conveyed (a surface parallel to the paper surface of FIG. 1) and orthogonal to the conveying direction is defined as a sheet width direction. The left side of the figure is the left side of the printing device 1, and the right side of the figure is the right side of the printing device 1. Further, the direction orthogonal to the transport surface of the sheet P (the direction orthogonal to the paper surface of FIG. 1) is defined as the vertical direction of the printing apparatus 1. In FIG. 1, the front side of the paper surface is the upper side, and the back side of the paper surface is the lower side. In the following, the front, back, left, right, top and bottom will be described as appropriate.

図1に示すように、印刷装置1は、筐体2と、プラテン3と、4個のラインヘッド4と、2個の搬送ローラ5A、5Bと、制御装置7とを備える。 As shown in FIG. 1, the printing apparatus 1 includes a housing 2, a platen 3, four line heads 4, two transport rollers 5A and 5B, and a control device 7.

プラテン3は筐体2内に平置きされている。プラテン3の上面には、シートPが載置される。4個のラインヘッド4は、プラテン3の上方に前後方向に並設されている。2個の搬送ローラ5A、5Bは、プラテン3に対して前側と後側にそれぞれ配置されている。2個の搬送ローラ5A、5Bは、図示しないモータによってそれぞれ駆動され、プラテン3上のシートPを後方へ搬送する。なお、本実施形態では、4個のラインヘッド4を備える構成であるが、ラインヘッド4の数は4個に限定されない。 The platen 3 is placed flat in the housing 2. A sheet P is placed on the upper surface of the platen 3. The four line heads 4 are arranged side by side in the front-rear direction above the platen 3. The two transfer rollers 5A and 5B are arranged on the front side and the rear side of the platen 3, respectively. The two transfer rollers 5A and 5B are each driven by a motor (not shown) to transfer the seat P on the platen 3 to the rear. In the present embodiment, the configuration includes four line heads 4, but the number of line heads 4 is not limited to four.

図3に示すように、制御装置7は第1基板71を備える。第1基板71は、FPGA(Field Programmable Gate Array)711の他に、不図示のROM(Read Only Memory)、不図示のRAM(Random Access Memory)、EEPROM(Electrically Erasable Programmable Read-Only Memory)712などを備える。制御装置7は、パーソナルコンピュータ等の外部装置9と相互に通信が可能である。制御装置7は、外部装置9又は印刷装置1が具備する操作部(不図示)からの指示により、当該ROMに格納されたプログラムに従って各ラインヘッド4及び搬送ローラ5A、5Bの動作を制御する。なお、FPGA711に代えてCPU(Central Processing Unit )又はMPU(Microprocessor Unit )を使用してもよい。 As shown in FIG. 3, the control device 7 includes a first substrate 71. In addition to the FPGA (Field Programmable Gate Array) 711, the first substrate 71 includes a ROM (Read Only Memory) (not shown), a RAM (Random Access Memory) (not shown), an EEPROM (Electrically Erasable Programmable Read-Only Memory) 712, and the like. To be equipped. The control device 7 can communicate with an external device 9 such as a personal computer. The control device 7 controls the operations of the line heads 4 and the transfer rollers 5A and 5B according to a program stored in the ROM according to an instruction from an operation unit (not shown) included in the external device 9 or the printing device 1. A CPU (Central Processing Unit) or an MPU (Microprocessor Unit) may be used instead of the FPGA 711.

例えば制御装置7は、搬送ローラ5A、5Bを駆動するモータを制御して、搬送ローラ5A、5BにシートPを搬送方向に搬送させる。また、制御装置7は、各ラインヘッド4を制御してシートPに向けてインクを吐出させる。これにより、シートPに画像が印刷される。なお、シートPは、搬送方向の上流端を含む供給ロールと、搬送方向の下流端を含む回収ロールとからなるロール状のシートであってもよい。この場合、供給ロールは搬送方向上流側の搬送ローラ5Aに取り付けられてもよく、回収ロールは搬送方向下流側の搬送ローラ5Bに取り付けられてもよい。あるいは、シートPは、搬送方向の上流端を含む供給ロールのみを含むロール状のシートであってもよい。この場合、供給ロールは搬送方向上流側の搬送ローラ5Aに取り付けられてもよい。 For example, the control device 7 controls the motors that drive the transfer rollers 5A and 5B, and causes the transfer rollers 5A and 5B to transfer the sheet P in the transfer direction. Further, the control device 7 controls each line head 4 to eject ink toward the sheet P. As a result, the image is printed on the sheet P. The sheet P may be a roll-shaped sheet including a supply roll including the upstream end in the transport direction and a recovery roll including the downstream end in the transport direction. In this case, the supply roll may be attached to the transfer roller 5A on the upstream side in the transfer direction, and the recovery roll may be attached to the transfer roller 5B on the downstream side in the transfer direction. Alternatively, the sheet P may be a roll-shaped sheet containing only the supply roll including the upstream end in the transport direction. In this case, the supply roll may be attached to the transport roller 5A on the upstream side in the transport direction.

筐体2には、4個のラインヘッド4に対応して、4個のヘッド保持部8が取り付けられている。4個のヘッド保持部8は、プラテン3の上方で、且つ、搬送ローラ5A、5Bの間の位置において、前後に並設されている。各ヘッド保持部8によって、1個のラインヘッド4が保持される。 Four head holding portions 8 are attached to the housing 2 corresponding to the four line heads 4. The four head holding portions 8 are arranged side by side in front of and behind the platen 3 and at positions between the transport rollers 5A and 5B. One line head 4 is held by each head holding portion 8.

4個のラインヘッド4は、それぞれ、シアン(C)、マゼンタ(M)、イエロー(Y)、ブラック(K)の4色のインクを吐出する。各ラインヘッド4には、図示しないインクタンクから、対応する1色のインクが供給される。 The four line heads 4 eject four colors of ink, cyan (C), magenta (M), yellow (Y), and black (K), respectively. A corresponding one-color ink is supplied to each line head 4 from an ink tank (not shown).

図2に示すように、本実施形態の各ラインヘッド4は、9個のヘッド11を備える。9個のヘッド11は、シート幅方向に沿って千鳥状に2列に配置されている。1つのラインヘッド4には1色のインクが供給されるので、当該1つのラインヘッド4に含まれる9個のヘッド11からは、当該1色のインクが吐出される。なお、本実施形態では、ラインヘッド4が9個のヘッド11を備える構成であるが、ヘッド11の数は9個に限定されない。 As shown in FIG. 2, each line head 4 of the present embodiment includes nine heads 11. The nine heads 11 are arranged in two rows in a staggered manner along the seat width direction. Since one color of ink is supplied to one line head 4, the nine heads 11 included in the one line head 4 eject the one color of ink. In the present embodiment, the line head 4 includes nine heads 11, but the number of heads 11 is not limited to nine.

本実施形態の各ヘッド11の底面には、1680個のノズル11aが開口しており、1680個のノズル11aは、シート幅方向に並べられた複数のノズル列を形成している。つまり、ヘッド11は、複数のノズル11aを有する。そして、各ノズル列は、搬送方向に並べられた複数のノズル11aにより形成されている。なお、本実施形態では、各ヘッド11が1680個のノズル11aを備える構成であるが、ノズル11aの数は1680個に限定されない。 1680 nozzles 11a are opened on the bottom surface of each head 11 of the present embodiment, and the 1680 nozzles 11a form a plurality of nozzle rows arranged in the seat width direction. That is, the head 11 has a plurality of nozzles 11a. Each nozzle row is formed by a plurality of nozzles 11a arranged in the transport direction. In the present embodiment, each head 11 is provided with 1680 nozzles 11a, but the number of nozzles 11a is not limited to 1680.

また、各ヘッド11には、ノズル11aと同数の駆動素子111(後述)と、第2基板50及びフレキシブル回路基板60とが備えられている。本実施形態の印刷装置1は4個のラインヘッド4を備え、各ラインヘッド4は9個のヘッド11を備えるので、印刷装置1は、36個のヘッド11を備える。従って、第2基板50の数も36個となり、第2基板50と接続されたフレキシブル回路基板60の数も36個となる。図3に示すように、制御装置7の第1基板71は、36個の第2基板50に接続される。なお図3では、便宜上、1個の第2基板50と1個のフレキシブル回路基板60のみを示している。 Further, each head 11 is provided with the same number of drive elements 111 (described later) as the nozzles 11a, a second substrate 50, and a flexible circuit board 60. Since the printing apparatus 1 of the present embodiment includes four line heads 4, and each line head 4 includes nine heads 11, the printing apparatus 1 includes 36 heads 11. Therefore, the number of the second substrate 50 is 36, and the number of the flexible circuit boards 60 connected to the second substrate 50 is also 36. As shown in FIG. 3, the first substrate 71 of the control device 7 is connected to 36 second substrates 50. Note that FIG. 3 shows only one second substrate 50 and one flexible circuit board 60 for convenience.

第2基板50は、コントローラとしてのFPGA51、EEPROMなどの不揮発性メモリ52、D/Aコンバータ20、電源回路21〜26などを備える。なお、本実施形態において、第2基板50は6個の電源回路21〜26を備えているが、電源回路の数は6個には限定されない。また、フレキシブル回路基板60は、EEPROMなどの不揮発性メモリ62、ドライバIC27などを備える。 The second substrate 50 includes an FPGA 51 as a controller, a non-volatile memory 52 such as EEPROM, a D / A converter 20, power supply circuits 21 to 26, and the like. In the present embodiment, the second substrate 50 includes six power supply circuits 21 to 26, but the number of power supply circuits is not limited to six. Further, the flexible circuit board 60 includes a non-volatile memory 62 such as EEPROM, a driver IC 27, and the like.

FPGA51は、第1基板71に設けられたFPGA711の制御の下、電源回路21〜26の駆動電圧を設定するためのデジタルの設定信号を、D/Aコンバータ20に出力する。 The FPGA 51 outputs a digital setting signal for setting the drive voltage of the power supply circuits 21 to 26 to the D / A converter 20 under the control of the FPGA 711 provided on the first substrate 71.

D/Aコンバータ20は、FPGA51が出力するデジタルの設定信号をアナログの設定信号に変換して電源回路21〜26に出力する。 The D / A converter 20 converts the digital setting signal output by the FPGA 51 into an analog setting signal and outputs it to the power supply circuits 21 to 26.

電源回路21〜26は、例えば、FET、インダクタ、抵抗、電解コンデンサ等の複数の電子部品で構成されるDC/DCコンバータとすることができる。各電源回路21〜26は、設定信号で指定された駆動電圧をドライバIC27に出力する。つまり、FPGA51は、各電源回路21〜26の駆動電圧を調整する。本実施形態において、電源回路21〜26には、異なる駆動電圧が予め設定されている。 The power supply circuits 21 to 26 can be, for example, a DC / DC converter composed of a plurality of electronic components such as FETs, inductors, resistors, and electrolytic capacitors. Each power supply circuit 21 to 26 outputs the drive voltage specified by the set signal to the driver IC 27. That is, the FPGA 51 adjusts the drive voltage of each power supply circuit 21 to 26. In the present embodiment, different drive voltages are preset in the power supply circuits 21 to 26.

ドライバIC27は、配線VDD1を介して電源回路21と接続され、配線VDD2を介して電源回路22と接続され、配線VDD3を介して電源回路23と接続され、配線VDD4を介して電源回路24と接続され、配線VDD5を介して電源回路25と接続され、配線HVDDを介して電源回路26と接続されている。なお、電源回路26は、後述の駆動素子111と配線VCOMを介して接続されている。配線HVDDと配線VCOMは、電源回路26から引き出された配線が、経路の途中で2つの配線に分岐したものである。 The driver IC 27 is connected to the power supply circuit 21 via the wiring VDD1, is connected to the power supply circuit 22 via the wiring VDD2, is connected to the power supply circuit 23 via the wiring VDD3, and is connected to the power supply circuit 24 via the wiring VDD4. It is connected to the power supply circuit 25 via the wiring VDD5, and is connected to the power supply circuit 26 via the wiring H VDD. The power supply circuit 26 is connected to a drive element 111, which will be described later, via a wiring VCOM. In the wiring H VDD and the wiring VCOM, the wiring drawn from the power supply circuit 26 is branched into two wirings in the middle of the route.

電源回路21〜26は、ドライバIC27の内部に形成された波形生成回路30(1)〜波形生成回路30(n)(nは2以上の自然数であり、本実施形態では、ヘッド11が有する駆動素子111の数、即ち1680に等しい)に接続されている。 The power supply circuits 21 to 26 are a waveform generation circuit 30 (1) to a waveform generation circuit 30 (n) (n is a natural number of 2 or more) formed inside the driver IC 27, and in the present embodiment, the drive included in the head 11 is provided. It is connected to the number of elements 111, that is, equal to 1680).

波形生成回路30(1)〜30(n)は、各ヘッド11が備えているn個の駆動素子111にそれぞれ対応して備えられている。つまり、波形生成回路30(1)〜30(n)は、各ヘッド11が備えているn個のノズル11aにそれぞれ対応して備えられている。ドライバIC27は、n本の信号線34(1)〜34(n)と接続されている。ドライバIC27は、n本の信号線34(1)〜34(n)を介して、n個の駆動素子111と接続されている。各信号線34は、駆動素子111の個別電極と接続されている。 The waveform generation circuits 30 (1) to 30 (n) are provided corresponding to the n drive elements 111 included in each head 11. That is, the waveform generation circuits 30 (1) to 30 (n) are provided corresponding to the n nozzles 11a provided in each head 11. The driver IC 27 is connected to n signal lines 34 (1) to 34 (n). The driver IC 27 is connected to n drive elements 111 via n signal lines 34 (1) to 34 (n). Each signal line 34 is connected to an individual electrode of the driving element 111.

また、ドライバIC27は、n個の駆動素子111に対応して設けられたn個のセレクタ90(1)〜90(n)を備える。各セレクタ90は、ドライバIC27の内部に形成された複数のFETなどから構成されるハードウェアの構成要素である。 Further, the driver IC 27 includes n selectors 90 (1) to 90 (n) provided corresponding to the n drive elements 111. Each selector 90 is a hardware component composed of a plurality of FETs and the like formed inside the driver IC 27.

電源回路26は、駆動素子111のVCOM用電源電圧、あるいは後述のPMOSトランジスタ311〜315のHVDD(ハイサイド側バックゲート電圧)として使用することができる。 The power supply circuit 26 can be used as the VCOM power supply voltage of the drive element 111 or as the H VDD (high side back gate voltage) of the MPa transistors 31 to 315 described later.

不揮発性メモリ62には、各ノズル11aを識別するノズルIDなどが記憶されている。また、不揮発性メモリ52には、例えば、n個のノズル11aと5個の電源回路21〜25との対応関係などが記憶されている。つまり、複数のノズル11aの各々には複数の電源回路21〜25の何れかが対応付けられている。なお、これらの対応関係は不揮発性メモリ52ではなく、フレキシブル回路基板60に設けられた不揮発性メモリ62に記憶されていてもよい。 The non-volatile memory 62 stores a nozzle ID or the like that identifies each nozzle 11a. Further, the non-volatile memory 52 stores, for example, the correspondence between the n nozzles 11a and the five power supply circuits 21 to 25. That is, any of the plurality of power supply circuits 21 to 25 is associated with each of the plurality of nozzles 11a. Note that these correspondences may be stored in the non-volatile memory 62 provided on the flexible circuit board 60 instead of the non-volatile memory 52.

また、ドライバIC27は、n本の制御線33(1)〜33(n)及び制御線40を介してFPGA51と接続されている。制御線33(1)〜33(n)は、上述のn個の波形生成回路30(1)〜30(n)に対応して設けられた制御線である。各制御線33には、各波形生成回路30に備えられたFETを制御するための信号が伝播される。この信号に従って、波形生成回路30は、駆動素子111を駆動する駆動信号を生成し、生成した駆動信号を、信号線34を介して駆動素子111に出力する。 Further, the driver IC 27 is connected to the FPGA 51 via n control lines 33 (1) to 33 (n) and a control line 40. The control lines 33 (1) to 33 (n) are control lines provided corresponding to the above-mentioned n waveform generation circuits 30 (1) to 30 (n). A signal for controlling the FET provided in each waveform generation circuit 30 is propagated to each control line 33. According to this signal, the waveform generation circuit 30 generates a drive signal for driving the drive element 111, and outputs the generated drive signal to the drive element 111 via the signal line 34.

また、制御線40には、ドライバIC27が有するn個のセレクタ90(1)〜90(n)を制御するための制御信号が伝送される。FPGA51は、n個のセレクタ90(1)〜90(n)を制御することで、各信号線34に出力する駆動信号を生成するための電源回路を選択する。 Further, control signals for controlling n selectors 90 (1) to 90 (n) included in the driver IC 27 are transmitted to the control line 40. The FPGA 51 selects a power supply circuit for generating a drive signal to be output to each signal line 34 by controlling n selectors 90 (1) to 90 (n).

次に、ドライバIC27が備える回路構成の一例を、図4を参照しつつ説明する。図4に示されるように、ドライバIC27は、n個の波形生成回路30(1)〜30(n)と、波形生成回路30(1)〜30(n)にそれぞれ対応して備えられたn個のセレクタ90(1)〜90(n)を備える。 Next, an example of the circuit configuration included in the driver IC 27 will be described with reference to FIG. As shown in FIG. 4, the driver IC 27 is provided corresponding to n waveform generation circuits 30 (1) to 30 (n) and waveform generation circuits 30 (1) to 30 (n), respectively. The selector 90 (1) to 90 (n) is provided.

ドライバIC27は、ノズルの数と同じn個の回路構成を備えている。n個の回路構成は同様の構成を有するので、以下では、制御線33(1)と、信号線34(1)との間に備えられた回路構成について説明する。ドライバIC27には、制御線33(1)と信号線34(1)との間に、セレクタ90(1)と波形生成回路30(1)が形成されている。 The driver IC 27 has n circuit configurations, which is the same as the number of nozzles. Since the n circuit configurations have the same configuration, the circuit configurations provided between the control line 33 (1) and the signal line 34 (1) will be described below. In the driver IC 27, a selector 90 (1) and a waveform generation circuit 30 (1) are formed between the control line 33 (1) and the signal line 34 (1).

FPGA51からの制御線33(1)は、セレクタ90(1)と接続されている。制御線33(1)はFPGA51とセレクタ90(1)とを結ぶ経路の途中で分岐しており、制御線33(1)から分岐した制御線SB(1)は波形生成回路30(1)と接続されている。 The control line 33 (1) from the FPGA 51 is connected to the selector 90 (1). The control line 33 (1) is branched in the middle of the path connecting the FPGA 51 and the selector 90 (1), and the control line SB (1) branched from the control line 33 (1) is connected to the waveform generation circuit 30 (1). It is connected.

セレクタ90(1)と波形生成回路30(1)とは、5本の制御線S1(1)、S2(1)、S3(1)、S4(1)、及びS5(1)で接続されている。セレクタ90(1)は、FPGA51からの指示に従って、5本の制御線S1(1)、S2(1)、S3(1)、S4(1)、及びS5(1)の中から選択されるいずれか一つの制御線を、制御線33(1)と接続する。 The selector 90 (1) and the waveform generation circuit 30 (1) are connected by five control lines S1 (1), S2 (1), S3 (1), S4 (1), and S5 (1). There is. The selector 90 (1) is selected from the five control lines S1 (1), S2 (1), S3 (1), S4 (1), and S5 (1) according to the instruction from the FPGA 51. One control line is connected to the control line 33 (1).

波形生成回路30(1)には、上述の配線VDD1〜VDD5と接続される5つの配線と、配線HVDDと接続される配線と、配線GNDと接続される配線とが接続されている。 In the waveform generation circuit 30 (1), five wirings connected to the above-mentioned wirings VDD1 to VDD5, a wiring connected to the wiring H VDD, and a wiring connected to the wiring GND are connected.

次に、本実施形態のヘッド11が備える波形生成回路30(1)〜30(n)の構成の一例について、図5を参照しつつ説明する。なお、波形生成回路30(1)〜30(n)は、同様の構成を有するので、以下では、波形生成回路30(1)について説明する。波形生成回路30(1)は、5個のPMOS(P-type Metal Oxide Semiconductor)トランジスタ311〜315(図5では、2つのみ図示)、1個のNMOS(N-type Metal Oxide Semiconductor)トランジスタ32、抵抗35などを備える。波形生成回路30(1)は、信号線34(1)を介して、駆動素子111の個別電極と接続されている。 Next, an example of the configuration of the waveform generation circuits 30 (1) to 30 (n) included in the head 11 of the present embodiment will be described with reference to FIG. Since the waveform generation circuits 30 (1) to 30 (n) have the same configuration, the waveform generation circuit 30 (1) will be described below. The waveform generation circuit 30 (1) includes five ProLiant (P-type Metal Oxide Semiconductor) transistors 31 to 315 (only two are shown in FIG. 5) and one NMOS (N-type Metal Oxide Semiconductor) transistor 32. , Resistance 35 and the like. The waveform generation circuit 30 (1) is connected to the individual electrodes of the drive element 111 via the signal line 34 (1).

本実施形態の駆動素子111は、一つの圧力室に対して、個別電極と第1の定電位電極との間に挟まれる第1活性部と、個別電極と第2の定電位電極との間に挟まれる第2活性部とを備える圧電素子である。このため、駆動素子111は、キャパシタ111bと、キャパシタ111b′を備える。 The drive element 111 of the present embodiment has, for one pressure chamber, between the first active portion sandwiched between the individual electrode and the first constant potential electrode, and between the individual electrode and the second constant potential electrode. It is a piezoelectric element including a second active portion sandwiched between the two. Therefore, the drive element 111 includes a capacitor 111b and a capacitor 111b'.

5つのPMOSトランジスタ311〜315の5つのソース端子311a〜315aにはそれぞれ、配線VDD1〜VDD5が接続されている。NMOSトランジスタ32のソース端子32aは、グランドに接続されている。つまり、PMOSトランジスタ311は、配線VDD1を介して電源回路21と接続されている。PMOSトランジスタ312は、配線VDD2を介して電源回路22と接続されている。PMOSトランジスタ313は、配線VDD3を介して電源回路23と接続されている。PMOSトランジスタ314は、配線VDD4を介して電源回路24と接続されている。PMOSトランジスタ315は、配線VDD5を介して電源回路25と接続されている。 Wiring VDD1 to VDD5 are connected to the five source terminals 311a to 315a of the five MPa transistors 31 to 315, respectively. The source terminal 32a of the NMOS transistor 32 is connected to the ground. That is, the epitaxial transistor 311 is connected to the power supply circuit 21 via the wiring VDD1. The epitaxial transistor 312 is connected to the power supply circuit 22 via the wiring VDD2. The epitaxial transistor 313 is connected to the power supply circuit 23 via the wiring VDD3. The epitaxial transistor 314 is connected to the power supply circuit 24 via the wiring VDD4. The epitaxial transistor 315 is connected to the power supply circuit 25 via the wiring VDD5.

PMOSトランジスタ311のゲート端子311cには、制御線S1(1)が接続されている。PMOSトランジスタ312のゲート端子312cには、制御線S2(1)が接続されている。PMOSトランジスタ313のゲート端子313cには、制御線S3(1)が接続されている。PMOSトランジスタ314のゲート端子314cには、制御線S4(1)が接続されている。PMOSトランジスタ315のゲート端子315cには、制御線S5(1)が接続されている。また、NMOSトランジスタ32のゲート端子32cには、制御線SB(1)が接続されている。 A control line S1 (1) is connected to the gate terminal 311c of the epitaxial transistor 311. A control line S2 (1) is connected to the gate terminal 312c of the epitaxial transistor 312. A control line S3 (1) is connected to the gate terminal 313c of the epitaxial transistor 313. A control line S4 (1) is connected to the gate terminal 314c of the epitaxial transistor 314. A control line S5 (1) is connected to the gate terminal 315c of the epitaxial transistor 315. Further, a control line SB (1) is connected to the gate terminal 32c of the NMOS transistor 32.

また、5つのPMOSトランジスタ311〜315のドレイン端子311b〜315bは、抵抗35の一端に接続されている。また、NMOSトランジスタ32のドレイン端子32bは、抵抗35の一端に接続されている。抵抗35の他端は、駆動素子111の個別電極(キャパシタ111b′の他端及びキャパシタ111bの一端)に接続されている。駆動素子111の第1の定電位電極(キャパシタ111b′の一端)はVCOMに接続され、駆動素子111の第2の定電位電極(キャパシタ111bの他端)はグラウンドに接続されている。 Further, the drain terminals 311b to 315b of the five MIMO transistors 31 to 315 are connected to one end of the resistor 35. Further, the drain terminal 32b of the NMOS transistor 32 is connected to one end of the resistor 35. The other end of the resistor 35 is connected to the individual electrodes of the drive element 111 (the other end of the capacitor 111b'and one end of the capacitor 111b). The first constant potential electrode of the drive element 111 (one end of the capacitor 111b') is connected to the VCOM, and the second constant potential electrode of the drive element 111 (the other end of the capacitor 111b) is connected to the ground.

FPGA51が、制御線33(1)にローレベル(「L」)の信号を出力すると、PMOSトランジスタ311〜315のうち、上述のセレクタ90(1)で選択された信号線と接続されたいずれか一つのPMOSトランジスタはオン状態となる。電源回路21〜25のいずれか一つから供給される電圧によってキャパシタ111bが充電され、キャパシタ111b′が放電される。一方、FPGA51が、制御線33(1)にハイレベル(「H」)の信号を出力すると、NMOSトランジスタ32はオン状態となり、電源回路21〜25のうちのいずれか一つから出力される電圧によってキャパシタ111b′が充電され、キャパシタ111bが放電される。キャパシタ111b、111b′が交互に充電及び放電を行うことによって、駆動素子111は変形し、ノズルの吐出口11aからインクが吐出される。 When the FPGA 51 outputs a low level (“L”) signal to the control line 33 (1), any one of the epitaxial transistors 31 to 315 connected to the signal line selected by the selector 90 (1) described above. One polyclonal transistor is turned on. The capacitor 111b is charged by the voltage supplied from any one of the power supply circuits 21 to 25, and the capacitor 111b'is discharged. On the other hand, when the FPGA 51 outputs a high level (“H”) signal to the control line 33 (1), the NMOS transistor 32 is turned on and the voltage output from any one of the power supply circuits 21 to 25. Charges the capacitor 111b'and discharges the capacitor 111b. By alternately charging and discharging the capacitors 111b and 111b', the driving element 111 is deformed and ink is discharged from the ejection port 11a of the nozzle.

すなわち、信号線34(1)には駆動素子111を駆動する駆動信号が出力される。セレクタ90(1)が、5つの制御線S1(1)〜S5(1)のうちから接続する制御線を一つ選択することで、駆動信号を生成する電源回路を電源回路21〜25の中から選択することができる。 That is, a drive signal for driving the drive element 111 is output to the signal line 34 (1). The power supply circuit that generates a drive signal by selecting one control line to be connected from the five control lines S1 (1) to S5 (1) by the selector 90 (1) is included in the power supply circuits 21 to 25. You can choose from.

次に、本実施形態の印刷装置1を用いた印刷の流れについて図6を参照しつつ説明する。本実施形態では、まず、外部装置9によって印刷データが生成される(ステップS1)。そして生成された印刷データが、外部装置9から印刷装置1に送信される(ステップS2)。印刷装置1は、外部装置9から送信された印刷データを受信すると(ステップS3)、受信した印刷データを解析し(ステップS4)、解析した結果に基づいて印刷処理を実行する(ステップS5)。そして、印刷処理が終了することにより、一連の印刷の流れが終了する。 Next, the flow of printing using the printing apparatus 1 of the present embodiment will be described with reference to FIG. In the present embodiment, first, print data is generated by the external device 9 (step S1). Then, the generated print data is transmitted from the external device 9 to the printing device 1 (step S2). When the printing device 1 receives the print data transmitted from the external device 9 (step S3), the printing device 1 analyzes the received print data (step S4), and executes a printing process based on the analyzed result (step S5). Then, when the printing process is completed, a series of printing flows is completed.

本実施形態の印刷装置1では、各ノズル11aに対し、そのノズル11aの吐出特性に応じて、5個の電源回路21〜25のいずれかが、予め割り当てられている。本実施形態では、1680個のノズル11aに対して、5つの電源回路21〜25が設けられている。このため、5つの電源回路21〜25の各々には、図7に示されるように、複数のノズル11aが予め割り当てられている。なお、図7において、VDD1〜VDD5はそれぞれ、電源回路21〜電源回路25を意味している。つまり、電源回路21には、160個のノズル11aが割り当てられており、電源回路22には、320個のノズル11aが割り当てられており、電源回路23には、720個のノズル11aが割り当てられており、電源回路24には、320個のノズル11aが割り当てられており、電源回路25には、160個のノズル11aが割り当てられている。そして、これらの対応関係は、例えば、第2基板50の不揮発性メモリ52に記憶されている。また、上記の、電源回路21〜25に割り当てられるノズル11aの数は、一例に過ぎず、各ノズル11aの吐出特性に応じて適宜変更され得る。 In the printing apparatus 1 of the present embodiment, any of the five power supply circuits 21 to 25 is assigned in advance to each nozzle 11a according to the ejection characteristics of the nozzle 11a. In this embodiment, five power supply circuits 21 to 25 are provided for 1680 nozzles 11a. Therefore, as shown in FIG. 7, a plurality of nozzles 11a are pre-assigned to each of the five power supply circuits 21 to 25. In FIG. 7, VDD1 to VDD5 mean power supply circuits 21 to 25, respectively. That is, 160 nozzles 11a are assigned to the power supply circuit 21, 320 nozzles 11a are assigned to the power supply circuit 22, and 720 nozzles 11a are assigned to the power supply circuit 23. The power supply circuit 24 is assigned 320 nozzles 11a, and the power supply circuit 25 is assigned 160 nozzles 11a. Then, these correspondences are stored in, for example, the non-volatile memory 52 of the second substrate 50. Further, the number of nozzles 11a assigned to the power supply circuits 21 to 25 described above is only an example, and can be appropriately changed according to the discharge characteristics of each nozzle 11a.

そして、本実施形態の印刷装置1では、5個の電源回路21〜25の駆動電圧も、図7に示されるように予め設定されている。つまり、電源回路21の駆動電圧は23.8V、電源回路22の駆動電圧は23.5V、電源回路23の駆動電圧は23.6V、電源回路24の駆動電圧は23.7V、電源回路25の駆動電圧は23.8Vに設定されている。なお、上記の駆動電圧の値は一例に過ぎず、各電源回路の駆動電圧の値は適宜変更され得る。 Then, in the printing apparatus 1 of the present embodiment, the drive voltages of the five power supply circuits 21 to 25 are also preset as shown in FIG. That is, the drive voltage of the power supply circuit 21 is 23.8 V, the drive voltage of the power supply circuit 22 is 23.5 V, the drive voltage of the power supply circuit 23 is 23.6 V, the drive voltage of the power supply circuit 24 is 23.7 V, and the drive voltage of the power supply circuit 25. The drive voltage is set to 23.8V. The above-mentioned drive voltage value is only an example, and the drive voltage value of each power supply circuit can be changed as appropriate.

ここで、本発明の発明者は、駆動電圧を31Vに設定した1個の電源回路を使用して、1個のノズルから1滴のインクを吐出させた場合と、その1個のノズルを含む560個のノズルから560滴のインクを同時に吐出させた場合とで、電源回路の駆動電圧がどのように変化するかを実測した。その結果、1個のノズルから1滴のインクを吐出させた場合、駆動電圧の電圧降下は0Vであったのに対し、560個のノズルから560滴のインクを同時に吐出させた場合、駆動電圧の電圧降下は約1Vであった。ここで、駆動電圧の電圧降下(y)は、駆動電圧の大きさと吐出ノズル数との積(x)に比例することが知られている。このことから、一次方程式y=ax+bに、(x,y)として、実測によって得られた値(17360(=31×560),1)及び(31(=31×1),0)をそれぞれ代入することにより、係数a、bを算出した。この結果、係数aの値は5.771×10−5、係数bの値は−1.789×10−3となった。つまり電圧降下を、以下の式(1)によって表すことができた。
5.771×10−5×(駆動電圧×吐出ノズル数)−1.789×10−3 (1)
Here, the inventor of the present invention includes a case where one drop of ink is ejected from one nozzle using one power supply circuit in which the drive voltage is set to 31 V, and one nozzle thereof. We actually measured how the drive voltage of the power supply circuit changes when 560 drops of ink are ejected from 560 nozzles at the same time. As a result, when one drop of ink was ejected from one nozzle, the voltage drop of the drive voltage was 0 V, whereas when 560 drops of ink were ejected from 560 nozzles at the same time, the drive voltage was reduced. The voltage drop of was about 1V. Here, it is known that the voltage drop (y) of the drive voltage is proportional to the product (x) of the magnitude of the drive voltage and the number of discharge nozzles. From this, the values (17360 (= 31 × 560), 1) and (31 (= 31 × 1), 0) obtained by actual measurement are substituted into the linear equation y = ax + b as (x, y), respectively. By doing so, the coefficients a and b were calculated. As a result, the value of the coefficient a was 5.771 × 10 -5 , and the value of the coefficient b was -1.789 × 10 -3 . That is, the voltage drop could be expressed by the following equation (1).
5.771 x 10-5 x (drive voltage x number of discharge nozzles) -1.789 x 10 -3 (1)

そこで、本実施形態では、各吐出タイミングにおいて、電源回路21〜25の各々について、当該電源回路に設定された駆動電圧と吐出ノズル数を上記の式に代入することにより、電圧降下を算出する。そして、その電圧降下を補うため、電圧降下とほぼ同じ量の電圧を調整電圧として設定する。例えば、図7において、電源回路21は、駆動電圧が23.8Vに設定されており、160個のノズル11aが割り当てられている。そして、ある吐出タイミングにおいて100個のノズル11aから吐出する必要がある場合、電源回路21の電圧降下は、上記式(1)より約0.1V(5.771×10−5×(23.8×100)−1.789×10−3)となる。そこで、電源回路21の電圧降下を補うための調整電圧を0.1Vとする。つまり、この吐出タイミングにおいて、電源回路21の駆動電圧は、23.8V+0.1V=23.9Vに調整される。同様の計算により、電源回路22〜25の調整電圧はそれぞれ、0.1V、0.5V、0.3V、0.0Vとなるので、電源回路22〜25の駆動電圧はそれぞれ、23.6V、24.1V、24.0V、23.8Vに調整される。すなわち、FPGA51は、液体を吐出すべきノズルである吐出ノズル11aの数が多くなるほど、各電源回路21〜25の駆動電圧を調整するための調整電圧を大きくする。 Therefore, in the present embodiment, at each discharge timing, the voltage drop is calculated by substituting the drive voltage and the number of discharge nozzles set in the power supply circuit for each of the power supply circuits 21 to 25 into the above equation. Then, in order to compensate for the voltage drop, a voltage of almost the same amount as the voltage drop is set as the adjustment voltage. For example, in FIG. 7, the power supply circuit 21 has a drive voltage set to 23.8 V, and 160 nozzles 11a are assigned to it. Then, when it is necessary to discharge from 100 nozzles 11a at a certain discharge timing, the voltage drop of the power supply circuit 21 is about 0.1 V (5.771 × 10-5 × (23.8) from the above equation (1). × 100) -1.789 × 10 -3 ). Therefore, the adjustment voltage for compensating for the voltage drop of the power supply circuit 21 is set to 0.1V. That is, at this discharge timing, the drive voltage of the power supply circuit 21 is adjusted to 23.8V + 0.1V = 23.9V. By the same calculation, the adjustment voltages of the power supply circuits 22 to 25 are 0.1V, 0.5V, 0.3V, and 0.0V, respectively, so that the drive voltages of the power supply circuits 22 to 25 are 23.6V, respectively. It is adjusted to 24.1V, 24.0V, and 23.8V. That is, in the FPGA 51, as the number of discharge nozzles 11a, which are nozzles for discharging liquid, increases, the adjustment voltage for adjusting the drive voltage of each power supply circuit 21 to 25 increases.

なお、上述したように、電源回路における電圧降下(y)は、駆動電圧の大きさと吐出ノズル数との積(x)に比例することから、吐出ノズル数が同じ場合、駆動電圧の電圧降下は、駆動電圧の大きさに比例する。従って、例えば、ある吐出タイミングにおいて、電源回路21と電源回路22の吐出ノズル数が同じ場合、駆動電圧が高い電源回路21の方が、駆動電圧が低い電源回路22よりも電圧降下は大きくなる。このため、本実施形態によれば、この吐出タイミングにおいて、電源回路21の調整電圧は電源回路22の調整電圧よりも大きくなる。 As described above, the voltage drop (y) in the power supply circuit is proportional to the product (x) of the magnitude of the drive voltage and the number of discharge nozzles. Therefore, when the number of discharge nozzles is the same, the voltage drop of the drive voltage is , Proportional to the magnitude of the drive voltage. Therefore, for example, when the number of discharge nozzles of the power supply circuit 21 and the power supply circuit 22 is the same at a certain discharge timing, the voltage drop of the power supply circuit 21 having a high drive voltage is larger than that of the power supply circuit 22 having a low drive voltage. Therefore, according to the present embodiment, the adjustment voltage of the power supply circuit 21 becomes larger than the adjustment voltage of the power supply circuit 22 at this discharge timing.

本実施形態によれば、各吐出タイミングにおいて、電源回路21〜25の各々は、吐出ノズル数と駆動電圧の積に基づく調整電圧により、駆動電圧が調整される。このため、電圧降下の大きさに応じて駆動電圧を適切に調整することができ、印刷された画像に濃度ムラが生じるのを抑制することができる。 According to the present embodiment, at each discharge timing, the drive voltage of each of the power supply circuits 21 to 25 is adjusted by the adjustment voltage based on the product of the number of discharge nozzles and the drive voltage. Therefore, the drive voltage can be appropriately adjusted according to the magnitude of the voltage drop, and it is possible to suppress the occurrence of density unevenness in the printed image.

次に、上記実施形態の変形例について説明する。上記実施形態では、各吐出タイミングにおいて電源回路21〜25の駆動電圧を調整したが、駆動電圧を調整するタイミングは、これに限られない。 Next, a modified example of the above embodiment will be described. In the above embodiment, the drive voltage of the power supply circuits 21 to 25 is adjusted at each discharge timing, but the timing for adjusting the drive voltage is not limited to this.

例えば、図8に示されるように、1680個の全ノズル11aからインクを吐出するタイミングのみ、電源回路21〜25の駆動電圧を調整してもよい(変形例1)。この場合、電源回路21において、吐出ノズル数×駆動電圧の値は2380となる。この値を上記式(1)に代入することにより、電源回路21の電圧降下は約0.2Vと算出される。従って、電源回路21の駆動電圧は、23.8V+0.2V=24.0Vに調整される。同様に、電源回路22〜25の電圧降下はそれぞれ、約0.4V、約1.0V、約0.4V、約0.2Vと算出されるので、電源回路22〜25の駆動電圧はそれぞれ、23.9V、24.6V、24.1V、24.0Vに調整される。つまり、FPGA51は、複数のノズル11aの全てからインクを吐出する吐出タイミングにおいて、電源回路21〜25の各々に対して、調整電圧を加えることにより駆動電圧を調整する。 For example, as shown in FIG. 8, the drive voltage of the power supply circuits 21 to 25 may be adjusted only at the timing of ejecting ink from all 1680 nozzles 11a (modification example 1). In this case, in the power supply circuit 21, the value of the number of ejection nozzles × the drive voltage is 2380. By substituting this value into the above equation (1), the voltage drop of the power supply circuit 21 is calculated to be about 0.2V. Therefore, the drive voltage of the power supply circuit 21 is adjusted to 23.8V + 0.2V = 24.0V. Similarly, the voltage drops of the power supply circuits 22 to 25 are calculated to be about 0.4V, about 1.0V, about 0.4V, and about 0.2V, respectively, so that the drive voltages of the power supply circuits 22 to 25 are respectively calculated. It is adjusted to 23.9V, 24.6V, 24.1V, and 24.0V. That is, the FPGA 51 adjusts the drive voltage by applying an adjustment voltage to each of the power supply circuits 21 to 25 at the ejection timing for ejecting ink from all of the plurality of nozzles 11a.

各電源回路における電圧降下は、吐出ノズル数と駆動電圧の積に比例するので、吐出ノズル数が多くなるほど電圧降下は大きくなる。このため、各電源回路に割り当てられた全てのノズルからインクが吐出される吐出タイミングでは、各電源回路における電圧降下が最も大きくなる。変形例1では、FPGA51は、1680個の全ノズル11aからインクを吐出するタイミングのみ、電源回路21〜25の各々に対して、調整電圧を加えることにより駆動電圧を調整する。このため、各電源回路の電圧降下が最も大きくなるタイミングで駆動電圧を適切に調整することができ、印刷された画像に濃度ムラが生じるのを抑制することができる。 Since the voltage drop in each power supply circuit is proportional to the product of the number of discharge nozzles and the drive voltage, the voltage drop increases as the number of discharge nozzles increases. Therefore, at the ejection timing in which ink is ejected from all the nozzles assigned to each power supply circuit, the voltage drop in each power supply circuit becomes the largest. In the first modification, the FPGA 51 adjusts the drive voltage by applying an adjustment voltage to each of the power supply circuits 21 to 25 only at the timing of ejecting ink from all 1680 nozzles 11a. Therefore, the drive voltage can be appropriately adjusted at the timing when the voltage drop of each power supply circuit becomes the largest, and it is possible to suppress the occurrence of density unevenness in the printed image.

あるいは、各吐出タイミングにおいて、上記式(1)で算出された電圧降下の値が所定値以上である電源回路についてのみ、駆動電圧を調整してもよい(変形例2)。例えば、図9に示されるような吐出タイミングでは、電源回路21〜25の電圧降下はそれぞれ、約0.1V、約0.4V、約1.0V、約0.1V、約0.0Vと算出される。そこで、例えば、電圧降下の値が0.4V(第1の閾値の一例)以上である電源回路22と電源回路23に対してのみ駆動電圧を調整し、電圧降下の値が0.4未満である電源回路21、電源回路24、電源回路25に対しては、駆動電圧をそのまま使用してもよい。この場合、電源回路22と電源回路23の駆動電圧はそれぞれ、23.9V、24.6Vに調整され、電源回路21、電源回路24、電源回路25の駆動電圧はそれぞれ、23.8V、23.7V、23.8Vに維持される。つまり、FPGA51は、電源回路21〜25の各々について、電圧降下の値が第1の閾値以上となる吐出タイミングにおいて、調整電圧を加えることにより駆動電圧を調整する。 Alternatively, at each discharge timing, the drive voltage may be adjusted only for the power supply circuit in which the value of the voltage drop calculated by the above equation (1) is equal to or higher than a predetermined value (modification example 2). For example, at the discharge timing as shown in FIG. 9, the voltage drops of the power supply circuits 21 to 25 are calculated to be about 0.1V, about 0.4V, about 1.0V, about 0.1V, and about 0.0V, respectively. Will be done. Therefore, for example, the drive voltage is adjusted only for the power supply circuit 22 and the power supply circuit 23 whose voltage drop value is 0.4 V (an example of the first threshold value) or more, and the voltage drop value is less than 0.4. The drive voltage may be used as it is for a certain power supply circuit 21, power supply circuit 24, and power supply circuit 25. In this case, the drive voltages of the power supply circuit 22 and the power supply circuit 23 are adjusted to 23.9 V and 24.6 V, respectively, and the drive voltages of the power supply circuit 21, the power supply circuit 24, and the power supply circuit 25 are 23.8 V and 23. It is maintained at 7V and 23.8V. That is, the FPGA 51 adjusts the drive voltage of each of the power supply circuits 21 to 25 by applying an adjustment voltage at the discharge timing at which the value of the voltage drop becomes equal to or higher than the first threshold value.

変形例2によれば、電圧降下が顕著となる吐出タイミングにおいて、各電源回路の駆動電圧が調整される。つまり、吐出ノズル数が所定数以上であり、電圧降下による濃度ムラが生じやすいタイミングで、確実に駆動電圧が調整される。このため、印刷された画像に濃度ムラが生じるのを効率よく抑制することができる。 According to the second modification, the drive voltage of each power supply circuit is adjusted at the discharge timing when the voltage drop becomes remarkable. That is, the drive voltage is surely adjusted at the timing when the number of discharge nozzles is equal to or more than a predetermined number and the density unevenness due to the voltage drop is likely to occur. Therefore, it is possible to efficiently suppress the occurrence of density unevenness in the printed image.

あるいは、連続する2つの吐出タイミングにおける電圧降下の差分の絶対値が所定値以上である電源回路についてのみ、駆動電圧を調整してもよい(変形例3)。例えば、図10(a)に示される吐出タイミングでは、電源回路21〜25の電圧降下はそれぞれ、約0.1V、約0.4V、約1.0V、約0.1V、約0.0Vと算出される。一方、図10(a)の吐出タイミングの後に連続する図10(b)の吐出タイミングでは、電源回路21〜25の電圧降下はそれぞれ、約0.2V、約0.0V、約0.1V、約0.4V、約0.1Vと算出される。従って、図10(a)の吐出タイミングと図10(b)の吐出タイミングにおける電源回路21〜25の電圧降下の差分はそれぞれ、+0.1V、−0.4V、−0.9V、+0.3V、+0.1Vとなる。そこで、図10(b)の吐出タイミングでは、例えば、電圧降下の差分の絶対値が0.2V(第2の閾値の一例)以上である電源回路22、電源回路23、電源回路24の駆動電圧を調整し、電圧降下の差分の絶対値が0.2V未満である電源回路21、電源回路25の駆動電圧は調整しなくてもよい。つまり、FPGA51は、電源回路21〜25の各々について、図10(a)に示される吐出タイミングにおける第1の電圧降下と、図10(a)の吐出タイミングの後に連続する図10(b)の吐出タイミングにおける第2の電圧降下とを算出し、第1の電圧降下と第2の電圧降下との差分の絶対値が第2の閾値以上となる場合、図10(b)の吐出タイミングにおいて、第2の電圧降下に相当する調整電圧を加えることにより、駆動電圧を調整する。 Alternatively, the drive voltage may be adjusted only for the power supply circuit in which the absolute value of the difference between the voltage drops at the two consecutive discharge timings is equal to or greater than a predetermined value (modification example 3). For example, at the discharge timing shown in FIG. 10A, the voltage drops of the power supply circuits 21 to 25 are about 0.1V, about 0.4V, about 1.0V, about 0.1V, and about 0.0V, respectively. It is calculated. On the other hand, at the discharge timing of FIG. 10B which is continuous after the discharge timing of FIG. 10A, the voltage drops of the power supply circuits 21 to 25 are about 0.2V, about 0.0V, and about 0.1V, respectively. It is calculated to be about 0.4V and about 0.1V. Therefore, the difference between the voltage drop of the power supply circuits 21 to 25 at the discharge timing of FIG. 10A and the discharge timing of FIG. 10B is + 0.1V, −0.4V, −0.9V, and + 0.3V, respectively. , + 0.1V. Therefore, at the discharge timing of FIG. 10B, for example, the drive voltage of the power supply circuit 22, the power supply circuit 23, and the power supply circuit 24 in which the absolute value of the difference in voltage drop is 0.2 V (an example of the second threshold value) or more. It is not necessary to adjust the drive voltage of the power supply circuit 21 and the power supply circuit 25 in which the absolute value of the difference in voltage drop is less than 0.2 V. That is, in the FPGA 51, for each of the power supply circuits 21 to 25, the first voltage drop at the discharge timing shown in FIG. 10 (a) and the discharge timing of FIG. 10 (a) are followed by the continuous voltage drop in FIG. 10 (b). When the second voltage drop at the discharge timing is calculated and the absolute value of the difference between the first voltage drop and the second voltage drop is equal to or greater than the second threshold value, the discharge timing in FIG. 10B shows. The drive voltage is adjusted by applying an adjustment voltage corresponding to the second voltage drop.

変形例3によれば、電圧降下が大きく変化する吐出タイミング、つまり、吐出ノズル数が大きく変動する吐出タイミングで駆動電圧が調整される。このため、印刷された画像に濃度ムラが生じやすいタイミングで適切に駆動電圧を調整し、印刷された画像に濃度ムラが生じるのを確実に且つ効率よく抑制することができる。 According to the third modification, the drive voltage is adjusted at the discharge timing at which the voltage drop changes significantly, that is, at the discharge timing at which the number of discharge nozzles greatly changes. Therefore, the drive voltage can be appropriately adjusted at the timing when the density unevenness is likely to occur in the printed image, and the density unevenness in the printed image can be reliably and efficiently suppressed.

上記実施形態及び変形例では、印刷処理(図6のステップS5)中に各電源回路の駆動電圧を調整していたが、これに限られない。印刷中に行われる駆動電圧の調整に加えて、印刷処理を実行する前にも、駆動電圧を調整してもよい(変形例4)。具体的には、不揮発性メモリ52又は62に記憶されている、各電源回路の使用期間(日数)とその使用期間における吐出ノズル数の累計(総吐出数)とに基づいて駆動電圧を調整する。例えば、印刷処理を実行する前の時点で、総吐出数と使用日数の積が、5000000×10未満の場合、5000000×10以上10000000×10未満の場合、10000000×10以上20000000×10未満の場合、20000000×10以上の場合はそれぞれ、調整電圧を0V、0.1V、0.2V、0.3Vと決めておく。図11に示されるように、1825日使用した時点で、電源回路21〜25の総吐出数がそれぞれ、2610×10、4320×10、6480×10、3240×10、1080×10であったと仮定すると、総吐出数と使用日数の積はそれぞれ、4763250×10、7884000×10、11826000×10、5913000×10、1971000×10となる。そこで、総吐出数と使用日数の積が5000000×10未満である電源回路21と電源回路25については、調整電圧を0Vとする。総吐出数と使用日数の積が5000000×10以上10000000×10未満である電源回路22と電源回路24については、調整電圧を0.1Vとする。そして、総吐出数と使用日数の積が10000000×10以上20000000×10未満である電源回路23については、調整電圧を0.2Vとする。 In the above-described embodiment and modification, the drive voltage of each power supply circuit is adjusted during the printing process (step S5 in FIG. 6), but the present invention is not limited to this. In addition to the adjustment of the drive voltage performed during printing, the drive voltage may be adjusted before the printing process is executed (modification example 4). Specifically, the drive voltage is adjusted based on the usage period (days) of each power supply circuit stored in the non-volatile memory 52 or 62 and the cumulative number of discharge nozzles (total discharge number) in the usage period. .. For example, at a time prior to executing the printing process, the product of the total number of ejections and used number of days, of less than 5000000 × 10 6, of less than 5000000 × 10 6 or more 10000000 × 10 6, 10000000 × 10 6 or more 20000000 × If it is less than 10 6, respectively in the case of 20000000 × 10 6 or more, the adjustment voltage 0V, 0.1 V, 0.2V, previously determined to 0.3V. As shown in FIG. 11, when used for 1825 days, the total number of discharges of the power supply circuits 21 to 25 is 2610 × 10 6 , 4320 × 10 6 , 6480 × 10 6 , 3240 × 10 6 , 1080 × 10, respectively. Assuming that it was 6 , the products of the total number of discharges and the number of days of use are 4763250 × 10 6 , 7884000 × 10 6 , 11826000 × 10 6 , 5913000 × 10 6 , and 1971000 × 10 6 , respectively. Therefore, for the power supply circuit 21 and the power supply circuit 25 the product of the total number of ejections and use of days is less than 5000000 × 10 6, the adjustment voltage and 0V. The power supply circuit 22 and the power supply circuit 24 the product is 10000000 × 10 than 6 5000000 × 10 6 or more total discharge number and use the number of days, the regulated voltage and 0.1 V. Then, the product of the total number of ejections and using the number of days for the power supply circuit 23 is less than 10000000 × 10 6 or more 20000000 × 10 6, the adjustment voltage and 0.2V.

一般に、使用期間が長くなるほど、各電源回路に含まれる電解コンデンサの容量が減るため、負荷変動は大きくなる。変形例4では、使用期間が長くなるほど各電源回路の駆動電圧を大きくするので、印刷処理を実行する前に、各電源回路の使用期間に応じて駆動電圧を適切に設定することができる。 Generally, as the usage period becomes longer, the capacity of the electrolytic capacitor included in each power supply circuit decreases, so that the load fluctuation becomes larger. In the fourth modification, the drive voltage of each power supply circuit is increased as the usage period becomes longer, so that the drive voltage can be appropriately set according to the usage period of each power supply circuit before the printing process is executed.

上記実施形態及び上記変形例において、印刷装置1は、印刷装置1に対して固定されたシート幅方向に長いラインヘッド4からインクを吐出する所謂ラインヘッド方式で、シートPへの印刷を行う。しかし、印刷装置1は、キャリッジによってヘッド11をシート幅方向に移動させる所謂シリアルヘッド方式で、シートPへの印刷を行ってもよい。 In the above-described embodiment and the above-described modification, the printing apparatus 1 prints on the sheet P by a so-called line head method in which ink is ejected from a line head 4 which is fixed to the printing apparatus 1 and is long in the sheet width direction. However, the printing device 1 may print on the sheet P by a so-called serial head method in which the head 11 is moved in the sheet width direction by a carriage.

上記実施形態及び変形例では、印刷装置1にラインヘッド4が固定され、シートPが搬送されていたが、ラインヘッド4に対してシートPが相対的に移動していればよく、例えば、固定されたシートPに対してラインヘッド4が移動するように構成してもよい。 In the above-described embodiment and modification, the line head 4 is fixed to the printing apparatus 1 and the sheet P is conveyed, but the sheet P may be relatively moved with respect to the line head 4, for example, fixed. The line head 4 may be configured to move with respect to the printed sheet P.

1 印刷装置
4 ラインヘッド
5A,5B 搬送ローラ
7 制御装置
11 ヘッド
11a ノズル
21〜26 電源回路
27 ドライバIC
50 第2基板
51 FPGA
52 不揮発性メモリ
60 フレキシブル回路基板
62 不揮発性メモリ
71 第1基板
711 FPGA
712 EEPROM
1 Printing device 4 Line head 5A, 5B Conveyor roller 7 Control device 11 Head 11a Nozzle 21-26 Power supply circuit 27 Driver IC
50 2nd board 51 FPGA
52 Non-volatile memory 60 Flexible circuit board 62 Non-volatile memory 71 First board 711 FPGA
712 EEPROM

Claims (8)

異なる駆動電圧が予め設定されている複数の電源回路と、
複数のノズルを有するヘッドであって、前記複数のノズルの各々には前記複数の電源回路の何れかが対応付けられているヘッドと、
前記複数の電源回路の前記駆動電圧を調整するコントローラとを備え、
前記コントローラは、前記複数の電源回路の各々について、当該電源回路に対応付けられ且つ液体を吐出すべきノズルである吐出ノズルの数が多くなるほど、当該電源回路の前記駆動電圧を調整するための調整電圧を大きくする印刷装置。
Multiple power supply circuits with different drive voltages preset
A head having a plurality of nozzles, each of which is associated with any of the plurality of power supply circuits.
A controller for adjusting the drive voltage of the plurality of power supply circuits is provided.
The controller adjusts each of the plurality of power supply circuits for adjusting the drive voltage of the power supply circuit as the number of discharge nozzles associated with the power supply circuit and which are nozzles for discharging liquid increases. A printing device that increases the voltage.
前記複数の電源回路は、第1の電源回路と、前記第1の電源回路よりも前記駆動電圧が高い第2の電源回路とを含み、
ある吐出タイミングにおいて、前記第1の電源回路と前記第2の電源回路とで前記吐出ノズルの数が同じ場合、前記コントローラは、前記第2の電源回路の前記調整電圧を、前記第1の電源回路の前記調整電圧よりも大きくする請求項1に記載の印刷装置。
The plurality of power supply circuits include a first power supply circuit and a second power supply circuit having a drive voltage higher than that of the first power supply circuit.
At a certain discharge timing, when the number of the discharge nozzles is the same in the first power supply circuit and the second power supply circuit, the controller uses the adjustment voltage of the second power supply circuit as the first power supply. The printing apparatus according to claim 1, wherein the voltage is made larger than the adjusted voltage of the circuit.
前記コントローラは、前記複数のノズルの全てから前記液体を吐出する吐出タイミングにおいて、前記複数の電源回路の各々に対して、前記調整電圧を加えることにより前記駆動電圧を調整する請求項1又は2に記載の印刷装置。 According to claim 1 or 2, the controller adjusts the drive voltage by applying the adjustment voltage to each of the plurality of power supply circuits at the discharge timing for discharging the liquid from all of the plurality of nozzles. The printing device described. 前記コントローラは、前記複数の電源回路の各々について、電圧降下が第1の閾値以上となる吐出タイミングにおいて、前記調整電圧を加えることにより前記駆動電圧を調整する請求項1又は2に記載の印刷装置。 The printing apparatus according to claim 1 or 2, wherein the controller adjusts the drive voltage by applying the adjustment voltage at the discharge timing at which the voltage drop becomes equal to or higher than the first threshold value for each of the plurality of power supply circuits. .. 前記コントローラは、前記複数の電源回路の各々について、
第1の吐出タイミングにおける第1の電圧降下と、前記第1の吐出タイミングの次の第2の吐出タイミングにおける第2の電圧降下とを算出し、
前記第1の電圧降下と前記第2の電圧降下との差分の絶対値が第2の閾値以上となる場合、第2の吐出タイミングにおいて、前記調整電圧を加えることにより前記駆動電圧を調整する請求項1又は2に記載の印刷装置。
The controller is used for each of the plurality of power supply circuits.
The first voltage drop at the first discharge timing and the second voltage drop at the second discharge timing following the first discharge timing are calculated.
A claim for adjusting the drive voltage by applying the adjustment voltage at the second discharge timing when the absolute value of the difference between the first voltage drop and the second voltage drop is equal to or greater than the second threshold value. Item 2. The printing apparatus according to item 1 or 2.
前記複数の電源回路の各々について、使用期間と、前記使用期間における前記吐出ノズルの数の累計である総吐出数とを記憶するメモリをさらに備え、
前記コントローラは、さらに、前記複数の電源回路の各々について、前記メモリに記憶された前記総吐出数と前記使用期間との積に応じて、前記駆動電圧を調整する請求項1〜5のいずれか一項に記載の印刷装置。
For each of the plurality of power supply circuits, a memory for storing the usage period and the total number of discharges, which is the cumulative number of the discharge nozzles in the usage period, is further provided.
The controller further adjusts the drive voltage for each of the plurality of power supply circuits according to the product of the total number of discharges stored in the memory and the usage period. The printing apparatus according to paragraph 1.
前記調整電圧は前記電圧降下に等しい請求項4又は5に記載の印刷装置。 The printing apparatus according to claim 4 or 5, wherein the adjusted voltage is equal to the voltage drop. 前記電圧降下は、前記吐出ノズル数と前記駆動電圧の値との積に基づいて算出される請求項7に記載の印刷装置。 The printing apparatus according to claim 7, wherein the voltage drop is calculated based on the product of the number of ejection nozzles and the value of the driving voltage.
JP2020063047A 2020-03-31 2020-03-31 Printing device Active JP7484339B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020063047A JP7484339B2 (en) 2020-03-31 2020-03-31 Printing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020063047A JP7484339B2 (en) 2020-03-31 2020-03-31 Printing device

Publications (2)

Publication Number Publication Date
JP2021160170A true JP2021160170A (en) 2021-10-11
JP7484339B2 JP7484339B2 (en) 2024-05-16

Family

ID=78004317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020063047A Active JP7484339B2 (en) 2020-03-31 2020-03-31 Printing device

Country Status (1)

Country Link
JP (1) JP7484339B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4894732B2 (en) 2007-11-16 2012-03-14 セイコーエプソン株式会社 Liquid ejecting apparatus and control method thereof
JP6025350B2 (en) 2012-03-09 2016-11-16 キヤノン株式会社 Inkjet recording apparatus and inkjet recording method
JP6724480B2 (en) 2016-03-30 2020-07-15 ブラザー工業株式会社 Printer
JP6848795B2 (en) 2017-09-29 2021-03-24 ブラザー工業株式会社 Droplet ejection device and computer program

Also Published As

Publication number Publication date
JP7484339B2 (en) 2024-05-16

Similar Documents

Publication Publication Date Title
JP2017177572A (en) Printing apparatus
JP6769200B2 (en) Control board, printing device and head module
JP6870645B2 (en) Droplet ejection device
US11420441B2 (en) Printing apparatus and printing method
JP2019119171A (en) Droplet discharge device
JP2021160170A (en) Printing device
US11504964B2 (en) Printing apparatus and printing method
CN110315845B (en) Power supply substrate and printing device
US10875294B2 (en) Liquid ejecting apparatus
JP7135684B2 (en) Droplet ejection device and image forming method
JP7501053B2 (en) LIQUID EJECTION HEAD AND PRINTING DEVICE EQUIPPED WITH LIQUID EJECTION HEAD
JP2023045287A (en) Image correction method and printer
JP2022151303A (en) Ink drop impact position correction method and printer
JP7499644B2 (en) Multi-output driver circuit
JP7499643B2 (en) Liquid ejection head drive circuit
US8857939B2 (en) Liquid ejection apparatus, controlling method thereof, and computer-readable medium for liquid ejection
JP2024146599A (en) Method for determining connected power supply circuit executed by controller connected to head unit, head system, head unit, line head, and printer
JP2018171854A (en) Liquid discharge device and method for setting voltage of liquid discharge device
JP2022085158A (en) Ejection adjustment method for head
JP2022041021A (en) Rank determination device of liquid discharge head and rank determination method of liquid discharge head
JP2020104389A (en) Method, arithmetic device, head device, and head unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240415

R150 Certificate of patent or registration of utility model

Ref document number: 7484339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150