JP2022085158A - Ejection adjustment method for head - Google Patents

Ejection adjustment method for head Download PDF

Info

Publication number
JP2022085158A
JP2022085158A JP2020196685A JP2020196685A JP2022085158A JP 2022085158 A JP2022085158 A JP 2022085158A JP 2020196685 A JP2020196685 A JP 2020196685A JP 2020196685 A JP2020196685 A JP 2020196685A JP 2022085158 A JP2022085158 A JP 2022085158A
Authority
JP
Japan
Prior art keywords
head
luminance data
luminance
data
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020196685A
Other languages
Japanese (ja)
Inventor
広紀 井上
Hironori Inoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2020196685A priority Critical patent/JP2022085158A/en
Publication of JP2022085158A publication Critical patent/JP2022085158A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ink Jet (AREA)

Abstract

To provide an ejection adjustment method for suppressing nonuniform density between head chips by suppressing an increase in luminance between head chips, in a printing device provided with a head having the plurality of head chips.SOLUTION: A predetermined test pattern is optically read to obtain first scan data corresponding to a read range and second scan data corresponding to a read range. Based on the first scan data, luminance data D1 of each of channels corresponding to the positions of nozzles in the read range is acquired. Based on the second scan data, luminance data D2 of each of channels corresponding to the positions of nozzles in the read range is acquired. Based on whether a difference Δ between the luminance data D1 and the luminance data D2 is within a predetermined range or not, a determination is made which one of the luminance data should be selected; and based on the selected one of the luminance data, allocation of five power circuits 21 to 25 in a line head is selected.SELECTED DRAWING: Figure 9

Description

本発明は、複数の電源回路及び複数のヘッドチップを含むヘッドの吐出調整方法に関する。 The present invention relates to a discharge adjusting method for a head including a plurality of power supply circuits and a plurality of head chips.

近年、大型のラインヘッドを有する印刷装置に対する需要が高まっている。大型のラインヘッドを形成する技術として、複数のヘッドチップを、ラインヘッドの長手方向に沿って千鳥状に並べて配置することが知られている(特許文献1参照)。 In recent years, there has been an increasing demand for printing devices having large line heads. As a technique for forming a large line head, it is known that a plurality of head chips are arranged in a staggered pattern along the longitudinal direction of the line head (see Patent Document 1).

特許第6669175号公報Japanese Patent No. 6669175

上述のような、長手方向に並んだ複数のヘッドチップを有するラインヘッドでは、長手方向に隣合う2つのヘッドチップは、互いに一部が長手方向に重なるように配置される。この場合において、各ヘッドチップの、長手方向において他のヘッドチップと重ならない領域(非重複領域)にあるノズルによって形成された画像の輝度よりも、長手方向において他のヘッドチップと重なる領域(重複領域)にあるノズルによって形成された画像の輝度の方が高くなる現象(輝度の端上がりと呼ばれる)が認められる。このような輝度の端上がりがあると、2つのヘッドチップの間において濃度むらが発生するため、画像品質に悪影響を及ぼすことになる。 In a line head having a plurality of head chips arranged in the longitudinal direction as described above, two head chips adjacent to each other in the longitudinal direction are arranged so as to partially overlap each other in the longitudinal direction. In this case, the luminance of the image formed by the nozzles in the region of each head chip that does not overlap with the other head chips in the longitudinal direction (non-overlapping region) is higher than the brightness of the image that overlaps with the other head chips in the longitudinal direction (overlap). A phenomenon (called an edge rise in brightness) is observed in which the brightness of the image formed by the nozzles in the region) is higher. If there is such a rise in brightness, density unevenness occurs between the two head chips, which adversely affects the image quality.

本発明は、複数のヘッドチップを有するラインヘッドなどのヘッドを備えた印刷装置において、ヘッドチップの間の輝度の端上がりを抑制して、2つのヘッドチップの間の濃度むらを抑えるための吐出調整方法を提供することを目的とする。 INDUSTRIAL APPLICABILITY In the present invention, in a printing apparatus provided with a head such as a line head having a plurality of head chips, the ejection for suppressing the edge rise of the luminance between the head chips and suppressing the density unevenness between the two head chips. The purpose is to provide an adjustment method.

本発明の態様に従えば、複数の電源回路及び複数のヘッドチップを含むヘッドの吐出調整方法であって、
前記ヘッドの前記複数のヘッドチップを用いて印刷された所定のパターンを第1の読取範囲にわたって光学的に読み取った第1のスキャンデータに基づいて、前記パターンの輝度に関する第1の輝度データを算出することと、
前記パターンを、前記第1の読取り範囲を包含し、且つ、前記第1の読取り範囲よりも広い第2の読取り範囲にわたって光学的に読み取った第2のスキャンデータに基づいて、前記パターンの輝度に関する第2の輝度データを算出することと、
前記第1の輝度データと前記第2の輝度データとの差分が所定の範囲内にあるかどうかに基づいて、前記第1の輝度データ及び前記第2の輝度データのうち、いずれか一方の輝度データを選択することと、
選択された前記一方の輝度データに基づいて、前記ヘッドの前記ヘッドチップの1つにおける前記複数の電源回路の割り当てを選択することと、
を備えるヘッドの吐出調整方法が提供される。
According to the aspect of the present invention, it is a discharge adjustment method of a head including a plurality of power supply circuits and a plurality of head chips.
The first luminance data regarding the luminance of the pattern is calculated based on the first scan data obtained by optically reading a predetermined pattern printed by the plurality of head chips of the head over the first reading range. To do and
The pattern is related to the luminance of the pattern based on the second scan data which includes the first reading range and is optically read over a second reading range wider than the first reading range. Calculating the second luminance data and
The luminance of either the first luminance data or the second luminance data is based on whether or not the difference between the first luminance data and the second luminance data is within a predetermined range. Selecting data and
To select the allocation of the plurality of power circuits in one of the head chips of the head based on the selected luminance data of one of the heads.
A discharge adjusting method for a head comprising the above is provided.

本発明の態様によれば、複数のヘッドチップの間における輝度の端上がりの発生を抑制して、複数のヘッドチップの間の濃度むらを抑えることができる。 According to the aspect of the present invention, it is possible to suppress the occurrence of the edge rise of the luminance among the plurality of head chips and suppress the density unevenness between the plurality of head chips.

本実施形態のプリンタ1の要部構成の一例を示す平面図である。It is a top view which shows an example of the main part structure of the printer 1 of this embodiment. 本実施形態のヘッドチップ11の一例を示す底面図である。It is a bottom view which shows an example of the head tip 11 of this embodiment. 本実施形態のヘッドチップ11が備える第2基板50と、第2基板50と接続されたフレキシブル回路基板60との構成の一例を示すブロック図である。It is a block diagram which shows an example of the structure of the 2nd board 50 provided in the head chip 11 of this embodiment, and the flexible circuit board 60 connected to the 2nd board 50. ドライバIC27が備える回路構成の一例を示す図である。It is a figure which shows an example of the circuit structure which a driver IC 27 has. ドライバIC27が備える波形生成回路30の構成の一例を示す回路図である。It is a circuit diagram which shows an example of the structure of the waveform generation circuit 30 provided in the driver IC 27. テストパターンTPとヒストグラムH1を示す説明図である。It is explanatory drawing which shows the test pattern TP and the histogram H1. テストパターンTPとヒストグラムH2を示す説明図である。It is explanatory drawing which shows the test pattern TP and the histogram H2. 4つの近似曲線(L1~L4)を説明するための説明図である。It is explanatory drawing for demonstrating four approximate curves (L1 to L4). 第1実施形態にかかるヘッドの吐出調整方法を説明するためのフローチャートである。It is a flowchart for demonstrating the ejection adjustment method of the head which concerns on 1st Embodiment. 第2実施形態にかかるヘッドの吐出調整方法を説明するためのフローチャートの一部である。It is a part of the flowchart for explaining the discharge adjustment method of the head which concerns on 2nd Embodiment. 第2実施形態にかかるヘッドの吐出調整方法を説明するためのフローチャートの一部である。It is a part of the flowchart for explaining the discharge adjustment method of the head which concerns on 2nd Embodiment.

<第1実施形態>
以下、本開示の第1実施形態について、図1~9を参照しつつ説明する。
<First Embodiment>
Hereinafter, the first embodiment of the present disclosure will be described with reference to FIGS. 1 to 9.

図1において、シートS(記録媒体)の搬送方向がプリンタ1の前後方向に対応する。詳細には、搬送方向の下流側が前方に対応し、搬送方向の上流側が後方に対応する。また、シートSの幅方向は、シートSが搬送される面(図1の紙面と平行な面)と平行で、且つ、前記搬送方向と直交する方向であり、プリンタ1の左右方向に対応する。なお、図1に示されるように、プリンタ1を前方から見たときの左側がプリンタ1の左方、図1の右側がプリンタ1の右方である。さらに、シートSの搬送面と直交する方向(図1の紙面に直交する方向)を、プリンタ1の上下方向と定義する。図1において、紙面表側が上方、紙面裏側が下方である。以下では、前後方向、左右方向、上下方向を適宜使用して説明する。 In FIG. 1, the transport direction of the sheet S (recording medium) corresponds to the front-back direction of the printer 1. Specifically, the downstream side in the transport direction corresponds to the front, and the upstream side in the transport direction corresponds to the rear. Further, the width direction of the sheet S is a direction parallel to the surface on which the sheet S is conveyed (a surface parallel to the paper surface in FIG. 1) and orthogonal to the conveying direction, and corresponds to the left-right direction of the printer 1. .. As shown in FIG. 1, the left side when the printer 1 is viewed from the front is the left side of the printer 1, and the right side of FIG. 1 is the right side of the printer 1. Further, the direction orthogonal to the transport surface of the sheet S (the direction orthogonal to the paper surface of FIG. 1) is defined as the vertical direction of the printer 1. In FIG. 1, the front side of the paper surface is the upper side, and the back side of the paper surface is the lower side. In the following, the front-back direction, the left-right direction, and the up-down direction will be described as appropriate.

図1に示すように、プリンタ1は、筐体2と、プラテン3と、4つのラインヘッド4と、2つの搬送ローラ5A、5Bと、コントローラ7とを主に備える。 As shown in FIG. 1, the printer 1 mainly includes a housing 2, a platen 3, four line heads 4, two transport rollers 5A and 5B, and a controller 7.

プラテン3は筐体2の内部に配置されている。プラテン3の上面には、シートSが載置される。4個のラインヘッド4は、プラテン3の上方において、前後方向に並ぶように配置されている。2個の搬送ローラ5A、5Bは、前後方向にプラテン3を挟むように、プラテン3に対して後側と前側にそれぞれ配置されている。2個の搬送ローラ5A、5Bは、図示しないモータによってそれぞれ駆動され、プラテン3上のシートSを前方(搬送方向下流側)へ搬送する。 The platen 3 is arranged inside the housing 2. A sheet S is placed on the upper surface of the platen 3. The four line heads 4 are arranged above the platen 3 so as to be arranged in the front-rear direction. The two transport rollers 5A and 5B are arranged on the rear side and the front side of the platen 3 so as to sandwich the platen 3 in the front-rear direction. The two transport rollers 5A and 5B are driven by motors (not shown), respectively, and transport the sheet S on the platen 3 forward (downstream in the transport direction).

図3に示すように、コントローラ7は第1基板71を備える。第1基板71は、FPGA(Field Programmable Gate Array)711、不図示のROM(Read Only Memory)、不図示のRAM(Random Access Memory)、EEPROM(Electrically Erasable Programmable Read-Only Memory)712などを備える。コントローラ7は、パーソナルコンピュータ、スマートフォン等の外部装置9と相互に通信が可能である。コントローラ7は、外部装置9又はプリンタ1が具備する不図示の操作部からの指示により、当該ROMに格納されたプログラムに従って各ラインヘッド4及び搬送ローラ5A、5Bの動作を制御する。なお、FPGA711に代えて、又はFPGA711に加えて、CPU(Central Processing Unit)又はMPU(Microprocessor Unit)を使用してもよい。 As shown in FIG. 3, the controller 7 includes a first substrate 71. The first substrate 71 includes an FPGA (Field Programmable Gate Array) 711, a ROM (Read Only Memory) (not shown), a RAM (Random Access Memory) (not shown), an EEPROM (Electrically Elementary Memory), an EEPROM (Electrically Memory), etc. The controller 7 can communicate with an external device 9 such as a personal computer or a smartphone. The controller 7 controls the operation of each line head 4 and the transfer rollers 5A and 5B according to a program stored in the ROM according to an instruction from an operation unit (not shown) provided in the external device 9 or the printer 1. A CPU (Central Processing Unit) or an MPU (Microprocessor Unit) may be used in place of the FPGA 711 or in addition to the FPGA 711.

例えばコントローラ7は、搬送ローラ5A、5Bを駆動するモータを制御して、搬送ローラ5A、5BにシートSを前方に搬送させる。また、コントローラ7は、各ラインヘッド4を制御してシートSに向けてインクを吐出させる。これにより、シートSに画像が印刷される。なお、シートSは、搬送方向の上流端を含む供給ロールと、搬送方向の下流端を含む回収ロールとからなるロール状のシートであってもよい。この場合、供給ロールは搬送方向上流側の搬送ローラ5Aに取り付けられてもよく、回収ロールは搬送方向下流側の搬送ローラ5Bに取り付けられてもよい。あるいは、シートSは、搬送方向の上流端を含む供給ロールのみを含むロール状のシートであってもよい。この場合、供給ロールは搬送方向上流側の搬送ローラ5Aに取り付けられてもよい。 For example, the controller 7 controls the motor that drives the transport rollers 5A and 5B, and causes the transport rollers 5A and 5B to transport the seat S forward. Further, the controller 7 controls each line head 4 to eject ink toward the sheet S. As a result, the image is printed on the sheet S. The sheet S may be a roll-shaped sheet including a supply roll including an upstream end in the transport direction and a recovery roll including the downstream end in the transport direction. In this case, the supply roll may be attached to the transport roller 5A on the upstream side in the transport direction, and the recovery roll may be attached to the transport roller 5B on the downstream side in the transport direction. Alternatively, the sheet S may be a roll-shaped sheet containing only the supply roll including the upstream end in the transport direction. In this case, the supply roll may be attached to the transport roller 5A on the upstream side in the transport direction.

図1に示されるように、筐体2には、4個のラインヘッド4に対応して、4個のヘッド保持部8が取り付けられている。4個のヘッド保持部8は、プラテン3の上方で、且つ、前後方向における搬送ローラ5A、5Bの間の位置において、前後に並んで配置されている。各ヘッド保持部8によって、1個のラインヘッド4が保持される。 As shown in FIG. 1, four head holding portions 8 are attached to the housing 2 corresponding to the four line heads 4. The four head holding portions 8 are arranged side by side above the platen 3 and at positions between the transport rollers 5A and 5B in the front-rear direction. One line head 4 is held by each head holding portion 8.

4個のラインヘッド4はそれぞれ、シアン(C)、マゼンタ(M)、イエロー(Y)、ブラック(K)の4色のインクを吐出する。各ラインヘッド4には、図示しないインクタンクから、対応する色のインクが供給される。 Each of the four line heads 4 ejects four colors of ink, cyan (C), magenta (M), yellow (Y), and black (K). Ink of the corresponding color is supplied to each line head 4 from an ink tank (not shown).

図1に示すように、本実施形態の各ラインヘッド4は、10個のヘッドチップ11を備える。10個のヘッドチップ11は、左右方向に沿って千鳥状に2列に配置されている。1つのラインヘッド4には1色のインクが供給されるので、当該1つのラインヘッド4に含まれる10個のヘッドチップ11からは、当該1色のインクが吐出される。 As shown in FIG. 1, each line head 4 of the present embodiment includes 10 head chips 11. The 10 head tips 11 are arranged in two rows in a staggered manner along the left-right direction. Since one color of ink is supplied to one line head 4, the one color of ink is ejected from the ten head chips 11 included in the one line head 4.

図2に示すように、本実施形態の各ヘッドチップ11の底面には、複数のノズル11aが開口している。なお、本実施形態においては、各ヘッドチップ11は1680個のノズル11aを有しているが、図2においては、図面を見やすくするために一部のノズル11aのみが図示されている。ノズル11aは、前後方向に並んだ4つのノズル列r1~r4を形成している。各ノズル列r1~r4に含まれるノズル11aは、左右方向に延在するように所定のピッチPで配置されている。4つのノズル列r1~r4は、左右方向において互いにP/4ずつずれるように配置されている。なお、各ヘッドチップ11には図示しないマニホールドが2個形成されており、ノズル列r1及びr2を構成するノズル11aには、一方のマニホールドからインクが供給される。また、ノズル列r3及びr4を構成するノズル11aには、他方のマニホールドからインクが供給される。各ヘッドチップ11における各ノズル11aの位置は、当該ノズル11aが属するノズル列と搬送方向の位置とによって、一意に特定される。 As shown in FIG. 2, a plurality of nozzles 11a are opened on the bottom surface of each head chip 11 of the present embodiment. In the present embodiment, each head tip 11 has 1680 nozzles 11a, but in FIG. 2, only a part of the nozzles 11a is shown for easy viewing of the drawings. The nozzles 11a form four nozzle rows r1 to r4 arranged in the front-rear direction. The nozzles 11a included in the nozzle rows r1 to r4 are arranged at a predetermined pitch P so as to extend in the left-right direction. The four nozzle rows r1 to r4 are arranged so as to be displaced by P / 4 from each other in the left-right direction. Two manifolds (not shown) are formed in each head chip 11, and ink is supplied to the nozzles 11a constituting the nozzle rows r1 and r2 from one of the manifolds. Ink is supplied from the other manifold to the nozzles 11a constituting the nozzle rows r3 and r4. The position of each nozzle 11a in each head chip 11 is uniquely specified by the nozzle row to which the nozzle 11a belongs and the position in the transport direction.

また、各ヘッドチップ11には、第2基板50(図3参照)及びフレキシブル回路基板60(図3参照)と、ノズル11aと同数の駆動素子111(図5参照)とが備えられている。本実施形態のプリンタ1は4個のラインヘッド4を備え、各ラインヘッド4は10個のヘッドチップ11を備えるので、プリンタ1は、40個のヘッドチップ11を備える。従って、第2基板50の数も40個となり、第2基板50と接続されたフレキシブル回路基板60の数も40個となる。図3に示すように、コントローラ7の第1基板71は、40個の第2基板50に接続される。なお図3では、便宜上、1個の第2基板50と1個のフレキシブル回路基板60のみを示している。 Further, each head chip 11 is provided with a second substrate 50 (see FIG. 3), a flexible circuit board 60 (see FIG. 3), and the same number of drive elements 111 (see FIG. 5) as the nozzles 11a. Since the printer 1 of the present embodiment includes four line heads 4, and each line head 4 includes ten head chips 11, the printer 1 includes 40 head chips 11. Therefore, the number of the second substrate 50 is also 40, and the number of the flexible circuit boards 60 connected to the second substrate 50 is also 40. As shown in FIG. 3, the first board 71 of the controller 7 is connected to 40 second boards 50. Note that FIG. 3 shows only one second substrate 50 and one flexible circuit board 60 for convenience.

図3に示されるように、第2基板50は、FPGA51、EEPROMなどの不揮発性メモリ52と、D/Aコンバータ20と、電源回路21~26とを備える。フレキシブル回路基板60は、EEPROMなどの不揮発性メモリ62と、ドライバIC27とを備える。 As shown in FIG. 3, the second substrate 50 includes a non-volatile memory 52 such as FPGA 51 and EEPROM, a D / A converter 20, and power supply circuits 21 to 26. The flexible circuit board 60 includes a non-volatile memory 62 such as EEPROM and a driver IC 27.

FPGA51は、第1基板71に設けられたFPGA711の制御の下、電源回路21~26の出力電圧を設定するためのデジタルの設定信号を、D/Aコンバータ20に出力する。 The FPGA 51 outputs a digital setting signal for setting the output voltage of the power supply circuits 21 to 26 to the D / A converter 20 under the control of the FPGA 711 provided on the first substrate 71.

D/Aコンバータ20は、FPGA51が出力するデジタルの設定信号をアナログの設定信号に変換して電源回路21~26に出力する。 The D / A converter 20 converts the digital setting signal output by the FPGA 51 into an analog setting signal and outputs it to the power supply circuits 21 to 26.

電源回路21~26として、例えば、FET、インダクタ、抵抗、電解コンデンサ等の複数の電子部品で構成されるDC/DCコンバータを用いることができる。各電源回路21~26は、設定信号で指定された出力電圧をドライバIC27に出力する。本実施形態において、電源回路21~26は全て、出力電圧が異なるように設定されている。本実施形態においては、電源回路21の出力電圧は22V、電源回路22の出力電圧は21V、電源回路23の出力電圧は20V、電源回路24の出力電圧は19V、電源回路25の出力電圧は18V、そして、電源回路26の出力電圧は24Vである。 As the power supply circuits 21 to 26, for example, a DC / DC converter composed of a plurality of electronic components such as FETs, inductors, resistors, and electrolytic capacitors can be used. Each power supply circuit 21 to 26 outputs the output voltage specified by the set signal to the driver IC 27. In the present embodiment, the power supply circuits 21 to 26 are all set so that the output voltages are different. In this embodiment, the output voltage of the power supply circuit 21 is 22V, the output voltage of the power supply circuit 22 is 21V, the output voltage of the power supply circuit 23 is 20V, the output voltage of the power supply circuit 24 is 19V, and the output voltage of the power supply circuit 25 is 18V. And the output voltage of the power supply circuit 26 is 24V.

ドライバIC27は、配線VDD1を介して電源回路21と接続され、配線VDD2を介して電源回路22と接続され、配線VDD3を介して電源回路23と接続され、配線VDD4を介して電源回路24と接続され、配線VDD5を介して電源回路25と接続され、配線HVDDを介して電源回路26と接続されている。なお、電源回路26は、後述の駆動素子111と配線VCOMを介して接続されている。配線HVDDと配線VCOMは、電源回路26から引き出された配線が、経路の途中で2つの配線に分岐したものである。 The driver IC 27 is connected to the power supply circuit 21 via the wiring VDD1, is connected to the power supply circuit 22 via the wiring VDD2, is connected to the power supply circuit 23 via the wiring VDD3, and is connected to the power supply circuit 24 via the wiring VDD4. It is connected to the power supply circuit 25 via the wiring VDD5, and is connected to the power supply circuit 26 via the wiring H VDD. The power supply circuit 26 is connected to the drive element 111, which will be described later, via a wiring VCOM. In the wiring H VDD and the wiring VCOM, the wiring drawn from the power supply circuit 26 is branched into two wirings in the middle of the route.

電源回路21~26は、配線VDD1~VDD5及び配線HVDDを介して、ドライバIC27の内部に形成された波形生成回路30(1)~波形生成回路30(n)(nは2以上の自然数であり、本実施形態では、ヘッドチップ11が有する駆動素子111の数に等しい)に接続されている(図4参照)。 The power supply circuits 21 to 26 are a waveform generation circuit 30 (1) to a waveform generation circuit 30 (n) (n is a natural number of 2 or more) formed inside the driver IC 27 via the wirings VDD1 to VDD5 and the wiring H VDD. In this embodiment, it is connected to (equal to the number of drive elements 111 included in the head chip 11) (see FIG. 4).

波形生成回路30(1)~30(n)は、各ヘッドチップ11が備えているn個の駆動素子111にそれぞれ対応して備えられている。つまり、波形生成回路30(1)~30(n)は、各ヘッドチップ11が備えているn個のノズル11aにそれぞれ対応して備えられている。ドライバIC27は、n本の信号線34(1)~34(n)と接続されている。ドライバIC27は、n本の信号線34(1)~34(n)を介して、n個の駆動素子111と接続されている。各信号線34は、駆動素子111の個別電極と接続されている。 The waveform generation circuits 30 (1) to 30 (n) are provided corresponding to the n drive elements 111 included in each head chip 11. That is, the waveform generation circuits 30 (1) to 30 (n) are provided corresponding to the n nozzles 11a provided in each head chip 11. The driver IC 27 is connected to n signal lines 34 (1) to 34 (n). The driver IC 27 is connected to n drive elements 111 via n signal lines 34 (1) to 34 (n). Each signal line 34 is connected to an individual electrode of the drive element 111.

また、図4に示されるように、ドライバIC27は、n個の駆動素子111に対応して設けられたn個のセレクタ90(1)~90(n)を備える。各セレクタ90は、ドライバIC27の内部に形成された複数のFETなどから構成されるハードウェアの構成要素である。 Further, as shown in FIG. 4, the driver IC 27 includes n selectors 90 (1) to 90 (n) provided corresponding to the n drive elements 111. Each selector 90 is a hardware component composed of a plurality of FETs and the like formed inside the driver IC 27.

電源回路26は、駆動素子111のVCOM用電源電圧、あるいは後述のPMOSトランジスタ311~315のHVDD(ハイサイド側バックゲート電圧)として使用することができる。 The power supply circuit 26 can be used as the VCOM power supply voltage of the drive element 111 or as the H VDD (high side backgate voltage) of the polyclonal transistors 311 to 315 described later.

図3に示されるように、ドライバIC27は、n本の制御線33(1)~33(n)及び制御線40を介してFPGA51と接続されている。制御線33(1)~33(n)は、上述のn個の波形生成回路30(1)~30(n)に対応して設けられた制御線である。各制御線33には、各波形生成回路30に備えられたFETを制御するための信号が伝播される。この信号に従って、波形生成回路30は、駆動素子111を駆動する駆動信号を生成し、生成した駆動信号を、信号線34を介して駆動素子111に出力する。 As shown in FIG. 3, the driver IC 27 is connected to the FPGA 51 via n control lines 33 (1) to 33 (n) and a control line 40. The control lines 33 (1) to 33 (n) are control lines provided corresponding to the above-mentioned n waveform generation circuits 30 (1) to 30 (n). A signal for controlling the FET provided in each waveform generation circuit 30 is propagated to each control line 33. According to this signal, the waveform generation circuit 30 generates a drive signal for driving the drive element 111, and outputs the generated drive signal to the drive element 111 via the signal line 34.

また、制御線40には、ドライバIC27が有するn個のセレクタ90(1)~90(n)を制御するための制御信号が伝送される。FPGA51は、n個のセレクタ90(1)~90(n)を制御することで、各信号線34に出力する駆動信号を生成するための電源回路を選択する。 Further, a control signal for controlling the n selectors 90 (1) to 90 (n) of the driver IC 27 is transmitted to the control line 40. The FPGA 51 selects a power supply circuit for generating a drive signal to be output to each signal line 34 by controlling n selectors 90 (1) to 90 (n).

次に、ドライバIC27が備える回路構成の一例を、図4を参照しつつ説明する。図4に示されるように、ドライバIC27は、n個の波形生成回路30(1)~30(n)と、波形生成回路30(1)~30(n)にそれぞれ対応して備えられたn個のセレクタ90(1)~90(n)を備える。 Next, an example of the circuit configuration included in the driver IC 27 will be described with reference to FIG. As shown in FIG. 4, the driver IC 27 is provided corresponding to n waveform generation circuits 30 (1) to 30 (n) and waveform generation circuits 30 (1) to 30 (n), respectively. The selector 90 (1) to 90 (n) is provided.

ドライバIC27は、同様の構成をノズルの数と同じn個分備えているので、以下では、代表して制御線33(1)と、信号線34(1)との間に備えられた回路構成について説明する。ドライバIC27には、制御線33(1)と信号線34(1)と間に、セレクタ90(1)と波形生成回路30(1)が形成されている。 Since the driver IC 27 has the same configuration as n nozzles, the circuit configuration provided below is typically provided between the control line 33 (1) and the signal line 34 (1). Will be explained. In the driver IC 27, a selector 90 (1) and a waveform generation circuit 30 (1) are formed between the control line 33 (1) and the signal line 34 (1).

FPGA51からの制御線33(1)は、セレクタ90(1)と接続されている。制御線33(1)はFPGA51とセレクタ90(1)とを結ぶ経路の途中で分岐しており、制御線33(1)から分岐した制御線SB(1)は波形生成回路30(1)と接続されている。 The control line 33 (1) from the FPGA 51 is connected to the selector 90 (1). The control line 33 (1) is branched in the middle of the path connecting the FPGA 51 and the selector 90 (1), and the control line SB (1) branched from the control line 33 (1) is connected to the waveform generation circuit 30 (1). It is connected.

セレクタ90(1)と波形生成回路30(1)とは、5本の制御線S1(1)、S2(1)、S3(1)、S4(1)、及びS5(1)で接続されている。セレクタ90(1)は、FPGA51からの指示に従って、5本の制御線S1(1)、S2(1)、S3(1)、S4(1)、及びS5(1)の中から選択されるいずれか一つの制御線を、制御線33(1)と接続する。 The selector 90 (1) and the waveform generation circuit 30 (1) are connected by five control lines S1 (1), S2 (1), S3 (1), S4 (1), and S5 (1). There is. The selector 90 (1) is selected from the five control lines S1 (1), S2 (1), S3 (1), S4 (1), and S5 (1) according to the instruction from the FPGA 51. One control line is connected to the control line 33 (1).

波形生成回路30(1)には、上述の配線VDD1~VDD5と接続される5つの配線と、配線HVDDと接続される配線と、配線GNDと接続される配線とが接続されている。 In the waveform generation circuit 30 (1), five wirings connected to the above-mentioned wirings VDD1 to VDD5, a wiring connected to the wiring H VDD, and a wiring connected to the wiring GND are connected.

次に、本実施形態のヘッドチップ11が備える波形生成回路30(1)~30(n)の構成の一例について、図5を参照しつつ説明する。なお、波形生成回路30(1)~30(n)は、同様の構成を有するので、以下では、波形生成回路30(1)について説明する。波形生成回路30(1)は、5個のPMOS(P-type Metal Oxide Semiconductor)トランジスタ311~315(図5では、2つのみ図示)、1個のNMOS(N-type Metal Oxide Semiconductor)トランジスタ32、抵抗35などを備える。波形生成回路30(1)は、信号線34(1)を介して、駆動素子111の個別電極と接続されている。 Next, an example of the configuration of the waveform generation circuits 30 (1) to 30 (n) included in the head chip 11 of the present embodiment will be described with reference to FIG. Since the waveform generation circuits 30 (1) to 30 (n) have the same configuration, the waveform generation circuit 30 (1) will be described below. The waveform generation circuit 30 (1) has five polyclonal (P-type Metal Oxide Semiconductor) transistors 311 to 315 (only two are shown in FIG. 5), and one IGMP (N-type Metal Oxide Semiconductor) transistor 32. , Resistance 35 and the like. The waveform generation circuit 30 (1) is connected to the individual electrodes of the drive element 111 via the signal line 34 (1).

本実施形態の駆動素子111は、一つの圧力室に対して、個別電極と第1の定電位電極との間に挟まれる第1活性部と、個別電極と第2の定電位電極との間に挟まれる第2活性部とを備える圧電素子である。このため、駆動素子111は、キャパシタ111bと、キャパシタ111b′を備える。 The drive element 111 of the present embodiment has, for one pressure chamber, between the first active portion sandwiched between the individual electrode and the first constant potential electrode, and between the individual electrode and the second constant potential electrode. It is a piezoelectric element provided with a second active portion sandwiched between the two. Therefore, the drive element 111 includes a capacitor 111b and a capacitor 111b'.

5つのPMOSトランジスタ311~315の5つのソース端子311a~315aにはそれぞれ、配線VDD1~VDD5が接続されている。NMOSトランジスタ32のソース端子32aは、グランドに接続されている。つまり、PMOSトランジスタ311は、配線VDD1を介して電源回路21と接続されている。PMOSトランジスタ312は、配線VDD2を介して電源回路22と接続されている。PMOSトランジスタ313は、配線VDD3を介して電源回路23と接続されている。PMOSトランジスタ314は、配線VDD4を介して電源回路24と接続されている。PMOSトランジスタ315は、配線VDD5を介して電源回路25と接続されている。 Wiring VDD1 to VDD5 are connected to the five source terminals 311a to 315a of the five polyclonal transistors 311 to 315, respectively. The source terminal 32a of the MIMO transistor 32 is connected to the ground. That is, the polyclonal transistor 311 is connected to the power supply circuit 21 via the wiring VDD1. The polyclonal transistor 312 is connected to the power supply circuit 22 via the wiring VDD2. The polyclonal transistor 313 is connected to the power supply circuit 23 via the wiring VDD3. The polyclonal transistor 314 is connected to the power supply circuit 24 via the wiring VDD4. The polyclonal transistor 315 is connected to the power supply circuit 25 via the wiring VDD5.

PMOSトランジスタ311のゲート端子311cには、制御線S1(1)が接続されている。PMOSトランジスタ312のゲート端子312cには、制御線S2(1)が接続されている。PMOSトランジスタ313のゲート端子313cには、制御線S3(1)が接続されている。PMOSトランジスタ314のゲート端子314cには、制御線S4(1)が接続されている。PMOSトランジスタ315のゲート端子315cには、制御線S5(1)が接続されている。また、NMOSトランジスタ32のゲート端子32cには、制御線SB(1)が接続されている。 A control line S1 (1) is connected to the gate terminal 311c of the polyclonal transistor 311. A control line S2 (1) is connected to the gate terminal 312c of the polyclonal transistor 312. A control line S3 (1) is connected to the gate terminal 313c of the polyclonal transistor 313. A control line S4 (1) is connected to the gate terminal 314c of the polyclonal transistor 314. A control line S5 (1) is connected to the gate terminal 315c of the polyclonal transistor 315. Further, a control line SB (1) is connected to the gate terminal 32c of the MIMO transistor 32.

また、5つのPMOSトランジスタ311~315のドレイン端子311b~315bは、抵抗35の一端に接続されている。また、NMOSトランジスタ32のドレイン端子32bは、抵抗35の一端に接続されている。抵抗35の他端は、駆動素子111の個別電極(キャパシタ111b′の他端及びキャパシタ111bの一端)に接続されている。駆動素子111の第1の定電位電極(キャパシタ111b′の一端)はVCOMに接続され、駆動素子111の第2の定電位電極(キャパシタ111bの他端)はグラウンドに接続されている。 Further, the drain terminals 311b to 315b of the five polyclonal transistors 311 to 315 are connected to one end of the resistor 35. Further, the drain terminal 32b of the NaOH transistor 32 is connected to one end of the resistor 35. The other end of the resistor 35 is connected to an individual electrode of the drive element 111 (the other end of the capacitor 111b'and one end of the capacitor 111b). The first constant potential electrode (one end of the capacitor 111b') of the drive element 111 is connected to the VCOM, and the second constant potential electrode (the other end of the capacitor 111b) of the drive element 111 is connected to the ground.

FPGA51が、制御線33(1)にローレベル(「L」)の信号を出力すると、PMOSトランジスタ311~315のうち、上述のセレクタ90(1)で選択された信号線と接続されたいずれか一つのPMOSトランジスタはオン状態となる。電源回路21~25のいずれか一つから供給される電圧によってキャパシタ111bが充電され、キャパシタ111b′が放電される。一方、FPGA51が、制御線33(1)にハイレベル(「H」)の信号を出力すると、NMOSトランジスタ32はオン状態となり、電源回路21~25のうちのいずれか一つから出力される電圧によってキャパシタ111b′が充電され、キャパシタ111bが放電される。キャパシタ111b、111b′が交互に充電及び放電を行うことによって、駆動素子111は変形し、ノズルの吐出口11aからインクが吐出される。 When the FPGA 51 outputs a low level (“L”) signal to the control line 33 (1), any one of the polyclonal transistors 311 to 315 connected to the signal line selected by the selector 90 (1) described above. One polyclonal transistor is turned on. The capacitor 111b is charged by the voltage supplied from any one of the power supply circuits 21 to 25, and the capacitor 111b'is discharged. On the other hand, when the FPGA 51 outputs a high level (“H”) signal to the control line 33 (1), the nanotube transistor 32 is turned on and the voltage output from any one of the power supply circuits 21 to 25. Charges the capacitor 111b'and discharges the capacitor 111b. By alternately charging and discharging the capacitors 111b and 111b', the driving element 111 is deformed and ink is discharged from the ejection port 11a of the nozzle.

すなわち、信号線34(1)には駆動素子111を駆動する駆動信号が出力される。セレクタ90(1)が、5つの制御線S1(1)~S5(1)のうちから接続する制御線を一つ選択することで、駆動信号を生成する電源回路を電源回路21~25の中から選択することができる。このように、コントローラ7は、FPGA711を介してFPGA51及びドライバIC27のセレクタ90を制御することにより、各駆動素子111に対して、電源回路21~25のうちのいずれの電源回路を用いて駆動信号を生成するかを選択することができる。言い換えると、コントローラ7は、各駆動素子111を駆動する駆動信号の電圧を調整することができる。 That is, a drive signal for driving the drive element 111 is output to the signal line 34 (1). The power supply circuit that generates a drive signal by selecting one control line to be connected from the five control lines S1 (1) to S5 (1) by the selector 90 (1) is included in the power supply circuits 21 to 25. You can choose from. As described above, the controller 7 controls the selector 90 of the FPGA 51 and the driver IC 27 via the FPGA 711, so that the drive signal is used for each drive element 111 by using any of the power supply circuits 21 to 25. You can choose whether to generate. In other words, the controller 7 can adjust the voltage of the drive signal that drives each drive element 111.

次に、本実施形態のプリンタ1における輝度上がりについて説明する。図6は、本実施形態のプリンタ1を用いて印刷されたテストパターンTPと、テストパターンTPの読取範囲AR1をスキャナで読み取ることによって取得された輝度分布のヒストグラムH1を示している。図7は、同じテストパターンTPの読取範囲AR2をスキャナで読み取ることによって取得された輝度分布のヒストグラムH2を示している。 Next, the increase in brightness in the printer 1 of the present embodiment will be described. FIG. 6 shows a test pattern TP printed using the printer 1 of the present embodiment and a histogram H1 of a luminance distribution obtained by scanning the reading range AR1 of the test pattern TP with a scanner. FIG. 7 shows a histogram H2 of the luminance distribution obtained by scanning the reading range AR2 of the same test pattern TP with a scanner.

テストパターンTPは、4個のラインヘッド4に対応した4つの同形状のパターンを有しており、それぞれ、シアン(C)、マゼンタ(M)、イエロー(Y)、ブラック(K)のインクで形成されている。なお、図6、7においては、シアン(C)、マゼンタ(M)のインクで形成されたパターンの一部が図示されている。 The test pattern TP has four patterns of the same shape corresponding to the four line heads 4, with cyan (C), magenta (M), yellow (Y), and black (K) inks, respectively. It is formed. In addition, in FIGS. 6 and 7, a part of the pattern formed by the ink of cyan (C) and magenta (M) is shown.

図6に示される読取範囲AR1は、あるヘッドチップ11に含まれる1680個のノズル11aによって形成された領域である。図6においては1つの読取範囲AR1だけが図示されているが、10個のヘッドチップ11に対応した10個の矩形状のパターンにそれぞれ読取範囲AR1が設定される。図6のヒストグラムH1において、1chはそれぞれ1つのノズルに対応しており、読取範囲AR1は1680ch分(141ch~1820ch)に対応する。なお、前述のように10個のヘッドチップ11は千鳥状に左右方向に並んでおり、各ヘッドチップ11の左右方向の両端は、左右方向に隣接するヘッドチップ11と前後方向に重なっている。これに対応して、読取範囲AR1の両端部分は、あるヘッドチップ11のノズル11aのうち、前後方向において隣接するヘッドチップ11と重なる位置にあるノズル11aに対応している。 The reading range AR1 shown in FIG. 6 is a region formed by 1680 nozzles 11a included in a certain head chip 11. Although only one reading range AR1 is shown in FIG. 6, the reading range AR1 is set for each of the ten rectangular patterns corresponding to the ten head chips 11. In the histogram H1 of FIG. 6, 1ch each corresponds to one nozzle, and the reading range AR1 corresponds to 1680ch (141ch to 1820ch). As described above, the ten head chips 11 are arranged in a staggered manner in the left-right direction, and both ends of each head chip 11 in the left-right direction overlap with the head chips 11 adjacent to each other in the left-right direction in the front-rear direction. Correspondingly, both ends of the reading range AR1 correspond to the nozzles 11a of the nozzles 11a of a certain head chip 11 at positions overlapping with the adjacent head chips 11 in the front-rear direction.

図7に示される読取範囲AR2は、読取範囲AR1を左右方向に拡張した領域である。読取範囲AR2の左右方向の両端の、読取範囲AR1の外側の領域は、左右方向に隣接する別のヘッドチップ11に含まれるノズル11aによって形成されたものである。図7においては1つの読取範囲AR2だけが図示されているが、10個のヘッドチップ11に対応した10個の矩形状のパターンにそれぞれ読取範囲AR2が設定される。本実施形態では、読取範囲AR2は、1つのヘッドチップ11に含まれる1680個のノズル11aと、当該ヘッドチップ11と左右方向に隣接するヘッドチップ11に含まれる280個のノズル11aによって形成されている。図7のヒストグラムH2において、読取範囲AR2は1960ch分(1ch~1960ch)に対応する。 The reading range AR2 shown in FIG. 7 is a region obtained by extending the reading range AR1 in the left-right direction. The regions outside the reading range AR1 at both ends of the reading range AR2 in the left-right direction are formed by the nozzles 11a included in another head chip 11 adjacent in the left-right direction. Although only one reading range AR2 is shown in FIG. 7, the reading range AR2 is set for each of the 10 rectangular patterns corresponding to the 10 head chips 11. In the present embodiment, the reading range AR2 is formed by 1680 nozzles 11a included in one head chip 11 and 280 nozzles 11a included in the head chips 11 adjacent to the head chip 11 in the left-right direction. There is. In the histogram H2 of FIG. 7, the reading range AR2 corresponds to 1960ch (1ch to 1960ch).

図6のヒストグラムH1から、読取範囲AR1の左右方向の両端、即ち、左右方向に隣接する別のヘッドチップ11と前後方向において重なっている領域において、輝度が上昇していることが読み取れる。このような輝度の端上がりがあると、左右方向に隣接する2つのヘッドチップ11の間でインクの濃度むらが発生し、印刷品質が損なわれる恐れがある。そこで、本実施形態においては、以下に説明するヘッドの吐出調整方法を用いることによって、輝度の端上がりを抑制している。 From the histogram H1 in FIG. 6, it can be read that the luminance is increased at both ends in the left-right direction of the reading range AR1, that is, in the region overlapping with another head chip 11 adjacent in the left-right direction in the front-rear direction. If there is such an increase in brightness, uneven ink density may occur between two head chips 11 adjacent to each other in the left-right direction, and print quality may be impaired. Therefore, in the present embodiment, the rise in brightness is suppressed by using the head ejection adjustment method described below.

本実施形態に係る、輝度の端上がりを抑制するためのヘッドの吐出調整方法について、図9のフローチャートを参照しつつ説明する。まず、不図示のスキャナを用いて、プリンタ1の4つのラインヘッド4を用いて印刷されたテストパターンTPを光学的に読み取ることにより、読取範囲AR1に対応する第1スキャンデータと、読取範囲AR2に対応する第2スキャンデータとを取得する。そして、第1スキャンデータと第2スキャンデータに基づいて、読取範囲AR1及び読取範囲AR2の、ノズル11aの位置に対応する各チャンネル毎の輝度値を取得する。本実施形態においては、4つのラインヘッド11がそれぞれ10個のヘッドチップ11を備えていることに対応して、テストパターンTPには40個の読取範囲AR1と、40個の読取範囲AR2とが含まれている。 The discharge adjustment method of the head for suppressing the edge rise of the luminance according to the present embodiment will be described with reference to the flowchart of FIG. First, the first scan data corresponding to the reading range AR1 and the reading range AR2 are obtained by optically reading the test pattern TP printed by the four line heads 4 of the printer 1 using a scanner (not shown). The second scan data corresponding to the above is acquired. Then, based on the first scan data and the second scan data, the luminance values of the reading range AR1 and the reading range AR2 for each channel corresponding to the position of the nozzle 11a are acquired. In the present embodiment, the test pattern TP has 40 reading ranges AR1 and 40 reading ranges AR2, corresponding to each of the four line heads 11 having 10 head chips 11. include.

40個の読取範囲AR1に関して、それぞれ、移動区間の幅を24chに設定して各チャンネルの輝度値の移動平均を算出し、輝度データD1を作成する(S100)。同様に、40個の読取範囲AR2に関して、それぞれ、移動区間の幅を96chに設定して各チャンネルの輝度値の移動平均を算出し、輝度データD2を作成する(S101)。以下の処理においては、あるヘッドチップ11に対応する、輝度データD1と輝度データD2とを1組のデータセットとして扱う。40組の輝度データD1と輝度データD2の組について、輝度データD1と輝度データD2との差分の許容値d1を設定する。本実施形態においては、輝度データD1と輝度データD2の全ての組について、輝度データD1と輝度データD2との差分Δの許容値を±1と設定する(S102)。 For each of the 40 reading ranges AR1, the width of the moving section is set to 24 channels, the moving average of the luminance values of each channel is calculated, and the luminance data D1 is created (S100). Similarly, for each of the 40 reading ranges AR2, the width of the moving section is set to 96ch, the moving average of the luminance value of each channel is calculated, and the luminance data D2 is created (S101). In the following processing, the luminance data D1 and the luminance data D2 corresponding to a certain head chip 11 are treated as a set of data sets. For the 40 sets of the luminance data D1 and the luminance data D2, the allowable value d1 of the difference between the luminance data D1 and the luminance data D2 is set. In the present embodiment, the allowable value of the difference Δ between the luminance data D1 and the luminance data D2 is set to ± 1 for all the pairs of the luminance data D1 and the luminance data D2 (S102).

次に、1組の輝度データD1と輝度データD2について差分Δを算出し、差分Δが許容値(本実施形態では1)に収まっているかどうかを判断する(S104)。差分Δが許容値に収まっている場合(S104:Yes)、つまり、差分Δの絶対値が1未満である場合には、輝度データD1が選択される(S105)。また、差分Δが許容値に収まっていない場合(S104:No)、つまり、差分Δの絶対値が1以上である場合には、輝度データD2が選択される(S106)。 Next, the difference Δ is calculated for the set of luminance data D1 and the luminance data D2, and it is determined whether or not the difference Δ is within the permissible value (1 in the present embodiment) (S104). When the difference Δ is within the permissible value (S104: Yes), that is, when the absolute value of the difference Δ is less than 1, the luminance data D1 is selected (S105). Further, when the difference Δ is not within the allowable value (S104: No), that is, when the absolute value of the difference Δ is 1 or more, the luminance data D2 is selected (S106).

次に、選択された輝度データD1又は輝度データD2に基づいて、4つの近似曲線を算出する(S107)。本実施形態においては、以下の手順で8点を抽出し、4つの近似曲線(直線の近似式)を算出する。48ch~96chの平均aを点a1(72ch)にセットし、120ch~168chの平均bを点b1(144ch)にセットする。そして、点a1、b1から1つめの近似曲線(Y=αX+β)を算出する(図8の直線L1参照)。同様に、256ch~304chの平均cを点c1(280ch)にセットし、816ch~839chの平均dを点d1(839ch)にセットする。そして、点c1、d1から2つめの近似曲線(Y=αX+β)を算出する(図8の直線L2参照)。840ch~869chの平均eを点e1(840ch)にセットし、1376ch~1424chの平均fを点f1(1400ch)にセットする。そして、点e1、f1から3つめの近似曲線(Y=αX+β)を算出する(図8の直線L3参照)。1632ch~1680chの平均gを点g1(1656ch)にセットし、1728ch~1766chの平均hを点h1(1752ch)にセットする。そして、点g1、h1から4つめの近似曲線(Y=αX+β)を算出する(図8の直線L4参照)。 Next, four approximate curves are calculated based on the selected luminance data D1 or luminance data D2 (S107). In this embodiment, eight points are extracted by the following procedure, and four approximate curves (straight line approximation formulas) are calculated. The average a of 48ch to 96ch is set at the point a1 (72ch), and the average b of 120ch to 168ch is set at the point b1 (144ch). Then, the first approximate curve (Y = αX + β) is calculated from the points a1 and b1 (see the straight line L1 in FIG. 8). Similarly, the average c of 256ch to 304ch is set at the point c1 (280ch), and the average d of 816ch to 839ch is set at the point d1 (839ch). Then, the second approximate curve (Y = αX + β) is calculated from the points c1 and d1 (see the straight line L2 in FIG. 8). The average e of 840ch to 869ch is set at the point e1 (840ch), and the average f of 1376ch to 1424ch is set at the point f1 (1400ch). Then, the third approximate curve (Y = αX + β) is calculated from the points e1 and f1 (see the straight line L3 in FIG. 8). The average g of 1632ch to 1680ch is set at the point g1 (1656ch), and the average h of 1728ch to 1766ch is set at the point h1 (1752ch). Then, the fourth approximate curve (Y = αX + β) is calculated from the points g1 and h1 (see the straight line L4 in FIG. 8).

次に、選択された輝度データD1又は輝度データD2と、近似曲線との差分を計算する(S108)。例えば、輝度データD2が選択されている場合には、72ch~144ch、280ch~839ch、840ch~1400ch、1656ch~1752chの範囲において、輝度データD2と近似曲線との差分を算出する(S108)。そして、算出された差分に基づいて、これらの範囲の各チャンネルに対応するノズル11aに関して、インクを吐出する際に用いる駆動素子111を駆動するための電源回路を電源回路21~25の中から選択する(S109)。例えば、あるチャンネルにおいて、輝度データD2を近似曲線に近づけるためには、当該チャンネルに対応するノズル11aからインクを吐出する際に用いる駆動素子111を駆動するための駆動電圧を下げた方がよいと判断される場合には、電源回路21~25のうち、出力電圧値が低くなるように電源回路が選択される。逆に、あるチャンネルにおいて、輝度データD2を近似曲線に近づけるためには、当該チャンネルに対応するノズル11aからインクを吐出する際に用いる駆動素子111を駆動するための駆動電圧を上げた方がよいと判断される場合には、電源回路21~25のうち、出力電圧値が高くなるように電源回路が選択される。上述のチャンネルの範囲において、全てのチャンネルについて、電源回路の選択が終了したら、未処理の輝度データD1と輝度データD2の組があるかどうかが判断され(S103)、未処理の輝度データD1と輝度データD2の組がある場合には(S103:Yes)、上述の処理S104~S109を繰り返す。未処理の輝度データD1と輝度データD2の組がない場合には(S103:No)、処理を終了する。 Next, the difference between the selected luminance data D1 or luminance data D2 and the approximate curve is calculated (S108). For example, when the luminance data D2 is selected, the difference between the luminance data D2 and the approximate curve is calculated in the range of 72ch to 144ch, 280ch to 839ch, 840ch to 1400ch, and 1656ch to 1752ch (S108). Then, based on the calculated difference, the power supply circuit for driving the drive element 111 used for ejecting ink is selected from the power supply circuits 21 to 25 for the nozzles 11a corresponding to each channel in these ranges. (S109). For example, in order to bring the brightness data D2 closer to the approximate curve in a certain channel, it is better to lower the drive voltage for driving the drive element 111 used for ejecting ink from the nozzle 11a corresponding to the channel. If it is determined, the power supply circuit is selected from the power supply circuits 21 to 25 so that the output voltage value is low. On the contrary, in order to bring the brightness data D2 closer to the approximate curve in a certain channel, it is better to increase the drive voltage for driving the drive element 111 used for ejecting ink from the nozzle 11a corresponding to the channel. If it is determined that, the power supply circuit is selected from the power supply circuits 21 to 25 so that the output voltage value becomes high. In the above-mentioned channel range, when the selection of the power supply circuit is completed for all channels, it is determined whether or not there is a pair of unprocessed luminance data D1 and luminance data D2 (S103), and the unprocessed luminance data D1 and If there is a set of luminance data D2 (S103: Yes), the above-mentioned processes S104 to S109 are repeated. If there is no pair of unprocessed luminance data D1 and luminance data D2 (S103: No), the processing is terminated.

<第1実施形態の効果>
上記実施形態においては、不図示のスキャナがラインヘッド4を用いて印刷された所定のテストパターンTPを光学的に読み取って、読取範囲AR1に対応する第1スキャンデータと、読取範囲AR2に対応する第2スキャンデータとを取得している。なお、読取範囲AR2は、読取範囲AR1を左右方向に拡張した領域であるため、読取範囲AR1を包含し、且つ、読取範囲AR1よりも広い。そして、第1スキャンデータに基づいて、読取範囲AR1の、ノズル11aの位置に対応する各チャンネル毎の輝度データD1を取得している。また、第2スキャンデータに基づいて、読取範囲AR2の、ノズル11aの位置に対応する各チャンネル毎の輝度データD2を取得している。そして、輝度データD1と輝度データD2の差分Δが所定の範囲内にあるかどうかに基づいて、どちらの輝度データを選択するかを決定している。さらに、選択された一方の輝度データに基づいて、ラインヘッド4における5つの電源回路21~25の割り当てを選択している。
<Effect of the first embodiment>
In the above embodiment, a scanner (not shown) optically reads a predetermined test pattern TP printed by using the line head 4, and corresponds to the first scan data corresponding to the reading range AR1 and the reading range AR2. The second scan data is acquired. Since the reading range AR2 is a region obtained by extending the reading range AR1 in the left-right direction, the reading range AR1 is included and is wider than the reading range AR1. Then, based on the first scan data, the luminance data D1 for each channel corresponding to the position of the nozzle 11a in the reading range AR1 is acquired. Further, based on the second scan data, the luminance data D2 for each channel corresponding to the position of the nozzle 11a in the reading range AR2 is acquired. Then, it is determined which luminance data to select based on whether the difference Δ between the luminance data D1 and the luminance data D2 is within a predetermined range. Further, the allocation of the five power supply circuits 21 to 25 in the line head 4 is selected based on the one selected luminance data.

本実施形態においては、輝度データD1と輝度データD2の差分Δが所定の範囲内(±1の範囲内)にある場合には、チャンネル数が少ない輝度データD1を選択している。これにより、移動平均を算出する際などの計算の負荷を下げることができる。また、輝度データD1と輝度データD2の差分Δが所定の範囲(±1の範囲)を超えている場合には、チャンネル数が多い輝度データD2を選択している。これにより、移動平均を算出する際などの計算の精度をあげることができる。さらに、本実施形態においては、選択された輝度データに基づいて、あるチャンネルに対応するノズル11aからインクを吐出する際に用いる駆動素子111を駆動するための駆動電圧を下げた方がよいと判断される場合には、電源回路21~25のうち、出力電圧値が低くなるように電源回路を選択している。逆に、あるチャンネルに対応するノズル11aからインクを吐出する際に用いる駆動素子111を駆動するための駆動電圧を上げた方がよいと判断される場合には、電源回路21~25のうち、出力電圧値が高くなるように電源回路を選択している。これにより、ラインヘッド4で印刷を行う際に発生する輝度上がりなどのインクの濃度むらを抑えることができる。 In the present embodiment, when the difference Δ between the luminance data D1 and the luminance data D2 is within a predetermined range (within the range of ± 1), the luminance data D1 having a small number of channels is selected. As a result, the load of calculation such as when calculating the moving average can be reduced. When the difference Δ between the luminance data D1 and the luminance data D2 exceeds a predetermined range (± 1 range), the luminance data D2 having a large number of channels is selected. This makes it possible to improve the accuracy of calculations such as when calculating a moving average. Further, in the present embodiment, it is determined that it is better to lower the drive voltage for driving the drive element 111 used when ejecting ink from the nozzle 11a corresponding to a certain channel, based on the selected luminance data. If so, the power supply circuit is selected so that the output voltage value is low among the power supply circuits 21 to 25. On the contrary, when it is determined that it is better to increase the drive voltage for driving the drive element 111 used for ejecting ink from the nozzle 11a corresponding to a certain channel, among the power supply circuits 21 to 25, The power supply circuit is selected so that the output voltage value is high. As a result, it is possible to suppress uneven ink density such as an increase in luminance that occurs when printing is performed by the line head 4.

本実施形態において、第1スキャンデータに含まれる、読取範囲AR1に含まれる各チャンネルの輝度値について、24chの移動区間で移動平均を取ることによって輝度データD1が作成される。同様に、第2スキャンデータに含まれる、読取範囲AR2に含まれる各チャンネルの輝度値について、96chの移動区間で移動平均を取ることによって輝度データD2が作成される。このように、第1、第2スキャンデータに含まれる輝度値をそのまま用いるのでは無く、移動平均を取ることによって、偶然に輝度値が上がったり下がったりしているチャンネルの輝度値を平滑化することができる。これにより、輝度データD1,D2の信頼性を上げることができる。 In the present embodiment, the luminance data D1 is created by taking a moving average of the luminance values of each channel included in the reading range AR1 included in the first scan data in the moving section of 24 channels. Similarly, the luminance data D2 is created by taking a moving average of the luminance values of each channel included in the reading range AR2 included in the second scan data in the moving section of 96 channels. In this way, instead of using the luminance values included in the first and second scan data as they are, by taking a moving average, the luminance values of the channels whose luminance values are accidentally increased or decreased are smoothed. Can be done. Thereby, the reliability of the luminance data D1 and D2 can be improved.

本実施形態において、選択された輝度データD1又は輝度データD2に基づいて電源回路21~25の割り当てを選択する際に、4つの近似曲線(4つの直線の近似式)を算出し、近似曲線と選択された輝度データとの差分を算出している。そして、近似曲線と選択された輝度データとの差分に基づいて、電源回路21~25の割り当てを選択している。輝度の端上がりが生じているときのように、輝度が過度に高くなっている場合には、輝度を下げるように、駆動電圧を低く設定することが好ましい。本実施形態では、駆動電圧をどの程度下げれば良いかについての指標を容易に得ることができる。 In the present embodiment, when selecting the allocation of the power supply circuits 21 to 25 based on the selected luminance data D1 or luminance data D2, four approximate curves (approximate equations of four straight lines) are calculated and combined with the approximate curve. The difference from the selected luminance data is calculated. Then, the allocation of the power supply circuits 21 to 25 is selected based on the difference between the approximate curve and the selected luminance data. When the brightness is excessively high, such as when the brightness is rising, it is preferable to set the drive voltage low so as to lower the brightness. In the present embodiment, it is possible to easily obtain an index as to how much the drive voltage should be lowered.

本実施形態においては、図8に示されるように、72ch~144chと、1656ch~1752chの領域で輝度の端上がりが確認できる。このような輝度の端上がりが発生している領域は、左右方向に隣接する2つのヘッドチップ11の、前後方向に互いに重なっている領域に対応する。そして本実施形態では、点a1(72ch)を挟んだ約50ch分の平均と、点b1(144ch)を挟んだ約50ch分の平均とに基づいて直線の近似式を算出している。同様に、点g1(1656ch)を挟んだ約50ch分の平均と、点h1(1752ch)を挟んだ約50ch分の平均とに基づいて、直線の近似式を算出している。このように、本実施形態においては、左右方向に隣接する2つのヘッドチップ11の、前後方向に互いに重なっている領域における約100ch分の輝度データに基づいて近似曲線(直線の近似式)を算出しているので、近似曲線が輝度の端上がりが発生している領域を確実にカバーすることができる。左右方向に隣接する2つのヘッドチップ11の、前後方向に互いに重なっている領域において100ch以上の輝度データに基づいて近似曲線(直線の近似式)を算出することにより、近似曲線と輝度データとの差分を取る際のデータ処理の信頼性を上げることができる。 In the present embodiment, as shown in FIG. 8, it can be confirmed that the brightness rises in the regions of 72ch to 144ch and 1656ch to 1752ch. The region where such an increase in brightness occurs corresponds to a region of two head chips 11 adjacent to each other in the left-right direction, which overlap each other in the front-rear direction. Then, in the present embodiment, the approximate expression of the straight line is calculated based on the average of about 50 channels sandwiching the point a1 (72ch) and the average of about 50 channels sandwiching the point b1 (144ch). Similarly, the approximate expression of the straight line is calculated based on the average of about 50 channels sandwiching the point g1 (1656 ch) and the average of about 50 channels sandwiching the point h1 (1752 ch). As described above, in the present embodiment, an approximate curve (approximate formula for a straight line) is calculated based on the brightness data for about 100 channels in the region where the two head tips 11 adjacent to each other in the left-right direction overlap each other in the front-rear direction. Therefore, the approximate curve can surely cover the region where the edge rise of the brightness occurs. By calculating an approximate curve (approximate formula for a straight line) based on the brightness data of 100 channels or more in the region where the two head chips 11 adjacent to each other in the left-right direction overlap each other in the front-rear direction, the approximate curve and the brightness data can be obtained. It is possible to increase the reliability of data processing when taking differences.

<第2実施形態>
次に、本開示の第2実施形態について図10、11を参照しつつ説明する。第1実施形態と共通する構成については、同じ参照符号を使用して、詳細な説明を省略する。
<Second Embodiment>
Next, the second embodiment of the present disclosure will be described with reference to FIGS. 10 and 11. For the configuration common to the first embodiment, the same reference numerals are used and detailed description thereof will be omitted.

本実施形態においても、不図示のスキャナがプリンタ1の4つのラインヘッド4を用いて印刷されたテストパターンTPを光学的に読み取って、読取範囲AR1に対応する第1スキャンデータと、読取範囲AR2に対応する第2スキャンデータとを取得する。第1スキャンデータ及び第2スキャンデータにおける輝度値のばらつきを判定して、近似曲線の数を決定する(S200)。本実施形態においては、近似曲線として直線を採用しており、第1スキャンデータ及び第2スキャンデータにおける輝度値のばらつきが所定の閾値を超える場合には、近似曲線(直線)の本数を4本から6本に増やしている。続くS100~S107の処理は第1実施形態と同様であるので、説明を省略する。但し、S107の処理は第1実施形態と同様に8点抽出を行う場合を例に挙げているが、上述の処理S200において、近似曲線の数を6本にすることを決定した場合には、さらに4点の抽出を行い、6つの近似曲線(直線)の近似式を算出する。 Also in this embodiment, a scanner (not shown) optically reads the test pattern TP printed by using the four line heads 4 of the printer 1, and obtains the first scan data corresponding to the reading range AR1 and the reading range AR2. The second scan data corresponding to the above is acquired. The variation in the luminance values in the first scan data and the second scan data is determined, and the number of approximate curves is determined (S200). In this embodiment, a straight line is adopted as the approximate curve, and when the variation of the brightness value in the first scan data and the second scan data exceeds a predetermined threshold value, the number of approximate curves (straight lines) is four. Has been increased to 6 from. Subsequent processing of S100 to S107 is the same as that of the first embodiment, and thus the description thereof will be omitted. However, the process of S107 takes as an example the case where eight-point extraction is performed as in the first embodiment, but when it is decided in the above-mentioned process S200 that the number of approximate curves is six, the process is S107. Further, four points are extracted, and an approximate expression of six approximate curves (straight lines) is calculated.

S107の処理に続いて、点b1(144ch)の前後100ch分の平均kを算出し、120ch~168chの平均bとの差分xを算出する(S201)。そして、点f1(1400ch)の前後100ch分の平均iを算出し、1376ch~1424chの平均fとの差分yを算出する(S202)。次に、差分xが所定の閾値(本実施形態では1)を超える場合(S203:Yes)には、点b1(144ch)の前後100chの平均kを点b1にセットする(S205)。差分yが所定の閾値(本実施形態では1)を超える場合(S204:Yes)には、点f1(1400ch)の前後100chの平均iを点f1にセットする(S206)。そして、S205、S206の処理において、点b1、f1にセットされた平均値のうち、少なくとも一方が変更された場合には、処理S107で作成した近似曲線を、S205、S206の処理でセットされた平均k、iを用いて修正する(S207)。続くS108、S109の処理は第1実施形態と同様であるので説明を省略する。 Following the processing of S107, the average k for 100 channels before and after the point b1 (144ch) is calculated, and the difference x from the average b of 120ch to 168ch is calculated (S201). Then, the average i for 100 channels before and after the point f1 (1400 ch) is calculated, and the difference y from the average f of 1376 ch to 1424 ch is calculated (S202). Next, when the difference x exceeds a predetermined threshold value (1 in the present embodiment) (S203: Yes), the average k of 100 channels before and after the point b1 (144ch) is set at the point b1 (S205). When the difference y exceeds a predetermined threshold value (1 in the present embodiment) (S204: Yes), the average i of 100 channels before and after the point f1 (1400 ch) is set at the point f1 (S206). Then, in the processing of S205 and S206, when at least one of the average values set at the points b1 and f1 is changed, the approximate curve created in the processing S107 is set in the processing of S205 and S206. Correct using the averages k and i (S207). Since the subsequent processing of S108 and S109 is the same as that of the first embodiment, the description thereof will be omitted.

本実施形態においては、第1スキャンデータ及び第2スキャンデータにおける輝度値のばらつきが所定の閾値を超えるかどうかを判断している。そして、第1スキャンデータ及び第2スキャンデータにおける輝度値のばらつきが所定の閾値を超える場合には、近似曲線(直線)の本数を4本から6本に増やしている。これにより、輝度値のばらつきをより抑えるように駆動電圧を適切に設定することができる。 In the present embodiment, it is determined whether or not the variation in the luminance values in the first scan data and the second scan data exceeds a predetermined threshold value. When the variation in the luminance values in the first scan data and the second scan data exceeds a predetermined threshold value, the number of approximate curves (straight lines) is increased from four to six. As a result, the drive voltage can be appropriately set so as to further suppress the variation in the luminance value.

本実施形態においては、点b1及び点f1にセットする平均を算出するための区間の幅を、約50chから100chに広げている。そして、広げた区間により算出した輝度の平均に基づいて、近似曲線を修正している。点b1及び点f1の前後は、輝度値が大きくばらつくことが想定されている領域である。そのため、より広い範囲にわたって平均を算出することにより、点b1及び点f1の前後における輝度値のばらつきの影響を抑えることができ、近似曲線の信頼性を上げることができる。 In the present embodiment, the width of the section for calculating the average set at the points b1 and f1 is widened from about 50 ch to 100 ch. Then, the approximate curve is corrected based on the average luminance calculated by the expanded section. The area before and after the point b1 and the point f1 is a region where the luminance value is expected to vary greatly. Therefore, by calculating the average over a wider range, the influence of the variation in the luminance values before and after the points b1 and f1 can be suppressed, and the reliability of the approximate curve can be improved.

以上説明した実施形態は、あくまでの例示に過ぎず、適宜変更しうる。上述の実施形態では、プリンタ1は4個のラインヘッド4を備えているが、ラインヘッド4の数は4個に限定されない。また、上記実施形態では、1つのラインヘッド4が10個のヘッドチップ11を備えていたが、ヘッドチップ11の数は10個に限定されない。また、上述の実施形態では、各ヘッドチップ11が1680個のノズル11aを備えていたが、ノズル11aの数は1680個に限定されない。また、ノズル列の数は4列に限定されない。また、各ヘッドチップ11に設けられるマニホールドの数は2個に限定されない。例えば、ノズル列r1~r4に対して1個のマニホールドが設けられてもよく、ノズル列r1~r4毎に1個(即ち、合計4個)のマニホールドが設けられていてもよい。また、上記実施形態において、第2基板50は6個の電源回路21~26を備えているが、電源回路の数は6個には限定されない。また、各電源回路21~26の出力電圧も適宜変更しうる。 The embodiments described above are merely examples and may be changed as appropriate. In the above embodiment, the printer 1 includes four line heads 4, but the number of line heads 4 is not limited to four. Further, in the above embodiment, one line head 4 includes 10 head chips 11, but the number of head chips 11 is not limited to 10. Further, in the above-described embodiment, each head chip 11 includes 1680 nozzles 11a, but the number of nozzles 11a is not limited to 1680. Further, the number of nozzle rows is not limited to four. Further, the number of manifolds provided on each head chip 11 is not limited to two. For example, one manifold may be provided for each of the nozzle rows r1 to r4, or one manifold (that is, a total of four) may be provided for each of the nozzle rows r1 to r4. Further, in the above embodiment, the second substrate 50 includes six power supply circuits 21 to 26, but the number of power supply circuits is not limited to six. Further, the output voltage of each power supply circuit 21 to 26 can be changed as appropriate.

テストパターンTPの形状はあくまでも例示であり、適宜変更しうる。また、読取範囲AR1、AR2の幅も、読取範囲AR2が読取範囲AR1を包含する限りにおいて適宜変更しうる。 The shape of the test pattern TP is merely an example and can be changed as appropriate. Further, the widths of the reading ranges AR1 and AR2 can be appropriately changed as long as the reading range AR2 includes the reading range AR1.

上記実施形態において、移動平均の移動区間の幅は24ch又は96chに設定されていたが、本開示はこれには限定されず、適宜変更しうる。また、上記実施形態において、近似曲線として直線を用いていたが本開示はこれには限定されない。例えば、近似曲線として2次曲線などの曲線を用いることもできる。上記実施形態において、直線の近似曲線を算出するために、8点(点a1~点h1)を抽出していたが、近似曲線を算出するため抽出される点の位置及び数は適宜変更しうる。 In the above embodiment, the width of the moving section of the moving average is set to 24ch or 96ch, but the present disclosure is not limited to this and can be changed as appropriate. Further, in the above embodiment, a straight line is used as an approximate curve, but the present disclosure is not limited to this. For example, a curve such as a quadratic curve can be used as the approximate curve. In the above embodiment, eight points (points a1 to h1) were extracted in order to calculate the approximate curve of the straight line, but the positions and numbers of the extracted points in order to calculate the approximate curve can be appropriately changed. ..

上記実施形態においては、点a1~点h1の各点の周りにおいて、所定数のチャンネルにわたる輝度値の平均を算出し、各点の輝度値としてセットしていたが、各点の周りにおいて何チャンネル分にわたって平均を取るかについては適宜変更しうる。 In the above embodiment, the average of the luminance values over a predetermined number of channels is calculated around each of the points a1 to h1 and set as the luminance value of each point, but how many channels are around each point. Whether to average over minutes can be changed as appropriate.

上記実施形態では、プリンタ1にラインヘッド4が固定され、シートSが搬送されていたが、ラインヘッド4に対してシートSが相対的に移動していればよく、例えば、固定されたシートSに対してラインヘッド4が移動するように構成してもよい。 In the above embodiment, the line head 4 is fixed to the printer 1 and the sheet S is conveyed, but the sheet S may be relatively moved with respect to the line head 4, for example, the fixed sheet S. The line head 4 may be configured to move with respect to the above.

1 プリンタ
4 ラインヘッド
5A,5B 搬送ローラ
7 コントローラ
11 ヘッドチップ
11a ノズル
21~26 電源回路
27 ドライバIC
50 第2基板
51 FPGA
71 第1基板
711 FPGA
712 EEPROM
1 Printer 4 Line head 5A, 5B Conveyor roller 7 Controller 11 Head chip 11a Nozzle 21-26 Power supply circuit 27 Driver IC
50 2nd board 51 FPGA
71 1st board 711 FPGA
712 EEPROM

Claims (6)

複数の電源回路及び複数のヘッドチップを含むヘッドの吐出調整方法であって、
前記ヘッドの前記複数のヘッドチップを用いて印刷された所定のパターンを第1の読取範囲にわたって光学的に読み取った第1のスキャンデータに基づいて、前記パターンの輝度に関する第1の輝度データを算出することと、
前記パターンを、前記第1の読取り範囲を包含し、且つ、前記第1の読取り範囲よりも広い第2の読取り範囲にわたって光学的に読み取った第2のスキャンデータに基づいて、前記パターンの輝度に関する第2の輝度データを算出することと、
前記第1の輝度データと前記第2の輝度データとの差分が所定の範囲内にあるかどうかに基づいて、前記第1の輝度データ及び前記第2の輝度データのうち、いずれか一方の輝度データを選択することと、
選択された前記一方の輝度データに基づいて、前記ヘッドの前記ヘッドチップの1つにおける前記複数の電源回路の割り当てを選択することと、
を備えるヘッドの吐出調整方法。
A discharge adjustment method for a head that includes multiple power supply circuits and multiple head chips.
The first luminance data regarding the luminance of the pattern is calculated based on the first scan data obtained by optically reading a predetermined pattern printed by the plurality of head chips of the head over the first reading range. To do and
The pattern is related to the luminance of the pattern based on the second scan data which includes the first reading range and is optically read over a second reading range wider than the first reading range. Calculating the second luminance data and
The luminance of either the first luminance data or the second luminance data is based on whether or not the difference between the first luminance data and the second luminance data is within a predetermined range. Selecting data and
To select the allocation of the plurality of power circuits in one of the head chips of the head based on the selected luminance data of one of the heads.
Head discharge adjustment method.
前記ヘッドチップは、複数のノズルを含み、
前記第1の輝度データを取得することは、第1のスキャンデータにおいて第1個数のノズルに対応する輝度値の総和を前記第1個数で除算した値である第1移動平均値を算出することを含み、
前記第2の輝度データを取得することは、第2のスキャンデータにおいて前記第1個数よりも多い第2個数のノズルに対応する輝度値の総和を前記第2個数で除算した値である第2移動平均値を算出することを含み、
前記第1移動平均値または前記第2移動平均値に基づいて、前記ヘッドの前記ヘッドチップの1つにおける前記複数の電源回路の割り当を選択する請求項1に記載のヘッドの吐出調整方法。
The head tip includes a plurality of nozzles and contains a plurality of nozzles.
Acquiring the first luminance data is to calculate a first moving average value which is a value obtained by dividing the sum of the luminance values corresponding to the first number of nozzles by the first number in the first scan data. Including
Acquiring the second luminance data is a value obtained by dividing the sum of the luminance values corresponding to the second number of nozzles, which is larger than the first number, by the second number in the second scan data. Including calculating the moving average value
The discharge adjusting method for a head according to claim 1, wherein the allocation of the plurality of power supply circuits in one of the head chips of the head is selected based on the first moving average value or the second moving average value.
前記選択された前記一方の輝度データに基づいて、前記ヘッドの前記ヘッドチップの1つにおける前記複数の電源回路の割り当てを選択することは、
前記一方の輝度データの所定区間における近似曲線を算出することと、
前記所定区間の少なくとも一部の区間で、前記近似曲線と、前記一方の輝度データとの差分を算出することと、
前記近似曲線と、前記一方の輝度データとの前記差分に基づいて、前記ヘッドの前記ヘッドチップの1つにおける前記複数の電源回路の割り当てを選択することとを含む請求項1又は2に記載のヘッドの吐出調整方法。
Choosing the allocation of the plurality of power circuits in one of the head chips of the head based on the selected luminance data of one of the heads can be selected.
To calculate an approximate curve in a predetermined section of one of the luminance data,
To calculate the difference between the approximate curve and the luminance data of one of the predetermined sections in at least a part of the predetermined section.
The first or second aspect of claim 1 or 2, comprising selecting the allocation of the plurality of power circuits in one of the head chips of the head based on the difference between the approximation curve and the luminance data of one of the heads. Head discharge adjustment method.
前記複数のヘッドチップは、第1ヘッドチップと、第1方向において前記第1ヘッドチップと一部が重なるようにずれて配置された第2ヘッドチップを含み、
前記第1、第2ヘッドチップは、それぞれ、前記第1方向に配列された複数のノズルと、前記複数の電源回路を含み、
前記所定区間は、第1ヘッドチップの、前記第1方向における前記第2ヘッドチップと重なる部分を含んで前記第1方向に並ぶ100個以上のノズルにより印刷された領域を含む請求項3に記載のヘッドの吐出調整方法。
The plurality of head chips include a first head chip and a second head chip arranged so as to partially overlap the first head chip in the first direction.
The first and second head chips each include a plurality of nozzles arranged in the first direction and the plurality of power supply circuits.
The third aspect of claim 3 includes the area of the first head chip printed by 100 or more nozzles arranged in the first direction, including a portion of the first head chip that overlaps with the second head chip in the first direction. Head discharge adjustment method.
さらに、前記一方の輝度データのばらつきの大きさを取得することと、
前記ばらつきの大きさが所定値を超えるかどうかを判断することと、
前記ばらつきの大きさが前記所定値を超えると判断した場合に、前記近似曲線の数を増やすことと、を備える請求項3又は4に記載のヘッドの吐出調整方法。
Further, to acquire the magnitude of the variation of the luminance data of one of the above,
Determining whether the magnitude of the variation exceeds a predetermined value and
The discharge adjusting method for a head according to claim 3 or 4, wherein when it is determined that the magnitude of the variation exceeds the predetermined value, the number of the approximate curves is increased.
さらに、前記一方の輝度データの、前記近似曲線の1つに対応する前記所定区間の1つの幅を広げることと、
前記幅を広げられた所定区間に基づいて、前記近似曲線の1つを修正することと、を備える請求項5に記載のヘッドの吐出調整方法。
Further, widening one width of the predetermined section corresponding to one of the approximate curves of the one luminance data.
The discharge adjusting method for a head according to claim 5, wherein one of the approximate curves is modified based on the widened predetermined section.
JP2020196685A 2020-11-27 2020-11-27 Ejection adjustment method for head Pending JP2022085158A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020196685A JP2022085158A (en) 2020-11-27 2020-11-27 Ejection adjustment method for head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020196685A JP2022085158A (en) 2020-11-27 2020-11-27 Ejection adjustment method for head

Publications (1)

Publication Number Publication Date
JP2022085158A true JP2022085158A (en) 2022-06-08

Family

ID=81892531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020196685A Pending JP2022085158A (en) 2020-11-27 2020-11-27 Ejection adjustment method for head

Country Status (1)

Country Link
JP (1) JP2022085158A (en)

Similar Documents

Publication Publication Date Title
US9597893B2 (en) Element substrate and liquid discharge head
JP2017177572A (en) Printing apparatus
US7744198B2 (en) Inkjet head printing device
EP3381689B1 (en) Liquid jetting apparatus
JP2019119171A (en) Droplet discharge device
US11420441B2 (en) Printing apparatus and printing method
US20050035986A1 (en) Inkjet head printing device
US9555626B1 (en) Printer provided with head units having differences in ejection performance and method of manufacturing printer
JP4182927B2 (en) Printing device
JP2022085158A (en) Ejection adjustment method for head
US11504964B2 (en) Printing apparatus and printing method
JP4670921B2 (en) Image processing apparatus, image processing method, and image processing program
US11260666B2 (en) Liquid ejection head and liquid ejection apparatus
EP4151420A1 (en) Method for correcting image and printing apparatus
JP7484339B2 (en) Printing device
EP3546218B1 (en) Power supply board and printer
JP4687794B2 (en) Recording device
JP2022041021A (en) Rank determination device of liquid discharge head and rank determination method of liquid discharge head
JP2022151303A (en) Ink drop impact position correction method and printer
US11685156B2 (en) Liquid discharge head and printing apparatus provided with liquid discharge head
US11912029B2 (en) Liquid discharging head and printing apparatus
US8857939B2 (en) Liquid ejection apparatus, controlling method thereof, and computer-readable medium for liquid ejection
JP2018171854A (en) Liquid discharge device and method for setting voltage of liquid discharge device